-
QUERVERWEIS AUF BEZOGENE ANMELDUNGEN
-
Diese Anmeldung beansprucht die Priorität der Koranischen Patentanmeldung Nr.
10-2020-0183514 , eingereicht am 24. Dezember 2020 an dem Koreanischen Patentamt.
-
HINTERGRUND
-
Gebiet
-
Die vorliegende Offenbarung betrifft einen Gate-Ansteuerungsschaltkreis und eine denselben verwendende Anzeigevorrichtung und betrifft insbesondere eine Anzeigevorrichtung, die zum Verhindern einer unerwünschten Zunahme eines Ausgangsstroms einen zusätzlichen Transistor aufweist, der mit einem Gate-Ansteuerungsschaltkreis verbunden ist.
-
Beschreibung der bezogenen Technik
-
In letzter Zeit wird, während die Gesellschaft in eine Informationsgesellschaft eintritt, ein Anzeigegebiet, das ein elektrisches Informationssignal optisch wiedergibt, schnell weiterentwickelt. In Übereinstimmung mit der schnellen Entwicklung sind verschiedene Anzeigevorrichtungen, die eine hervorragende Leistungsfähigkeit aufweisen, wie beispielsweise Eigenschaften einer dünnen Dicke, eines geringen Gewichts und eines niedrigen Energieverbrauchs, entwickelt worden.
-
Spezifische Beispiele der oben genannten Anzeigevorrichtung können eine Flüssigkristall-Anzeigevorrichtung (LCD), eine Organische-lichtemittierende-Diode (OLED)-Anzeigevorrichtung, eine Quantenpunkt-Anzeigevorrichtung und Ähnliches aufweisen.
-
Eine Anzeigevorrichtung weist eine Pixelmatrix, die ein Bild anzeigt, und einen Panel-Ansteuerungsschaltkreis, der Signalleitungen der Pixelmatrix ansteuert, auf. Der Panel-Ansteuerungsschaltkreis weist einen Datenansteuerungsschaltkreis auf, der Datenleitungen der Pixelmatrix Datensignale zuführt. Der Panel-Ansteuerungsschaltkreis weist ebenso einen Gate-Ansteuerungsschaltkreis (oder einen Abtastansteuerungsschaltkreis) auf, der Gate-Leitungen (oder Abtastleitungen) der Pixelmatrix nacheinander Gate-Impulse (oder Abtastimpulse), die mit den Datensignalen synchronisiert sind, zuführt. Der Panel-Ansteuerungsschaltkreis weist des Weiteren eine Zeitablaufsteuerung auf, die den Datenansteuerungsschaltkreis und den Gate-Ansteuerungsschaltkreis steuert.
-
In letzter Zeit ist eine Technik des Einrichtens des Gate-Ansteuerungsschaltkreises mit der Pixelmatrix in einem Anzeigepanel angewendet worden. Der Gate-Ansteuerungsschaltkreis, der in dem Anzeigepanel eingerichtet ist, ist als „Gate-in-Panel (GIP)-Schaltkreis“ bekannt. Der GIP-Schaltkreis weist ein Verschieberegister, das in einem Einfassungsbereich gebildet ist, auf. Das Verschieberegister weist eine Mehrzahl von GIP-Elementen auf, die in einer Kaskadenweise verbunden sind. Die GIP-Elemente erzeugen in Antwort auf Startimpulse oder Trägersignale Gate-Ausgangswerte und verschieben die Gate-Ausgangswerte entsprechend einem Verschiebezeittakt. Deshalb werden dem Verschieberegister ein Startimpuls, ein Verschiebezeittakt, eine Ansteuerungsspannung und Ähnliches zugeführt.
-
In letzter Zeit ermöglicht eine weiterhin entwickelte Technik, dass zum Verbessern einer Ausbeute beim Niedergeschwindigkeit- (Hz) Ansteuern ein Niedertemperatur-Polykristallines-Silizium (LTPS)-Transistor und ein Oxidtransistor als ein Ansteuerungstransistor bzw. ein Schalttransistor verwendet werden. Wenn zwei verschiedene Typen von Transistoren zusammen verwendet werden, kann während des Ansteuerns ein Energieverbrauch merklich reduziert werden. Jedoch tritt in einer Hochtemperaturumgebung eine Stromleckage von den Transistoren auf. Somit kann eine Ausgangsspannung, die von einem Gate-Treiber an ein Pixel ausgegeben wird, zunehmen.
-
Solch eine unnormale Zunahme der Ausgangsspannung kann während eines Niedergeschwindigkeit-Ansteuerns des Oxidtransistors eine unnormale Anzeige verursachen.
-
Um das oben beschriebene Problem zu lösen, sind in letzter Zeit verschiedene Verfahren zum Reduzieren eines inaktiven Bereichs eines Freiform-Anzeigepanels, das darin einen Gate-Treiber aufweist, vorgeschlagen worden.
-
ÜBERBLICK
-
Ein durch die vorliegende Offenbarung zu erreichendes Ziel ist es, eine Anzeigevorrichtung bereitzustellen, die darin einen Gate-Treiber aufweist und dazu eingerichtet ist, eine unnormale Zunahme einer Ausgangsspannung von einem Transistor, die durch eine Belastung in einer Hochtemperatur-Umgebung verursacht wird, zu verhindern.
-
Ziele der vorliegenden Offenbarung sind nicht auf die oben genannten Ziele beschränkt, und andere Ziele, die oben nicht erwähnt sind, sind dem Fachmann aus den folgenden Beschreibungen klar verständlich.
-
In einigen Aspekten stellt die vorliegende Offenbarung eine Anzeigevorrichtung gemäß Anspruch 1 und eine Anzeigevorrichtung gemäß Anspruch 13 bereit. Weitere Aspekte sind in den abhängigen Ansprüchen beschrieben. Gemäß einem Aspekt der vorliegenden Offenbarung weist eine Anzeigevorrichtung auf: einen aktiven Bereich; einen inaktiven Bereich, der den aktiven Bereich umgibt; und ein in dem aktiven Bereich angeordnetes Pixel. Der inaktive Bereich weist auf: einen Treiber-IC, einen Gate-Treiber, eine Niedriges-Potential-Spannungsleitung, eine Hohes-Potential-Spannungsleitung und eine Subframe-Steuerung. Die Subframe-Steuerung kann zwischen dem Pixel und dem Gate-Treiber angeordnet sein.
-
Gemäß einem weiteren Aspekt der vorliegenden Offenbarung weist eine Anzeigevorrichtung auf: einen aktiven Bereich; einen inaktiven Bereich, der den aktiven Bereich umgibt; ein Pixel, das in dem aktiven Bereich angeordnet ist; und einen Treiber-IC, einen Gate-Treiber, eine Niedriges-Potential-Spannungsleitung, eine Hohes-Potential-Spannungsleitung und eine Subframe-Steuerung, die in dem inaktiven Bereich angeordnet sind, wobei der Gate-Treiber in einem Niedergeschwindigkeit-Ansteuerungsmodus angesteuert ist.
-
Andere detaillierte Gegenstände der beispielhaften Ausführungsformen sind in der detaillierten Beschreibung und den Zeichnungen enthalten.
-
Gemäß der vorliegenden Offenbarung weist eine Anzeigevorrichtung zum Minimieren einer Zunahme im Gate-Ausgangswert, die mittels Niedergeschwindigkeit-Ansteuerns verursacht ist, eine separate Steuerung an einem Ausgangsanschluss eines Gate-Treibers auf. Somit kann ein Pixel in einem aktiven Bereich normal angesteuert werden.
-
Gemäß der vorliegenden Offenbarung wird in der Anzeigevorrichtung eine Subframe-Steuerung eingeschaltet, wenn ein Ausgangswert von dem Gate-Treiber, in dem ein Oxidhalbleiter angeordnet ist, für ein 1 Hz-Niedergeschwindigkeit-Ansteuern zunimmt. Somit kann zum Minimieren der Zunahme in dem Ausgangswert ein Gate-Niedrig-Signal von dem Gate-Treiber zu dem Gate-Ausgangsanschluss ausgegeben werden.
-
Die Effekte gemäß der vorliegenden Offenbarung sind nicht auf die oben beispielhaft dargestellten Inhalte beschränkt, und weitere verschiedene Effekte sind in der vorliegenden Anmeldung enthalten.
-
Figurenliste
-
Die oben genannten und weitere Aspekte, Merkmale und weitere Vorteile der vorliegenden Offenbarung werden klarer verständlich sein aus der folgenden detaillierten Beschreibung im Zusammenhang mit den beigefügten Zeichnungen, in denen:
- 1 die gesamte Oberfläche eines Anzeigepanels gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung darstellt;
- 2 eine Querschnittansicht eines aktiven Bereichs entlang einer Linie I-I' der 1 ist;
- 3A ein Schaltkreisdiagramm ist, das eine Schaltkreisausgestaltung eines Gate-Treibers darstellt;
- 3B ein Spannungs-Strom-Schaubild ist, das Änderungen im Ausgangswert von einem Transistor in Abhängigkeit von einer Temperaturänderung darstellt;
- 3C ein konzeptionelles Schaubild ist, das eine Frame-Ausgestaltung für jede Ansteuerungsgeschwindigkeit eines Gate-Treibers und eine Änderung des Ausgangswertes von dem Gate-Treiber zu diesem Zeitpunkt darstellt;
- 4A die Ausgestaltung eines aktiven Bereichs und eines inaktiven Bereichs gemäß einer beispielhaften Ausführungsform des in 1 dargestellten Anzeigepanels darstellt; und
- 4B ein konzeptionelles Schaubild ist, das eine Niedergeschwindigkeit-Frame-Ausgestaltung eines Gate-Treibers gemäß der in 4A dargestellten beispielhaften Ausführungsform und eine Änderung des Ausgangswertes von dem Gate-Treiber zu diesem Zeitpunkt darstellt.
-
DETAILLIERTE BESCHREIBUNG
-
Vorteile und Eigenschaften der vorliegenden Offenbarung und ein Verfahren zum Erzielen der Vorteile und Eigenschaften unter Bezugnahme auf beispielshafte Ausführungsformen, die im Folgenden zusammen mit den beigefügten Zeichnungen beschrieben sind, bekannt gemacht. Jedoch ist die vorliegende Offenbarung nicht auf die hierin offenbarten beispielhaften Ausführungsformen beschränkt, sondern wird in verschiedenen Formen implementiert werden. Die beispielhaften Ausführungsformen beispielhaft bereitgestellt, so dass dem Fachmann die Offenbarungen der vorliegenden Offenbarung und der Anwendungsbereich der vorliegenden Offenbarung vollständig verständlich sind. Deshalb wird die vorliegende Offenbarung lediglich durch den Anwendungsbereich der beigefügten Ansprüche definiert.
-
Die Formen, Größen, Verhältnisse, Winkel, Anzahlen und Ähnliches, die in den beigefügten Zeichnungen zum Beschreiben der beispielhaften Ausführungsformen der vorliegenden Offenbarung dargestellt sind, sind lediglich Beispiele, und die vorliegende Offenbarung ist nicht hierauf beschränkt. Gleiche Bezugszeichen beziehen sich im Allgemeinen über die Anmeldung hinweg auf gleiche Elemente. Des Weiteren kann, in der folgenden Beschreibung der vorliegenden Offenbarung die detaillierte Beschreibung von bekannten bezogenen Technologien weggelassen werden, um zu verhindern, dass der Gegenstand der vorliegenden Offenbarung unnötigerweise verschleiert wird. Es ist beabsichtigt, dass die Begriffe, wie beispielsweise „enthalten“, „haben“ und „aufweisen“, die hierin verwendet werden, im Allgemeinen erlauben sollen, dass weitere Elemente hinzugefügt werden können, außer wenn die Begriffe mit dem Begriff „nur ∼“ verwendet werden. Jegliche Bezeichnungen in der Einzahl können die Mehrzahl umfassen, außer wenn das Gegenteil bestimmt ist.
-
Elemente werden derart ausgelegt, als dass sie einen gewöhnlichen Fehlerbereich aufweisen, selbst wenn dies nicht ausdrücklich bestimmt ist.
-
Wenn die räumliche Beziehung zwischen zwei Teilen unter Verwendung der Begriffe, wie beispielsweise „auf“, „über“, „unter“ und „neben“ beschrieben ist, können ein oder mehrere Teile zwischen den zwei Teilen angeordnet sein, außer wenn die Begriffe mit dem Begriff „unmittelbar“ oder „direkt“ verwendet werden.
-
Wenn ein Element oder eine Schicht „auf“ einem anderen Element oder einer anderen Schicht angeordnet ist, kann es/sie direkt auf dem anderen Element oder der anderen Schicht angeordnet sein, oder eine weitere Schicht oder ein weiteres Element kann dazwischen eingefügt sein.
-
Obwohl die Begriffe „erste/r/s“, „zweite/r/s“ und Ähnliches zum Beschreiben verschiedener Elemente verwendet werden, sind diese Elemente durch diese Begriffe nicht eingeschränkt. Diese Begriffe werden nur verwendet, um ein Element von den anderen Elementen zu unterscheiden. Deshalb kann ein unten erwähntes erstes Element in einem technischen Konzept der vorliegenden Offenbarung ein zweites Element sein.
-
Gleiche Bezugszeichen beziehen sich über die Anmeldung hinweg im Allgemeinen auf gleiche Elemente.
-
Eine Größe und eine Dicke von jedem in der Zeichnung dargestellten Element sind zur Bequemlichkeit der Beschreibung dargestellt, und die vorliegende Offenbarung ist nicht auf die Größe und die Dicke des dargestellten Elements beschränkt.
-
Die Merkmale von verschiedenen Ausführungsformen der vorliegenden Offenbarung können teilweise oder vollständig miteinander verbunden oder kombiniert sein und können in technisch verschiedenen Weisen ineinandergreifen und betrieben werden, und die Ausführungsformen können unabhängig voneinander oder in Verbindung miteinander ausgeführt werden.
-
In der vorliegenden Offenbarung kann eine Anzeigevorrichtung ein Flüssigkristallmodul (LCM), das ein Anzeigepanel und einen Treiber zum Ansteuern des Anzeigepanels aufweist, ein Organische-lichtemittierende-Diode-Anzeigemodul (OLED-Modul) und ein Quantenpunktmodul (QD-Modul) aufweisen. Außerdem kann die Anzeigevorrichtung ebenso eine Ausstattungsanzeigevorrichtung aufweisen, die ein vollständiges Produkt oder ein Endprodukt eines LCMs, einer OLED oder eines QD-Moduls, beispielsweise einen Notebook-Computer, einen Fernsehen, einen Computermonitor, eine Automobil-Anzeigevorrichtung oder andere FahrzeugAnzeigevorrichtungen, und Set-Elektronik--Vorrichtungen oder Set-Vorrichtung (Set-Apparat), wie beispielsweise mobile elektronische Vorrichtungen eines Smartphones oder eines elektronischen Pads, aufweist.
-
Dementsprechend kann die Anzeigevorrichtung gemäß der vorliegenden Offenbarung Anwendungsprodukte oder zusammengesetzte Vorrichtungen aufweist, wie beispielsweise Endprodukte, die sowohl das LCM, die OLED oder das QD-Modul als auch Anzeigevorrichtungen, wie beispielsweise ein LCM, eine OLED oder ein QD-Modul, aufweisen.
-
Wenn notwendig, können das LCM, die OLED oder das QD-Modul, die als das Anzeigepanel eingerichtet sind, der Treiber und Ähnliches als die „Anzeigevorrichtung“ bezeichnet werden, und die elektronische Vorrichtung des Endprodukts, das das LCM, die OLED oder das QD-Modul aufweist, kann als die „zusammengesetzte Vorrichtung“ bezeichnet werden. Zum Beispiel kann die Anzeigevorrichtung ein Anzeigepanel aus LCD, OLED oder QD und eine Source-Leiterplatte (Source-PCB) als eine Steuerung zum Ansteuern des Anzeigepanels aufweisen. Hierbei kann die zusammengesetzte Vorrichtung des Weiteren eine PCB als eine Set-Steuerung aufweisen, die elektrisch mit der Source-PCB verbunden ist, um die vollständige zusammengesetzte Vorrichtung zu steuern.
-
Das Anzeigepanel, das für die vorliegende beispielhafte Ausführungsform verwendet wird, kann alle Typen von Anzeigepanels, zum Beispiel ein Flüssigkristall-Anzeigepanel, ein Organische-lichtemittierende-Diode OLED-Anzeigepanel, ein Quantenpunkt QD-Anzeigepanel, ein Elektrolumineszenz-Anzeigepanel und Ähnliches, aufweisen. Das Anzeigepanel ist nicht auf ein bestimmtes Anzeigepanel, das für ein OLED-Anzeigepanel ein flexibles Substrat und eine Rückseitenplatte-Stützstruktur, die unterhalb des Anzeigepanels angeordnet ist, aufweist, wodurch es möglich ist, ein Einfassungsbiegen zu erzielen, beschränkt. Das in der Anzeigevorrichtung gemäß einer beispielhaften Ausführungsform der vorliegenden Offenbarung verwendete Anzeigepanel ist in einer Form und einer Größe nicht beschränkt.
-
Insbesondere, wenn das Anzeigepanel ein OLED-Anzeigepanel ist, kann das Anzeigepanel eine Mehrzahl von Gate-Leitungen, eine Mehrzahl von Datenleitungen und eine Mehrzahl von Pixeln PXL (siehe 4A), die in entsprechenden Überschneidungen zwischen den Gate-Leitungen und den Datenleitungen bereitgestellt sind, aufweisen. Außerdem kann das Anzeigepanel des Weiteren eine Matrix, die Dünnschichttransistoren als Elemente zum selektiven Anlegen einer Spannung an jedes von den Pixeln aufweist, eine OLED-Schicht, die auf der Matrix angeordnet ist, und ein Verkapselungssubstrat oder eine Verkapselungsschicht, die derart auf der Matrix angeordnet ist, dass sie die OLED-Schicht überdeckt, aufweisen. Die Verkapselungsschicht schützt die Dünnschichttransistoren und die OLED-Schicht vor Einwirkungen von außen und verhindert das Eindringen von Feuchtigkeit oder Sauerstoff in die OLED-Schicht. Schichten, die auf der Matrix gebildet sind, können eine anorganische lichtemittierende Schicht, beispielsweise eine Nanogrößen-Materialschicht oder eine Quantenpunktschicht und Ähnliches, aufweisen.
-
In der vorliegenden Offenbarung stellt 1 ein beispielhaftes OLED-Anzeigepanel dar, das in Anzeigevorrichtungen integriert werden kann.
-
1 ist eine Draufsicht, die eine beispielhafte Anzeigevorrichtung, die in einer elektronischen Vorrichtung enthalten sein kann, darstellt.
-
Bezugnehmend auf 1 weist eine Anzeigevorrichtung 100 mindestens einen aktiven Bereich, in dem eine Matrix von Pixeln gebildet ist, auf. Eine oder mehrere inaktive Bereiche können um den aktiven Bereich herum angeordnet sein. Das bedeutet, dass die inaktiven Bereiche an einer oder mehreren Seitenoberflächen des aktiven Bereichs angeordnet sein können. In 1 umgeben die inaktiven Bereiche den aktiven Bereich, der eine rechteckige Form aufweist. Jedoch sind die Form des aktiven Bereichs und die Form/Anordnung der inaktiven Bereiche, die an den aktiven Bereich angrenzen, nicht auf das in 1 dargestellte Beispiel beschränkt. Der aktive Bereich und der inaktive Bereich können in irgendeiner Form sein, die für die Ausgestaltung der elektronischen Vorrichtung, die die Anzeigevorrichtung 100 verwendet, geeignet ist. Die Form des aktiven Bereichs kann beispielsweise eine fünfeckige Form, eine sechseckige Form, eine kreisförmige Form, eine ovale Form und Ähnliches sein.
-
Jedes Pixel in dem aktiven Bereich kann mit einem Pixelschaltkreis verbunden sein. Der Pixelschaltkreis kann einen oder mehrere Schalttransistoren und einen oder mehrere Ansteuerungstransistoren auf einem Substrat 101 aufweisen. Jeder Pixelschaltkreis kann zum Kommunizieren mit einem oder mehreren Ansteuerungsschaltkreisen, wie beispielsweise einem Gate-Treiber und einem Datentreiber, die in dem inaktiven Bereich angeordnet sind, elektrisch mit einer Gate-Leitung und einer Datenleitung verbunden sein. Jedes Pixel kann eine organische lichtemittierende Diode aufweisen.
-
Jeder Ansteuerungsschaltkreis kann mit einem Dünnschichttransistor (TFT) in dem inaktiven Bereich implementiert sein, wie in 1 dargestellt. Solch ein Ansteuerungsschaltkreis kann als ein Gate-Treiber bezeichnet werden, der ein Gate-in-Panel (GIP) ist. Ebenso können einige der Elemente, wie beispielsweise ein Datentreiber-IC, auf einer separaten Leiterplatte angebracht sein. Ebenso können sie unter Verwendung eines Schaltkreisfilms, wie beispielsweise einer flexiblen Leiterplatte (FPCB), einem Chip-auf-Film (COF), einer Klebeband-Trägereinheit (TCP) oder Ähnlichem, mit einer Verbindungsschnittstelle (Pad/Bump, Pin etc.), die in dem inaktiven Bereich angeordnet ist, verbunden sein. Der inaktive Bereich kann zusammen mit der Verbindungsschnittstelle gebogen werden, so dass die Leiterplatte (COF, PCB etc.) auf der Rückseite der Anzeigevorrichtung 100 positioniert sein kann.
-
Die Anzeigevorrichtung 100 kann des Weiteren eine Spannungssteuerung aufweisen, die dem Pixelschaltkreis, dem Datentreiber, dem GIP etc. verschiedene Spannungen oder Ströme zuführt oder die Zuführung steuert. Die Spannungssteuerung kann ebenso als ein „Spannungsmanagement-IC (PMIC)“ bezeichnet werden. Ebenso kann die Anzeigevorrichtung 100 eine Spannungsleitung zum Zuführen einer Hohes-Potential-Spannung VDD (das heißt, eine Hohes-Potential-Spannungsleitung), eine Spannungsleitung zum Zuführen einer Niedriges-Potential-Spannung (das heißt eine Niedriges-Potential-Spannungsleitung) bzw. eine Spannungsleitung zum Zuführen einer Referenzspannung VREF, die das Ansteuern des in 1 dargestellten Pixelschaltkreises betreffen, aufweisen.
-
Mit einer Abnahme der Größe der Anzeigevorrichtung 100 kann ein Oxidhalbleiter, der für ein Niedergeschwindigkeit-Ansteuern vorteilhaft ist, das im Energieverbrauch effizient ist, auf das GIP angewendet werden. Der Oxidhalbleiter ist nicht auf das GIP beschränkt, sondern kann als ein Transistor zum Ansteuern eines Pixels in dem aktiven Bereich verwendet werden. Ein Ansteuern bei einer Abtastrate von weniger als 60 Hz kann als ein Niedergeschwindigkeit-Ansteuern bezeichnet werden, und insbesondere kann die Abtastrate in dem Bereich von 1 Hz bis 5 Hz liegen. Ein Ansteuern bei einer Abtastrate von 60 Hz oder mehr, in dem Bereich von 120 Hz bis 240 Hz, kann als ein Hochgeschwindigkeit-Ansteuern bezeichnet werden.
-
Hierbei kann die Anzeigevorrichtung 100 des Weiteren verschiedene zusätzliche Elemente zum Erzeugen verschiedener Signale oder Ansteuern von organischen lichtemittierenden Dioden in dem aktiven Bereich aufweisen. Die zusätzlichen Elemente zum Ansteuern der organischen lichtemittierenden Dioden können einen Inverterschaltkreis, einen Multiplexer, einen Elektrostatische-Aufladung-Entladungsschaltkreis und Ähnliches aufweisen. Die Anzeigevorrichtung 100 kann ebenso zusätzliche Elemente, die mit Funktionalitäten, die verschieden sind vom Ansteuern der organischen lichtemittierenden Dioden, verbunden sind, aufweisen. Zum Beispiel kann die Anzeigevorrichtung 100 zusätzliche Elemente zum Bereitstellen einer Berührungsermittlungsfunktionalität, einer Nutzer-Authentifizierungsfunktionalität (beispielsweise einem Fingerabdruckscanner), einer Multi-Level-Druckermittlungsfunktionalität, einer Taktiles-Feedback-Funktionalität und Ähnliches aufweisen.
-
Die oben beschriebenen zusätzlichen Elemente können in einem externen Schaltkreis angeordnet sein, der mit dem inaktiven Bereich und/oder der Verbindungsschnittstelle verbunden ist, positioniert sein.
-
Die Spannungsleitung zum Zuführen einer Niedriges-Potential-Spannung VSS kann auf einem äußeren inaktiven Bereich I/A der Anzeigevorrichtung 100 derart angeordnet sein, dass sie einen aktiven Bereich A/A umgibt. Dies ist so, um Kathodenelektroden von allen organischen lichtemittierenden Dioden, die in dem aktiven Bereich A/A angeordnet sind, mit einem minimierten elektrischen Widerstand in einem kürzesten Abstand leicht eine Niedriges-Potential-Spannung zuzuführen.
-
2 ist eine Querschnittansicht des aktiven Bereichs A/A der Anzeigevorrichtung entlang einer Linie I-I'. In der Anzeigevorrichtung 100 sind Dünnschichttransistoren 102, 103, 104, 105, 106 und 108, organische lichtemittierende Dioden 112, 114 und 116 und verschiedene funktionale Schichten auf dem Substrat 101 positioniert.
-
Das Substrat 101 kann ein Glassubstrat oder ein Kunststoffsubstrat sein. Wenn das Substrat 101 ein Kunststoffsubstrat ist, kann das Substrat 101 aus Polyimid-basiertem Material oder Polycarbonat-basiertem Material gebildet sein und kann somit Flexibilität aufweisen. Insbesondere kann Polyimid unter einer hohen Temperatur weiterverarbeitet werden und kann beschichtet werden und wird somit weitverbreitet für ein Kunststoffsubstrat verwendet.
-
Eine Pufferschicht 130 ist eine funktionale Schicht zum Schützen der Elektroden und Leitungen vor Verunreinigungen, wie beispielsweise Alkaliionen oder Ähnliches, die aus dem Substrat 101 oder unteren Schichten austreten. Die Pufferschicht 130 kann aus Siliziumoxid SiOx, Siliziumnitrid SiNx oder einer mehrlagigen Schicht daraus gebildet sein. Die Pufferschicht 130 kann einen Multi-Puffer 131 und/oder einen aktiven Puffer 132 aufweisen. Der Multi-Puffer 131 kann mittels abwechselnden Laminierens von Siliziumnitrid (SiNx) und Siliziumoxid (SiOx) gebildet werden und kann eine Diffusion von Feuchtigkeit und/oder Sauerstoff, die in das Substrat 101 eindringen, verzögern. Die aktive Pufferschicht 132 schützt eine Halbleiterschicht 102 des Transistors und wirkt derart, dass blockiert ist, dass verschiedene Arten von Defekten in das Substrat 101 eingeführt werden. Die aktive Pufferschicht 132 kann aus amorphem Silizium a-Si oder Ähnlichem gebildet sein.
-
Der Dünnschichttransistor kann eine Struktur aufweisen, in der die Halbleiterschicht 102, eine Gate-isolierende Schicht 103, eine Gate-Elektrode 104, eine Zwischenisolationsschicht 105 und eine Source-Elektrode 106 und eine Drain-Elektrode 108 nacheinander angeordnet sind. Die Halbleiterschicht 102 ist auf der Pufferschicht 130 positioniert. Die Halbleiterschicht 102 kann aus Polysilizium p-Si gebildet sein. IN diesem Falle kann ein vorher festgelegter Bereich mit einer Verunreinigung dotiert sein. Außerdem kann die Halbleiterschicht 102 aus amorphem Silizium a-Si gebildet sein oder kann aus verschiedenen organischen Halbleitermaterialien, wie beispielsweise Pentacen, gebildet sein. Des Weiteren kann die Halbleiterschicht 102 aus einem Oxid gebildet sein. Die Gate-isolierende Schicht 103 kann aus einem isolierenden anorganischen Material, wie beispielsweise Siliziumoxid SiOx oder Siliziumnitrid (SiNx), gebildet sein oder kann ebenso aus einem isolierenden organischen Material oder Ähnlichem gebildet sein. Die Gate-Elektrode 104 kann aus verschiedenen leitfähigen Materialien, wie beispielsweise Magnesium (Mg), Aluminium (AI), Nickel (Ni), Chrom (Cr), Molybdän (Mo), Wolfram (W), Gold (Au) oder einer Legierung daraus, gebildet sein.
-
Die Zwischenisolationsschicht 105 kann aus einem isolierenden Material, wie beispielsweise Siliziumoxid SiOx oder Siliziumnitrid SiNx gebildet sein oder kann ebenso aus einem isolierenden organischen Material oder Ähnlichem gebildet sein. Ein Kontaktloch kann mittels selektiven Entfernens von Abschnitten der Zwischenisolationsschicht 105 und der Gate-isolierenden Schicht 103 derart, dass ein Source-Bereich und ein Drain-Bereich freigelegt sind, gebildet sein.
-
Die Source-Elektrode 106 und die Drain-Elektrode 108 sind als eine einlagige Schichtstruktur oder eine mehrlagige Schichtstruktur mit einem Elektrodenmaterial auf der Zwischenisolationsschicht 105 gebildet. Wenn erforderlich, kann eine Passivierungsschicht, die aus einem anorganischen isolierenden Material gebildet ist, die Source-Elektrode 106 und die Drain-Elektrode 108 überdecken.
-
Eine erste Planarisierungsschicht 107-1 kann auf dem Dünnschichttransistor positioniert sein. Die erste Planarisierungsschicht 107-1 schützt den Dünnschichttransistor und Ähnliches und flacht einen oberen Abschnitt davon ab. Die erste Planarisierungsschicht 107-1 kann verschiedene Formen aufweisen. Die erste Planarisierungsschicht 107-1 kann aus einem oder mehreren von Acryl-basiertem Harz, Epoxidharz, phenolischem Harz, Polyamid-basiertem Harz, Polyimid-basiertem Harz, ungesättigtem Polyester-basierten Harz, Polyphenylen-basiertem Harz und Polyphenylensulfid-basiertem Harz gebildet sein, ist jedoch nicht hierauf beschränkt.
-
Verschiedene Metallschichten, die als Leitungen und Elektroden dienen, können auf der ersten Planarisierungsschicht 107-1 angeordnet sein.
-
Eine zweite Planarisierungsschicht 107-2 ist auf der ersten Planarisierungsschicht 107-1 positioniert. Die Planarisierungsschicht ist aufgrund einer Zunahme der Anzahl von verschiedenen Signalleitungen als zwei Planarisierungsschicht aufweisend implementiert, da die Anzeigevorrichtung 100 in Richtung einer höheren Auflösung weiterentwickelt wird. Deshalb ist es schwierig, alle Leitungen in einer einzelnen Schicht zu platzieren, während ein minimaler Abstand zwischen den Leitungen sichergestellt ist. Somit ist eine zusätzliche Schicht erforderlich. Diese zusätzliche Schicht (die zweite Planarisierungsschicht) stellt ausreichend Raum für das Anordnen von Leitungen bereit, was es einfacher macht, die Anordnung von Leitungen/Elektroden zu gestalten. Des Weiteren können, wenn ein dielektrisches Material für die Planarisierungsschichten 107-1 und 107-2 verwendet wird, die Planarisierungsschichten 107-1 und 107-2 zum Bilden einer Kapazität zwischen den Metallschichten verwendet werden.
-
Die organische lichtemittierende Diode kann eine Struktur aufweisen, in der eine Anodenelektrode 112, eine organische lichtemittierende Schicht 114 und eine Kathodenelektrode 116 nacheinander angeordnet sind. Das bedeutet, dass die organische lichtemittierende Diode die Anodenelektrode 112, die auf den Planarisierungsschichten 170-1 und 107-2 gebildet ist, die organische lichtemittierende Schicht 114, die auf der Anodenelektrode 112 positioniert ist, und die Kathodenelektrode 116, die auf der organischen lichtemittierenden Schicht 114 positioniert ist, aufweist.
-
Die Anodenelektrode 112 kann durch eine Verbindungselektrode 108-2 elektrisch mit einer Drain-Elektrode 108 eines Ansteuerungs-Dünnschichttransistors verbunden sein. Wenn die organische lichtemittierende Anzeigevorrichtung 100 von einem Top-Emissionstyp ist, kann die Anodenelektrode 112 aus einem lichtundurchlässigen leitfähigen Material, das ein hohes Reflexionsvermögen aufweist, gebildet sein. Zum Beispiel kann die Anodenelektrode 112 aus Silber (Ag), Aluminium (AI), Gold (Au), Molybdän (Mo), Wolfram (W), Chrom (Cr) oder einer Legierung daraus gebildet sein. Die Verbindungselektrode 108-2 kann aus dem gleichen Material gebildet sein wie die Source-Elektrode 106 und die Drain-Elektrode 108.
-
Ein Damm 110 ist in einem Bereich außer einem Emissionsbereich gebildet. Dementsprechend weist der Damm 110 ein Dammloch zum Freilegen der Anodenelektrode 112 auf, das dem Emissionsbereich entspricht. Der Damm 110 kann aus einem anorganischen isolierenden Material, wie beispielsweise einer Siliziumnitrid (SiNx)-Schicht oder einer Siliziumoxid SiOx-Schicht, oder einem organischen isolierenden Material, wie beispielsweise BCB, Acryl-basiertem Harz oder Imidbasiertem Harz, gebildet sein.
-
Die organische lichtemittierende Schicht 114 ist auf der Anodenelektrode 112, die mittels des Damms 110 freigelegt ist, angeordnet. Die organische lichtemittierende Schicht 114 kann eine lichtemittierende Schicht, eine Elektroneninjektionsschicht, eine Elektronentransportschicht, eine Löchertransportschicht, eine Löcherinjektionsschicht und Ähnliches aufweisen.
-
Die Kathodenelektrode 116 ist auf der organischen lichtemittierenden Schicht 114 angeordnet. Wenn die organische lichtemittierende Anzeigevorrichtung 100 von einem Top-Emissionstyp ist, kann die Kathodenelektrode 116 aus einem lichtdurchlässigen leitfähigen Material, wie beispielsweise Indiumzinnoxid (ITO), Indiumzinkoxid (IZO) oder Ähnliches, gebildet sein. Somit wird Licht, das von der organischen lichtemittierenden Schicht 114 erzeugt wird, zu einem oberen Abschnitt der Kathodenelektrode 116 emittiert.
-
Eine Verkapselungsschicht 120 ist auf der Kathodenelektrode 116 positioniert. Die Verkapselungsschicht 120 blockiert das Eindringen von Sauerstoff und Feuchtigkeit von der Außenseite, um eine Oxidation des lichtemittierenden Materials und des Elektrodenmaterials zu verhindern. Wenn die organische lichtemittierende Diode Feuchtigkeit oder Sauerstoff ausgesetzt ist, kann ein Pixel-Schrumpfen, in dem der Emissionsbereich reduziert wird, auftreten, oder dunkle Flecken können in dem Emissionsbereich erscheinen. Die Verkapselungsschicht kann aus einer anorganischen Schicht, die aus Glas, Metall, Aluminiumoxid (AlOx) oder Silizium (Si)-basiertem Material gebildet ist, gebildet sein. Alternativ hierzu kann die Verkapselungsschicht eine Struktur aufweisen, in der eine organische Schicht und eine anorganische Schicht abwechselnd laminiert sind. Die anorganische Schicht dient dazu, das Eindringen von Feuchtigkeit oder Sauerstoff zu blockieren, und die organische Schicht dient dazu, die Oberfläche der anorganischen Schicht einzuebnen. Der Grund, warum die Verkapselungsschicht mittels einer Mehrzahl von dünnen Schichten gebildet ist, ist es, einen Eindringpfad von Feuchtigkeit und Sauerstoff länger und komplizierter zu machen als eine Einzelschicht, was das Eindringen von Feuchtigkeit/Sauerstoff in die organische lichtemittierende Diode schwierig macht.
-
Insbesondere kann die Verkapselungsschicht 120 eine erste anorganische isolierende Schicht 121, eine organische isolierende Schicht 122 und eine zweite anorganische isolierende Schicht 123 aufweisen. Die erste anorganische isolierende Schicht 121, die organische isolierende Schicht 122 und die zweite anorganische isolierende Schicht 123 können nacheinander angeordnet sein.
-
Die Barriereschicht 140 ist auf der Verkapselungsschicht 120 derart angeordnet, dass das gesamte Substrat 101, das die organische lichtemittierende Diode aufweist, eingekapselt ist. Die Barriereschicht 140 kann eine Phasenunterschied-Schicht oder eine optisch isotrope Schicht sein. Wenn die Barriereschicht optisch isotrope Eigenschaften aufweist, wird Licht, das auf die Barriereschicht einfällt, hindurchgelassen, wie sie ist, ohne Phasenverschiebung. Des Weiteren kann eine organische Schicht oder eine anorganische Schicht ferner auf einer oberen Oberfläche oder einer unteren Oberfläche der Barriereschicht angeordnet sein. Die organische Schicht oder die anorganische Schicht, die auf der oberen Oberfläche oder der unteren Oberfläche der Barriereschicht gebildet ist, dient dazu, das Eindringen von Feuchtigkeit oder Sauerstoff von der Außenseite zu blockieren.
-
Eine Adhäsionsschicht 145 kann zwischen der Barriereschicht 140 und der Verkapselungsschicht 120 positioniert sein. Die Adhäsionsschicht 145 bondet die Verkapselungsschicht 120 und die Barriereschicht 140. Die Adhäsionsschicht 145 kann ein mit Wärme aushärtbares oder ein natürlich aushärtbares Adhäsionsmittel sein. Zum Beispiel kann die Adhäsionsschicht 145 aus einem Material, wie beispielsweise einem Barriere-drucksensitiven-Adhäsionsmittel (B-PSA), gebildet sein. Ein Berührungspanel (-Schicht), eine Polarisationsschicht, eine obere Abdeckung und Ähnliches können des Weiteren auf der Barriereschicht 140 angeordnet sein.
-
3A stellt die Ausgestaltung eines Gate-Treibers, der auf die Anzeigevorrichtung angewendet wird, dar.
-
Bezugnehmend auf 3A gibt das GIP ein Ausgangssignal SN(n) einer Gate-Hoch-Spannung VGH aus, während ein Knoten Q2 auf die Gate-Hoch-Spannung VGH deaktiviert ist und ein Knoten QB auf eine Gate-Niedrig-Spannung VGL aktiviert ist. Dann gibt das GIP ein Ausgangssignal SN(n) der Gate-Niedrig-Spannung VGL aus, während der Knoten Q2 auf die Gate-Niedrig-Spannung VGL aktiviert ist und der Knoten QB auf die Gate-Hoch-Spannung VGH deaktiviert ist. Anders gesagt gibt das GIP von einem Zeitpunkt, wenn der Knoten Q gebootstrapped wird, in Synchronisation mit einem Zeitpunkt, wenn der Knoten Q2 aktiviert ist, das Ausgangssignal SN(n) der Gate-Niedrig-Spannung VGL aus.
-
Zu diesem Zwecke kann das GIP eine Q2-Steuerung, eine QB-Steuerung, eine Ausgabeeinheit und eine erste Stabilisierungseinheit aufweisen.
-
Die Q2-Steuerung kann mit einem Transistor T3 implementiert sein. Der Transistor T3 aktiviert den Knoten Q2 mittels Anlegens eines Startsignals VST der Gate-Niedrig-Spannung VGL an den Knoten Q2 in Antwort auf ein Zeittaktsignal CLK. Eine Gate-Elektrode des Transistors T3 ist mit einem Eingangsanschluss des Zeittaktsignals CLK verbunden. Eine erste Elektrode und eine zweite Elektrode des Transistors T3 sind mit einem Eingangsanschluss des Startsignals VST bzw. dem Knoten Q2 verbunden.
-
Die QB-Steuerung aktiviert in Antwort auf das Zeittaktsignal CLK, das Startsignal VST und ein Potential des Knoten Q2 den Knoten QB im Gegensatz zu dem Knoten Q2. Die QB-Steuerung kann mit einem Kondensator C_ON, einem Transistor T5, einem Transistor T4, einem Transistor T6 und einem Kondensator CB implementiert sein.
-
Der Kondensator C_ON ist zwischen den Eingangsanschluss des Zeittaktsignals CLK und einen Knoten Q1 geschaltet. Der Transistor T5 führt dem Knoten QB entsprechend einem Potential des Knotens Q1 das Zeittaktsignal CLK zu. Eine Gate-Elektrode des Transistors T5 ist mit dem Knoten Q1 verbunden, und eine erste Elektrode und eine zweite Elektrode des Transistors T5 sind mit dem Eingangsanschluss des Zeittaktsignals CLK bzw. dem Knoten QB verbunden. Der Transistor T4 führt dem Knoten Q1 in Antwort auf das Startsignal VST die Gate-Hoch-Spannung VGH zu. Eine Gate-Elektrode des Transistors T4 ist mit dem Eingangsanschluss des Startsignals VST verbunden, und eine erste Elektrode und eine zweite Elektrode des Transistors T4 sind mit dem Knoten Q1 bzw. einem Eingangsanschluss der Gate-Hoch-Spannung VGH verbunden. Mit dieser Ausgestaltung ändert sich das Potential des Knotens Q1 in Synchronisation mit dem Zeittaktsignal CLK, während das Startsignal VST auf der Gate-Hoch-Spannung VGH gehalten wird. Ebenso weist das Potential des Knotens Q1 die Gate-Hoch-Spannung VGH auf, während das Startsignal VST auf der Gate-Niedrig-Spannung VGL gehalten wird.
-
Der Transistor T6 führt dem Knoten QB entsprechend dem Potential des Knotens Q2 die Gate-Hoch-Spannung VGH zu. Eine Gate-Elektrode des Transistors T6 ist mit dem Knoten Q2 verbunden, und eine erste Elektrode und eine zweite Elektrode des Transistors T6 sind mit dem Knoten QB bzw. dem Eingangsanschluss der Gate-Hoch-Spannung VGH verbunden. Der Kondensator CB ist zum Stabilisieren eines Potentials des Knotens QB zwischen den Knoten QB und die Gate-Hoch-Spannung VGH geschaltet.
-
Die Ausgangseinheit weist einen Transistor T1, der als ein Pull-down-Element dient, einen Transistor T2, der als ein Pull-up-Element dient, und einen Kondensator CQ auf.
-
Der Transistor T1 führt von einem Zeitpunkt, wenn der Knoten Q gebootstrapped wird, in Synchronisation mit einem Zeitpunkt, wenn der Knoten Q2 aktiviert ist, einem Ausgangsknoten ein Ausgangssignal SN(n) der Gate-Niedrig-Spannung VGL zu. Eine Gate-Elektrode des Transistors T1 ist mit dem Knoten Q verbunden, und eine erste Elektrode und eine zweite Elektrode des Transistors T1 sind mit einem Eingangsanschluss der Gate-Niedrig-Spannung VGL bzw. dem Ausgangsknoten verbunden. Der Kondensator CQ ist zwischen den Knoten Q und den Ausgangsknoten geschaltet. Wenn das Ausgangssignal SN(n) sich von der Gate-Hoch-Spannung VGH zu der Gate-Niedrig-Spannung VGL ändert, spiegelt der Kondensator CQ eine Änderung des Potentials des Ausgangsknotens auf ein Potential des Knotens Q. Somit wirkt der Kondensator CQ zum Bootstrapping des Knotens Q. Der Transistor T2 führt dem Ausgangsknoten das Ausgangssignal SN(n) der Gate-Hoch-Spannung VGH zu, während der Knoten QB vor dem Knoten Q2 aktiviert wird. Eine Gate-Elektrode des Transistors T2 ist mit dem Knoten QB verbunden, und eine erste Elektrode und eine zweite Elektrode des Transistors T2 sind mit dem Ausgangsknoten bzw. dem Eingangsanschluss der Gate-Hoch-Spannung VGH verbunden.
-
Die erste Stabilisierungseinheit kann mit einem Transistor TA implementiert sein. Eine Gate-Elektrode des Transistors TA ist mit dem Eingangsanschluss der Gate-Niedrig-Spannung VGL verbunden, und eine erste Elektrode und eine zweite Elektrode des Transistors TA sind mit dem Knoten Q2 bzw. dem Knoten Q verbunden. Wenn der Knoten Q gebootstrapped wird, wird ein Kanalstrom zwischen der ersten Elektrode und der zweiten Elektrode des Transistors TA Null. Anders gesagt wird, wenn der Knoten Q gebootstrapped wird, der Transistor TA ausgeschaltet und blockiert somit eine elektrische Verbindung zwischen dem Knoten Q2 und dem Knoten Q. Da der Knoten Q nicht gebootstrapped wird, behält der Transistor TA einen eingeschalteten Zustand bei.
-
Der Transistor TA behält den eingeschalteten Zustand bei und wird nur ausgeschaltet, wenn der Knoten Q gebootstrapped wird. Somit blockiert der Transistor TA einen Stromfluss zwischen dem Knoten Q2 und dem Knoten Q. Deshalb wird, wenn der Knoten Q gebootstrapped wird, das Potential des Knotens Q2 verschieden von dem Potential des Knotens Q. Selbst wenn das Potential des Knotens Q sich in dem Moment ändert, wenn der Knoten Q gebootstrapped wird, ändert sich das Potential des Knotens Q2 nicht. Deshalb werden die Transistoren T3 und T6, die mit dem Knoten Q2 verbunden sind, in dem Moment, wenn der Knoten Q gebootstrapped wird, nicht überladen. Wenn kein Transistor T6 vorhanden ist, können eine Drain-Source-Spannung des Transistors T3 und eine Gate-Source-Spannung Vgs des Transistors T6 aufgrund des Bootstrappings auf ein Spannungsniveau ansteigen, das gleich ist zu oder größer ist als ein kritischer Wert. Wenn ein solches Überladungsphänomen anhält, kann ein Element-Ausfallphänomen, ein sogenanntes Ausfallphänomen, auftreten. Der Transistor TA kann einen Ausfall der Transistoren T3 und T6, die mit dem Knoten Q2 verbunden sind, in dem Moment, wenn der Knoten Q gebootstrapped wird, verhindern.
-
In Bezug auf den in 3A dargestellten Transistor T2 kann, wenn eine Drain-Source-Spannung VGH-VGL hoch ist, wenn das Potential des Ausgangsknotens bei der Gate-Niedrig-Spannung VGL gehalten wird und dieser Zustand für einen langen Zeitraum anhält, der Transistor T2 leicht beschädigt werden. Wenn ein Leckagestrom ILeckage aufgrund der Schädigung in den Transistor T2 fließt, kann ein normales Ausgangssignal SN(n) nicht ausgegeben werden.
-
3B ist ein Schaubild, das Änderungen im Ausgangswert von einem Transistor zwischen einer normalen Temperatur und einer hohen Temperatur in Verbindung mit 3A darstellt. Bezugnehmend auf 3B sind eine Spannung und ein Ausgangsstrom laus in Abhängigkeit von der Temperatur eines Transistors ersichtlich.
-
Die X-Achse des Schaubilds gibt eine Gate-Source-Spannung Vgs wieder, und es besteht kein Unterschied in dem Ausgangs-Stromwert bei ungefähr -2 V oder weniger zwischen einer normalen Temperatur und einer hohen Temperatur. Jedoch kann ein Unterschied in dem Ausgangsstromwert gemacht werden, wenn die Spannung sich zum Positiven von ungefähr -1 V ändert. Bezugnehmend auf 3B besteht, wenn die Gate-Source-Spannung Vgs 0 V ist, ein Unterschied in den Ausgangsstromwerten der Transistoren zwischen einer normalen Temperatur und einer hohen Temperatur. Es ist ersichtlich, dass ein Strom, der bei einer höheren Temperatur ausgegeben wird, höher ist. Wenn die Anzeigevorrichtung 100 in einer Hochtemperaturumgebung ist, kann ein Leckagestrom des GIPs zunehmen.
-
3C stellt einen Rahmen während eines Hochgeschwindigkeit-Ansteuerns und eines Niedergeschwindigkeit-Ansteuerns und einen Ausgangswert von dem GIP während des niederfrequenten Ansteuerns dar.
-
Ein Hochgeschwindigkeit-Ansteuern und ein Niedergeschwindigkeit-Ansteuern können in der Anzeigevorrichtung 100 zusammen angewendet werden, und die Anzeigevorrichtung 100 kann während des Niedergeschwindigkeit-Ansteuerns eine Reduzierung des Energieverbrauchs erzielen. Bezugnehmend auf 3C wird während eines 120 Hz-Hochgeschwindigkeit-Ansteuerns ein Haupt-Frame ungefähr alle 8,3 ms aktualisiert, um normal betrieben zu werden. Hierbei kann eine Ausgangsspannung des GIPs ungefähr -9 V betragen. Während eines 1 Hz- Niedergeschwindigkeit-Ansteuerns muss der Haupt-Frame alle 1 Sekunde aktualisiert werden. Deshalb muss ein Ausgangswert des Haupt-Frames in einem Subframe-Zeitraum nach ungefähr 8,3 ms, wenn der Haupt-Frame ausgibt, gehalten werden. Während eine Haltezeit zunimmt, kann ein Ausgangswert des GIPs ansteigen. Das GIP kann in dem Subframe-Zeitraum eine erhöhte Spannung von ungefähr -7 V oder mehr ausgeben.
-
Bezugnehmend auf 3A bis 3C kann dieses Phänomen bei einer hohen Temperatur leicht auftreten. In dem Ausgestaltungsschaubild des in 3A dargestellten GIPs verursacht ein Leckagestrom, der von dem Transistor T3 zu dem Transistor T1 und dem Knoten Q fließt, eine Erhöhung des Potentials des Knotens Q2. Wenn ein Ausgangswert des Transistors T1 abnimmt, wird der Leckagestrom durch den Transistor T2 ausgegeben.
-
4A stellt Eigenschaften der Anzeigevorrichtung der 1 in Verbindung mit den beispielhaften Ausführungsformen der vorliegenden Offenbarung dar. Bezugnehmend auf 4A kann ein Treiber-IC 200 auf einer oberen Seite des Substrats 101 angeordnet sein, und ein Pad für eine Niedriges-Potential-Spannung VSS und ein Pad für eine Hohes-Potential-Spannung VDD können auf einer linken Seite und einer rechten Seite des Treiber-ICs angeordnet sein. In einem Bereich für den Treiber-IC 200 können Pads für das GIP steuernde Signale angeordnet sein. Insbesondere können die Pads für das Zeittaktsignal CLK, das Startsignal VST, die Gate-Hoch-Spannung VGH und die Gate-Niedrig-Spannung VGL angeordnet sein. Leitungen, die sich für das Zeittaktsignal CLK, das Startsignal VST, die Gate-Hoch-Spannung VGH und die Gate-Niedrig-Spannung VGL von den Pads erstrecken, können mit dem GIP verbunden sein. Das GIP kann Emissionssignale, Abtastsignale und Ähnliches, die für die Pixelschaltkreise in dem aktiven Bereich A/A erforderlich sind, erzeugen.
-
Bezugnehmend auf 4A kann des Weiteren ein Subframe-Steuerpad SFC für eine Subframe-Steuerung 300 in dem Bereich für den Treiber-IC 200 angeordnet sein, um die beispielhaften Ausführungsformen der vorliegenden Offenbarung zu implementieren. Die Subframe-Steuerung 300 kann zwischen dem GIP und dem Pixel PXL in dem aktiven Bereich A/A angeordnet sein. Eine Gate-Elektrode der Subframe-Steuerung 300 kann mit dem Subframe-Steuerpad SFC verbunden sein, und eine Source-Elektrode kann mit der Gate-Niedrig-Spannung VGL verbunden sein. Eine Drain-Elektrode der Subframe-Steuerung 300 kann mit einer Leitung verbunden sein, die sich von GIP zu dem Pixel PXL in dem aktiven Bereich A/A erstreckt. In einem Beispiel kann die Drain-Elektrode der Subframe-Steuerung elektrisch mit einem Ausgangsanschluss des GIPs verbunden sein, und der Ausgangsanschluss des GIPs kann mit dem Pixel PXL verbunden sein. Eine Source-Elektrode der Subframe-Steuerung 300 kann mit dem Pad für die Gate-Niedrig-Spannung VGL verbunden sein. Für die Subframe-Steuerung 300 fügt der Treiber-IC 200 zum Ausgeben eines Signals zu dem Subframe-Steuerungspad SFC ein Signal in dem Moment hinzu, wenn der Haupt-Frame beendet ist und der Subframe beginnt. Somit kann die Subframe-Steuerung 300 eingeschaltet sind. Wenn die Subframe-Steuerung 300 eingeschaltet ist, kann eine Spannung der Gate-Niedrig-Spannung VGL an ein Ausgangssignal des GIPs angelegt werden. Eine Spannung von ungefähr -9 V wird kontinuierlich an die Gate-Niedrig-Spannung VGL angelegt. Wenn die Gate-Niedrig-Spannung VGL durch die eingeschaltete Subframe-Steuerung 300 an das Ausgangssignal des GIPs angelegt wird, kann eine Zunahme des Ausgangswerts des GIPs in dem Subframe-Zeitraum minimiert sein.
-
4B ist ein Schaubild, das einen Ausgangswert des GIPs gemäß einer in 4A dargestellten beispielhaften Ausführungsform darstellt.
-
Bezugnehmend auf 4B kann während eines 1 Hz-Niedergeschwindigkeit-Ansteuerns die Subframe-Steuerung 300 in dem Moment eingeschaltet werden, wenn der Subframe-Zeitraum, in dem ein Ausgangswert des GIPs gehalten werden muss, nach 8,3 ms, was der Haupt-Frame-Zeitraum ist, beginnt. Das bedeutet, dass die Subframe-Steuerung 300 während eines Haupt-Frame-Zeitraums des Pixels in einem ausgeschalteten Zustand sein kann und während eines Subframe-Zeitraums des Pixels in einem eingeschalteten Zustand sein kann. Wenn die Subframe-Steuerung 300 von einem ausgeschalteten Zustand zu einem eingeschalteten Zustand geändert wird, werden -9 V von der Gate-Niedrig-Spannung VGL an einen Ausgangsanschluss des GIPs angelegt, und somit kann eine Zunahme des Ausgangswerts des GIPS, der in 3C dargestellt ist, minimiert werden. Deshalb ist es möglich, eine mittels eines unnormalen Ausgangswerts des GIPs verursachte unnormale Anzeige zu verhindern.
-
Die Anzeigevorrichtung gemäß beispielhaften Ausführungsformen der vorliegenden Offenbarung kann eine Flüssigkristall-Anzeigevorrichtung LCD, eine Feldemissions-Anzeigevorrichtung FED, eine Organische-lichtemittierende-Diode OLED-Anzeigevorrichtung und eine Quantenpunkt-Anzeigevorrichtung aufweisen.
-
Die Anzeigevorrichtung gemäß beispielhaften Ausführungsformen der vorliegenden Offenbarung kann ebenso eine Ausstattungs-Anzeigevorrichtung, die ein vollständiges Produkt oder ein Endprodukt eines LCMs, einer OLED oder eines QD-Moduls, beispielsweise einen Notebook-Computer, Fernseher, Computermonitor, Automobil-Anzeigevorrichtung oder andere Fahrzeuganzeigevorrichtungen, und zusammengesetzte elektronische Vorrichtungen oder zusammengesetzte Vorrichtungen (zusammengesetzte Apparate), wie beispielsweise mobile elektronische Vorrichtungen eines Smartphones oder elektronischen Pads, aufweisen.
-
Beispielhafte Ausführungsformen der vorliegenden Offenbarung können ebenso folgendermaßen beschrieben werden:
-
Gemäß einem Aspekt der vorliegenden Offenbarung ist eine Anzeigevorrichtung bereitgestellt. Die Anzeigevorrichtung weist einen aktiven Bereich auf. Die Anzeigevorrichtung weist des Weiteren einen inaktiven Bereich auf, der den aktiven Bereich umgibt. Die Anzeigevorrichtung weist des Weiteren ein Pixel auf, das in dem aktiven Bereich angeordnet ist. Die Anzeigevorrichtung weist des Weiteren einen Treiber-IC, einen Gate-Treiber, eine Niedriges-Potential-Spannungsleitung, eine Hohes-Potential-Spannungsleitung und eine Subframe-Steuerung auf, die in dem inaktiven Bereich angeordnet sind. Die Subframe-Steuerung ist zwischen dem Pixel und dem Gate-Treiber angeordnet.
-
Der Treiber-IC kann ein Subframe-Steuerpad aufweisen, das mit einer Gate-Elektrode der Subframe-Steuerung verbunden ist.
-
Der Treiber-IC kann ein Gate-Niedrig-Spannungspad und ein Gate-Hoch-Spannungspad aufweisen, die mit dem Gate-Treiber verbunden sind. Das Gate-Niedrig-Spannungspad kann mit einer Source-Elektrode der Subframe-Steuerung verbunden sein.
-
Die Gate-Niedrig-Spannung kann -9 V betragen.
-
Der Gate-Treiber kann einen Oxidtransistor aufweisen.
-
Eine Drain-Elektrode der Subframe-Steuerung kann elektrisch mit einem Ausgangsanschluss des Gate-Treibers verbunden sein, und der Ausgangsanschluss des Gate-Treibers kann mit dem Pixel verbunden sein.
-
Der Gate-Treiber kann in einem 1 Hz- Niedergeschwindigkeit-Ansteuerungsmodus angesteuert werden.
-
Die Subframe-Steuerung kann während eines Haupt-Frame-Zeitraums des Pixels in einem ausgeschalteten Zustand und während eines Subframe-Zeitraums des Pixels in einem eingeschalteten Zustand sein.
-
Wenn die Subframe-Steuerung in einem eingeschalteten Zustand ist, kann eine Drain-Elektrode der Subframe-Steuerung eine Ausgangsspannung von -9 V ausgeben.
-
Gemäß einem weiteren Aspekt der vorliegenden Offenbarung wird eine Anzeigevorrichtung bereitgestellt. Die Anzeigevorrichtung weist einen aktiven Bereich auf. Die Anzeigevorrichtung weist des Weiteren einen inaktiven Bereich auf, der den aktiven Bereich umgibt. Die Anzeigevorrichtung weist des Weiteren ein Pixel auf, das in dem aktiven Bereich angeordnet ist. Die Anzeigevorrichtung weist des Weiteren einen Treiber-IC, einen Gate-Treiber, eine Niedriges-Potential-Spannungsleitung, eine Hohes-Potential-Spannungsleitung und eine Subframe-Steuerung auf, die in dem inaktiven Bereich angeordnet sind. Der Gate-Treiber wird in einem Niedergeschwindigkeit-Ansteuerungsmodus angesteuert.
-
Der Gate-Treiber kann einen Oxidtransistor aufweisen.
-
Die Subframe-Steuerung kann zwischen dem Pixel und dem Gate-Treiber angeordnet sein.
-
Der Treiber-IC kann ein Subframe-Steuerpad aufweisen, das mit einer Gate-Elektrode der Subframe-Steuerung verbunden ist.
-
Der Treiber-IC kann ein Gate-Niedrig-Spannungspad und ein Gate-Hoch-Spannungspad aufweisen, die mit dem Gate-Treiber verbunden sind, und das Gate-Hoch-Spannungspad kann mit einer Source-Elektrode der Subframe-Steuerung verbunden sein.
-
Die Gate-Niedrig-Spannung kann -9 V betragen.
-
Die Subframe-Steuerung kann während eines Haupt-Frame-Zeitraums des Pixels in einem ausgeschalteten Zustand und während eines Subframe-Zeitraums des Pixels in einem eingeschalteten Zustand sein.
-
Wenn die Subframe-Steuerung in einem eingeschalteten Zustand ist, kann eine Drain-Elektrode der Subframe-Steuerung eine Ausgangsspannung von -9 V ausgeben.
-
Obwohl beispielhafte Ausführungsformen der vorliegenden Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen im Detail beschrieben wurden, ist die vorliegende Offenbarung nicht hierauf beschränkt und kann in vielen verschiedenen Formen ausgeführt werden, ohne von dem technischen Konzept der vorliegenden Offenbarung abzuweichen. Deshalb sind die beispielhaften Ausführungsformen der vorliegenden Offenbarung nur zu illustrativen Zwecken bereitgestellt, sind jedoch nicht dazu vorgesehen, das technische Konzept der vorliegenden Offenbarung einzuschränken. Der Anwendungsbereich des technischen Konzepts der vorliegenden Offenbarung ist nicht hierauf beschränkt. Deshalb ist zu bemerken, dass die oben beschriebenen beispielhaften Ausführungsformen in allen Aspekten beschreibend sind und die vorliegende Offenbarung nicht beschränken. Der Schutzbereich der vorliegenden Offenbarung sollte basierend auf den folgenden Ansprüchen ausgelegt werden.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
