DE102021132666A1 - Package, Verfahren zum Bilden eines Packages, Chipkarte und Verfahren zum Bilden einer Chipkarte - Google Patents

Package, Verfahren zum Bilden eines Packages, Chipkarte und Verfahren zum Bilden einer Chipkarte Download PDF

Info

Publication number
DE102021132666A1
DE102021132666A1 DE102021132666.4A DE102021132666A DE102021132666A1 DE 102021132666 A1 DE102021132666 A1 DE 102021132666A1 DE 102021132666 A DE102021132666 A DE 102021132666A DE 102021132666 A1 DE102021132666 A1 DE 102021132666A1
Authority
DE
Germany
Prior art keywords
electronic
module
leadless
package
anchoring area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102021132666.4A
Other languages
English (en)
Inventor
Jens Pohl
Frank Püschner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102021132666.4A priority Critical patent/DE102021132666A1/de
Priority to US18/062,164 priority patent/US20230187328A1/en
Publication of DE102021132666A1 publication Critical patent/DE102021132666A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07722—Physical layout of the record carrier the record carrier being multilayered, e.g. laminated sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49855—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers for flat-cards, e.g. credit cards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10727—Leadless chip carrier [LCC], e.g. chip-modules for cards

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

Ein Package (200) wird bereitgestellt. Das Package kann ein elektronisches Leadless-Modul (100) mit einer Oberseite (100T), einer Unterseite (100B) und Seitenflächen (100S) zwischen der Oberseite (100T) und der Unterseite (100B) aufweisen, wobei das elektronische Leadless-Modul (100) einen elektronischen Schaltkreis (250), mehrere mit dem elektronischen Schaltkreis (250) elektrisch leitend gekoppelte elektrische Kontaktpads (103) an der Unterseite (100B) des elektronischen Leadless-Moduls (100) und Einkapselungsmaterial (105), das den elektronischen Schaltkreis teilweise einkapselt, aufweist wobei die elektrischen Kontaktpads zumindest teilweise frei von Einkapselungsmaterial (105) sind, und wobei das elektronische Leadless-Modul (100) an mindestens einer Seitenfläche (100S) einen Verankerungsbereich (120) aufweist. Das Package (200) kann ferner einen Trägerrahmen (220) aufweisen, der das elektronische Leadless-Modul (100) trägt, wobei die Seitenfläche (100S) sich unterhalb des Verankerungsbereichs (120) weiter in Richtung zum Trägerrahmen (220) erstreckt als im Verankerungsbereich (120), und Füllmaterial (224) im Verankerungsbereich (120) zum Befestigen des elektronischen Leadless-Moduls (100) an dem Trägerrahmen (220).

Description

  • Die Erfindung betrifft ein Package, ein Verfahren zum Bilden eines Packages, eine Chipkarte und ein Verfahren zum Bilden einer Chipkarte.
  • Bei einem Package 400, das ein elektronisches Leadless-Modul 300 enthält (siehe beispielsweise 4A und das zugehörige Leadless-Modul in 3A), kann gemäß einem Stand der Technik eine mechanische Robustheit so gering sein, dass es beim Weiterverarbeiten des Packages und/oder im Betrieb zu Beschädigungen, möglicherweise sogar Funktionsbeeinträchtigungen kommen kann.
  • Gegenwärtig wird ein solches elektronisches Leadless-Modul 300 beispielsweise in Form eines Sensormoduls bereitgestellt, z.B. als biometrischer Sensor, z.B. ein Fingerabdrucksensor. Das elektronische Leadless-Modul 300 wird dabei typischerweise in einer Öffnung eines Trägerbands 442 (auch als Modultape bezeichnet) angeordnet, und ein Spalt zwischen Seitenwänden des Trägerbands 442 und Seitenwänden des Leadless-Moduls 300 mit einem Harz 224 versiegelt.
  • Allerdings ist der Spalt typischerweise sehr schmal, so dass möglicherweise nicht alle Stellen im Spalt erreicht werden, beispielsweise insbesondere bei nicht vollständig zentralem Anordnen des Leadless-Moduls in der Öffnung, und/oder eine Haftwirkung des Harzes bezüglich des Leadless-Moduls für eine dauerhafte Befestigung des Moduls unter Belastung unzureichend ist.
  • Das Package mit dem Leadless-Modul kann beispielsweise in eine Chipkarte eingebettet werden, z.B. eine Chipkarte für Bankanwendungen. In einem solchen Fall kann das Package 400 beispielsweise Biegebelastungen ausgesetzt werden, was dazu führen kann, dass die Versiegelung Risse bekommt, sich löst oder anderweitig beschädigt wird, was zu Versagen im Feld führen kann. Auch bei einem Belastungstest kann eine solche Schwachstelle sich bemerkbar machen, indem das Package bei Standard-Belastungstests versagen kann.
  • Ferner kann eine kontrollierte Abgabe des Harzes ausschließlich in den Spalt schwierig sein, so dass es passieren kann, dass kleine Harzmengen versehentlich auf die Sensoroberfläche abgegeben werden. Das kann eine Funktion des Sensors beeinträchtigen.
  • Es besteht somit ein Bedarf an einem Package mit einem elektronischen Leadless-Modul, das eine höhere Robustheit und/oder eine vereinfachte Herstellung aufweist, wobei insbesondere ein Bedarf daran besteht, die vereinfachte Herstellung bei einem Herstellungsverfahren anwenden zu können, bei welchem das elektronische Leadless-Modul in einem Trägerband eingebettet wird, z.B. bei einem Rolle-zu-Rolle-Verfahren.
  • In verschiedenen Ausführungsbeispielen wird ein Package bereitgestellt, das ein elektronisches Leadless-Modul (kurz: Leadless-Modul oder Modul) aufweist, dessen Seitenwand mit einem Verankerungsbereich versehen ist (beispielsweise in Form einer Aussparung, z.B. als Stufe, Fase oder Rille, oder als eine geneigte Seitenwand, die am oberen Ende näher an einem Zentralbereich des Leadless-Moduls ist als am unteren Ende). Der Verankerungsbereich bietet Platz für ein Füllmaterial, insbesondere für eine größere Menge des Füllmaterials als beim Stand der Technik.
  • Mittels des Verankerungsbereichs kann eine stärkere mechanische Verankerung des Füllmaterials im Leadless-Modul erzielt werden, was die mechanische Robustheit des Packages erhöht.
  • Bei verschiedenen Ausführungsbeispielen kann der Verankerungsbereich zu einer Oberseite des Leadless-Moduls offen sein, was ein Anordnen des Füllmaterials in einem Spalt zwischen dem Leadless-Modul und einer Seitenwand einer Öffnung, in welcher das Leadless-Modul platziert wird, erleichtert. Dementsprechend kann ein versehentliches Anordnen des Füllmaterials auf einer Oberseite des Moduls vermieden werden, was insbesondere in einem Fall, dass das Leadless-Modul als (z.B. biometrischer) Sensor gebildet ist, einer Funktionsbeeinträchtigung vorbeugt.
  • In verschiedenen Ausführungsbeispielen kann der Verankerungsbereich so gebildet sein, dass die nicht zu einer Oberseite des Leadless-Moduls offen ist, sondern das Leadless-Modul so gebildet ist, dass seine Oberseite im Wesentlichen lückenlos in eine Öffnung einpassbar ist. In diesem Fall kann das Füllmaterial beispielsweise vor dem Leadless-Modul in die Öffnung eingebracht werden und beim Montieren des Leadless-Moduls verdrängt werden, bis es sich in den Verankerungsbereich erstreckt. Der mittels des Verankerungsbereichs vergrößerte Pufferbereich kann bewirken, dass eine Dosierung des Füllmaterials, bei welcher ein Austreten von überschüssigem Füllmaterial neben der Oberseite des Leadless-Moduls vermieden wird, leichter zu erzielen ist und einer Funktionsbeeinträchtigung vorgebeugt wird.
  • Anders ausgedrückt wird in verschiedenen Ausführungsbeispielen ein Package bereitgestellt, das ein elektronisches Leadless-Modul mit nichtplanaren Seitenwänden (bzw. mindestens einer nichtplanaren Seitenwand) aufweist, um eine Hinterschneidung zu bilden für an die Seitenwand angrenzendes Füllmaterial. Somit sind das Leadless-Modul und das Füllmaterial mechanisch miteinander verankert bzw. verzahnt, was die mechanische Stabilität des Packages erhöht. Ferner ist eine Dicke des Füllmaterials Verankerungsbereich vergrößert, was die mechanische Stabilität des Füllmaterials und damit des Packages zusätzlich erhöht.
  • Ausführungsbeispiele der Erfindung sind in den Figuren dargestellt und werden im Folgenden näher erläutert.
  • Es zeigen
    • 1 drei verschiedene schematische Ansichten eines Leadless-Moduls zum Verwenden in einem Package gemäß verschiedenen Ausführungsbeispielen;
    • 2 eine Veranschaulichung eines Verfahrens zum Bilden eines Packages gemäß verschiedenen Ausführungsbeispielen;
    • 3A schematische Ansichten eines elektronischen Leadless-Moduls gemäß einem Stand der Technik;
    • 3B, 3C und 3D jeweils drei schematische Ansichten eines elektronischen Leadless-Moduls zum Verwenden in einem Package gemäß verschiedenen Ausführungsbeispielen;
    • 4A zwei schematische Ansichten eines Packages gemäß einem Stand der Technik;
    • 4B zwei schematische Ansichten eines Packages gemäß verschiedenen Ausführungsbeispielen;
    • 5 eine schematische Darstellung einer Chipkarte gemäß verschiedenen Ausführungsbeispielen;
    • 6 ein Flussdiagram eines Verfahrens zum Bilden eines Packages gemäß verschiedenen Ausführungsbeispielen; und
    • 7 ein Flussdiagramm eines Verfahrens zum Bilden einer Chipkarte gemäß verschiedenen Ausführungsbeispielen.
  • In der folgenden ausführlichen Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die Teil dieser bilden und in denen zur Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung ausgeübt werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „oben“, „unten“, „vorne“, „hinten“, „vorderes“, „hinteres“, usw. mit Bezug auf die Orientierung der beschriebenen Figur(en) verwendet. Da Komponenten von Ausführungsformen in einer Anzahl verschiedener Orientierungen positioniert werden können, dient die Richtungsterminologie zur Veranschaulichung und ist auf keinerlei Weise einschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzumfang der vorliegenden Erfindung abzuweichen. Es versteht sich, dass die Merkmale der hierin beschriebenen verschiedenen beispielhaften Ausführungsformen miteinander kombiniert werden können, sofern nicht spezifisch anders angegeben. Die folgende ausführliche Beschreibung ist deshalb nicht in einschränkendem Sinne aufzufassen, und der Schutzumfang der vorliegenden Erfindung wird durch die angefügten Ansprüche definiert.
  • Im Rahmen dieser Beschreibung werden die Begriffe „verbunden“, „angeschlossen“ sowie „gekoppelt“ verwendet zum Beschreiben sowohl einer direkten als auch einer indirekten Verbindung, eines direkten oder indirekten Anschlusses sowie einer direkten oder indirekten Kopplung. In den Figuren werden identische oder ähnliche Elemente mit identischen Bezugszeichen versehen, soweit dies zweckmäßig ist.
  • 1 zeigt drei verschiedene schematische Ansichten (Draufsicht von oben, Draufsicht von unten und Seitenansicht) eines Leadless-Moduls 100 zum Verwenden in einem Package 200 gemäß verschiedenen Ausführungsbeispielen. 2 zeigt in drei Einzeldarstellungen eine Veranschaulichung eines Verfahrens zum Bilden eines Packages 200 gemäß verschiedenen Ausführungsbeispielen. 3B, 3C und 3D zeigen jeweils drei schematische Ansichten (Draufsicht von oben, Seitenansicht und einen vergrößerten Ausschnitt der Seitenansicht) eines elektronischen Leadless-Moduls 100 zum Verwenden in einem Package 200 verschiedenen Ausführungsbeispielen, und 4B zwei schematische Ansichten (Draufsicht und Teil-Querschnittsansicht) eines Packages 200 gemäß verschiedenen Ausführungsbeispielen.
  • Das Package 200 kann in verschiedenen Ausführungsbeispielen ein elektronisches Leadless-Modul 100 mit einer Oberseite 100T, einer Unterseite 100B und Seitenflächen 100S zwischen der Oberseite 100T und der Unterseite 100B aufweisen.
  • Das elektronische Leadless-Modul 100 kann einen elektronischen Schaltkreis 250 aufweisen. Der elektronische Schaltkreis 250 ist nur in 2B schematisch angedeutet, denn der Fachperson ist bekannt, auf welche Weise ein elektronischer Schaltkreis 250 bei einem elektronischen Leadless-Modul 100 gebildet sein oder werden kann. Der elektronische Schaltkreis 250 kann zum Gestalten des Leadless-Moduls 100 als Sensormodul beispielsweise Schaltkreiskomponenten zum Betreiben des Sensors und zum Übermitteln von Daten vom und zum Sensor aufweisen. Alternativ oder zusätzlich kann das elektronische Leadless-Modul 100 mit einer anderen typischen Funktionalität bereitgestellt und der elektronische Schaltkreis 250 entsprechend gestaltet sein.
  • Das elektronische Leadless-Modul 100 kann mehrere mit dem elektronischen Schaltkreis 250 elektrisch leitend gekoppelte elektrische Kontaktpads 103 an der Unterseite 100B des elektronischen Leadless-Moduls 100 aufweisen.
  • Das elektronische Leadless-Modul 100 kann ferner Einkapselungsmaterial 105, das den elektronischen Schaltkreis 250 teilweise einkapselt, aufweisen. Das Einkapselungsmaterial 105 kann je nach Bedarf und im Wesentlichen wie im Stand der Technik bekannt angeordnet sein, beispielsweise auf einer Oberseite 100T des Leadless-Moduls, z.B. zum Schutz einer Sensorfläche, an den Seitenflächen 100S und/oder an einer Unterseite 100B, wobei die elektrischen Kontaktpads 103 zumindest teilweise frei von dem Einkapselungsmaterial 105 sein können.
  • Typische Gestaltungen von Leadless-Modulen sind beispielsweise ein Land Grid Array (LGA) Modul, ein Ball Grid Array (BGA) Modul und ein Quad-Flat-No-Lead (QFN) Modul.
  • Beim Verkapseln von Modulkomponenten mit dem Einkapselungsmaterial 105 wird typischerweise ein so genannter Matrix-Moldprozess verwendet. Dabei werden die Modulkomponenten in Matrixform auf einem gemeinsamen Substrat angeordnet (z.B. als 10x10-Matrix) und gemeinsam verkapselt, also mit einer gemeinsamen durchgehenden Schicht des Einkapselungsmaterials 105 versehen. Eine solche Anordnung wird hierin als Multimodulverbund bezeichnet.
  • Zum Trennen werden Vereinzelungsprozesse verwendet, wie sie in ähnlicher Form auch aus der Waferbearbeitung bekannt sind, beispielsweise Sägen, Laserbearbeitung, Brechen oder eine Kombination dieser Prozesse.
  • Das elektronische Leadless-Modul 100 kann an mindestens einer Seitenfläche 100S einen Verankerungsbereich 120 aufweisen, dessen Gestaltung und Funktion unten näher erläutert wird.
  • In verschiedenen Ausführungsbeispielen kann der Verankerungsbereich 120 während des Vereinzelns gebildet werden, beispielsweise mittels zweistufigen Sägens, beispielsweise zuerst mit einem breiten Sägeblatt bis beispielsweise etwa zur Hälfte der Waferdicke, und dann mit einem dünnen Sägeblatt zum vollständigen Trennen der Module, so dass der Dickenunterschied zwischen dem dünnen Sägeblatt und dem dicken Sägeblatt den Verankerungsbereich 120 als (zur Oberseite offene) Aussparung bildet, oder mittels einer Kombination aus Sägen und Lasertrennen, oder Ähnliches. In 4B ist die durch die zur Oberseite 100T offene Aussparung vergrößerte Breite des Spalts zwischen dem Modul 100 und dem Trägerrahmen 220 mit W1 bezeichnet (siehe zum Vergleich die Spaltbreite W2 in der Darstellung des Stands der Technik in 4A). Ein Sägeblatt mit V-förmigem Querschnitt kann zum Bilden geneigter Seitenwände 100S genutzt werden, die nicht senkrecht zur Ober- bzw. Unterseite verlaufen, sondern an einer Unterseite des Leadless-Moduls 100 weiter von einem Zentralbereich des Leadless-Moduls 100 entfernt sind als an einer Oberseite des Leadless-Moduls 100. Ein Ausführungsbeispiel mit einem geneigten Seitenwandabschnitt als Verankerungsbereich 120 ist in 3C dargestellt. In verschiedenen Ausführungsbeispielen kann der geneigte Bereich sich von der Oberseite 100T bis zur Unterseite 100B des Leadless-Moduls 100 erstrecken.
  • In verschiedenen Ausführungsbeispielen kann ein Ätzprozess für das Vereinzeln genutzt werden. Je nach Wahl eines Maskenmaterials, eines Ätzmittels und weiterer Ätzparameter wie z.B. Ätzdauer kann damit ein Hinterätzen erzielt werden, d.h. ein Ausbilden des Verankerungsbereichs 120, der nicht zur Oberseite 100T sondern nur oder im Wesentlichen nur zur Seite (von der Seitenfläche 100S wegweisend) offen ist, oder eines zur Oberseite 100T offenen Verankerungsbereichs 120.
  • In verschiedenen Ausführungsbeispielen kann der Verankerungsbereich 120 nach dem Vereinzeln gebildet werden, als ein Prozess, der an einem einzelnen Leadless-Modul 100 ausgeführt wird, beispielsweise mittels Bearbeitung der Seitenfläche 100S, z.B. mechanisch oder mittels eines Lasers. Ein solcher Prozess ist allerdings typischerweise teuer.
  • Das Package 200 kann ferner einen Trägerrahmen 220 aufweisen, der das elektronische Leadless-Modul 100 trägt. Während des Einbringens des Leadless-Moduls 100 in den Trägerrahmen 220 kann eine elektrisch leitende Verbindung hergestellt werden zwischen den elektrischen Kontaktpads 103 des Leadless-Moduls 100 und korrespondierenden Kontakten 204 des Trägerrahmens 220. Das ist in 4 zu sehen. In 2 ist beispielhaft ein Trägerrahmen 220 dargestellt, der über Kontaktflächen 206 für kontaktbasierte Kommunikation mit dem elektronischen Schaltkreis verfügt. In 4B sind zusätzlich Antennenwindungen 440 für eine Kontaktlos-Kommunikation dargestellt. Allgemein kann das Package 200 für jede zweckdienliche Verwendung gestaltet sein, insbesondere für eine Verwendung in einer Chipkarte 500 (siehe 5) und die im Zusammenhang damit bekannten Verwendungsformen, also als Kontaktbasiert-Modul, Kontaktlos-Modul oder als Dual-Interface-Modul.
  • Das Package 200 kann ferner Füllmaterial 224 im Verankerungsbereich 120 zum Befestigen des elektronischen Leadless-Moduls 100 an dem Trägerrahmen 220 aufweisen. Das Füllmaterial 224 kann den Verankerungsbereich 120 teilweise oder vollständig ausfüllen.
  • Das Füllmaterial 224 kann in verschiedenen Ausführungsbeispielen ein im Wesentlichen im Stand der Technik bekanntes Füllmaterial 224 sein, z.B. ein so genanntes Unterfüllmaterial oder eine druckbare Paste, welches zunächst viskos sein und später aushärten bzw. ausgehärtet werden kann, beispielsweise ein Harz, z.B. ein Epoxidharz. Das Füllmaterial 224 kann beispielsweise mittels einer Füll- oder Druckvorrichtung in einen Spalt 255 zwischen dem bereits in der Öffnung Leadless-Modul 100 und dem Trägerrahmen 220 eingebracht werden bzw. sein oder vor dem Leadless-Modul 100 in der Öffnung 202 angeordnet werden (deren Boden in dem Fall geschlossen sein kann). Bei geöffnetem Boden der Öffnung 202 kann ein thixotropes Füllmaterial 224 genutzt werden, welches nach dem Anordnen nicht von selbst wegfließt. Dabei kann das Füllmaterial 224 so platziert werden, dass es beim Einbringen des Leadless-Moduls 100 vorzugsweise in Richtung der Seitenwände 100S fließt, und nicht in Richtung des offenen Bodens.
  • In 3B bis 3D sind verschiedene Gestaltungen des Verankerungsbereichs 120 veranschaulicht.
  • Der Verankerungsbereich 120 sollte zur Oberseite 100T des Leadless-Moduls 100 offen sein oder in einem mittleren Bereich der Seitenfläche angeordnet sein, allerdings nicht nach unten offen, damit die mechanische Verankerung des Leadless-Moduls 100 mittels des im Verankerungsbereich 120 angeordneten Füllmaterials 224 bewirkt werden kann.
  • Der Verankerungsbereich 120 kann an einer, mehreren oder allen Seitenflächen 100S des Leadless-Moduls 100 ausgebildet sein.
  • In einer Richtung von der Oberseite 100T zur Unterseite 100B kann eine Form des Verankerungsbereichs 120 linear (wie z.B. in 3C), polygonal, gekrümmt (z.B. als Kreissegement, z.B. halbkreisförmig wie in 3D) oder als Kombination daraus (wie z.B. in 3B) gebildet sein, im Wesentlichen in jeder zweckdienlichen Form.
  • In verschiedenen Ausführungsbeispielen kann der Verankerungsbereich 120 sich (z.B. parallel zur Ober- bzw. Unterseite des Leadless-Moduls 100) entlang der gesamten Seitenfläche, z.B. entlang mehrerer (z.B. zweier gegenüberliegender), oder z.B. aller Seitenflächen 100S erstrecken. Prinzipiell bewirkt allerdings auch bereits ein nur auf einem Teil der Seitenfläche 100S gebildeter Verankerungsbereich 120 eine verbesserte Verankerung des Leadless-Moduls 100 am Trägerrahmen 220.
  • Eine Höhe des Verankerungsbereichs 120 kann in verschiedenen Ausführungsbeispielen je nach Bedarf zwischen etwa 5% bis etwa 95% der Höhe des Leadless-Moduls 100, beispielsweise zwischen etwa 20% und etwa 70%, z.B. etwa 50% betragen.
  • Eine Tiefe des Verankerungsbereichs 120 kann ebenfalls unter Berücksichtigung der Gestaltung des Leadless-Moduls 100 gestaltet werden, z.B. kann es nötig sein, die Aussparung 120 flach zu gestalten, wenn der integrierte Schaltkreis 250 sich sehr weit in Richtung Seitenfläche 100S erstreckt, um eine Beschädigung des integrierten Schaltkreises 250 zu vermeiden.
  • 6 zeigt ein Flussdiagram 600 eines Verfahrens zum Bilden eines Packages gemäß verschiedenen Ausführungsbeispielen.
  • Das Verfahren kann ein Bilden eines elektronischen Leadless-Moduls mit einer Oberseite, einer Unterseite und Seitenflächen zwischen der Oberseite und der Unterseite, einem elektronischen Schaltkreis, mehreren mit dem elektronischen Schaltkreis elektrisch leitend gekoppelten elektrischen Kontaktpads an der Unterseite des elektronischen Leadless-Moduls, und Einkapselungsmaterial, das den elektronischen Schaltkreis teilweise einkapselt, aufweisen, wobei die elektrischen Kontaktpads zumindest teilweise frei von Einkapselungsmaterial sind (bei 610).
  • Das Verfahren kann ferner ein Bilden eines Verankerungsbereichs an mindestens einer Seitenfläche des elektronischen Leadless-Moduls aufweisen (bei 620), ein Anordnen des elektronischen Leadless-Moduls in einer Öffnung eines Trägerrahmens (bei 630) und ein Anordnen von Füllmaterial im Verankerungsbereich zum Befestigen des elektronischen Leadless-Moduls an dem Trägerrahmen (bei 640).
  • 7 ist ein Flussdiagramm 700 eines Verfahrens zum Bilden einer Chipkarte gemäß verschiedenen Ausführungsbeispielen.
  • Das Verfahren kann ein Bereitstellen eines Chipkartenkörpers mit einer Aufnahmeöffnung (bei 710) und ein Anordnen eines Packages 200 gemäß einem Ausführungsbeispiel in der Aufnahmeöffnung aufweisen (bei 720).
  • Im Folgenden werden zusammenfassend einige Ausführungsbeispiele angegeben.
  • Ausführungsbeispiel 1 ist ein Package. Das Package kann ein elektronisches Leadless-Modul mit einer Oberseite, einer Unterseite und Seitenflächen zwischen der Oberseite und der Unterseite aufweisen, wobei das elektronische Leadless-Modul einen elektronischen Schaltkreis, mehrere mit dem elektronischen Schaltkreis elektrisch leitend gekoppelte elektrische Kontaktpads an der Unterseite des elektronischen Leadless-Moduls und Einkapselungsmaterial, das den elektronischen Schaltkreis teilweise einkapselt, aufweist wobei die elektrischen Kontaktpads zumindest teilweise frei von Einkapselungsmaterial sind, und wobei das elektronische Leadless-Modul an mindestens einer Seitenfläche einen Verankerungsbereich aufweist. Das Package kann ferner einen Trägerrahmen aufweisen, der das elektronische Leadless-Modul trägt, und Füllmaterial im Verankerungsbereich zum Befestigen des elektronischen Leadless-Moduls an dem Trägerrahmen.
  • Ausführungsbeispiel 2 ist ein Package gemäß Ausführungsbeispiel 1, wobei der Verankerungsbereich als Aussparung gebildet ist, oder als oberer Abschnitt einer geneigten Seitenfläche.
  • Ausführungsbeispiel 3 ist ein Package gemäß Ausführungsbeispiel 1 oder 2, wobei der Verankerungsbereich in Richtung der Oberseite des elektronischen Leadless-Moduls offen ist.
  • Ausführungsbeispiel 4 ist ein Package gemäß einem der Ausführungsbeispiele 1 bis 3, wobei der Verankerungsbereich sich entlang der gesamten Seitenfläche erstreckt, beispielsweise parallel zur Ober- und/oder Unterseite des Leadless-Moduls.
  • Ausführungsbeispiel 5 ist ein Package gemäß einem der Ausführungsbeispiele 1 bis 4, wobei die mindestens eine Seitenfläche eine Mehrzahl von Seitenflächen mit jeweils einem Verankerungsbereich aufweist.
  • Ausführungsbeispiel 6 ist ein Package gemäß einem der Ausführungsbeispiele 1 bis 5, wobei das elektronische Leadless-Modul an jeder Seitenfläche einen Verankerungsbereich aufweist.
  • Ausführungsbeispiel 7 ist ein Package gemäß einem der Ausführungsbeispiele 1 bis 6, wobei die Seitenfläche im Verankerungsbereich in einer Richtung von der Oberseite zur Unterseite linear, mit mehreren linearen Abschnitten, gekrümmt, beispielsweise in Form eines Kreisabschnitts, oder mit einer Kombination dieser Verläufe verläuft.
  • Ausführungsbeispiel 8 ist ein Package gemäß einem der Ausführungsbeispiele 1 bis 7, wobei der Trägerrahmen eine Öffnung zum Aufnehmen des elektronischen Leadless-Moduls aufweist.
  • Ausführungsbeispiel 9 ist ein Package gemäß Ausführungsbeispiel 8, wobei das elektronische Leadless-Modul formschlüssig in der Öffnung des Trägerrahmens befestigt ist.
  • Ausführungsbeispiel 10 ist ein Package gemäß einem der Ausführungsbeispiele 1 bis 9, wobei das Füllmaterial ein Haftmittel aufweist oder daraus besteht.
  • Ausführungsbeispiel 11 ist ein Package gemäß einem der Ausführungsbeispiele 1 bis 10, wobei das Füllmaterial den Verankerungsbereich vollständig ausfüllt.
  • Ausführungsbeispiel 12 ist ein Package gemäß einem der Ausführungsbeispiele 1 bis 11, wobei die Unterseite des elektronischen Leadless-Moduls als Land Grid Array, als Ball Grid Array oder als Quad-Flat-No Leads-Package gebildet ist.
  • Ausführungsbeispiel 13 ist ein Package gemäß einem der Ausführungsbeispiele 1 bis 12, wobei das elektronische Leadless-Modul als Sensormodul eingerichtet ist.
  • Ausführungsbeispiel 14 ist eine Chipkarte. Die Chipkarte kann einen Chipkartenkörper mit einer Aufnahmeöffnung und ein Package gemäß einem der Ausführungsbeispiele 1 bis 13 aufweisen, wobei das Package in der Aufnahmeöffnung aufgenommen ist.
  • Ausführungsbeispiel 15 ist ein Verfahren zum Bilden eines Packages. Das Verfahren kann ein Bilden eines elektronischen Leadless-Moduls mit einer Oberseite, einer Unterseite und Seitenflächen zwischen der Oberseite und der Unterseite, einem elektronischen Schaltkreis, mehreren mit dem elektronischen Schaltkreis elektrisch leitend gekoppelten elektrischen Kontaktpads an der Unterseite des elektronischen Leadless-Moduls, und Einkapselungsmaterial, das den elektronischen Schaltkreis teilweise einkapselt, aufweisen, wobei die elektrischen Kontaktpads zumindest teilweise frei von Einkapselungsmaterial sind. Das Verfahren kann ferner ein Bilden eines Verankerungsbereichs an mindestens einer Seitenfläche des elektronischen Leadless-Moduls, ein Anordnen des elektronischen Leadless-Moduls in einer Öffnung eines Trägerrahmens und ein Anordnen von Füllmaterial im Verankerungsbereich zum Befestigen des elektronischen Leadless-Moduls an dem Trägerrahmen aufweisen.
  • Ausführungsbeispiel 16 ist ein Verfahren gemäß Ausführungsbeispiel 15, wobei das Bilden des Verankerungsbereichs ein Bilden einer Aussparung oder ein Bilden einer geneigten Seitenfläche aufweist, die so geneigt ist, dass sie im oberen Bereich näher an einem Zentralbereich des Leadless-Moduls ist als im unteren Bereich.
  • Ausführungsbeispiel 17 ist ein Verfahren gemäß Ausführungsbeispiel 15 oder 16, wobei der Verankerungsbereich in Richtung der Oberseite des elektronischen Leadless-Moduls offen ist.
  • Ausführungsbeispiel 18 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 17, wobei der Verankerungsbereich sich entlang der gesamten Seitenfläche erstreckt.
  • Ausführungsbeispiel 19 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 18, wobei die mindestens eine Seitenfläche eine Mehrzahl von Seitenflächen mit jeweils einem Verankerungsbereich aufweist.
  • Ausführungsbeispiel 20 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 19, wobei das elektronische Leadless-Modul an jeder Seitenfläche einen Verankerungsbereich aufweist.
  • Ausführungsbeispiel 21 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 20, wobei die Seitenfläche im Verankerungsbereich in einer Richtung von der Oberseite zur Unterseite linear, mit mehreren linearen Abschnitten, gekrümmt, beispielsweise in Form eines Kreisabschnitts, oder mit einer Kombination dieser Verläufe verläuft.
  • Ausführungsbeispiel 22 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 21, wobei das Bilden des Verankerungsbereichs im Multimodulverbund erfolgt.
  • Ausführungsbeispiel 23 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 22, wobei das Bilden des Verankerungsbereichs während eines Vereinzelns der elektronischen Leadless-Module aus einem Multimodulverbund erfolgt.
  • Ausführungsbeispiel 24 ist ein Verfahren gemäß Ausführungsbeispiel 22 oder 23, wobei das Bilden des Verankerungsbereichs ein Sägen zum Bilden des Verankerungsbereichs und ein Sägen mit einem dünneren Sägeblatt oder ein Brechen zum Durchtrennen des Multimodulverbunds unter- und/oder oberhalb des Verankerungsbereichs aufweist.
  • Ausführungsbeispiel 25 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 24, wobei das Bilden des Verankerungsbereichs nach einem Vereinzeln der elektronischen Leadless-Module aus einem Multimodulverbund erfolgt.
  • Ausführungsbeispiel 26 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 25, wobei das Bilden mindestens ein Verfahren einer Gruppe von Verfahren aufweist, wobei die Gruppe Sägen, Schleifen, Laserbearbeiten und Ätzen aufweist.
  • Ausführungsbeispiel 27 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 26, ferner aufweisend: Anordnen des elektronischen Leadless-Moduls in einer Öffnung des Trägerrahmens.
  • Ausführungsbeispiel 28 ist ein Verfahren gemäß Ausführungsbeispiel 27, welches ferner ein formschlüssiges Befestigen des elektronischen Leadless-Moduls in der Öffnung des Trägerrahmens aufweist.
  • Ausführungsbeispiel 29 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 28, wobei das Füllmaterial ein Haftmittel aufweist oder daraus besteht.
  • Ausführungsbeispiel 30 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 29, wobei das Füllmaterial den Verankerungsbereich vollständig ausfüllt.
  • Ausführungsbeispiel 31 ist ein Verfahren gemäß einem der Ausführungsbeispiele 27 bis 30, wobei das Füllmaterial nach dem Anordnen des elektronischen Leadless-Moduls im Verankerungsbereich angeordnet wird.
  • Ausführungsbeispiel 32 ist ein Verfahren gemäß einem der Ausführungsbeispiele 27 bis 30, wobei das Füllmaterial vor dem Anordnen des elektronischen Leadless-Moduls in der Öffnung angeordnet wird und den Verankerungsbereich nach dem Anordnen des elektronischen Leadless-Moduls füllt.
  • Ausführungsbeispiel 33 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 32, wobei die Unterseite des elektronischen Leadless-Moduls als Land Grid Array, als Ball Grid Array oder als Quad-Flat-No Leads-Package gebildet ist.
  • Ausführungsbeispiel 34 ist ein Verfahren gemäß einem der Ausführungsbeispiele 15 bis 33, wobei das elektronische Leadless-Modul als Sensormodul eingerichtet ist.
  • Ausführungsbeispiel 35 ist ein Verfahren zum Bilden einer Chipkarte. Das Verfahren kann ein Bereitstellen eines Chipkartenkörpers mit einer Aufnahmeöffnung und ein Anordnen eines Packages gemäß einem der Ausführungsbeispiele 1 bis 13 in der Aufnahmeöffnung aufweisen.
  • Weitere vorteilhafte Ausgestaltungen der Vorrichtung ergeben sich aus der Beschreibung des Verfahrens und umgekehrt.

Claims (20)

  1. Package (200), aufweisend: ein elektronisches Leadless-Modul (100) mit einer Oberseite (100T), einer Unterseite (100B) und Seitenflächen (100S) zwischen der Oberseite (100T) und der Unterseite (100B), das elektronische Leadless-Modul (100) aufweisend: • einen elektronischen Schaltkreis (250), • mehrere mit dem elektronischen Schaltkreis (250) elektrisch leitend gekoppelte elektrische Kontaktpads (103) an der Unterseite (100B) des elektronischen Leadless-Moduls (100); • und Einkapselungsmaterial (105), das den elektronischen Schaltkreis (250) teilweise einkapselt, wobei die elektrischen Kontaktpads (103) zumindest teilweise frei von Einkapselungsmaterial (105) sind; wobei das elektronische Leadless-Modul (100) an mindestens einer Seitenfläche (100S) einen Verankerungsbereich (120) aufweist; einen Trägerrahmen (220), der das elektronische Leadless-Modul (100) trägt; wobei die Seitenfläche (100S) sich unterhalb des Verankerungsbereichs (120) weiter in Richtung zum Trägerrahmen (220) erstreckt als im Verankerungsbereich (120); und Füllmaterial (224) im Verankerungsbereich (120) zum Befestigen des elektronischen Leadless-Moduls (100) an dem Trägerrahmen (220).
  2. Das Package gemäß Anspruch 1, wobei der Verankerungsbereich (120) als Aussparung gebildet ist, oder als oberer Abschnitt einer geneigten Seitenfläche (100S).
  3. Das Package (200) gemäß Anspruch 1 oder 2, wobei der Verankerungsbereich (120) in Richtung der Oberseite (100T) des elektronischen Leadless-Moduls offen ist.
  4. Das Package (200) gemäß einem der Ansprüche 1 bis 3, wobei der Verankerungsbereich (120) sich entlang der gesamten Seitenfläche (100S) erstreckt.
  5. Das Package (200) gemäß einem der Ansprüche 1 bis 4, wobei die mindestens eine Seitenfläche (100S) eine Mehrzahl von Seitenflächen (100S) mit jeweils einem Verankerungsbereich (120) aufweist.
  6. Das Package (200) gemäß einem der Ansprüche 1 bis 5, wobei das elektronische Leadless-Modul (100) an jeder Seitenfläche (100S) einen Verankerungsbereich (120) aufweist.
  7. Das Package (200) gemäß einem der Ansprüche 1 bis 6, wobei die Seitenfläche (100S) im Verankerungsbereich (120) in einer Richtung von der Oberseite (100T) zur Unterseite (100B) linear, mit mehreren linearen Abschnitten, gekrümmt, beispielsweise in Form eines Kreisabschnitts, oder mit einer Kombination dieser Verläufe verläuft.
  8. Das Package (200) gemäß einem der Ansprüche 1 bis 7, wobei der Trägerrahmen (220) eine Öffnung (202) zum Aufnehmen des elektronischen Leadless-Moduls (100) aufweist.
  9. Das Package (200) gemäß Anspruch 8, wobei das elektronische Leadless-Modul (100) formschlüssig in der Öffnung (202) des Trägerrahmens (220) befestigt ist.
  10. Das Package (200) gemäß einem der Ansprüche 1 bis 9, wobei das Füllmaterial (224) den Verankerungsbereich (120) vollständig ausfüllt.
  11. Das Package (200) gemäß einem der Ansprüche 1 bis 10, wobei die Unterseite (100B) des elektronischen Leadless-Moduls (100) als Land Grid Array, als Ball Grid Array oder als Quad-Flat-No Leads-Package gebildet ist.
  12. Das Package (200) gemäß einem der Ansprüche 1 bis 11, wobei das elektronische Leadless-Modul (100) als Sensormodul eingerichtet ist.
  13. Chipkarte (500), aufweisend: einen Chipkartenkörper mit einer Aufnahmeöffnung; und ein Package (200) gemäß einem der Ansprüche 1 bis 12, wobei das Package (200) in der Aufnahmeöffnung aufgenommen ist.
  14. Verfahren zum Bilden eines Packages, das Verfahren aufweisend: Bilden eines elektronischen Leadless-Moduls mit einer Oberseite, einer Unterseite und Seitenflächen zwischen der Oberseite und der Unterseite, einem elektronischen Schaltkreis, mehreren mit dem elektronischen Schaltkreis elektrisch leitend gekoppelten elektrischen Kontaktpads an der Unterseite des elektronischen Leadless-Moduls, Einkapselungsmaterial, das den elektronischen Schaltkreis teilweise einkapselt, wobei die elektrischen Kontaktpads zumindest teilweise frei von Einkapselungsmaterial sind; Bilden eines Verankerungsbereichs an mindestens einer Seitenfläche des elektronischen Leadless-Moduls; Anordnen des elektronischen Leadless-Moduls in einer Öffnung eines Trägerrahmens, wobei die Seitenfläche sich unterhalb des Verankerungsbereichs weiter in Richtung zum Trägerrahmen erstreckt als im Verankerungsbereich; und Anordnen von Füllmaterial im Verankerungsbereich zum Befestigen des elektronischen Leadless-Moduls an dem Trägerrahmen.
  15. Das Verfahren gemäß Anspruch 14, wobei das Bilden des Verankerungsbereichs im Multimodulverbund erfolgt.
  16. Das Verfahren gemäß Anspruch 14 oder 15, wobei das Bilden des Verankerungsbereichs während eines Vereinzelns der elektronischen Leadless-Module aus einem Multimodulverbund erfolgt.
  17. Das Verfahren gemäß Anspruch 15 oder 16, wobei das Bilden des Verankerungsbereichs ein Sägen zum Bilden des Verankerungsbereichs und ein Sägen mit einem dünneren Sägeblatt oder ein Brechen zum Durchtrennen des Multimodulverbunds unter- und/oder oberhalb der Aussparung aufweist.
  18. Das Verfahren gemäß einem der Ansprüche 14 bis 17, wobei das Bilden des Verankerungsbereichs nach einem Vereinzeln der elektronischen Leadless-Module aus einem Multimodulverbund erfolgt.
  19. Das Verfahren gemäß einem der Ansprüche 14 bis 18, wobei das Bilden mindestens ein Verfahren einer Gruppe von Verfahren aufweist, die Gruppe aufweisend: Sägen; Schleifen; Laserbearbeiten; und Ätzen.
  20. Verfahren zum Bilden einer Chipkarte, das Verfahren aufweisend: Bereitstellen eines Chipkartenkörpers mit einer Aufnahmeöffnung; und Anordnen eines Packages gemäß einem der Ansprüche 1 bis 12 in der Aufnahmeöffnung.
DE102021132666.4A 2021-12-10 2021-12-10 Package, Verfahren zum Bilden eines Packages, Chipkarte und Verfahren zum Bilden einer Chipkarte Pending DE102021132666A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102021132666.4A DE102021132666A1 (de) 2021-12-10 2021-12-10 Package, Verfahren zum Bilden eines Packages, Chipkarte und Verfahren zum Bilden einer Chipkarte
US18/062,164 US20230187328A1 (en) 2021-12-10 2022-12-06 Package, method for forming a package, chip card, and method for forming a chip card

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021132666.4A DE102021132666A1 (de) 2021-12-10 2021-12-10 Package, Verfahren zum Bilden eines Packages, Chipkarte und Verfahren zum Bilden einer Chipkarte

Publications (1)

Publication Number Publication Date
DE102021132666A1 true DE102021132666A1 (de) 2023-06-15

Family

ID=86498752

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102021132666.4A Pending DE102021132666A1 (de) 2021-12-10 2021-12-10 Package, Verfahren zum Bilden eines Packages, Chipkarte und Verfahren zum Bilden einer Chipkarte

Country Status (2)

Country Link
US (1) US20230187328A1 (de)
DE (1) DE102021132666A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018118337A1 (de) 2017-08-01 2019-02-07 Analog Devices, Inc Negative Ausrundung zur Befestigung eines integrierten Bauelement-dies an einem Träger
DE102020108927A1 (de) 2020-03-31 2021-09-30 Infineon Technologies Ag Sensoreinrichtung, Verfahren zum Bilden einer Sensoreinrichtung, Trägerband, Chipkarte und Verfahren zum Bilden einer Chipkarte

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018118337A1 (de) 2017-08-01 2019-02-07 Analog Devices, Inc Negative Ausrundung zur Befestigung eines integrierten Bauelement-dies an einem Träger
DE102020108927A1 (de) 2020-03-31 2021-09-30 Infineon Technologies Ag Sensoreinrichtung, Verfahren zum Bilden einer Sensoreinrichtung, Trägerband, Chipkarte und Verfahren zum Bilden einer Chipkarte

Also Published As

Publication number Publication date
US20230187328A1 (en) 2023-06-15

Similar Documents

Publication Publication Date Title
EP1540745B1 (de) Verfahren zur herstellung eines leadframe-basierten gehäuses
EP0978093B1 (de) Chipkarte, verfahren zur herstellung einer chipkarte und halbleiterchip zur verwendung in einer chipkarte
DE102009006826A1 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE102004052921A1 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit externen Kontaktierungen
DE112005003634T5 (de) Ein integrierter Schaltungsbaustein und ein Verfahren zum Ausbilden eines integrierten Schaltungsbausteins
DE102019119371A1 (de) Bauteil und verfahren zur herstellung eines bauteils
DE102015106444A1 (de) Optoelektronische Bauelementanordnung und Verfahren zur Herstellung einer Vielzahl von optoelektronischen Bauelementanordnungen
DE10238781A1 (de) Halbleitervorrichtung
DE102016124270A1 (de) Halbleiter-package und verfahren zum fertigen eines halbleiter-package
DE19543427C2 (de) Chipmodul, insbesondere zum Einbau in eine Chipkarte
DE19842481B4 (de) Stapelbarer Halbleiterchip und Verfahren zur Herstellung eines gestapelten Halbleiterchipmoduls
DE4130544A1 (de) Verfahren zum herstellen von halbleitervorrichtungen
DE19526511A1 (de) Halbleitervorrichtung und Verfahren zu deren Herstellung und Montage
DE102019211550A1 (de) Gehäuse für ein strahlungsemittierendes bauelement, verfahren zur herstellung eines strahlungsemittierenden bauelements und strahlungsemittierendes bauelement
DE19540306C1 (de) Verfahren zur Herstellung von Leiterrahmen für Halbleiterbauelemente
DE102013214730B4 (de) Elektronische Schaltung und Herstellungsverfahren dafür
DE102021132666A1 (de) Package, Verfahren zum Bilden eines Packages, Chipkarte und Verfahren zum Bilden einer Chipkarte
WO1998048379A1 (de) Chipkarte und verfahren zur herstellung einer chipkarte
DE19728992C2 (de) Gehäuse mit zumindest einen Halbleiterkörper
DE112017008008B4 (de) Lichtemittierendes bauelement, verfahren zur herstellung eines lichtemittierenden bauelements und verfahren zur herstellung einer mehrzahl von lichtemittierenden bauelementen
DE10206661A1 (de) Elektronisches Bauteil mit einem Halbleiterchip
DE102013206963A1 (de) Optoelektronisches Bauelement und Verfahren zu seiner Herstellung
DE102006033701B4 (de) Herstellungsverfahren für ein elektronisches Bauelement in VQFN-Bauweise
DE102020117341A1 (de) Gehäuse-leiter-design mit rillen für verbesserte dammbalkentrennung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication