DE102021109986A1 - Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und Licht emittierender Halbleiterchip - Google Patents

Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und Licht emittierender Halbleiterchip Download PDF

Info

Publication number
DE102021109986A1
DE102021109986A1 DE102021109986.2A DE102021109986A DE102021109986A1 DE 102021109986 A1 DE102021109986 A1 DE 102021109986A1 DE 102021109986 A DE102021109986 A DE 102021109986A DE 102021109986 A1 DE102021109986 A1 DE 102021109986A1
Authority
DE
Germany
Prior art keywords
facet
semiconductor layer
layer sequence
depression
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102021109986.2A
Other languages
English (en)
Inventor
Sven Gerhard
Lars Nähle
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to DE102021109986.2A priority Critical patent/DE102021109986A1/de
Priority to JP2023561807A priority patent/JP2024518703A/ja
Priority to PCT/EP2022/059893 priority patent/WO2022223402A1/de
Priority to DE112022002211.6T priority patent/DE112022002211A5/de
Publication of DE102021109986A1 publication Critical patent/DE102021109986A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1082—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2081—Methods of obtaining the confinement using special etching techniques
    • H01S5/2086—Methods of obtaining the confinement using special etching techniques lateral etch control, e.g. mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/176—Specific passivation layers on surfaces other than the emission facet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H01S2304/12—Pendeo epitaxial lateral overgrowth [ELOG], e.g. for growing GaN based blue laser diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0262—Photo-diodes, e.g. transceiver devices, bidirectional devices
    • H01S5/0264—Photo-diodes, e.g. transceiver devices, bidirectional devices for monitoring the laser-output
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/026—Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • H01S5/0265—Intensity modulators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0287—Facet reflectivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1053—Comprising an active region having a varying composition or cross-section in a specific direction
    • H01S5/1057—Comprising an active region having a varying composition or cross-section in a specific direction varying composition along the optical axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1053—Comprising an active region having a varying composition or cross-section in a specific direction
    • H01S5/106—Comprising an active region having a varying composition or cross-section in a specific direction varying thickness along the optical axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H01S5/164—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions comprising semiconductor material with a wider bandgap than the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

Es wird ein Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips (100) mit einer Halbleiterschichtenfolge (2) angegeben, die einen sich in eine longitudinale Richtung (93) erstreckenden aktiven Bereich (5) aufweist, der im Betrieb des Halbleiterchips zur Erzeugung von Licht (8) mit einer Abstrahlrichtung entlang der longitudinalen Richtung vorgesehen und eingerichtet ist, wobei das Verfahren die folgenden Schritte aufweist: Bereitstellen eines Substrats (1) mit einer Hauptoberfläche (12) mit zumindest einer Vertiefung (15), wobei die Hauptoberfläche eine Haupterstreckungsebene entlang der longitudinalen Richtung und entlang einer zur longitudinalen Richtung senkrecht stehenden transversalen Richtung (91) aufweist,Aufwachsen der Halbleiterschichtenfolge auf der Hauptoberfläche mit der zumindest einen Vertiefung, Ausbilden zumindest einer entlang der transversalen Richtung ausgerichteten Facette (6, 6', 6", 7) in der Halbleiterschichtenfolge durch ein Ätzverfahren, wobei die Facette in zumindest einer Richtung, die parallel zur Haupterstreckungsebene der Hauptoberfläche ist, einen Abstand von kleiner oder gleich 50 µm von der zumindest einen Vertiefung aufweist.Weiterhin wird ein Licht emittierender Halbleiterchip (100) angegeben.

Description

  • Es werden ein Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und ein Licht emittierender Halbleiterchip angegeben.
  • Für kantenemittierende Halbleiterbauteile, insbesondere beispielsweise kantenemittierende Laser, ist es von besonderer Bedeutung, dass die Licht emittierende „Kante“ des Halbleiterkörpers, also die Facette, über die Licht aus dem Halbleiterkörper ausgekoppelt wird, sauber definiert ist. Das bedeutet, dass die Facette zumindest im Bereich der Lichtauskopplung möglichst glatt und senkrecht zur Lichtpropagation sein sollte. Typischerweise wird die Facette durch einen Bruchprozess hergestellt, bei dem der Halbleiterkristall im Optimalfall parallel zu einer Kristallebene perfekt und ohne Versetzungen bricht.
  • Bruchverfahren weisen jedoch gewisse Nachteile auf. Beispielsweise handelt es sich dabei um zumindest teilweise serielle und nicht parallele Verfahren, die zeitaufwendig und folglich kostenaufwendig sind. Weiterhin ergeben sich, je nach Materialsystem, Topographie und abgeschiedenen Materialien, oft auch trotzdem keine optimalen Bruchergebnisse bezogen auf die gewünschte Glattheit und senkrechte Ausbildung. Beispielsweise können sich Stufen in der Bruchkante ausbilden. Dies kann die Lasereigenschaften negativ beeinflussen. Besonders kritisch ist das Verfahren im GaN-Materialsystem.
  • Ein gewünschter Prozess, der eine parallele Bearbeitung erlauben würde und somit schnell und kostengünstig durchgeführt werden könnte, wäre die Definition der Facette durch ein Ätzverfahren auf Waferlevel. Beispielsweise im Fall von GaN-Halbleiterbauteilen, aber auch in anderen Materialsystemen, weisen die optisch aktiven Schichten jedoch typischerweise einen hohen In-Anteil auf, der im Fall von grün emittierenden Halbleiterbauteilen bis zu 20% oder sogar mehr betragen kann. Es wurde festgestellt, dass bei der Ätzung mit typischerweise verwendeten Lösungen mit OH--Ionen, beispielsweise KOH, In-reichere Schichten oft schneller geätzt werden als Schichten mit kleinerem oder keinem In-Anteil. Durch die höhere Ätzrate der In-reicheren Schichten können dann auch Kristallebenen freigelegt werden, die zu einem ungleichmäßig geätzten Oberflächenprofil und/oder zu Unterätzungen führen und somit das glatte Herauspräparieren einer Laserfacette unmöglich machen. Dagegen können gleichzeitig andere Stellen einer geätzten Facette noch nicht glatt genug sein aufgrund einer für diese Stellen zu kurzen Ätzzeit, während an den In-reicheren Stellen schon zu viel geätzt wurde.
  • Zumindest eine Aufgabe von bestimmten Ausführungsformen ist es, ein Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips anzugeben. Zumindest eine weitere Aufgabe von bestimmten Ausführungsformen ist es, einen Licht emittierenden Halbleiterchip anzugeben.
  • Diese Aufgaben werden durch ein Verfahren und einen Gegenstand gemäß den unabhängigen Patentansprüchen gelöst. Vorteilhafte Ausführungsformen und Weiterbildungen des Verfahrens und des Gegenstands sind in den abhängigen Ansprüchen gekennzeichnet und gehen weiterhin aus der nachfolgenden Beschreibung und den Zeichnungen hervor.
  • Gemäß zumindest einer Ausführungsform wird bei einem Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips eine Halbleiterschichtenfolge auf einem Substrat aufgebracht.
  • Gemäß zumindest einer weiteren Ausführungsform weist ein Licht emittierende Halbleiterchip eine Halbleiterschichtenfolge mit einem sich entlang einer longitudinalen Richtung erstreckenden aktiven Bereich auf, der zur Erzeugung von Licht im Betrieb des Halbleiterchips mit einer Abstrahlrichtung entlang der longitudinalen Richtung vorgesehen und eingerichtet ist.
  • Die vorab und nachfolgend beschriebenen Ausführungsformen und Merkmale gelten gleichermaßen für das Verfahren zur Herstellung des Licht emittierenden Halbleiterchips und den Licht emittierenden Halbleiterchip.
  • Der Licht emittierende Halbleiterchip kann je nach gewünschter zu erzeugender Wellenlänge eine Halbleiterschichtenfolge aufweisen, die auf der Basis von verschiedenen Halbleitermaterialsystemen hergestellt werden kann. Für eine langwellige, infrarote bis rote Strahlung ist beispielsweise eine Halbleiterschichtenfolge auf Basis von InxGayAl1-x-yAs oder von InxGayAl1-x-ySb, für rote bis gelbe Strahlung beispielsweise eine Halbleiterschichtenfolge auf Basis von InxGayAl1-x-yP und für kurzwellige sichtbare, also insbesondere im Bereich von grünem bis blauem Licht, und/oder für UV-Strahlung beispielsweise eine Halbleiterschichtenfolge auf Basis von InxGayAl1-x-yN geeignet, wobei jeweils 0 ≤ x ≤ 1 und 0 ≤ y ≤ 1 gilt.
  • Insbesondere kann die Halbleiterschichtenfolge eine aufgewachsene Halbleiterschichtenfolge sein. Hierzu wird die Halbleiterschichtenfolge auf dem Substrat aufgewachsen. Insbesondere kann die Halbleiterschichtenfolge mittels eines Epitaxieverfahrens, beispielsweise metallorgansicher Gasphasenepitaxie (MOVPE) oder Molekularstrahlepitaxie (MBE), auf einem Substrat, das auch als Aufwachssubstrat bezeichnet werden kann, aufgewachsen und mit elektrischen Kontakten versehen werden. Das Substrat wird besonders bevorzugt als Wafer bereitgestellt. Durch Vereinzelung des Substrats mit der aufgewachsenen Halbleiterschichtenfolge kann eine Mehrzahl von Licht emittierenden Halbleiterchips hergestellt werden, wobei jeder vereinzelte Halbleiterchip vor dem Vereinzeln einem Chipbereich auf dem Substrat entspricht. Weiterhin kann der Halbleiterkörper vor dem Vereinzeln auf ein Trägersubstrat übertragen werden und das Aufwachssubstrat kann gedünnt oder ganz entfernt werden. Das Substrat kann beispielsweise ein Halbleitermaterial, etwa ein oben genanntes Verbindungshalbleitermaterialsystem, aufweisen oder daraus sein. Insbesondere kann das Substrat Saphir, GaAs, GaP, GaN, InP, SiC, Si und/oder Ge aufweisen oder aus einem solchen Material sein.
  • Der Licht emittierende Halbleiterchip kann eine aktive Schicht aufweisen, die beispielsweise einen herkömmlichen pn-Übergang, eine Doppelheterostruktur, eine Einfach-Quantentopfstruktur (SQW-Struktur) oder eine Mehrfach-Quantentopfstruktur (MQW-Struktur) aufweist. Weiterhin sind beispielsweise auch Kaskaden von Typ-II-Übergängen (ICL: „interband cascade laser“, Zwischenbandkaskadenlaser) oder auch Übergänge nur im Leitungsband (QCL: „quantum cascade laser“, Quantenkaskadenlaser) möglich.
  • Zur Definition eines aktiven Bereichs in der aktiven Schicht kann der Licht emittierende Halbleiterchip zumindest ein den aktiven Bereich definierendes Element aufweisen, das beispielsweise eine Stegwellenleiterstruktur und/oder ein Kontaktbereich der Halbleiterschichtenfolge mit einer Elektrodenschicht sein kann. Weiterhin können beispielsweise auch Stromaufweitungsschichten und/oder Strombegrenzungsschichten zu einer Definition eines aktiven Bereichs beitragen. In der aktiven Schichten des Licht emittierenden Halbleiterchips können ein aktiver Bereich oder auch mehrere aktive Bereiche definiert sein. Auch wenn sich die nachfolgende Beschreibung auf einen Licht emittierenden Halbleiterchip mit genau einem aktiven Bereich konzentriert, gelten die nachfolgend beschriebenen Ausführungsformen und Merkmale gleichermaßen für Licht emittierenden Halbleiterchips mit mehreren aktiven Bereichen.
  • Der Licht emittierende Halbleiterchip kann zusätzlich zur aktiven Schicht weitere funktionelle Schichten und funktionelle Bereiche aufweisen, etwa p- oder n-dotierte Ladungsträgertransportschichten, also Elektronen- oder Löchertransportschichten, undotierte oder p- oder n-dotierte Confinement-, Cladding- oder Wellenleiterschichten, Barriereschichten, Planarisierungsschichten, Pufferschichten, Schutzschichten und/oder elektrische Kontaktschichten wie Elektrodenschichten sowie Kombinationen daraus. Es kann auch möglich sein, dass derartige Schichten und Bereiche zur Definition eines aktiven Bereichs beitragen können. Darüber hinaus können zusätzliche Schichten, etwa Pufferschichten, Barriereschichten und/oder Schutzschichten, auch senkrecht zur Aufwachsrichtung der Halbleiterschichtenfolge, beispielsweise um den Licht emittierenden Halbleiterchip herum, angeordnet sein, also etwa auf den Seitenflächen des Licht emittierenden Halbleiterchips.
  • Zur Herstellung des Licht emittierenden Halbleiterchips wird ein Substrats bereitgestellt, das eine Hauptoberfläche aufweist, die eine Aufwachsoberfläche bildet, auf der die Halbleiterschichtenfolge aufgewachsen wird. Die Hauptoberfläche weist eine Haupterstreckungsebene entlang der longitudinalen Richtung und entlang einer zur longitudinalen Richtung senkrecht stehenden transversalen Richtung auf. Die longitudinale und transversale Richtung beziehen sich auf den im Rahmen des beschriebenen Verfahrens hergestellten Licht emittierenden Halbleiterchip. Richtungen parallel zur Haupterstreckungsebene der Hauptoberfläche des Substrats können auch allgemein als laterale Richtungen bezeichnet werden. Die longitudinale Richtung und die transversale Richtung sind somit zwei mögliche laterale Richtungen. Die Aufwachsrichtung der Halbleiterschichtenfolge, die senkrecht zur longitudinalen Richtung und zur transversalen Richtung und damit senkrecht zur Hauptoberfläche des Substrats steht, wird als vertikale Richtung bezeichnet.
  • Insbesondere kann der Licht emittierende Halbleiterchip als kantenemittierender Laserdiodenchip ausgebildet werden, bei dem sich der zumindest eine aktive Bereich in longitudinaler Richtung erstreckt. Der aktive Bereich kann in longitudinaler Richtung beispielsweise durch Facetten begrenzt sein, die eine optische Kavität bilden können. Der in longitudinaler Richtung gemessene Abstand der Facetten zueinander, beispielsweise einer Lichtauskoppelfläche und einer Rückseitenfläche, kann im Folgenden auch als Kavitätslänge bezeichnet werden.
  • Weiterhin weist das Substrat in der Hauptoberfläche zumindest eine Vertiefung auf, die sich von der Hauptoberfläche in das Substrat hineinerstreckt. Die zumindest eine Vertiefung weist somit in vertikaler Richtung eine Tiefe auf. Auf der Hauptoberfläche mit der zumindest einen Vertiefung wird die Halbleiterschichtenfolge aufgewachsen. Mit anderen Worten wird die zumindest eine Vertiefung mit der Halbleiterschichtenfolge überwachsen und kann dabei zumindest teilweise oder vollständig mit Halbleitermaterial der Halbleiterschichtenfolge gefüllt werden. Die zumindest eine Vertiefung in der Hauptoberfläche des Substrats kann beispielsweise mittels eines Ätzverfahrens in die Hauptoberfläche eingebracht werden. Wie weiter unten beschrieben kann das Substrat bevorzugt mit einer Mehrzahl von Vertiefungen bereitgestellt werden. Hierzu können bevorzugt alle Vertiefungen in der Hauptoberfläche des Substrats gleichzeitig unter Verwendung geeigneter Maskenprozesse ausgebildet werden. Gleichzeitig damit oder auch zeitlich getrennt davon können in der Hauptoberfläche auch die weiter unten beschriebenen Vorstrukturierungsgräben ausgebildet werden.
  • Weiterhin wird zumindest eine entlang der transversalen Richtung ausgerichtete Facette in der Halbleiterschichtenfolge ausgebildet. Die Facette bildet insbesondere eine Grenzfläche der Halbleiterschichtenfolge und wird dergestalt zumindest im Bereich des aktiven Bereichs ausgebildet, dass im späteren Betrieb des Licht emittierenden Halbleiterchips Licht, das im aktiven Bereich erzeugt wird, durch die Facette aus der Halbleiterschichtenfolge ausgekoppelt wird. Besonders bevorzugt wird die Facette senkrecht zur longitudinalen Richtung ausgebildet, so dass die Halbleiterschichtenfolge zumindest eine Facette aufweist, die bevorzugt senkrecht zur longitudinalen Richtung und somit entlang der transversalen Richtung und der vertikalen Richtung ausgebildet ist.
  • Die Facette kann bevorzugt in zumindest einer lateralen Richtung, also einer Richtung, die parallel zur Haupterstreckungsebene der Hauptoberfläche ist, einen geringen Abstand von der zumindest einen Vertiefung in der Hauptoberfläche des Substrats aufweisen. Ein als „geringer Abstand“ bezeichneter Abstand kann in der vorliegenden Beschreibung insbesondere ein Abstand von kleiner oder gleich 50 µm oder kleiner oder gleich 20 µm oder kleiner oder gleich 15 µm oder kleiner oder gleich 10 µm oder sogar kleiner oder gleich 5 µm sein. Der „geringe Abstand“ wird, soweit nicht anders beschrieben, entlang einer lateralen Richtung gemessen und bezeichnet somit einen lateralen Versatz zueinander. Mit anderen Worten wird die Facette in der Halbleiterschichtenfolge, bei einem Blick auf die Halbleiterschichtenfolge entlang der vertikalen Richtung, zumindest teilweise über und/oder in einer lateralen Richtung zumindest nur wenig, also mit geringem Abstand, versetzt zur zumindest einen Vertiefung in der Hauptoberfläche des Substrats ausgebildet. Beispielsweise kann die Facette somit in der zur Haupterstreckungsebene senkrecht ausgerichteten vertikalen Richtung zumindest teilweise über der Vertiefung ausgebildet werden. Eine Facette, die einen geringen Abstand in lateraler Richtung zu einer Vertiefung in der Hauptoberfläche des Substrats aufweist, wird hier und im Folgenden auch als „der Vertiefung zugeordnet“ bezeichnet. Ebenso wird eine Vertiefung in der Hauptoberfläche des Substrats, die einen geringen Abstand in lateraler Richtung zu einer Facette aufweist, hier und im Folgenden auch als „der Facette zugeordnet“ bezeichnet. Beispielsweise kann die zumindest eine Vertiefung entlang der longitudinalen Richtung und/oder entlang der transversalen Richtung einen geringen Abstand zur Facette aufweisen.
  • Besonders bevorzugt wird beim Verfahren zur Herstellung des Licht emittierenden Halbleiterchips eine Mehrzahl von Licht emittierenden Halbleiterchips hergestellt. Hierzu kann die Halbleiterschichtenfolge, die auf dem Substrat aufgewachsen wird, eine Mehrzahl von Chipbereichen aufweisen, von denen jeder Chipbereich einem späteren Licht emittierenden Halbleiterchip entspricht, wobei die vorab und im Folgenden beschriebenen Verfahrensschritte für jeden Chipbereich gelten. Mit anderen Worten bildet die Halbleiterschichtenfolge einen Verbund aus einer Vielzahl von Chipbereichen. In der Hauptoberfläche des Substrats kann eine Mehrzahl von Vertiefungen vorgesehen werden, wobei jedem Chipbereich zumindest eine Vertiefung in der Hauptoberfläche zugeordnet ist, in jedem Chipbereich eine entlang der transversalen Richtung ausgerichtete Facette in der Halbleiterschichtenfolge ausgebildet wird und für jeden Chipbereich die Facette in zumindest einer lateralen Richtung einen geringen Abstand von der zumindest einen zugeordneten Vertiefung aufweist. Durch ein Vereinzeln der Halbleiterschichtenfolge entsprechend der Chipbereiche kann eine Vielzahl von Licht emittierenden Halbleiterchips hergestellt werden. Entsprechend kann eine Mehrzahl von Licht emittierenden Halbleiterchips hergestellt werden, wobei eine Mehrzahl von Facetten hergestellt wird und jede der Facetten in zumindest einer Richtung parallel zur Haupterstreckungsebene einen Abstand von kleiner oder gleich 20 µm oder einen anderen geringen Abstand zu zumindest einer Vertiefung in der Hauptoberfläche des Substrats aufweist. Hierbei kann jedem Chipbereich zumindest eine eigene Vertiefung zugeordnet sein. Weiterhin kann es auch möglich sein, dass eine Vertiefung mehreren Chipbereichen, beispielsweise zumindest zwei oder mehr benachbarten Chipbereichen, zugeordnet ist.
  • Die nachfolgende Beschreibung bezieht sich größtenteils exemplarisch auf einen Chipbereich, der einem späteren Licht emittierenden Halbleiterchip entspricht. Die beschriebenen Ausführungsformen und Merkmale können aber bevorzugt gleichermaßen für alle Chipbereiche gelten, so dass eine Mehrzahl von gleichartigen Licht emittierenden Halbleiterchips hergestellt werden kann.
  • Die zumindest eine Facette wird besonders bevorzugt mittels eines Ätzverfahrens hergestellt. Hierbei kann es sich um ein Trockenätzen, insbesondere ein Plasmaätzen, oder um ein Nassätzen, also ein Ätzen mit einer chemischen Lösung, oder eine Kombination aus Nass- und Trockenätzen handeln. Eine Kombination aus Nass- und Trockenätzen kann besonders vorteilhaft sein, wobei insbesondere durch einen nasschemischen Ätzschritt eine möglichst gute Glattheit der Facette begünstigt werden kann.
  • Besonders bevorzugt kann in der Halbleiterschichtenfolge zur Herstellung der zumindest einen Facette ein Graben mit einer Haupterstreckungsrichtung in transversaler Richtung ausgebildet werden. Die zumindest eine Facette wird insbesondere durch eine Seitenwand des Grabens gebildet. Der Graben wird, wie vorab beschrieben, insbesondere durch ein Ätzverfahren hergestellt. Der Graben kann sich in seiner Ausdehnung auf den zugehörigen Chipbereich beschränken, so dass für jeden Chipbereich zumindest ein Graben ausgebildet wird, der von den Gräben der anderen Chipbereiche beabstandet ist. Es ist aber auch möglich, dass ein Graben zumindest zwei oder mehr Chipbereichen zugeordnet ist, so dass durch Bildung des Grabens in zumindest zwei oder mehr Chipbereichen jeweils eine Facette ausgebildet werden kann. Die Ausbildung von mehreren Gräben erfolgt bevorzugt in einem parallelen Verfahrensschritt, beispielsweise durch Verwendung geeigneter Maskenprozesse zur Definition aller in der Halbleiterschichtenfolge herzustellenden Gräben.
  • Beispielsweise kann das Substrat mit der Halbleiterschichtenfolge entlang des Grabens zur Vereinzelung des Licht emittierenden Halbleiterchips, also zur Auftrennung des Verbunds von Chipbereichen in einzelne Licht emittierende Halbleiterchips, gebrochen oder geätzt werden. Der Graben kann in diesem Fall zumindest einen Teil einer Vereinzelungsstruktur bilden, die eine Vereinzelung durch Brechen oder durch ein weiteres Ätzverfahren zusätzlich zum Ätzverfahren zur Herstellung der zumindest einen Facette, erleichtern kann. In diesem Fall kann die Facette bevorzugt eine Lichtauskoppelfläche der Halbleiterschichtenfolge des Licht emittierenden Halbleiterchips sein, über die im Betrieb des Licht emittierenden Halbleiterchips Licht in die Umgebung abgestrahlt werden kann. Die Lichtauskoppelfläche kann nach der Herstellung der Facette beispielsweise mit einer Beschichtung wie etwa eine Antireflexbeschichtung oder einer teilreflektierenden Beschichtung versehen werden. Alternativ oder zusätzlich kann eine durch eine Facette gebildete Rückseitenfläche der Halbleiterschichtenfolge des Licht emittierenden Halbleiterchips mittels des beschriebenen Verfahrens hergestellt werden. Auf der Rückseitenfläche kann nach der Herstellung der Facette beispielsweise eine Beschichtung wie etwa eine möglichst hoch reflektierende Beschichtung oder eine teilreflektierende Beschichtung aufgebracht werden. Besonders bevorzugt können mittels eines Grabens für zwei in longitudinaler Richtung benachbarte Chipbereiche zwei Facetten ausgebildet werden, wobei einer der Gräben eine Lichtauskoppelfläche für einen der beiden Chipbereiche bildet, während die gegenüberliegende Facette eine Rückseitenfläche für den anderen der beiden Chipbereiche bildet.
  • Weiterhin kann mittels des beschriebenen Verfahrens auch ein transversal verlaufender Graben ausgebildet werden, der im Licht emittierenden Halbleiterchip in longitudinaler Richtung zwischen einer Lichtauskoppelfläche und einer Rückseitenfläche angeordnet ist, so dass sich der Graben und damit zwei sich gegenüber liegende Facetten, bezogen auf die longitudinale Richtung, innerhalb des Licht emittierenden Halbleiterchips befinden. Durch einen solchen Graben kann beispielsweise eine Wellenlängeneinstellung und/oder eine Unterteilung in mehrere funktionale Bereiche des Licht emittierenden Halbleiterchips möglich sein. Die Facetten können im Licht emittierenden Halbleiterchip unbeschichtet sein. Weiterhin können eine der beiden Facetten oder beide Facetten mit einer Beschichtung versehen sein, beispielsweise mit einer Antireflexbeschichtung, einer teilreflektierenden Beschichtung oder einer möglichst hoch reflektierenden Beschichtung. Insbesondere können die beiden Facetten auch mit unterschiedlichen Beschichtungen versehen werden.
  • Werden mehrere Facetten für den Licht emittierenden Halbleiterchip mit dem beschriebenen Verfahren hergestellt, kann in der Hauptoberfläche des Substrats jeder der in der Halbleiterschichtenfolge herzustellenden Facetten zumindest eine eigene Vertiefung zugeordnet sein. Weiterhin können in der Halbleiterschichtenfolge zumindest eine erste Facette und zumindest eine zweite Facette ausgebildet werden, wobei jede der ersten und zweiten Facette zumindest einer selben Vertiefung zugeordnet sind. Weiterhin kann, insbesondere im Fall eines Grabens, der, bezogen auf die longitudinale Richtung, zwischen einer Lichtauskoppelfläche und einer Rückseitenfläche des Licht emittierenden Halbleiterchips angeordnet ist, zumindest eine Vertiefung in der Hauptoberfläche beiden durch den Graben gebildeten Facetten zugeordnet sein.
  • Weiterhin kann das Substrat beispielsweise zumindest zwei Vertiefungen in der Hauptoberfläche aufweisen, wobei die Facette symmetrisch zu den zumindest zwei Vertiefungen ausgebildet wird. Das kann bedeuten, dass es eine Symmetrieebene zu den zwei Vertiefungen gibt, die gleichzeitig auch eine Symmetrieebene für die Facette ist. Entsprechend kann auch ein den aktiven Bereich definierendes Element symmetrisch zu den zumindest zwei Vertiefungen ausgebildet sein.
  • Die zumindest eine Vertiefung kann besonders bevorzugt eine Tiefe von größer oder gleich 0,5 µm oder größer oder gleich 1 µm oder größer oder gleich 2 µm oder größer oder gleich 5 µm und kleiner oder gleich 15 µm aufweisen. Weiterhin kann die zumindest eine Vertiefung in longitudinaler Richtung eine Ausdehnung aufweisen, die kleiner oder gleich 30% und bevorzugt kleiner oder gleich 20% der Kavitätslänge ist. Beispielsweise kann die zumindest eine Vertiefung in longitudinaler Richtung eine Ausdehnung von kleiner oder gleich 100 µm oder kleiner oder gleich 50 µm aufweisen. Mit anderen Worten kann die zumindest eine Vertiefung insbesondere in longitudinaler Richtung begrenzt sein und sich entlang der longitudinalen Richtung nicht über die gesamte Hauptoberfläche des Substrats erstrecken. Hierbei kann die zumindest eine Vertiefung beispielsweise eine Haupterstreckungsrichtung in longitudinaler Richtung aufweisen. Alternativ dazu kann die zumindest eine Vertiefung auch eine Haupterstreckungsrichtung in transversaler Richtung aufweisen. Beispielsweise kann die zumindest eine Vertiefung in der Haupterstreckungsebene der Hauptoberfläche des Substrats einen rechteckigen oder kreisrunden Querschnitt aufweist.
  • Weiterhin kann es möglich sein, dass das Substrat Vorstrukturierungsgräben aufweist, die, in transversaler Richtung gesehen, zwischen den Chipbereichen ausgebildet sind und die sich entlang der longitudinalen Richtung erstrecken. Durch solche sich bevorzugt in longitudinaler Richtung im Wesentlichen vollständig und durchgehend über das Substrat erstreckende Vorstrukturierungsgräben kann die Hauptoberfläche des Substrats in nicht-zusammenhängende „Streifen“ aufgeteilt werden. Dadurch kann die eigentlich zusammenhängende Wachstumsfläche aufgeteilt werden in kleinere Wachstumsflächen, wodurch Verspannungen in der Halbleiterschichtenfolge verringert werden können.
  • Rein beispielhaft sind im Folgenden die Effekte von Vorstrukturierungsgräben und der zumindest einen Vertiefung auf den Einfluss des In-Gehalts beim Wachstum eines Nitrid-Verbindungshalbleitermaterialsystems, also in einem GaN-basierten Materialsystem, beschrieben. Entsprechende Effekte können auch in Verbindung mit dem Gehalt einer oder mehrerer anderer Komponenten eines Nitrid-Verbindungshalbleitermaterialsystems oder eines anderen Verbindungshalbleitermaterialsystems, beispielsweise in GaAs-, InP- und GaSb-basierten Materialsystemen, vorliegen.
  • Beim Wachstum von Halbleiterschichten mit hohem In-Gehalt im Nitrid-Verbindungshalbleitermaterialsystem, wie sie etwa für grün emittierende Halbleiterchips notwendig sind, können Verspannungen auftreten. Beispielsweise bei GaN-basierten Halbleiterchips, die im blauen und insbesondere im grünen Wellenlängenbereich emittieren, kann der aktive Bereich, beispielsweise Quantentopfstrukturen mit InGaN-Schichten, einen sehr hohen In-Gehalt von bis zu etwa 20 Atom-% aufweisen. In der Nähe eines epitaktisch überwachsenen Vorstrukturierungsgrabens hingegen kann das Wachstum der Halbleiterschichtenfolge gestört sein. Insbesondere kann beispielsweise der In-Gehalt herabgesetzt sein, so dass Verspannungen in der Halbleiterschichtenfolge herabgesetzt werden können. Der Zweck der Vorstrukturierungsgräben kann somit darin liegen, Defekte zu reduzieren, also ein möglichst defektfreies Wachstum auch hoch In-haltiger Schichten und somit eine gute Funktion insbesondere im aktiven Bereich zu erreichen. Um ein möglichst ungestörtes Wachstum eines aktiven Bereichs zu erreichen, werden die Vorstrukturierungsgräben, entlang der transversalen Richtung gemessen, mit einem großen Abstand von mehreren 10 µm zum aktiven Bereich beziehungsweise zu einem den aktiven Bereich definierenden Element wie beispielsweise einer Stegwellenleiterstruktur im Substrat eingebracht. Dadurch haben die Vorstrukturierungsgräben besonders bevorzugt keinen Einfluss auf die Zusammensetzung der Halbleiterschichten in den aktiven Bereichen.
  • Beim hier beschriebenen Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips wird zusätzlich oder alternativ zu solchen Vorstrukturierungsgräben die zumindest eine Vertiefung in der Hauptoberfläche hingegen zumindest in einigen Bereichen sehr nahe, also mit einem weiter oben definierten geringen Abstand, an der herzustellenden Facette angeordnet. Entsprechend wird die zumindest eine Vertiefung sehr nahe am aktiven Bereich beziehungsweise einem den aktiven Bereich definierenden Element, beispielsweise einer Stegwellenleiterstruktur und/oder einem Kontaktbereich der Halbleiterschichtenfolge mit einer Elektrodenschicht, angeordnet. Mit Vorteil wird der Effekt der zumindest einen Vertiefung genutzt, dass in der Nähe der epitaktisch überwachsenen Vertiefung das Wachstum der Halbleiterschichtenfolge gestört ist und beispielsweise der In-Gehalt herabgesetzt werden kann. Die Position und Ausdehnung der zumindest einen Vertiefung sind dabei so gewählt, dass die Wachstumsstörung im Wesentlichen im Bereich der herzustellen Facette vorliegt, so dass im Bereich der herzustellenden Facette im hier beschriebenen Beispiel der In-Gehalt verringert werden kann.
  • Wie oben beschrieben kann die Ätzrate von Halbleiterschichten mit hohem In-Gehalt deutlich größer sein als von Halbleiterschichten mit niedrigem In-Gehalt oder In-freien Halbleiterschichten. Durch die durch die zumindest eine Vertiefung hervorgerufene Wachstumsstörung kann der In-Gehalt in einer Halbleiterschicht mit eigentlich hohem In-Gehalt lokal so herabgesetzt werden, dass eine gleichmäßigere Ätzung möglich ist und ein ungleichmäßig geätztes Oberflächenprofil und/oder Unterätzungen an der Facette verhindert oder zumindest vermindert werden können. Einen Performanceverlust oder eine abgesenkte Wellenlänge in Bezug auf das im aktiven Bereich im Betrieb erzeugte Licht muss man nicht befürchten, da der Großteil des Halbleiterchips, der typischerweise in longitudinaler Richtung eine Länge von mehr als 300 µm und oft sogar von mehr als 900 µm oder sogar mehr als 1200 µm aufweisen kann, im Bereich von ungestörter Epitaxie verläuft. Beispielsweise kann es sich bei dieser Länge um die Kavitätslänge handeln. Darüber hinaus kann es möglich sein, dass durch das Ausbilden der Facette, also insbesondere durch das oben beschriebene Ätzen des Grabens zur Bildung der Facette, zumindest ein Teil des Epitaxiebereichs mit abgesenktem In-Gehalt entfernt wird.
  • Durch den durch die zumindest eine Vertiefung bereichsweise herabgesetzten In-Gehalt in der Halbleiterschichtenfolge kann somit das nasschemische Facettenätzen homogenisiert werden. Das Erreichen von sehr glatten und senkrechten Facetten kann somit durch die zumindest eine Vertiefung in der Hauptoberfläche des Substrats ermöglicht werden. Durch die zumindest eine Vertiefung in der Hauptoberfläche des Substrats in der Nähe der auszubildenden Facette kann mit Vorteil das Prozessfenster, also etwa die Ätzzeit und/oder die Ätzrate, beispielsweise abhängig von der Temperatur und der Konzentration der Ätzmittel, vergrößert werden, da der nachteilige Effekt einer Schicht mit großem In-Gehalt verkleinert oder sogar eliminiert werden kann, was zu einer verbesserten Fertigbarkeit in Form einer verbesserten Facettenglättung führen kann.
  • Gemäß einer weiteren Ausführungsform weist zumindest eine Halbleiterschicht der Halbleiterschichtenfolge im Bereich der Facette eine Variation eines oder mehrerer Parameter ausgewählt aus Schichtdicke, Materialzusammensetzung und Orientierung einer Kristallachse auf. „Im Bereich der Facette“ kann insbesondere einen Abstand von der Facette entlang einer lateralen Richtung wie etwa der longitudinalen Richtung von kleiner oder gleich 50 µm bedeuten. Insbesondere kann „im Bereich der Facette“ einen oben definierten geringen Abstand zur Facette bedeuten. Die Variation des oder der Parameter kann insbesondere durch die beschriebene Störung bewirkt werden, die in der Halbleiterschichtenfolge durch die zumindest eine Vertiefung in der Hauptoberfläche des Substrats hervorgerufen wird. Beispielsweise kann es sich bei der zumindest einen Halbleiterschicht mit der Parametervariation um die aktive Schicht, um eine Wellenleiterschicht oder um eine Mantelschicht handeln. Weiterhin kann es sich bei der zumindest einen Halbleiterschicht mit der Parametervariation auch um mehrere Halbleiterschichten oder sogar alle Halbleiterschichten der Halbleiterschichtenfolge handeln.
  • Beispielsweise kann die zumindest eine Halbleiterschicht, also etwa die aktive Schicht, im Bereich der Facette eine Dicke aufweisen, die sich mit in longitudinaler Richtung geringer werdendem Abstand zur Facette verringert. Weiterhin kann die Halbleiterschichtenfolge im Bereich der Facette Dicke aufweisen, die sich mit in longitudinaler Richtung geringer werdendem Abstand zur Facette verringert. Der longitudinalen Richtung folgend kann die zumindest eine Halbleiterschicht und/oder die Halbleiterschichtenfolge somit bei Annäherung an die Facette dünner werden. Alternativ oder zusätzlich kann die zumindest eine Halbleiterschicht, also etwa die aktive Schicht, eine Materialzusammensetzung aufweisen, wobei sich ein relativer Anteil, beispielsweise gemessen in Atom-%, eines Bestandteils der Materialzusammensetzung im Bereich der Facette mit in longitudinaler Richtung geringer werdendem Abstand zur Facette verringert. Mit anderen Worten kann, der longitudinalen Richtung folgend, die zumindest eine Halbleiterschicht somit bei Annäherung an die Facette einen sich reduzierenden relativen Anteil eines Bestandteils der Materialzusammensetzung aufweisen.
  • Weiterhin kann die zumindest eine Halbleiterschicht, also beispielsweise die aktive Schicht, an der Facette eine Dicke, gemessen in vertikaler Richtung, aufweisen, die sich entlang der transversalen Richtung verringert. Weiterhin kann die Halbleiterschichtenfolge an der Facette eine Dicke aufweise, die sich entlang der transversalen Richtung verringert. Die Dicke der zumindest einen Halbleiterschicht und/oder der Halbleiterschichtenfolge kann somit an der Facette abhängig von der transversalen Position variieren. Alternativ oder zusätzlich kann die zumindest eine Halbleiterschicht, also etwa die aktive Schicht, eine Materialzusammensetzung aufweisen, wobei sich ein relativer Anteil eines Bestandteils der Materialzusammensetzung an der Facette in einer transversalen Richtung verringert.
  • Weiterhin kann die Halbleiterschichtenfolge im Bereich der Facette eine Kristallachsenverkippung aufweisen, die mit entlang der longitudinalen Richtung geringer werdendem Abstand zur Facette größer wird. Das kann insbesondere bedeuten, dass das Substrat an der Hauptoberfläche eine erste Kristallachse aufweist. Die Halbleiterschichtenfolge kann eine zweite Kristallachse, beispielsweise in der aktiven Schicht oder an einer dem Substrat abgewandten Seite, aufweisen. Weit entfernt von jeglichen Vertiefungen im Substrat, also in einem Bereich des Substrats, der einen großen Abstand, beispielsweise einen Abstand von größer oder gleich 100 µm, zu jeglichen Vertiefungen in der Hauptoberfläche des Substrats aufweist, kann die zweite Kristallachse beispielsweise im Wesentlichen parallel zur ersten Kristallachse sein. Es kann auch möglich sein, dass die erste und zweite Kristallachse in einem solchen von Vertiefungen in der Hauptoberfläche des Substrats weit entfernten Bereich einen gewissen Winkel einschließen, dieser Winkel über den weit entfernten Bereich aber im Wesentlichen gleich bleibt. Im Bereich der Facette hingegen kann der Winkel zwischen der ersten und zweiten Kristallachse mit entlang der longitudinalen Richtung geringer werdendem Abstand zur Facette größer werden.
  • Weitere Vorteile, vorteilhafte Ausführungsformen und Weiterbildungen ergeben sich aus den im Folgenden in Verbindung mit den Figuren beschriebenen Ausführungsbeispielen.
    • 1A und 1B zeigen schematische Darstellungen eines Licht emittierenden Halbleiterchips gemäß einem Ausführungsbeispiel,
    • 2 zeigt eine schematische Darstellung eines Licht emittierenden Halbleiterchips gemäß einem weiteren Ausführungsbeispiel,
    • 3A bis 3F zeigen schematische Darstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines Licht emittierenden Halbleiterchips gemäß weiteren Ausführungsbeispielen,
    • 4 zeigt eine schematische Darstellung eines Verfahrensschritts eines Verfahrens zur Herstellung eines Licht emittierenden Halbleiterchips gemäß einem weiteren Ausführungsbeispiel,
    • 5A und 5B zeigen Schichteigenschaften von zumindest einer Halbleiterschicht eines Licht emittierenden Halbleiterbauelements gemäß weiteren Ausführungsbeispielen,
    • 6A bis 6N zeigen schematische Darstellungen von Verfahrensschritten eines Verfahrens zur Herstellung eines Licht emittierenden Halbleiterchips gemäß weiteren Ausführungsbeispielen.
  • In den Ausführungsbeispielen und Figuren können gleiche, gleichartige oder gleich wirkende Elemente jeweils mit denselben Bezugszeichen versehen sein. Die dargestellten Elemente und deren Größenverhältnisse untereinander sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente, wie zum Beispiel Schichten, Bauteile, Bauelemente und Bereiche, zur besseren Darstellbarkeit und/oder zum besseren Verständnis übertrieben groß dargestellt sein.
  • In den 1A und 1B ist ein Ausführungsbeispiel für einen Licht emittierenden Halbleiterchip 100 gezeigt, der im Rahmen der weiter unten beschriebenen Verfahrensschritte hergestellt werden kann, wobei 1A eine Aufsicht auf eine als Lichtauskoppelfläche ausgebildete Facette 6 des Licht emittierenden Halbleiterchips 100 und 1B eine Darstellung eines Schnitts durch den Licht emittierenden Halbleiterchip 100 mit einer Schnittebene senkrecht zur Facette 6 zeigt. Insbesondere ist der Licht emittierende Halbleiterchip 100 gemäß dem gezeigten Ausführungsbeispiel als kantenemittierende Halbleiterlaserdiode ausgebildet.
  • Wie in den 1A und 1B gezeigt ist, wird ein Substrat 1 bereitgestellt, das im gezeigten Ausführungsbeispiel ein Aufwachssubstrat für eine darauf mittels eines Epitaxieverfahrens hergestellte Halbleiterschichtenfolge 2 ist und das eine Hauptoberfläche 12 aufweist, das die Aufwachsoberfläche für die Halbleiterschichtenfolge 2 bildet.
  • Alternativ hierzu kann das Substrat 1 beispielsweise auch ein Trägersubstrat sein, auf das eine auf einem Aufwachssubstrat aufgewachsene Halbleiterschichtenfolge 2 nach dem Aufwachsen übertragen wird. Beispielsweise kann das Substrat 1 aus GaN sein, auf dem eine auf einem InAlGaN-Verbindungshalbleitermaterial basierende Halbleiterschichtenfolge 2 aufgewachsen wird. Darüber hinaus sind auch andere Materialien, insbesondere wie im allgemeinen Teil beschrieben, für das Substrat 1 und die Halbleiterschichtenfolge 2 möglich. Alternativ hierzu ist es auch möglich, dass der fertiggestellte Licht emittierende Halbleiterchip 100 frei von einem Substrat ist. In diesem Fall kann die Halbleiterschichtenfolge 2 auf einem Aufwachssubstrat aufgewachsen werden, das anschließend entfernt wird.
  • Die Halbleiterschichtenfolge 2 weist eine aktive Schicht 3 mit einem aktiven Bereich 5 auf, der geeignet ist, im Betrieb des Licht emittierenden Halbleiterchips Licht 8, insbesondere bei Überschreiten der Laserschwelle Laserlicht, zu erzeugen und über die Facette 6 in die Umgebung abzustrahlen.
  • Wie in den 1A und 1B angedeutet ist, wird hier und im Folgenden als transversale Richtung 91 eine Richtung bezeichnet, die parallel zu einer Haupterstreckungsrichtung der Schichten der Halbleiterschichtenfolge 2 bei einer Aufsicht auf die Facette 6 verläuft. Die Anordnungsrichtung der Schichten der Halbleiterschichtenfolge 2 aufeinander sowie der Halbleiterschichtenfolge 2 auf dem Substrat 1 wird hier und im Folgenden als vertikale Richtung 92 bezeichnet.
  • Die zur lateralen Richtung 91 und zur vertikalen Richtung 92 senkrecht ausgebildete Richtung, die der Abstrahlrichtung entspricht, also der Richtung, entlang derer im Betrieb des Licht emittierenden Halbleiterchips 100 das Licht 8 abgestrahlt wird, wird hier und im Folgenden als longitudinale Richtung 93 bezeichnet. Richtungen parallel zur von der transversalen Richtung 91 und der longitudinalen Richtung 93 aufgespannten Ebene, die der Haupterstreckungsebene der Hauptoberfläche 12 des Substrats 1 entspricht, können auch als laterale Richtungen bezeichnet werden.
  • In der dem Substrat 1 abgewandten Oberseite der Halbleiterschichtenfolge 2 wird gemäß einem Ausführungsbeispiel eine Stegwellenleiterstruktur 9 durch Entfernung eines Teils des Halbleitermaterials von der dem Substrat 1 abgewandten Seite der Halbleiterschichtenfolge 2 ausgebildet. Hierzu kann auf der aufgewachsenen Halbleiterschichtenfolge 2 eine geeignete Maske in dem Bereich aufgebracht werden, in dem der Steg ausgebildet werden soll. Durch ein Ätzverfahren kann Halbleitermaterial entfernt werden. Anschließend kann die Maske wieder entfernt werden. Die Stegwellenleiterstruktur 9 wird durch ein solches Verfahren derart ausgebildet, dass ein Steg in longitudinaler Richtung 93 verläuft und in lateraler Richtung 91 beidseitig durch Seitenflächen, die auch als Stegseitenflächen oder Stegseiten bezeichnet werden können, begrenzt ist.
  • Die Halbleiterschichtenfolge 2 kann zusätzlich zur aktiven Schicht 3 weitere Halbleiterschichten aufweisen, etwa Pufferschichten, Mantelschichten, Wellenleiterschichten, Barriereschichten, Stromaufweitungsschichten und/oder Strombegrenzungsschichten. Beispielsweise kann die Halbleiterschichtenfolge 2 auf dem Substrat 1 beispielsweise eine Pufferschicht, darüber eine erste Mantelschicht und darüber eine erste Wellenleiterschicht aufweisen, auf denen die aktive Schicht 3 aufgebracht ist. Über der aktiven Schicht 3 können eine zweite Wellenleiterschicht, eine zweite Mantelschicht und eine Halbleiterkontaktschicht aufgebracht sein.
  • Basiert die Halbleiterschichtenfolge 2 wie oben beschrieben auf einem InAlGaN-Verbindungshalbleitermaterial, können die Pufferschicht undotiertes oder n-dotiertes GaN, die erste Mantelschicht n-dotiertes AlGaN, die erste Wellenleiterschicht n-dotiertes GaN, die zweite Wellenleiterschicht p-dotiertes GaN, die zweite Mantelschicht p-dotiertes AlGaN und die Halbleiterkontaktschicht p-dotiertes GaN aufweisen oder daraus sein. Als n-Dotierstoff kann beispielsweise Si verwendet werden, als p-Dotierstoff beispielsweise Mg. Die aktive Schicht 3 kann durch einen pn-Übergang oder durch eine Quantentopfstruktur mit einer Vielzahl von Schichten gebildet werden, die beispielsweise durch abwechselnde Schichten mit oder aus InGaN und GaN gebildet werden. Je nach zu erzeugender Wellenlängen kann der In-Gehalt bis zu 20 Atom-% in den InGaN-Schichten betragen. Das Substrat 1 kann beispielsweise n-dotiertes GaN aufweisen oder daraus sein. Alternativ hierzu sind auch andere Schicht- und Materialkombinationen wie oben im allgemeinen Teil beschrieben möglich.
  • Beispielsweise kann die Stegwellenleiterstruktur 9 bei einem wie vorab beschriebenen Aufbau der Halbleiterschichtenfolge 2 durch die Halbleiterkontaktschicht und einen Teil der zweiten Mantelschicht gebildet sein. Durch den Brechungsindexsprung an den Seitenflächen der Stegwellenleiterstruktur 9 zu einem angrenzenden Material sowie bei einer ausreichenden Nähe zur aktiven Schicht 3 kann eine so genannte Indexführung des in der aktiven Schicht 3 erzeugten Lichts bewirkt werden, was maßgeblich zur Ausbildung des aktiven Bereichs 5 führen kann, der den Bereich in der Halbleiterschichtenfolge 2 angibt, in dem im Laserbetrieb das erzeugte Licht in Form von einer oder mehreren Lasermoden geführt und verstärkt wird. Die Stegwellenleiterstruktur 9 bildet somit ein den aktiven Bereich definierendes Element 11. Es kann auch möglich sein, dass die Stegwellenleiterstruktur 9 eine geringere oder eine größere Höhe als die gezeigte Höhe aufweist, dass also weniger oder mehr Halbleitermaterial zur Ausbildung der Stegwellenleiterstruktur 9 entfernt wird. Beispielsweise kann die Stegwellenleiterstruktur 9 nur durch eine Halbleiterkontaktschicht oder einen Teil davon oder durch die Halbleiterkontaktschicht und die zweite Mantelschicht gebildet werden. Durch eine Anpassung der Höhe der Stegwellenleiterstruktur 9 kann eine Anpassung der Indexführung erreicht werden. Mit einer geringer werdenden Höhe und/oder einem zur aktiven Schicht 3 größer werdenden Abstand der Stegwellenleiterstruktur 9 kann die Ausprägung der Indexführung reduziert werden. Die Modenführung im aktiven Bereich 5 erfolgt dann zumindest zum Teil durch eine so genannte Gewinnführung.
  • Zur elektrischen Kontaktierung sind auf der dem Substrat 1 abgewandten Oberseite und auf der der Halbleiterschichtenfolge 2 abgewandten Unterseite des Substrats 1 elektrische Kontaktschichten 4, 4' aufgebracht, die eines oder mehrere Metalle und/oder Metalllegierungen in einer oder mehreren Schichten aufweisen können. Beispielsweise durch eine dielektrische Schicht 19 auf den Stegseitenflächen und der Oberseite der Halbleiterschichtenfolge 2 neben der Stegwellenleiterstruktur 9 kann eine Kontaktfläche 10 auf der Stegwellenleiterstruktur 9 definiert werden, über die durch die Kontaktschicht 4 im Betrieb Strom in die Halbleiterschichtenfolge 2 injiziert werden kann. Die Größe, Geometrie und Beschaffenheit der Kontaktfläche 10 kann ebenfalls einen Einfluss auf die Ausbildung des aktiven Bereichs 5 haben, so dass auch die Kontaktfläche 10 ein den aktiven Bereich definierendes Element 11 sein kann.
  • Weiterhin können auf der die Lichtauskoppelfläche bildenden Facette 6 und der gegenüberliegenden eine Rückseitenfläche bildenden Facette 7, die Seitenflächen der Halbleiterschichtenfolge 2 und des Substrats 1 bilden, reflektierende oder teilreflektierende Schichten oder Schichtenfolge aufgebracht werden, die der Übersichtlichkeit halber in den Figuren nicht gezeigt sind und die zur Ausbildung eines optischen Resonators in der Halbleiterschichtenfolge 2 vorgesehen und eingerichtet sind. Der Abstand der Facetten 6, 7 zueinander entlang der longitudinalen Richtung 93 kann auch als Kavitätslänge bezeichnet werden.
  • Wie in 1A ersichtlich ist, kann die Stegwellenleiterstruktur 9 durch ein vollständiges Entfernen von Halbleitermaterial transversal beidseitig neben dem Steg 9 gebildet werden. Alternativ hierzu kann auch ein so genanntes „Dreibein“ ausgebildet werden, bei dem zur Bildung der Stegwellenleiterstruktur 9 transversal neben der Stegwellenleiterstruktur 9 nur entlang zweier Rinnen Halbleitermaterial entfernt wird. Alternativ hierzu kann der Licht emittierende Halbleiterchip 100 auch als so genannte Breitstreifenlaserdiode ausgebildet sein, bei der die Halbleiterschichtenfolge 2 ohne Stegwellenleiterstruktur oder mit einer Stegwellenleiterstruktur mit geringer Höhe hergestellt wird.
  • In 2 ist ein weiteres Ausführungsbeispiel für einen Licht emittierenden Halbleiterchip 100 gezeigt, der im Vergleich zum vorherigen Ausführungsbeispiel einen Graben 13 aufweist, der eine Haupterstreckungsrichtung in transversaler Richtung hat und der, entlang der longitudinalen Richtung 93 gesehen, zwischen der als Lichtauskoppelfläche ausgebildeten Facette 6 und der als Rückseitenfläche ausgebildeten Facette 7 angeordnet ist, so dass sich der Graben 13 und damit zwei sich gegenüber liegende Facetten 6', 6", die durch die Seitenwände des Grabens 13 gebildet werden, innerhalb des Licht emittierenden Halbleiterchips 100 befinden. Ein solcher Graben kann auch als interner Graben bezeichnet werden. Durch einen solchen Graben 13, der rein beispielhaft in vertikaler Richtung 91 durch die gesamte Halbleiterschichtenfolge 2 bis zur Hauptoberfläche 12 des Substrats 1 reichen kann oder alternativ dazu auch eine geringere Tiefe aufweisen kann, kann beispielsweise eine Wellenlängeneinstellung und/oder eine Unterteilung des Licht emittierenden Halbleiterchips 100 in mehrere funktionale Bereiche möglich sein. Die Facetten 6', 6" des Grabens 13 können im Licht emittierenden Halbleiterchip 100 unbeschichtet sein. Weiterhin können eine der beiden Facetten 6', 6" oder beide Facetten 6', 6" mit einer Beschichtung versehen sein, beispielsweise mit einer Antireflexbeschichtung, einer teilreflektierenden Beschichtung oder einer möglichst hoch reflektierenden Beschichtung. Weiterhin können die beiden Facetten 6', 6" auch mit unterschiedlichen Beschichtungen versehen werden.
  • Durch den Graben 13 kann der Licht emittierende Halbleiterchip 100 in Bereiche mit unterschiedlichen Funktionalitäten unterteilt werden. Beispielsweise kann der Bereich zwischen der die Rückseitenfläche bildenden Facette 7 und der nächstliegenden Facette 6' des Grabens 13 den Laserresonator bilden, so dass in diesem Fall der Abstand zwischen den Facetten 6', 7 entlang der longitudinalen Richtung 93 als Kavitätslänge bezeichnet werden kann. Ein vom Laserresonator durch einen Graben abgetrennter Bereich kann beispielsweise eine Fotodiode oder einen optischen Modulator bilden.
  • In Verbindung mit den folgenden Figuren werden Verfahrensschritte eines Verfahrens zur Herstellung eines Licht emittierenden Halbleiterchips 100 gemäß mehreren Ausführungsbeispielen beschrieben, wobei der Licht emittierende Halbleiterchip 100 beispielsweise gemäß einem der vorherigen Ausführungsbeispiele ausgeführt sein kann. Dazu kann das Substrat 1 wie im Folgenden beschrieben eine oder mehrere Vertiefungen in der Hauptoberfläche 12 aufweisen, die in den 1A bis 2 nicht gezeigt sind.
  • Insbesondere konzentriert sich die nachfolgende Beschreibung auf die Herstellung einer oder mehrerer Facetten in der Halbleiterschichtenfolge 2, also beispielsweise einer oder mehrerer der vorab beschriebenen Facetten 6, 6', 6", 7. Rein beispielhaft werden in Verbindung mit den nachfolgenden Figuren überwiegend rein beispielhaft Verfahrensschritte gezeigt, die zur Herstellung der als Lichtauskoppelfläche und Rückseitenfläche ausgebildeten Facetten 6, 7 dienen. Die Herstellung von durch Seitenwände eines internen Grabens 13 gebildeten Facetten 6', 6" kann analog dazu erfolgen. Besonders bevorzugt werden die Facetten in den nachfolgend beschriebenen Verfahrensschritten senkrecht zur longitudinalen Richtung 93 ausgebildet, so dass die Halbleiterschichtenfolge 2 zumindest eine Facette aufweist, die bevorzugt senkrecht zur longitudinalen Richtung 93 und somit entlang der transversalen Richtung 92 und der vertikalen Richtung 91 ausgebildet ist.
  • In den 3A bis 3C ist ein erster Verfahrensschritt eines Verfahrens zur Herstellung eines Licht emittierenden Halbleiterchips gezeigt. Insbesondere wird in 3A eine Aufsicht auf ein Substrat 1, also insbesondere auf die Hauptoberfläche 12, die die Aufwachsoberfläche des Substrats 1 zum Aufwachsen der Halbleiterschichtenfolge bildet, gezeigt. Die 3B und 3C zeigen Schnittdarstellungen durch das Substrat 1 entlang der in 3A angedeuteten Schnittebenen BB und CC.
  • Für die nachfolgend beschriebenen Verfahrensschritte wird insbesondere ein Substrat 1 bereitgestellt, das in der Hauptoberfläche 12 zumindest eine Vertiefung 15 aufweist, die sich von der Hauptoberfläche 12 in das Substrat 1 hineinerstreckt. Die zumindest eine Vertiefung 15 weist somit entlang der vertikalen Richtung gemessen eine Tiefe auf. Auf der Hauptoberfläche 12 mit der zumindest einen Vertiefung 15 wird in einem weiteren Verfahrensschritt die Halbleiterschichtenfolge aufgewachsen. Entsprechend kann die zumindest eine Vertiefung 15 mit Halbleitermaterial der Halbleiterschichtenfolge überwachsen werden. Dabei kann die zumindest eine Vertiefung 15 zumindest teilweise oder vollständig mit Halbleitermaterial der Halbleiterschichtenfolge gefüllt werden. Die zumindest eine Vertiefung 15 in der Hauptoberfläche 12 des Substrats 1 kann beispielsweise mittels eines Ätzverfahrens in die Hauptoberfläche 12 eingebracht werden.
  • Zumindest eine Facette wird, wie im Folgenden beschrieben ist, in der aufgewachsenen Halbleiterschichtenfolge ausgebildet, wobei die zumindest eine Facette in zumindest einer lateralen Richtung, also einer Richtung, die parallel zur Haupterstreckungsebene der Hauptoberfläche 12 ist, einen geringen Abstand von der zumindest einen Vertiefung 15 in der Hauptoberfläche 12 des Substrats 1 aufweist. Beispielsweise kann die zumindest eine Vertiefung 15 in longitudinaler Richtung 93 und/oder in transversaler Richtung 91 einen geringen Abstand zur zumindest einen herzustellenden Facette aufweisen. Wie im allgemeinen Teil ausgeführt wird ein Abstand als „geringer Abstand“ bezeichnet, der kleiner oder gleich 50 µm oder kleiner oder gleich 20 µm oder kleiner oder gleich 15 µm oder kleiner oder gleich 10 µm oder sogar kleiner oder gleich 5 µm ist.
  • Wie auch in Verbindung mit der folgenden Beschreibung deutlich wird, wird die zumindest eine Facette in der Halbleiterschichtenfolge, bei einem Blick auf die Halbleiterschichtenfolge entlang der vertikalen Richtung, zumindest teilweise über und/oder in einer lateralen Richtung zumindest nur wenig, also mit geringem Abstand, versetzt zur zumindest einen Vertiefung 15 ausgebildet. Beispielsweise kann die Facette somit bei einem Blick mit einer Blickrichtung entlang der zur Haupterstreckungsebene senkrecht ausgerichteten vertikalen Richtung92 auf die Hauptoberfläche 12 zumindest teilweise über der Vertiefung 15 ausgebildet werden. Eine Facette und eine Vertiefung, zu der die Facette einen geringen Abstand in lateraler Richtung aufweist, werden, wie im allgemeinen Teil beschrieben ist, als einander zugeordnet bezeichnet.
  • Ausgehend von den 3A bis 3C werden insbesondere Verfahrensschritte zur Herstellung einer Mehrzahl von Licht emittierenden Halbleiterchips gezeigt. Entsprechend wird ein Substrat 1 bereitgestellt, das eine Mehrzahl von Chipbereichen 14 aufweist. In den 3A bis 3C sind die Chipbereiche 14 durch gestrichelte Linien angedeutet, wobei jeder der Chipbereiche 14, von denen der Übersichtlichkeit halber in 3A nur einer mit einem Bezugszeichen versehen ist, einem später fertiggestellten Licht emittierenden Halbleiterchip entsprechen kann. Insbesondere kann zu einem geeigneten Zeitpunkt nach dem Aufwachsen der Halbleiterschichtenfolge auf dem Substrat 1 eine Vereinzelung des Substrats mit der Halbleiterschichtenfolge in eine Mehrzahl einzelner Licht emittierender Halbleiterchips erfolgen.
  • In der Hauptoberfläche 12 des Substrats 1 ist weiterhin eine Mehrzahl von Vertiefungen 15 vorgesehen, von denen in 3A der Übersichtlichkeit halber ebenfalls nur eine mit einem Bezugszeichen versehen ist. Jedem Chipbereich 14 ist zumindest eine Vertiefung 15 in der Hauptoberfläche 12 zugeordnet. Im gezeigten Ausführungsbeispiel sind jedem Chipbereich 14 rein beispielhaft vier Vertiefungen 15 zugeordnet. Wie in den 3A und 3C erkennbar ist, kann es auch möglich sein, dass eine Vertiefung 15 mehreren Chipbereichen 14, beispielsweise zumindest zwei benachbarten Chipbereichen 14, zugeordnet ist.
  • Insbesondere wird in jedem Chipbereich 14 zumindest eine entlang der transversalen Richtung 91 ausgerichtete Facette in der Halbleiterschichtenfolge ausgebildet und für jeden Chipbereich weist die zumindest eine Facette in zumindest einer lateralen Richtung einen geringen Abstand von zumindest einer zugeordneten Vertiefung 15 auf. Entsprechend kann ausgehend von dem in 3A angedeuteten Substrat 1 in Form eines Wafers eine Mehrzahl von Licht emittierenden Halbleiterchips hergestellt werden, wobei eine Mehrzahl von Facetten hergestellt wird und jede der Facetten in zumindest einer Richtung parallel zur Haupterstreckungsebene einen geringen Abstand zu zumindest einer Vertiefung 15 in der Hauptoberfläche 12 des Substrats 1 aufweist.
  • Weiterhin kann in der Hauptoberfläche 12 des Substrats 1, wie in 3B angedeutet ist, zwischen jeweils zwei benachbarten Chipbereichen 14 ein vorzugsweise vollständig in longitudinaler Richtung 93 über die Hauptoberfläche 12 verlaufender Vorstrukturierungsgraben 18 vorhanden sein, der, wie im allgemeinen Teil beschrieben ist, zur Unterteilung der Hauptoberfläche 12 in getrennte Streifen dienen kann, um Spannungen und dadurch die Gefahr von Defektbildungen in der Halbleiterschichtenfolge zu reduzieren.
  • In einem weiteren Verfahrensschritt wird die Halbleiterschichtenfolge, insbesondere großflächig und zusammenhängend, auf der Hauptoberfläche 12 des Substrats 1 aufgewachsen. Hierbei können insbesondere, wie in 3D angedeutet ist, ein oder mehrere den aktiven Bereich definierende Elemente 11, beispielsweise Stegwellenleiterstrukturen und/oder geeignet strukturierte Kontaktbereiche, vorgesehen werden, um den aktiven Bereich der später fertig gestellten Licht emittierenden Halbleiterchips zu definieren. Der Übersichtlichkeit halber ist die Halbleiterschichtenfolge transparent in 3D angedeutet, um in der gezeigten Darstellung die darunterliegende Hauptoberfläche und insbesondere die Vertiefungen 15 in der Hauptoberfläche nicht zu verdecken. Weiterhin ist der Übersichtlichkeit halber nur ein den aktiven Bereich definierendes Element 11 mit einem Bezugszeichen versehen.
  • In einem weiteren Verfahrensschritt werden in jedem Chipbereich Facetten hergestellt, die entlang einer lateralen Richtung einen geringen Abstand zu zumindest einer Vertiefung 15 in der Hauptoberfläche 12 des Substrats aufweisen. Wie in 3E und in 3F in einem Ausschnitt angedeutet ist, werden hierzu Gräben 13 mit einer Haupterstreckungsrichtung in transversaler Richtung 91 ausgebildet. Der Übersichtlichkeit halber ist in 3E wiederum nur ein Graben 13 mit einem Bezugszeichen versehen. In 3F sind zusätzlich Vorstrukturierungsgräben 18 angedeutet. Weiterhin sind in 3F und den weiteren Figuren von der Halbleiterschichtenfolge nur die den aktiven Bereich definierenden Elemente 11 und die Gräben 13 mit den Facetten angedeutet, um deren Position und Ausgestaltung in Bezug auf die Vertiefungen 15 und Vorstrukturierungsgräben 18 in der Hauptoberfläche des Substrats, die ebenfalls angedeutet sind, deutlich machen zu können.
  • Jeder der Gräben 13 kann sich in seiner Ausdehnung auf den zugehörigen Chipbereich 14 beschränken, so dass für jeden Chipbereich 14 zumindest ein Graben 13 in der Halbleiterschichtenfolge ausgebildet wird, der von den Gräben 13 der anderen Chipbereiche 14 beabstandet ist. Es ist aber auch möglich, dass, wie in den 3E und 3F angedeutet ist, ein Graben 13 zumindest zwei Chipbereichen 14 zugeordnet ist, so dass durch Bildung eines Grabens 13 in zwei benachbarten Chipbereichen 14 jeweils eine Facette 6, 7 ausgebildet werden kann, wie in 3F zu erkennen ist. Entlang der in 3F als Grenze zwischen zwei Chipbereichen 14 angedeuteten gestrichelten horizontalen Linie kann eine Vereinzelung stattfinden, so dass die eine Seitenwand des Grabens 13 die als Lichtauskoppelfläche ausgebildete Facette 6 eines Licht emittierenden Halbleiterchips und die andere Seitenwand des Grabens 13 die als Rückseitenfläche ausgebildete Facette 7 eines weiteren Licht emittierenden Halbleiterchips bilden können.
  • Die Gräben 13 und damit die Facetten 6, 7 werden besonders bevorzugt mittels eines Ätzverfahrens hergestellt. Hierbei kann es sich um ein Trockenätzen, insbesondere ein Plasmaätzen, oder um ein Nassätzen, also ein Ätzen mit einer chemischen Lösung, oder eine Kombination aus Nass- und Trockenätzen handeln. Eine Kombination aus Nass- und Trockenätzen kann besonders vorteilhaft sein. Insbesondere durch den nasschemischen Ätzschritt in Verbindung mit der Beeinflussung der Materialzusammensetzung beispielsweise der aktiven Schicht durch die in geringem Abstand angeordneten Vertiefungen 15 in der Hauptoberfläche des Substrats, wie weiter unten in Verbindung mit den 5A und 5B beschrieben ist, kann eine möglichst gute Glattheit der Facetten begünstigt werden. Entsprechend können die Gräben 13 zur Facettendefinition zunächst durch Trockenätzen und dann durch nasschemisches Ätzen gebildet werden, um glatte Facetten 6, 7 zu definieren.
  • Im gezeigten Ausführungsbeispiel werden die Gräben 13 und somit die Facetten 6, 7 symmetrisch zu jeweils zwei Vertiefungen 15 ausgebildet. Wie in 3F angedeutet ist, weisen die Gräben 13 von einer zugeordneten Vertiefung 15 in lateraler Richtung, die im gezeigten Ausführungsbeispiel der transversalen Richtung 91 entspricht, einen Abstand d1 auf, der ein geringer Abstand ist und entsprechend kleiner oder gleich 20 µm oder kleiner oder gleich 15 µm oder kleiner oder gleich 10 µm oder sogar kleiner oder gleich 5 µm sein kann. Weiterhin weisen die angedeuteten den aktiven Bereich definierenden Elemente 11 in lateraler Richtung, die wiederum im gezeigten Ausführungsbeispiel der transversalen Richtung 91 entspricht, einen Abstand d2 auf, der bevorzugt ebenfalls ein geringer Abstand sein kann. Die Vorstrukturierungsgräben 18 hingegen weisen in lateraler Richtung von den den aktiven Bereich definierenden Elementen 11 bevorzugt einen Abstand d3 auf, der so groß ist, dass das Wachstum der Halbleiterschichten im aktiven Bereich durch die Vorstrukturierungsgräben 18 nicht beeinflusst wird. Der Abstand d3 kann bevorzugt mehrere 10 µm betragen und beispielsweise größer oder gleich 50 µm sein.
  • Die Vertiefungen 15 können besonders bevorzugt eine Tiefe von größer oder gleich 0,5 µm oder größer oder gleich 1 µm oder größer oder gleich 2 µm oder größer oder gleich 5 µm und kleiner oder gleich 15 µm aufweisen. Weiterhin können die Vertiefungen 15 in longitudinaler Richtung 93 eine Ausdehnung aufweisen, die kleiner oder gleich 30% und bevorzugt kleiner oder gleich 20% der Kavitätslänge ist. Beispielsweise können die Vertiefungen 15 in longitudinaler Richtung 93 eine Ausdehnung von kleiner oder gleich 100 µm oder kleiner oder gleich 50 µm aufweisen.
  • Wie in den 3D bis 3F angedeutet ist, können die Vertiefungen 15 eine Haupterstreckungsrichtung in longitudinaler Richtung 93 und damit eine Länge L aufweisen, die wie vorab beschrieben sein kann und die größer als eine Breite B in transversaler Richtung 91 ist. Die Breite B kann beispielsweise größer oder gleich 0,5 µm und kleiner oder gleich 15 µm sein. Alternativ dazu können die Vertiefungen 15, wie weiter unten beschrieben ist, auch eine Haupterstreckungsrichtung in transversaler Richtung 91 aufweisen.
  • Wie in 4 angedeutet ist, können in einem Chipbereich 14 auch mehrere Gräben 13 vorhanden sein, mittels derer beispielsweise Facetten 6, 7 zur Bildung der Lichtauskoppelfläche und der Rückseitenfläche sowie weitere Facetten 6', 6" eines internen Grabens innerhalb des Licht emittierenden Halbleiterchips ausgebildet werden können, wie beispielsweise in Verbindung mit der 2 beschrieben ist. Hierzu können den jeweiligen Gräben 13 und damit den jeweiligen Facetten 6, 6', 6", 7 jeweils Vertiefungen 15 in einem geringen Abstand zugeordnet sein. Die Gräben 13 und die zugeordneten Vertiefungen 15 können dabei wie gezeigt gleich oder auch verschieden ausgebildet sein.
  • Wie oben im allgemeinen Teil beschrieben ist, haben die Vertiefungen 15 auf einen oder mehrere Parameter der Halbleiterschichtenfolge einen Einfluss, wie auch in Verbindung mit den 5A und 5B gezeigt ist. In 5A ist schematisch ein Graben 13 mit zwei zugeordneten Vertiefungen 15 angedeutet. In 5B ist qualitativ die Abhängigkeit verschiedener Parametern der Halbleiterschichtenfolge von einem lateralen Abstand von einer Vertiefung 15 angedeutet, wobei in 5A rein beispielhaft zwei Richtungen R1, R2 für den lateralen Abstand angedeutet sind. Die gestrichelte Linie deutet ein Höhenprofil der Hauptoberfläche 12 des Substrats und damit eine Position einer Vertiefung 15 an. Die Vertiefung 15 kann, wie in 5B angedeutet ist, angeschrägte Seitenwände aufweisen. Alternativ sind auch senkrechte oder im Wesentlichen senkrechte Seitenwände möglich, wie beispielsweise in den 3B und 3C angedeutet ist.
  • Die in 5B angedeuteten Effekte auf mehrere Parameter der Halbleiterschichtenfolge können insbesondere im Bereich der in 5A angedeuteten Facetten 6, 7 vorliegen, also insbesondere jeweils in einem Abstand von den Facetten entlang einer lateralen Richtung wie etwa der longitudinalen Richtung 93 von kleiner oder gleich 50 µm oder insbesondere in einem geringen Abstand. Die im Folgenden beschriebenen Effekte können für zumindest eine Halbleiterschicht der Halbleiterschichtenfolge, insbesondere beispielsweise der aktiven Schicht, oder auch für die gesamte Halbleiterschichtenfolge vorliegen.
  • Wie anhand der Kurve D angedeutet ist, kann zumindest eine Halbleiterschicht, also etwa die aktive Schicht, oder auch die gesamte Halbleiterschichtenfolge im Bereich einer Facette eine Dicke aufweisen, die sich in longitudinaler Richtung 93, also parallel zur in 5A angedeuteten Richtung R2, mit geringer werdendem Abstand zur Facette verringert. Alternativ oder zusätzlich kann, wie anhand der Kurve C angedeutet ist, zumindest eine Halbleiterschicht, also etwa die aktive Schicht, oder auch die gesamte Halbleiterschichtenfolge eine Materialzusammensetzung aufweisen, wobei sich ein relativer Anteil eines Bestandteils der Materialzusammensetzung im Bereich einer Facette in longitudinaler Richtung 93, also parallel zur in 5A angedeuteten Richtung R2, mit geringer werdendem Abstand zur Facette verringert. In einem AlInGaN-basierten Halbleitermaterialsystem kann es sich hierbei insbesondere beispielsweise um den In-Gehalt und/oder um den Al-Gehalt handeln. Insbesondere eine Verringerung des In-Gehalts kann die im allgemeinen Teil beschriebene Verbesserung von geätzten Facetten bewirken. Die beschriebenen Effekte können entsprechend auch an einer Facette in einer transversalen Richtung 91, also parallel zur in 5A angedeuteten Richtung R1, vorliegen.
  • Weiterhin kann die Halbleiterschichtenfolge eine Kristallachsenverkippung aufweisen, die im Bereich einer Facette mit in longitudinaler Richtung 93, also parallel zur in 5A angedeuteten Richtung R2, geringer werdendem Abstand zur Facette größer wird. Das kann insbesondere bedeuten, dass das Substrat an der Hauptoberfläche 12, wie in 5B angedeutet ist, eine erste Kristallachse K1 aufweist. Die Halbleiterschichtenfolge kann eine zweite Kristallachse K2, insbesondere an einer dem Substrat abgewandten Seite, aufweisen. Weit entfernt von jeglichen Vertiefungen im Substrat, also in einem Bereich des Substrats, der einen großen Abstand, beispielsweise einen Abstand von größer oder gleich 100 µm, zu jeglichen Vertiefungen in der Hauptoberfläche des Substrats aufweist, kann die zweite Kristallachse K2 beispielsweise parallel oder im Wesentlichen parallel zur ersten Kristallachse K1 sein. Es kann auch möglich sein, dass die erste und zweite Kristallachse K1, K2 in einem solchen von Vertiefungen in der Hauptoberfläche 12 des Substrats weit entfernten Bereich einen gewissen Winkel ungleich 0 einschließen, dieser Winkel über den weit entfernten Bereich aber im Wesentlichen konstant ist. Im Bereich der Facette hingegen kann der Winkel zwischen der ersten und zweiten Kristallachse K1, K2 mit in longitudinaler Richtung 93 geringer werdendem Abstand zur Facette größer werden, wie in 5B angedeutet ist.
  • Wie in 5B angedeutet ist, können somit, je näher man, einer lateralen Richtung folgend, einer Vertiefung in der Hauptoberfläche 15 des Substrats 1 kommt, umso stärker eine Schichtdicke, eine Zusammensetzung und eine Verkippung der Kristallachse variieren. Die Abnahme der Dicke kann beispielsweise größer oder gleich 1% und kleiner oder gleich 5% pro 1 µm Abstandsänderung sein. Die relative Abnahme der Atomkonzentration eines Bestandteils der Materialzusammensetzung einer Halbleiterschicht wie beispielsweise der aktiven Schicht kann beispielsweise größer oder gleich 5% und kleiner oder gleich 15% pro 1 µm Abstandsänderung sein. Die Zunahme der Verkippung der zweiten Kristallachse K2, also der Kristallachse des gewachsenen Kristalls, zur ersten Kristallachse K1, also zur Kristallachse des Substrats, kann beispielsweise größer oder gleich 1° und kleiner oder gleich 4° pro 10 µm Abstandsänderung sein. Je nach Form und Position der Facetten und der zugeordneten Vertiefungen können die beschriebenen Effekte unterschiedlich stark ausgeprägt sein. Jedoch wird der laterale Abstand zwischen Facetten-bildenden Gräben und zugeordneten Vertiefungen in der Hauptoberfläche des Substrats vorzugsweise stets so gewählt, dass ein solcher Effekt im Bereich der Facetten oder an den Facetten auftritt.
  • In den 6A bis 6N sind weitere Ausführungsbeispiele für besonders bevorzugte Anordnungen und Ausgestaltungen von Vertiefungen 15 in der Hauptoberfläche des Substrats und von Gräben 13 in der Halbleiterschichtenfolge zur Ausbildung von Facetten gezeigt, wobei rein beispielhaft wiederum Facetten 6, 7 angedeutet sind. Die nachfolgenden Ausführungsbeispiele gelten aber gleichermaßen für jegliche in der Halbleiterschichtenfolge ausgebildeten Facetten.
  • Wie in den vorherigen Ausführungsbeispielen gezeigt können die Gräben 13 und damit die Facetten 6, 7 in lateraler Richtung zu den Vertiefungen 15 einen Abstand größer 0 aufweisen. Mit anderen Worten überlappen die Gräben 13 und die Vertiefungen 15 bei einer Ansicht in vertikaler Richtung nicht.
  • In 6A ist ein Ausführungsbeispiel gezeigt, bei dem ein Graben 13 in transversaler Richtung 91 über die zugeordneten Vertiefungen 15 gezogen ist und damit teilweise mit den zugeordneten Vertiefungen 15 überlappt.
  • Wie in 6B gezeigt ist, kann ein Graben 13 so ausgebildet werden, dass er sich in transversaler Richtung 91 über mehrere oder alle in transversaler Richtung 91 nebeneinander angeordnete Chipbereiche 14 erstreckt, so dass mit einem einzigen Graben 13 Facetten in einer Vielzahl von Chipbereichen 14 ausgebildet werden kann.
  • Wie in den 6C und 6D angedeutet ist, können die Vertiefungen 15 auch bis an die Vorstrukturierungsgräben 18 heranreichen und damit im Vergleich zu den vorherigen Ausführungsbeispielen direkt verbunden mit den Vorstrukturierungsgräben 18 sein. In diesem Fall wie auch in den übrigen Ausführungsbeispielen können die Vertiefungen 15 und die Vorstrukturierungsgräben 18 mit einer gleichen Tiefe oder mit unterschiedlichen Tiefen gemeinsam oder getrennt voneinander im Substrat beispielsweise durch Ätzprozesse hergestellt werden. Die Gräben 13 und damit die Facetten 6, 7 in der Halbleiterschichtenfolge können auch in diesen Fällen überlappungsfrei (6C) oder teilweise überlappend ( 6D) mit den Vertiefungen 15 sein.
  • Die Gräben 13 können, wie vorab beschrieben ist, auch im Bereich später zu definierender Halbleiterchips und damit innerhalb der Chipbereiche 14 liegen. Beispielsweise kann, wie in den 6E und 6F angedeutet ist, ein den aktiven Bereich definierendes Element 11, beispielsweise eine Stegwellenleiterstruktur 9, im Bereich der Facetten verbreitert sein. Die Verbreiterung muss nicht wie in den 6E und 6F angedeutet rechtwinklig sein, sondern kann auch Winkel ungleich 90° aufweisen, was auch als sogenannter Taper bezeichnet werden kann. Eine derartige Ausführung kann der Vorteil aufweisen, dass beim Ätzen keine Stufe an der Kante der Stegwellenleiterstruktur vorhanden ist, die die Glättung der Facetten 6', 6" stören könnte.
  • Die Vertiefungen 15 können in Bezug auf ihre Haupterstreckungsrichtung auch senkrecht zur longitudinalen Richtung 93 und damit entlang der transversalen Richtung 91 verlaufen und damit parallel zu den Gräben 13 und den durch die Grabenherstellung definierten Facetten 6, 7 sein, wie in den 6G und 6H angedeutet ist. Hierbei kann es möglich sein, dass ein zu ätzender Graben 13 in der Halbleiterschichtenfolge in einer Aufsicht entlang der vertikalen Richtung die zumindest eine Vertiefung 15 vollständig umschließen kann, wie in 6G angedeutet ist. Bei der Herstellung der Gräben 13 und damit der Facetten 6, 7 können die Vertiefungen 15 auch vollständig entfernt werden. Der Vorteil davon kann beispielsweise darin liegen, dass die Größenverhältnisse nur noch einen geringen Einfluss haben und der durch die Vertiefungen gestörte Bereich der Halbleiterschichtenfolge zumindest teilweise oder sogar vollständig entfernt werden kann. Wie in 6H gezeigt ist, können die Vertiefungen 15 mit den Vorstrukturierungsgräben 18 überlappen und, wie weiter oben beschrieben ist, beispielsweise in einem gemeinsamen Herstellungsschritt in das Substrat eingebacht werden.
  • Auch wenn die Vertiefungen 15 in den bisher gezeigten Ausführungsbeispielen als einzelne Vertiefungen ausgebildet sind, können den Gräben 13 und damit den Facetten 6, 7 auch Doppel- oder Mehrfachvertiefungen zugeordnet werden, wie in der 6I angedeutet ist. Die in den 6G und 6I eingezeichneten Abstände d4, d5 und d6 können besonders bevorzugt wie weiter oben definiert geringe Abstände sein.
  • Wie in 6J gezeigt ist, können die Vertiefungen 15 als Bereiche der Vorstrukturierungsgräben 18 ausgebildet sein, die im Bereich der zu definierenden Facetten 6, 7 an diese herangezogen sein können.
  • In 6K ist ein weiteres Ausführungsbeispiel gezeigt, in dem die Vertiefungen 15 quadratisch ausgebildet sind. Neben den in den bisherigen Ausführungsbeispielen gezeigten rechteckigen Querschnitten der Vertiefungen 15 können diese auch zumindest teilweise rund ausgebildet sein. Beispielsweise können die Vertiefungen 15 in der Haupterstreckungsebene der Hauptoberfläche des Substrats einen kreisrunden Querschnitt aufweisen, wie in 6L angedeutet ist. Darüber hinaus sind auch Mischformen der gezeigten Querschnittsformen möglich.
  • Wie in den 6M und 6N angedeutet ist, können die Vertiefungen 15 unabhängig von ihrer Form auch gemeinsam mit den Vorstrukturierungsgräben 18 ausgebildet sein oder zumindest mit diesen überlappen.
  • Die in den in Verbindung mit den Figuren beschriebenen Merkmale und Ausführungsbeispiele können gemäß weiteren Ausführungsbeispielen miteinander kombiniert werden, auch wenn nicht alle Kombinationen explizit beschrieben sind. Weiterhin können die in Verbindung mit den Figuren beschriebenen Ausführungsbeispiele alternativ oder zusätzlich weitere Merkmale gemäß der Beschreibung im allgemeinen Teil aufweisen.
  • Die Erfindung ist nicht durch die Beschreibung anhand der Ausführungsbeispiele auf diese beschränkt. Vielmehr umfasst die Erfindung jedes neue Merkmal sowie jede Kombination von Merkmalen, was insbesondere jede Kombination von Merkmalen in den Patentansprüchen beinhaltet, auch wenn dieses Merkmal oder diese Kombination selbst nicht explizit in den Patentansprüchen oder Ausführungsbeispielen angegeben ist.
  • Bezugszeichenliste
    • 1
    Substrat
    2
    Halbleiterschichtenfolge
    3
    aktive Schicht
    4, 4'
    Kontaktschicht
    5
    aktiver Bereich
    6, 6', 6"
    Facette
    7
    Facette
    8
    Licht
    9
    Stegwellenleiterstruktur
    10
    Kontaktfläche
    11
    den aktiven Bereich definierendes Element
    12
    Hauptoberfläche
    13
    Graben
    14
    Chipbereich
    15
    Vertiefung
    18
    Vorstrukturierungsgraben
    19
    dielektrische Schicht
    91
    transversale Richtung
    92
    vertikale Richtung
    93
    longitudinale Richtung
    100
    Licht emittierender Halbleiterchip
    B
    Breite
    C
    relativer Anteil
    D
    Dicke
    L
    Länge
    R1, R2
    Richtung
    d1, d2, d3, d4, d5, d6
    Abstand

Claims (18)

  1. Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips (100) mit einer Halbleiterschichtenfolge (2), wobei die Halbleiterschichtenfolge einen sich in eine longitudinale Richtung (93) erstreckenden aktiven Bereich (5) aufweist, der im Betrieb des Halbleiterchips zur Erzeugung von Licht (8) mit einer Abstrahlrichtung entlang der longitudinalen Richtung vorgesehen und eingerichtet ist, wobei das Verfahren die folgenden Schritte aufweist: - Bereitstellen eines Substrats (1) mit einer Hauptoberfläche (12) mit zumindest einer Vertiefung (15), wobei die Hauptoberfläche eine Haupterstreckungsebene entlang der longitudinalen Richtung und entlang einer zur longitudinalen Richtung senkrecht stehenden transversalen Richtung (91) aufweist, - Aufwachsen der Halbleiterschichtenfolge auf der Hauptoberfläche mit der zumindest einen Vertiefung, - Ausbilden zumindest einer entlang der transversalen Richtung ausgerichteten Facette (6, 6', 6", 7) in der Halbleiterschichtenfolge durch ein Ätzverfahren, wobei die Facette in zumindest einer Richtung, die parallel zur Haupterstreckungsebene der Hauptoberfläche ist, einen Abstand von kleiner oder gleich 50 µm von der zumindest einen Vertiefung aufweist.
  2. Verfahren nach Anspruch 1, wobei - die Halbleiterschichtenfolge eine Mehrzahl von Chipbereichen (14) aufweist, von denen jeder Chipbereich einem Licht emittierenden Halbleiterchip entspricht, - jedem Chipbereich der Mehrzahl von Chipbereichen (14) in der Hauptoberfläche zumindest eine Vertiefung zugeordnet ist, - in jedem Chipbereich der Mehrzahl von Chipbereichen (14) eine entlang der transversalen Richtung ausgerichtete Facette in der Halbleiterschichtenfolge durch ein Ätzverfahren ausgebildet wird, - für jeden Chipbereich der Mehrzahl von Chipbereichen (14) die Facette in zumindest einer Richtung, die parallel zur Haupterstreckungsebene der Hauptoberfläche ist, einen Abstand von kleiner oder gleich 50 µm von der zumindest einen zugeordneten Vertiefung aufweist.
  3. Verfahren nach einem der vorherigen Ansprüche, wobei die Facette in longitudinaler Richtung und/oder in transversaler Richtung einen Abstand von kleiner oder gleich 50 µm zur zumindest einen Vertiefung aufweist.
  4. Verfahren nach einem der vorherigen Ansprüche, wobei in der Halbleiterschichtenfolge ein den aktiven Bereich definierendes Element (11) ausgebildet wird und die zumindest eine Vertiefung in transversaler Richtung zum den aktiven Bereich definierenden Element einen Abstand von kleiner oder gleich 50 µm aufweist.
  5. Verfahren nach Anspruch 4, wobei das den aktiven Bereich definierende Element eine Stegwellenleiterstruktur (9) und/oder ein Kontaktbereich (10) der Halbleiterschichtenfolge mit einer Elektrodenschicht (4) ist.
  6. Verfahren nach einem der vorherigen Ansprüche, wobei die Facette, in einer Ansicht entlang einer zur Haupterstreckungsebene senkrecht ausgerichteten vertikalen Richtung (92), zumindest teilweise über der Vertiefung ausgebildet wird.
  7. Verfahren nach einem der vorherigen Ansprüche, wobei zur Ausbildung der Facette in der Halbleiterschichtenfolge ein Graben (13) mit einer Haupterstreckungsrichtung in transversaler Richtung ausgebildet wird.
  8. Verfahren nach einem der vorherigen Ansprüche, wobei das Substrat zumindest zwei Vertiefungen in der Hauptoberfläche aufweist und die Facette symmetrisch zu den zumindest zwei Vertiefungen ausgebildet wird.
  9. Verfahren nach einem der vorherigen Ansprüche, wobei in der Halbleiterschichtenfolge zumindest eine erste Facette und zumindest eine zweite Facette in der Halbleiterschichtenfolge ausgebildet wird und jede der ersten und zweiten Facette in zumindest einer Richtung, die parallel zur Haupterstreckungsebene der Hauptoberfläche ist, jeweils einen Abstand von kleiner oder gleich 50 µm von der zumindest einen Vertiefung aufweist.
  10. Verfahren nach einem der vorherigen Ansprüche, wobei die zumindest eine Vertiefung eine Tiefe von größer oder gleich 0,5 µm und kleiner oder gleich 15 µm aufweist.
  11. Verfahren nach einem der vorherigen Ansprüche, wobei die zumindest eine Vertiefung in longitudinaler Richtung eine Ausdehnung aufweist, die kleiner oder gleich 30% einer Kavitätslänge ist.
  12. Verfahren nach einem der vorherigen Ansprüche, wobei die zumindest eine Vertiefung in longitudinaler Richtung eine Ausdehnung von kleiner oder gleich 100 µm aufweist.
  13. Verfahren nach einem der vorherigen Ansprüche, wobei die zumindest eine Vertiefung in der Haupterstreckungsebene einen rechteckigen oder kreisrunden Querschnitt aufweist.
  14. Verfahren nach einem der vorherigen Ansprüche, wobei das Substrat Vorstrukturierungsgräben (18) aufweist, die entlang der transversalen Richtung zwischen Chipbereichen ausgebildet sind und die sich entlang der longitudinalen Richtung erstrecken.
  15. Licht emittierender Halbleiterchip (100), aufweisend eine Halbleiterschichtenfolge (2), wobei die Halbleiterschichtenfolge einen sich in eine longitudinale Richtung (93) erstreckenden aktiven Bereich (5) aufweist, der im Betrieb des Halbleiterchips zur Erzeugung von Licht (8) mit einer Abstrahlrichtung entlang der longitudinalen Richtung vorgesehen und eingerichtet ist, wobei die Halbleiterschichtenfolge eine Facette (6, 6', 6", 7) aufweist, die senkrecht zur longitudinalen Richtung entlang einer transversalen Richtung (91) und vertikalen Richtung (93) ausgebildet ist, und wobei zumindest eine Halbleiterschicht der Halbleiterschichtenfolge im Bereich der Facette eine Variation eines oder mehrerer Parameter ausgewählt aus Schichtdicke, Materialzusammensetzung und Orientierung einer Kristallachse aufweist.
  16. Halbleiterchip nach Anspruch 15, wobei zumindest eine Halbleiterschicht der Halbleiterschichtenfolge im Bereich der Facette eine sich in longitudinaler Richtung mit geringer werdendem Abstand zur Facette verringernde Dicke (D) und/oder wobei die aktive Schicht an der Facette eine sich in einer transversalen Richtung verringernde Dicke aufweist.
  17. Halbleiterchip nach Anspruch 15 oder 16, wobei - die aktive Schicht eine Materialzusammensetzung aufweist und - sich ein relativer Anteil (C) eines Bestandteils der Materialzusammensetzung im Bereich der Facette in longitudinaler Richtung mit geringer werdendem Abstand zur Facette verringert und/oder an der Facette in einer transversalen Richtung verringert.
  18. Halbleiterchip nach einem der Ansprüche 15 bis 17, wobei - die Halbleiterschichtenfolge auf einem Substrat (1) aufgebracht ist, das Substrat an der Hauptoberfläche eine erste Kristallachse (K1) aufweist und die Halbleiterschichtenfolge eine zweite Kristallachse aufweist, - sich ein Winkel zwischen der ersten und zweiten Kristallachse im Bereich der Facette mit in longitudinaler Richtung geringer werdendem Abstand zur Facette vergrößert.
DE102021109986.2A 2021-04-20 2021-04-20 Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und Licht emittierender Halbleiterchip Withdrawn DE102021109986A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE102021109986.2A DE102021109986A1 (de) 2021-04-20 2021-04-20 Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und Licht emittierender Halbleiterchip
JP2023561807A JP2024518703A (ja) 2021-04-20 2022-04-13 発光半導体チップを製造する方法および発光半導体チップ
PCT/EP2022/059893 WO2022223402A1 (de) 2021-04-20 2022-04-13 Verfahren zur herstellung eines licht emittierenden halbleiterchips und licht emittierender halbleiterchip
DE112022002211.6T DE112022002211A5 (de) 2021-04-20 2022-04-13 Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und Licht emittierender Halbleiterchip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102021109986.2A DE102021109986A1 (de) 2021-04-20 2021-04-20 Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und Licht emittierender Halbleiterchip

Publications (1)

Publication Number Publication Date
DE102021109986A1 true DE102021109986A1 (de) 2022-10-20

Family

ID=81603702

Family Applications (2)

Application Number Title Priority Date Filing Date
DE102021109986.2A Withdrawn DE102021109986A1 (de) 2021-04-20 2021-04-20 Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und Licht emittierender Halbleiterchip
DE112022002211.6T Pending DE112022002211A5 (de) 2021-04-20 2022-04-13 Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und Licht emittierender Halbleiterchip

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE112022002211.6T Pending DE112022002211A5 (de) 2021-04-20 2022-04-13 Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und Licht emittierender Halbleiterchip

Country Status (3)

Country Link
JP (1) JP2024518703A (de)
DE (2) DE102021109986A1 (de)
WO (1) WO2022223402A1 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017979A (ja) 1983-07-11 1985-01-29 Nec Corp 半導体レ−ザ
US20100301348A1 (en) 2009-05-29 2010-12-02 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip
JP2010278131A (ja) 2009-05-27 2010-12-09 Panasonic Corp 半導体レーザ素子及びその製造方法
US9166372B1 (en) 2013-06-28 2015-10-20 Soraa Laser Diode, Inc. Gallium nitride containing laser device configured on a patterned substrate

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4651312B2 (ja) * 2004-06-10 2011-03-16 シャープ株式会社 半導体素子の製造方法
JP5140971B2 (ja) * 2006-09-11 2013-02-13 富士通株式会社 光半導体装置及びその製造方法
DE102017117135A1 (de) * 2017-07-28 2019-01-31 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Mehrzahl von Laserdioden und Laserdiode
JP6960480B2 (ja) * 2019-02-05 2021-11-05 シャープ株式会社 半導体レーザ素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6017979A (ja) 1983-07-11 1985-01-29 Nec Corp 半導体レ−ザ
JP2010278131A (ja) 2009-05-27 2010-12-09 Panasonic Corp 半導体レーザ素子及びその製造方法
US20100301348A1 (en) 2009-05-29 2010-12-02 Sharp Kabushiki Kaisha Nitride semiconductor wafer, nitride semiconductor chip, and method of manufacture of nitride semiconductor chip
US9166372B1 (en) 2013-06-28 2015-10-20 Soraa Laser Diode, Inc. Gallium nitride containing laser device configured on a patterned substrate

Also Published As

Publication number Publication date
WO2022223402A1 (de) 2022-10-27
DE112022002211A5 (de) 2024-03-21
JP2024518703A (ja) 2024-05-02

Similar Documents

Publication Publication Date Title
DE112017003576B4 (de) Halbleiterlaserdiode mit einer Grabenstruktur
EP0944918B9 (de) Verfahren zum herstellen von halbleiterkörpern mit movpe-schichtenfolge
DE102017113389B4 (de) Halbleiterlaserdiode
DE102018111319A1 (de) Optoelektronisches Halbleiterbauelement und Verfahren zur Herstellung eines optoelektronischen Halbleiterbauelements
DE102017108949B4 (de) Halbleiterchip
DE102005005635A1 (de) Strahlungsemittierendes optoelektronisches Bauelement mit einer Quantentopfstruktur und Verfahren zu dessen Herstellung
EP2494665B1 (de) Kantenemittierender halbleiterlaser
DE19505949A1 (de) Halbleiterlaser und Verfahren zur Herstellung eines Halbleiterlasers
WO2021063819A1 (de) Verfahren zur herstellung von optoelektronischen halbleiterchips und optoelektronischer halbleiterchip
DE102021109986A1 (de) Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips und Licht emittierender Halbleiterchip
EP2258029B1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE102014107385A1 (de) Optoelektronischer Halbleiterchip und Verfahren zu dessen Herstellung
EP1873879B1 (de) Kantenemittierender Halbleiterlaser
WO2020058082A1 (de) Gewinngeführter halbleiterlaser und herstellungsverfahren hierfür
DE102020127014A1 (de) Verfahren zur Herstellung eines Licht emittierenden Halbleiterbauelements und Licht emittierendes Halbleiterbauelement
WO2020182406A1 (de) Halbleiterlaserdiode und verfahren zur herstellung einer halbleiterlaserdiode
DE102008010511B4 (de) Optoelektronischer Halbleiterkörper und Verfahren zu dessen Herstellung
DE102018125496A1 (de) Halbleiterlaser und Herstellungsverfahren für Halbleiterlaser
DE102017118477A1 (de) Halbleiterlaserdiode
DE10056475A1 (de) Strahlungsemittierendes Halbleiterbauelement auf GaN-Basis mit verbesserter p-Leitfähigkeit und Verfahren zu dessen Herstellung
DE102021131794A1 (de) Verfahren zur herstellung einer halbleiterstruktur und halbleiterstruktur
DE112022002708T5 (de) Verfahren zur herstellung eines halbleiterbauelements und halbleiterbauelement
WO2022243025A1 (de) Verfahren zur herstellung einer halbleiterlaserdiode und halbleiterlaserdiode
DE102021134107A1 (de) Verfahren zum herstellen von mikro-halbleiter-leuchtdioden-strukturen und halbleiter-leuchtdiode
WO2021009006A1 (de) Kantenemittierende halbleiterlaserdiode und verfahren zur herstellung einer solchen

Legal Events

Date Code Title Description
R163 Identified publications notified
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee