DE102020202185A1 - In eine t-spule eingebettete spitzeninduktivität - Google Patents

In eine t-spule eingebettete spitzeninduktivität Download PDF

Info

Publication number
DE102020202185A1
DE102020202185A1 DE102020202185.6A DE102020202185A DE102020202185A1 DE 102020202185 A1 DE102020202185 A1 DE 102020202185A1 DE 102020202185 A DE102020202185 A DE 102020202185A DE 102020202185 A1 DE102020202185 A1 DE 102020202185A1
Authority
DE
Germany
Prior art keywords
coil
inductance
metallization level
inductor
metallization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102020202185.6A
Other languages
English (en)
Inventor
Venkata N.R. Vanukuru
Umesh Kumar Shukla
Sandeep Torgal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries US Inc
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of DE102020202185A1 publication Critical patent/DE102020202185A1/de
Granted legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • H01F2017/002Details of via holes for interconnecting the layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

Strukturen, die eine Spitzeninduktivität und eine T-Spule umfassen, sowie Verfahren, die mit der Bildung solcher Strukturen verbunden sind. Eine Back-End-of-Line-Verbindungsstruktur umfasst eine erste Metallisierungsebene, eine zweite Metallisierungsebene und eine dritte Metallisierungsebene, die zwischen der ersten Metallisierungsebene und der zweiten Metallisierungsebene angeordnet ist. Die T-Spule umfasst eine erste Induktivität mit einer ersten Spule, die in der ersten Metallisierungsebene angeordnet ist, und eine zweite Induktivität mit einer zweiten Spule, die in der zweiten Metallisierungsebene angeordnet ist. Eine Spitzeninduktivität umfasst eine Spule, die in der dritten Metallisierungsebene angeordnet ist. Die erste Spule der ersten Induktivität, die zweite Spule der zweiten Induktivität und die Spule der Spitzeninduktivität sind in der Back-End-of-Line-Verbindungsstruktur mit einer überlappenden Anordnung gestapelt.

Description

  • Hintergrund
  • Die vorliegende Erfindung bezieht sich auf die Herstellung von Halbleiterbauelementen und integrierten Schaltungen und insbesondere auf Strukturen mit einer Spitzeninduktivität und einer T-Spule, sowie auf Verfahren zur Herstellung solcher Strukturen.
  • Induktivitäten stellen eine Art von passivem On-Chip-Bauelement dar, das üblicherweise in vielen Arten von monolithischen integrierten Schaltungen verwendet wird, die für den Betrieb bei hohen Frequenzen ausgelegt sind. Induktivitäten können in den Metallisierungsebenen einer Back-End-of-Line (BEOL) -Verbindungsstruktur auf dem Chip hergestellt werden. Eine Induktivität kann durch einen Gütefaktor charakterisiert sein, der eine Gütezahl darstellt, die ein Maß für die Beziehung zwischen Energieverlust und Energiespeicherung angibt. Ein hoher Wert für den Gütefaktor spiegelt niedrige Energieverluste auf dem Substrat des Chips wider. Eine Erhöhung des Gütefaktors wird jedoch auf Kosten einer Vergrößerung der Induktivität erreicht. Das Design einer On-Chip-Induktivität muss oft als Kompromiss den Platz, den die Induktivität auf dem Chip einnimmt, mit dem Wert des Gütefaktors der Induktivität ausgleichen.
  • Chips können eine On-Chip-Induktivität mit einer T-Spule in einen Schaltungsentwurf integrieren, um induktive Spitzen zu erzeugen. Diese Schaltungsentwürfe neigen dazu, den verfügbaren Platz in der BEOL-Verbindungsstruktur eher ineffizient zu nutzen. Insbesondere werden im Chip-Layout häufig völlig getrennte und seitlich verteilte Bereiche für die Platzierung der On-Chip-Spitzenwert-Induktivität und die Platzierung der T-Spule verwendet. Die T-Spule und die On-Chip-Spitzeninduktivität haben auch einzelne Sperrzonen, die die ineffiziente Nutzung des verfügbaren Platzes auf dem Chip noch weiter verschlechtern.
  • Es sind verbesserte Strukturen, die eine Spitzeninduktivität und eine T-Spule umfassen, sowie Verfahren zur Bildung solcher Strukturen erforderlich.
  • Zusammenfassung
  • In einer Ausführungsform der Erfindung umfasst eine Struktur eine Back-End-of-Line-Verbindungsstruktur mit einer ersten Metallisierungsebene, einer zweiten Metallisierungsebene und einer dritten Metallisierungsebene, die zwischen der ersten Metallisierungsebene und der zweiten Metallisierungsebene angeordnet ist. Die Struktur umfasst ferner eine T-Spule mit einem ersten Induktor mit einer ersten Spule, die in der ersten Metallisierungsebene angeordnet ist, und einem zweiten Induktor mit einer zweiten Spule, die in der zweiten Metallisierungsebene angeordnet ist. Eine Spitzeninduktivität umfasst eine Spule, die in der dritten Metallisierungsebene angeordnet ist. Die erste Spule der ersten Induktivität, die zweite Spule der zweiten Induktivität und die Spule der Spitzeninduktivität sind in der Back-End-of-Line-Verbindungsstruktur mit einer überlappenden Anordnung gestapelt.
  • In einer Ausführungsform der Erfindung umfasst ein Verfahren ein Bilden einer ersten Induktivität aus einer T-Spule mit einer ersten Spule, die in einer ersten Metallisierungsebene einer Back-End-of-Line-Verbindungsstruktur angeordnet ist, ein Bilden einer zweiten Induktivität aus der T-Spule mit einer zweiten Spule, die in einer zweiten Metallisierungsebene der Back-End-of-Line-Verbindungsstruktur angeordnet ist, und ein Bilden einer Spitzeninduktivität mit einer Spule, die in einer dritten Metallisierungsebene der Back-End-of-Line-Verbindungsstruktur angeordnet ist. Die dritte Metallisierungsebene ist zwischen der ersten Metallisierungsebene und der zweiten Metallisierungsebene angeordnet. Die erste Spule des ersten Induktors, die zweite Spule des zweiten Induktors und die Spule der Spitzeninduktivität sind in der Back-End-of-Line-Verbindungsstruktur mit einer überlappenden Anordnung gestapelt.
  • Figurenliste
  • Die beigefügten Zeichnungen, die in dieser Spezifikation vorgesehen sind und einen Teil davon bilden, veranschaulichen verschiedene Ausführungsformen der Erfindung und dienen zusammen mit einer allgemeinen Beschreibung der Erfindung oben und der detaillierten Beschreibung der Ausführungsformen unten zur Erläuterung der Ausführungsformen der Erfindung. In den Zeichnungen verweisen gleichartige Bezugszeichen auf gleichartige Merkmale in den verschiedenen Ansichten.
    • 1 ist ein Schaltplan einer Schaltung, die eine Induktivität und eine T-Spule entsprechend den Ausführungsformen der Erfindung umfasst.
    • 2 ist eine perspektivische Ansicht der Induktivität und der T-Spule aus 1, in der die dielektrischen Zwischenschichten der Einfachheit der Darstellung wegen weggelassen sind.
    • 3 ist eine Querschnittsansicht, die allgemein entlang der Linie 3-3 in 2 verläuft.
    • 4 ist eine Querschnittsansicht, die im Allgemeinen entlang der Linie 4-4 in 2 verläuft.
    • 5 ist ein Querschnitt, der im Allgemeinen entlang der Linie 5-5 in 2 verläuft.
  • Detaillierte Beschreibung
  • Mit Bezug auf 1 und in Übereinstimmung mit den Ausführungsformen der Erfindung umfasst eine Schaltung 10 mehrere Induktivitäten 12, 14, 16, die auf einem Chip angeordnet sind, der auch eine oder mehrere integrierte Schaltungen umfasst, die durch Front-End-of-Line (FEOL) -Verarbeitung hergestellt werden. Die Induktivitäten 12, 14, 16 befinden sich innerhalb einer Verbindungsstruktur 30 (2-4) des Chips, die durch eine Back-End-of-Line (BEOL) -Verarbeitung gebildet werden kann. Die Induktivitäten 12, 14 sind als verbundene Komponenten einer T-Spule in der Schaltung 10 vorgesehen. Die in der T-Spule vorgesehenen Windungen der Induktivitäten 12, 14 sind in vertikaler Richtung mit den Windungen der Induktivität 16, wie nachfolgend beschrieben, gestapelt, um eine Verbundstruktur mit einer gestapelten Anordnung von Wicklungen zu erhalten. Die gestapelte Anordnung der Wicklungen die Induktivitäten 12, 14, 16 ergibt eine kompaktere Struktur im Vergleich zu nicht gestapelten Anordnungen.
  • Ein Anschluss 11 der Induktivität 12, ein Anschluss 13 der Induktivität 14 und ein Anschluss 15 der Induktivität 16 sind an einem gemeinsamen Knotenpunkt 18 gekoppelt. Die Schaltung 10 kann ferner elektrostatische Entladungsvorrichtungen 20, 22, ein Eingangs/Ausgangspad 24, ein Konstruktionselement 26 und einen Übertragungsleitungsabschlusswiderstand 29 umfassen. Das Konstruktionselement 26 kann eine Antriebs- oder Verstärkungsstufe, wie z.B. ein Verstärker, sein. Die Induktivität 16 kann einen Anschluss 17 aufweisen, der mit dem Designelement 26 gekoppelt ist. Das Eingangs/Ausgangspad 24 ist mit einem Anschluss 25 der Induktivität 12 gekoppelt, die elektrostatischen Entladungsvorrichtungen 20, 22 sind mit dem gemeinsamen Knoten 18 gekoppelt und der Übertragungsleitungsabschlusswiderstand 29 (z.B. ein 50-Ohm-Metallwiderstand) ist mit einem Anschluss 27 der Induktivität 14 gekoppelt. Ein Signal kann von dem Eingangs/Ausgangspad 24 in einem Signalpfad durch die Schaltung 10 zum Designelement 26 geführt werden. Die elektrostatischen Entladungsvorrichtungen 20, 22 können dazu dienen, die empfindlichen Vorrichtungsstrukturen des Designelements 26 vor der Aufnahme eines hohen Stroms aus einem elektrostatischen Entladungsereignis zu schützen, das an dem Eingangs/Ausgangspad 24 auftritt. Die elektrostatischen Entladungsvorrichtungen 20, 22 können z.B. Dioden einer Diodenkette sein. Die Induktivitäten 12, 14 der T-Spule können durch eine parasitäre Kapazität charakterisiert sein, obwohl sie kein eigentliches physikalisches Schaltungselement sind, das in 1 durch das Symbol CT schematisch dargestellt ist.
  • Die Induktivität 16 kann zur Bandbreitenerweiterung z.B. in einem Hochgeschwindigkeits-Transceiver-Design verwendet werden und wird hier auch als Spitzeninduktivität bezeichnet. Die Induktivitäten 12, 14 der T-Spule können in einem Hochgeschwindigkeits-Transceiver-Design verwendet werden, um die Kapazität der elektrostatischen Entladungsvorrichtungen 20, 22 zu kompensieren, um z.B. die Rückflussdämpfung aufrechtzuerhalten und die Einfügungsdämpfung zu reduzieren.
  • Unter Bezugnahme auf die 2-5 und gemäß Ausführungsformen der Erfindung können die Induktivitäten 12, 14 der T-Spule und die Induktivität 16 mit einer vertikal beabstandeten Anordnung innerhalb mehrerer Metallisierungsebenen der Back-End-of-Line-(BEOL) -Verbindungsstruktur, die im Allgemeinen durch das Bezugszeichen 30 gekennzeichnet ist, in der Verbundstruktur gestapelt sein. Die Induktivitäten 12, 14, 16 der Verbundstruktur umfassen zusammen mehrere Spulen, die innerhalb der dielektrischen Zwischenschichten 62, 66, 70, 74, 78 gestapelt sind, die zu mehreren Metallisierungsebenen gehören. Jede der Induktivitäten 12, 14, 16 kann einzeln eine oder mehrere Spulen umfassen, die jeweils innerhalb einer oder mehrerer Metallisierungsebenen gestapelt sind und die parallel und/oder in Reihe geschaltet sein können. In einer Ausführungsform können die Induktivitäten 12, 14, 16 der Verbundstruktur fünf Spulen umfassen, die in fünf verschiedenen Metallisierungsebenen angeordnet sind. In einer Ausführungsform sind die Spulen der Induktivitäten 12, 14, 16 in verschiedenen Metallisierungsebenen angeordnet, wobei nur eine einzige Spule in jeder Metallisierungsebene vorhanden ist. Die Spule der Induktivität 12, die Spule der Induktivität 14 und die Spule der Induktivität 16 sind in den verschiedenen Metallisierungsebenen der BEOL-Verbindungsstruktur 30 mit einer überlappenden Anordnung gestapelt. Die Überlappung wird durch die relative seitliche Positionierung der Induktivitäten 12, 14, 16 in den verschiedenen Metallisierungsebenen der BEOL-Verbindungsstruktur 30 und die relative Größe der Induktivitäten 12, 14, 16 erreicht.
  • In der anschaulichen Ausführungsform umfasst die Induktivität 16 mehrere Windungen oder Wicklungen 36, die in einer Spule angeordnet sind, die in der dielektrischen Zwischenschicht 70 einer Metallisierungsebene (Mx+1) der BEOL-Verbindungsstruktur 30 angeordnet ist, und die Induktivität 16 umfasst ferner Windungen oder Wicklungen 38, die in einer Spule in der dielektrischen Zwischenschicht 74 einer Metallisierungsebene (Mx+2) der BEOL-Verbindungsstruktur 30 angeordnet sind. Die Induktivität 12 der T-Spule umfasst mehrere Windungen oder Wicklungen 40, die in einer Spule angeordnet sind, die in der dielektrischen Zwischenschicht 78 einer Metallisierungsebene (Mx+3) der BEOL-Verbindungsstruktur 30 angeordnet ist. Die Induktivität 14 der T-Spule umfasst mehrere Windungen oder Wicklungen 32, die in einer Spule angeordnet sind, die in der dielektrischen Zwischenschicht 61 der Metallisierungsebene (Mx-1) der BEOL-Verbindungsstruktur 30 angeordnet ist, und mehrere Windungen oder Wicklungen 34, die in einer Spule angeordnet sind, die in der dielektrischen Zwischenschicht 66 der Metallisierungsebene (Mx) der BEOL-Verbindungsstruktur 30 angeordnet ist. Zusätzliche Metallisierungsebenen (nicht abgebildet) können unterhalb der niedrigsten Metallisierungsebene (Mx-1) und zusätzliche Metallisierungsebenen (nicht abgebildet) können oberhalb der höchsten Metallisierungsebene (Mx+3) vorhanden sein. Zusätzliche leitende Merkmale (nicht abgebildet) in den verschiedenen Metallisierungsebenen verbinden Vorrichtungen einer integrierten Schaltung miteinander und die zusätzlichen leitfähigen Merkmale können Schaltungs-zu-Schaltung-Verbindungen herstellen oder Kontakte zu Eingangs- und Ausgangsanschlüssen herstellen.
  • Jeder Satz von Wicklungen 32, 34, 36, 38, 40 kann so betrachtet werden, dass er sich von einem Anschluss einer äußersten Wicklung zu einem Anschluss einer innersten Wicklung, die in einem zentralen Bereich 60 der Verbundstruktur angeordnet ist, die mit dielektrischem Material aus den dielektrischen Zwischenschichten 62-78 der BEOL-Verbindungsstruktur 30 gefüllt ist, nach innen wickelt oder spiralförmig verläuft. In der anschaulichen Ausführungsform kann die Spule, die von jedem Satz von Wicklungen 32, 34, 36, 38, 40 bereitgestellt wird, ein rechteckiges Layout mit geraden Segmenten, die um eine gemeinsame Mittellinie angeordnet sind, und mit Ecken aufweisen, die an den jeweiligen Segmentkreuzungen definiert sind, die Richtungsänderungen ermöglichen. Die Höhen- und Breitenabmessungen der einzelnen Wicklungen in jedem Satz von Wicklungen 32, 34, 36, 38, 40 können sich so unterscheiden, dass ihre jeweiligen Querschnittsflächen unterschiedlich sein können. Beispielsweise kann die Querschnittsfläche der Wicklungen 40 größer sein als die Querschnittsfläche der Wicklungen 32 oder die Querschnittsfläche der Wicklungen 34.
  • Die Induktivität 12 weist einen Umfang 41, der durch eine äußerste Wicklung 40 gebildet wird, und eine innerste Wicklung 40 auf, die so platziert und angeordnet ist, dass sie die Herstellung einer vertikalen Verbindung zur Induktivität 14 fördert. Die Induktivität 16 weist einen Umfang 39, der durch die äußerste Wicklung 36 und/oder eine äußerste Wicklung 38 gebildet wird, und innerste Wicklungen 36, 38 auf, die so platziert und angeordnet sind, dass sie den Durchgang der vertikalen Verbindung zwischen den Induktoren 12, 14 der T-Spule ohne Kreuzung oder Verbindung zwischen der vertikalen Verbindung und diesen innersten Wicklungen 36, 38 ermöglichen. Die Induktivität 14 weist einen Umfang 35 auf, der durch eine oder beide der äußersten Wicklungen 32, 34 gebildet wird.
  • Der Umfang 41 der Induktivität 12 kann einen Bereich umgeben, der im Allgemeinen durch eine Breitenabmessung W1 und eine Längenabmessung quer zur Breitenabmessung definiert ist. Der Umfang 35 der Induktivität 14 kann einen Bereich umgeben, der im Allgemeinen durch eine Breitenabmessung W3 und eine Längenabmessung quer zur Breitenabmessung definiert ist. In einer Ausführungsform können die Abmessungen der Induktivität 12 im Wesentlichen gleich den Abmessungen der Induktivität 14 sein, so dass im Wesentlichen gleiche Bereiche geschaffen werden. Der Umfang 39 der Induktivität 16 kann einen Bereich umgeben, der im Allgemeinen durch eine Breitenabmessung W2 und eine Längenabmessung quer zur Breitenabmessung definiert ist. Der Bereich der Induktivität 12 und der Bereich der Induktivität 14 können jeweils größer sein als der Bereich der Induktivität 16. Die Fläche der Induktivität 12 kann gleich der Fläche der Induktivität 14 sein.
  • Die Footprints, die durch die jeweiligen Bereiche der Induktivität 12, 14, 16 dargestellt werden, können in einer vertikalen Richtung relativ zum Substrat 28 projiziert werden. In einer Ausführungsform können die seitlichen Abmessungen der Induktivität 16 an seinem Umfang 39 kleiner sein als die seitlichen Abmessungen die Induktivitäten 12, 14 an ihren jeweiligen Umfängen 35, 41. Die seitliche Anordnung kann den von der Induktivität 16 eingenommenen Bereich seitlich innerhalb oder innerhalb des jeweiligen von den Induktivitäten 12, 14 eingenommenen Bereichs lokalisieren, um eine überlappende Anordnung aus einer vertikalen Perspektive zu erhalten. In einer alternativen Ausführung können die seitlichen Abmessungen der Induktivität 16 an ihrem Umfang 39 im Wesentlichen gleich den seitlichen Abmessungen der Induktivitäten 12, 14 an ihren jeweiligen Umfängen 35, 41 sein. Die seitliche Anordnung kann den von der Induktivität 16 eingenommenen Bereich so anordnen, dass er seitlich mit den jeweiligen von den Induktivitäten 12, 14 eingenommenen Bereichen zusammenfällt, so dass eine vollständig überlappende Anordnung bereitgestellt wird. Die überlappende Anordnung der Induktivität 16 mit den Induktivitäten 12, 14 nutzt den verfügbaren Raum in der BEOL-Verbindungsstruktur 30 effizient aus.
  • In einer Ausführungsform ist der Umfang 39 der Induktivität 16 vollständig innerhalb des Umfangs 41 der Induktivität 12 angeordnet oder wird von diesem umschrieben, so dass der umgebende Bereich der Induktivität 16 kleiner ist als der umgebende Bereich der Induktivität 12. In einer Ausführungsform ist der Umfang 39 der Induktivität 16 vollständig innerhalb des Umfangs 35 der Induktivität 14 angeordnet oder wird diesem umschrieben, so dass die umgebende Fläche der Induktivität 16 kleiner ist als die umgebende Fläche der Induktivität 14. In einer Ausführungsform ist der Umfang 39 der Induktivität 16 vollständig innerhalb des Umfangs 41 der Induktivität 12 angeordnet oder wird von diesem umschrieben und vollständig innerhalb des Umfangs 35 der Induktivität 14 angeordnet, so dass die umgebende Fläche der Induktivität 16 kleiner ist als die umgebende Fläche der Induktivität 12 und kleiner ist als die umgebende Fläche der Induktivität 14. Gemäß der Verwendung hierin können verschiedene Spulen eine umschriebene und überlappende Anordnung aufweisen, obwohl sie in verschiedenen Metallisierungsebenen der BEOL-Verbindungsstruktur 30 angeordnet sind.
  • Die Wicklungen 36 der Induktivität 16 und die Wicklungen 38 der Induktivität 16 sind durch eine vertikale Verbindung in Reihe geschaltet, die durch eine Via 42 in einer Via-Ebene (Vx+1) bereitgestellt wird, die sich vertikal zwischen der Metallisierungsebene (Mx+1) und der Metallisierungsebene (Mx+2) der BEOL-Verbindungsstruktur 30 befindet. Die Via 42 befindet sich in einer Via-Öffnung, die sich in einer vertikalen Richtung durch die dielektrische Zwischenschicht 72 der Via-Ebene (Vx+1) erstreckt. Die Wicklungen 38 winden sich von einem Anschluss der Induktivität 16 an dem Anschluss 17 (1), der mit dem Substrat 28 gekoppelt ist, nach innen zu der Via 42 und die Wicklungen 36 winden sich von der Via 42 nach außen zu einem anderen Anschluss der Induktivität 16. Der letztere Anschluss der Induktivität 16 ist mit einem Mittelabgriff 44 durch eine vertikale Verbindung verbunden, die durch eine Via 46 bereitgestellt wird, die in einer Via-Ebene (Vx) vertikal zwischen der Metallisierungsebene (Mx+1) und der Metallisierungsebene (Mx) der BEOL-Verbindungsstruktur 30 angeordnet ist. Die Via 46 befindet sich in einer Via-Öffnung, die sich in vertikaler Richtung durch die dielektrische Zwischenschicht 68 der Via-Ebene (Vx) erstreckt. Der Mittelabgriff 44, der in der Metallisierungsebene (Mx-1) angeordnet werden kann, stellt physikalisch den gemeinsamen Knoten 18 der Schaltung 10 dar (1) und ist mit den Wicklungen 32 der Induktivität 14 verbunden.
  • Die Induktivität 12 der T-Spule endet am Anschluss 25 (1), der mit dem Eingangs/Ausgangspad 24 gekoppelt ist. Die Wicklungen 40 der Induktivität 12 winden sich von diesem Anschluss nach innen zu einem anderen Anschluss der Induktivität 12, die in der Nähe der Mitte der Induktivität 12 angeordnet ist. Der letztere Anschluss der Induktivität 12 in der Metallisierungsebene (Mx+3) ist mit den Wicklungen 34 in der Metallisierungsebene (Mx) durch eine vertikale Verbindung verbunden. In der anschaulichen Ausführungsform wird die vertikale Verbindung durch eine gestapelte Reihe von Vias 48, 50, 52 erzeugt, die sich durch die Wicklungen 38, die die Spule der Induktivität 16 bilden, und die Wicklungen 36, die die Spule der Induktivität 16 bilden, im mittleren Bereich 60 der Verbundstruktur erstrecken. Die Via 48 ist in einer Via-Ebene (Vx+2) vertikal zwischen der Metallisierungsebene (Mx+2) und der Metallisierungsebene (Mx+3) der BEOL-Verbundstruktur 30 angeordnet, die Via 50 ist in der Via-Ebene (Vx+i) angeordnet und die Via 52 ist in der Via-Ebene (Vx) angeordnet. Eine Insel in der Metallisierungsebene (Mx+2), die die Wicklungen 36 der Induktivität 16 umfasst, ist zwischen den Vias 48, 50 angeordnet, und eine weitere Insel in der Metallisierungsebene (Mx+i), die die Wicklungen 34 der Induktivität 16 umfasst, ist zwischen den Vias 46, 48 angeordnet. Die Via 48 befindet sich in einer Durchgangsöffnung, die sich in vertikaler Richtung durch die dielektrische Zwischenschicht 76 der Via-Ebene (Vx+2) erstreckt, die Via 50 befindet sich in einer Durchgangsöffnung, die sich in vertikaler Richtung durch die dielektrische Zwischenschicht 72 der Via-Ebene (Vx+i) erstreckt, und die Via 52 befindet sich in einer Durchgangsöffnung, die sich in vertikaler Richtung durch die dielektrische Zwischenschicht 68 der Via-Ebene (Vx) erstreckt.
  • Die Vias 48, 50, 52 und insbesondere die Via 50 sind gegenüber der Via 42 versetzt angeordnet, um die Bildung von vertikalen Verbindungen zwischen den Induktivitäten 12, 14 16 zu fördern. Die vertikale Verbindung, die durch die Vias 48, 50, 52 hergestellt wird, erstreckt sich durch das dielektrische Material im mittleren Bereich 60 der Verbundstruktur von einer oberen Spule (z.B. den Wicklungen 40 der Induktivität 16) über die Metallisierungsebenen (Mx+2), (Mx+1) bis zu einer unteren Metallisierungsebene (Mx), ohne dass eine Verbindung zu den Wicklungen 36, 38 der beiden dazwischenliegenden Spulen der Induktivität 16 besteht.
  • Der Mittelabgriff 44 ist mit einem Anschluss der Wicklungen 32 der Induktivität 14 in der Metallisierungsebene (Mx-1) gekoppelt. Die Wicklungen 32 der Induktivität 14 in der Metallisierungsebene (Mx) und die Wicklungen 34 der Induktivität 14 sind durch vertikale Verbindungen parallel verbunden, die durch Vias 54, die in der dielektrischen Zwischenschicht 64 einer Via-Ebene (Vx-1) vertikal zwischen der Metallisierungsebene (Mx) und der Metallisierungsebene (Mx-1) der BEOL-Verbindungsstruktur 30 angeordnet sind, bereitgestellt werden. In einer Ausführungsform können die Vias 54 Säulen-Vias sein. Die gekoppelten Wicklungen 32 und 34 der Induktivität 14 winden sich von dem mit dem Mittelabgriff 44 gekoppelten Anschluss nach außen zu einem weiteren Anschluss 27 (1), der mit dem Designelement 26 gekoppelt ist. In einer alternativen Ausführung können die Wicklungen 32 der Induktivität 14 in der Metallisierungsebene (Mx-1) weggelassen werden, so dass die Induktivität 14 nur die Wicklungen 34 umfasst und der Mittelabgriff 44 in der Metallisierungsebene (Mx) platziert und mit den Wicklungen 34 verbunden wird.
  • Die Induktivitäten 12, 14 der T-Spule und die Induktivität 16 können verschiedene Anordnungen aufweisen, wie z.B. eine Anordnung gemäß der anschaulichen Darstellung, bei der die Induktivität 16 zwischen den Induktivitäten 12, 14 der T-Spule angeordnet ist, die Induktivität 16 über den Induktivitäten 12, 14 der T-Spule angeordnet ist oder die Induktivität 16 unter den Induktivitäten 12, 14 der T-Spule angeordnet ist. In einer Ausführungsform kann die Induktivität 16 nur eine einzige Wicklungsspule anstelle mehrerer Wicklungsspulen umfassen. In einer Ausführung können die Wicklungen 32, 34 der Induktivität 16 in verschiedenen Metallisierungsebenen angeordnet und parallel statt in Reihe geschaltet sein. In einer Ausführung können die Wicklungen 32 und 34 der Induktivität 14 in Reihe geschaltet sein, anstatt parallel geschaltet zu sein. In einer Ausführungsform kann die Induktivität 14 mehrere Spulen umfassen, die entweder parallel oder in Reihe geschaltet sein können.
  • Die Wicklungen 32, 34, 36, 38, 40, die in den verschiedenen Metallisierungsebenen der BEOL-Verbindungsstruktur 30 angeordnet sind, und die Vias 42, 46, 48, 50, 52, die in den verschiedenen Via-Ebenen der BEOL-Verbindungsstruktur 30 angeordnet sind, können durch einen Damasceneprozess gebildet werden, bei dem Gräben und Via-Öffnungen mit Lithografie- und Ätzprozessen in der zugehörigen dielektrischen Zwischenschicht gebildet werden und diese Gräben und Via-Öffnungen mit einem oder mehreren Leitern (z.B. einem oder mehreren Metallen) gefüllt werden, die abgeschieden und planarisiert werden. Der Primärleiter der Wicklungen 32, 34, 36, 38, 40 und der Vias 42, 46, 48, 50, 52 kann aus einem Metall wie Kupfer, Kobalt oder Ruthenium gebildet sein, das z.B. durch stromlose oder elektrolytische Abscheidung unter Verwendung einer Keimschicht abgeschieden wird. Zwischen dem Primärleiter und den Oberflächen der dielektrischen Zwischenschicht kann eine leitende Barrieren/Liner-Schicht angeordnet sein. Die Barrieren/Liner-Schicht kann aus einem oder mehreren leitenden Materialien gebildet sein, wie z.B. Titannitrid, Tantalnitrid, Tantal, Titan, Wolfram, Wolframnitrid, Kobalt, Ruthenium, oder aus einem Schichtaufbau dieser leitfähigen Materialien (z.B. einer Doppelschicht aus Titan und Titannitrid) gebildet sein, die z.B. durch physikalische oder chemische Abscheidung aus der Gasphase abgeschieden wird. Die dielektrischen Zwischenschichten 62-78 können aus einem oder mehreren dielektrischen Materialien, wie z.B. Siliziumdioxid oder Siliziumnitrid, gebildet sein.
  • In einer Ausführungsform können Feldeffekttransistoren mit der Induktivität 12, der Induktivität 14 und/oder der Induktivität 16 verbunden sein, um die jeweiligen Induktivitätswerte abstimmen zu können. In einer Ausführungsform können einige oder alle Wicklungen 32, 34, 36, 38, 40 aus einem magnetisch leitfähigen Material gebildet sein, um die Induktivität der zugehörigen Induktivitäten 12, 14, 16 zu erhöhen, was eine weitere Verkleinerung der Größe ermöglichen kann. In einer Ausführung können die dielektrischen Zwischenschichten 62-78, die einer oder mehreren Metallisierungsebenen der Induktivitäten 12, 14, 16 zugeordnet sind, Luftspalte mit einer geringeren Dielektrizitätskonstante als ein festes dielektrisches Material umfassen, was die kapazitive Kopplung verringern kann. In einer Ausführung können die Induktivitäten 12, 14, 16 als Pi-Spule anstelle einer T-Spule angeordnet sein.
  • Die Verbundstruktur mit den Induktivitäten 12, 14 der T-Spule und der Induktivität 16 weist eine reduzierte Größe auf, weil die Induktivität 16 in die Induktivitäten 12, 14 eingebettet ist, was im Gegensatz zu einer seitlich verteilten Anordnung für eine T-Spule und eine Spitzeninduktivität steht, die den verfügbaren Platz auf einem Chip ineffizient ausnutzt. Um die effiziente Nutzung des verfügbaren Platzes auf dem Chip weiter zu verbessern, teilen sich die Induktivitäten 12, 14 der T-Spule und die Induktivität 16 der Verbundstruktur auch eine gemeinsame Sperrzone um ihre vertikal gestapelten Spulen herum, anstatt eine Sperrzone für die Induktivitäten 12 und 14 der T-Spule und eine separate Sperrzone für die Induktivität 16 zu haben, wie bei seitlich verteilten Anordnungen. Die magnetische Kopplung zwischen der Induktivität 12, 14 der T-Spule und der Induktivität 16 wird aufgrund der Integration in die Verbundstruktur auf Bauelementebene und nicht auf Layoutebene berücksichtigt. Die Größe der Induktivität 16 kann erhöht werden, um beispielsweise den Gütefaktor zu erhöhen, ohne dass die gleichen Bedenken hinsichtlich einer ineffizienten Nutzung des verfügbaren Platzes auf dem Chip bestehen, wie sie bei einer seitlich beabstandeten Anordnung der T-Spule und der Spitzeninduktivität auftreten.
  • Die oben beschriebenen Verfahren werden bei der Herstellung von Chips für integrierte Schaltungen verwendet. Die resultierenden Chips für integrierte Schaltungen können vom Hersteller in der Form von rohen Wafern (z.B. als einzelner Wafer mit mehreren ungepackten Chips), als nackter Chip oder in verpackter Form vertrieben werden. Im letzteren Fall wird der Chip in einem Einzelchipgehäuse (z.B. ein Kunststoffträger mit Leitungen, die auf einer Hauptplatine oder einem anderen übergeordneten Träger befestigt sind) oder in einem Mehrchipgehäuse (z.B. einem Keramikträger, der Oberflächenverbindungen und/oder vergrabene Verbindungen aufweist) montiert. In jedem Fall kann der Chip mit anderen Chips, diskreten Schaltungselementen und/oder anderen Signalverarbeitungsgeräten als Teil eines Zwischen- oder Endprodukts integriert werden.
  • Bezugnahmen auf Begriffe wie „vertikal“, „horizontal“ usw. erfolgen in diesem Dokument beispielhaft und ohne Beschränkung, um einen Bezugsrahmen zu schaffen. Der Begriff „horizontal“, wie er hier verwendet wird, ist als eine Ebene parallel zu einer konventionellen Ebene eines Halbleitersubstrats, unabhängig von seiner tatsächlichen dreidimensionalen räumlichen Orientierung definiert. Die Begriffe „vertikal“ und „normal“ beziehen sich auf eine Richtung senkrecht zur Horizontalen, wie gerade definiert. Der Begriff „lateral“ bezieht sich auf eine Richtung innerhalb der horizontalen Ebene.
  • Bezugnahmen auf Begriffe, die durch eine näherungsweise Sprache modifiziert wurden, wie z.B. „ungefähr“, „etwa“ und „im Wesentlichen“, sind nicht auf den genau angegebenen Wert beschränkt. Die näherungsweise Sprache kann der Genauigkeit eines Instruments entsprechen, das zur Messung des Wertes verwendet wird, und kann, sofern nicht anders von der Genauigkeit des Instruments abhängig, +/- 10% des angegebenen Wertes / der angegebenen Werte angeben.
  • Ein Merkmal, das mit einem anderen Merkmal „verbunden“ oder „gekoppelt“ ist, kann mit dem anderen Merkmal direkt verbunden oder gekoppelt sein, oder stattdessen kann es mit einem oder mehreren dazwischenliegenden Merkmalen verbunden oder gekoppelt sein. Ein Merkmal kann mit einem anderen Merkmal „direkt verbunden“ oder „direkt gekoppelt“ sein, wenn dazwischenliegende Merkmale nicht vorhanden sind. Ein Merkmal kann mit einem anderen Merkmal „indirekt verbunden“ oder „indirekt gekoppelt“ sein, wenn mindestens ein dazwischenliegendes Merkmal vorhanden ist. Ein Merkmal, das sich „an“ einem anderen Merkmal befindet oder mit einem anderen Merkmal „in Kontakt“ ist, kann sich direkt an dem anderen Element befinden oder mit dem anderen Merkmal in direktem Kontakt sein oder es können stattdessen ein oder mehrere dazwischenliegende Merkmale vorhanden sein. Ein Merkmal kann „direkt auf“ einem anderen Merkmal sein oder mit einem anderen Merkmal in „direktem Kontakt“ sein, wenn keine dazwischenliegenden Merkmale vorhanden sind. Ein Merkmal kann „indirekt auf“ einem anderen Merkmal oder mit einem anderen Merkmal in „indirektem Kontakt“ sein, wenn mindestens ein dazwischenliegendes Merkmal vorhanden ist.
  • Die Beschreibungen der verschiedenen Ausführungsformen der vorliegenden Erfindung dient zur Veranschaulichung, soll aber weder vollständig sein, noch sich auf die beschriebenen Ausführungsformen beschränken. Viele Modifikationen und Variationen sind dem Fachmann ersichtlich, ohne vom Umfang und Geist der beschriebenen Ausführungsformen abzuweichen. Die hier verwendete Terminologie wurde gewählt, um die Prinzipien der Ausführungsformen, die praktische Anwendung oder die technische Verbesserung gegenüber den auf dem Markt befindlichen Technologien am besten zu erklären oder um dem Laien ein Verständnis der hier beschriebenen Ausführungsformen zu ermöglichen.

Claims (20)

  1. Struktur, umfassend: eine Back-End-of-Line-Verbindungsstruktur mit einer ersten Metallisierungsebene, einer zweiten Metallisierungsebene und einer dritten Metallisierungsebene, die zwischen der ersten Metallisierungsebene und der zweiten Metallisierungsebene angeordnet ist; eine T-Spule mit einer ersten Induktivität, die eine erste Spule aufweist, die in der ersten Metallisierungsebene angeordnet ist, und einer zweiten Induktivität, die eine zweite Spule aufweist, die in der zweiten Metallisierungsebene angeordnet ist; und eine Spitzeninduktivität mit einer ersten Spule, die in der dritten Metallisierungsebene angeordnet ist, wobei die erste Spule der ersten Induktivität, die zweite Spule der zweiten Induktivität und die erste Spule der Spitzeninduktivität in der Back-End-of-Line-Verbindungsstruktur mit einer überlappenden Anordnung gestapelt sind.
  2. Struktur nach Anspruch 1, wobei die Back-End-of-Line-Verbindungsstruktur eine vertikale Verbindung umfasst, die sich von der ersten Spule der ersten Induktivität zur zweiten Spule der zweiten Induktivität erstreckt.
  3. Struktur nach Anspruch 2, wobei die vertikale Verbindung durch die dritte Metallisierungsebene ohne Verbindung zur ersten Spule der Spitzeninduktivität hindurchtritt.
  4. Struktur nach Anspruch 2, wobei die T-Spule und die Spitzeninduktivität einen mittleren Bereich umfassen, der mit dielektrischem Material der Back-End-of-Line-Verbindungsstruktur gefüllt ist, und die vertikale Verbindung sich durch den mittleren Bereich erstreckt.
  5. Struktur nach Anspruch 2, wobei die vertikale Verbindung eine erste Via in einer ersten Via-Ebene zwischen der ersten Metallisierungsebene und der dritten Metallisierungsebene umfasst und die vertikale Verbindung eine zweite Via in einer zweiten Via-Ebene zwischen der zweiten Metallisierungsebene und der dritten Metallisierungsebene umfasst.
  6. Struktur nach Anspruch 1, wobei die erste Metallisierungsebene über der dritten Metallisierungsebene angeordnet ist, die zweite Metallisierungsebene unter der dritten Metallisierungsebene angeordnet ist, die Back-End-of-Line-Verbindungsstruktur eine vierte Metallisierungsebene umfasst, die unter der zweiten Metallisierungsebene angeordnet ist, und die zweite Induktivität eine dritte Spule umfasst, die in der vierten Metallisierungsebene angeordnet ist und zur zweiten Spule parallel gekoppelt ist.
  7. Struktur nach Anspruch 1, wobei die erste Metallisierungsebene über der dritten Metallisierungsebene angeordnet ist, die zweite Metallisierungsebene unter der dritten Metallisierungsebene angeordnet ist, die Back-End-of-Line-Verbindungsstruktur eine vierte Metallisierungsebene umfasst, die zwischen der ersten Metallisierungsebene und der zweiten Metallisierungsebene angeordnet ist, und die Spitzeninduktivität eine zweite Spule umfasst, die in der dritten Metallisierungsebene angeordnet ist und mit der ersten Spule der Spitzeninduktivität in Reihe geschaltet ist.
  8. Struktur nach Anspruch 1, wobei die erste Induktivität, der zweite Induktivität und die Spitzeninduktivität an einem gemeinsamen Knoten verbunden sind.
  9. Struktur nach Anspruch 8, ferner umfassend: ein Designelement, das durch die Spitzeninduktivität mit dem gemeinsamen Knoten verbunden ist; ein Eingangs/Ausgangspad, das durch die erste Induktivität mit dem gemeinsamen Knoten verbunden ist; und einen Abschlusswiderstand, der durch die zweite Induktivität mit dem gemeinsamen Knoten verbunden ist.
  10. Struktur von Anspruch 9, ferner umfassend: eine mit dem gemeinsamen Knoten gekoppelte elektrostatische Entladungsvorrichtung.
  11. Struktur nach Anspruch 1, wobei die erste Spule der ersten Induktivität einen ersten Umfang aufweist, der einen ersten Bereich umgibt, die zweite Spule der zweiten Induktivität einen zweiten Umfang aufweist, der einen zweiten Bereich umgibt, die erste Spule der Spitzeninduktivität einen dritten Umfang aufweist, der einen dritten Bereich umgibt, und der dritte Bereich kleiner ist als der erste Bereich.
  12. Struktur nach Anspruch 1, wobei die erste Spule der ersten Induktivität einen ersten Umfang aufweist, der einen ersten Bereich umgibt, die zweite Spule der zweiten Induktivität einen zweiten Umfang aufweist, der einen zweiten Bereich umgibt, die erste Spule der Spitzeninduktivität einen dritten Umfang aufweist, der einen dritten Bereich umgibt, der dritte Umfang der ersten Spule der Spitzeninduktivität von dem ersten Umfang der ersten Spule der ersten Induktivität umschrieben ist.
  13. Struktur nach Anspruch 11, wobei der dritte Umfang der ersten Spule der Spitzeninduktivität durch den zweiten Umfang der zweiten Spule der zweiten Induktivität umschrieben wird.
  14. Verfahren, umfassend: ein Bilden einer ersten Induktivität einer T-Spule mit einer ersten Spule, die in einer ersten Metallisierungsebene einer Back-End-of-Line-Verbindungsstruktur angeordnet ist; ein Bilden einer zweiten Induktivität der T-Spule mit einer zweiten Spule, die in einer zweiten Metallisierungsebene der Back-End-of-Line-Verbindungsstruktur angeordnet ist; und ein Bilden einer Spitzeninduktivität mit einer Spule, die in einer dritten Metallisierungsebene der Back-End-of-Line-Verbindungsstruktur angeordnet ist, wobei die dritte Metallisierungsebene zwischen der ersten Metallisierungsebene und der zweiten Metallisierungsebene angeordnet ist und die erste Spule der ersten Induktivität, die zweite Spule der zweiten Induktivität und die Spule der Spitzeninduktivität in der Back-End-of-Line-Verbindungsstruktur mit einer überlappenden Anordnung gestapelt sind.
  15. Verfahren nach Anspruch 14, ferner umfassend: ein Bilden einer ersten vertikalen Verbindung in der Back-End-of-Line-Verbindungsstruktur, die sich von der ersten Spule der ersten Induktivität zur zweiten Spule der zweiten Induktivität erstreckt.
  16. Verfahren nach Anspruch 15, wobei die erste vertikale Verbindung durch die dritte Metallisierungsebene ohne Verbindung zur Spule der Spitzeninduktivität hindurchgeht.
  17. Verfahren nach Anspruch 15, wobei die erste vertikale Verbindung eine erste Via in einer ersten Via-Ebene zwischen der ersten Metallisierungsebene und der dritten Metallisierungsebene umfasst und die erste vertikale Verbindung eine zweite Via in einer zweiten Via-Ebene zwischen der zweiten Metallisierungsebene und der dritten Metallisierungsebene umfasst.
  18. Verfahren nach Anspruch 15, ferner umfassend: ein Bilden einer zweiten vertikalen Verbindung in der Back-End-of-Line-Verbindungsstruktur, die sich von der zweiten Spule der zweiten Induktivität zur der Spule der Spitzeninduktivität erstreckt.
  19. Verfahren nach Anspruch 15, wobei die erste Spule der ersten Induktivität einen ersten Umfang aufweist, der einen ersten Bereich umgibt, die zweite Spule der zweiten Induktivität einen zweiten Umfang aufweist, der einen zweiten Bereich umgibt, die Spule der Spitzeninduktivität einen dritten Umfang aufweist, der einen dritten Bereich umgibt, und der dritte Umfang der Spule der Spitzeninduktivität durch den ersten Umfang der ersten Spule der ersten Induktivität umschrieben wird.
  20. Verfahren nach Anspruch 19, wobei der dritte Umfang der Spule der Spitzeninduktivität durch den zweiten Umfang der zweiten Spule der zweiten Induktivität umschrieben wird.
DE102020202185.6A 2019-03-26 2020-02-20 In eine t-spule eingebettete spitzeninduktivität Granted DE102020202185A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/365,121 US11651884B2 (en) 2019-03-26 2019-03-26 Peaking inductor embedded within a T-coil
US16/365,121 2019-03-26

Publications (1)

Publication Number Publication Date
DE102020202185A1 true DE102020202185A1 (de) 2020-10-01

Family

ID=72604666

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020202185.6A Granted DE102020202185A1 (de) 2019-03-26 2020-02-20 In eine t-spule eingebettete spitzeninduktivität

Country Status (4)

Country Link
US (1) US11651884B2 (de)
CN (1) CN111755415A (de)
DE (1) DE102020202185A1 (de)
TW (1) TWI741507B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116711038A (zh) * 2021-02-27 2023-09-05 华为技术有限公司 一种线圈绕组结构
US11942414B2 (en) * 2021-09-17 2024-03-26 Qualcomm Incorporated Integrated circuits (ICs) employing directly coupled metal lines between vertically-adjacent interconnect layers for reduced coupling resistance, and related methods
KR102706315B1 (ko) * 2021-11-26 2024-09-12 한양대학교 산학협력단 T-coil 기반의 고주파 통과 필터 회로
US20240321497A1 (en) * 2023-03-24 2024-09-26 Qualcomm Incorporated Integrated device comprising a pair of inductors with low or no mutual inductance

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610433A (en) 1995-03-13 1997-03-11 National Semiconductor Corporation Multi-turn, multi-level IC inductor with crossovers
US7463112B1 (en) 2007-11-30 2008-12-09 International Business Machines Corporation Area efficient, differential T-coil impedance-matching circuit for high speed communications applications
US8181140B2 (en) 2009-11-09 2012-05-15 Xilinx, Inc. T-coil network design for improved bandwidth and electrostatic discharge immunity
CN102087908A (zh) * 2009-12-08 2011-06-08 上海华虹Nec电子有限公司 堆叠式差分电感
CN102231313B (zh) * 2009-12-08 2014-04-16 上海华虹宏力半导体制造有限公司 利用金属并联的多层堆叠电感
US8143987B2 (en) * 2010-04-07 2012-03-27 Xilinx, Inc. Stacked dual inductor structure
US20120275074A1 (en) * 2011-04-29 2012-11-01 International Business Machines Corporation Esd protection device
US9048017B2 (en) 2013-03-14 2015-06-02 Xilinx, Inc. Circuits for and methods of implementing a gain stage in an integrated circuit
US9502168B1 (en) 2013-11-15 2016-11-22 Altera Corporation Interleaved T-coil structure and a method of manufacturing the T-coil structure
US10163558B2 (en) * 2016-01-21 2018-12-25 Globalfoundries Inc. Vertically stacked inductors and transformers
TWI641099B (zh) * 2017-03-06 2018-11-11 瑞昱半導體股份有限公司 半導體元件
US10483343B2 (en) * 2017-06-16 2019-11-19 Huawei Technologies Co., Ltd. Inductors for chip to chip near field communication
US10529480B2 (en) * 2017-09-01 2020-01-07 Qualcomm Incorporated Asymmetrical T-coil design for high-speed transmitter IO ESD circuit applications
US10498139B2 (en) * 2017-09-01 2019-12-03 Qualcomm Incorporated T-coil design with optimized magnetic coupling coefficient for improving bandwidth extension
US10601222B2 (en) * 2017-09-01 2020-03-24 Qualcomm Incorporated Stacked symmetric T-coil with intrinsic bridge capacitance

Also Published As

Publication number Publication date
TWI741507B (zh) 2021-10-01
CN111755415A (zh) 2020-10-09
TW202105668A (zh) 2021-02-01
US20200312514A1 (en) 2020-10-01
US11651884B2 (en) 2023-05-16

Similar Documents

Publication Publication Date Title
DE102020202185A1 (de) In eine t-spule eingebettete spitzeninduktivität
DE102016117597B4 (de) Elektromagnetische Bandlücken-Struktur auf einem Chip zur Rauschunterdrückung und Verfahren zu ihrer Herstellung
DE102006062924B3 (de) Halbleitereinrichtung sowie zugehörige integrierte Schaltung, Spannungsoszillator, Transformator mit Induktionsspulen in mehreren leitenden Schichten und zugehöriges Herstellungsverfahren
DE60317905T2 (de) Halbleiterbauelement
DE102010048302B4 (de) Induktivitätsanordnung und integrierte Schaltung mit derselben
DE102017120763B4 (de) Galvanischer Einzel-Systemträger-Stacked-Die-Isolator
DE102009034404B4 (de) Transformatoren und Verfahren zum Herstellen derselben
DE10340391A1 (de) Induktor mit geringem Energieverlust
DE102010038264A1 (de) Induktoren und Verfahren für integrierte Schaltungen
EP1249025B1 (de) Spule und spulensystem zur integration in eine mikroelektronische schaltung sowie mikroelektronische schaltung
DE102015114913A1 (de) Monolithisches 3D Integrations-Zwischenebenen-Durchkontkaktierungs-Einsetzschema und zugehörige Lauyout-Struktur
DE112021003117T5 (de) Integrierter Induktor mit einem gestapelten Metalldraht
DE102010017109A1 (de) Kondensatoranordnung und Verfahren zu deren Herstellung
DE102013109825A1 (de) System und Verfahren für einen kernlosen Transformator
DE102016201244B4 (de) Induktiv gekoppelter transformator mit abstimmbarem impedanzanpassungsnetzwerk
DE102014115315B4 (de) Transistor-Eingangsanpassung mit Transformator
DE10392479T5 (de) Spiralförmige Induktionsspule und Übertrager
DE102014103294A1 (de) Kondensatoren in integrierten Schaltungen und Verfahren zu deren Herstellung
DE102018121480A1 (de) Halbleiterstruktur mit darin integriertem Induktor
DE112004002466T5 (de) Verfahren und Vorrichtung zur verbesserten Energieführung
DE102005008195A1 (de) Hochfrequenzanordnung
DE10012118A1 (de) Hochfrequenz-Schaltungsvorrichtung
DE102014225049B4 (de) Induktivität und MMIC
DE112021004450T5 (de) Dreidimensionaler metall-isolator-metall- (mim-) kondensator
DE102012103571A1 (de) Halbleiterstruktur mit Passivierung durch Versatz zur Verringerung der Elektromigration

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES U.S. INC., SANTA CLARA, US

Free format text: FORMER OWNER: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

R016 Response to examination communication
R018 Grant decision by examination section/examining division