DE102020100349A1 - Dynamisches gate-antriebssystem und steuerverfahren - Google Patents

Dynamisches gate-antriebssystem und steuerverfahren Download PDF

Info

Publication number
DE102020100349A1
DE102020100349A1 DE102020100349.8A DE102020100349A DE102020100349A1 DE 102020100349 A1 DE102020100349 A1 DE 102020100349A1 DE 102020100349 A DE102020100349 A DE 102020100349A DE 102020100349 A1 DE102020100349 A1 DE 102020100349A1
Authority
DE
Germany
Prior art keywords
gate
circuit
microcontroller
semiconductor switch
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102020100349.8A
Other languages
English (en)
Inventor
Mohammed K Alam
Mohammad N. Anwar
Syed M. Kadry
Korobi Basher
Goro Tamai
William R. Cawthorne
Subramanian Vadula
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GM Global Technology Operations LLC
Original Assignee
GM Global Technology Operations LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GM Global Technology Operations LLC filed Critical GM Global Technology Operations LLC
Publication of DE102020100349A1 publication Critical patent/DE102020100349A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation
    • H02P27/085—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation wherein the PWM mode is adapted on the running conditions of the motor, e.g. the switching frequency
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H02M7/53871—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration with automatic control of output voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H02M7/5395—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency by pulse-width modulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)
  • Inverter Devices (AREA)

Abstract

Eine Schaltkreis beinhaltet einen Halbleiterschalter mit einem Gate-Anschluss und einen ersten, zweiten, dritten und vierten Gate-Widerstand. Die Gate-Widerstände haben stromaufwärts und stromabwärts liegende Enden in Bezug auf eine Position des Halbleiterschalters oder eine angetriebene Last. Die stromabwärts angeordneten Enden verbinden sich mit dem Gate-Anschluss. Erste, zweite, dritte und vierte Pufferschalter haben Gate-Anschlüsse und Source-Anschlüsse, wobei die Source-Anschlüsse mit den stromaufwärts angeordneten Enden der ersten, zweiten, dritten und vierten Gate-Widerstände verbunden sind. Eine optionale integrierte Gate-Treiber-Schaltung (IC) verbindet sich mit den Gate-Anschlüssen der Pufferschalter. Ein Mikrocontroller, der auf Schaltungsmessungen anspricht, wählt Schaltsteuerwerte und Gate-Widerstandsidentitäten basierend auf den Messungen aus und sendet Schaltsteuersignale und ein Gate-Widerstandsauswahlsignal, um Ein-/Ausschaltzustände der Pufferschalter und eine optimale Schaltgeschwindigkeit für den Halbleiterschalter auszuwählen.

Description

  • EINFUHRUNG
  • Halbleiter-Schalter werden in einer Vielzahl von leistungselektronischen Geräten eingesetzt. In Hochleistungsanwendungen sind Halbleiterschalter beispielsweise integraler Bestandteil der internen Schaltkonstruktion von Wechselrichtermodulen, Spannungswandlern, Leistungsverstärkern und Schaltnetzteilen. In einem Stromkreis mit einer mehrphasigen elektrischen Maschine sind die einzelnen Phasenzweige der Wechselstromseite (AC) der Maschine mit einem entsprechenden Halbleiterschalterpaar eines Wechselrichtermoduls elektrisch verbunden. Eine Gleichstromseite (DC) des Wechselrichtermoduls ist elektrisch mit positiven und negativen Schienen eines Gleichspannungsbusses verbunden, der wiederum mit einem mehrzelligen Batteriepack oder einer anderen Gleichstromversorgung verbunden ist.
  • In einem Leistungsumkehrprozess werden Pulsweitenmodulation, Pulsdichtemodulation, Delta-Sigma-Modulation, Pulsfrequenzmodulation oder andere anwendungsgerechte binäre (ein/aus) Schaltsteuersignale an einzelne Halbleiterschalter innerhalb des Wechselrichtermoduls übertragen. Die Steuersignale dienen dazu, den leitenden Zustand der Schalter zu wechseln und damit eine Wechselspannungswellenform zu erzeugen. Der Prozess kann umgekehrt werden, so dass eine dem Wechselrichtermodul zugeführte Wechselspannungswellenform gleichgerichtet und als Gleichspannungswellenform ausgegeben wird, die zur Speisung des Gleichspannungsbusses oder der damit verbundenen Komponenten geeignet ist.
  • Halbleiterschalter der in Hochleistungsanwendungen verwendeten Typen sind typischerweise spannungsgesteuert, wobei zwei gängige Schalterdesigns der Metalloxid-Feldeffekttransistor (MOSFET) und der isolierte Gate-Bipolartransistor (IGBT) sind. Ein MOSFET hat drei Anschlüsse: eine Eingangsklemme/Gate, eine Ausgangsklemme/Drain und eine gemeinsame Klemme/Source. Eine an den Gate-Anschluss übertragene Schwellenspannung bewirkt, dass ein MOSFET in einen leitenden Zustand übergeht. Ein IGBT, das im Allgemeinen gut für Hochgeschwindigkeits-/Hochleistungs-Schaltvorgänge geeignet ist, ist ein weiterer Drei-Terminal-Schalter mit einem Gate-Anschluss, während die restlichen beiden IGBT-Klemmen als Kollektor und Emitter bezeichnet werden. Ein IGBT wird durch Anlegen einer Schwellenspannung zwischen den Gate- und Emitter-Anschlüssen in einen leitenden Zustand versetzt und anschließend wieder ausgeschaltet, indem die Gate-Emitterspannung auf Null oder eine negative Spannung reduziert wird.
  • BESCHREIBUNG
  • Die vorliegende Offenbarung bezieht sich auf Schaltplantopologien und zugehörige Steuerverfahren zur Verwendung in einem System beim Betreiben einer angetriebenen Last, z.B. einer mehrphasigen elektrischen Maschine oder einer ohmschen Last. Insbesondere werden ein dynamisches Gate-Antriebssystem und ein Steuerungsverfahren offenbart, die zusammengenommen die Einschränkungen bestimmter Schaltungstopologien berücksichtigen, die auf die Worst-Case-Auslegung des Gate-Widerstands zugeschnitten sind. Das Schaltverhalten eines bestimmten Halbleiterschalters wird weitgehend durch die Gate-Kapazität des Schalters bestimmt, wobei das Laden und Entladen durch den Gate-Widerstand nahe des Gate-Anschluss beeinflusst wird. Um empfindliche Halbleiterschalter-Hardware vor Beschädigungen durch übermäßiges Überschwingen der Spannung zu schützen, d.h. über die Kollektor- und Emitteranschlüsse eines IGBTs oder über die Drain- und Source-Anschlüsse eines MOSFETs, wird der Gate-Widerstand typischerweise so gewählt, dass er den schlimmsten Spannungs- und Strombetriebsbedingungen entspricht. Solche Ansätze neigen dazu, den maximalen Wirkungsgrad und das Niveau der Phasenströme bei Schaltvorgängen unter Nennbetriebsbedingungen zu begrenzen. Der vorliegende Ansatz zielt darauf ab, diese mögliche Einschränkung anzugehen.
  • Insbesondere sammelt die durch die vorliegende Offenbarung aktivierte Optimierungsstrategie einen Satz von Schaltungsmessungen an jeder Schaltinstanz. So können beispielsweise die Schaltungsmessungen eine Temperatur eines Halbleiterschalters beinhalten, z.B. eine Chip- oder Schalterübergangstemperatur, eine Gleichstrom (DC)-Busspannung und einen momentanen Phasenstromwert. Die Messungen werden an einen Mikrocontroller weitergeleitet und anschließend in Echtzeit verwendet, um geeignete Gate-Widerstandswerte zu bestimmen, damit der Mikrocontroller in einen Leiterbahn wechselt, der zu einem gesteuerten nachgeschalteten Halbleiterschalter führt.
  • Als Reaktion auf die Sammelschaltungsmessungen wird ein betriebsartspezifisches Gate-Widerstandspaar in die oben genannte Leiterbahn geschaltet, wobei zwei Gate-Widerstandspaare in einer Ausführungsform verwendet und durch ein entsprechendes Pufferschalterpaar gesteuert werden. In alternativen Ausführungsformen können weitere Gate-Widerstände und/oder Pufferschalter verwendet werden. Daher wird der Schaltvorgang für jeden gesteuerten Halbleiterschalter in einer bestimmten Schaltung durch vier Pufferschalter und vier Gate-Widerstände geregelt. Das jeweilige Paar von Gate-Widerständen kann basierend auf aufgezeichneten Werten ausgewählt werden, z.B. einer oder mehreren Nachschlagetabellen, auf die sich die Messungen der empfangenen Schaltung beziehen, und/oder basierend auf berechneten Werten, wie hierin beschrieben. Die Steuersignale für das Schalten und die Auswahl des Gate-Widerstands werden vom Mikrocontroller an eine integrierte Gate-Treiber-Schaltung (IC) weitergeleitet, die dem gesteuerten Halbleiterschalter zugeordnet ist. Somit ist der Gate-Treiber-IC einem gegebenen gesteuerten Halbleiterschalter in einer bestimmten Ausführungsform zugeordnet, wobei der Mikrocontroller möglicherweise mehrere Gate-Treiber-ICs steuert.
  • Die Werte können optional in der Nachschlagetabelle enthalten sein und basieren auf einem entsprechenden Leistungsbetriebsbereich des Halbleiterschalters und/oder seiner angetriebenen Last, z.B. der oben genannten mehrphasigen elektrischen Maschine oder einer ohmschen Last. Die Betriebsbereiche können in bestimmten Konfigurationen durch die momentanen Phasenströme und die Zwischenkreisspannung als Leistungskarte definiert werden, wobei jede Karte eine entsprechende Schalttemperatur oder einen entsprechenden Bereich davon aufweist. Eine daraus resultierende Verringerung des Spannungsüberschwingens des gesteuerten Halbleiterschalters kann die Verwendung von Phasenströmen mit höherer Amplitude und die Reduzierung der Größe und Kosten des Schaltchips ermöglichen, neben anderen potenziellen Vorteilen und Leistungsvorteilen, wie hier beschrieben.
  • In einer möglichen Ausführungsform kann der Schaltkreis einen spannungsgesteuerten Halbleiterschalter mit einem Gate-Anschluss beinhalten. Der Schaltkreis kann in einer exemplarischen Ausführungsform auch mindestens erste, zweite, dritte und vierte Gate-Widerstände beinhalten, die wie vorstehend beschrieben in zwei Paaren angeordnet sind. Jeder Gate-Widerstand hat ein entsprechendes stromaufwärts und stromabwärts angeordnetes Ende, das sich weiter oder näher am Halbleiterschalter befindet. Die stromabwärts angeordneten Enden sind elektrisch mit dem Gate-Anschluss des Halbleiterschalters verbunden. Zusätzlich beinhaltet der Schaltkreis erste, zweite, dritte und vierte Pufferschalter mit jeweils einem Gate und Source Anschluss. Die Source-Anschlüsse sind mit den stromaufwärts gerichteten Enden des ersten, zweiten, dritten und vierten Gate-Widerstands verbunden.
  • In dieser nicht einschränkenden Ausführungsform ist ein Gate-Treiber-IC mit den Gate-Anschlüssen jedes der Pufferschalter verbunden. Der Mikrocontroller ist eingerichtet, um als Reaktion auf einen empfangenen Satz von Schaltungsmessungen auf eine Nachschlagetabelle zuzugreifen, die durch die Schaltungsmessungen indiziert ist, und dann Schaltsteuerwerte und Gate-Widerstandsidentitäten basierend auf den Schaltungsmessungen auszuwählen. Der Mikrocontroller überträgt binäre (ein/aus) Schaltsteuersignale und ein Gate-Widerstandsauswahlsignal an den Gate-Treiber-IC, um einen jeweiligen Ein/Aus-Zustand der einzelnen Pufferschalter auszuwählen, eine Aktion, die die Auswahl eines bestimmten Gate-Widerstands bewirkt. Das Gate-Widerstandsauswahlsignal wählt schließlich den Ein-/Ausschaltzustand der an den stromaufwärts angeordneten Enden der Widerstände angeschlossenen Pufferschalter aus, wobei die Pufferschalter in einem leitenden Zustand Spannung/Strom an den gesteuerten stromabwärts liegenden Halbleiterschalter weiterleiten.
  • Der Halbleiterschalter kann ein IGBT sein und die Pufferschalter können als MOSFETs in einer nicht einschränkenden Beispielausführung ausgeführt sein.
  • Es kann ein optionaler Klemmkreis verwendet werden, der eine oder mehrere Zenerdioden aufweist. Ein solcher Klemmkreis kann elektrisch mit dem Halbleiterschalter verbunden sein, wobei der Klemmkreis eingerichtet ist, um die Gate-Spannung als Reaktion auf eine Schwellenspannung über dem Halbleiterschalter zu erhöhen.
  • Der Klemmkreis ist in bestimmten offenbarten Ausführungsformen ein aktiver Klemmkreis, die mit dem optionalen Gate-Treiber-IC verbunden ist, wobei der Gate-Treiber-IC programmiert ist, um einen Standardschaltzustand der Pufferschalter als Reaktion auf das Erfassen der Schwellenspannung zu steuern. Alternativ kann der Klemmkreis auch eine passiver Klemmkreis sein, die mit dem Gate-Anschluss des Halbleiterschalters und nicht mit dem Gate-Treiber-IC verbunden ist.
  • Der Schaltkreis kann die angetriebene Last beinhalten, wobei die angetriebene Last mit dem Halbleiterschalter verbunden ist.
  • Der offenbarte Schaltkreis kann als Teil eines elektrischen Systems mit einem Zwischenkreisspannung und einer mehrphasigen elektrischen Maschine verwendet werden, die von einer Vielzahl von Phasenströmen angetrieben wird, z.B. drei Phasenströme in einer exemplarischen dreiphasigen Implementierung. In einer solchen Ausführungsform kann der Satz von Schaltungsmessungen einen Spannungspegel der Zwischenkreisspannung, einen momentanen Wert der Phasenströme und eine Temperatur des Halbleiterschalters, z.B. eine Verbindungs- oder Chiptemperatur, beinhalten, wobei die angetriebene Last in dieser exemplarischen Konfiguration die mehrphasige elektrische Maschine ist.
  • Der Mikrocontroller kann mit einer Leistungsübersicht programmiert werden, die eine Vielzahl von (zwei oder mehr) verschiedenen Betriebsbereichen definiert, die für eine gegebene Temperatur durch den Spannungspegel und die momentanen Phasenströme, d.h. einen relativen Leistungspegel, indiziert sind. Der Mikrocontroller kann anhand der Schaltungsmessungen einen aktuellen Betriebsbereich der angetriebenen Last auf der Leistungskarte bestimmen, z.B. als entsprechenden Punkt auf der Leistungskarte, und dann das jeweilige Paar oder die Paare Gate-Widerstände basierend auf dem aktuellen Betriebsbereich auswählen.
  • Der Mikrocontroller kann auch mit einer Tabelle von Fehlercodes programmiert werden, die verschiedenen logischen Zustandskombinationen der Pufferschalter entsprechen, und um eine Steueraktion unter Verwendung der Tabelle der Fehlercodes auszuführen, die auf das Erfassen einer der logischen Zustandskombinationen reagiert.
  • Die Tabelle der Fehlercodes kann 256 Gesamtfehlercodes beinhalten, wobei zwölf der 256 Gesamtfehlercodes einer falschen Auswahl der Gate-Widerstände durch den Mikrocontroller entsprechen.
  • Gemäß einem weiteren Aspekt der vorliegenden Offenbarung ist ein Verfahren zum Steuern eines Halbleiterschalters vorgesehen, wenn ein solcher Schalter über einen Schaltkreis mit einer angetriebenen Last verbunden ist. Das Verfahren beinhaltet das Empfangen von Schaltungsmessungen unter Verwendung eines Mikrocontrollers, wobei der Mikrocontroller möglicherweise mit einem optionalen Gate-Treiber-IC in Verbindung steht, und dann das Bestimmen von Schaltsteuerwerten und Gate-Widerstandsidentitäten basierend auf den Werten der Schaltungsmessungen. Das Verfahren beinhaltet ferner das Übertragen von Ein-/Ausschaltsteuersignalen und einem Gate-Widerstandsauswahlsignal, das jeweils den Schaltsteuerwerten und den Gate-Widerstandsidentitäten entspricht, an den Gate-Treiber-IC über den Mikrocontroller oder direkt unter Verwendung des Mikrocontrollers oder einer anderen Steuerlogik. Diese Aktion wählt einen entsprechenden Ein-/Ausschaltzustand der dazwischenliegenden Pufferschalter beim Antreiben der angetriebenen Last aus.
  • Die obige Zusammenfassung soll nicht jede mögliche Ausführungsform oder jeden Aspekt der vorliegenden Offenbarung darstellen. Vielmehr soll die vorstehende Zusammenfassung einige der hierin offenbarten neuen Aspekte und Merkmale veranschaulichen. Die vorgenannten Merkmale und Vorteile sowie andere Merkmale und Vorteile der vorliegenden Offenbarung ergeben sich aus der folgenden detaillierten Beschreibung der repräsentativen Ausführungsformen und Modalitäten für die Durchführung der vorliegenden Offenbarung im Zusammenhang mit den beigefügten Figuren und den beigefügten Ansprüchen.
  • Figurenliste
    • 1 ist eine schematische Darstellung eines Antriebsstrangsystems innerhalb eines exemplarischen Kraftfahrzeugs, mit einer angetriebenen Last in Form einer mehrphasigen elektrischen Maschine und mit der elektrischen Maschine, die über einen Schaltkreis wie hierin offenbart angetrieben wird.
    • 2 ist eine schematische Darstellung einer Schaltkreistopologie, die mit einer exemplarischen dreiphasigen Implementierung einer elektrischen Maschine verwendet wird.
    • 3 ist eine schematische Darstellung eines Abschnitts der Schaltkreistopologie von 2 für einen entsprechenden exemplarischen Halbleiterschalter.
    • Die 4A und 4B stellen jeweils aktive und passive Ausführungsformen eines optionalen Klemmkreises dar, die innerhalb der Schaltkreistopologie von 3 verwendbar sind.
    • 5 ist eine Karte der diskreten temperaturspezifischen Betriebsbereiche, wobei der Phasenstrom auf der horizontalen Achse und die Busspannung auf der vertikalen Achse dargestellt sind.
    • 6 ist eine exemplarische Ausführungsform einer Nachschlagetabelle, die mit den Betriebsbereichen von 5 verwendbar ist.
    • 7 ist ein exemplarischer Phasenabschnitt mit oberen/hohen und unteren/niedrigen Halbleiterschaltern und entsprechenden Gate Treiber ICs.
    • 8 ist eine Fehlernachschlagetabelle, die einen Beispielsatz von Fehlerzuständen der offenbarten Schaltungstopologie von 7 beschreibt.
    • 9 ist ein Flussdiagramm, das eine mögliche Implementierung eines Verfahrens zum Steuern der Schaltungstopologie der 2 und 3 beschreibt.
    • 10 ist ein schematisches Flussdiagramm, das eine mögliche Implementierung der vorliegenden Methode im exemplarischen Antriebsstrangsystem von 1 darstellt.
  • Die vorliegende Offenbarung ist empfänglich für Änderungen und alternative Formen, wobei repräsentative Ausführungsformen beispielhaft in den Figuren dargestellt und im Folgenden ausführlich beschrieben sind. Erfinderische Aspekte dieser Offenbarung sind nicht auf die offenbarten Ausführungsformen beschränkt. Vielmehr soll die vorliegende Offenbarung Änderungen, Äquivalente, Kombinationen und Alternativen abdecken, die in den Anwendungsbereich der Offenbarung fallen, wie sie durch die beigefügten Ansprüche definiert sind.
  • DETAILLIERTE BESCHREIBUNG
  • Unter Bezugnahme auf die Figuren, wobei sich ähnliche Bezugszeichen auf gleiche oder ähnliche Komponenten in den mehreren Figuren beziehen, ist ein Antriebsstrangsystem 10 in 1 schematisch dargestellt. Zur Veranschaulichung wird das Antriebsstrangsystem 10 als Teil eines Kraftfahrzeugs dargestellt. Die vorliegende Lehre kann jedoch auch in anderen mobilen oder stationären elektrischen Systemen angewendet werden, in denen elektrische Hochgeschwindigkeitsschaltungen durchgeführt werden. Personen mit gewöhnlichem handwerklichem Geschick werden es zu schätzen wissen, dass die oben genannten Schaltvorgänge in verschiedenen Fahrzeugtypen durchgeführt werden, z.B. in Kraftfahrzeugen, Schienenfahrzeugen, Flugzeugen und Wasserfahrzeugen, in Antriebssystemen mobiler Plattformen und Roboteranwendungen sowie in Triebwerken, Hubwerken, Förderanlagen, Anlagen usw. Das in einem Kraftfahrzeugkontext dargestellte Antriebsstrangsystem 10 von 1 ist daher nur eine mögliche Beispielanwendung, die im Folgenden zur veranschaulichenden Konsistenz verwendet wird, ohne den Umfang der Offenbarung auf eine solche Ausführungsform zu beschränken.
  • Das Antriebsstrangsystem 10 beinhaltet einen elektrischen Schaltkreis 55, der wie folgt unter Bezugnahme auf die 2-9 konstruiert und gesteuert wird. Der Schaltkreis 55 ist als integraler Bestandteil eines Wechselrichtermoduls (power inverter module, PIM) 24 zum Antreiben einer mehrphasigen elektrischen Maschine (ME) 26 dargestellt. Daher beinhaltet das Antriebssystem 10 in der nicht einschränkenden exemplarischen Anwendung auch ein wiederaufladbares Energiespeichersystem (rechargeable energy storage system, RESS) 22, z.B. ein mehrzelliges Lithium-Ionen- oder Nickel-Metallhydrid-Akkupack. Das Antriebsstrangsystem 10 kann auch einen oder mehrere Antriebsmaschinen beinhalten, wie beispielsweise einen Verbrennungsmotor (E) 12 und ein Planetengetriebe (T) 14 oder einen Getriebesatz, wobei der Motor 12 über eine Eingangskupplung 16 mit dem Getriebe 14 gekoppelt ist. Ein Abtriebselement 15 des Getriebes 14 treibt eine oder mehrere Antriebsachsen 18 an und liefert in der veranschaulichten exemplarischen Kraftfahrzeugausführungsform schließlich das Antriebsmoment an einen Satz von Straßenrädern 20.
  • Der RESS 22, der ein Gleichstrom (DC)-Energiespeichersystem ist, ist über positive (+) und negative (-) Busschienen eines Gleichspannungsbusses 23 elektrisch mit einer DC-Seite des PIM 24 verbunden. Eine Wechselstrom (AC)-Seite des PIM 24 ist an einen entsprechenden Wechselspannungsbus 123 angeschlossen, wobei der Wechselspannungsbus 123 in Phasenleitungen oder Wicklungen der elektrischen Maschine 26 im dargestellten Beispiel Ausführungsform von 1 endet.
  • Ein Schaltvorgang des PIM 24 über den Schaltkreis 55 liefert letztlich eine Wechselspannung (VAC), die die elektrische Maschine 26 mit Strom versorgt. Die Sensoren 21B (siehe auch 2) können zum Messen der Phasenströme der elektrischen Maschine 26 verwendet werden, wobei zwei oder drei solcher Sensoren 21B für die exemplarische dreiphasige Ausführungsform von 1 verwendbar sind, wie sie von denjenigen mit gewöhnlichen Fähigkeiten in der Technik geschätzt werden. Die unter Spannung stehende elektrische Maschine 26 wiederum erzeugt ein Motordrehmoment, das einen Rotor 27 der elektrischen Maschine 26 dreht. Der Rotor 27 kann mechanisch mit einem Eingangselement 17 des Getriebes 14 gekoppelt werden, so dass die elektrische Maschine 26 als eine weitere Antriebsmaschine in einer hybriden elektrischen Ausführungsform des Antriebsstrangsystems 10 oder als einzige Antriebsmaschine in einer batterieelektrischen Version des Antriebsstrangsystems 10 eingerichtet ist, wenn der Motor 12 weggelassen wird.
  • Das Antriebsstrangsystem 10 kann auch ein Hilfsleistungsmodul (rechargeable energy storage system, APM) 19 beinhalten, das wie dargestellt elektrisch mit dem Gleichspannungsbus 23 verbunden ist. Das APM 19 kann als Gleichspannungswandler eingerichtet werden, der in der Lage ist, den Spannungspegel von einem auf dem Gleichspannungsbus 23 vorhandenen Pegel auf einen Hilfs-/Niederspannungspegel zu reduzieren, der zum Laden einer Hilfsbatterie (BAUX) 122 und/oder angeschlossener Niederspannungsanlagen geeignet ist. In einer Kraftfahrzeuganwendung, wie beispielsweise dargestellt, kann die Hilfsbatterie 122 eine 12-15V Blei-Säure-Batterie sein. Der hierin als Teil des PIM 24 beschriebene Schaltkreis 55 kann alternativ verwendet werden, um Schaltfunktionen des APM 19, wie sie in einer unterbrochenen Umrandung innerhalb des APM 19 dargestellt sind, oder anderer elektronischer Geräte, die nicht in den Abbildungen dargestellt sind, auszuführen, z.B. Leistungsverstärker und Schaltnetzteile.
  • Das Antriebsstrangsystem 10 von 1 beinhaltet einen Mikrocontroller (MC) 50, der mit dem PIM 24 und der elektrischen Maschine 26 in Verbindung steht, z.B. über ein Controller-Flächennetzwerk, eine serielle Peripherieschnittstelle (SPI) oder eine andere geeignete Kommunikationsverbindung oder ein anderes Protokoll. Obwohl als einheitliches Gerät dargestellt, kann der Mikrocontroller 50 alternativ als verteiltes Steuerungsnetzwerk von Steuergeräten eingerichtet werden. Die Verbindung des Mikrocontrollers 50 mit dem PIM 24 und der elektrischen Maschine 26 kann verschiedene andere Übertragungsleiter und/oder drahtlose Steuerverbindungen beinhalten, die zum Senden/Empfangen von Steuer- und Rückmeldesignalen (Pfeil CCo) geeignet sind, wobei die Steuer- und Rückmeldesignale (Pfeil CCo) Schaltsteuersignale 13 und ein Gate Resistance Selection Signal (Rg) beinhalten, die beide in 3 dargestellt und im Folgenden näher beschrieben sind.
  • Der Mikrocontroller 50 beinhaltet einen Mikroprozessor (P) und einen greifbaren, nichtflüchtigen Speicher (M), einschließlich eines Nur-Lese-Speichers in Form von optischen, magnetischen oder Flash-Speicher. Der Mikrocontroller 50 kann auch ausreichende Mengen an Direktzugriffsspeicher und elektrisch löschbarem programmierbarem Nur-Lese-Speicher sowie einen Hochgeschwindigkeitstakt, eine Analog-Digital- und Digital-Analog-Schaltung, eine Ein-/Ausgabeschaltung und Vorrichtungen sowie eine entsprechende Signalkonditionierung und Pufferschaltung beinhalten. Computerlesbare Anweisungen werden im Speicher (M) aufgezeichnet, der ein Verfahren 100 verkörpert, dessen Beispiel später unter Bezugnahme auf 9 offenbart wird. Die Ausführung einer solchen Logik durch den Prozessor (P), die als Reaktion auf den Empfang eines Satzes von Eingangssignalen (Pfeil CCI) einschließlich der gemessenen Leistungswerte des Schaltkreises 55 durchgeführt wird, bewirkt schließlich, dass der Mikrocontroller 50 den Betrieb des Schaltkreises 55 regelt.
  • Unter Bezugnahme auf 2 beinhaltet eine elektrische Schaltung 51 den Mikrocontroller 50 und eine Vielzahl von Schaltkreisen 55, die jeweils mit dem HV-Spannungsbus 23 verbunden sind. Die Schaltkreise 55 steuern wie dargestellt den Betrieb eines Hoch-/Ober- oder Nieder-/Niederhalbleiterschalters 34 bzw. 134. Somit können die Halbleiterschalter 34 und 134 als Teil eines gegebenen Schaltkreises 55 oder als davon getrennt in verschiedenen Ausführungsformen betrachtet werden. Wie hierin und in der Technik verwendet, beziehen sich die Begriffe „Hochschalter“ und „oberer Schalter“ auf Halbleiterschalter, die mit einer höher potenzialen/positiven (+) Schiene eines Niederspannungsantriebskreises verbunden sind, der zur Versorgung der Schaltkreise 55 verwendet wird, d.h. eine Spannung aufweist, die niedriger ist als die des Gleichspannungsbusses 23, während sich „Niedrigschalter“ oder „unterer Schalter“ auf Halbleiterschalter bezieht, die mit der unteren Potentialschiene verbunden sind, wie beispielsweise die angegebene negative (-) Busschiene.
  • Ein Zwischenkreiskondensator (CL) kann über den positiven (+) und negativen (-)Stromschienen stromaufwärts der Schaltkreise 55 platziert werden. Die hier verwendeten Begriffe „stromaufwärts“ und „stromabwärts“ geben die relative Position in Bezug auf eine angetriebene Last an, in diesem Fall die Phasenwicklungen/Wechselspannungsbus 123 der in 1 dargestellten elektrischen Maschine 26. Somit wird eine bestimmte Hardwarekomponente, die sich in der Nähe der angetriebenen Last befindet, hierin auch als „stromabwärts“ im Vergleich zu Hardwarekomponenten bezeichnet, die sich weiter von der angetriebenen Last entfernt befinden.
  • Wie von den Fachleuten geschätzt, können die Halbleiterschalter 34 und 134 als Teil des PIM 24 in der in 1 dargestellten exemplarischen Anwendung verwendet werden und so bei Bedarf zum Invertieren einer Gleichspannung in eine Wechselspannung und umgekehrt eingesetzt werden, z.B. als Reaktion auf binäre Schaltkontroll-/Modulationssignale, die als Teil der Ausgangssignale (Pfeil CCo) vom Mikrocontroller 50 gesendet werden. Die exemplarische dreiphasige Umsetzung von 2, d.h. mit ihren drei Schaltpaaren aus oberen Schaltern 34 und unteren Schaltern 134, ist jedoch exemplarisch und nicht einschränkend, mit anderen Anwendungsmöglichkeiten der oben offenbarten Schaltkreise 55, z.B. im Rahmen der APM 19 von 1.
  • Der Mikrocontroller 50 empfängt Schaltungsmessungen von der Vielzahl der Sensoren 21, die in 2 als Sensoren 21A, 21B und 21C dargestellt sind, für drei exemplarische Schaltungsmessungen, wobei der Mikrocontroller 50 dies als Teil des gemeinsamen Eingangssignalsatzes (Pfeil CCI) tut. So kann beispielsweise ein gegebener Sensor 21A, 21B und 21C verwendet werden, um eine entsprechende der Busspannung (VDC) am Gleichspannungsbus 23, die oben genannten individuellen Phasenströme (IPH) und eine Temperatur der Schaltkreise 55 zu messen, z.B. eine Schalterverbindung oder Chiptemperatur eines physikalischen Chips, auf dem sich die Halbleiterschalter 34 und 134 befinden.
  • Als Reaktion auf diese Schaltungsmessungen berechnet und/oder greift der Mikrocontroller 50 auf eine Nachschlagetabelle aus dem Speicher (M) zu, wobei die exemplarische Nachschlagetabelle durch solche Schaltungsmessungen indiziert oder referenziert wird. Der Mikrocontroller 50 verwendet die Schaltungsmessungen, um entsprechende Schaltsteuerwerte und Gate-Widerstandsidentitäten zu berechnen/auswählen und als Teil der Ausgangssignale (Pfeil CCo) binäre Ein-/Ausschaltsteuersignale und ein Gate-Widerstandsauswahlsignal an die Schaltkreise 55 zu übertragen, wie nun mit Bezug auf 3 beschrieben wird.
  • 3 stellt den Schaltkreis 55 für einen bestimmten Halbleiterschalter dar, in diesem Fall einen oberen Halbleiterschalter 34. Jeder der oberen und unteren Halbleiterschalter 34 und 134 von 2 weist zur Veranschaulichung einen entsprechenden Schaltkreis 55 auf, mit nur einem Halbleiterschalter 34 und einem Schaltkreis 55, wie in 3 dargestellt. Ein einzelner Mikrocontroller 50 kann verwendet werden, um die verschiedenen Schaltkreise 55 zu steuern, z.B. über SPI oder ein anderes geeignetes Kommunikationsprotokoll, wie vorstehend beschrieben. Der Mikrocontroller 50 empfängt die oben genannten Schaltungsmessungen, wie die gemessene Busspannung (VDC), die momentanen Phasenströme (IPH) und die Temperatur (TEMP), um einen entsprechenden Betriebsbereich, z.B. der angetriebenen Last, zu bestimmen, wie er nachfolgend unter besonderer Berücksichtigung von 5 näher erläutert wird. Basierend auf dem identifizierten Betriebsbereich überträgt der Mikrocontroller 50 binäre (Ein/Aus-)Schaltsteuersignale 11, z.B. PWM-Signale wie dargestellt, PDM-Signale oder Signale, die mit anderen geeigneten Modulationsverfahren erzeugt werden, und ein Gate-Widerstand (Rg)-Auswahlsignal 13 an eine optionale Gate-Treiber-Integrierschaltung (IC) 30 des Schaltkreises 55 oder direkt vom Mikrocontroller 50.
  • Nach dem Gate-Treiber IC 30 in der veranschaulichten Ausführungsform sind zwei Paare von Pufferschaltern 32 (d.h. vier Pufferschalter 32) auf der positiven (+) und negativen (-) Schiene angeordnet, die die Schalter 32 versorgen. Das heißt, die Schalter (Sa, Sc) und (Sb, Sd) bilden die beiden Pufferschalterpaare 32 und sind jeweils mit den oben genannten positiven (+) und negativen (-) Busschienen (Niederspannung in Bezug auf den Hochspannungsbus 23 von 1) verbunden, um hohe bzw. niedrige Schalter der angezeigten Paare zu bilden. Eine unterschiedliche Anzahl von Pufferschaltern 32 kann in anderen Implementierungen verwendet werden. Das heißt, während im folgenden Beispiel vier Pufferschalter 32 (zwei Schalter 32 auf der positiven Schiene und zwei Schalter auf der negativen Schiene) für ausgewählte drei Betriebsbereiche verwendet werden können, kann man in anderen Ausführungsformen mehrere Pufferschalter 32 verwenden, um z.B. zusätzliche Betriebsbereiche zu realisieren. So können beispielsweise drei Schalter 32 auf jeder der positiven und negativen Schienen verwendet werden, um bis zu sieben verschiedene Betriebsbereiche zu ermöglichen usw.
  • Der Schaltkreis 55 beinhaltet weiterhin zwei Paare von Gate-Widerständen 40, insbesondere erste, zweite, dritte und vierte Gate-Widerstände 40, die jeweils mit Rg1_ON, Rg2_ON, Rg1_OFF und Rg2_OFF bezeichnet sind. Auch hier kann die tatsächliche Anzahl der Gate-Widerstände 40 je nach Anwendung variieren, wobei in den veranschaulichten exemplarischen Ausführungsformen mindestens vier solcher Gate-Widerstände 40 vorgesehen sind. Jeder der Gate-Widerstände 40 weist ein entsprechendes Eingangs-/Stromaufwärtsende 41 und ein Ausgangs-/Stromabwärtsende 42 auf, wobei die stromabwärts gerichteten Enden 42 jedes der Gate-Widerstände 40 elektrisch mit einem Gate-Anschluss (G) des Halbleiterschalters 34 verbunden sind, der durch den Schaltkreis 55 gesteuert wird. Die Emitterklemme (E) und die Kollektorklemme (C) des Halbleiterschalters 34 sind ebenfalls dargestellt, wobei die restlichen Komponenten der elektrischen Schaltung 51 von 2 aus Gründen der Einfachheit aus 3 weggelassen wurden.
  • Die Pufferschalter 32 (Sa, Sb, Sc und Sd), d.h. die jeweiligen ersten, dritten, zweiten und vierten Pufferschalter 32, verfügen ebenfalls über entsprechende Gate-Anschlüsse (G). Bei der Konfiguration als exemplarische MOSFETs, wie dargestellt, haben die Pufferschalter 32 einen entsprechenden Source-Anschluss (S), der mit den Eingangs-/ Stromaufwärtsende 41 der Gate-Widerstände 40 verbunden ist. Die jeweiligen Drain-Klemmen (D) der gleichen Pufferschalter 32 sind daher mit der positiven (+) Spannung der Treiberschaltung, d.h. VG + für die beiden oberen Pufferschalter (Sa und Sb), und mit der negativen (-) Spannungsbusschiene (VG-) für die beiden unteren Schalter (Sc und Sd) verbunden.
  • Wie dargestellt, kann der optionale Gate-Treiber IC 30 an die Gate-Anschlusss (G) der Pufferschalter 32 angeschlossen werden, so dass der Gate-Treiber IC 30, der auf Anweisungen des Mikrocontrollers 50 reagiert, den Ein-/Ausschaltzustand der Pufferschalter 32 steuert. Auf diese Weise kann mit dem Gate-Treiber IC 30 der Spannungspegel gesteuert werden, der an die Gate-Anschluss (G) des Halbleiterschalters 34 geliefert wird, in diesem Fall als IGBT dargestellt. Der Mikrocontroller 50 ist in Verbindung mit dem Gate-Treiber IC 30 für jeden Halbleiterschalter 34, der in Betrieb ist, und ist eingerichtet, um als Reaktion auf den Satz von Schaltungsmessungen, der in den Eingangssignalen (CCI) enthalten ist, auf seinen Speicher (M) und die eventuell darin befindlichen Nachschlagetabellen zuzugreifen.
  • Die optionale(n) Nachschlagetabelle(n) werden durch die empfangenen Schaltungsmessungen indiziert oder referenziert, was es dem Mikrocontroller 50 ermöglicht, modengeeignete Schaltsteuerwerte und Gate-Widerstandsidentitäten aus der Nachschlagetabelle basierend auf den Schaltungsmessungen auszuwählen und die Ein-/Ausschaltsteuersignale 11 und das Gate-Widerstandsauswahlsignal 13 an den Gate-Treiber IC 30 zu übertragen, um dadurch einen jeweiligen Ein-/Aus-Zustand jedes der Pufferschalter 32 auszuwählen.
  • Die in 3 dargestellte Schaltungstopologie des Schaltkreises 55 kann in einigen Ausführungsformen modifiziert werden, um einen zusätzlichen Schutz des Halbleiterschalters 34 zu gewährleisten. Dies kann unter Verwendung eines optional aktiven oder passiven Klemmkreises 45 oder 46 gemäß den 4A und 4B erreicht werden, die beide elektrisch mit dem Halbleiterschalter 34 verbunden und eingerichtet sind, um die Gate-Spannung zum Halbleiterschalter 34 als Reaktion auf eine Schwellenspannung über dem Halbleiterschalter 34 zu reduzieren, aber auf unterschiedliche Weise arbeiten. Andere mögliche Ansätze sind die Verwendung einer DESAT-Fehlererkennungsschaltung (Entsättigung) oder die Verwendung eines IGBT-Stromsensors (On-Die Current Sensor) zur Erkennung eines Kurzschluss-/Überstrombedarfs. In einer solchen Ausführungsform kann die Schaltungstopologie auf die Verwendung eines Klemmkreises wie die exemplarischen Klemmkreise 45 und 46 der 4A bzw. 4B verzichten.
  • In der aktiv gesteuerten/aktiven Ausführungsform von 4A ist der Klemmkreis 45 zwischen dem Gate-Treiber IC 30 und dem Kollektoranschluss (C) des Halbleiterschalters 34 positioniert. Der Klemmkreis 45 kann eine Zenerdiode (D1) in Reihe mit einer Diode (D2) und einem Widerstand (R1) beinhalten. Zwischen Diode (D1) und Widerstand (R1) ist ein RC-Paar 47 (Widerstand R2 und Kondensator C1) angeordnet, wobei der Klemmkreis 45 eingerichtet ist, um den Halbleiterschalter 34 während eines Fehlerzustandes vor zu hoher Spannung zu schützen.
  • Wenn im Betrieb die in 3 dargestellten Pufferschalter 32 und/oder die in 3 dargestellten Gate-Widerstände 40, die aus Gründen der Übersichtlichkeit in den 4A und 4B weggelassen wurden, irgendwie ausfallen oder nicht mehr wie vorgesehen funktionieren, kann die an das Gate (G) des Halbleiterschalters 34 gelieferte Steuerspannung die Nennspannungsgrenzen des Halbleiterschalters 34 überschreiten. Die Zenerspannung der Zenerdiode (D1) kann so gewählt werden, dass bei Überschreiten der Zenerspannung ein Strom durch Diode (D2) und Widerstand (R1) zum Gate-Treiber IC 30 frei fließen kann. Der Strom kann vom Gate-Treiber IC 30 gelesen werden, was bewirkt, dass der Gate-Treiber IC 30 mit einer entsprechenden Schaltsteueraktion der Pufferschalter 32 reagiert, möglicherweise den Mikrocontroller 50 über einen bestimmten Fehler informiert und/oder den Schaltvorgang des Halbleiterschalters 34 unterbricht.
  • Die passiv gesteuerte/passive Ausführungsform von 4B und des veranschaulichten Klemmkreises 46 funktioniert mit dem gleichen Effekt, jedoch in einer Weise, die keine programmierte Funktionalität des Gate-Treibers IC 30 oder dessen Steuerung erfordert. Somit ist der Klemmkreis 46 nicht mit dem Gate-Treiber IC 30 verbunden. Die Widerstände (R1) und (R2) von 4A werden wie dargestellt neu angeordnet, wobei eine oder zwei Serien-Zenerdioden (D1) den Strom während eines Spannungsüberschwingungszustandes zurück zur Gate-Anschluss (G) des Halbleiterschalters 34 führen. Die Schaltungstopologie von 4B reduziert daher die Schaltgeschwindigkeit des Halbleiterschalters 34, indem sie dessen Gate-Spannung oder das Potential über dem Halbleiterschalter 34 effektiv reduziert.
  • 5 stellt eine exemplarische Leistungskarte 60 dar, die eine Vielzahl von verschiedenen Betriebsbereichen definiert, die bei der Steuerung des in den 1-3 dargestellten Schaltkreises 55 verwendet werden können. In einer nicht einschränkenden exemplarischen Ausführungsform sind drei verschiedene Betriebsbereiche 62, 64 und 66 zur besseren Übersichtlichkeit jeweils mit Reg-1, Reg-2 und Reg-3 gekennzeichnet. Das Kennfeld 60 wird durch den momentanen Phasenstrom (IPH) auf der horizontalen Achse referenziert oder indiziert, wobei der Strom in Ampere (A) und die Busspannung (VDC) auf der vertikalen Achse dargestellt werden. Ein Perimeter 61 des Kennfeld 60 bildet das oben beschriebene Worst-Case-Szenario, das in Form von Busspannung und Phasenstrom definiert ist. Während in der veranschaulichenden Ausführungsform von 5 drei Betriebsbereiche 62, 64 und 66 dargestellt sind, können im Rahmen der Offenbarung mehr als drei oder nur zwei Betriebsbereiche verwendet werden, um eine gewünschte Steuergenauigkeit zu erreichen. Die verschiedenen Bereiche können durch den entsprechenden Leistungspegel, d.h. Spannung x Strom, definiert werden. Der Mikrocontroller 50 kann einen Bereich basierend auf dem aktuellen Leistungspegel auswählen oder die Bereiche in Teilbereiche usw. unter Verwendung der berechneten Leistung oder anderer geeigneter Parameter unterteilen. Daher ist die veranschaulichte Beispielanwendung nicht als Einschränkung gedacht.
  • Unter Bezugnahme auf 6 kann eine exemplarische Nachschlagetabelle 70 im Speicher (M) des in den 1 und 2 dargestellten Mikrocontrollers 50 aufgezeichnet werden. Die Informationen in der Nachschlagetabelle 70 entsprechen der Ausführungsform von 5 und listen somit drei Betriebsbereiche (Reg-1, Reg-2 und Reg-3) auf. Andere Implementierungen können zwei Betriebsbereiche oder mehr als drei Betriebsbereiche verwenden, abhängig vom gewünschten Grad der Leistungssteigerung. Die Nachschlagetabelle 70 enthält auch einen Gate-Widerstandscode (Rg-Code (13)), der dem Gate-Widerstandsauswahlsignal 13 von 3 entspricht, z.B. einen numerischen Bitcode wie 01, 10 und 11, den der Mikrocontroller 50 schließlich an den Gate-Treiber IC 30 überträgt.
  • Mit anderen Worten, der Mikrocontroller 50, der mit dem Gate-Treiber IC 30 in Verbindung steht, kann automatisch auf die Nachschlagetabelle 70 zugreifen, die auf den Empfang des oben genannten Satzes von Schaltungsmessungen reagiert, um geeignete Schaltsteuerwerte auszuwählen oder anderweitig solche Werte zu berechnen oder zu bestimmen, die in 6 als „PWM“ und „AUS“ dargestellt sind, und Gate-Widerstandsidentitäten der jeweiligen Gate-Widerstände 40, die als Auswahlsignal 13 kodiert sind. Der Gate-Treiber IC 30 empfängt diese Informationen vom Mikrocontroller 50. Als Reaktion darauf sendet der Gate-Treiber IC 30 Schaltsteuersignale (z.B. PWM) an die Pufferschalter 32 (Sa, Sb, Sc, Sd), um den entsprechenden EIN/AUS-Leitungszustand der einzelnen Pufferschalter 40 wie dargestellt individuell zu wählen. Außerdem ist die Beziehung zwischen Rg1 und Rg2 so, dass Rg1_OFF immer größer als Rg2_OFF ist, aber das gleiche gilt nicht unbedingt für die ON-Widerstände. Somit kann die Auswahl der Istwerte der Gate-Widerstände experimentell/offline für eine gegebene Anwendung bestimmt werden.
  • Beim Betrieb im Bereich 62 (Reg-1) von 5 sind beispielsweise sowohl die Busspannung als auch die Phasenströme hoch. Die Pufferschalter 32 (Sa und Sc) werden über PWM oder andere Schaltsteuersignale 11 gesteuert und das andere Pufferschalterpaar 32 (Sb und Sd) wird gedreht und gehalten. Somit liegen die in 3 mit Rg1_ON und Rg1_OFF bezeichneten Gate-Widerstände 40 im Leiterbahn von den aktiv gesteuerten Pufferschaltern 32 zur Gate-Anschluss (G) des Halbleiterschalters 34. Die Temperatur kann als Teil des vorliegenden Ansatzes betrachtet werden, z.B. wenn man im Bereich 62 mit niedriger Chip- oder Schalterverbindungstemperatur arbeitet, kann man eine schnellere Abschaltung verwenden.
  • Im Bereich 64 von 5 (Reg-2) werden das Pufferschalterpaar 32 (Sb und Sd) über die Schaltsteuersignale 11 und das Pufferschalterpaar 32 (Sa und Sc) gedreht und gehalten. Somit sind die in 3 mit Rg2_ON und Rg2_OFF gekennzeichneten Gate-Widerstände in der Leiterbahn von den aktiv gesteuerten Pufferschaltern 32 zum Gate-Anschluss (G) des Halbleiterschalters 34 platziert.
  • Der Betrieb im Bereich 66 (Reg-3) von 5 ist für den Betrieb mit geringerer Leistung in Bezug auf die Leistungsstufen der Bereiche 62 (Reg-1) und 64 (Reg-2) reserviert. Hier werden die Pufferschalter 32 (Sa, Sb, Sc und Sd) aktiv gesteuert und die vier Gate-Widerstände 40 auf Leiterbahnen zum Gate-Anschluss (G) platziert. Wie sich bei der Betrachtung der 5 und 6 zeigt, ist der Mikrocontroller 50 in der Lage, den Gate-Widerstand zum Halbleiterschalter 34 bei abnehmender Busspannung (VDC) selektiv zu reduzieren, indem er spezifische Pufferschalter 32 zum aktiven Schalten und spezifische Pufferschalter 32 zum Drehen und Halten im ausgeschalteten Zustand wählt. Als Ergebnis der selektiven Reduzierung des Gate-Widerstands vor der Gate-Anschluss (G) zum Halbleiterschalter 34 basierend auf Spannung oder Strom bei einer gegebenen Verbindungstemperatur kann die Schaltgeschwindigkeit des Halbleiterschalters 34 in Betriebsarten mit niedrigerer Leistung erhöht werden, während der Gate-Widerstand erhöht werden kann, um die Schaltgeschwindigkeit in Betriebsarten mit höherer Leistung zu reduzieren.
  • 7 stellt einen exemplarischen Phasenabschnitt 58 mit Halbleiterschaltern 34 und 134 dar, die als die jeweiligen oberen und unteren Schalter angeordnet sind. Somit ist der Halbleiterschalter 34 mit der positiven (+) Schiene und der Halbleiterschalter 134 mit der negativen (-) Schiene des Gleichspannungsbusses 23 verbunden. Zwei separate Gate-Treiber-ICs 30 dienen zur Steuerung der Schalter 34 und 134. Aus Gründen der Übersichtlichkeit und Einfachheit wurde in 7 auf den Mikrocontroller 50 der 1-3 verzichtet. Die Pufferschalter 32, die den Halbleiterschalter 34 steuern, sind mit SH1, SH2, SL1 und SL2 gekennzeichnet, wobei „H“ die Position des oberen/hohen Schalters und „L“ die Position des unteren/niedrigen Schalters darstellt. Ebenso sind die Pufferschalter 32 des Halbleiterschalters 134 mit SH3, SH4, SL3 und SL4 mit der gleichen Nomenklatur gekennzeichnet. Jeder der Schalter 34 und 134 weist daher zwei Pufferschalterpaare 32 auf, wobei jedes Paar High-Side- und Low-Side-Schalter aufweist, die wiederum als Beispiel-MOSFETs dargestellt sind.
  • Die 1-7 können daher verwendet werden, um eine Schaltsteuerstrategie beim Betreiben einer angetriebenen Last zu implementieren, wie beispielsweise das Beispiel einer elektrischen Maschine 26 aus 1. Eine solche Strategie kann beispielsweise das Empfangen des Satzes von Schaltungsmessungen über den Mikrocontroller 50 beinhalten, dann das Auswählen der Schaltsteuerwerte und Gate-Widerstandsidentitäten aus einer Nachschlagetabelle, z.B. der Nachschlagetabelle 70 von 6, basierend auf dem Satz von Schaltungsmessungen. Der Mikrocontroller 50 überträgt dann die Ein-/Ausschaltsteuersignale 11 und ein Gate-Widerstandsauswahlsignal 13 (3), das jeweils den Schaltsteuerwerten und den Gate-Widerstandsidentitäten aus der Nachschlagetabelle 70 entspricht, an den Gate-Treiber IC 30, um dadurch einen entsprechenden Ein-/Ausschaltzustand der Pufferschalter 32 beim Antreiben der elektrischen Maschine 26 oder einer anderen angetriebenen Last auszuwählen.
  • Die Fehlerdiagnose nach dem Verfahren 100 kann unter Bezugnahme auf die 8 und 9 verstanden werden. Obwohl solche Fehler bei bestimmten Schaltereignissen unentdeckt bleiben können, löst das Verfahren 100 Fehlercodes in anderen Schaltzuständen oder Regionen aus. Es ist möglich, dass einige Fehler für einige wenige Schaltvorgänge unerkannt bleiben. Bei Vorhandensein einer hohen Zwischenkreisspannung am Kondensator CL von 2 kann beispielsweise ein niedriger als ein Soll-Gate-Widerstand beim Ausschalten ein Überschwingen der Hochspannung am Halbleiterschalter 34 oder 134 auslösen. Ein solcher Fehlermodus kann vermieden werden, z.B. aktive Fräserklemmung, transiente Spannungsunterdrückung (TVS) Dioden wie in dem oben beschriebenen aktiven Klemmkreis von 4A oder On-Chip-Stromabtastung bei Verwendung in Verbindung mit Busspannungsmessungen zur optimalen Umschaltung.
  • Der Mikrocontroller 50 kann daher mit einer Tabelle von Fehlercodes programmiert werden, die verschiedenen logischen Zustandskombinationen der Pufferschalter 32 entsprechen, und um eine Steueraktion unter Verwendung einer Tabelle von Fehlercodes auszuführen, die auf das Erfassen einer der 256 insgesamt möglichen logischen Zustandskombinationen reagiert, von denen achtzehn in 8 dargestellt sind, und zwölf einer falschen Auswahl der Gate Widerstände entsprechen.
  • Das heißt, die Soll-Zustandszahlen sind in 8 ganz links dargestellt. Bei acht in 7 dargestellten Gesamtpufferschaltern 32 gibt es 28 verschiedene Logikzustände, die sich ergeben können, d.h. 256 insgesamt eindeutige Logikzustände. Jedem Logikzustand ist in der Logik des Mikrocontrollers 50 eine eindeutige Identifizierungsnummer im Bereich von 1 bis 256 zugeordnet. Von den 256 möglichen Logikzuständen sind sechs der Zustände normale (N) Betriebszustände und 238 davon Fehlerzustände. Die restlichen zwölf Fehlerzustände (F) sind für die vorliegende Topologie einzigartig, wobei solche Logikzustände (F) zu einer falschen Auswahl der Gate-Widerstände und des zugehörigen Gate-Widerstands führen, mit diesem Ergebnis mit der Bezeichnung „Inc. Rg“. Daher kann die gewünschte Fehlerbehandlung im Speicher (M) des Mikrocontrollers 50 kodiert und bei der laufenden Steuerung des Schaltkreises 55 verwendet werden.
  • Eine exemplarische Ausführungsform des Verfahrens 100 ist in 9 dargestellt. Die Verwendung des Verfahrens 100 bietet eine Möglichkeit, bestimmte Fehler in Echtzeit in einem System zu behandeln, das den offenbarten Schaltkreis 55 verwendet. So kann beispielsweise der Mikrocontroller 50 mit einer Tabelle der entsprechenden Fehlercodes programmiert werden, die den verschiedenen Logikzuständen entsprechen. Die Pufferschalter 32, die ein bestimmtes Schaltpaar bilden, d.h. (Sa und Sc) oder (Sb und Sd) von 3, sollten entgegengesetzte leitende Zustände aufweisen, d.h. wenn der Schalter (Sa) EIN/leitend ist, ist der Schalter (Sc) AUS/nichtleitend und umgekehrt. So können, wie zu erwarten, bestimmte Fehler wie Überstrom / Durchschießen oder eine Stromungleichheit vorliegen, wenn die Pufferschalter 32 eines bestimmten Schalterpaares gleichzeitig EIN oder AUS sind oder EIN oder AUS auf eine andere Weise als für einen bestimmten Schaltzustand erwartet. Somit können unterschiedliche Schaltfehler vom Mikrocontroller 50 in Echtzeit durch Auswertung der jeweiligen logischen Zustände der einzelnen Pufferschalter 32 erkannt werden.
  • Beginnend nach der Initialisierung (*) des Mikrocontrollers 50 und mit Bezug auf die Steuerung eines einzelnen exemplarischen Halbleiterschalters 34 zur Vereinfachung erkennt der Mikrocontroller 50 definierte Fehler in den Schritten S101, S103, S105 und S107. Der Mikrocontroller 50 kann das Vorhandensein solcher Fehler unter Verwendung von gemeldeten Ein/Aus-Logik-Zustandssignalen oder gemessenen Spannungen oder anderen geeigneten Erkennungsstrategien erkennen.
  • Bei Schritt S101 bestimmt der Mikrocontroller 50, ob eine Überstrom-/Shoot-Through-Bedingung des Halbleiterschalters 34 erkannt wurde. Das Verfahren 100 fährt mit Schritt S102 fort, wenn eine solche Überstrom-/Shoot-Through-Bedingung erkannt wird.
  • Schritt S102 beinhaltet das Beenden der Gate-Spannung zum Halbleiterschalter 34, um dadurch den Halbleiterschalter 34 auszuschalten, und dann das Aufzeichnen eines entsprechenden Fehlercodes im Speicher (M) des Mikrocontrollers 50, bevor mit Schritt S108 begonnen wird.
  • Bei Schritt S103 bestimmt der Mikrocontroller 50, ob eine aktuelle Ungleichgewichtsfehlerbedingung erkannt wird. Das Verfahren 100 fährt mit Schritt S104 fort, wenn eine solche Fehlerbedingung erkannt wird.
  • Bei Schritt S104 zeichnet der Mikrocontroller 50 einen entsprechenden Fehlercode in seinem Speicher (M) auf, bevor er mit Schritt S108 weitermacht.
  • Schritt S105 beinhaltet das Erkennen einer falschen Auswahl der Gate-Widerstände 40, wobei Beispiele für solche Logikzustände in 8 dargestellt sind. Das Verfahren 100 fährt mit Schritt S106 fort, wenn diese Bedingung erkannt wird.
  • Schritt S106 beinhaltet das Bestimmen, ob der Klemmkreis 45 von 4A ausgelöst wurde. Wenn ja, fährt das Verfahren 100 mit Schritt S120 fort. Andernfalls ist das Verfahren 100 abgeschlossen (**).
  • Schritt S107 beinhaltet die Erkennung des Normalbetriebs, d.h. das Fehlen einer Fehlerbedingung. Der Normalbetrieb kann beispielsweise mit den in 8 als „N“ bezeichneten Logikzuständen übereinstimmen. Das Verfahren 100 ist abgeschlossen (**), wenn ein Normalbetrieb erkannt wird.
  • Bei Schritt S108 wartet der Mikrocontroller 50 eine kalibrierte Zeitspanne, um zu bestimmen, ob die bei Schritt S101, S103 oder S105 erfassten Fehlerbedingungen bestehen bleiben. Das Verfahren 100 fährt mit Schritt S110 fort, wenn die Fehler nach Ablauf der kalibrierten Dauer bestehen bleiben. Das Verfahren 100 ist abgeschlossen (**), wenn sich die Fehler selbst beseitigen oder anderweitig nicht mehr bestehen bleiben.
  • Bei Schritt S110 identifiziert der Mikrocontroller 50 einen aktuellen Betriebsbereich, z.B. aus den drei in 5 dargestellten exemplarischen Betriebsbereichen 62, 64 und 66. Das Verfahren 100 fährt mit Schritt S112 fort, wenn der Mikrocontroller 50 bestimmt, dass der Betrieb in Bereich 62 (Reg-1) fortgesetzt wird, mit Schritt S114, wenn der Mikrocontroller 50 den Betrieb in Bereich 64 (Reg-2) erkennt, und mit Schritt S116, wenn er in Bereich 66 (Reg-3) arbeitet.
  • Schritt S112 beinhaltet das Einstellen des Bereichs 62 (Reg-1) als „nicht verfügbar“ in der Logik des Mikrocontrollers 50 und dann das Beschränken des weiteren Betriebs auf Bereich 64 (Reg-2) als Steueraktion. Dadurch werden Leistung, Drehmoment und Strom in der Regelstrecke effektiv reduziert, z.B. das exemplarische Antriebsstrangsystem 10 aus 1. Für den Fall, dass der Betrieb in Bereich 64 (Reg-2) für den Mikrocontroller 50 nicht verfügbar ist, wie beispielsweise aufgrund von Betriebsgrenzen für die elektrische Maschine 26 oder andere angetriebene Lasten, thermische Grenzen oder andere definierte Grenzen, kann der Mikrocontroller 50 einen Diagnosecode im Speicher (M) speichern, der anzeigt, dass die definierten Bereiche 62, 64 und 66 für den Mikrocontroller 50 als Steueroptionen nicht verfügbar sind. Das Verfahren 100 fährt dann mit Schritt S118 fort.
  • Schritt S114 beinhaltet das Einstellen des Bereichs 64 (Reg-2) als „nicht verfügbar“ in der Logik des Mikrocontrollers 50 und beschränkt dann den weiteren Betrieb auf den Bereich 62 (Reg-1) als Steueraktion. Leistung, Drehmoment, Strom usw. der Regelstrecke werden effektiv erhöht. Für den Fall, dass der Betrieb in Bereich 62 (Reg-1) für den Mikrocontroller 50 nicht verfügbar ist, wie beispielsweise aus den oben mit Bezug auf Schritt S112 dargelegten Gründen, kann der Mikrocontroller 50 einen Diagnosecode im Speicher (M) speichern, der anzeigt, dass die Bereiche 62, 64 und 66 als Steueroptionen nicht verfügbar sind. Das Verfahren 100 fährt dann mit Schritt S118 fort.
  • Schritt S116 beinhaltet das Einstellen des Bereichs 66 (Reg-3) als „nicht verfügbar“ in der Logik des Mikrocontrollers 50 und beschränkt dann den Betrieb auf den Bereich 64 (Reg-2) als Steueraktion. Dadurch werden Leistung, Drehmoment und Strom der Regelstrecke erhöht. Für den Fall, dass der Betrieb in Bereich 64 (Reg-2) für den Mikrocontroller 50 nicht verfügbar ist, wie beispielsweise aus den oben mit Bezug auf Schritt S112 dargelegten Gründen, kann der Mikrocontroller 50 den Betrieb auf Bereich 62 (Reg-1) beschränken und einen Diagnosecode im Speicher (M) speichern, der den Betrieb in Bereich 62 anzeigt. Wenn der Betrieb in den Bereichen 62, 64 und 66 nicht als Steueroptionen verfügbar ist, kann der Mikrocontroller 50 einen weiteren Diagnosecode im Speicher (M) aufzeichnen, der ein solches Ergebnis anzeigt. Das Verfahren 100 fährt dann mit Schritt S118 fort.
  • Bei Schritt S118 bestimmt der Mikrocontroller 50, ob die Bereiche 62, 64 und 66 nicht verfügbar sind. Wie bereits erwähnt, wird ein Diagnosecode aufgezeichnet, wenn ein bestimmter Bereich 62, 64 oder 66 aufgrund geltender Grenzwerte nicht verfügbar ist. Somit kann Schritt S118 das Überprüfen des Vorhandenseins oder Fehlens solcher Diagnosecodes im Speicher (M) des Mikrocontrollers 50 beinhalten. Das Verfahren 100 fährt mit Schritt S120 fort, wenn der Betrieb in den Bereichen 62, 64 und 66 nicht als Steueroption verfügbar ist. Wenn einer oder mehrere der Bereiche 62, 64 und 66 verfügbar sind, ist das Verfahren 100 abgeschlossen (**).
  • Schritt S120 beinhaltet das Ausführen einer Steueraktion, die auf die Nichtverfügbarkeit der Bereiche 62, 64 und 66 reagiert. Eine solche Steueraktion kann dazu führen, dass der Betrieb des in 1 dargestellten PIM 24 oder einer anderen Vorrichtung unter Verwendung des Schaltkreises 55 abgeschaltet wird.
  • 10 ist ein schematisches Flussdiagramm, das eine mögliche Umsetzung der obigen Lehren darstellt, z.B. bei Verwendung mit dem Antriebsstrangsystem 10 aus 1. Die Eingangssignale (CCI) werden gemessen und in die vorstehend beschriebene Leistungskarte 60 mit Bezug auf 5 eingespeist, wobei der Mikrocontroller 50 die empfangenen Eingangssignale (CCI) mit den definierten Bereichen 62, 64 und 66 der Leistungskarte 60 vergleicht, um einen gewünschten Betriebsbereich (REGDES) entsprechend den Eingangssignalen (CCI) zu bestimmen. Das Verfahren 100 von 9 wird gleichzeitig verwendet, um verfügbare Bereiche (REGAVAIL) als aktuelle Steuerungsmöglichkeiten zu bestimmen.
  • Der gewünschte Betriebsbereich (REGDES) und die verfügbaren Bereiche (REGAVAIL) werden dann in einen Transition Management Logikblock (TRANS MGMT) 63 eingespeist, um den zu steuernden Bereich zu bestimmen. Kanten zwischen den definierten Bereichen 62, 64 und 66 sind weiter vom Design-Eckpunkt entfernt (d.h. höhere Phasenströme, höchste Gleichspannung und niedrigste Chip- oder Verbindungstemperatur). Daher kann eine Hystereseschleife als Übergangsmanagement-Logikblock (TRANS MGMT) 63 implementiert werden, um Rauschen zu vermeiden und einen reibungslosen Übergang zwischen den Bereichen 62, 64 und 66 zu gewährleisten.
  • Abhängig von den maximalen Amplituden oder Werten der Eingangssignale (CCI), d.h. der momentanen Phasenströme (IPH), der Zwischenkreisspannung (VDC) und der Temperatur (TEMP), gibt es außerdem maximal vier (4) Fälle, in denen der Auswahlcode für den Gate-Widerstand in einem grundlegenden elektrischen Zyklus des Motorstroms geändert wird. Somit kann die Topologie von 10 eingerichtet werden, um die Sensorverzögerung, die Verarbeitungsverzögerung des Mikrocontrollers 50 und die Signallaufzeit bei der Auswahl des Betriebsbereichs zu berücksichtigen. Die Bereichsauswahl muss nicht auf der Schaltfrequenz liegen, sondern kann mit einer langsameren Geschwindigkeit erfolgen, die eher der Grundfrequenz der elektrischen Maschine 26 entspricht.
  • Der befohlene Bereich (REGcc) wird vom Logikblock 63 des Übergangsmanagements ausgegeben und in einen Zustandssteuerungslogikblock 65 eingespeist, der mit einer Nachschlagetabelle 170 gefüllt ist. Die Nachschlagetabelle 170 kann analog zur oben beschriebenen Nachschlagetabelle 70 aus 6 sein. In der Beispieltabelle 170 können die verschiedenen Pufferschalter 32, d.h. die Schalter Sa, Sb, Sc und Sd, und die entsprechenden Bereiche 62 (Reg-1), 64 (Reg-2) und 66 (Reg-3) aufgelistet werden. Wie vorstehend beschrieben, nehmen die Gate-Widerstände (Rg) mit dem Übergang von Bereich 62 (Reg-1) zu Bereich 64 (Reg-2) und von Bereich 64 zu Bereich 66 (Reg-3) ab. Basierend auf den in der Nachschlagetabelle 170 enthaltenen Werten gibt der Mikrocontroller 50 die Schaltsignale 13 von 1 als entsprechende binäre Statussignale (1, 0) aus, wobei ein logischer Zustand von 1 den angegebenen Pufferschalter 32 (Sa, Sb, Sc, Sd) zum Einschalten und ein Zustand von 0 den angegebenen Pufferschalter 32 zum Ausschalten anweist. Auf diese Weise werden optimale Schaltgeschwindigkeiten für den Halbleiterschalter 34 erreicht.
  • Der Schaltkreis 55, wenn er wie vorstehend beschrieben aufgebaut ist, ermöglicht somit sofortige Laufzeitentscheidungen und die Implementierung von modengeeigneten Gate-Widerstandswerten für den Halbleiterschalter 34, wie in 3 veranschaulicht. Der Betrieb des Schaltkreises 55 kann dazu beitragen, die Betriebseffizienz und den sicheren Betriebsbereich (SOA) des Halbleiterschalters 34 zu maximieren, d.h. die Spannungs-, Strom- und Sperrschichttemperaturbedingungen, über die der Halbleiterschalter 34 unbeschadet arbeitet.
  • Darüber hinaus kann der vorliegende Ansatz die Gemeinsamkeit des PIM 24 von 1 mit verschiedenen Konfigurationen des RESS 22, wie beispielsweise einer unterschiedlichen Anzahl von Batteriezellen, sowie mit verschiedenen Konfigurationen der elektrischen Maschine 26 erleichtern. Die vorliegende Lehre kann mit anderen Typen von Umrichtern und anderen Typen von Leistungsschaltern verwendet werden, die nicht ausdrücklich hierin beschrieben sind. Die daraus resultierende Reduzierung der Schaltverluste durch den aktivierten selektiven Einsatz von bereichsadäquaten Gate-Widerstandswerten, wenn der Schaltkreis 55 im Beispiel des Antriebsstrangsystems 10 von 1 oder batterie- oder brennstoffzellenbetriebener Alternativen verwendet wird, kann dazu beitragen, den Kraftstoffverbrauch oder die Energieeffizienz insgesamt zu erhöhen. Diese und andere damit verbundene Vorteile werden von denjenigen, die über gewöhnliche Fähigkeiten in dem Fachgebiet verfügen, angesichts der vorgenannten Offenbarung leicht geschätzt.
  • Während einige der bevorzugten Ausführungsformen und andere Ausführungsformen ausführlich beschrieben wurden, gibt es verschiedene alternative Designs und Ausführungsformen für die Praxis der vorliegenden Lehren, die in den beigefügten Ansprüchen definiert sind. Die Fachleute werden erkennen, dass Änderungen an den offenbarten Ausführungsformen vorgenommen werden können, ohne vom Umfang der vorliegenden Offenbarung abzuweichen. Darüber hinaus beinhalten die vorliegenden Konzepte ausdrücklich Kombinationen und Teilkombinationen der beschriebenen Elemente und Merkmale. Die detaillierte Beschreibung und die Figuren sind unterstützend und beschreibend für die vorliegende Lehre, wobei der Umfang der vorliegenden Lehre ausschließlich durch die Ansprüche definiert ist.

Claims (10)

  1. Ein Schaltkreis, umfassend: einen Halbleiterschalter mit einem Gate-Anschluss; erste, zweite, dritte und vierte Gate-Widerstände, die jeweils ein stromaufwärts angeordnetes Ende und ein stromabwärts angeordnetes Ende aufweisen, wobei das stromabwärts angeordnete Ende jedes Gate-Widerstands elektrisch mit dem Gate-Anschluss des Halbleiterschalters verbunden ist; erste, zweite, dritte und vierte Pufferschalter, die jeweils einen Gate-Anschluss und einen Source-Anschluss aufweisen, wobei der Source-Anschluss des ersten, zweiten, dritten und vierten Pufferschalters jeweils mit dem stromaufwärts angeordneten Ende des ersten, zweiten, dritten und vierten Gate-Widerstands verbunden ist; eine Vielzahl von Sensoren; und einen Mikrocontroller in Verbindung mit dem Gate-Treiber-IC und eingerichtet, um einen Satz von Schaltungsmessungen von der Vielzahl von Sensoren zu empfangen, und als Reaktion darauf, zu: Bestimmen, basierend auf dem Satz von Schaltungsmessungen, von Schaltsteuerwerten und Gate-Widerstandsidentitäten; und Übertragen von Ein-/Ausschaltsteuersignalen und einem Gate-Widerstandsauswahlsignal an den Gate-Treiber-IC, um dadurch einen jeweiligen Ein-/AusZustand der einzelnen Pufferschalter, der Ein-/Ausschaltsteuersignale und des Gate-Widerstandsauswahlsignals entsprechend den Schaltsteuerwerten und Gate-Widerstandsidentitäten auszuwählen.
  2. Der Schaltkreis nach Anspruch 1, ferner umfassend: eine integrierte Gate-Treiber-Schaltung (IC), die mit dem Gate-Anschluss jedes der ersten, zweiten, dritten und vierten Pufferschalter verbunden ist, wobei der Mikrocontroller mit dem Gate-Treiber-IC in Verbindung steht und eingerichtet ist, um ein Gate-Widerstandsauswahlsignal an den Gate-Treiber-IC zu übertragen, um dadurch einen jeweiligen Ein/Aus-Zustand jedes der Pufferschalter auszuwählen.
  3. Der Schaltkreis nach Anspruch 2, wobei der Gate-Treiber-IC programmiert ist, um einen Standardschaltzustand jedes der ersten, zweiten, dritten und vierten Pufferschalter als Reaktion auf die Schwellenspannung anzuweisen.
  4. Der Schaltkreis nach Anspruch 1, ferner umfassend: einen Klemmkreis, der elektrisch mit dem Halbleiterschalter verbunden ist und der eingerichtet ist, eine Gate-Spannung zum Halbleiterschalter, als Reaktion auf eine Schwellenspannung über dem Halbleiterschalter, zu erhöhen.
  5. Der Schaltkreis nach Anspruch 4, wobei der Klemmkreis ein passiver Klemmkreis ist, der mit dem Gate-Anschluss des Halbleiterschalters verbunden ist und eine Zenerdiode aufweist.
  6. Der Schaltkreis nach Anspruch 1, ferner umfassend: eine angetriebene Last, die mit dem Halbleiterschalter verbunden ist.
  7. Der Schaltkreis nach Anspruch 6, wobei der Schaltkreis als Teil eines elektrischen Systems mit einem Gleichstrom-(DC)-Spannungsbus und einer mehrphasigen elektrischen Maschine, die durch eine Vielzahl von Phasenströmen angetrieben wird, eingerichtet ist, der Satz von Schaltkreismessungen einen Gleichspannungspegel des Gleichspannungsbusses, einen momentanen Wert der Phasenströme und eine Temperatur des Halbleiterschalters beinhaltet, und die angetriebene Last ein Phasenabschnitt der mehrphasigen elektrischen Maschine ist.
  8. Der Schaltkreis nach Anspruch 7, wobei der Mikrocontroller mit einer Leistungsabbildung programmiert ist, die eine Vielzahl von verschiedenen Betriebsbereichen definiert, die jeweils bei der Temperatur durch den Gleichspannungspegel und die momentanen Phasenströme indiziert sind, und wobei der Mikrocontroller eingerichtet ist, um einen aktuellen Betriebsbereich der angetriebenen Last auf der Leistungsabbildung unter Verwendung des Satzes von Schaltungsmessungen zu bestimmen und mindestens einige der Gate-Widerstände basierend auf dem aktuellen Betriebsbereich aktiv zu schalten.
  9. Der Schaltkreis nach Anspruch 1, wobei der Mikrocontroller mit einer Tabelle von Fehlercodes programmiert ist, die einer Vielzahl von verschiedenen logischen Zustandskombinationen der Pufferschalter entspricht, und um eine Steueraktion unter Verwendung der Tabelle von Fehlercodes in Reaktion auf das Erfassen einer der verschiedenen logischen Zustandskombinationen auszuführen.
  10. Der Schaltkreis nach Anspruch 9, wobei die Tabelle der Fehlercodes 256 Gesamtfehlercodes beinhaltet, und wobei zwölf der 256 Gesamtfehlercodes einer falschen Auswahl der Gate-Widerstände durch den Mikrocontroller entsprechen.
DE102020100349.8A 2019-02-06 2020-01-09 Dynamisches gate-antriebssystem und steuerverfahren Pending DE102020100349A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/268,972 US10505538B1 (en) 2019-02-06 2019-02-06 Dynamic gate drive system and control method
US16/268,972 2019-02-16

Publications (1)

Publication Number Publication Date
DE102020100349A1 true DE102020100349A1 (de) 2020-08-20

Family

ID=68766399

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102020100349.8A Pending DE102020100349A1 (de) 2019-02-06 2020-01-09 Dynamisches gate-antriebssystem und steuerverfahren

Country Status (3)

Country Link
US (1) US10505538B1 (de)
CN (1) CN111740679A (de)
DE (1) DE102020100349A1 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7356340B2 (ja) * 2019-12-25 2023-10-04 株式会社タムラ製作所 ゲート駆動回路
CN111628760B (zh) * 2020-06-12 2023-05-26 深圳国人无线通信有限公司 一种栅压切换装置
CN113556119B (zh) * 2021-09-18 2021-12-07 成都万创科技股份有限公司 一种防误接可切换式隔离型数字输入电路
DE102022210647A1 (de) 2022-10-10 2024-04-11 Volkswagen Aktiengesellschaft Verfahren und Vorrichtung zum Betrieb eines Leistungshalbleiterelements

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766708A (ja) * 1993-08-30 1995-03-10 Fujitsu Ltd 入力バッファゲート
US6326819B1 (en) * 1999-11-15 2001-12-04 General Motors Corporation Current buffer for gate drive
JP4034178B2 (ja) * 2002-12-12 2008-01-16 株式会社リコー 出力バッファ回路
JP2005191677A (ja) * 2003-12-24 2005-07-14 Ricoh Co Ltd 差動出力バッファ回路及び差動出力バッファ回路を有する半導体装置
JP2011172425A (ja) * 2010-02-22 2011-09-01 Panasonic Corp 双方向スイッチのゲート駆動回路およびそれを用いたインバータあるいはマトリックスコンバータ
KR101449083B1 (ko) * 2010-05-06 2014-10-13 엘에스산전 주식회사 스위칭 게이트 드라이브
TWI523568B (zh) * 2011-02-15 2016-02-21 力林科技股份有限公司 發光二極體驅動裝置
US8884658B2 (en) * 2013-03-15 2014-11-11 Atieva, Inc. Inverter with parallel power devices
US10491095B2 (en) * 2014-10-06 2019-11-26 Ford Global Technologies, Llc Dynamic IGBT gate drive for vehicle traction inverters

Also Published As

Publication number Publication date
CN111740679A (zh) 2020-10-02
US10505538B1 (en) 2019-12-10

Similar Documents

Publication Publication Date Title
DE102020100349A1 (de) Dynamisches gate-antriebssystem und steuerverfahren
DE102015116690A1 (de) Dynamisches IGBT-Gate-Ansteuern für Fahrzeugtraktionsumrichter
DE60314292T2 (de) Spannungswandler-gerät, computerlesbares aufnahmemedium mit darauf aufgenommenen programm zur veranlassung des computers fehlerverarbeitung auszuführen, und fehlerverarbeitungsverfahren
DE102017123394A1 (de) Verfahren und system zur diagnose des schützfunktionszustandes in einem hochspannungsbordnetz
DE102011002467A1 (de) Systeme und Verfahren zum Deaktivieren eines Matrix-Umwandlers
DE102011085063A1 (de) Systeme und Verfahren zum Reduzieren harmonischer Störung in elektrischen Wandlern
DE112006002422T5 (de) Mehrfachumrichtersystem mit einem einzigen Controller und zugehöriges Betriebsverfahren
DE112013002881T5 (de) Vorrichtung und Verfahren zur Überwachung der Funktionstüchtigkeit eines Leistungsschalters
DE102011077099A1 (de) Systeme und Verfahren für das Reduzieren transienter Spannungsspitzen in Matrix-Wechselrichtern
DE102018114719A1 (de) Sperrschichttemperaturkompensierter gatetreiber
DE102013207339A1 (de) Passive entladeschaltung für einen hochspannungs-gleichstrombus eines fahrzeugs
DE102014116629A1 (de) Treiber für eine drehende elektrische Maschine und elektrische Servolenkungvorrichtung
DE102011108495A1 (de) Aktives Strommanagement eines Leistungsmoduls zur Wirkungsgradverbesserung
DE102016222163B3 (de) Kraftfahrzeug-Bordnetz und Verfahren zum Betrieb eines Kraftfahrzeug-Bordnetzes
DE102017104983A1 (de) Dynamischer igbt-gate-treiber zur reduzierung von schaltverlust
DE112014002281T5 (de) Entladesteuerungsvorrichtung
DE102014210921A1 (de) Fahrzeug mit einer rotierenden elektrischen Maschine, Umrichter und elektronischer Steuerungseinheit sowie zugehöriges Steuerungsverfahren
WO2013185992A2 (de) Dämpfungsschaltung für eine energiespeichereinrichtung und verfahren zum dämpfen von schwingungen des ausgansstroms einer energiespeichereinrichtung
DE112016003102T5 (de) Ansteuervorrichtung
DE102016103041A1 (de) Leistungsumwandlungsvorrichtung
WO2013124079A1 (de) System und verfahren zum ansteuern einer energiespeichereinrichtung
WO2013143847A2 (de) Energiespeichereinrichtung mit kühlelementen und verfahren zum kühlen von energiespeicherzellen
DE102017103324A1 (de) Spannungssteuersystem, Brennstoffzellensystem und Steuerverfahren für das Spannungssteuersystem
DE102013203830A1 (de) Verfahren und Systeme für das Steuern eines Aufwärtswandlers
DE102017108396A1 (de) Fehlerabschaltsteuerung einer elektrischen maschine in einem fahrzeug oder anderen gleichstromdrehmomentsystemen

Legal Events

Date Code Title Description
R012 Request for examination validly filed