DE102019204176A1 - Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle - Google Patents
Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle Download PDFInfo
- Publication number
- DE102019204176A1 DE102019204176A1 DE102019204176.0A DE102019204176A DE102019204176A1 DE 102019204176 A1 DE102019204176 A1 DE 102019204176A1 DE 102019204176 A DE102019204176 A DE 102019204176A DE 102019204176 A1 DE102019204176 A1 DE 102019204176A1
- Authority
- DE
- Germany
- Prior art keywords
- bus interface
- microcontroller
- bus
- circuit arrangement
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
- G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
- G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0766—Error or fault reporting or storing
- G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
Sie Erfindung betrifft eine Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle (BUS) mit einem Mikrocontroller (MC), einem mit dem Mikrocontroller (MC) verbundenen Busschnittstellenbaustein (BT) und einer den Mikrocontroller (MC) überwachenden Überwachungseinheit (MU), wobei sowohl der Mikrocontroller (MC) als auch die Überwachungseinheit (MU) einen Abschaltausgang aufweisen, die mit je einem Eingang einer logischen UND-Schaltung (AND) verbunden sind, und wobei eine den Busschnittstellenbaustein (BT) mit einem Versorgungsspannungspotential (VDDx) verbindende Schalteinheit (SE; SR) mit dem Ausgang der UND-Schaltung (AND) verbunden ist, um im Fehlerfall den Busschnittstellenbaustein (BT) von einer Versorgungsspannung trennen zu können.
Description
- Die Erfindung betrifft eine Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle mit einem Mikrocontroller, einem mit dem Mikrocontroller verbundenen Busschnittstellenbaustein und einer den Mikrocontroller überwachenden Überwachungseinheit.
- Bus-Schnittstellen wie CAN, Flexray, Ethernet oder LIN, die im Fahrzeug zur Ansteuerung sicherheitsrelevanter Aktoren durch ein Steuergerät verwendet werden, sind zumeist in ein Sicherheits-Abschaltkonzept eingebunden. Ziel ist es dabei, die Bus-Kommunikation im Fehlerfall zu blockieren.
- Bei einer ersten Möglichkeit dient zur Abschaltung ein an einem Busschnittstellenbaustein oder Bus-Transceiver vorhandener Enable-Pin, auch Mode-Control-Pin genannt. Über diesen kann die Senderichtung blockiert oder der Transceiver komplett deaktiviert werden.
- Bei einer weiteren Möglichkeit wird eine Mikrocontroller-interne Abschaltung des Sendepfades verwendet. Die Funktion wird dabei intern über Software oder extern über einen Pin am Mikrocontroller getriggert.
- Oben genannte Lösungen erfüllen jedoch möglicherweise nicht die geforderten FIT-Raten für ASIL D Sicherheitsziele, da Common Cause Fehler wie beispielsweise das Spannungsversorgungskonzept von Mikrocontroller, Logik und Bus-Transceiver nicht auszuschließen sind.
- Die
DE 10 2011 016 706 A1 offenbart eine Schaltungsanordnung für ein Steuergerät zur Umsetzung einer Fail-Silent- bzw. Fail-Safe-Funktion mit einem Mikrocontroller, der eine hardwarerealisierte Überwachungseinrichtung umfasst, die Fehler in einzelnen Modulen des Mikrocontrollers erfasst und mindestens einen Ausgang aufweist, um externe Komponenten mittels einer Signalspannung über erfasste Fehler zu informieren, und mit einem Bustreiber, der zur Kommunikation des Steuergeräts mit einem Busnetzwerk dient, wobei die am Ausgang der Überwachungseinrichtung geführte Signalspannung dazu genutzt wird, um bei Erfassung eines Fehlers durch die Überwachungseinrichtung den Bustreiber derart zu steuern, dass die Bus-Kommunikation des Steuergeräts unterbrochen wird. - Dabei kann der Bustreiber eine Buswächter-Schnittstelle mit einem Eingang umfassen und der Ausgang der Überwachungseinrichtung mit dem Eingang der Buswächter-Schnittstelle verbunden sein, wobei im Normalfall ein High-Pegel und im Fehlerfall ein Low-Pegel der Signalspannung am Ausgang der Überwachungseinrichtung geführt wird und der Bustreiber die Bus-Kommunikation unterbricht, wenn am Eingang der Buswächter-Schnittstelle ein Low-Pegel anliegt.
- Diese Lösung und das oben erstgenannte Konzept können nicht für alle Bus-Transceiver im automotiven Bereich verwendet werden, da der Enable-Pin nicht bei allen Bus-Schnittstellenbausteinen bzw. Bus-Transceivern vorhanden ist.
- Die Mikrocontroller-interne Abschaltung ist außerhalb des spezifizierten Spannungsbereiches nicht garantiert und existiert bei Mikrocontrollern einiger Hersteller nicht.
- Es ist daher die Aufgabe der Erfindung, eine Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle anzugeben, die unabhängig von speziellen Eigenschaften des Mikrocontrollers und des Bus-Transceivers ist.
- Die Aufgabe wird durch eine Schaltungsanordnung gemäß Anspruch 1 gelöst. Vorteilhafte Aus- und Weiterbildungen sind in den Unteransprüchen angegeben.
- Demnach ist die erfindungsgemäße Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle mit einem Mikrocontroller, einem mit dem Mikrocontroller verbundenen Busschnittstellenbaustein und einer den Mikrocontroller überwachenden Überwachungseinheit gebildet, wobei sowohl der Mikrocontroller als auch die Überwachungseinheit einen Abschaltausgang aufweisen, die mit je einem Eingang einer logischen UND-Schaltung verbunden sind, und wobei eine den Busschnittstellenbaustein mit einem Versorgungsspannungspotential verbindende Schalteinheit mit dem Ausgang der logischen UND-Schaltung verbunden ist, um im Fehlerfall den Busschnittstellenbaustein von einer Versorgungsspannung trennen zu können.
- Unabhängig von speziellen Eigenschaften des Mikrocontrollers oder einem Enable-Eingang des Bus-Transceivers oder des Busschnittstellenbausteins kann somit in vorteilhafter und einfacher Weise eine Datenübertragung bei einem Fehlerfall verhindert werden, da die Spannungsversorgung des Busschnittstellenbausteins unterbrochen wird und dieser folglich nicht mehr arbeiten kann.
- Die Schalteinheit kann dabei ein Schaltelement sein, das zwischen einem Versorgungsspannungspotential - vorzugsweise dem positiven Versorgungsspannungspotential - einer den Busschnittstellenbaustein versorgenden Versorgungsspannung und dessen entsprechendem Versorgungsspannungseingang verschaltet ist. In diesem Fall wird der Busschnittstellenbaustein einfach von der Versorgungsspannung getrennt.
- In einer alternativen Ausführung der erfindungsgemäßen Schaltungsanordnung ist die Schalteinheit ein Spannungsregler, von dem der Busschnittstellenbaustein mit einer Versorgungsspannung versorgt wird. Dieser wird von einem definierten Pegel am Ausgang der logischen UND-Schaltung deaktiviert, so dass ebenfalls keine Versorgungsspannung mehr am Busschnittstellenbaustein anliegt und dieser ebenfalls inaktiv wird.
- In einer vorteilhaften Ausbildung der erfindungsgemäßen Schaltungsanordnung sind der Spannungsregler und die Überwachungseinheit und ggf. auch die UND-Schaltung in einem elektronischen Baustein integriert ausgebildet. Es handelt sich dann also um einen sogenannten power-supply-ASIC (applicant specific integrated circuit) mit integrierter watchdog-Schaltung.
- Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen mit Hilfe von Figuren näher erläutert. Dabei zeigen
-
1 eine erste Ausführung einer erfindungsgemäßen Schaltungsanordnung und -
2 eine zweite Ausführung einer erfindungsgemäßen Schaltungsanordnung - In der ersten Variante einer erfindungsgemäßen Schaltungsanordnung, wie sie in
1 dargestellt ist, weist ein MikrocontrollerMC unter anderem zwei Datenanschlüsse auf, von denen der eine mit einer Datensendeleitung TxD und der andere mit einer Datenempfangsleitung RxD Datens verbunden ist. Die Datensende- und die Datenempfangsleitung sind mit entsprechenden Ein bzw. Ausgängen eines BusschnittstellenbausteinsBT , der auch häufig als Bustreiber oder Bustransceiver bezeichnet wird, verbunden. Der BusschnittstellenbausteinBT gibt dann entsprechend den Busspezifikationen Signale bestimmter Pegel auf entsprechende Leitungen BUS oder hat Empfangsschaltungen, um solche empfangen und umsetzen zu können. Als Busse kommen dabei alle möglichen Busse wie beispielsweise die derzeit gängigen CAN-, Flexray-, Ethernet- oder LIN-Busse in Frage. - Der Busschnittstellenbaustein
BT ist an eine Spannungsversorgungsquelle VDDx in erfindungsgemäßer Weise über eine angeschlossen, die im Ausführungsbeispiel der1 mit einem Schaltelement gebildet ist, das beispielsweise mit einem MOS-FET gebildet ist. - Der Mikrocontroller
MC wird in bekannter Weise von einer ÜberwachungseinheitMU , die häufig als Watchdog bezeichnet wird, auf korrekte Funktion überwacht und weist ebenso wie der MikrocontrollerMC einen Abschaltausgang DIS auf. - Der Abschaltausgang DIS sowohl des Mikrocontrollers
MC als auch der ÜberwachungseinheitMU ist mit einem jeweiligen Eingang einer logischen UND-Schaltung AND verbunden, die z.B. als einfaches UND-Gatter ausgebildet sein kann. - Die Überwachungseinheit
MU und die logischer UND-Schaltung können getrennt oder als integrierter Baustein ausgelegt sein. - Der Ausgang dieser logischen UND-Schaltung AND ist mit einem Steuereingang der Schalteinheit SE verbunden, um diese im Fehlerfall öffnend ansteuern zu können, so dass der Busschnittstellenbaustein
BT nicht mehr mit dem positiven Potential VDDx der Spannungsversorgungsquelle verbunden ist und folglich nicht mehr versorgt wird. Als Konsequenz kann er keine Signale mehr über den Bus BUS übertragen, so dass beispielsweise Aktoren, wie Einspritzventile, nicht fehlerhaft angesteuert werden können. - In der zweiten Variante einer erfindungsgemäßen Schaltungsanordnung, wie sie in
2 dargestellt ist, sind gleiche Bauteile mit gleichen Bezugszeichen versehen und sind auch in gleicher Weise miteinander verbunden. Sie werden daher nicht noch einmal beschrieben, es wird hierzu auf die Beschreibung der Variante der1 verwiesen. - Der Busschnittstellenbaustein
BT ist an eine Spannungsversorgungsquelle angeschlossen, die als SpannungsreglerSR ausgebildet ist und ebenfalls ein positives Spannungsversorgungspotential VDDx sowie ein negatives SpannungsversorgungspotentialGND für den BusschnittstellenbausteinBT zur Verfügung stellt. Dieser ist hier also in erfindungsgemäßer Weise an einen SpannungsreglerSR angeschlossen, der in einer integrierten Schaltung IC ausgebildet ist, welche häufig als Power-Supply-ASIC bezeichnet wird. - Diese integrierte Schaltung IC ist zur Kommunikation und zur Überwachung über eine oder mehrere Leitungen Comm/MO verbunden. Sie weist außerdem einen Anschluss auf, der mit dem Abschaltanschluss DIS des Mikrocontrollers
MC und innerhalb der integrierten Schaltung IC mit einem Eingang der logischen UND-Schaltung AND verbunden ist. Die wird im dargestellten Ausführungsbeispiel von der Fahrzeugbatterie mit einer Spannung Vbatt versorgt. - Die Überwachungseinheit
MU ist in diesem Ausführungsbeispiel ebenfalls in der integrierten Schaltung IC ausgebildet und ebenso die logische UND-Schaltung AND. Hierbei kann in vorteilhafter Weise ein Abschaltausgang der ÜberwachungseinheitMU direkt auf dem Halbleiterchip mit einem Eingang der logischen UND-Schaltung AND verbunden werden. In gleicher Weise ist der Ausgang der logischen UND-Schaltung AND direkt auf dem Halbleiterchip mit dem SpannungsreglerSR verbunden, um diesen im Fehlerfall deaktivieren zu können. - Durch die erfindungsgemäße Schaltungsanordnung wird ein flexibles Abschaltkonzept realisiert, das für die unterschiedlichsten Transceiver und zudem auch Mikrocontroller-Hersteller-unabhängig verwendet werden kann. Es können dabei alle sicherheitsrelevanten Ansteuer-Aufgaben die über Busschnittstellen realisiert werden, sicher erfüllt werden.
- ZITATE ENTHALTEN IN DER BESCHREIBUNG
- Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
- Zitierte Patentliteratur
-
- DE 102011016706 A1 [0006]
Claims (5)
- Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle (BUS) mit einem Mikrocontroller (MC), einem mit dem Mikrocontroller (MC) verbundenen Busschnittstellenbaustein (BT) und einer den Mikrocontroller (MC) überwachenden Überwachungseinheit (MU), wobei sowohl der Mikrocontroller (MC) als auch die Überwachungseinheit (MU) einen Abschaltausgang aufweisen, die mit je einem Eingang einer logischen UND-Schaltung (AND) verbunden sind, und wobei eine den Busschnittstellenbaustein (BT) mit einem Versorgungsspannungspotential (VDDx) verbindende Schalteinheit (SE; SR) mit dem Ausgang der UND-Schaltung (AND) verbunden ist, um im Fehlerfall den Busschnittstellenbaustein (BT) von einer Versorgungsspannung trennen zu können.
- Schaltungsanordnung nach
Anspruch 1 , bei der die Schalteinheit (SE) ein Schaltelement ist. - Schaltungsanordnung nach
Anspruch 1 , bei der die Schalteinheit (SE) ein Spannungsregler (SR) ist. - Schaltungsanordnung nach einem der
Ansprüche 1 bis3 , bei der der Spannungsregler (SR) und die Überwachungseinheit (MU) in einem Baustein (IC) integriert ausgebildet sind. - Schaltungsanordnung nach
Anspruch 4 , bei der auch die UND-Schaltung (AND) in dem Baustein (IC) integriert ausgebildet ist.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019204176.0A DE102019204176B4 (de) | 2019-03-26 | 2019-03-26 | Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle |
PCT/EP2020/058387 WO2020193642A1 (de) | 2019-03-26 | 2020-03-25 | Schaltungsanordnung zum verhindern der fehlerhaften datenübertragung über eine busschnittstelle |
CN202090000456.7U CN217008192U (zh) | 2019-03-26 | 2020-03-25 | 用于阻止经由总线接口的有错误的数据传输的电路布置系统 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102019204176.0A DE102019204176B4 (de) | 2019-03-26 | 2019-03-26 | Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102019204176A1 true DE102019204176A1 (de) | 2020-10-01 |
DE102019204176B4 DE102019204176B4 (de) | 2021-05-27 |
Family
ID=70057105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102019204176.0A Active DE102019204176B4 (de) | 2019-03-26 | 2019-03-26 | Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle |
Country Status (3)
Country | Link |
---|---|
CN (1) | CN217008192U (de) |
DE (1) | DE102019204176B4 (de) |
WO (1) | WO2020193642A1 (de) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060162986A1 (en) * | 2004-12-20 | 2006-07-27 | Delphi Technologies Inc. | Fail-silent node architecture |
DE102005061392A1 (de) * | 2005-12-22 | 2007-06-28 | Robert Bosch Gmbh | Bus-Guardian eines Teilnehmers eines Kommunikationssystems, sowie Teilnehmer für ein Kommunikationssystem |
DE102011009183A1 (de) * | 2011-01-21 | 2012-07-26 | Continental Automotive Gmbh | Schaltungsanordnung mit Überwachungseinrichtung |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102009055797A1 (de) * | 2009-11-25 | 2011-05-26 | Valeo Schalter Und Sensoren Gmbh | Schaltungsanordnung und ein Steuergerät für sicherheitsrelevante Funktionen |
DE102011016706A1 (de) | 2011-04-11 | 2012-10-11 | Conti Temic Microelectronic Gmbh | Schaltungsanordnung mit Fail-Silent-Funktion |
DE102012209582A1 (de) * | 2012-06-06 | 2013-12-12 | Robert Bosch Gmbh | Integrierter Regler, insbesondere Spannungsregler, und Steuergerät für Personenschutzmittel |
DE102014213206B4 (de) * | 2014-07-08 | 2022-03-17 | Vitesco Technologies GmbH | Steueranordnung für sicherheitsrelevante Aktoren |
DE102015201278B4 (de) * | 2015-01-26 | 2016-09-29 | Continental Automotive Gmbh | Steuersystem |
-
2019
- 2019-03-26 DE DE102019204176.0A patent/DE102019204176B4/de active Active
-
2020
- 2020-03-25 WO PCT/EP2020/058387 patent/WO2020193642A1/de active Application Filing
- 2020-03-25 CN CN202090000456.7U patent/CN217008192U/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060162986A1 (en) * | 2004-12-20 | 2006-07-27 | Delphi Technologies Inc. | Fail-silent node architecture |
DE102005061392A1 (de) * | 2005-12-22 | 2007-06-28 | Robert Bosch Gmbh | Bus-Guardian eines Teilnehmers eines Kommunikationssystems, sowie Teilnehmer für ein Kommunikationssystem |
DE102011009183A1 (de) * | 2011-01-21 | 2012-07-26 | Continental Automotive Gmbh | Schaltungsanordnung mit Überwachungseinrichtung |
Also Published As
Publication number | Publication date |
---|---|
CN217008192U (zh) | 2022-07-19 |
DE102019204176B4 (de) | 2021-05-27 |
WO2020193642A1 (de) | 2020-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102017108741B4 (de) | Bus-Transceiver | |
DE60311169T2 (de) | Zweidrahtübertragungssystem mit verbesserter Fehlersicherheit | |
DE4126449C2 (de) | Kontroll- bzw. Steuerungsvorrichtung für Fahrzeuge | |
EP2823430A1 (de) | Verfahren zur verbesserung der funktionalen sicherheit und steigerung der verfügbarkeit eines elektronischen regelungssystems sowie ein elektronisches regelungssystem | |
DE10243713A1 (de) | Redundante Steuergeräteanordnung | |
WO2008087131A2 (de) | Schaltungsanordnung für einen kraftfahrzeugdatenbus | |
EP1873915B1 (de) | Sichere Eingangsschaltung mit einkanaligem Peripherieanschluss für den Eingang eines Busteilnehmers | |
DE102006008575B4 (de) | Getriebestellvorrichtung, Kraftfahrzeugkomponente und Verfahren zur Herstellung eines Fail-Safe-Zustandes einer Getriebestellvorrichtung | |
DE112018002033T5 (de) | Fahrzeugsteuereinrichtung | |
DE102017202398A1 (de) | Mikrocontroller und elektronische steuereinheit | |
EP0775406A1 (de) | System zum fehlersicheren übertragen von daten über einen differentiellen bus | |
DE102014213206B4 (de) | Steueranordnung für sicherheitsrelevante Aktoren | |
EP1962193B1 (de) | Schaltungsvorrichtung und entsprechendes Verfahren zum Ansteuern einer Last | |
EP1615087A2 (de) | Steuer- und Regeleinheit | |
DE10334837B4 (de) | Integrierter Transceiver-Schaltkreis und Kommunikationsbaugruppe | |
DE102019204176B4 (de) | Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle | |
DE102017113664A1 (de) | Versorgungsschaltung für elektronische Komponenten aus mehreren Spannungspotentialen | |
DE112017002838T5 (de) | Systemstromversorgungsschaltung, elektronisches gerät und schutzverfahren für elektronisches gerät | |
DE60319175T2 (de) | Datenübertragungssystem im Fahrzeug mit redundanten Verbindungen | |
DE10133749A1 (de) | Netzwerkkomponente für ein optisches Netzwerk mit Notlauffunktion, insbesondere für ein optisches Netzwerk in Ringtopologie | |
DE602004007130T2 (de) | Fehlererkennung und unterdrückung in einem tdma-basierten netzknoten | |
DE112021001247B4 (de) | Übertragungssystem, signalverarbeitungssystem, und kraftfahrzeug | |
DE19523031A1 (de) | System zum Übertragen von Daten über einen differentiellen Bus | |
EP1227406A1 (de) | Transceiver mit Mitteln zum Fehlermanagement | |
EP2106008B1 (de) | Sensorsteuergerät für ein Fahrzeug und Verfahren zum Betrieb eines solchen Sensorsteuergeräts |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R081 | Change of applicant/patentee |
Owner name: VITESCO TECHNOLOGIES GMBH, DE Free format text: FORMER OWNER: CPT GROUP GMBH, 30165 HANNOVER, DE |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division | ||
R079 | Amendment of ipc main class |
Free format text: PREVIOUS MAIN CLASS: H04L0012260000 Ipc: H04L0043000000 |
|
R081 | Change of applicant/patentee |
Owner name: VITESCO TECHNOLOGIES GMBH, DE Free format text: FORMER OWNER: VITESCO TECHNOLOGIES GMBH, 30165 HANNOVER, DE |
|
R020 | Patent grant now final |