WO2020193642A1 - Schaltungsanordnung zum verhindern der fehlerhaften datenübertragung über eine busschnittstelle - Google Patents

Schaltungsanordnung zum verhindern der fehlerhaften datenübertragung über eine busschnittstelle Download PDF

Info

Publication number
WO2020193642A1
WO2020193642A1 PCT/EP2020/058387 EP2020058387W WO2020193642A1 WO 2020193642 A1 WO2020193642 A1 WO 2020193642A1 EP 2020058387 W EP2020058387 W EP 2020058387W WO 2020193642 A1 WO2020193642 A1 WO 2020193642A1
Authority
WO
WIPO (PCT)
Prior art keywords
bus interface
microcontroller
bus
circuit arrangement
circuit
Prior art date
Application number
PCT/EP2020/058387
Other languages
English (en)
French (fr)
Inventor
Andreas Wunderlich
Alfons Fisch
Original Assignee
Vitesco Technologies GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vitesco Technologies GmbH filed Critical Vitesco Technologies GmbH
Priority to CN202090000456.7U priority Critical patent/CN217008192U/zh
Publication of WO2020193642A1 publication Critical patent/WO2020193642A1/de

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0736—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function
    • G06F11/0739—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in functional embedded systems, i.e. in a data processing system designed as a combination of hardware and software dedicated to performing a certain function in a data processing system embedded in automotive or aircraft systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0796—Safety measures, i.e. ensuring safe condition in the event of error, e.g. for controlling element

Definitions

  • Circuit arrangement for preventing incorrect data transmission via a bus interface
  • the invention relates to a circuit arrangement for preventing erroneous data transmission via a bus interface with a microcontroller, a bus interface module connected to the microcontroller and one of the
  • Microcontroller monitoring monitoring unit is a Microcontroller monitoring monitoring unit.
  • Bus interfaces such as CAN, Flexray, Ethernet or LIN, which are used in the vehicle to control safety-relevant actuators by a control unit, are mostly integrated into a safety shutdown concept.
  • the aim is to block bus communication in the event of an error.
  • a first option is to switch off one on one
  • Bus interface module or bus transceiver available enable pin also called mode control pin. This can be used to block the transmission direction or to deactivate the transceiver completely.
  • Another possibility is to switch off the transmission path within the microcontroller.
  • the function is triggered internally via software or externally via a pin on the microcontroller.
  • Control device for implementing a fail-silent or fail-safe function with a microcontroller, which includes a hardware-implemented monitoring device that detects errors in individual modules of the microcontroller and has at least one output to inform external components about detected errors by means of a signal voltage , and with a bus driver, which is used for communication between the control unit and a bus network, the signal voltage carried at the output of the monitoring device being used to at Detection of an error by the monitoring device to control the bus driver in such a way that the bus communication of the control device is interrupted.
  • the bus driver can include a bus guardian interface with an input and the output of the monitoring device can be connected to the input of the bus guardian interface, with a high level in the normal case and a low level of the signal voltage at the output in the event of an error
  • Monitoring device is performed and the bus driver interrupts bus communication if a low level is present at the input of the bus guardian interface.
  • Bus transceivers can be used in the automotive sector, since the enable pin is not available on all bus interface modules or bus transceivers.
  • microcontroller-internal shutdown is outside the specified
  • Bus transceiver is.
  • circuit arrangement according to the invention for preventing incorrect data transmission via a bus interface with a
  • Microcontroller one connected to the microcontroller
  • Bus interface module and one that monitors the microcontroller
  • Monitoring unit formed, wherein both the microcontroller and the monitoring unit have a switch-off output, which are each connected to an input of a logical AND circuit, and one of the
  • Bus interface module with a supply voltage potential connecting switching unit is connected to the output of the logical AND circuit in order to be able to separate the bus interface module from a supply voltage in the event of a fault.
  • Bus interface module is interrupted and consequently can no longer work.
  • the switching unit can be a switching element that is between a
  • Supply voltage potential - preferably the positive one
  • Bus interface module simply separated from the supply voltage.
  • the switching unit is a voltage regulator from which the bus interface module is supplied with a supply voltage. This is deactivated by a defined level at the output of the logical AND circuit, so that there is no longer any supply voltage on the bus interface module and the latter also becomes inactive.
  • the voltage regulator and the monitoring unit and possibly also the
  • Figure 1 shows a first embodiment of a circuit arrangement according to the invention
  • Figure 2 shows a second embodiment of a circuit arrangement according to the invention
  • a microcontroller MC has, inter alia, two
  • Bus interface module BT Data transmission and data reception lines are connected to corresponding inputs and outputs of a bus interface module BT, which is also often referred to as a bus driver or bus transceiver.
  • the bus interface module BT then sends signals of certain levels to corresponding lines BUS in accordance with the bus specifications or has receiving circuits in order to be able to receive and implement them. All possible buses such as the currently common CAN, Flexray, Ethernet or LIN buses can be used as buses.
  • the bus interface module BT is connected to a voltage supply source VDDx in a manner according to the invention via one which, in the exemplary embodiment of FIG. 1, is formed with a switching element that is formed, for example, with a MOS-FET.
  • the microcontroller MC is monitored for correct functioning in a known manner by a monitoring unit MU, which is often referred to as a watchdog, and, like the microcontroller MC, has a shutdown output DIS.
  • a monitoring unit MU which is often referred to as a watchdog
  • DIS shutdown output
  • Monitoring unit MU is logical with a respective input
  • AND circuit AND connected e.g. can be designed as a simple AND gate.
  • the monitoring unit MU and the logical AND circuit can be designed separately or as an integrated module.
  • This logical AND circuit AND is connected to a control input of the switching unit SE in order to be able to open it in the event of a fault, so that the bus interface module BT is no longer connected to the positive potential VDDx of the voltage supply source and is consequently no longer supplied. As a consequence, it can no longer transmit any signals via the bus BUS, so that, for example, actuators such as injection valves cannot be activated incorrectly.
  • the bus interface module BT is connected to a voltage supply source which is designed as a voltage regulator SR and also has a positive voltage supply potential VDDx and a negative one
  • Voltage regulator SR connected, which is formed in an integrated circuit IC, which is often referred to as a power supply AS IC.
  • This integrated circuit IC is connected for communication and monitoring via one or more lines Comm / MO. It also has a connection that connects to the disconnection connection DIS of the microcontroller MC and, within the integrated circuit IC, to an input of the logic
  • AND circuit AND is connected. In the exemplary embodiment shown, this is supplied with a voltage Vbatt from the vehicle battery.
  • the monitoring unit MU is also formed in the integrated circuit IC, as is the logical AND circuit AND. In this case, a shutdown output of the
  • Monitoring unit MU are connected directly on the semiconductor chip to an input of the logical AND circuit AND.
  • the output of the logical AND circuit AND is connected directly on the semiconductor chip to the voltage regulator SR so that it can be deactivated in the event of a fault.
  • the circuit arrangement according to the invention makes a flexible one
  • a shutdown concept implemented that can be used for a wide variety of transceivers and also independent of the microcontroller manufacturer. All safety-relevant control tasks that are implemented via bus interfaces can be safely fulfilled.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle (BUS) mit einem Mikrocontroller (MC), einem mit dem Mikrocontroller (MC) verbundenen Busschnittstellenbaustein (BT) und einer den Mikrocontroller (MC) überwachenden Überwachungseinheit (MU), wobei sowohl der Mikrocontroller (MC) als auch die Überwachungseinheit (MU) einen Abschaltausgang aufweisen, die mit je einem Eingang einer logischen UND-Schaltung (AND) verbunden sind, und wobei eine den Busschnittstellenbaustein (BT) mit einem Versorgungsspannungspotential (VDDx) verbindende Schalteinheit (SE; SR) mit dem Ausgang der UND-Schaltung (AND) verbunden ist, um im Fehlerfall den Busschnittstellenbaustein (BT) von einer Versorgungsspannung trennen zu können.

Description

Beschreibung
Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle
Die Erfindung betrifft eine Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle mit einem Mikrocontroller, einem mit dem Mikrocontroller verbundenen Busschnittstellenbaustein und einer den
Mikrocontroller überwachenden Überwachungseinheit.
Bus-Schnittstellen wie CAN, Flexray, Ethernet oder LIN, die im Fahrzeug zur Ansteuerung sicherheitsrelevanter Aktoren durch ein Steuergerät verwendet werden, sind zumeist in ein Sicherheits-Abschaltkonzept eingebunden. Ziel ist es dabei, die Bus-Kommunikation im Fehlerfall zu blockieren.
Bei einer ersten Möglichkeit dient zur Abschaltung ein an einem
Busschnittstellenbaustein oder Bus-Transceiver vorhandener Enable-Pin, auch Mode-Control-Pin genannt. Über diesen kann die Senderichtung blockiert oder der Transceiver komplett deaktiviert werden.
Bei einer weiteren Möglichkeit wird eine Mikrocontroller-interne Abschaltung des Sendepfades verwendet. Die Funktion wird dabei intern über Software oder extern über einen Pin am Mikrocontroller getriggert.
Oben genannte Lösungen erfüllen jedoch möglicherweise nicht die geforderten FIT-Raten für ASIL D Sicherheitsziele, da Common Cause Fehler wie
beispielsweise das Spannungsversorgungskonzept von Mikrocontroller, Logik und Bus-Transceiver nicht auszuschließen sind.
Die DE 10 201 1 016 706 A1 offenbart eine Schaltungsanordnung für ein
Steuergerät zur Umsetzung einer Fail-Silent- bzw. Fail-Safe-Funktion mit einem Mikrocontroller, der eine hardwarerealisierte Überwachungseinrichtung umfasst, die Fehler in einzelnen Modulen des Mikrocontrollers erfasst und mindestens einen Ausgang aufweist, um externe Komponenten mittels einer Signalspannung über erfasste Fehler zu informieren, und mit einem Bustreiber, der zur Kommunikation des Steuergeräts mit einem Busnetzwerk dient, wobei die am Ausgang der Überwachungseinrichtung geführte Signalspannung dazu genutzt wird, um bei Erfassung eines Fehlers durch die Überwachungseinrichtung den Bustreiber derart zu steuern, dass die Bus-Kommunikation des Steuergeräts unterbrochen wird.
Dabei kann der Bustreiber eine Buswächter-Schnittstelle mit einem Eingang umfassen und der Ausgang der Überwachungseinrichtung mit dem Eingang der Buswächter-Schnittstelle verbunden sein, wobei im Normalfall ein High-Pegel und im Fehlerfall ein Low-Pegel der Signalspannung am Ausgang der
Überwachungseinrichtung geführt wird und der Bustreiber die Bus-Kommunikation unterbricht, wenn am Eingang der Buswächter-Schnittstelle ein Low-Pegel anliegt.
Diese Lösung und das oben erstgenannte Konzept können nicht für alle
Bus-Transceiver im automotiven Bereich verwendet werden, da der Enable-Pin nicht bei allen Bus-Schnittstellenbausteinen bzw. Bus-Transceivern vorhanden ist.
Die Mikrocontroller-interne Abschaltung ist außerhalb des spezifizierten
Spannungsbereiches nicht garantiert und existiert bei Mikrocontrollern einiger Hersteller nicht.
Es ist daher die Aufgabe der Erfindung, eine Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle anzugeben, die unabhängig von speziellen Eigenschaften des Mikrocontrollers und des
Bus-Transceivers ist.
Die Aufgabe wird durch eine Schaltungsanordnung gemäß Anspruch 1 gelöst. Vorteilhafte Aus- und Weiterbildungen sind in den Unteransprüchen angegeben.
Demnach ist die erfindungsgemäße Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle mit einem
Mikrocontroller, einem mit dem Mikrocontroller verbundenen
Busschnittstellenbaustein und einer den Mikrocontroller überwachenden
Überwachungseinheit gebildet, wobei sowohl der Mikrocontroller als auch die Überwachungseinheit einen Abschaltausgang aufweisen, die mit je einem Eingang einer logischen UND-Schaltung verbunden sind, und wobei eine den
Busschnittstellenbaustein mit einem Versorgungsspannungspotential verbindende Schalteinheit mit dem Ausgang der logischen UND-Schaltung verbunden ist, um im Fehlerfall den Busschnittstellenbaustein von einer Versorgungsspannung trennen zu können. Unabhängig von speziellen Eigenschaften des Mikrocontrollers oder einem
Enable-Eingang des Bus-Transceivers oder des Busschnittstellenbausteins kann somit in vorteilhafter und einfacher Weise eine Datenübertragung bei einem
Fehlerfall verhindert werden, da die Spannungsversorgung des
Busschnittstellenbausteins unterbrochen wird und dieser folglich nicht mehr arbeiten kann.
Die Schalteinheit kann dabei ein Schaltelement sein, das zwischen einem
Versorgungsspannungspotential - vorzugsweise dem positiven
Versorgungsspannungspotential - einer den Busschnittstellenbaustein
versorgenden Versorgungsspannung und dessen entsprechendem
Versorgungsspannungseingang verschaltet ist. In diesem Fall wird der
Busschnittstellenbaustein einfach von der Versorgungsspannung getrennt.
In einer alternativen Ausführung der erfindungsgemäßen Schaltungsanordnung ist die Schalteinheit ein Spannungsregler, von dem der Busschnittstellenbaustein mit einer Versorgungsspannung versorgt wird. Dieser wird von einem definierten Pegel am Ausgang der logischen UND-Schaltung deaktiviert, so dass ebenfalls keine Versorgungsspannung mehr am Busschnittstellenbaustein anliegt und dieser ebenfalls inaktiv wird.
In einer vorteilhaften Ausbildung der erfindungsgemäßen Schaltungsanordnung sind der Spannungsregler und die Überwachungseinheit und ggf. auch die
UND-Schaltung in einem elektronischen Baustein integriert ausgebildet. Es handelt sich dann also um einen sogenannten power-supply-ASIC (applicant specific integrated Circuit) mit integrierter watchdog-Schaltung.
Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen mit Hilfe von Figuren näher erläutert. Dabei zeigen
Figur 1 eine erste Ausführung einer erfindungsgemäßen Schaltungsanordnung und
Figur 2 eine zweite Ausführung einer erfindungsgemäßen Schaltungsanordnung
In der ersten Variante einer erfindungsgemäßen Schaltungsanordnung, wie sie in Figur 1 dargestellt ist, weist ein Mikrocontroller MC unter anderem zwei
Datenanschlüsse auf, von denen der eine mit einer Datensendeleitung TxD und der andere mit einer Datenempfangsleitung RxD Datens verbunden ist. Die
Datensende- und die Datenempfangsleitung sind mit entsprechenden Ein bzw. Ausgängen eines Busschnittstellenbausteins BT, der auch häufig als Bustreiber oder Bustransceiver bezeichnet wird, verbunden. Der Busschnittstellenbaustein BT gibt dann entsprechend den Busspezifikationen Signale bestimmter Pegel auf entsprechende Leitungen BUS oder hat Empfangsschaltungen, um solche empfangen und umsetzen zu können. Als Busse kommen dabei alle möglichen Busse wie beispielsweise die derzeit gängigen CAN-, Flexray-, Ethernet- oder LIN-Busse in Frage.
Der Busschnittstellenbaustein BT ist an eine Spannungsversorgungsquelle VDDx in erfindungsgemäßer Weise über eine angeschlossen, die im Ausführungsbeispiel der Figur 1 mit einem Schaltelement gebildet ist, das beispielsweise mit einem MOS-FET gebildet ist.
Der Mikrocontroller MC wird in bekannter Weise von einer Überwachungseinheit MU, die häufig als Watchdog bezeichnet wird, auf korrekte Funktion überwacht und weist ebenso wie der Mikrocontroller MC einen Abschaltausgang DIS auf.
Der Abschaltausgang DIS sowohl des Mikrocontrollers MC als auch der
Überwachungseinheit MU ist mit einem jeweiligen Eingang einer logischen
UND-Schaltung AND verbunden, die z.B. als einfaches UND-Gatter ausgebildet sein kann.
Die Überwachungseinheit MU und die logischer UND-Schaltung können getrennt oder als integrierter Baustein ausgelegt sein.
Der Ausgang dieser logischen UND-Schaltung AND ist mit einem Steuereingang der Schalteinheit SE verbunden, um diese im Fehlerfall öffnend ansteuern zu können, so dass der Busschnittstellenbaustein BT nicht mehr mit dem positiven Potential VDDx der Spannungsversorgungsquelle verbunden ist und folglich nicht mehr versorgt wird. Als Konsequenz kann er keine Signale mehr über den Bus BUS übertragen, so dass beispielsweise Aktoren, wie Einspritzventile, nicht fehlerhaft angesteuert werden können.
In der zweiten Variante einer erfindungsgemäßen Schaltungsanordnung, wie sie in Figur 2 dargestellt ist, sind gleiche Bauteile mit gleichen Bezugszeichen versehen und sind auch in gleicher Weise miteinander verbunden. Sie werden daher nicht noch einmal beschrieben, es wird hierzu auf die Beschreibung der Variante der Figur 1 verwiesen.
Der Busschnittstellenbaustein BT ist an eine Spannungsversorgungsquelle angeschlossen, die als Spannungsregler SR ausgebildet ist und ebenfalls ein positives Spannungsversorgungspotential VDDx sowie ein negatives
Spannungsversorgungspotential GND für den Busschnittstellenbaustein BT zur Verfügung stellt. Dieser ist hier also in erfindungsgemäßer Weise an einen
Spannungsregler SR angeschlossen, der in einer integrierten Schaltung IC ausgebildet ist, welche häufig als Power-Supply-AS IC bezeichnet wird.
Diese integrierte Schaltung IC ist zur Kommunikation und zur Überwachung über eine oder mehrere Leitungen Comm/MO verbunden. Sie weist außerdem einen Anschluss auf, der mit dem Abschaltanschluss DIS des Mikrocontrollers MC und innerhalb der integrierten Schaltung IC mit einem Eingang der logischen
UND-Schaltung AND verbunden ist. Die wird im dargestellten Ausführungsbeispiel von der Fahrzeugbatterie mit einer Spannung Vbatt versorgt.
Die Überwachungseinheit MU ist in diesem Ausführungsbeispiel ebenfalls in der integrierten Schaltung IC ausgebildet und ebenso die logische UND-Schaltung AND. Hierbei kann in vorteilhafter Weise ein Abschaltausgang der
Überwachungseinheit MU direkt auf dem Halbleiterchip mit einem Eingang der logischen UND-Schaltung AND verbunden werden. In gleicher Weise ist der Ausgang der logischen UND-Schaltung AND direkt auf dem Halbleiterchip mit dem Spannungsregler SR verbunden, um diesen im Fehlerfall deaktivieren zu können.
Durch die erfindungsgemäße Schaltungsanordnung wird ein flexibles
Abschaltkonzept realisiert, das für die unterschiedlichsten Transceiver und zudem auch Mikrocontroller-Hersteller-unabhängig verwendet werden kann. Es können dabei alle sicherheitsrelevanten Ansteuer-Aufgaben die über Busschnittstellen realisiert werden, sicher erfüllt werden.

Claims

Patentansprüche
1. Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle (BUS)
mit einem Mikrocontroller (MC), einem mit dem Mikrocontroller (MC) verbundenen Busschnittstellenbaustein (BT) und einer den Mikrocontroller (MC) überwachenden Überwachungseinheit (MU),
wobei sowohl der Mikrocontroller (MC) als auch die Überwachungseinheit (MU) einen Abschaltausgang aufweisen, die mit je einem Eingang einer logischen UND-Schaltung (AND) verbunden sind, und
wobei eine den Busschnittstellenbaustein (BT) mit einem
Versorgungsspannungspotential (VDDx) verbindende Schalteinheit (SE; SR) mit dem Ausgang der UND-Schaltung (AND) verbunden ist, um im Fehlerfall den Busschnittstellenbaustein (BT) von einer Versorgungsspannung trennen zu können.
2. Schaltungsanordnung nach Anspruch 1 , bei der die Schalteinheit (SE) ein Schaltelement ist.
3. Schaltungsanordnung nach Anspruch 1 , bei der die Schalteinheit (SE) ein Spannungsregler (SR) ist.
4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, bei der der
Spannungsregler (SR) und die Überwachungseinheit (MU) in einem Baustein (IC) integriert ausgebildet sind.
5. Schaltungsanordnung nach Anspruch 4, bei der auch die UND-Schaltung (AND) in dem Baustein (IC) integriert ausgebildet ist.
PCT/EP2020/058387 2019-03-26 2020-03-25 Schaltungsanordnung zum verhindern der fehlerhaften datenübertragung über eine busschnittstelle WO2020193642A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202090000456.7U CN217008192U (zh) 2019-03-26 2020-03-25 用于阻止经由总线接口的有错误的数据传输的电路布置系统

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019204176.0 2019-03-26
DE102019204176.0A DE102019204176B4 (de) 2019-03-26 2019-03-26 Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle

Publications (1)

Publication Number Publication Date
WO2020193642A1 true WO2020193642A1 (de) 2020-10-01

Family

ID=70057105

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/EP2020/058387 WO2020193642A1 (de) 2019-03-26 2020-03-25 Schaltungsanordnung zum verhindern der fehlerhaften datenübertragung über eine busschnittstelle

Country Status (3)

Country Link
CN (1) CN217008192U (de)
DE (1) DE102019204176B4 (de)
WO (1) WO2020193642A1 (de)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2328304A1 (de) * 2009-11-25 2011-06-01 Valeo Schalter und Sensoren GmbH Schaltungsanordnung und ein Steuergerät für sicherheitsrelevante Funktionen
DE102011016706A1 (de) 2011-04-11 2012-10-11 Conti Temic Microelectronic Gmbh Schaltungsanordnung mit Fail-Silent-Funktion
WO2013182386A1 (de) * 2012-06-06 2013-12-12 Robert Bosch Gmbh Integrierter regler, insbesondere spannungsregler, und steuergerät für personenschutzmittel
WO2016005187A1 (de) * 2014-07-08 2016-01-14 Continental Automotive Gmbh Steueranordnung für sicherheitsrelevante aktoren
DE102015201278A1 (de) * 2015-01-26 2016-07-28 Continental Automotive Gmbh Steuersystem

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1672505A3 (de) * 2004-12-20 2012-07-04 BWI Company Limited S.A. Fail-Silent-Knotenarchitektur
DE102005061392A1 (de) * 2005-12-22 2007-06-28 Robert Bosch Gmbh Bus-Guardian eines Teilnehmers eines Kommunikationssystems, sowie Teilnehmer für ein Kommunikationssystem
DE102011009183A1 (de) * 2011-01-21 2012-07-26 Continental Automotive Gmbh Schaltungsanordnung mit Überwachungseinrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2328304A1 (de) * 2009-11-25 2011-06-01 Valeo Schalter und Sensoren GmbH Schaltungsanordnung und ein Steuergerät für sicherheitsrelevante Funktionen
DE102011016706A1 (de) 2011-04-11 2012-10-11 Conti Temic Microelectronic Gmbh Schaltungsanordnung mit Fail-Silent-Funktion
WO2013182386A1 (de) * 2012-06-06 2013-12-12 Robert Bosch Gmbh Integrierter regler, insbesondere spannungsregler, und steuergerät für personenschutzmittel
WO2016005187A1 (de) * 2014-07-08 2016-01-14 Continental Automotive Gmbh Steueranordnung für sicherheitsrelevante aktoren
DE102015201278A1 (de) * 2015-01-26 2016-07-28 Continental Automotive Gmbh Steuersystem

Also Published As

Publication number Publication date
CN217008192U (zh) 2022-07-19
DE102019204176B4 (de) 2021-05-27
DE102019204176A1 (de) 2020-10-01

Similar Documents

Publication Publication Date Title
DE102006056420B4 (de) Sicherheitsmodul und Automatisierungssystem
EP1540428B1 (de) Redundante steuergeräteanordnung
DE60311169T2 (de) Zweidrahtübertragungssystem mit verbesserter Fehlersicherheit
EP2425304B1 (de) Steuersystem zum sicheren betreiben von mindestens einer funktionskomponente
WO2013131900A1 (de) Verfahren zur verbesserung der funktionalen sicherheit und steigerung der verfügbarkeit eines elektronischen regelungssystems sowie ein elektronisches regelungssystem
DE102011014142A1 (de) Fahrzeugsteuervorrichtung für eine CAN-Kommunikation und Diagnoseverfahren hierfür
DE102013201596A1 (de) Fehlerdetektion und -abschwächung für eine verwaltung eines fahrzeuginternen lan-netzes
EP1873915B1 (de) Sichere Eingangsschaltung mit einkanaligem Peripherieanschluss für den Eingang eines Busteilnehmers
WO2012139558A1 (de) Schaltungsanordnung mit fail-silent-funktion
DE102017202398A1 (de) Mikrocontroller und elektronische steuereinheit
EP0775406A1 (de) System zum fehlersicheren übertragen von daten über einen differentiellen bus
DE60313241T2 (de) Kommunikationssteuerungseinrichtung und Verfahren zur Fehlerüberwachung
EP1615087B1 (de) Steuer- und Regeleinheit
DE19960859A1 (de) Entkopplungseinheit für Bussysteme
EP1962193B1 (de) Schaltungsvorrichtung und entsprechendes Verfahren zum Ansteuern einer Last
DE102019204176B4 (de) Schaltungsanordnung zum Verhindern der fehlerhaften Datenübertragung über eine Busschnittstelle
DE102015201278B4 (de) Steuersystem
DE60319175T2 (de) Datenübertragungssystem im Fahrzeug mit redundanten Verbindungen
DE602004007130T2 (de) Fehlererkennung und unterdrückung in einem tdma-basierten netzknoten
DE19523031A1 (de) System zum Übertragen von Daten über einen differentiellen Bus
EP1227406A1 (de) Transceiver mit Mitteln zum Fehlermanagement
DE102015220964B4 (de) Elektronische Steuerungsvorrichtung
DE10329196A1 (de) Verfahren zum Reset von elektronischen Fahrzeug-Steuergeräten
EP2328304A1 (de) Schaltungsanordnung und ein Steuergerät für sicherheitsrelevante Funktionen
DE102018203887B4 (de) Steuergerät für ein Mehrspannungsbordnetz eines Fahrzeugs und Mehrspannungsbordnetz

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20715314

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20715314

Country of ref document: EP

Kind code of ref document: A1