DE102019108682A1

DE102019108682A1 - Gate-überwachung auf drei ebenen

Info

Publication number: DE102019108682A1
Application number: DE102019108682.5A
Authority: DE
Inventors: Markus Zannoth; Jaafar Mejri
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2018-04-13
Filing date: 2019-04-03
Publication date: 2019-10-17
Also published as: CN110376956B; CN110376956A; US10215795B1

Abstract

Ein Verfahren zum Überwachen eines Gates eines Transistors beinhaltet Folgendes: Überwachen einer Gatespannung des Transistors; Messen einer ersten Zeitdifferenz zwischen dem Moment, zu dem ein Gate-Steuersignal auf aktiv gesetzt wird, und dem Moment, zu dem die Gatespannung des Transistors eine erste Spannungsschwelle durchquert, basierend auf dem Überwachen; Messen einer zweiten Zeitdifferenz zwischen dem Moment, zu dem die Gatespannung des Transistors die erste Spannungsschwelle durchquert, und dem Moment, zu dem die Gatespannung des Transistors eine zweite Spannungsschwelle durchquert, basierend auf dem Überwachen; und Bestimmen, ob die erste Zeitdifferenz in ein erstes Zeitfenster fällt und ob die zweite Zeitdifferenz in ein zweites Zeitfenster fällt.

Description

TECHNISCHES GEBIET
Diese Offenbarung betrifft allgemein elektronische Schaltkreise und Systeme und insbesondere Leistungssteuerschaltkreise und Verfahren zum Betreiben der Leistungssteuerschaltkreise.
HINTERGRUND
Ein Leistungssteuerschaltkreis kann einen Leistungsverwaltungsschaltkreis, einen Treiberschaltkreis, eine Steuerlogik, eine Diagnoselogik oder andere Schaltkreise beinhalten. Der Leistungsverwaltungsschaltkreis kann zum Erzeugen und/oder Regeln von Leistungsversorgungsspannungen verwendet werden. Der Treiberschaltkreis kann zum Steuern von Vorrichtungen verwendet werden, die Leistung erzeugen, wie etwa Schaltnetzteile, und kann zum Steuern von Vorrichtungen verwendet werden, die Leistung verbrauchen, wie etwa Motoren. Ein Motortreiber kann eine Steuerung aufweisen, die ein pulsbreitenmoduliertes Signal erzeugt, das verwendet wird, um Treibersignale für Treiberschalter für verschiedene Phasen eines Motors zu erzeugen. Das pulsbreitenmodulierte Signal kann teilweise auf einem internen Oszillator einer Komponente basierend erzeugt werden.
Leistungssteuerschaltkreise können auf Halbleitersubstraten als Integrierter-Schaltkreis(IC: Integrated Circuit)-Chips, wie etwa Leistungssteuer-ICs, implementiert sein. Aufgrund der kleinen Grundfläche und Energieeffizienzen von Leistungssteuer-ICs werden Leistungssteuer-ICs weithin in verschiedenen Anwendungen und Produkten über verschiedene Industrien, z. B. wie etwa Verbraucherelektronik, Industriesteuerung, medizinische Ausrüstung, Luftfahrt und Kraftfahrzeug, hinweg verwendet.
Obwohl Halbleiter-ICs allgemein eine hohe Zuverlässigkeit aufweisen, kann ein Vorrichtungsversagen mit der Zeit immer noch aus verschiedenen Gründen auftreten, wie etwa Komponentenalterung, Aussetzung gegenüber schädlicher Umgebung (z. B. übermäßige Wärme, Feuchtigkeit, Staub, mechanische Belastung) oder unangemessene Verwendung (z. B. Überspannung oder Unterspannung). Für missionskritische Anwendungen, wie etwa Kraftfahrzeugsteuerung, ist es vorteilhaft, ein Vorrichtungsversagen in einer frühen Phase zu erkennen, so dass Sicherheitsprozeduren und/oder Protokolle durchgeführt werden können, um das Vorrichtungsversagen zu beseitigen oder abzuschwächen. Zum Beispiel können Redundanzschaltkreise/-Vorrichtungen aktiviert werden, um die Funktionen der ausgefallenen Vorrichtungen zu übernehmen.
KURZDARSTELLUNG
Gemäß einer Ausführungsform der vorliegenden Erfindung ist ein Verfahren zum Überwachen eines Gates eines Transistors, wie in Anspruch 1 erwähnt, bereitgestellt. Des Weiteren ist ein Schaltkreis, wie in Ansprüchen 10 und 15 erwähnt, bereitgestellt. Die abhängigen Ansprüche beschreiben weitere Ausführungsformen. Das Verfahren beinhaltet Folgendes: Überwachen einer Gatespannung des Transistors; Messen einer ersten Zeitdifferenz zwischen dem Moment, zu dem ein Gate-Steuersignal auf aktiv gesetzt wird, und dem Moment, zu dem die Gatespannung des Transistors eine erste Spannungsschwelle durchquert, basierend auf dem Überwachen; Messen einer zweiten Zeitdifferenz zwischen dem Moment, zu dem die Gatespannung des Transistors die erste Spannungsschwelle durchquert, und dem Moment, zu dem die Gatespannung des Transistors eine zweite Spannungsschwelle durchquert, basierend auf dem Überwachen; und Bestimmen, ob die erste Zeitdifferenz in ein erstes Zeitfenster fällt und ob die zweite Zeitdifferenz in ein zweites Zeitfenster fällt.
Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Schaltkreis einen Gate-Überwachungsschaltkreis, der einen ersten Eingang, der zum Empfangen einer Gatespannung eines Transistors konfiguriert ist, und einen zweiten Eingang, der zum Empfangen eines Gate-Steuersignals konfiguriert ist, aufweist. Der Gate-Überwachungsschaltkreis beinhaltet Folgendes: einen ersten Komparator, der zum Vergleichen der Gatespannung des Transistors mit einer ersten Spannungsschwelle konfiguriert ist; einen zweiten Komparator, der zum Vergleichen der Gatespannung des Transistors mit einer zweiten Spannungsschwelle konfiguriert ist; und einen Timerschaltkreis, der zu Folgendem konfiguriert ist: Messen einer ersten Zeitdifferenz zwischen dem Moment, zu dem ein Gate-Steuersignal auf aktiv gesetzt wird, und dem Moment, zu dem ein Ausgang des ersten Komparators auf aktiv gesetzt wird, Messen einer zweiten Zeitdifferenz zwischen dem Moment, zu dem der Ausgang des ersten Komparators auf aktiv gesetzt wird, und dem Moment, zu dem ein Ausgang des zweiten Komparators auf aktiv gesetzt wird, Bestimmen, ob die erste Zeitdifferenz in ein erstes Zeitfenster fällt und ob die zweite Zeitdifferenz in ein zweites Zeitfenster fällt, und Erzeugen eines Fehlersignals, wenn die erste Zeitdifferenz außerhalb des ersten Zeitfensters liegt oder wenn die zweite Zeitdifferenz außerhalb des zweiten Zeitfensters liegt.
Gemäß einer Ausführungsform der vorliegenden Erfindung beinhaltet ein Leistungssteuer-IC(Integrierter-Schaltkreis) Folgendes: einen Treiberschaltkreis mit einem Ausgangsanschluss, der dazu konfiguriert ist, elektrisch mit einem Steueranschluss eines Leistungsschalters gekoppelt zu werden; und einen Gate-Überwachungsschaltkreis, der elektrisch mit dem Ausgangsanschluss des Treiberschaltkreises gekoppelt ist. Der Gate-Überwachungsschaltkreis beinhaltet Folgendes: einen ersten Timer, der zum Messen einer ersten Zeitspanne konfiguriert ist, wobei die erste Zeitspanne eine Dauer zwischen einem ersten Zeitpunkt, zu dem der Treiberschaltkreis ein- oder ausgeschaltet wird, um den Leistungsschalter zu treiben, und einem zweiten Zeitpunkt, zu dem eine Steuerspannung an dem Ausgangsanschluss des Treiberschaltkreises eine erste vorbestimmte Schwelle erreicht, ist; einen zweiten Timer, der zum Messen einer zweiten Zeitspanne konfiguriert ist, wobei die zweite Zeitspanne eine Dauer zwischen dem zweiten Zeitpunkt und einem dritten Zeitpunkt, zu dem die Steuerspannung eine zweite vorbestimmte Schwelle erreicht, ist; und einen Komparator, der zum Detektieren konfiguriert ist, dass die Steuerspannung oberhalb einer dritten vorbestimmten Schwelle liegt.
Figurenliste
Für ein umfassenderes Verständnis der vorliegenden Erfindung und ihrer Vorteile wird jetzt auf die folgenden Beschreibungen in Verbindung mit den begleitenden Zeichnungen Bezug genommen, in denen gilt:

1A veranschaulicht ein Blockdiagramm eines Leistungssteuerschaltkreises bei manchen Ausführungsformen;
1B ist ein Blockdiagramm eines Teils des Leistungssteuerschaltkreises aus 1A mit zusätzlichen Einzelheiten;
2A ist ein Zeitverlaufsdiagramm, das eine Gatespannung eines Leistungsschalters bei manchen Ausführungsformen veranschaulicht;
2B, 2C und 2D veranschaulichen verschiedene Ausführungsformen von Schaltkreisen zum Messen der Schaltzeiten, die in 2A veranschaulicht sind.
3A veranschaulicht ein Blockdiagramm eines Gate-Überwachungsschaltkreises bei manchen Ausführungsformen;
3B veranschaulicht einen Entstörerschaltkreis aus 3A bei manchen Ausführungsformen;
4 ist ein beispielhaftes Blockdiagramm eines Gate-Überwachung-Selbsttest(BIST)-Schaltkreises; und
5 ist ein Flussdiagramm eines Verfahrens zum Überwachen eines Gates eines Transistors bei einer Ausführungsform.

Entsprechende Ziffern und Symbole in unterschiedlichen Figuren verweisen allgemein auf entsprechende Teile, sofern nichts anderes angegeben ist. Die Figuren sind so gezeichnet, dass die maßgeblichen Aspekte der offenbarten Ausführungsformen klar veranschaulicht werden, und sind nicht notwendigerweise maßstabsgetreu gezeichnet.
AUSFÜHRLICHE BESCHREIBUNG VERANSCHAULICHENDER AUSFÜHRUNGSFORMEN
Das Fertigen und Verwenden der vorliegend offenbarten Ausführungsformen werden im Folgenden ausführlich besprochen. Es versteht sich jedoch, dass die vorliegende Erfindung viele anwendbare erfinderische Konzepte bereitstellt, die in einer weiten Bandbreite spezieller Zusammenhänge umgesetzt werden können. Die besprochenen speziellen Ausführungsformen dienen lediglich der Veranschaulichung spezieller Arten, die Erfindung zu fertigen und zu verwenden, und beschränken den Schutzumfang der Erfindung nicht.
Die vorliegende Erfindung wird mit Bezug auf Ausführungsbeispiele in einem speziellen Zusammenhang, nämlich Leistungssteuerschaltkreisen und Verfahren zum Betreiben der Leistungssteuerschaltkreise, beschrieben.
Bei Ausführungsformen der vorliegenden Erfindung wird die Gatespannung eines Leistungsschalters (z. B. eines Transistors) während jedes Schaltereignisses (z. B. Ein- oder Ausschalten) überwacht. Insbesondere werden die Propagationszeit und die Anstiegszeit der Gatespannung während des Einschaltprozesses des Leistungsschalters gemessen und werden mit jeweiligen Zeitfenstern verglichen. Falls die gemessene Propagationszeit oder die gemessene Anstiegszeit außerhalb des jeweiligen Zeitfensters liegt, wird eine Fehlerbedingung detektiert. Gleichermaßen werden während des Ausschaltprozesses des Leistungsschalters die Propagationszeit und die Abfallzeit der Gatespannung gemessen und werden mit jeweiligen Zeitfenstern verglichen. Falls die gemessene Propagationszeit oder die gemessene Abfallzeit außerhalb des jeweiligen Zeitfensters liegt, wird eine Fehlerbedingung detektiert. Außerdem wird die Gatespannung mit einer Spannungsschwelle verglichen, um einen Überspannungszustand zu detektieren. Eine Fehlerbedingung wird detektiert, wenn die Gatespannung oberhalb der Spannungsschwelle liegt.
1A veranschaulicht einen beispielhaften Leistungssteuerschaltkreis 100 zum Treiben Antreiben eines dreiphasigen Motors 109. Ein Durchschnittsfachmann wird verstehen, dass andere Verbindungen und Funktionen innerhalb des Diagramms aus 1A vorhanden sein können. Zur Verdeutlichung sind nicht alle Merkmale des Leistungssteuerschaltkreises 100 in 1A veranschaulicht. Der Leistungssteuerschaltkreis 100 kann verwendet werden, um z. B. ein elektronisches Servolenkungssystem oder ein Bremskraftverstärkersystem in einem Kraftfahrzeug zu betreiben. Der Leistungssteuerschaltkreis 100 beinhaltet einige Module, wie etwa einen Versorgung-IC 101, eine Steuerung 102, einen Vortreiber-IC 103 und Leistungsschalter 105. Der Versorgung-IC 101 kann ein Leistungsverwaltung-IC sein oder diesen beinhalten, der zum Erzeugen und/oder Regeln von Leistungsversorgungsspannungen für den Vortreiber-IC 103 verwendet wird. Die Steuerung 102 kann ein Mikroprozessor, eine zentrale Verarbeitungseinheit (CPU), ein anwendungsspezifischer integrierter Schaltkreis (ASIC) oder dergleichen sein. Die Leistungsschalter 105 können beliebige geeignete Schalter sein, wie etwa Feldeffekttransistoren (FETs) (z. B. Metall-Oxid-Halbleiter-Feldeffekttransistoren (MOSFETs)), Bipolartransistoren mit isoliertem Gate (IGBTs) oder dergleichen. Die Diskussion hier kann auf die Leistungsschalter 105 als MOSFETs verweisen, mit dem Verständnis, dass beliebige geeignete Leistungsschalter verwendet werden können. Wie in 1A veranschaulicht, wird jede der drei Phasen des dreiphasigen Motors 109 durch einen entsprechenden High-Side(HS)-Leistungsschalter (z. B. einen MOSFET) 105 und einen entsprechenden Low-Side(LS)-Leistungsschalter (z. B. einen MOSFET) 105 getrieben. Mehr Einzelheiten hinsichtlich der elektrischen Verbindung der Leistungsschalter 105 sind nachfolgend unter Bezugnahme auf 1B besprochen.
Wie in 1A veranschaulicht, weist der Vortreiber-IC 103 (der auch als ein Treiber-IC oder ein Leistungssteuer-IC bezeichnet werden kann) einige Logikblöcke im Inneren auf, wie etwa einen Digitalkernblock, der eine Kommunikationsschnittstelle (z. B. eine Serial-Peripheral-Interface(SPI)-Busschnittstelle), eine Eingabesteuerlogik und eine Diagnoselogik. Ein Rückkopplungsblock, wie etwa ein Stromerfassungsblock, liefert Rückkopplungsinformationen von dem dreiphasigen Motor 109 durch den Vortreiber-IC 103 und zurück zu der Steuerung 102. Konfigurationsregister ermöglichen eine Konfiguration von konfigurierbaren Einstellungen in dem Vortreiber-IC 103. Der digitale Kern produziert zwei pulsbreitenmodulierte (PWM-) Signale (für den High-Side- und den Low-Side-MOSFET) für jede der drei Phasen, was insgesamt sechs PWM-Schaltsignale ergibt, die durch drei Halbbrückentreiber bereitgestellt werden, wobei jeder Halbbrückentreiber zwei Treiberschaltkreise 107, wie etwa einen High-Side(HS)-Treiber und einen Low-Side(LS)-Treiber, aufweist. Der Treiberschaltkreis 107 kann auch als ein Gate-Treiberschaltkreis bezeichnet werden. Die Ausgabe (z. B. eine Steuerspannung) von jedem der Treiberschaltkreise 107 wird an einen jeweiligen Ausgangsport 111 zum Steuern eines entsprechenden Leistungsschalters 105 (z. B. eines HS-Leistungsschalters oder eines LS-Leistungsschalters) gesendet. Bei manchen Ausführungsformen ist die Ausgabe von jedem der Treiberschaltkreise 107 ein Differenzsignal und daher kann jeder Ausgangsport 111 in 1A zwei Ausgangsanschlüsse für das Differenzsignal beinhalten.
Die Steuerung 102 stellt eine Motorsteuerung über PWM-Signale PWM_H und PWM_L basierend auf einer Rückkopplung von dem Stromerfassungsblock des Vortreiber-IC 103 bereit. Die Steuerung 102 kann auch als der Bus-Master für den SPI-Bus arbeiten. Während eines Betriebs empfängt die Steuerung 102 Eingaben, die eine gewünschte Geschwindigkeit und Richtung zum Betreiben des dreiphasigen Motors 109 bestimmen. Die Eingabe, auf der die PWM-Signale basieren, kann zum Beispiel eine Eingabe sein, die die Steuerung 102 anweist, den Motor zu beschleunigen, den Motor zu verlangsamen, den Motor anzuhalten, eine Richtung des Motors umzukehren, die Geschwindigkeit des Motors auf eine bestimmte Geschwindigkeit und Richtung einzustellen und so weiter. Zum Beispiel kann die Eingabe in dem System aus 1A von einem Positionssensor auf einer Lenkradwelle eines Kraftfahrzeugs bestimmt werden. Bei manchen Ausführungsformen werden die PWM-Signale durch die Steuerung 102 basierend auf der Eingabe und basierend auf der aktuellen Situation und dem aktuellen Zustand des dreiphasigen Motors 109 erzeugt, wobei die PWM-Signale erzeugt werden, um den Zustand des Motors von einem ersten Zustand zu einem zweiten Zustand zu ändern, wobei der zweite Zustand ein Zustand ist, der näher an einem Zielzustand des dreiphasigen Motors 109 ist.
1B veranschaulicht mehr Einzelheiten aus 1A und insbesondere Einzelheiten über die Leistungsschalter 105 und die elektrischen Verbindungen zwischen den Leistungsschaltern 105 und dem Vortreiber-IC 103. Es wird der Klarheit halber angemerkt, dass nicht alle Merkmale des Vortreiber-IC 103 aus 1A in 1B wiederholt sind.
In 1B wird jede Phase des dreiphasigen Motors 109 durch einen jeweiligen High-Side-Leistungsschalter T_HSX und einen jeweiligen Low-Side-Leistungsschalter T_LSX getrieben, wobei X = 1, 2 oder 3 gilt. Mit anderen Worten entsprechen die HS-Leistungsschalter 105 und die LS-Leistungsschalter 105 aus 1A den HS-Leistungsschaltern T_HSX bzw. den LS-Leistungsschaltern T_LSX aus 1B. Der HS-Treiberschaltkreis 107 stellt drei Steuerspannungen (auch als Ausgangssteuerspannungen bezeichnet) bereit, eine für jeden der HS-Leistungsschalter T_HSX , wobei jede der drei Steuerspannungen zwischen Ausgangsanschlüssen GHx und SHx bereitgestellt ist, wobei x = 1, 2 oder 3 gilt. Gleichermaßen stellt der LS-Treiberschaltkreis 107 drei Steuerspannungen bereit, eine für jeden der LS-Leistungsschalter T_LSX , wobei jede der drei Steuerspannungen zwischen Ausgangsanschlüssen GLx und SLx bereitgestellt ist, wobei x = 1, 2 oder 3 gilt. Wie in 1B veranschaulicht, sind die Ausgangsanschlüsse GHx und SHx elektrisch mit einem Gate bzw. einer Source eines jeweiligen HS-Leistungsschalters T_HSX (x = 1, 2 oder 3) gekoppelt. Außerdem sind die Ausgangsanschlüsse GLx und SLx elektrisch mit einem Gate bzw. einer Source eines jeweiligen LS-Leistungsschalters T_LSX (x = 1, 2 oder 3) gekoppelt. Das Gate des Leistungsschalters (z. B. T_HSX , T_LSX ) kann auch als ein Steueranschluss des Leistungsschalters bezeichnet werden. Bei der veranschaulichten Ausführungsform entspricht die Ausgangssteuerspannung von jedem der Treiberschaltkreise 107 einer Gate-Source-Spannung eines jeweiligen Leistungsschalters 105 (z. B. T_HSX , T_LSX ). Bei dem Beispiel aus 1B gibt es einen Widerstand (z. B. R_GHX oder R_GLX ) zwischen einem Ausgangsanschluss (z. B. GHx oder GLx) des Treiberschaltkreises 107 und dem Gate des entsprechenden Leistungsschalters 105. Da der Leistungsschalter 105 (z. B. ein CMOS-Transistor) im Wesentlichen keinen Gate-Strom zieht, ist die Ausgangssteuerspannung des Treiberschaltkreises 107 im Wesentlichen die gleiche wie die Gate-Source-Spannung der Leistungsschalter. Daher kann bei der Erörterung hier die Ausgangssteuerspannung von jedem der Treiberschaltkreise 107 auch als Gate-Source-Spannung V_GS der jeweiligen Leistungsschalter 105 bezeichnet werden.
Zur einfachen Erörterung hier wird eine Schreibweise Gxx und Sxx verwendet, um ein Paar von Ausgangsanschlüssen des Treiberschaltkreises 107 zu bezeichnen, wie etwa ein Paar von Ausgangsanschlüssen GHx und SHx des HS-Treiberschaltkreises 107 oder ein Paar von Ausgangsanschlüssen GLx und SLx des LS-Treiberschaltkreises 107, wobei x = 1, 2 oder 3 gilt. Daher wird die Gate-Source-Spannung V_GS von jedem der Leistungsschalter 105 zwischen jeweiligen Anschlüssen Gxx und Sxx gemessen.
Immer noch unter Bezugnahme auf 1B sind Drains der HS-Leistungsschalter T_HSX elektrisch mit einer Leistungsversorgung 115 (z. B. einer Spannungsversorgung) gekoppelt. Die Leistungsversorgung 115 ist von dem Versorgung-IC 101 (siehe 1A) verschieden (z. B. unabhängig). Dass es unterschiedliche Leistungsversorgungen für die Leistungsschalter 105 und den Vortreiber-IC 103 gibt, ermöglicht, dass der Vortreiber-IC 103 ordnungsgemäß funktioniert, unabhängig von dem Zustand der Leistungsversorgung 115.
Sources der LS-Leistungsschalter T_LSX sind durch Shunt-Widerstände 113 (als R_SHUNTX bezeichnet, mit X = 1, 2 oder 3) elektrisch mit einem Referenzspannungspegel (z. B. elektrischer Masse) verbunden. Der Stromerfassungsblock überwacht den Strom jeder Halbbrücke durch Überwachen des Spannungsabfalls über jeden der Shunt-Widerstände 113, wie in 1B veranschaulicht ist. Der Widerstand von jedem der Shunt-Widerstände 113 kann zwischen z. B. etwa 0,5 mΩ bis etwa 1 mΩ liegen, obwohl andere Werte ebenfalls möglich sind. Für Servolenkungsanwendungen kann der Strom, der durch die Shunt-Widerstände fließt, beispielsweise zwischen z. B. einigen wenigen Ampere bis etwa 180 A liegen.
2A veranschaulicht ein Zeitverlaufsdiagramm für die Gate-Source-Spannung V_GS des Leistungsschalters 105 (z. B. eines MOSFET) während eines Normalbetriebs bei manchen Ausführungsformen. Das Zeitverlaufsdiagramm zwischen der Zeit T1 und der Zeit T3 veranschaulicht einen Prozess zum Einschalten des Leistungsschalters 105 (auch als Einschaltprozess bezeichnet) und das Zeitverlaufsdiagramm zwischen der Zeit T4 und der Zeit T6 veranschaulicht einen Prozess zum Ausschalten des Leistungsschalters 105 (auch als Ausschaltprozess bezeichnet). In 2A zeigt die Kurve 203 in der oberen graphischen Darstellung die Gate-Source-Spannung V_GS und zeigt die Kurve 201 in der unteren grafischen Darstellung ein Gate-Steuersignal V_GCNTL , das zum Ein- oder Ausschalten der Treiberschaltkreise 107 (wodurch auch die Leistungsschalter 105 ein- oder ausgeschaltet werden) verwendet wird. Das Gate-Steuersignal V_GCNTL kann aus den PWM-Signalen (PWM_H und PWM_L) abgeleitet werden. Die Zeit (z. B. die t-Achse) der oberen grafischen Darstellung und der unteren grafischen Darstellung sind in 2A abgestimmt.
Unter Bezugnahme auf 2A befinden sich der Treiberschaltkreis 107 und der Leistungsschalter 105, der mit dem Treiberschaltkreis 107 verbunden ist, anfänglich in einem AUS-Zustand. Als Nächstes schaltet die Steuerung 102 die Treiberschaltkreise 107 durch auf aktiv Setzen des Gate-Steuersignals V_GCNTL ein. Die Gate-Source-Spannung V_GS beginnt nach einer kurzen Verzögerung anzusteigen. Zur Zeit T2 erreicht (z. B. überschreitet) die Gate-Source-Spannung V_GS eine Spannungsschwelle Va und der Leistungsschalter 105 beginnt sich einzuschalten. Bei manchen Ausführungsformen ist die Spannungsschwelle Va eine Spannung, unterhalb welcher der Leistungsschalter 105 in einem AUS-Zustand verbleibt (z. B. fließt kein Strom durch den Leistungsschalter 105). Daher wird ein Spannungsbereich, der kleinere Spannungen als die Spannungsschwelle Va umfasst, als ein sicherer Betriebsbereich (SOA: Safe Operation Area) des Leistungsschalters 105 bezeichnet. Die Spannungsschwelle Va für einen MOSFET, der als der Leistungsschalter 105 verwendet wird, kann beispielsweise etwa 1,7 V sein. Die Zeitspanne zwischen der Zeit T1 und der Zeit T2 kann bei manchen Ausführungsformen als die Propagationszeit T_Prop1 des Treiberschaltkreises 107 bezeichnet werden, weil T_Prop1 einer Dauer für das Gate-Steuersignal V_GCNTL (zur Zeit T1 auf aktiv gesetzt) zum Propagieren durch den Treiberschaltkreis 107 und Erscheinen (zur Zeit T2) an den Ausgangsanschlüssen des Treiberschaltkreises 107 mit einer Spannung entspricht, die groß genug ist, um das Einschalten des Leistungsschalters 105 zu starten.
Nach der Zeit T2 und vor der Zeit T3 steigt die Gate-Source-Spannung V_GS weiterhin an, liegt aber unterhalb einer Spannungsschwelle Vb, die eine Spannung zum vollständigen Einschalten des Leistungsschalters 105 ist. Für einen MOSFET-Leistungsschalter kann die Spannungsschwelle Vb beispielsweise bei etwa 6,5 V liegen. Daher befindet sich der Leistungsschalter 105 zwischen der Zeit T2 und der Zeit T3 in dem Prozess, dass er von AUS zu EIN, z. B. zwischen dem AUS-Zustand und dem EIN-Zustand, geschaltet wird. Bei Ausführungsformen, bei denen MOSFETs als die Leistungsschalter 105 verwendet werden, können sich die MOSFETs zwischen der Zeit T2 und der Zeit T3 in einem gesättigten Gebiet befinden, wobei der Strom, der durch jeden der MOSFETs fließt, durch die Gate-Source-Spannung V_GS moduliert wird. Unter manchen Umständen kann eine große Wärmemenge erzeugt werden, wenn sich die Leistungsschalter 105 (z. B. MOSFETs) in dem gesättigten Gebiet befinden, und kann ein Schaden an den Leistungsschaltern 105 auftreten. Aus diesem Grund kann das Spannungsgebiet zwischen Va und Vb (z. B. Va≤V<Vb) als ein instabiler Betriebsbereich der Leistungsschalter bezeichnet werden. Die Zeitspanne zwischen der Zeit T2 und T3 wird als die Anstiegszeit T_Anstieg des Leistungsschalters 105 bezeichnet.
Als Nächstes erreicht (z. B. überschreitet) die Gate-Source-Spannung V_GS zur Zeit T3 die Spannungsschwelle Vb und der Leistungsschalter 105 ist nun vollständig eingeschaltet und verlässt den instabilen Betriebsbereich. 2A zeigt auch eine Spannungsschwelle Vc, die einem hohen Spannungswert entspricht, oberhalb dessen ein Schaden an dem Leistungsschalter 105 aufgrund einer Überspannung auftreten kann. Für die Leistungsschalter 105, die MOSFETs verwenden, kann die Spannungsschwelle Vc beispielsweise bei etwa 16 V liegen. Wenn die Gate-Source-Spannung V_GS zwischen Vb und Vc liegt, kann der Leistungsschalter 105 sicher arbeiten und daher kann das Spannungsgebiet zwischen Vb und Vc (z. B. Vb≤V<Vc) als ein anderer sicherer Betriebsbereich des Leistungsschalters bezeichnet werden. Jede der Spannungsquellen Va, Vb und Vc kann auch eine vorbestimmte Schwelle sein.
Als Nächstes schaltet die Steuerung 102 zur Zeit T4 den Treiberschaltkreis 107 durch auf inaktiv Setzen des Gate-Steuersignals V_GCNTL aus und beginnt die Gate-Source-Spannung V_GS nach einer kurzen Verzögerung abzunehmen. Zur Zeit T5 erreicht (z. B. unterschreitet) die Gate-Source-Spannung V_GS die Spannungsschwelle Vb, verlässt der Leistungsschalter 105 den sicheren Betriebsbereich und beginnt sich auszuschalten. Die Zeitspanne zwischen der Zeit T4 und der Zeit T5 wird als eine Propagationszeit T_Prop2 bezeichnet, die in Abhängigkeit von z. B. Charakteristiken des Leistungsschalters 105 die gleiche wie die Propagationszeit T_Prop1 sein kann oder nicht.
Während der Zeit T5 und der Zeit T6 befindet sich der Leistungsschalter 105 in dem instabilen Betriebsbereich, da die Gate-Source-Spannung V_GS abnimmt. Zur Zeit T6 erreicht (z. B. unterschreitet) die Gate-Source-Spannung V_GS die Spannungsschwelle Va und tritt der Leistungsschalter 105 in den AUS-Zustand ein. Die Zeitspanne zwischen der Zeit T5 und T6 wird als die Abfallzeit T_Abfall des Leistungsschalters 105 bezeichnet.
Im Normalbetrieb liegen die Propagationszeit T_Prop1 und die Anstiegszeit T_Anstieg während des Einschaltprozesses jeweils innerhalb eines jeweiligen vorbestimmten Zeitfensters, wobei das vorbestimmte Zeitfenster durch z. B. die Treiberfähigkeit der Treiberschaltkreise 107, die physikalischen Charakteristiken der Leistungsschalter 105 oder die Last, die mit den Leistungsschaltern 105 verbunden ist, bestimmt wird. Gleichermaßen liegen die Propagationszeit T_Prop2 und die Abfallzeit T_Abfall während des Ausschaltprozesses jeweils innerhalb eines jeweiligen vorbestimmten Zeitfensters. Zum Beispiel kann die Propagationszeit T_Prop1 (oder T_Prop2 ) innerhalb eines vorbestimmten Zeitfensters zwischen etwa 20 ns und etwa 30 ns liegen und kann die Anstiegszeit T_Anstieg (oder die Abfallzeit T_Abfall ) innerhalb eines vorbestimmten Zeitfensters zwischen etwa 200 ns und etwa 400 ns liegen.
Wenn eine Fehlerbedingung auftritt, können die Propagationszeiten T_Prop1 und T_Prop2 , die Anstiegszeit T_Anstieg , und/oder die Abfallzeit T_Abfall betroffen sein und außerhalb des jeweiligen vorbestimmten Zeitfensters liegen. Fehlerzustände können z. B. aufgrund dessen auftreten, dass beispielsweise der Leistungsschalter 105 beschädigt ist, eine Last (z. B. der dreiphasige Motor 109) nicht korrekt mit dem Leistungsschalter 105 verbunden ist (z. B. ein Draht gebrochen ist) oder der Treiberschaltkreis 107 eine Fehlfunktion hat, wodurch dementsprechend nicht die angemessene Treiberfähigkeit bereitgestellt wird. Die Propagationszeiten T_Prop1 und T_Prop2 , die Anstiegszeit T_Anstieg und die Abfallzeit T_Abfall können überwacht werden, indem das Gate des Leistungsschalters 105 (z. B. eines Transistors) z. B. durch Überwachen der Gatespannung (der Gate-Source-Spannung V_GS ) des Leistungsschalters 105 überwacht wird.
Durch Überwachen der Propagationszeiten T_Prop1 und T_Prop2 , der Anstiegszeit T_Anstieg und/oder der Abfallzeit T_Anstieg können Fehlerzustände in den Leistungssteuerschaltkreisen 100 detektiert werden. Zum Beispiel kann die Propagationszeit T_Prop1 (oder T_Prop2 ) verwendet werden, um sicherzustellen, dass der Vortreiber-IC 103 den Ein-/Ausschaltbetrieb (z. B. Ein- und Ausschalten des Treiberschaltkreises 107) korrekt durchführt. Das Vergleichen der Propagationszeit T_Prop1 (oder T_Prop2 ) mit dem jeweiligen vorbestimmten Zeitfenster ermöglicht das Überprüfen, dass das Gate-Steuersignal korrekt durch den Vortreiber-IC 103 zu den Leistungsschaltern 105 propagiert ist und dass die Leistungsschalter 105 korrekt mit den Ausgangspads (z. B. Pads, die mit dem dreiphasigen Motor 109 verbunden sind) verbunden sind. Die Propagationszeit T_Prop1 (oder T_Prop2 ) ermöglicht auch das Überprüfen, dass der Vortreiber-IC 103 die korrekte Treiberstärke aufweist und dass die verbundenen Leistungsschalter 105 der korrekte Typ von Leistungsschaltern sind.
Gleichermaßen kann die Anstiegszeit T_Anstieg verwendet werden, um die Reaktion der Leistungsschalter 105 zu überwachen, die durch die Treiberschaltkreise 107 getrieben werden. Insbesondere kann die Anstiegszeit T_Anstieg verwendet werden, um zu überprüfen, dass die Leistungsschalter 105 korrekt schalten (z. B. die Anstiegszeit innerhalb des jeweiligen vorbestimmten Zeitfensters liegt) und dass eine Last ordnungsgemäß an den Leistungsschaltern 105 angebracht ist. Zum Beispiel kann ein beschädigter Leistungsschalter 105 oder eine unzulängliche Treiberfähigkeit des Treiberschaltkreises 107 bewirken, dass die gemessene Anstiegszeit T_Anstieg größer als die obere Grenze des vorbestimmten Zeitfensters für T_Anstieg ist. Als ein anderes Beispiel kann die gemessene Anstiegszeit T_Anstieg , wenn der Leistungsschalter 105 nicht vorhanden ist (z. B. aufgrund eines Kurzschlusses), kleiner als die untere Grenze des vorbestimmten Zeitfensters für T_Anstieg sein. Die Abfallzeit T_Abfall kann auf ähnliche Weise wie die Anstiegszeit T_Anstieg verwendet werden, um zu überprüfen, dass der Leistungsschalter 105 korrekt schaltet (z. B. die Abfallzeit innerhalb des jeweiligen vorbestimmten Zeitfensters liegt) und dass eine Last ordnungsgemäß an den Leistungsschaltern 105 angebracht ist.
Sobald eine Fehlerbedingung detektiert wird, können die Leistungssteuerschaltkreise 100 ein Fehlersignal erzeugen oder auf aktiv setzen, um die Fehlerbedingung z. B. der Steuerung 102 zu melden. Eine Sicher-Zustand-Sequenz (eine vorbestimmte Sequenz aus Vorgängen) kann ausgeführt werden, um den Leistungssteuerschaltkreis 100 in einen sicheren Zustand zu bringen, wenn das Fehlersignal auf aktiv gesetzt ist. Es wird in den sicheren Zustand eingetreten, um ein katastrophales Versagen (z. B. dass das Lenkrad des Kraftfahrzeugs verriegelt ist und nicht mehr gelenkt werden kann) aufgrund der Fehlerbedingung der Leistungssteuerschaltkreise 100 zu vermeiden. Die Definition des sicheren Zustands ist anwendungsspezifisch (z. B. durch den Typ von Systemen oder Anwendungen, für die der Leistungssteuerschaltkreis 100 verwendet wird, bestimmt) und kann auf einen Zustand verweisen, in dem der Leistungssteuerschaltkreis 100 verbleiben kann, z. B. temporär, bis die Fehlerbedingung behoben ist, ein Redundanzschaltkreis die ausgefallenen Funktionalitäten übernimmt oder bis es sicher ist, den Leistungssteuerschaltkreis 100 herunterzufahren. Zum Beispiel kann der sichere Zustand für einen Leistungssteuerschaltkreis 100, der zum Antreiben eines dreiphasigen Motors 109 für das Servolenkrad eines Kraftfahrzeugs verwendet wird, falls eine Fehlerbedingung detektiert wird (z. B. ein Fehlersignal auf aktiv gesetzt wird), die darin begründet liegt, dass der Leistungsschalter 105 in einer der drei Phasen defekt (z. B. ein offener Stromkreis) ist, erreicht werden, indem die Leistungsschalter 105 in zwei anderen Phasen des dreiphasigen Motors abgeschaltet werden, wobei in diesem Fall das Lenkrad die Servolenkungsfunktion verliert, aber der Fahrer des Kraftfahrzeugs immer noch dazu in der Lage ist, das Lenkrad zu lenken. Ein solcher Betriebszustand kann als ein Notlaufzustand bezeichnet werden. Als ein anderes Beispiel wird ein Leistungssteuerschaltkreis 100 betrachtet, der zum Antreiben eines 12-phasigen Anlassmotors verwendet wird. Wenn eine Fehlerbedingung detektiert wird, die angibt, dass einer der Leistungsschalter 105 in einer der zwölf Phasen beschädigt (z. B. ein offener Stromkreis) ist, ist es möglicherweise nicht sicher, die Leistungsschalter 105 in den anderen Phasen direkt auszuschalten, weil sich der Motor immer noch mit hoher Geschwindigkeit drehen kann und eine hohe kinetische Energie aufweisen kann. Das direkte Abschalten sämtlicher Leistungsschalter 105 kann bewirken, dass der Motor in einem Generatormodus arbeitet und kann bewirken, dass eine hohe Spannung an den Leistungsschaltern 105 erzeugt wird, wobei die hohe Spannung die Leistungsschalter 105 beschädigen kann. Daher beinhaltet die Sicherer-Zustand-Sequenz für die Anwendung des 12-phasigen Anlassmotors Beibehalten der nicht beschädigten Leistungsschalter 105 in dem eingeschalteten Zustand, während die Treiberspannung, die durch die Treiberschaltkreise 107 bereitgestellt wird, schrittweise reduziert wird, und, nachdem die Motorgeschwindigkeit auf ein sicheres Niveau reduziert wurde, Abschalten der Leistungsschalter 105, um den 12-phasigen Anlassmotor zu stoppen.
Bei manchen Ausführungsformen misst die Diagnoselogik des Leistungssteuerschaltkreises 100 die Propagationszeit T_Prop1 und die Anstiegszeit T_Anstieg während des Einschaltprozesses des Leistungsschalters 105 und vergleicht die gemessene Propagationszeit T_Prop1 und die gemessene Anstiegszeit T_Anstieg mit einem jeweiligen vorbestimmten Zeitfenster. Eine Fehlerbedingung wird detektiert, wenn die gemessene Propagationszeit T_Prop1 oder die gemessene Anstiegszeit T_Anstieg außerhalb des jeweiligen vorbestimmten Zeitfensters liegt. Bei manchen Ausführungsformen werden die Propagationszeit T_Prop1 und die Anstiegszeit T_Anstieg jedes Mal gemessen, wenn der Leistungsschalter 105 eingeschaltet wird, wodurch eine Echtzeitüberwachung des Leistungssteuerschaltkreises 100 ermöglicht wird.
Bei manchen Ausführungsformen misst die Diagnoselogik des Leistungssteuerschaltkreises 100 die Propagationszeit T_Prop2 und die Abfallzeit T_Abfall während des Ausschaltprozesses des Leistungsschalters 105 und vergleicht die gemessene Propagationszeit T_Prop2 und die gemessene Abfallzeit T_Abfall mit einem jeweiligen vorbestimmten Zeitfenster. Eine Fehlerbedingung wird detektiert, wenn die gemessene Propagationszeit T_Prop2 oder die gemessene Abfallzeit T_Abfall außerhalb des jeweiligen vorbestimmten Zeitfensters liegt. Bei manchen Ausführungsformen werden die Propagationszeit T_Prop2 und die Abfallzeit T_Abfall jedes Mal gemessen, wenn der Leistungsschalter 105 ausgeschaltet wird, wodurch eine Echtzeitüberwachung des Leistungssteuerschaltkreises 100 ermöglicht wird.
Bei manchen Ausführungsformen misst die Diagnoselogik des Leistungssteuerschaltkreises 100 die Propagationszeit T_Prop1 und die Anstiegszeit T_Anstieg während des Einschaltprozesses und misst die Propagationszeit T_Prop2 und die Abfallzeit T_Abfall während des Ausschaltprozesses. Eine Fehlerbedingung wird detektiert, wenn eine beliebige der obigen gemessenen Zeiten außerhalb des jeweiligen vorbestimmten Zeitfensters liegt. Bei manchen Ausführungsformen werden die Propagationszeit T_Prop1 , die Anstiegszeit T_Anstieg , die Propagationszeit T_Prop2 und die Abfallzeit T_Abfall jedes Mal gemessen, wenn der Leistungsschalter 105 ein- oder ausgeschaltet wird, wodurch eine Echtzeitüberwachung des Leistungssteuerschaltkreises 100 ermöglicht wird.
Eine Messung der Propagationszeit T_Prop1 , der Anstiegszeit T_Anstieg , der Propagationszeit T_Prop2 und der Abfallzeit T_Abfall kann unter Verwendung von Timern durchgeführt werden. Zum Beispiel können für jeden der Leistungsschalter 105 zwei Timer verwendet werden, um z. B. die Propagationszeit T_Prop1 und die Anstiegszeit T_Anstieg während des Einschaltprozesses des Leistungsschalters 105 zu messen. Die gleichen zwei Timer können verwendet werden, um die Propagationszeit T_Prop2 und die Abfallzeit T_Abfall während des Ausschaltprozesses zu messen. 2B und 2C veranschaulichen zwei Ausführungsformen von Schaltkreisen zum Messen der Schaltzeit (z. B. T_Prop1 , T_Prop2 , T_Anstieg , T_Abfall ), wobei Einzelheiten davon nachfolgend besprochen sind.
Eine Messung der Propagationszeit T_Prop1 und T_Prop2 , der Anstiegszeit T_Anstieg und der Abfallzeit T_Abfall kann auf unterschiedliche Arten unter Verwendung der Timer durchgeführt werden. 2B veranschaulicht einen Beispielschaltkreis, bei dem während des Einschaltprozesses ein erster Timer 205 zum Messen einer ersten Zeitspanne Zeit1 (siehe 2A) zwischen der Zeit T1 und der Zeit T2 verwendet wird und ein zweiter Timer 207 zum Messen einer Zeitspanne Zeit2 (siehe 2A) zwischen der Zeit T1 und der Zeit T3 verwendet wird. Insbesondere werden sowohl der erste Timer 205 als auch der zweite Timer 207 zur Zeit T1 durch die steigende Flanke des Gate-Steuersignals V_GCNTL ausgelöst, um das Zählen der Zeit zu beginnen. Der erste Timer 205 wird durch ein Auslösersignal zur Zeit T2 durch ein Signal 225 gestoppt, das angibt, dass die Gate-Source-Spannung V_GS die Spannungsschwelle Va durchquert (z. B. überschreitet). Der zweite Timer 207 wird durch ein anderes Auslösersignal zur Zeit T3 durch ein Signal 224 gestoppt, das angibt, dass die Gate-Source-Spannung V_GS die Spannungsschwelle Vb durchquert. Die Auslösersignale 225 und 224 werden durch Vergleichen der Gate-Source-Spannung V_GS mit den Spannungsschwellen Va bzw. Vb unter Verwendung von Komparatoren 204 und 206 verglichen. Die gemessene Zeitspanne Zeit1 entspricht der Propagationszeit T_Prop1 und die Differenz zwischen den gemessenen Zeitspannen Zeit2 und Zeit1, welche unter Verwendung eines Subtrahierers 209 berechnet wird, entspricht der Anstiegszeit T_Anstieg . Obwohl dies nicht gezeigt ist, können der erste Timer 205 und der zweite Timer 207 während des Ausschaltprozesses beide ausgelöst werden, um das Zählen der Zeit zur Zeit T4 zu beginnen (z. B. durch die fallenden Flanke des Gate-Steuersignals V_GCNTL , siehe 2A), und danach können der erste Timer 205 und der zweite Timer 207 durch ein (nicht gezeigtes) jeweiliges Auslösersignal ausgelöst werden, um das Zählen der Zeit zur Zeit T6 bzw. zur Zeit T5 zu stoppen. Es wird angemerkt, dass zusätzliche Schaltkreise verwendet werden können, um die Auslösersignale für die Timer (z. B. 205, 207) während des Ausschaltprozesses zu erzeugen. Ein Beispiel für das Erzeugen der Auslösersignale für den Ausschaltprozess ist in 3A gezeigt (siehe die nachfolgende Erörterung hinsichtlich der Komparatormodule 331A/331B). Der erste Timer 205 und der zweite Timer 207 werden bei der veranschaulichten Ausführungsform initialisiert (z. B. auf einen Nullwert gesetzt), bevor das Zählen der Zeit beginnt.
Variationen des Verfahrens zum Messen der Propagationszeit, der Anstiegszeit und der Abfallzeit sind möglich und es ist vollständig beabsichtigt, dass diese innerhalb des Schutzumfangs der vorliegenden Offenbarung enthalten sind. Unter Bezugnahme auf den Beispielschaltkreis aus 2C wird der erste Timer 125 während des Einschaltprozesses verwendet, um die Propagationszeit T_Prop1 direkt unter Verwendung von Auslösersignalen zu messen, die jenen des ersten Timers 205 in 2A ähnlich sind. Jedoch ist im Gegensatz zu 2A der zweite Timer 217 dazu konfiguriert, die Anstiegszeit T_Anstieg direkt durch Wählen eines Auslösersignals 227, das das Auslösersignal zum Stoppen des ersten Timers 215 ist, zum Starten des zweiten Timers 217 zu messen. Der zweite Timer 217 wird dann durch ein Auslösersignal 226 gestoppt, das angibt, dass die Gate-Source-Spannung V_GS die Schwellenspannung Vb durchquert. Die Auslösersignale 227 und 226 werden durch Vergleichen der Gate-Source-Spannung V_GS mit den Spannungsschwellen Va bzw. Vb unter Verwendung von Komparatoren 214 und 216 verglichen. Obwohl dies in 2C nicht gezeigt ist, können der erste Timer 215 und der zweite Timer 217 verwendet werden, um die Propagationszeit T_Prop2 und die Abfallzeit T_Abfall in dem Ausschaltprozess direkt zu messen.
Außerdem ist es möglich, nur einen Timer zu verwenden, um die Propagationszeit T_Prop1 , die Anstiegszeit T_Anstieg , Propagationszeit T_Prop2 und die Abfallzeit T_Abfall zu messen. Dies kann erreicht werden, indem z. B. der Timerwert an dem Ende der Propagationszeit (T_Prop1 oder T_Prop2 ) ausgelesen wird und der Timer direkt nach dem Auslesen des Timerwertes neu gestartet wird, um die nächste Zeitperiode (Anstiegszeit T_Anstieg oder Abfallzeit T_Abfall )zu messen. Andere Anzahlen an Timern können ebenfalls verwendet werden und es ist vollständig beabsichtigt, dass dies innerhalb des Schutzumfangs der vorliegenden Offenbarung enthalten ist.
Ein Timer (z. B. 205, 207, 215, 217) kann auf verschiedene Arten, z. B. als ein Zähler oder als ein Schieberegister, implementiert sein. 2D veranschaulicht einen Timer, der als ein Schieberegister 221 implementiert ist. Das Schieberegister 221 kann als eine Verzögerungsleitung implementiert sein, die durch mehrere in Reihe verkettete Verzögerungskomponenten (z. B. D-Flipflops) gebildet ist. 2D veranschaulicht ferner einen Fensterkomparator 223, der mit dem Schieberegister 221 gekoppelt ist. Der Fensterkomparator 223 kann als ein Teil des Schaltkreises des Timers gebildet sein oder kann außerhalb des Timers gebildet sein. Die Ausgabe des Schieberegister 221 (z. B. Ausgaben der D-Flipflops) wird an den Fensterkomparator 223 gesendet und mit einem vorbestimmten Zeitfenster verglichen. Der Fensterkomparator 223 gibt bei manchen Ausführungsformen ein Zustandssignal aus, um anzugeben, ob die durch das Schieberegister 221 gemessene Zeitspanne innerhalb des vorbestimmten Zeitfensters liegt. Die oben unter Bezugnahme auf 2A-2D beschriebenen Strukturen und Prinzipien können verwendet werden, um Timer zu implementieren, die in einem Überwachungsschaltkreis, wie etwa einem Gate-Überwachungsschaltkreis 300 aus 3A, verwendet werden.
3A, 3B und 4 veranschaulichen ein Beispiel für einen Gate-Überwachungsschaltkreis 300, der ein Schieberegister (siehe 412 in 4) verwendet, um den Timer zu bilden. Der Gate-Überwachungsschaltkreis 300 kann ein Teil der Diagnoselogik des Leistungssteuerschaltkreises 100 in 1A sein. Das in 3A, 3B und 4 veranschaulichte Beispiel dient einem Veranschaulichungszweck und ist nicht einschränkend; andere Implementierungen sind ebenfalls möglich und es ist vollständig beabsichtigt, dass sie innerhalb des Schutzumfangs der vorliegenden Offenbarung enthalten sind. Zum Beispiel versteht ein Fachmann, dass Zähler anstelle der Register verwendet werden können, um die Timer zu bilden.
Nun unter Bezugnahme auf 3A ist 3A ein beispielhaftes Blockdiagramm des Gate-Überwachungsschaltkreises 300. Bei manchen Ausführungsformen überwacht der Gate-Überwachungsschaltkreis 300 den Zustand des Leistungssteuerschaltkreises 100 und detektiert Fehlerbedingungen durch Überwachen der Propagationszeiten T_Prop1 und T_Prop2 , der Anstiegszeit T_Anstieg und/oder der Abfallzeit T_Abfall , wie oben unter Bezugnahme auf 2A besprochen ist.
Wie in 3A veranschaulicht, weist der Gate-Überwachungsschaltkreis 300 drei Komparatoren 301 (z. B. 301A, 301B und 301C) auf. Die Eingabe in jeden der Komparatoren 301 beinhaltet die Gate-Source-Spannung V_GS (z. B. die Spannung zwischen einem Paar von Ausgangsanschlüssen Gxx und Sxx) an dem Ausgang des Treiberschaltkreises 107 aus 1A und 1B. Bei manchen Ausführungsformen weist jeder der Treiberschaltkreise 107 einen damit verbundenen Gate-Überwachungsschaltkreis 300 auf. Daher beinhaltet die Diagnoselogik für das Beispiel aus 1A und 1B sechs Instanzen des Gate-Überwachungsschaltkreises 300 (eine für jeden der sechs Treiberschaltkreise 107), wobei jede der sechs Instanzen des Gate-Überwachungsschaltkreises 300 mit den Ausgangsanschlüssen (z. B. GHx und SHx oder GLx und SLx) eines jeweiligen Treiberschaltkreises 107 verbunden ist.
Die Komparatoren 301A, 301B und 301C vergleichen die Gate-Source-Spannung V_GS mit Spannungsschwellen Va, Vb bzw. Vc, wobei Va, Vb, Vc die oben unter Bezugnahme auf 2A besprochenen Spannungsschwellen sind. Insbesondere wird der Komparator 301C verwendet, um eine Überspannungsfehlerbedingung zu detektieren und ein Fehlersignal zu erzeugen, indem die Gate-Source-Spannung V_GS mit der Spannungsschwelle Vc verglichen wird und eine logische „1“ ausgegeben wird, wenn V_GS oberhalb von Vc liegt. Die Ausgabe des Komparators 301C wird an einen Entstörerschaltkreis 303 gesendet und die Ausgabe des Entstörerschaltkreises 303 wird durch einen Latch 305 (z. B. eine Flipflop) zwischengespeichert. Die Ausgabe des Latches 305 wird als ein Signal 321 bezeichnet, wobei das Signal 321 verwendet werden kann, um eine Überspannungsfehlerbedingung anzugeben und/oder um die Sicherer-Zustand-Sequenz zu initiieren, um den Leistungssteuerschaltkreis 100 in einen sicheren Zustand zu bringen.
Der Entstörerschaltkreis 303 wird verwendet, um eine falsche Detektion der Überspannungsfehlerbedingung zu vermeiden. Bei manchen Ausführungsformen stellt der Entstörerschaltkreis 303 eine gefilterte Ausgabe (z. B. geglättete Ausgabe oder tiefpassgefilterte Ausgabe) des Komparators 301C bereit, wodurch die Möglichkeit reduziert wird, dass ein Störsignal in der Ausgabe des Komparators 301 eine falsche Detektion einer Überspannung bewirkt. 3B veranschaulicht ein Beispiel für den Entstörerschaltkreis 303, wobei der Entstörerschaltkreis 303 ein Verzögerungselement 351 (z. B. eine oder mehrere D-Flipflops, die in Reihe verkettet sind) und ein UND-Gatter 353 beinhaltet. Das Eingangssignal und eine verzögerte Version des Eingangssignals werden an die Eingangsanschlüsse des UND-Gatters 353 gesendet. Der Ausgang des UND-Gitters 353 stellt eine entstörte Version des Eingangssignals bereit. Andere Implementierungen des Entstörerschaltkreises sind ebenfalls möglich und es ist vollständig beabsichtigt, dass sie innerhalb des Schutzumfangs der vorliegenden Offenbarung enthalten sind.
Wieder unter Bezugnahme auf 3A vergleichen der Komparator 301A und der Komparator 301B die Gate-Source-Spannung V_GS mit den Spannungsschwellen Va bzw. Vb. Wenn die Gate-Source-Spannung V_GS größer als die oder gleich der entsprechenden Referenzspannung (z. B. Va oder Vb) ist, gibt der Komparator 301A oder 301B eine logische „1“ aus. Die Ausgabe des Komparators 301A wird an einen ersten Eingangsanschluss I₀ eines Multiplexers (MUX) 304 und an einen Inverter 302 gesendet. Die Ausgabe des Inverters 302 wird an einen zweiten Eingangsanschluss I₁ des MUX 304 gesendet. Der Selektor Sel des MUX 304 ist dazu konfiguriert, das Eingangssignal an dem ersten Eingangsanschluss I₀ während des Einschaltprozesses als Ausgabe des MUX 304 auszuwählen; und ist dazu konfiguriert, das Eingangssignal an dem zweiten Eingangsanschluss I₁ während des Ausschaltprozesses als Ausgabe des MUX 304 auszuwählen. Bei manchen Ausführungsformen verbleibt der Selektor Sel nach dem Einschaltprozess des MUX 304 unverändert (z. B. wählt den Eingang bei I_o als Ausgabe aus), bis der Ausschaltprozess beginnt. Daher wird das Signal 325 des Gate-Überwachungsschaltkreises 300 während des Einschaltprozesses auf aktiv gesetzt (z. B. wechselt von logisch „0“ zu logisch„ 1“), wenn die Gate-Source-Spannung V_GS die Spannungsschwelle Va (z. B. zur Zeit T2 in 2A) durchquert (z. B. überschreitet); während des Ausschaltprozesses wird das Signal 325 auf aktiv gesetzt, wenn die Gate-Source-Spannung V_GS die Spannungsschwelle Va (z. B. zur Zeit T6 in 2A) durchquert (z. B. unterschreitet). Daher kann für das Beispiel aus 2A das Signal 325 (z. B. eine steigende Flanke des Signals 325) als ein Auslösersignal verwendet werden, um zu stoppen, dass der verwendete Timer die Zeitspanne Zeit1 während des Einschaltprozesses misst, und kann als ein Auslösersignal verwendet werden, um zu stoppen, dass der verwendete Timer die Zeitspanne Zeit2 während des Ausschaltprozesses misst.
Immer noch unter Bezugnahme auf 3A ist der Ausgang des Komparators 301B mit dem MUX 304 und mit dem Inverter 302 verbunden und der Selektor Sel des MUX 304 wählt den Ausgang des MUX 304 auf ähnliche Weise wie jene des MUX 304, der mit dem Komparator 301A verbunden ist, aus. Ein Fachmann wird sogleich erkennen, dass während des Einschaltprozesses das Signal 324 an dem Ausgang des MUX 304 auf aktiv gesetzt wird, wenn die Gate-Source-Spannung V_GS die Spannungsschwelle Vb (z. B. zur Zeit T3 in 2A) durchquert (z. B. überschreitet); während des Ausschaltprozesses wird das Signal 324 auf aktiv gesetzt, wenn die Gate-Source-Spannung V_GS die Spannungsschwelle Vb (z. B. zur Zeit T5 in 2A) durchquert (z. B. unterschreitet). Daher kann für das Beispiel aus 2A das Signal 324 (z. B. eine steigende Flanke des Signals 324) als ein Auslösersignal verwendet werden, um zu stoppen, dass der verwendete Timer die Zeitspanne Zeit2 während des Einschaltprozesses misst, und kann als ein Auslösersignal verwendet werden, um zu stoppen, dass der verwendete Timer die Zeitspanne Zeit1 während des Ausschaltprozesses misst. Zur einfachen Erörterung werden der Komparator 301A (oder 301B) und der damit verbundene Inverter 302/MUX 304 gemeinsam als ein Komparatormodul 331A (oder 331B) bezeichnet.
Wie in 3A veranschaulicht, wird das Signal 324 an einen Entstörerschaltkreis 303 gesendet und die Ausgabe des Entstörerschaltkreises 303 wird an einen Latch 305 gesendet. Die Ausgabe des Latches 305 wird als ein Signal 323 bezeichnet. Zusätzliche Zustands-/Steuersignale, wie etwa Signale 322 und 326, können unter Verwendung eines ODER-Gatters 307 und eines UND-Gatters 309 erzeugt werden. Das Signal 322 kann als ein Steuersignal verwendet werden, um den Leistungsschalter 105 aufgrund einer Überspannung auszuschalten, und das Signal 326 kann verwendet werden, um eine Fehlerbedingung, dass der Leistungsschalter 105 nicht ordnungsgemäß ausgeschaltet ist (z. B. obwohl das Signal 322 auf aktiv gesetzt ist), zu detektieren. Bei manchen Ausführungsformen überwacht die Steuerung 102 oder die Diagnoselogik durch Überprüfen der Zustands-/Steuersignale (z. B. 321, 323, 324 und/oder 325) des Gate-Überwachungsschaltkreises 300 den Zustand der Leistungsschalter 105 und bestimmt den Zustand der Leistungsschalter 105. Nachdem der Einschaltprozess gestartet wurde, befindet sich zum Beispiel der Leistungsschalter 105, falls das Signal 324 eine logische „1“ ist und das Signal 321 eine logische „0“ ist, in dem EIN-Zustand und arbeitet in dem sicheren Betriebsbereich.
Bei manchen Ausführungsformen sind die Spannungsschwellen Va, Vb und Vc, z. B. durch die Steuerung 102, programmierbar. Die Werte der Spannungsschwellen Va, Vb und Vc oder Indikatoren, die die Wahlen für die Spannungsschwellen Va, Vb und Vc angeben, werden in einem Konfigurationsmodul 311 des Gate-Überwachungsschaltkreises 300 gespeichert, wobei das Konfigurationsmodul 311 Speicher, wie etwa Direktzugriffsspeicher (RAMs), Nurlesespeicher (ROMs), dergleichen oder Kombinationen davon umfassen kann. Abgesehen von den Schwellenspannungen kann das Konfigurationsmodul verwendet werden, um andere Konfigurationsdaten (z. B. die vorbestimmten Zeitfenster für die gemessenen Zeitspannen) für den Gate-Überwachungsschaltkreis 300 zu speichern. Die Konfigurationsdaten können durch die Steuerung 102 durch z. B. die SPI-Schnittstelle programmiert werden. Wie in 3A veranschaulicht, beinhaltet der Gate-Überwachungsschaltkreis 300 ferner eine oder mehrere Gate-Überwachung-Selbsttest(BIST)-Schaltkreise 313, wobei jeder der BIST-Schaltkreise 313 einen Timer und zusätzliche Schaltkreise (z. B. einen Selbsttestschaltkreis) umfasst, wobei Einzelheiten davon in 4 veranschaulicht sind.
4 veranschaulicht ein Ausführungsschaltbild des BIST-Schaltkreises 313. Nicht alle Merkmale des BIST-Schaltkreises 313 sind in 4 veranschaulicht. Es wird angemerkt, dass der BIST-Schaltkreis 313 nur einen Timer und einen entsprechenden Selbsttestschaltkreis veranschaulicht. Um zwei Timer (z. B. den ersten Timer 205 und den zweiten Timer 207 in 2B) aufzuweisen, kann daher jeder Gate-Überwachungsschaltkreis 300 zwei Instanzen des BIST-Schaltkreises 313 beinhalten. Die Timer des Gate-Überwachungsschaltkreises können kollektiv als ein Timerschaltkreis bezeichnet werden. Jeder der Timer in dem Timerschaltkreis kann verwendet werden, um eine Zeitspanne (z. B. direkt oder indirekt) zu messen, und der Gate-Überwachungsschaltkreis 300 kann jedes Mal, wenn die Leistungsschalter 105 ein- oder ausgeschaltet werden, eine Zustandsüberprüfung durchführen, indem überprüft wird, ob die gemessenen Zeitspannen (z. B. T_Prop1 und T_Anstieg , oder T_Prop2 und T_Abfall ) innerhalb ihrer jeweiligen vorbestimmten Zeitfenster liegen. Die Zustandsüberprüfung kann auch Überprüfen beinhalten, ob die Steuerspannung an dem Ausgang des Treiberschaltkreises 107 oberhalb einer Spannungsschwelle (z. B. Vc) liegt. Falls irgendeine der gemessenen Zeitspannen außerhalb des jeweiligen vorbestimmten Zeitfensters liegt oder falls die Steuerspannung oberhalb der Spannungsschwelle liegt, kann der Gate-Überwachungsschaltkreis 300 ein Fehlersignal erzeugen, um die Fehlerbedingung anzuzeigen. Es wird angemerkt, dass der Treiberschaltkreis 107 und das Komparatormodul 331A (oder 331B), die in 4 veranschaulicht sind, nicht in dem BIST-Schaltkreis 313 gebildet sind. Stattdessen entsprechen sie dem Treiberschaltkreis 107 aus 1B bzw. dem Komparatormodul 331A (oder 331B) aus 3A. Der Treiberschaltkreis 107 und das Komparatormodul 331A (oder 331B) sind in 4 lediglich zum Zweck der Veranschaulichung der elektrischen Verbindungen gezeigt und sind dementsprechend nicht Teil des BIST-Schaltkreises 313.
Unter Bezugnahme auf 4 weist der BIST-Schaltkreis 313 einen Eingangsanschluss 419 auf. Die Eingabe zu dem Eingangsanschluss 419 ist das Steuersignal V_GCNTL , das den Treiberschaltkreis 107 ein- und ausschaltet. Bei manchen Ausführungsformen werden die steigende Flanke und die fallenden Flanke des Gate-Steuersignals V_GCNTL , die dem Zeitpunkt zum Ein- bzw. Ausschalten des Treiberschaltkreises 107 entsprechen, verwendet, um den Timer (siehe nachfolgende Erörterung hinsichtlich des Schieberegisters 412) des BIST-Schaltkreises 313 zu starten. Der Timer kann bei manchen Ausführungsformen z. B. durch die steigende Flanke und/oder die fallende Flanke des Gate-Steuersignals V_GCNTL initialisiert (z. B. auf null gelöscht) werden, um für das Zählen der Zeit bereit zu sein. Der Timer wird durch das Ausgangssignal 325 (oder 324) (z. B. eine steigende Flanke von diesem) des entsprechenden Komparatormoduls 331A (oder 331B) gestoppt. Falls für das Beispiel aus 2A der Timer des BIST-Schaltkreises 313 durch das Signal 325 gestoppt wird, dient dann der Timer dem Messen der Zeitspanne Zeit1 (siehe 2A) während des Einschaltprozesses und dient dem Messen der Zeitspanne Zeit2 (siehe 2A) während des Ausschaltprozesses.
Der Timer des BIST-Schaltkreises 313 ist ein Schieberegister 412, das als eine Verzögerungsleitung implementiert ist, die mehrere in Reihe verkettete D-Flipflops 411 beinhaltet. Die D-Flipflops 411 können mit einem Hochgeschwindigkeit(z. B. 160-MHz-)-Taktsignal 423 getaktet werden, das an einen Eingangsanschluss 412 geliefert wird, um eine ausreichende Genauigkeit in der gemessene Zeitspanne bereitzustellen. Die Anzahl an in 4 veranschaulichten D-Flipflops 411 dient Veranschaulichungszwecken und ist nicht beschränkend. Bei manchen Ausführungsformen wird die Anzahl an D-Flipflops 411 durch die maximale zu messende Zeitspanne bestimmt. Falls zum Beispiel die Zeitverzögerung jedes D-Flipflops 411 T ist, die Anzahl an D-Flipflops 411 N ist, dann sollte N×T gleich einer oder größer als eine maximale durch den Timer des BIST-Schaltkreises 313 zu messenden Zeitspanne sein. Die maximale Zeitspanne kann eine obere Grenze des vorbestimmten Zeitfensters für die gemessene Zeitspanne (z. B. T_Prop1 , T_Prop2 , T_Anstieg oder T_Abfall ) sein.
4 veranschaulicht einen Hilfsschaltkreis 417, der mit dem Eingangsanschluss 419 und den D-Flipflops 411 (und 413) verbunden ist. Bei manchen Ausführungsformen beinhaltet der Hilfsschaltkreis 417 einen Schaltkreis, der die steigende Flanke und/oder die fallende Flanke des Gate-Steuersignals V_GCNTL in ein Pulssignal umwandelt. Das Pulssignal wird als die Eingabe in das Schieberegister 412 verwendet, wie in 4 veranschaulicht ist. Bei manchen Ausführungsformen weisen, wenn das Pulssignal in dem Schieberegister 412 abwärts (z. B. nach rechts) verschoben wird, die Werte sämtlicher D-Flipflops 411 (auch als der Wert des Schieberegisters 412 bezeichnet), welche von dem D-Flipflop 411 ganz links zu dem D-Flipflop 411 ganz rechts aufgelistet sind, ein „0..010...0“ ähnliches Format auf, wobei die Position des Wertes „1“ mit jedem Taktzyklus von links nach rechts verschoben wird, bis das Taktsignal zu dem Schieberegister 412 (z. B. durch das Signal 325 oder 324) gestoppt wird oder bis der Wert „1“ aus dem Schieberegister 412 heraus verschoben wird.
Wie in 4 veranschaulicht, wird, wenn das Signal 325 (oder 334) von „0“ zu „1“ übergeht, die steigende Flanke des Signals, nachdem es durch einen Inverter 408 invertiert wurde, verwendet, um einen Wert „1“ in einen D-Flipflop 407 zu laden. Die Ausgabe des D-Flipflops 407, die nun „1“ ist, wird an einen invertierten Eingangsanschluss eines UND-Gatters 409 gesendet, wodurch das Taktsignal des Schieberegisters 412 aufgetastet wird. Mit anderen Worten wird das Taktsignal des Schieberegisters 412 auf Low gezwungen und wechselt nicht mehr. Infolgedessen wird das Schieberegister 412 deaktiviert, wird der Wert „1“ nicht mehr in dem Schieberegister 412 abwärts (z. B. nach rechts) verschoben und wird der Timer gestoppt.
Sobald der Timer gestoppt wurde, kann der Gate-Überwachungsschaltkreis 300 die gemessene Zeitspanne bestimmen, indem die Position des Wertes „1“ in dem Schieberegister 412 überprüft wird. Zum Beispiel kann die durch den Timer gemessene Zeitspanne berechnet werden, indem die Verzögerung T des D-Flipflops 411 mit dem Abstand (z. B. der Anzahl an D-Flipflops) zwischen dem D-Flipflop 411 mit dem Wert „1“ und dem D-Flipflop 411 ganz links multipliziert wird. Für das Beispiel aus 2A entspricht, falls der Timer des BIST-Schaltkreises 313 dem Messen der Zeitspanne Zeit1 dient, die gemessene Zeitspanne der Propagationszeit T_Prop1 (während des Einschaltprozesses) oder T_Prop2 (während des Ausschaltprozesses). Falls der Timer des BIST-Schaltkreises 313 dem Messen der Zeitspanne Zeit2 aus 2A dient, wird die gemessene Zeitspanne von einer zweiten Zeitspanne subtrahiert, die durch einen zweiten Timer (der dem Messen der Zeitspanne Zeit1 aus 2A dient) des zweiten BIST-Schaltkreises 313 (siehe 3A) gemessen wird. Die Subtraktion kann unter Verwendung eines Subtraktionsschaltkreises 314 durchgeführt werden und die Differenz zwischen den zwei gemessenen Zeitspannen entspricht der Anstiegszeit T_Anstieg (während des Einschaltprozesses) oder der Abfallzeit T_Abfall (während des Ausschaltprozesses).
Der BIST-Schaltkreis 313 beinhaltet ferner ein zweites Schieberegister 414, das als eine Verzögerungsleitung implementiert ist, die aus mehreren in Reihe verketteten D-Flipflops 413 gebildet ist. Anstelle des Messens einer unbekannten Zeitspanne, wird das Schieberegister 414 verwendet, um anzugeben, dass eine vorbestimmte Zeitperiode verstrichen ist. Der Ausgang des D-Flipflops ganz rechts in dem Schieberegister 414 ist mit einem ersten Eingangsanschluss eines UND-Gatters 415 verbunden und der Ausgang des D-Flipflops ganz links in dem Schieberegister 412 ist mit einem zweiten Eingangsanschluss des UND-Gatters 415 verbunden. Das Schieberegister 412 und das Schieberegister 414 werden verwendet, um Fehlerbedingungen durch Durchführen eines Timing-Tests des Gate-Überwachungsschaltkreises 300 zu detektieren. Einzelheiten des Timing-Tests sind nachfolgend besprochen.
Die Anzahl an in 4 veranschaulichten D-Flipflops 413 dient Veranschaulichungszwecken und ist nicht beschränkend. Das Schieberegister 414 weist die gleiche Eingabe wie das Schieberegister 412 auf. Wie in 4 veranschaulicht, wird das Schieberegister 414 durch eine invertierte Version des Taktsignals 423 angesteuert. Die Anzahl an D-Flipflops in dem Schieberegister 414 ist so gewählt, dass die Gesamtverzögerung des Schieberegisters 414 gleich einer vorbestimmten Dauer ist, wobei die vorbestimmte Dauer programmierbar (z. B. durch die Steuerung 102 programmierbarer) sein kann.
Bei manchen Ausführungsformen ist die vorbestimmte Dauer des Schieberegisters 414 im Wesentlichen gleich der oberen Grenze des vorbestimmten Zeitfensters für die Zeitspanne, die durch den Timer (z. B. das Schieberegister 412) des BIST-Schaltkreises 313 gemessen wird, wobei die Zeitspanne für das Beispiel aus 2A z. B. T_Prop1 , T_Prop1+T_Anstieg, T_Prop2 oder T_Prop2+T_Abfall sein kann. Zum Beispiel kann die Gesamtverzögerung des Schieberegisters 414 auf T_Prop1 gesetzt werden, falls der Timer die Propagationszeit T_Prop1 misst, und kann auf T_Prop1+T_Anstieg gesetzt werden, falls der Timer die Dauer zwischen der Zeit T1 und der Zeit T3 misst. Wenn ein Wert von „1“ an dem Ausgang des D-Flipflops ganz rechts des Schieberegisters 414 erscheint, gibt er daher an, dass die vorbestimmte Dauer verstrichen ist, und als Reaktion darauf führt der Gate-Überwachungsschaltkreis 300 einen Timing-Test durch Überprüfen des Zustands der Leistungsschalter 105 und/oder durch Überprüfen der Werte des Schieberegisters 412 durch.
Sobald das Schieberegister 414 angibt, dass die vorbestimmte Dauer verstrichen ist, überprüft der Gate-Überwachungsschaltkreis 300, ob der Timer (z. B. das Schieberegister 412) des BIST-Schaltkreises 313 gestoppt ist. Dies kann durch Überprüfen der Zustandssignale (z. B. 325, 323, 324 oder 321) erreicht werden. Zum Beispiel sollte für den Einschaltprozess aus 2A das Signal 325 „1“ sein, nachdem eine Dauer von T_Prop1 verstrichen ist; und das Signal 324 sollte „1“ sein, nachdem eine Dauer von T_Prop1+T_Anstieg verstrichen ist. Falls das Auslösersignal (z. B. 325 oder 324) nicht auf aktiv gesetzt wurde, nachdem die vorbestimmte Dauer verstrichen ist, befindet sich der Leistungsschalter 105 in einem falschen Zustand und ist die Schaltzeit des Leistungsschalters 105 größer als das vorbestimmte Zeitfenster. Daher berichtet der Gate-Überwachungsschaltkreis 300 eine Fehlerbedingung und kann eine Sicherer-Zustand-Sequenz initiiert werden.
Falls das Auslösersignal (z. B. 325, oder 324) auf aktiv gesetzt wurde, nachdem die vorbestimmte Dauer verstrichen ist, bestimmt der Gate-Überwachungsschaltkreis 300 die gemessene Zeitspanne, wie oben besprochen ist. Bei manchen Ausführungsformen vergleicht der Gate-Überwachungsschaltkreis 300 die gemessene Zeitspanne (z. B. T_Prop1 , T_Prop2 , T_Anstieg oder T_Abfall ) mit einem jeweiligen vorbestimmten Zeitfenster. Falls die gemessene Zeitspanne außerhalb des jeweiligen vorbestimmten Zeitfensters liegt, wird eine Fehlerbedingung berichtet und/oder kann die Sicherer-Zustand-Sequenz durch z. B. die Steuerung 102 gestartet werden, um den Leistungssteuerschaltkreis 100 in einen sicheren Zustand zu bringen. Bei manchen Ausführungsformen misst der Gate-Überwachungsschaltkreis 300 den Zustand des Leistungsschalters 105 (z. B. durch Überprüfen des Signals 321, 323, 324 oder 325), nachdem die vorbestimmte Dauer verstrichen ist, und vergleicht den gemessenen Zustand des Leistungsschalters 105 mit einem erwarteten Zustand des Leistungsschalters 105. Der erwartete Zustand des Leistungsschalters 105 kann durch z. B. die Steuerung 102 bereitgestellt werden und kann in dem Konfigurationsmodul 311 gespeichert sein. Eine Fehlerbedingungen wird detektiert, wenn der gemessene Zustand des Leistungsschalters 105 nicht mit dem erwarteten Zustand des Leistungsschalters 105 übereinstimmt.
Immer noch unter Bezugnahme auf 4 kann die Ausgabe des UND-Gatters 415 eine Fehlerbedingung angeben, wobei die Ausgabe des Komparatormoduls 331A/331B in einem auf aktiv gesetzten Zustand feststeckt (z. B. einen Wert von „1“ zu allen Zeiten ausgibt), wobei in diesem Fall das Taktsignal zu dem linken Schieberegister 412 deaktiviert ist und der Wert von „1“ nicht in dem Schieberegister 412 abwärts verschoben wird. Infolgedessen weist nur der D-Flipflop 411 ganz links einen Wert von „1“ auf (z. B. weil der Wert „1“ in den D-Flipflop 411 ganz links geladen wurde, als das Gate-Steuersignal V_GCNTL auf aktiv gesetzt wurde) und weist der Rest der D-Flipflops 411 einen Wert von „0“ auf. Wenn der Wert „1“ an dem Ausgang des D-Flipflops ganz rechts des Schieberegisters 414 erscheint, wechselt die Ausgabe des UND-Gatters 415 zu „1“, was verwendet werden kann, um die obige Fehlerbedingung (z. B. der Ausgang des Komparatormoduls 331A/331B steckt in einem auf aktiv gesetzt Zustand fest) zu detektieren. 4 veranschaulicht ferner einen Testmustergenerator 405, der dazu konfiguriert sein kann, bekannte Testspannungsmuster (z. B. ein Rampensignal) zu erzeugen. Die Ausgabe des Testmustergenerators 405 kann zum Selbsttesten oder zur Kalibrierung des Gate-Überwachungsschaltkreises 300 verwendet werden. Daher wirken der Testmustergenerator 405, das Schieberegister 414 und das UND-Gatter 415 als ein Selbstdiagnoseschaltkreis des Gate-Überwachungsschaltkreises 300.
Ausführungsformen können verschiedene Vorteile erzielen. Zum Beispiel überprüft der Gate-Überwachungsschaltkreis 300 den Zustand und/oder die Schaltzeit (z. B. die Propagationszeit, Anstiegszeit, Abfallzeit) der Leistungsschalter 105 jedes Mal, wenn die Leistungsschalter 105 ein- oder ausgeschaltet werden. Dies ermöglicht eine Echtzeitüberwachung und eine frühe Detektion von Fehlerbedingungen, sodass Sicherheitsprotokolle (z. B. eine Sicherer-Zustand-Sequenz) initiiert werden können, um einen Schaden abzuschwächen oder zu verhindern, welcher durch die Fehlerbedingungen verursacht wird. Der Gate-Überwachungsschaltkreis 300 ist programmierbar, sodass die Spannungsschwellen Va/Vb/Vc und die vorbestimmten Zeitfenster für unterschiedliche Typen (z. B. MOSFETs oder IGBTs) von Leistungsschaltern 105 rekonfiguriert werden können. Dies ermöglicht eine größere Flexibilität beim Verwenden des Vortreiber-IC 103 mit unterschiedlichen Typen von Leistungsschaltern 105. Die Steuerung 102 kann durch die SPI-Schnittstelle unterschiedliche Sicherer-Zustand-Sequenzen für unterschiedliche Typen von Anwendungen (z. B. Servolenkung oder 12-phasiger Anlassmotor) initiieren. Durch das Messen von zwei unterschiedlichen Zeitspannen, z. B. T_Prop1 und T_Anstieg während des Einschaltprozesses oder T_Prop2 und T_Abfall während des Ausschaltprozesses, stellen die vorliegend offenbarten Verfahren eine ausführlichere Überwachung und ausführlichere Diagnoseinformationen als existierende Verfahren bereit. Zum Beispiel kann das Überprüfen, dass die gemessene Propagationszeit (z. B. T_Prop1 oder T_Prop2 ) innerhalb des vorbestimmten Zeitfensters liegt, verwendet werden, um zu bestätigen, dass sich statische Aspekte des Leistungssteuerschaltkreises 100 in Übereinstimmung mit Spezifikationen befinden, z. B. die Treiberschaltkreise 107 vorhanden und funktionsfähig sind, und dass die Leistungsschalter 105 ordnungsgemäß mit den Treiberschaltkreisen 107 verbunden sind. Gleichermaßen kann das Überprüfen, dass die gemessene Anstiegszeit T_Anstieg und Abfallzeit T_Abfall innerhalb des jeweiligen vorbestimmten Zeitfensters liegen, verwendet werden, um zu bestätigen, dass sich dynamische Aspekte des Leistungssteuerschaltkreises 100 in Übereinstimmung mit der Spezifikation befinden, z. B. die Leistungsschalter 105 ordnungsgemäß mit einer Zielgeschwindigkeit schalten und die Treiberstärke der Treiberschaltkreise 107 ausreichend ist, um die Leistungsschalter 105 mit der Zielgeschwindigkeit zu treiben.
5 veranschaulicht ein Flussdiagramm eines Verfahrens zum Überwachen eines Gates eines Transistors gemäß manchen Ausführungsformen. Es versteht sich, dass das in 5 gezeigte Ausführungsverfahren lediglich ein Beispiel vieler möglicher Ausführungsverfahren ist. Ein Durchschnittsfachmann würde viele Variationen, Alternativen und Modifikationen erkennen. Zum Beispiel können verschiedene, wie in 5 veranschaulichte Schritte hinzugefügt, entfernt, ersetzt, umgestellt und wiederholt werden.
Unter Bezugnahme auf 5 wird bei Schritt 2010 eine Gatespannung des Transistors überwacht. Zum Beispiel kann die Gatespannung V_GS des Transistors durch den Gate-Überwachungsschaltkreis 300 überwacht werden, z. B. durch Vergleichen der Gatespannung V_GS mit den Schwellenspannungen Va, Vb und Vc. Bei Schritt 2020 wird eine erste Zeitdifferenz zwischen dem Moment, zu dem ein Gate-Steuersignal auf aktiv gesetzt wird, und dem Moment, zu dem die Gatespannung des Transistors eine erste Spannungsschwelle durchquert, basierend auf dem Überwachen gemessen. Die erste Zeitdifferenz kann der Propagationszeit T_Prop1 aus 2A entsprechen und die erste Spannungsschwelle kann Va aus 2A sein. Bei Schritt 2030 wird eine zweite Zeitdifferenz zwischen dem Moment, zu dem die Gatespannung des Transistors die erste Spannungsschwelle durchquert, und dem Moment, zu dem die Gatespannung des Transistors eine zweite Spannungsschwelle durchquert, basierend auf dem Überwachen gemessen. Die zweite Zeitdifferenz kann der Anstiegszeit T_Anstieg aus 2A entsprechen und die zweite Spannungsschwelle kann Vb aus 2A sein. Der Ausführungsschaltkreis aus 2C kann verwendet werden, um die erste Zeitdifferenz und die zweite Zeitdifferenz zu messen. Bei Schritt 2040 wird bestimmt, ob die erste Zeitdifferenz in ein erstes Zeitfenster fällt und ob die zweite Zeitdifferenz in ein zweites Zeitfenster fällt.
Ausführungsbeispiele der vorliegenden Erfindung sind hier zusammengefasst. Andere Ausführungsformen können auch aus der Gesamtheit der Beschreibung und den hierin eingereichten Ansprüchen verstanden werden.
Beispiel 1. Bei einer Ausführungsform beinhaltet ein Verfahren zum Überwachen eines Gates eines Transistors Folgendes: Überwachen einer Gatespannung des Transistors; Messen einer ersten Zeitdifferenz zwischen dem Moment, zu dem ein Gate-Steuersignal auf aktiv gesetzt wird, und dem Moment, zu dem die Gatespannung des Transistors eine erste Spannungsschwelle durchquert, basierend auf dem Überwachen; Messen einer zweiten Zeitdifferenz zwischen dem Moment, zu dem die Gatespannung des Transistors die erste Spannungsschwelle durchquert, und dem Moment, zu dem die Gatespannung des Transistors eine zweite Spannungsschwelle durchquert, basierend auf dem Überwachen; und Bestimmen, ob die erste Zeitdifferenz in ein erstes Zeitfenster fällt und ob die zweite Zeitdifferenz in ein zweites Zeitfenster fällt.
Beispiel 2. Das Verfahren aus Beispiel 1, das ferner ein Erzeugen eines Fehlersignals umfasst, wenn die erste Zeitdifferenz außerhalb des ersten Zeitfensters liegt oder wenn die zweite Zeitdifferenz außerhalb des zweiten Zeitfensters liegt.
Beispiel 3. Das Verfahren aus Beispiel 2, das ferner ein Deaktivieren eines Treibers, der mit dem Gate des Transistors gekoppelt ist, umfasst, wenn das Fehlersignal auf aktiv gesetzt wird.
Beispiel 4. Das Verfahren aus Beispiel 1, das ferner ein Treiben des Gates des Transistors basierend auf dem Gate-Steuersignal unter Verwendung eines Gate-Treiberschaltkreises umfasst.
Beispiel 5. Das Verfahren aus Beispiel 4, wobei ein Fallen der ersten Zeitdifferenz in das erste Zeitfenster und ein Fallen der zweiten Zeitdifferenz in das zweite Zeitfenster angeben, dass der Gate-Treiberschaltkreis und der Transistor ohne Fehler funktionieren.
Beispiel 6. Das Verfahren aus Beispiel 1, das ferner Folgendes umfasst: Messen einer dritten Zeitdifferenz zwischen dem Moment, zu dem das Gate-Steuersignal auf inaktiv gesetzt wird, und dem Moment, zu dem die Gatespannung des Transistors die zweite Spannungsschwelle durchquert, basierend auf dem Überwachen; Messen einer vierten Zeitdifferenz zwischen dem Moment, zu dem die Gatespannung des Transistors die zweite Spannungsschwelle durchquert, und dem Moment, zu dem die Gatespannung des Transistors die erste Spannungsschwelle durchquert, basierend auf dem Überwachen; und Bestimmen, ob die dritte Zeitdifferenz in ein drittes Zeitfenster fällt und ob die vierte Zeitdifferenz in ein viertes Zeitfenster fällt.
Beispiel 7. Das Verfahren aus Beispiel 1, wobei das Überwachen der Gatespannung des Transistors Folgendes umfasst: Vergleichen der Gatespannung mit der ersten Spannungsschwelle unter Verwendung eines ersten Komparators; und Vergleichen der Gatespannung mit der zweiten Spannungsschwelle unter Verwendung eines zweiten Komparators.
Beispiel 8. Das Verfahren aus Beispiel 7, wobei: das Messen der ersten Zeitdifferenz ein Aktivieren eines ersten Schieberegisters, wenn das Gate-Steuersignal auf aktiv gesetzt wird, und ein Deaktivieren des ersten Schieberegisters, wenn eine Ausgabe des ersten Komparators auf aktiv gesetzt wird, umfasst; das Bestimmen, ob die erste Zeitdifferenz in das erste Zeitfenster fällt, ein Überwachen eines Zustands des ersten Schieberegisters umfasst; das Messen der zweiten Zeitdifferenz ein Aktivieren eines zweiten Schieberegisters, wenn die Ausgabe des ersten Komparators auf aktiv gesetzt wird, und ein Deaktivieren des ersten Schieberegisters, wenn eine Ausgabe des zweiten Komparators auf aktiv gesetzt wird, umfasst; und das Bestimmen, ob die zweite Zeitdifferenz in das erste Zeitfenster fällt, ein Überwachen eines Zustands des zweiten Schieberegisters umfasst.
Beispiel 9. Das Verfahren aus Beispiel 7, wobei: das Messen der ersten Zeitdifferenz ein Starten eines ersten Timers, wenn das Gate-Steuersignal auf aktiv gesetzt wird, und ein Stoppen des ersten Timers, wenn eine Ausgabe des ersten Komparators auf aktiv gesetzt wird, umfasst; und das Messen der zweiten Zeitdifferenz ein Starten eines zweiten Timers, wenn das Gate-Steuersignal auf aktiv gesetzt wird, ein Stoppen des zweiten Timers, wenn eine Ausgabe des zweiten Komparators auf aktiv gesetzt wird, und ein Subtrahieren der Ausgabe des ersten Timers von einer Ausgabe des zweiten Timers umfasst.
Beispiel 10. Das Verfahren aus Beispiel 1, wobei die erste Spannungsschwelle 1,7 V beträgt und die zweite Spannungsschwelle 6,5 V beträgt.
Beispiel 11. Bei einer Ausführungsform beinhaltet ein Schaltkreis einen Gate-Überwachungsschaltkreis, der einen ersten Eingang, der zum Empfangen einer Gatespannung eines Transistors konfiguriert ist, und einen zweiten Eingang, der zum Empfangen eines Gate-Steuersignals konfiguriert ist, aufweist. Der Gate-Überwachungsschaltkreis beinhaltet Folgendes: einen ersten Komparator, der zum Vergleichen der Gatespannung des Transistors mit einer ersten Spannungsschwelle konfiguriert ist; einen zweiten Komparator, der zum Vergleichen der Gatespannung des Transistors mit einer zweiten Spannungsschwelle konfiguriert ist; und einen Timerschaltkreis, der zu Folgendem konfigurier ist: Messen einer ersten Zeitdifferenz zwischen dem Moment, zu dem ein Gate-Steuersignal auf aktiv gesetzt wird, und dem Moment, zu dem ein Ausgang des ersten Komparators auf aktiv gesetzt wird, Messen einer zweiten Zeitdifferenz zwischen dem Moment, zu dem der Ausgang des ersten Komparators auf aktiv gesetzt wird, und dem Moment, zu dem ein Ausgang des zweiten Komparators auf aktiv gesetzt wird, Bestimmen, ob die erste Zeitdifferenz in ein erstes Zeitfenster fällt und ob die zweite Zeitdifferenz in ein zweites Zeitfenster fällt, und Erzeugen eines Fehlersignals, wenn die erste Zeitdifferenz außerhalb des ersten Zeitfensters liegt oder wenn die zweite Zeitdifferenz außerhalb des zweiten Zeitfensters liegt.
Beispiel 12. Der Schaltkreis aus Beispiel 11, der ferner einen Gate-Treiberschaltkreis mit einem Ausgang, der mit dem ersten Eingang des Gate-Überwachungsschaltkreises gekoppelt ist, und einem Eingang, der mit dem zweiten Eingang des Gate-Überwachungsschaltkreises gekoppelt ist, umfasst.
Beispiel 13. Der Schaltkreis aus Beispiel 12, wobei der Gate-Treiberschaltkreis dazu konfiguriert ist, deaktiviert zu werden, wenn das Fehlersignal auf aktiv gesetzt wird.
Beispiel 14. Der Schaltkreis aus Beispiel 12, der ferner einen Transistor mit einem Gate, das mit dem Ausgang des Gate-Treiberschaltkreises gekoppelt ist, umfasst.
Beispiel 15. Der Schaltkreis aus Beispiel 11, wobei der Timerschaltkreis Folgendes umfasst: ein erstes Schieberegister, das dazu konfiguriert ist, aktiviert zu werden, wenn das Gate-Steuersignal auf aktiv gesetzt wird, und deaktiviert zu werden, wenn die Ausgabe des ersten Komparators auf aktiv gesetzt wird, wobei, ob die erste Zeitdifferenz in ein erstes Zeitfenster fällt, basierend auf einem Zustand des ersten Schieberegisters bestimmt wird; und ein zweites Schieberegister, das dazu konfiguriert ist, aktiviert zu werden, wenn die Ausgabe des ersten Komparators auf aktiv gesetzt wird, und deaktiviert zu werden, wenn eine Ausgabe des zweiten Komparators auf aktiv gesetzt wird, wobei, ob die zweite Zeitdifferenz in ein erstes Zeitfenster fällt, basierend auf einem Zustand des zweiten Schieberegisters bestimmt wird.
Beispiel 16. Der Schaltkreis aus Beispiel 11, wobei der Timerschaltkreis Folgendes beinhaltet: einen ersten Timer, der dazu konfiguriert ist, aktiviert zu werden, wenn das Gate-Steuersignal auf aktiv gesetzt wird, und deaktiviert zu werden, wenn die Ausgabe des ersten Komparators auf aktiv gesetzt wird, wobei eine Ausgabe des ersten Timers proportional zu der ersten Zeitdifferenz ist; einen zweiten Timer, der dazu konfiguriert ist, aktiviert zu werden, wenn das Gate-Steuersignal auf aktiv gesetzt wird, und deaktiviert zu werden, wenn die Ausgabe des zweiten Komparators auf aktiv gesetzt wird; und einen Subtraktionsschaltkreis mit Eingängen, die mit dem Ausgang des ersten Timers und mit dem Ausgang des zweiten Timers gekoppelt sind, wobei eine Ausgabe des zweiten Timers proportional zu der zweiten Zeitdifferenz ist.
Beispiel 17. Bei einer Ausführungsform beinhaltet ein integrierter Leistungssteuerschaltkreis Folgendes: einen Treiberschaltkreis mit einem Ausgangsanschluss, der dazu konfiguriert ist, elektrisch mit einem Steueranschluss eines Leistungsschalters gekoppelt zu werden; und einen Gate-Überwachungsschaltkreis, der elektrisch mit dem Ausgangsanschluss des Treiberschaltkreises gekoppelt ist. Der Gate-Überwachungsschaltkreis beinhaltet Folgendes: einen ersten Timer, der zum Messen einer ersten Zeitspanne konfiguriert ist, wobei die erste Zeitspanne eine Dauer zwischen einem ersten Zeitpunkt, zu dem der Treiberschaltkreis ein- oder ausgeschaltet wird, um den Leistungsschalter zu treiben, und einem zweiten Zeitpunkt, zu dem eine Steuerspannung an dem Ausgangsanschluss des Treiberschaltkreises eine erste vorbestimmte Schwelle erreicht, ist; einen zweiten Timer, der zum Messen einer zweiten Zeitspanne konfiguriert ist, wobei die zweite Zeitspanne eine Dauer zwischen dem zweiten Zeitpunkt und einem dritten Zeitpunkt, zu dem die Steuerspannung eine zweite vorbestimmte Schwelle erreicht, ist; und einen Komparator, der konfiguriert ist, zu detektieren, dass die Steuerspannung oberhalb einer dritten vorbestimmten Schwelle liegt.
Beispiel 18. Der integrierte Leistungssteuerschaltkreis aus Beispiel 17, wobei die zweite vorbestimmte Schwelle größer als die erste vorbestimmte Schwelle ist, die dritte vorbestimmte Schwelle größer als die zweite vorbestimmte Schwelle ist und wobei der Treiberschaltkreis das Einschalten des Leistungsschalters zu einem ersten Zeitpunkt startet.
Beispiel 19. Der integrierte Leistungssteuerschaltkreis aus Beispiel 17, wobei die erste vorbestimmte Schwelle größer als die zweite vorbestimmte Schwelle ist, die dritte vorbestimmte Schwelle größer als die erste vorbestimmte Schwelle ist und wobei der Treiberschaltkreis das Ausschalten des Leistungsschalters zu dem ersten Zeitpunkt startet.
Beispiel 20. Der integrierte Leistungssteuerschaltkreis aus Beispiel 17, wobei der Gate-Überwachungsschaltkreis dazu konfiguriert ist, eine Zustandsüberprüfung durchzuführen, wobei das Durchführen der Zustandsüberprüfung Folgendes beinhaltet: Erzeugen eines ersten Fehlersignals als Reaktion auf das Detektieren, dass die erste Zeitspanne außerhalb eines ersten vorbestimmten Zeitfensters liegt; Erzeugen eines zweiten Fehlersignals als Reaktion auf das Detektieren, dass die zweite Zeitspanne außerhalb eines zweiten vorbestimmten Zeitfensters liegt; und Erzeugen eines dritten Fehlersignals als Reaktion auf das Detektieren, dass die Steuerspannung oberhalb der dritten vorbestimmten Schwelle liegt.
Beispiel 21. Der integrierte Leistungssteuerschaltkreis aus Beispiel 20, wobei die Zustandsüberprüfung jedes Mal durchgeführt wird, wenn der Leistungsschalter ein- oder ausgeschaltet wird.
Beispiel 22. Der integrierte Leistungssteuerschaltkreis aus Beispiel 17, wobei der Gate-Überwachungsschaltkreis ferner einen Selbstdiagnoseschaltkreis beinhaltet, wobei der Selbstdiagnoseschaltkreis dazu konfiguriert ist, eine Fehlfunktion des Gate-Überwachungsschaltkreises in Echtzeit zu detektieren, wenn der Leistungsschalter ein- oder ausgeschaltet wird.
Obwohl diese Erfindung unter Bezugnahme auf veranschaulichende Ausführungsformen beschrieben wurde, soll diese Beschreibung nicht in einem beschränkenden Sinn ausgelegt werden. Verschiedene Modifikationen und Kombinationen der veranschaulichenden Ausführungsformen, wie auch anderer Ausführungsformen der Erfindung, sind für einen Fachmann unter Bezugnahme auf die Beschreibung ersichtlich. Es ist daher vorgesehen, dass die angehängten Ansprüche jegliche derartigen Modifikationen oder Ausführungsformen einschließen.

Claims

Verfahren zum Überwachen eines Gates eines Transistors (105), wobei das Verfahren Folgendes umfasst: Überwachen einer Gatespannung (V_GS) des Transistors; Messen einer ersten Zeitdifferenz zwischen dem Moment, zu dem ein Gate-Steuersignal (V_GCNTL) auf aktiv gesetzt wird, und dem Moment, zu dem die Gatespannung (V_GS) des Transistors eine erste Spannungsschwelle (Va) durchquert, basierend auf dem Überwachen; Messen einer zweiten Zeitdifferenz zwischen dem Moment, zu dem die Gatespannung (V_GS) des Transistors die erste Spannungsschwelle (Va) durchquert, und dem Moment, zu dem die Gatespannung (V_GS) des Transistors eine zweite Spannungsschwelle (Vb) durchquert, basierend auf dem Überwachen; und Bestimmen, ob die erste Zeitdifferenz in ein erstes Zeitfenster fällt und ob die zweite Zeitdifferenz in ein zweites Zeitfenster fällt.
Verfahren nach Anspruch 1, das ferner ein Erzeugen eines Fehlersignals umfasst, wenn die erste Zeitdifferenz außerhalb des ersten Zeitfensters liegt oder wenn die zweite Zeitdifferenz außerhalb des zweiten Zeitfensters liegt.
Verfahren nach Anspruch 2, das ferner ein Deaktivieren eines Treibers, der mit dem Gate des Transistors gekoppelt ist, umfasst, wenn das Fehlersignal auf aktiv gesetzt wird.
Verfahren nach einem der vorhergehenden Ansprüche, das ferner ein Treiben des Gates des Transistors basierend auf dem Gate-Steuersignal unter Verwendung eines Gate-Treiberschaltkreises (107) umfasst.
Verfahren nach Anspruch 4, wobei ein Fallen der ersten Zeitdifferenz in das erste Zeitfenster und ein Fallen der zweiten Zeitdifferenz in das zweite Zeitfenster angeben, dass der Gate-Treiberschaltkreis (107) und der Transistor (105) ohne Fehler funktionieren.
Verfahren nach einem der vorhergehenden Ansprüche, das ferner Folgendes umfasst: Messen einer dritten Zeitdifferenz zwischen dem Moment, zu dem das Gate-Steuersignal (V_GCNTL) auf inaktiv gesetzt wird, und dem Moment, zu dem die Gatespannung (V_GS) des Transistors die zweite Spannungsschwelle (Vb) durchquert, basierend auf dem Überwachen; Messen einer vierten Zeitdifferenz zwischen dem Moment, zu dem die Gatespannung (V_GS) des Transistors (105) die zweite Spannungsschwelle durchquert, und dem Moment, zu dem die Gatespannung (V_GS) des Transistors (105) die erste Spannungsschwelle durchquert, basierend auf dem Überwachen; und Bestimmen, ob die dritte Zeitdifferenz in ein drittes Zeitfenster fällt und ob die vierte Zeitdifferenz in ein viertes Zeitfenster fällt.
Verfahren nach einem der vorhergehenden Ansprüche, wobei das Überwachen der Gatespannung (V_GS) des Transistors (105) Folgendes umfasst: Vergleichen der Gatespannung mit der ersten Spannungsschwelle unter Verwendung eines ersten Komparators; und Vergleichen der Gatespannung mit der zweiten Spannungsschwelle unter Verwendung eines zweiten Komparators.
Verfahren nach Anspruch 7, wobei: das Messen der ersten Zeitdifferenz ein Aktivieren eines ersten Schieberegisters (412), wenn das Gate-Steuersignal auf aktiv gesetzt wird, und ein Deaktivieren des ersten Schieberegisters (412), wenn eine Ausgabe des ersten Komparators auf aktiv gesetzt wird, umfasst; das Bestimmen, ob die erste Zeitdifferenz in das erste Zeitfenster fällt, ein Überwachen eines Zustands des ersten Schieberegisters umfasst; das Messen der zweiten Zeitdifferenz ein Aktivieren eines zweiten Schieberegisters (414), wenn die Ausgabe des ersten Komparators auf aktiv gesetzt wird, und ein Deaktivieren des ersten Schieberegisters (412), wenn eine Ausgabe des zweiten Komparators auf aktiv gesetzt wird, umfasst; und das Bestimmen, ob die zweite Zeitdifferenz in das erste Zeitfenster fällt, ein Überwachen eines Zustands des zweiten Schieberegisters umfasst, und/oder wobei das Messen der ersten Zeitdifferenz ein Starten eines ersten Timers, wenn das Gate-Steuersignal auf aktiv gesetzt wird, und ein Stoppen des ersten Timers, wenn eine Ausgabe des ersten Komparators auf aktiv gesetzt wird, umfasst; und das Messen der zweiten Zeitdifferenz ein Starten eines zweiten Timers, wenn das Gate-Steuersignal auf aktiv gesetzt wird, ein Stoppen des zweiten Timers, wenn eine Ausgabe des zweiten Komparators auf aktiv gesetzt wird, und ein Subtrahieren der Ausgabe des ersten Timers von einer Ausgabe des zweiten Timers umfasst.
Verfahren nach einem der vorhergehenden Ansprüche, wobei die erste Spannungsschwelle 1,7 V beträgt und die zweite Spannungsschwelle 6,5 V beträgt.
Schaltkreis, der Folgendes umfasst: einen Gate-Überwachungsschaltkreis (300), der einen ersten Eingang, der zum Empfangen einer Gatespannung (V_GS) eines Transistors (105) konfiguriert ist, und einen zweiten Eingang, der zum Empfangen eines Gate-Steuersignals konfiguriert ist, aufweist, wobei der Gate-Überwachungsschaltkreis Folgendes umfasst: einen ersten Komparator, der zum Vergleichen der Gatespannung des Transistors mit einer ersten Spannungsschwelle konfiguriert ist; einen zweiten Komparator, der zum Vergleichen der Gatespannung des Transistors mit einer zweiten Spannungsschwelle konfiguriert ist; und einen Timerschaltkreis, der zu Folgendem konfiguriert ist: Messen einer ersten Zeitdifferenz zwischen dem Moment, zu dem ein Gate-Steuersignal auf aktiv gesetzt wird, und dem Moment, zu dem ein Ausgang des ersten Komparators auf aktiv gesetzt wird, Messen einer zweiten Zeitdifferenz zwischen dem Moment, zu dem der Ausgang des ersten Komparators auf aktiv gesetzt wird, und dem Moment, zu dem ein Ausgang des zweiten Komparators auf aktiv gesetzt wird, Bestimmen, ob die erste Zeitdifferenz in ein erstes Zeitfenster fällt und ob die zweite Zeitdifferenz in ein zweites Zeitfenster fällt, und Erzeugen eines Fehlersignals, wenn die erste Zeitdifferenz außerhalb des ersten Zeitfensters liegt oder wenn die zweite Zeitdifferenz außerhalb des zweiten Zeitfensters liegt.
Schaltkreis nach Anspruch 10, der ferner einen Gate-Treiberschaltkreis mit einem Ausgang, der mit dem ersten Eingang des Gate-Überwachungsschaltkreises gekoppelt ist, und einem Eingang, der mit dem zweiten Eingang des Gate-Überwachungsschaltkreises gekoppelt ist, umfasst.
Schaltkreis nach Anspruch 11, wobei der Gate-Treiberschaltkreis dazu konfiguriert ist, deaktiviert zu werden, wenn das Fehlersignal auf aktiv gesetzt wird.
Schaltkreis nach Anspruch 11 oder 12, der ferner einen Transistor mit einem Gate, das mit dem Ausgang des Gate-Treiberschaltkreises gekoppelt ist, umfasst.
Schaltkreis nach einem der Ansprüche 10 bis 13, wobei der Timerschaltkreis Folgendes umfasst: ein erstes Schieberegister, das dazu konfiguriert ist, aktiviert zu werden, wenn das Gate-Steuersignal (V_GCNTL) auf aktiv gesetzt wird, und deaktiviert zu werden, wenn die Ausgabe des ersten Komparators auf aktiv gesetzt wird, wobei, ob die erste Zeitdifferenz in ein erstes Zeitfenster fällt, basierend auf einem Zustand des ersten Schieberegisters bestimmt wird; und ein zweites Schieberegister, das dazu konfiguriert ist, aktiviert zu werden, wenn die Ausgabe des ersten Komparators auf aktiv gesetzt wird, und deaktiviert zu werden, wenn eine Ausgabe des zweiten Komparators auf aktiv gesetzt wird, wobei, ob die zweite Zeitdifferenz in ein erstes Zeitfenster fällt, basierend auf einem Zustand des zweiten Schieberegisters bestimmt wird, und/oder wobei der Timerschaltkreis Folgendes umfasst: einen ersten Timer, der dazu konfiguriert ist, aktiviert zu werden, wenn das Gate-Steuersignal (V_GCNTL) auf aktiv gesetzt wird, und deaktiviert zu werden, wenn die Ausgabe des ersten Komparators auf aktiv gesetzt wird, wobei eine Ausgabe des ersten Timers proportional zu der ersten Zeitdifferenz ist; einen zweiten Timer, der dazu konfiguriert ist, aktiviert zu werden, wenn das Gate-Steuersignal auf aktiv gesetzt wird, und deaktiviert zu werden, wenn die Ausgabe des zweiten Komparators auf aktiv gesetzt wird; und einen Subtraktionsschaltkreis (314) mit Eingängen, die mit dem Ausgang des ersten Timers und mit dem Ausgang des zweiten Timers gekoppelt sind, wobei eine Ausgabe des zweiten Timers proportional zu der zweiten Zeitdifferenz ist.
Integrierter Leistungssteuerschaltkreis (IC) (100), der Folgendes umfasst: einen Treiberschaltkreis (107) mit einem Ausgangsanschluss, der dazu konfiguriert ist, elektrisch mit einem Steueranschluss eines Leistungsschalters (105) gekoppelt zu werden; und einen Gate-Überwachungsschaltkreis (300), der elektrisch mit dem Ausgangsanschluss des Treiberschaltkreises (107) gekoppelt ist, wobei der Gate-Überwachungsschaltkreis Folgendes umfasst: einen ersten Timer (205, 215), der zum Messen einer ersten Zeitspanne konfiguriert ist, wobei die erste Zeitspanne eine Dauer zwischen einem ersten Zeitpunkt, zu dem der Treiberschaltkreis ein- oder ausgeschaltet wird, um den Leistungsschalter zu treiben, und einem zweiten Zeitpunkt, zu dem eine Steuerspannung an dem Ausgangsanschluss des Treiberschaltkreises eine erste vorbestimmte Schwelle erreicht, ist; einen zweiten Timer (207, 217), der zum Messen einer zweiten Zeitspanne konfiguriert ist, wobei die zweite Zeitspanne eine Dauer zwischen dem zweiten Zeitpunkt und einem dritten Zeitpunkt, zu dem die Steuerspannung eine zweite vorbestimmte Schwelle erreicht, ist; und einen Komparator, der konfiguriert ist, zu detektieren, dass die Steuerspannung oberhalb einer dritten vorbestimmten Schwelle liegt.
Integrierter Leistungssteuerschaltkreis nach Anspruch 15, wobei die zweite vorbestimmte Schwelle größer als die erste vorbestimmte Schwelle ist, die dritte vorbestimmte Schwelle größer als die zweite vorbestimmte Schwelle ist und wobei der Treiberschaltkreis (107) das Einschalten des Leistungsschalters zu dem ersten Zeitpunkt startet.
Integrierter Leistungssteuerschaltkreis nach Anspruch 15 oder 16, wobei die erste vorbestimmte Schwelle größer als die zweite vorbestimmte Schwelle ist, die dritte vorbestimmte Schwelle größer als die erste vorbestimmte Schwelle ist und wobei der Treiberschaltkreis (107) das Ausschalten des Leistungsschalters zu dem ersten Zeitpunkt startet.
Integrierter Leistungssteuerschaltkreis nach einem der Ansprüche 15 bis 17, wobei der Gate-Überwachungsschaltkreis (300) dazu konfiguriert ist, eine Zustandsüberprüfung durchzuführen, wobei das Durchführen der Zustandsüberprüfung Folgendes umfasst: Erzeugen eines ersten Fehlersignals als Reaktion auf das Detektieren, dass die erste Zeitspanne außerhalb eines ersten vorbestimmten Zeitfensters liegt; Erzeugen eines zweiten Fehlersignals als Reaktion auf das Detektieren, dass die zweite Zeitspanne außerhalb eines zweiten vorbestimmten Zeitfensters liegt; und Erzeugen eines dritten Fehlersignals als Reaktion auf das Detektieren, dass die Steuerspannung oberhalb der dritten vorbestimmten Schwelle liegt.
Integrierter Leistungssteuerschaltkreis nach Anspruch 18, wobei die Zustandsüberprüfung jedes Mal durchgeführt wird, wenn der Leistungsschalter ein- oder ausgeschaltet wird.
Integrierter Leistungssteuerschaltkreis nach einem der Ansprüche 15 bis 19, wobei der Gate-Überwachungsschaltkreis (300) ferner einen Selbstdiagnoseschaltkreis umfasst, wobei der Selbstdiagnoseschaltkreis dazu konfiguriert ist, eine Fehlfunktion des Gate-Überwachungsschaltkreises in Echtzeit zu detektieren, wenn der Leistungsschalter ein- oder ausgeschaltet wird.