DE102019102371A1 - Transistoranordnung und verfahren zum betreiben einer transistoranordnung - Google Patents

Transistoranordnung und verfahren zum betreiben einer transistoranordnung Download PDF

Info

Publication number
DE102019102371A1
DE102019102371A1 DE102019102371.8A DE102019102371A DE102019102371A1 DE 102019102371 A1 DE102019102371 A1 DE 102019102371A1 DE 102019102371 A DE102019102371 A DE 102019102371A DE 102019102371 A1 DE102019102371 A1 DE 102019102371A1
Authority
DE
Germany
Prior art keywords
igbt
mosfet
switching
transistor arrangement
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102019102371.8A
Other languages
English (en)
Other versions
DE102019102371B4 (de
Inventor
Hans-Günter Eckel
Felix Kayser
Quang Tien Tran
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102019102371.8A priority Critical patent/DE102019102371B4/de
Priority to CN202010076406.3A priority patent/CN111508953A/zh
Publication of DE102019102371A1 publication Critical patent/DE102019102371A1/de
Application granted granted Critical
Publication of DE102019102371B4 publication Critical patent/DE102019102371B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0623—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/12—Modifications for increasing the maximum permissible switched current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0036—Means reducing energy consumption

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Ein Verfahren und eine Schaltungsanordnung werden beschrieben. Das Verfahren umfasst das Betreiben einer Transistoranordnung (3) in wenigstens einem Ansteuerzyklus. Die Transistoranordnung umfasst einen IGBT (1) auf Siliziumbasis und einen MOSFET (2) auf Basis eines Halbleitermaterials mit weitem Bandabstand, die jeweils eine Laststrecke (11-12, 21-22) haben und deren Laststrecken (11-12, 21-22) parallel geschaltet sind. Das Betreiben der Transistoranordnung in dem wenigstens einen Ansteuerzyklus umfasst das Einschalten des IGBT (1) vor dem Einschalten des MOSFET (2) und das Ausschalten des MOSFET (2) vor dem Ausschalten des IGBT (1).

Description

  • Diese Beschreibung betrifft allgemein eine elektronische Hybrid-Schalteranordnung und ein Verfahren zum Betreiben einer elektronischen Hybrid-Schalteranordnung.
  • Transistorbauelemente, wie beispielsweise MOSFETs (Metal Oxide Semiconductor Field-Effect Transistors) oder IGBTs (Insulated Gate Bipolar Transistors) sind als elektronische Schalter in verschiedenen Arten von Anwendungen, wie beispielsweise Leistungswandler in Automobilen, Zügen oder Kraftwerken weit verbreitet. Nach wie vor sind Transistorbauelemente auf Siliziumbasis aufgrund der guten Verfügbarkeit und des relativ niedrigen Preises von Silizium-Wafern die am Meisten verwendeten Bauelemente.
  • In Hochspannungsanwendungen, die eine Sperrspannungsfestigkeit der Transistorbauelemente von mehr als 1000 Volt (V) erfordern, werden üblicherweise Silizium-IGBTs als elektronische Schalter verwendet. In diesem Spannungsbereich können MOSFETs aus einem Halbleitermaterial mit weitem Bandabstand (engl.: wide bandgap semiconductor material), wie beispielsweise Siliziumkarbid (SiC) oder Galliumnitrid (GaN) so ausgelegt sein, dass sie niedrigere Leitungsverluste haben und schneller schalten als ein Silizium-IGBT derselben Größe. Allerdings sind die Kosten im Zusammenhang mit einem MOSFET auf Basis eines Halbleitermaterials mit weitem Bandabstand wesentlich höher als die im Zusammenhang mit einem IGBT auf Siliziumbasis.
  • Es besteht ein Bedarf nach einem Schaltverfahren und einem elektronischen Schalter, das/der von niedrigen Leistungsverlusten eines MOSFET mit weitem Bandabstand profitiert und mit vernünftigen Kosten erhalten werden kann.
  • Ein Beispiel betrifft ein Verfahren. Das Verfahren umfasst das Betreiben einer Transistoranordnung in wenigstens einem Ansteuerzyklus, wobei die Transistoranordnung einen IGBT auf Siliziumbasis und einen MOSFET auf Basis eines Halbleitermaterials mit weitem Bandabstand aufweist, die jeweils eine Laststrecke haben und deren Laststrecken parallel geschaltet sind. Das Betreiben der Transistoranordnung in dem wenigstens einen Ansteuerzyklus umfasst das Einschalten des IGBT vor dem Einschalten des MOSFET und das Ausschalten des MOSFET vor dem Ausschalten des IGBT.
  • Ein weiteres Beispiel betrifft eine Transistoranordnung. Die Transistoranordnung umfasst einen IGBT auf Siliziumbasis und einen MOSFET auf Basis eines Halbleitermaterials mit weitem Bandabstand, die jeweils eine Laststrecke haben und deren Laststrecken parallel geschaltet sind, und eine Ansteuerschaltung. Die Ansteuerschaltung ist dazu ausgebildet, in wenigstens einem Ansteuerzyklus den IGBT vor dem MOSFET einzuschalten und den MOSFET vor dem IGBT auszuschalten.
  • Beispiele sind nachfolgend anhand der Zeichnungen erläutert. Die Zeichnungen dienen dazu, bestimmte Prinzipien zu veranschaulichen, so dass nur Aspekte, die zum Verständnis dieser Prinzipien notwendig sind, dargestellt sind. Die Zeichnungen sind nicht maßstabsgerecht. In den Zeichnungen bezeichnen gleiche Bezugszeichen gleiche Merkmale.
    • 1 zeigt ein Beispiel einer Transistoranordnung, die einen IGBT und einen MOSFET umfasst;
    • 2 zeigt Zeitdiagramme, die ein Beispiel eines Verfahrens zum Betreiben einer Transistoranordnung des in 1 dargestellten Typs veranschaulichen;
    • 3 veranschaulicht schematisch eine Draufsicht auf einen ersten Halbleiterkörper, in dem der IGBT integriert werden kann, und einen zweiten Halbleiterkörper, in dem der MOSFET integriert werden kann;
    • 4 veranschaulicht ein Beispiel einer elektronischen Schaltung, die eine Transistoranordnung des in 1 dargestellten Typs und eine in Reihe zu der Transistoranordnung geschaltete Last aufweist;
    • 5 veranschaulicht Zeitdiagramme einer Laststreckenspannung des IGBT und des MOSFET wenn die Transistoranordnung des in 1 gezeigten Typs als elektronischer Schalter in einer elektronischen Schaltung des in 4 gezeigten Typs verwendet wird;
    • 6 zeigt eine vertikale Schnittansicht eines IGBT gemäß einem Beispiel;
    • 7 zeigt ein Beispiel einer Ansteuerschaltung, die dazu ausgebildet ist, den IGBT und den MOSFET in der Transistoranordnung basierend auf einem Ansteuersignal anzusteuern;
    • 8 zeigt Zeitdiagramme von Ansteuerspannungen des MOSFET und des IGBT in der in 7 gezeigten Transistoranordnung;
    • 9 zeigt ein weiteres Beispiel von Zeitdiagrammen von Ansteuerspannungen des MOSFET und des IGBT; und
    • 10 zeigt ein Beispiel einer Ansteuerschaltung, die dazu ausgebildet ist, den IGBT und den MOSFET gemäß den in 9 gezeigten Zeitdiagrammen anzusteuern.
  • In der nachfolgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen. Die Zeichnungen bilden einen Teil der Beschreibung und zeigen zur Veranschaulichung Beispiele, wie die Erfindung verwendet und realisiert werden kann. Selbstverständlich können die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden, sofern nicht explizit etwas anderes angegeben ist.
  • 1 zeigt ein Beispiel einer Transistoranordnung 3. Die Transistoranordnung 3 umfasst einen IGBT 1 und einen MOSFET 2. Der IGBT 1 ist ein IGBT auf Siliziumbasis. Das heißt, der IGBT 1 wurde basierend auf monokristallinem Silizium hergestellt. Der MOSFET 2 ist ein MOSFET auf Basis eines Halbleitermaterials mit weitem Bandabstand. Das heißt, der MOSFET 2 wurde basierende auf einem monokristallinen Halbleitermaterial mit weitem Bandabstand hergestellt. Beispiele des Halbleitermaterials mit weitem Bandabstand umfassen Siliziumkarbid (SiC) und Galliumnitrid (GaN).
  • Der IGBT 1 und der MOSFET 2 haben jeweils eine Laststrecke 11-12, 21-22 zwischen einem jeweiligen ersten Lastknoten 11, 21 und einem jeweiligen zweiten Lastknoten 12, 22. Im Fall des IGBT 1 kann der erste Lastknoten 11 auch als Kollektorknoten und der zweite Lastknoten 12 auch als Emitterknoten bezeichnet werden. Im Fall des MOSFET 2 kann der erste Lastknoten 21 auch als Drainknoten und der zweite Lastknoten 22 auch als Sourceknoten bezeichnet werden. Die Laststrecken 11-12, 21-22 des IGBT 1 und des MOSFET 2 sind parallel geschaltet, das heißt, der Kollektorknoten 11 des IGBT und der Drainknoten 21 des MOSFET 2 sind an einen ersten Lastknoten 31 der Transistoranordnung 3 angeschlossen, und der Emitterknoten 12 des IGBT 1 und der Sourceknoten 22 des MOSFET 2 sind an einen zweiten Lastknoten 32 der Transistoranordnung 3 angeschlossen.
  • Sowohl der IGBT 1, als auch der MOSFET 2 ist ein spannungsgesteuertes Transistorbauelement, das abhängig von einer jeweiligen Ansteuerspannung VDRV1, VDRV2, die an einem jeweiligen Ansteuereingang erhalten wird, ein- oder ausschaltet. Bei dem in 1 gezeigten Beispiel wird der Ansteuereingang des IGBT 1 durch einen Steuerknoten 13, der auch als Gateknoten bezeichnet werden kann, und den zweiten Lastknoten 12 gebildet, und der Ansteuereingang des MOSFET 2 wird durch einen Steuerknoten 23, der auch als Gateknoten bezeichnet werden kann, und den zweiten Lastknoten 22 gebildet. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren (nicht dargestellten) Beispiel werden der Ansteuereingang wenigstens eines von dem IGBT 1 und dem MOSFET 2 durch den jeweiligen Steuerknoten 13, 23 und einen weiteren Schaltungsknoten, der sich von dem jeweiligen zweiten Lastknoten 12, 22 unterscheidet, gebildet.
  • Sowohl der IGBT 1, als auch der MOSFET 2 können in einem Ein-Zustand oder einem Aus-Zustand betrieben werden. Der IGBT 1 ist im Ein-Zustand, wenn die Ansteuerspannung VDRV1 höher ist als eine Schwellenspannung Vth1 des IGBT 1, und der IGBT 1 ist im Aus-Zustand, wenn die Ansteuerspannung VDRV1 unterhalb der Schwellenspannung Vth1 ist. Entsprechend ist der MOSFET 2 im Ein-Zustand, wenn die Ansteuerspannung VDRV2 höher ist als eine Schwellenspannung Vth2 des MOSFET 2, und ist der MOSFET 2 im Aus-Zustand, wenn die Ansteuerspannung VDRV2 unterhalb der Schwellenspannung Vth2 ist. Nachfolgend werden die Ansteuerspannung VDRV1 und die Schwellenspannung Vth1 des IGBT 1 auch als erste Ansteuerspannung VDRV1 beziehungsweise erste Schwellenspannung Vth1 bezeichnet und werden die Ansteuerspannung VDRV2 und die Schwellenspannung Vth2 des MOSFET 2 auch als zweite Ansteuerspannung VDRV2 beziehungsweise zweite Schwellenspannung Vth2 bezeichnet. Beispiele einer Ansteuerschaltung, die dazu ausgebildet ist, den IGBT 1 und den MOSFET 2 anzusteuern, sind weiter unten erläutert.
  • Die Transistoranordnung 3 kann als elektronischer Schalter in verschiedenen Arten von Schaltungsanwendungen verwendet werden. Ein Beispiel eines Verfahrens zum Ansteuern der Transistoranordnung 3 als elektronischer Schalter ist in 2 dargestellt.
  • 2 veranschaulicht schematisch Zeitdiagramme der Ansteuerspannungen VDRV1, VDRV2, die durch den IGBT 1 und den MOSFET 2 erhalten werden. Bei diesem Beispiel wird die Transistoranordnung 3 entweder in einem Ein-Zustand oder einem Aus-Zustand betrieben. Im Aus-Zustand sind der IGBT 1 und der MOSFET 2 jeweils im Aus-Zustand, und im Ein-Zustand sind der IGBT 1 und der MOSFET 2 jeweils im Ein-Zustand. Außerdem gibt es eine erste Übergangsphase zwischen dem Aus-Zustand und dem Ein-Zustand der Transistoranordnung 3 und eine zweite Übergangsphase zwischen dem Ein-Zustand und dem Aus-Zustand der Transistoranordnung 3. In diesen ersten und zweiten Übergangsphasen ist der IGBT 1 jeweils im Ein-Zustand, während der MOSFET 2 im Aus-Zustand ist. Das heißt, in der ersten Übergangsphase ist der IGBT 1 bereits im Ein-Zustand, während der MOSFET 2 noch nicht eingeschaltet wurde. In der zweiten Übergangsphase ist der IGBT 1 weiterhin im Ein-Zustand, während der MOSFET 2 bereits ausgeschaltet wurde. Mit anderen Worten, der IGBT 1 schaltet ein, bevor der MOSFET 2 einschaltet, wenn die Transistoranordnung 3 vom Aus-Zustand in den Ein-Zustand schaltet, und der MOSFET 2 schaltet aus, bevor der IGBT 1 ausschaltet, wenn die Transistoranordnung 3 vom Ein-Zustand in den Aus-Zustand schaltet. Wie oben ausgeführt ist der IGBT 1 im Ein-Zustand, wenn dessen Ansteuerspannung VDRV1 höher ist als die jeweilige Schwellenspannung Vth1, und im Aus-Zustand, wenn dessen Ansteuerspannung VDRV1 niedriger ist als die jeweilige Schwellenspannung Vth1. Entsprechend isst der MOSFET 2 im Ein-Zustand, wenn dessen Ansteuerspannung VDRV2 höher ist als die jeweilige Schwellenspannung Vth2, und im Aus-Zustand, wenn dessen Ansteuerspannung VDRV2 niedriger ist als die jeweilige Schwellenspannung Vth1.
  • Bei dem in 2 dargestellten Beispiel ist die Transistoranordnung 3 im Aus-Zustand vor einem ersten Zeitpunkt tON1 und im Ein-Zustand nach einem zweiten Zeitpunkt tON2. In einer Übergangsphase zwischen dem ersten Zeitpunkt tON1 und dem zweiten Zeitpunkt tON2 ist der IGBT 1 im Ein-Zustand, während der MOSFET 2 weiterhin im Aus-Zustand ist. Außerdem schaltet der MOSFET 2 Bezug nehmend auf 2 zu einem dritten Zeitpunkt tOFF1 aus, zu dem eine Übergangsphase zwischen dem Ein-Zustand und dem Aus-Zustand beginnt, und schaltet der MOSFET 2 zu einem vierten Zeitpunkt tOFF2 aus, zu dem die Transistoranordnung 3 in den Aus-Zustand wechselt.
  • Das in 2 dargestellte Ansteuerschema kann in mehreren aufeinanderfolgenden Ansteuerzyklen wiederholt werden, wobei jedes Mal dann, wenn die Transistoranordnung 3 vom Aus-Zustand in den Ein-Zustand wechselt, der IGBT 1 vor dem MOSFET 2 einschaltet und wobei jedes Mal dann, wenn die Transistoranordnung 3 vom Ein-Zustand in den Aus-Zustand wechselt, der MOSFET 2 vor dem IGBT 1 ausschaltet.
  • Wenn die Transistoranordnung 3 vom Aus-Zustand in den Ein-Zustand wechselt, kann die Transistoranordnung 3 bereits einen Strom leiten, wenn der IGBT 1 einschaltet, und wenn die Transistoranordnung 3 vom Ein-Zustand in den Aus-Zustand wechselt, kann die Transistoranordnung 3 einen Strom leiten, solange der IGBT 1 im Ein-Zustand ist. Damit kann die Transistoranordnung einen Strom im Ein-Zustand und in den Übergangsphasen leiten.
  • In der Transistoranordnung treten Schaltverluste, welches Verluste sind, die auftreten, wenn die Transistoranordnung 3 vom Aus-Zustand in den Ein-Zustand wechselt und wenn die Transistoranordnung vom Ein-Zustand in den Aus-Zustand wechselt, hauptsächlich im IGBT 1 auf. Der IGBT 1 ist so ausgelegt, dass er einem Aufheizen, das im Zusammenhang mit diesen Schaltverlusten steht, standhalten kann, ohne beschädigt oder sogar zerstört zu werden. Bezug nehmend auf 2 schaltet der MOSFET 2 ein, nachdem der IGBT 1 eingeschaltet wurde und schaltet aus, bevor der IGBT 1 ausschaltet. Damit ist, wenn der MOSFET 2 einschaltet oder ausschaltet, eine Spannung V2 über einer Laststrecke des MOSFET 2 relativ gering, so dass Schaltverluste in dem MOSFET 2 annähernd vernachlässigbar sind. Damit muss der MOSEFT 2 bezüglich der Wärmeableitfähigkeit nur so ausgelegt sein, dass er Leitungsverlusten widersteht, die auftreten, wenn die Transistoranordnung 3 im Ein-Zustand ist und ein Strom durch die Transistoranordnung 3 fließt.
  • Anstatt mit einem IGBT 1, der parallel zu dem MOSFET 2 geschalt ist, könnte die Transistoranordnung 3 auch nur mit einem MOSFET mit weitem Bandabstand realisiert sein. In diesem Fall muss der MOSFET allerdings so ausgelegt sein, dass er die Schaltverluste dissipieren kann, die beim Einschalten oder Ausschalten des MOSFET auftreten. Diese Art von MOSFET ist größer und damit wesentlich teurer als ein MOSFET 2 des in 1 dargestellten Typs, der nur Leitungsverluste dissipieren muss. Der Unterschied zwischen dem Preis eines MOSFET mit weitem Bandabstand in einer Ein-Transistor-Lösung und dem Preis des MOSFET 2 in der in 1 dargestellten Transistoranordnung ist größer als die Kosten im Zusammenhang mit dem Silizium-IGBT 1 in der Transistoranordnung 3. Damit kann die Transistoranordnung 3 im Vergleich zu einer Ein-Transistor-Lösung bei geringeren Kosten realisiert werden, hat jedoch dieselbe Sperrspannungsfestigkeit und kann dieselben Gesamtverluste (Leitungsverluste und Schaltverluste) wie die Ein-Transistor-Lösung haben. Gemäß einem Beispiel sind der IGBT 1 und der MOSFET 2 so ausgelegt, dass im Ein-Zustand der Transistoranordnung 3 bei Nominalstrom der Strompegel eines Stroms 11 durch den IGBT 1 geringer ist als 50% eines Strompegels des Stroms durch den MOSFET 1.
  • Gemäß einem Beispiel sind der IGBT 1 und der MOSFET 2 so ausgelegt, dass eine Größe A1 (eine Fläche) eines ersten Halbleiterkörpers 100, in dem der IGBT 1 integriert ist, größer ist als eine Größe A2 eines zweiten Halbleiterkörpers 200, in dem der MOSFET 2 integriert ist. Dies ist in 3 dargestellt, die schematisch eine Draufsicht des ersten und zweiten Halbleiterkörpers veranschaulicht. In 3 sind nur der erste und zweite Halbleiterkörper 100, 200 gezeigt. Kontaktpads, wie beispielsweise Gatepads und Sourcepads sind nicht gezeigt. Der erste und zweite Halbleiterkörper können in einem gemeinsamen Gehäuse für integrierte Schaltungen (engl.: integrated circuit package) (nicht dargestellt) oder in zwei getrennten Gehäusen für integrierte Schaltungen (nicht gezeigt) integriert sein.
  • Gemäß einem Beispiel ist die Größe A1 des ersten Halbleiterkörpers 100 des IGBT wenigstens das 1,5-fache oder wenigstens das 2-fache der Größe A2 des zweiten Halbleiterkörpers 200 des MOSFET, so dass A1/A2 ≥ 1,5 oder A1/A2 ≥ 2. Gemäß einem Beispiel ist die Größe des ersten Halbleiterkörpers 100 zwischen dem 1,5-fachen und dem 5-fachen der Größe A2 des zweiten Halbleiterkörpers 200, so dass 1,5 ≤ A1/A2 ≤ 5.
  • 4 veranschaulicht ein Beispiel einer elektronischen Schaltung, in der eine Transistoranordnung 3 des in 1 gezeigten Typs als elektronischer Schalter in Reihe zu einer Last 61 verwendet wird, wobei die Last 61 eine beliebige Last oder eine beliebige elektronische Schaltung sein kann. Die Reihenschaltung mit der Transistoranordnung 3 und der Last 61 erhält eine Versorgungsspannung VSUP von einer Spannungsquelle 62.
  • 5 zeigt Zeitdiagramme der Laststreckenspannungen V1, V2 des IGBT 1 und des MOSFET 2, wenn die Transistoranordnung 3 gemäß dem in 2 dargestellten Ansteuerschema angesteuert wird. Die Laststreckenspannungen V1, V2 des IGBT 1 und des MOSFET 2 sind Spannungen zwischen den Lastknoten 11, 12 des IGBT 1 beziehungsweise den Lastknoten 21, 22 des MOSFET 2. Die ersten und zweiten Ansteuerspannungen VDRV1, VDRV2 des IGBT 1 und des MOSFET 2 sind in 5 ebenfalls dargestellt.
  • Wenn die Transistoranordnung 3 im Aus-Zustand ist, was vor dem ersten Zeitpunkt tON1 und nach dem vierten Zeitpunkt tOFF2 bei dem in den 2 und 4 dargestellten Beispiel der Fall ist, entsprechen die Laststreckenspannungen V1, V2 jeweils des IGBT 1 und des MOSFET 2 im Wesentlichen der Versorgungsspannung VSUP. Wenn der IGBT 1 zum ersten Zeitpunkt tON1 einschaltet, nehmen die Laststreckenspannungen V1, V2 des IGBT 1 und des MOSFET 2 rasch ab, so dass dann, wenn der MOSFET 2 einschaltet, die Laststreckenspannung V2 wesentlich geringer ist als die Versorgungsspannung VSUP. Gemäß einem Beispiel ist die Versorgungsspannung VSUP höher als 600 V oder sogar höher als 1800 V, wobei die Laststreckenspannung V1, V2 nachdem der IGBT 1 eingeschaltet wurde, beispielsweise niedriger als 100 V oder sogar niedriger als 10 V ist. Entsprechend ist dann, wenn der MOSFET 2 zum dritten Zeitpunkt tOFF2 ausschaltet, die Laststreckenspannung V2 des MOSFET 2 immer noch bei einem sehr niedrigen Pegel, so dass Schaltverluste gering sind, bevor die Laststreckenspannungen V1, V2 deutlich ansteigen (beispielsweise auf den Pegel der Versorgungsspannung VSUP), wenn der IGBT 1 zum vierten Zeitpunkt tOFF1 ausschaltet.
  • Bezug nehmend auf die 2 und 5 steigt die Ansteuerspannung VDRV1, VDRV2 jeweils des IGBT 1 und MOSFET 2 nicht sofort von einem niedrigen Pegel, der unterhalb der jeweiligen Schwellenspannung Vth1, Vth2 liegt, auf einen oberen Pegel, der oberhalb der jeweiligen Schwellenspannung Vth1, Vth2 liegt, an, wenn das jeweilige Transistorbauelement 1, 2 eingeschaltet werden soll. Stattdessen steigt die Ansteuerspannung VDRV1, VDRV2 allmählich von dem unteren Pegel auf den oberen Pegel an. Entsprechend sinkt die Ansteuerspannung VDRV1, VDRV2 nicht unmittelbar von dem oberen Pegel auf den unteren Pegel ab, wenn das jeweilige Transistorbauelement 1, 2 ausgeschaltet werden soll, sondern sinkt allmählich von dem oberen Pegel auf den unteren Pegel ab. In den 2 und 5 sind die Ansteuerspannungen VDRV1, VDRV2 so gezeichnet, dass sie linear von dem jeweiligen unteren Pegel auf den jeweiligen oberen Pegel ansteigen und linear von dem jeweiligen oberen Pegel auf den jeweiligen unteren Pegel absinken. Dies ist jedoch lediglich zur Veranschaulichung. Diese Ansteuerspannungen VDRV1, VDRV2 können jeweils eine Miller-Phase umfassen, in der die Ansteuerspannung für eine bestimmte Zeitdauer im Wesentlichen konstant ist und vor oder nach der Miller-Phase (Miller-Plateau) nicht-linear ansteigen oder absinken kann. Der untere Pegel kann für den IGBT 1 und den MOSFET 2 derselbe sein. Gemäß einem weiteren Beispiel ist der untere Pegel der Ansteuerspannung VDRV1 des IGBT 1 von dem unteren Pegel der Ansteuerspannung VDRV2 des MOSFET 2 verschieden. Entsprechend können die oberen Pegel der Ansteuerspannungen VDRV1, VDRV2 des IGBT 1 und des MOSFET 2 im Wesentlichen gleich sein oder sich voneinander unterscheiden.
  • Die Leitungsverluste des IGBT 1 und des MOSFET 2 sind abhängig von einem Spannungspegel der jeweiligen Ansteuerspannung VDRV1, VDRV2, so dass die Leitungsverluste abnehmen, wenn die jeweilige Ansteuerspannung VDRV1, VDRV2 zwischen der jeweiligen Schwellenspannung Vth1, Vth2 und dem jeweiligen oberen Ansteuerspannungspegel ansteigt. Üblicherweise gibt es eine Wechselbeziehung zwischen Leitungsverlusten und der Lebensdauer eines Transistorbauelements. Das heißt, je höher der obere Ansteuerspannungspegel ist, umso höher ist das Risiko von Degradierungseffekten, die die Lebensdauer des Transistorbauelements reduzieren können. Der obere Pegel der Ansteuerspannung VDRV1, VDRV2 des IGBT 1 und des MOSFET 2 können daher hoch genug gewählt werden, dass die Leitungsverluste wesentlich niedriger sind als Leitungsverluste, die auftreten, wenn die Ansteuerspannung VDRV1, VDRV2 nur wenig oberhalb der jeweiligen Schwellenspannung Vth1, Vth2 liegt, und niedrig genug, um eine gewünschte Lebensdauer zu erreichen. Gemäß einem Beispiel sind die oberen Ansteuerspannungspegel ausgewählt aus zwischen 10 V und 20 V.
  • Bezug nehmend auf 5, schaltet der IGBT zum ersten Zeitpunkt tON1 ein, das heißt, die ansteigende erste Ansteuerspannung VDRV1 schneidet die erste Schwellenspannung Vth1 zum ersten Zeitpunkt tON1. Außerdem schaltet der IGBT 1 zum vierten Zeitpunkt tOFF1 aus, das heißt, die absinkende erste Ansteuerspannung VDRV1 schneidet die erste Schwellenspannung Vth1 zum vierten Zeitpunkt tOFF1. Nach dem ersten Zeitpunkt tON1 nehmen die Leitungsverluste in dem IGBT 1 ab, da die Ansteuerspannung VDRV1 auf den oberen Ansteuerspannungspegel ansteigt, so dass die Laststreckenspannungen V1, V2 des IGBT 1 und des MOSFET 2 abnehmen. In 5 bezeichnet t1 einen fünften Zeitpunkt, zu dem die erste Ansteuerspannung VDRV1 den oberen Ansteuerspannungspegel erreicht. Außerdem beginnt der Prozess des Ausschaltens des IGBT 1 zu einem sechsten Zeitpunkt t2 vor dem vierten Zeitpunkt tOFF1, so dass die Laststreckenspannungen V1, V2 des IGBT 1 und des MOSFET 2 zum sechsten Zeitpunkt t2 vor dem vierten Zeitpunkt tOFF1 anzusteigen beginnen.
  • Bei dem in 5 gezeigten Beispiel schaltet der MOSFET 2 zum dritten Zeitpunkt tOFF2 aus, bevor das Ausschalten des IGBT 1 zum sechsten Zeitpunkt t2 beginnt. Dies ist jedoch nur ein Beispiel. Gemäß einem weiteren Beispiel kann das Ausschalten des IGBT 1 beginnen bevor der MOSFET 2 ausschaltet. In diesem Fall ist der sechste Zeitpunkt t2 vor dem dritten Zeitpunkt tOFF2, zu dem der MOSFET 2 ausschaltet. In jedem Fall schaltet der IGBT 1 jedoch nach dem MOSFET 2 aus, das heißt, der vierte Zeitpunkt tOFF1 ist nach dem dritten Zeitpunkt tOFF2. Gemäß einem Beispiel beginnt das Ausschalten des IGBT 1 bevor der MOSFET 2 ausschaltet, so dass ein Anstieg der Laststreckenspannungen V1, V2 bevor der MOSFET 2 ausschaltet, nicht nur durch den Ausschaltprozess des MOSFET 2 bedingt ist, sondern auch durch den begonnenen Ausschaltprozess des IGBT 1 bedingt ist. Gemäß einem Beispiel ist ein zeitlicher Ablauf des Ausschaltens des MOSFET 2 und des Ausschaltens des IGBT 1 derart, dass die Laststreckenspannungen V1, V2 geringer als 20% oder sogar geringer als 10% der Versorgungsspannung VSUP sind, wenn der MOSFET 2 ausschaltet.
  • Entsprechend kann der MOSFET 2 einschalten bevor die Ansteuerspannung VDRV1 des IGBT 1 den oberen Pegel erreicht hat. In diesem Fall ist der zweite Zeitpunkt tON2 vor dem fünften Zeitpunkt t1. Gemäß einem Beispiel ist ein zeitlicher Ablauf des Einschaltens des IGBT 1 und des Einschaltens des MOSFET 2 so, dass die Laststreckenspannungen V1, V2 auf einen Spannungspegel abgesunken sind, der niedriger als 20% oder sogar niedriger als 10% der Versorgungsspannung VSUP ist, wenn der MOSFET 2 einschaltet.
  • In 5 bezeichnet TDEL_ON eine Zeitverzögerung zwischen dem Einschalten des IGBT 1 und dem Einschalten des MSOFET 2 und bezeichnet TDEL_OFF eine Zeitverzögerung zwischen dem Ausschalten des MSOFET 2 und dem Ausschalten des IGBT 1. Gemäß einem Beispiel sind diese Verzögerungszeiten jeweils ausgewählt aus zwischen 100 Nanosekunden (ns) und 15 Mikrosekunden (µs), insbesondere aus zwischen 100 Nanosekunden und 3 Mikrosekunden.
  • Gemäß einem Beispiel ist der IGBT 1 so gestaltet, dass er eine hohe Schaltgeschwindigkeit besitzt. Grundsätzlich gibt es bei der Ausgestaltung eines IGBT eine Wechselbeziehung zwischen Leitungsverlusten und Schaltgeschwindigkeit, wobei üblicherweise die Leitungsverluste zunehmen, wenn die Schaltgeschwindigkeit zunimmt, und die Schaltgeschwindigkeit abnimmt, wenn die Leitungsverluste abnehmen. Es gibt verschiedene Möglichkeiten, einen IGBT mit einer hohen Schaltgeschwindigkeit zu gestalten, wobei einige Beispiele nachfolgend anhand von 6 erläutert sind.
  • 6 zeigt eine vertikale Schnittansicht eines Abschnitts eines Halbleiterkörpers 100, in dem aktive Bauelementgebiete des IGBT 1 integriert sind. Bei diesem Beispiel umfasst der IGBT 1 mehrere Transistorzellen 40 (eine dieser Transistorzellen ist in 6 in strichpunktierten Linien dargestellt). Diese Transistorzellen umfassen jeweils ein Driftgebiet 41 eines ersten Dotierungstyps, ein Sourcegebiet 43 des ersten Dotierungstyps und ein Bodygebiet 42 eines zweiten Dotierungstyps, das zu dem ersten Dotierungstyp komplementär ist. Das Bodygebiet 42 ist zwischen dem Sourcegebiet 43 und dem Driftgebiet 41 angeordnet. Außerdem grenzt ein Draingebiet 44 (das auch als Kollektorgebiet bezeichnet werden kann) an das Driftgebiet 41 an. Optional ist ein Feldstoppgebiet 47, das vom ersten Dotierungstyp ist und das höher als das Driftgebiet 41 dotiert ist, zwischen dem Driftgebiet 41 und dem Draingebiet 44 angeordnet. Außerdem umfasst jede Transistorzelle 41 eine Gateelektrode 45, die benachbart zu dem Bodygebiet 42 ist und die durch ein Gatedielektrikum 46 dielektrisch gegenüber dem Bodygebiet 42 isoliert ist. Eine Sourceelektrode 48 (die auch als Emitterelektrode bezeichnet werden kann) ist an das Sourcegebiet 43 und das Bodygebiet 42 jeder Transistorzelle 40 angeschlossen und ist an den Emitterknoten 12 angeschlossen. Außerdem ist der Kollektorknoten 11 an das Draingebiet 44 angeschlossen und ist der Gateknoten 13 an die Gateelektroden 45 jeder der Transistorzellen 40 angeschlossen. Bezug nehmend auf 6 können die Driftgebiete 41 der mehreren Transistorzellen 40 durch ein durchgängiges Halbleitergebiet gebildet sein, kann das Draingebiet 44 jeder der mehreren Transistorzellen 40 durch ein durchgängiges Halbleitergebiet gebildet sein und kann das optionale Feldstoppgebiet 47 durch ein kontinuierliches Halbleitergebiet gebildet sein.
  • Gemäß einem Beispiel sind die Gateelektroden 45 der einzelnen Transistorzellen 40 planare Gateelektroden, die oberhalb einer ersten Oberfläche 101 des Halbleiterkörpers 100 angeordnet sind. Die erste Oberfläche 101 ist gegenüber einer zweiten Oberfläche 102, die durch das Draingebiet 44 gebildet ist. Die Form der Gateelektroden 45 hat einen Einfluss auf die Schaltgeschwindigkeit, wobei üblicherweise ein IGBT mit planaren Gateelektroden eine höhere Schaltgeschwindigkeit als ein vergleichbarer IGBT mit Grabenelektroden hat, welches Gateelektroden sind, die in Gräben angeordnet sind, die sich von der ersten Oberfläche 101 in den Halbleiterkörper 100 erstrecken. Damit ist das Realisieren des IGBT 1 mit planaren Gateelektroden 45 eine Möglichkeit, die Schaltgeschwindigkeit des IGBT 1 zu erhöhen.
  • Der IGBT 1 kann Rekombinationszentren 49 in dem Driftgebiet 41 umfassen. Diese Rekombinationszentren 49 fördern eine Rekombination von Ladungsträgern des ersten Typs, die durch die Sourcegebiete 48 in das Driftgebiet 41 injiziert werden, wenn der IGBT 1 im Ein-Zustand ist, und von Ladungsträgern des zweiten Typs, die durch das Draingebiet 44 in das Driftgebiet 41 injiziert werden. Der IGBT ist im Ein-Zustand, wenn die erste Ansteuerspannung VDRV1 derart ist, dass ein leitender Kanal im Bodygebiet 42 zwischen dem Sourcegebiet 43 und dem Driftgebiet 41 vorhanden ist. Gemäß einem Beispiel sind die Halbleitergebiete des ersten Typs n-leitende Halbleitergebiete und sind die Halbleitergebiete des zweiten Typs p-leitende Halbleitergebiete. Bei diesem Beispiel sind Ladungsträger des ersten Typs Elektronen und Ladungsträger des zweiten Typs Löcher. Das Fördern der Rekombination von Ladungsträgern des ersten Typs und des zweiten Typs im Driftgebiet 41 durch die Rekombinationszentren 49 reduziert die Ladungsträgerlebensdauer, und erhöht damit die Schaltgeschwindigkeit des IGBT 1. Die Rekombinationszentren 49 können über das gesamte Driftgebiet 41 verteilt sein (wobei in 6 nur ein Abschnitt des Driftgebiets 41, der Rekombinationszentren umfasst, dargestellt ist) oder können so erzeugt werden, dass sie hauptsächlich im Bereich einer oder beider der ersten und zweiten Oberflächen 101, 102 angeordnet sind. Gemäß einem Beispiel sind die Rekombinationszentren 49 Metallatome, wie beispielsweise Platin-(Pt)-Atome, Gold-(Au)-Atome, oder ähnliches. Diese Metallatome können in den Halbleiterkörper 100 über wenigstens eine der ersten und zweiten Oberflächen 101, 102 implantiert werden oder können auf wenigstens einer der ersten und zweiten Oberflächen 101, 102 abgeschieden werden. Ein thermischer Prozess kann dem Implantations-/ Abscheideprozess folgen, um die implantierten/ abgeschiedenen Metallatome zu diffundieren, und dadurch eine gewünschte Verteilung der Metallatome in dem Halbleiterkörper 100 zu erreichen. Gemäß einem Beispiel sind die Rekombinationszentren Kristalldefekte, die durch Implantieren von Elektronen über wenigstens eine von der ersten Oberfläche 101 und der zweiten Oberfläche 102 in den Halbleiterkörper 100 erhalten werden.
  • Eine andere Möglichkeit, den IGBT 1 mit einer hohen Schaltgeschwindigkeit zu gestalten, besteht im Realisieren des Draingebiets 44 mit einer geringen Effizienz. Dies kann erreicht werden durch Implementieren des Draingebiets 44 mit einer niedrigen aktiven Dotierstoffdosis. Das Draingebiet 44 kann hergestellt werden durch Implantieren von Dotierstoffatomen des zweiten Dotierungstyps über die zweite Oberfläche 102 in den Halbleiterkörper 100 und einen thermischen Prozess, um wenigstens einen Teil der implantierten Dotierstoffatome zu aktivieren. Die aktive Dotierstoffdosis ist ein Teil der Implantationsdosis, wobei die aktive Dotierstoffdosis gleich der Implantationsdosis ist, wenn 100% der implantierten Dotierstoffatome aktiviert werden. Gemäß einem Beispiel wird das Draingebiet 44 so implementiert, dass die aktive Dotierstoffdosis unterhalb von 5E12 cm-2 oder sogar unterhalb von 1E12 cm-2 liegt.
  • Eine andere Möglichkeit, das Schaltverhalten des IGBT 1 einzustellen, besteht im Einstellen einer Länge des Driftgebiets 41. Die Länge des Driftgebiets 41 ist die Abmessung des Driftgebiets 41 zwischen den Bodygebieten 42 und dem Draingebiet 44 oder, wenn der IGBT 1 mit einem Feldstoppgebiet implementiert ist, die Abmessung des Driftgebiets 41 zwischen den Bodygebieten 42 und dem Feldstoppgebiet 47. Gemäß einem Beispiel ist der IGBT 1 ohne Feldstoppgebiet 47 implementiert und das Driftgebiet 41 ist so implementiert, dass dessen Länge größer ist als 4/30•VBR µm, wobei VBR die Sperrspannungsfestigkeit des IGBT 1 in Volt ist. Gemäß einem weiteren Beispiel ist der IGBT 1 mit Feldstoppgebiet 47 implementiert und das Driftgebiet 41 ist so implementiert, dass dessen Länge größer ist als 1/10•VBR µm.
  • Zusammenfassend gilt wenigstens eines der folgenden, um einen IGBT 1 mit einer hohen Schaltgeschwindigkeit zu erhalten: (a) Der IGBT ist mit planaren Gateelektroden 45 implementiert; (b) der IGBT 1 umfasst Rekombinationszentren 49 im Driftgebiet 41; (c) das Draingebiet 44 ist mit einer niedrigen Effizienz implementiert; und (d) es gibt ein langes Driftgebiet 41 zwischen den Bodygebieten 42 und dem Draingebiet 44 oder dem Feldstoppgebiet 47.
  • Bei einem IGBT gibt es eine Wechselbeziehung zwischen Schaltgeschwindigkeit und Stromdichte dahingehend, dass die Stromdichte bei einer bestimmten Laststreckenspannung im Ein-Zustand umso geringer ist, je höher die Schaltgeschwindigkeit des IGBT ist. Gemäß einem Beispiel sind der IGBT 1 und der MOSFET 2 so gestaltet, dass die Stromdichte des IGBT 1 bei einer bestimmten Laststreckenspannung niedriger als die Stromdichte des MOSFET 2 bei derselben Laststreckenspannung ist. Genauer, gemäß einem Beispiel sind der IGBT 1 und der MOSFET 2 so gestaltet, dass die Stromdichte in dem MOSFET 2 wenigstens das Zweifache der Stromdichte in dem IGBT 1 ist, wenn sowohl der IGBT 1 als auch der MOSFET 2 in einem bestimmten Arbeitspunkt sind, der definiert ist, durch eine bestimmte Laststreckenspannung Von = V1 = V2 und die Temperatur. Gemäß einem Beispiel ist der Betriebspunkt, bei dem die Stromdichte im MOSFET 2 wenigstens das Zweifache der Stromdichte im IGBT 1 ist, gegeben durch Von = 1,2 V + 0,0004•VBR_MIN und eine Temperatur von 125 °C der Transistoranordnung 3. Die Laststreckenspannung Von variiert, wenn die Temperatur variiert. Ein weiterer Arbeitspunkt, bei dem die Stromdichte im MOSFET 2 wenigstens das Zweifache der Stromdichte im IGBT 1 ist, ist gegeben durch Von = 1,4 V + 0,00025•VBR und eine Temperatur von 125 °C der Transistoranordnung 3. In jedem Fall ist VBR_MIN das Minimum der Sperrspannungsfestigkeiten des IGBT 1 und des MOSFET 2 in Volt. Im Fall einer Sperrspannungsfestigkeit von beispielsweise 1200 V ist Von bei 125 °C gleich 1,68 V.
  • Wie oben ausgeführt, schaltet in jedem Ansteuerzyklus der IGBT 1 ein bevor der MOSFET 2 einschaltet und der IGBT 1 aus nachdem der MOSFET 2 ausschaltet. Gemäß einem Beispiel werden die ersten und zweiten Ansteuerspannungen VDRV1, VDRV2 des IGBT 1 und des MOSFET 2 durch eine Ansteuerschaltung 5 basierend auf einem Ansteuersignal erzeugt, das nachfolgend als gemeinsames Ansteuersignal bezeichnet wird. Gemäß einem Beispiel umfasst die Ansteuerschaltung passive Schaltungselemente, die die ersten und zweiten Ansteuerspannungen VDRV1,VDRV2 basierend auf dem gemeinsamen Ansteuersignal VDRV erzeugen.
  • Ein Beispiel einer Ansteuerschaltung 5, die das gemeinsame Ansteuersignal VDRV erhält und die ersten und zweiten Ansteuersignale VDRV1, VDRV2 basierend auf dem gemeinsamen Ansteuersignal VDRV erzeugt, ist in 7 dargestellt. Bei diesem Beispiel ist das gemeinsame Ansteuersignal VDRV eine zwischen einem Eingang 33 der elektronischen Schaltung 3 und einem zweiten Lastknoten 32 der Transistoranordnung erhaltene Spannung, wobei der Sourceknoten 12 des IGBT 1 und der Emitterknoten 22 des MOSFET 2 an dem zweiten Lastknoten 32 angeschlossen sind. Die Ansteuerschaltung 5 ist zwischen den Eingang 33 und den Gateknoten 13 des IGBT 1 beziehungsweise den Gateknoten 23 des MOSFET 2 geschaltet. Bei diesem Beispiel umfasst die Ansteuerschaltung 5 einen ersten Widerstand 51, der zwischen den Eingang 33 und den Gateknoten 13 des IGBT 1 geschaltet ist, und einen zweiten Widerstand 52, der zwischen den Eingang 33 und den Gateknoten 23 des MOSFET 2 geschaltet ist.
  • Bezug nehmend auf 7 umfassen der IGBT 1 und der MOSFET 2 jeweils eine Gate-Source-Kapazität 14, 24 zwischen dem jeweiligen Gateknoten 13, 23 und dem jeweiligen Sourceknoten 12, 22. Diese Gate-Source-Kapazität 14, 24 ist ein integraler Teil des IGBT 1 und des MOSFET 2. Lediglich zu Veranschaulichungszwecken sind die Gate-Source-Kapazitäten 14, 24 des IGBT 1 und des MOSFET 2 als Kondensatoren dargestellt, die zwischen die Gateknoten 13, 23 und die Sourceknoten 12, 22 geschaltet sind. Die jeweilige Gate-Source-Kapazität 14, 24 des IGBT 1 und des MOSFET 2 und der Widerstand 51, 52, der an den Gateknoten 13, 23 des jeweiligen Transistors 1, 2 angeschlossen ist, bilden ein RC-Element, das eine Zeitkonstante hat. Eine Zeitkonstante τ1 des RC-Elements, das durch den ersten Widerstand 51 und die Gate-Source-Kapazität 14 des IGBT 1 gebildet ist, ist gegeben durch τ1=R51•C14, wobei R51 ein Widerstandswert des ersten Widerstands 51 und C14 ein Kapazitätswert der Gate-Source-Kapazität 14 ist. Entsprechend ist eine Zeitkonstante τ2 des durch den zweiten Widerstand 52 und die Gate-Source-Kapazität 24 des MOSFET 2 gebildeten RC-Elements gegeben durch τ2=R52•C24, wobei R52 ein Widerstandswert des Widerstands 52 und C24 ein Kapazitätswert der Gate-Source-Kapazität 24 ist.
  • Gemäß einem Beispiel sind die Widerstände 51, 52 derart an die Gate-Source-Kapazitäten 14, 24 angepasst, dass das dem IGBT 1 zugehörige RC-Element und das dem MOSFET 2 zugehörige RC-Element im Wesentlichen dieselben Zeitkonstanten haben, das heißt, τ1= τ2. Bei diesem Beispiel sind der IGBT 1 und der MOSFET 2 so ausgestaltet, dass die Schwellenspannung Vth1 des IGBT 1 niedriger ist als die Schwellenspannung Vth2 des MOSFET 2. In diesem Fall schaltet der IGBT 1 „automatisch“ vor dem MOSFET 2 ein und nach dem MOSFET 2 aus. Dies ist in 8 dargestellt.
  • 8 zeigt Beispiele von Zeitdiagrammen der gemeinsamen Ansteuerspannung VDRV und der ersten und zweiten Ansteuerspannungen VDRV1, VDRV2. Aufgrund derselben Zeitkonstanten (τ1=τ2) ist die erste Ansteuerspannung VDRV1 im Wesentlichen gleich der zweiten Ansteuerspannung VDRV2, wobei diese Ansteuerspannungen VDRV1,VDRV2 jeweils nach einem ersten Zeitpunkt tON exponentiell zunehmen und nach einem zweiten Zeitpunkt tOFF exponentiell abnehmen. Der erste Zeitpunkt tON ist ein Zeitpunkt, zu dem die gemeinsame Ansteuerspannung VDRV von einem Aus-Pegel (der bei dem in 8 gezeigten Beispiel null ist) auf einen Ein-Pegel VON wechselt, und der zweite Zeitpunkt tOFF ist ein Zeitpunkt, zu dem die gemeinsame Ansteuerspannung VDRV von dem Ein-Pegel VON auf den Aus-Pegel wechselt. Wie anhand von 8 ersichtlich ist, erreicht die erste Ansteuerspannung VDRV1 nach dem ersten Zeitpunkt tON die Schwellenspannung Vth1 des IGBT 1 bevor die zweite Ansteuerspannung VDRV2 die Schwelle Vth2 des MOSFET 2 erreicht. Damit ist ein Zeitpunkt tON1, zu dem der IGBT 1 einschaltet, früher als ein Zeitpunkt tON2, zu dem der MOSFET 2 einschaltet. Entsprechend fällt nach dem zweiten Zeitpunkt tOFF die zweite Ansteuerspannung VDRV2 unter die Schwellenspannung Vth2 bevor die erste Ansteuerspannung VDRV1 unter die Schwellenspannung Vth1 des IGBT 1 absinkt. Damit ist ein Zeitpunkt tOFF1, zu dem der IGBT 1 ausschaltet, nach einem Zeitpunkt tOFF2, zu dem der MOSFET 2 ausschaltet.
  • Alternativ oder zusätzlich zum Implementieren des MOSFET 2 mit einer höheren Schwellenspannung Vth2 als die Schwellenspannung Vth1 des IGBT 1 kann die Ansteuerschaltung so implementiert werden, dass nach dem ersten Zeitpunkt tON die Gate-Source-Kapazität 14 des IGBT 1 schneller geladen wird als die Gate-Source-Kapazität 24 des MOSFET 2 und nach dem zweiten Zeitpunkt tOFF die Gate-Source-Kapazität 24 des MOSFET 2 schneller entladen wird als die Gate-Source-Kapazität 14 des IGBT 1. Bei diesem Beispiel schaltet der IGBT 1 ein bevor der MOSFET 2 einschaltet und aus nachdem der MOSFET 2 ausschaltet, wenn der IGBT 1 und der MOSFET 2 im Wesentlichen dieselbe Schwellenspannung Vth1, Vth2 haben. Dies ist in 9 dargestellt, die Zeitdiagramme der gemeinsamen Ansteuerspannung VDRV und der ersten und zweiten Ansteuerspannungen VDRV1, VDRV2 zeigt.
  • Bezug nehmend auf 9 steigt nach dem ersten Zeitpunkt tON die erste Ansteuerspannung VDRV1 schneller als die zweite Ansteuerspannung VDRV2 an und sinkt nach dem zweiten Zeitpunkt tOFF die zweite Ansteuerspannung VDRV2 schneller als die erste Ansteuerspannung VDRV1 ab. Wenn die ersten und zweiten Schwellenspannungen im Wesentlichen gleich sind (Vth1 = Vth2) schaltet der IGBT 1 damit ein bevor der MOSFET 2 einschaltet und aus nachdem der MOSFET 2 ausschaltet. Dass die erste Ansteuerspannung VDRV1 nach dem ersten Zeitpunkt tON schneller als die zweite Ansteuerspannung VDRV2 ansteigt und dass die erste Ansteuerspannung VDRV1 nach dem zweiten Zeitpunkt tOFF langsamer als die zweite Ansteuerspannung VDRV2 absinkt basiert auf einer Implementierung der Ansteuerschaltung 5 derart, dass eine Zeitkonstante τ1,ON, die mit dem Einschalten des IGBT 1 zusammenhängt, kleiner als eine zweite Zeitkonstante τ2,ON, die mit dem Einschalten des MOSFET 2 zusammenhängt (τ1,ON < τ2,ON). Außerdem ist eine Zeitkonstante τ2,OFF, die mit dem Ausschalten des MOSFET 2 zusammen hängt, kleiner als eine Zeitkonstante τ1,OFF, die mit dem Ausschalten des IGBT 1 zusammen hängt (τ2,OFF < τ1,OFF). Eine Ansteuerschaltung, die dazu ausgebildet ist, die Gate-Source-Kapazität 14 des IGBT 1 schneller als die Gate-Source-Kapazität 24 des MOSFET 2 nach dem ersten Zeitpunkt tON zu laden und die Gate-Source-Kapazität 24 des MOSFET 2 schneller als die Gate-Source-Kapazität 14 des IGBT 1 nach dem zweiten Zeitpunkt zu entladen, ist in 10 dargestellt. Bei diesem Beispiel umfasst die Ansteuerschaltung ein erstes Paar von Widerständen 511 , 512 , die in Reihe zwischen den Eingang 23 und dem Gateknoten 13 des IGBT 1 geschaltet sind, und ein zweites Paar von Widerständen 521-522 , die in Reihe zwischen den Eingang 33 und den Gateknoten 23 des MOSFET 2 geschaltet sind. Eine erste Diode 53 ist parallel zu einem ersten Widerstand 511 des ersten Paars 511 , 512 geschaltet, so dass dieser Widerstand 511 überbrückt wird, wenn der Spannungspegel der Ansteuerspannung VDRV vom Aus-Pegel auf den Ein-Pegel gewechselt hat, so dass die Gate-Source-Kapazität 14 des IGBT 1 geladen wird. Die Zeitkonstante τ1,ON, die mit dem Einschalten des IGBT 1 zusammen hängt, ist im Wesentlichen gegeben durch τ 1, ON = R 51 _ 2 ⋅ C 14 ,
    Figure DE102019102371A1_0001
    wobei R51_2 ein Widerstandswert des Widerstands 512 ist. Entsprechend ist die Zeitkonstante τ1,OFF, die mit dem Ausschalten des IGBT 1 zusammen hängt, im Wesentlichen gegeben durch τ 1, OFF = ( R 51 _ 2 + R 51 _ 1 ) ⋅ C 14 ,
    Figure DE102019102371A1_0002
    wobei R51_1 ein Widerstandswert des Widerstands 511 ist.
  • Bezug nehmend auf 10 ist eine zweite Diode 54 parallel zu einem ersten Widerstand 521 des zweiten Paars 521 , 522 geschaltet. Eine Polarität dieser zweiten Diode 54 ist derart, dass sie den ersten Widerstand 521 überbrückt, wenn der MOSFET 2 ausschaltet. Auf diese Weise ist die mit dem Einschalten des MOSFET 2 zusammenhängende Zeitkonstante τ2,ON gegeben durch τ 2, ON = ( R 51 _ 2 + R 52 _ 1 ) ⋅ C 24 ,
    Figure DE102019102371A1_0003
    und ist die Zeitkonstante τ2,OFF, die mit dem Ausschalten des MOSFET 2 zusammenhängt, gegeben durch τ 2, OFF = R 52 _ 2 ⋅ C 24 ,
    Figure DE102019102371A1_0004
    wobei R52_1, R52_2 Widerstandswerte des Widerstands 511 beziehungsweise 512 sind. Durch geeignetes Auswählen der Widerstände 511 , 512 , 521 , 522 der Ansteuerschaltung können die Zeitkonstanten so eingestellt werden, dass der IGBT 1 einschaltet bevor der MOSFET 2 einschaltet und ausschaltet bevor der MOSFET 2 ausschaltet, das heißt, derart, dass τ1,ON < τ2,ON und τ2,OFF < τ1,OFF.

Claims (20)

  1. Verfahren, das aufweist: Betreiben einer Transistoranordnung (3) in wenigstens einem Ansteuerzyklus, wobei die Transistoranordnung einen IGBT (1) auf Siliziumbasis und einen MOSFET (2) auf Basis eines Halbleitermaterials mit weitem Bandabstand aufweist, die jeweils eine Laststrecke (11-12, 21-22) haben und deren Laststrecken (11-12, 21, 22) parallel geschaltet sind, und wobei das Betreiben der Transistoranordnung in dem wenigstens einen Ansteuerzyklus das Einschalten des IGBT (1) vor dem Einschalten des MOSFET (2) und das Ausschalten des MOSFET (2) vor dem Ausschalten des IGBT (1) aufweist.
  2. Verfahren nach Anspruch 1, bei dem das Halbleitermaterial mit weitem Bandabstand eines von Siliziumkarbid (SiC) und Galliumnitrid (GaN) ist.
  3. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem der IGBT (1) und der MOSFET (2) so aneinander angepasst sind, dass in einem Ein-Zustand sowohl des IGBT (1), als auch des MOSFET (2) eine Stromdichte im IGBT (1) geringer als 50% einer Stromdichte im MOSET (2) ist, wenn der IGBT (1) und der MOSFET (2) in einem Betriebszustand sind, in dem eine Temperatur 125°C beträgt und jeweils eine Laststreckenspannung des IGBT (1) und des MOSFET (2) gegeben ist durch Von = 1,2 V + 0,0004 • 4VBR_MIN, wobei VBR_MIN ein Minimum von Sperrspannungsfestigkeiten des IGBT 1 und des MOSFET 2 ist.
  4. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem der IGBT (1) mehrere Transistorzellen (40) aufweist, die jeweils eine planare Gateelektrode (45) aufweisen.
  5. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem der IGBT (1) ein Draingebiet (44) aufweist und bei dem eine effektive Dotierstoffdosis des Draingebiets (44) geringer als 5E12 cm-2 oder geringer als 1E12 cm-2 ist.
  6. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem der IGBT (1) ein Driftgebiet (41) aufweist und bei dem eine Länge des Driftgebiets (41) größer ist als 1/10 • VBR µm oder größer ist als 4/30 • VBR µm, wobei VBR die Sperrspannungsfestigkeit des IGBT (1) ist.
  7. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem eine Zeitdifferenz zwischen dem Einschalten des IGBT (1) und dem Einschalten des MOSFET (2) und/oder dem Ausschalten des MOSFET (2) und dem Ausschalten des IGBT (1) zwischen 100 Nanosekunden und 15 Mikrosekunden ist.
  8. Verfahren nach Anspruch 7, bei dem die Zeitdifferenz zwischen 100 Nanosekunden und 3 Mikrosekunden ist.
  9. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem die Transistoranordnung (3) in Reihe zu einer Last (61) geschaltet ist und eine Reihenschaltung mit der Transistoranordnung (3) und der Last (61) eine Versorgungsspannung (VSUP) erhält und bei dem das Ausschalten des MOSFET (2) vor dem Ausschalten des IGBT (1) das Auswählen eines Zeitablaufs des Ausschaltens des MOSFET (2) und des Ausschaltens des IGBT (1) derart umfasst, so dass zu einem Zeitpunkt (tOFF2) des Ausschaltens des MOSFET (2) eine Laststreckenspannung (V2) des MOSFET (2) geringer ist als 20% der Versorgungsspannung (VSUP).
  10. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem die Transistoranordnung (3) in Reihe zu einer Last (61) geschaltet ist und eine Reihenschaltung mit der Transistoranordnung (3) und der Last (61) eine Versorgungsspannung (VSUP) erhält und bei dem das Einschalten des IGBT (1) vor dem Einschalten des MOSFET (2) das Auswählen eines Zeitablaufs des Einschaltens des IGBT (1) des Einschaltens des MOSFET (2) derart aufweist, dass zu einem Zeitpunkt (tON2) des Einschaltens des MOSFET (2) eine Laststreckenspannung (V2) des MOSFET (2) geringer als 20% der Versorgungsspannung (VSUP) ist.
  11. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem eine Schwellenspannung (Vth1) des IGBT (1) geringer als eine Schwellenspannung (Vth2) des MOSFET (2) ist.
  12. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem das Betreiben der Transistoranordnung das Betreiben des IGBT (1) und des MOSFET (2) durch eine Ansteuerschaltung (5) basierend auf einem gemeinsamen Ansteuersignal (VDRV) aufweist.
  13. Verfahren nach Anspruch 12, bei dem die Ansteuerschaltung (5) derart realisiert ist, dass eine Zeitkonstante (τ1,ON) eines mit dem Einschalten des IGBT (1) zusammenhängenden RC-Elements geringer als eine Zeitkonstante (τ2,ON) eines mit dem Einschalten des MOSFET (2) zusammenhängenden RC-Elements ist und eine Zeitkonstante (τ1,OFF) eines mit dem Ausschalten des IGBT (1) zusammenhängenden RC-Elements größer als eine Zeitkonstante (τ2,OFF) eines mit dem Ausschalten des MOSFET (2) zusammenhängenden RC-Elements ist.
  14. Verfahren nach Anspruch 13, bei dem die Ansteuerschaltung (5) aufweist: Ein erstes Paar von Widerständen (511, 512), die in Reihe zwischen einen Eingang (33) der Transistoranordnung (3) und einen Steuerknoten des IGBT (1) geschaltet sind, und eine erste Diode (53), die parallel zu einem der Widerstände des ersten Paars von Widerständen (511, 512) geschaltet ist; und ein zweites Paar von Widerständen (521, 522), das in Reihe zwischen den Eingang (33) der Transistoranordnung (3) und einen Steuerknoten des MOSFET (2) geschaltet ist, und eine zweite Diode (54), die parallel zu einem der Widerstände des zweiten Paars von Widerständen (521, 522) geschaltet ist.
  15. Verfahren nach einem beliebigen der vorangehenden Ansprüche, bei dem der IGBT (1) in einem ersten Halbleiterkörper (100) integriert ist und der MOSFET (2) in einem zweiten Halbleiterkörper (200) integriert ist und bei dem eine Größe (A1) des ersten Halbleiterkörpers (100) wenigstens das 2-fache einer Größe des zweiten Halbleiterkörpers (200) beträgt.
  16. Schaltungsanordnung, die aufweist: eine Transistoranordnung mit einem IGBT (1) auf Siliziumbasis und einem MOSFET (2) auf Basis eines Halbleitermaterials mit weitem Bandabstand, die jeweils eine Laststrecke (11-12, 21-22) haben und deren Laststrecken (11-12, 21-22) parallel geschaltet sind; und eine Ansteuerschaltung (5), wobei die Ansteuerschaltung (5) dazu ausgebildet ist, in wenigstens einem Ansteuerzyklus den IGBT (1) vor dem MOSFET (2) einzuschalten und den MOSFET (2) vor dem IGBT (1) auszuschalten.
  17. Ansteuerschaltung nach Anspruch 16, bei der der IGBT (1) und der MOSFET (2) so aufeinander abgestimmt sind, dass in einem Ein-Zustand sowohl des IGBT (1), als auch des MOSFET (2) eine Stromdichte im IGBT (1) geringer als 50% einer Stromdichte im MOSFET (2) ist, wenn der IGBT (1) und der MOSFET (2) sich in einem Betriebszustand befinden, bei dem eine Temperatur 125°C beträgt und eine Laststreckenspannung sowohl des IGBT (1), als auch des MOSFET (2) gegeben ist durch Von = 1,2 V + 0,0004 • VBR_MIN, wobei VBR_MIN ein Minimum von Sperrspannungsfestigkeiten des IGBT (1) und des MOSFET (2) ist.
  18. Schaltungsanordnung nach Anspruch 16 oder 17, bei der der IGBT (1) mehrere Transistorzellen aufweist, die jeweils eine planare Gateelektrode (45) aufweisen.
  19. Schaltungsanordnung nach einem beliebigen der Ansprüche 16 bis 18, bei der der IGBT (1) ein Draingebiet (44) aufweist und bei der eine effektive Dotierstoffdosis des Draingebiets (44) geringer als 5E12 cm-2 oder geringer als 1E12 cm-2 ist.
  20. Schaltungsanordnung nach einem beliebigen der Ansprüche 16 bis 19, die weiterhin aufweist: eine Last (61), die in Reihe zu der Transistoranordnung geschaltet ist, wobei eine Reihenschaltung mit der Transistoranordnung (3) und der Last (61) dazu ausgebildet ist, eine Versorgungsspannung (VSUP) zu erhalten, wobei die Ansteuerschaltung (5) dazu ausgebildet ist, den MOSFET (2) vor dem IGBT (1) derart auszuschalten, dass zu einem Zeitpunkt (tOFF2) des Ausschaltens des MOSFET (2) eine Laststreckenspannung (V2) des MOSFET (2) geringer als 20% der Versorgungsspannung (VSUP) ist.
DE102019102371.8A 2019-01-30 2019-01-30 Transistoranordnung und verfahren zum betreiben einer transistoranordnung Active DE102019102371B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102019102371.8A DE102019102371B4 (de) 2019-01-30 2019-01-30 Transistoranordnung und verfahren zum betreiben einer transistoranordnung
CN202010076406.3A CN111508953A (zh) 2019-01-30 2020-01-23 晶体管装置以及用于操作晶体管装置的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019102371.8A DE102019102371B4 (de) 2019-01-30 2019-01-30 Transistoranordnung und verfahren zum betreiben einer transistoranordnung

Publications (2)

Publication Number Publication Date
DE102019102371A1 true DE102019102371A1 (de) 2020-07-30
DE102019102371B4 DE102019102371B4 (de) 2023-07-06

Family

ID=71524179

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019102371.8A Active DE102019102371B4 (de) 2019-01-30 2019-01-30 Transistoranordnung und verfahren zum betreiben einer transistoranordnung

Country Status (2)

Country Link
CN (1) CN111508953A (de)
DE (1) DE102019102371B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021203853A1 (de) 2021-04-19 2022-10-20 Zf Friedrichshafen Ag Schaltungsanordnung für parallel geschaltete Leistungshalbleiter, sowie Elektronikmodul
DE102022208138A1 (de) 2022-08-04 2024-02-15 Zf Friedrichshafen Ag Verfahren zur Ansteuerung einer Schaltungsanordnung für Leistungshalbleiter eines Inverters, sowie Schaltungsanordnung
DE102022210138B3 (de) 2022-09-26 2024-03-21 Zf Friedrichshafen Ag Schaltungsanordnung für Leistungshalbleiter, Verfahren zur Ansteuerung, Leistungselektronikeinrichtung, Elektronikmodul, Elektroantrieb und Fahrzeug
DE102022211207A1 (de) 2022-10-21 2024-05-02 Zf Friedrichshafen Ag Leistungselektronikmodul und Verfahren zur Ansteuerung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289691A1 (en) * 2008-05-21 2009-11-26 Honeywell International Inc. Method of switching and switching device for solid state power controller applications
US20130062626A1 (en) * 2011-09-08 2013-03-14 Kabushiki Kaisha Toshiba Power semiconductor module
US20140055173A1 (en) * 2012-08-21 2014-02-27 Mitsubishi Electric Corporation Power module
US20140184303A1 (en) * 2012-12-28 2014-07-03 Mitsubishi Electric Corporation Power semiconductor device
DE102017108305A1 (de) * 2016-04-19 2017-10-19 Denso Corporation Leistungsumwandlungsgerät
WO2018034137A1 (ja) * 2016-08-17 2018-02-22 株式会社デンソー トランジスタ駆動回路及びモータ駆動制御装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8866253B2 (en) * 2012-01-31 2014-10-21 Infineon Technologies Dresden Gmbh Semiconductor arrangement with active drift zone
JP6557925B2 (ja) * 2015-11-30 2019-08-14 良孝 菅原 半導体素子
JP6583119B2 (ja) * 2016-04-19 2019-10-02 株式会社デンソー 電力変換装置
CN105932055B (zh) * 2016-06-13 2018-08-31 电子科技大学 一种平面栅igbt及其制作方法
US10033297B2 (en) * 2016-12-14 2018-07-24 Infineon Technologies Ag Rectifier device
CN108111004B (zh) * 2017-12-29 2019-10-29 电子科技大学 一种实现Si IGBT软开关特性的混合型器件

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090289691A1 (en) * 2008-05-21 2009-11-26 Honeywell International Inc. Method of switching and switching device for solid state power controller applications
US20130062626A1 (en) * 2011-09-08 2013-03-14 Kabushiki Kaisha Toshiba Power semiconductor module
US20140055173A1 (en) * 2012-08-21 2014-02-27 Mitsubishi Electric Corporation Power module
US20140184303A1 (en) * 2012-12-28 2014-07-03 Mitsubishi Electric Corporation Power semiconductor device
DE102017108305A1 (de) * 2016-04-19 2017-10-19 Denso Corporation Leistungsumwandlungsgerät
WO2018034137A1 (ja) * 2016-08-17 2018-02-22 株式会社デンソー トランジスタ駆動回路及びモータ駆動制御装置
DE112017004119T5 (de) * 2016-08-17 2019-05-09 Denso Corporation Transistoransteuerungsschaltung und Motoransteuerungssteuerungsvorrichtung

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021203853A1 (de) 2021-04-19 2022-10-20 Zf Friedrichshafen Ag Schaltungsanordnung für parallel geschaltete Leistungshalbleiter, sowie Elektronikmodul
DE102022208138A1 (de) 2022-08-04 2024-02-15 Zf Friedrichshafen Ag Verfahren zur Ansteuerung einer Schaltungsanordnung für Leistungshalbleiter eines Inverters, sowie Schaltungsanordnung
DE102022210138B3 (de) 2022-09-26 2024-03-21 Zf Friedrichshafen Ag Schaltungsanordnung für Leistungshalbleiter, Verfahren zur Ansteuerung, Leistungselektronikeinrichtung, Elektronikmodul, Elektroantrieb und Fahrzeug
DE102022211207A1 (de) 2022-10-21 2024-05-02 Zf Friedrichshafen Ag Leistungselektronikmodul und Verfahren zur Ansteuerung

Also Published As

Publication number Publication date
DE102019102371B4 (de) 2023-07-06
CN111508953A (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
DE102008063208B4 (de) Halbleiterbauelement, Verfahren zum Betrieb eines Halbleiterbauelements und Verfahren zur Herstellung eines Halbleiterbauelements
DE102007018631B4 (de) Halbleiterbauelement mit Kompensationszonen und Entladestrukturen für die Kompensationszonen
DE102019102371B4 (de) Transistoranordnung und verfahren zum betreiben einer transistoranordnung
DE102013022360B3 (de) Halbbrückenschaltung
DE102012209188B4 (de) Schaltungsanordnung mit einem einstellbaren Transistorbauelement
DE102008044408B4 (de) Halbleiterbauelementanordnung mit niedrigem Einschaltwiderstand
DE102014111360B4 (de) Halbleiterbauelement und elektronische schaltung zum schalten von hohen spannungen
DE102013213447B4 (de) Integrierte Schaltung mit wenigstens zwei Schaltern
DE102014103561B4 (de) Einstellbares transistorbauelement und elektronische schaltung mit einem einstellbaren transistorbauelement
DE102011081589B4 (de) Depletion-transistor und integrierte schaltung mit depletion-transistor
DE102008056574B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE112017000297T5 (de) Halbleiterbauteil und Herstellungsverfahren eines Halbleiterbauteils
DE102011051597B4 (de) Hochspannungsbipolartransistor mit grabenfeldplatte, verfahren zum herstellen einer bipolarstruktur, integrierte transistorstruktur und integrierte schaltung
DE102009022032B4 (de) Halbleiterbauelement mit Schaltelektrode und Gateelektrode und Verfahren zum Schalten eines Halbleiterbauelements
DE102012209192A1 (de) Transistor mit steuerbaren Kompensationsgebieten
DE102013218959A1 (de) Transistorbauelement mit Feldelektrode
DE102008050495A1 (de) Halbleitervorrichtung
DE102015116611B4 (de) Transistorbauelement
DE102017129955B4 (de) Halbleitervorrichtung mit einem barrierengebiet sowie elektrische vorrichtung
DE102007055290B4 (de) Halbleitervorrichtung
DE102016115805B4 (de) Transistorbauelement mit hoher lawinen-festigkeit
EP0017980B1 (de) Thyristor mit Steuerung durch Feldeffekttransistor
DE102008028452A1 (de) Leistungstransistor für hohe Spannungen in SOI-Technologie
DE102016110645A1 (de) Halbleitervorrichtung mit einem eine erste feldplatte und eine zweite feldplatte aufweisenden transistor
DE102015120747A1 (de) Transistorbauelement mit erhöhter gate-drain-kapazität

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative