-
Stand der Technik
-
Die Erfindung betrifft eine Schaltung für ein Bussystem sowie ein Verfahren zum Betreiben einer Schaltung für ein Bussystem.
-
Es ist bekannt, dass lang andauernde Schwingungen einer Busspannung eines Bussystems durch nicht fachgerechte Terminierung oder eine nicht fachgerechte Topologie des Bussystems wesentliche Faktoren sind, welche zu einer fehlerträchtigen Datenübertragung führen können. Insbesondere eine Verkürzung der Bitzeit aufgrund erhöhter Übertragungsraten ist hierbei problematisch.
-
Um Schwingungen der Spannung zu kompensieren ist aus der
DE 10 2015 222 334 A1 bekannt, dass Busschwingungen beim Datenempfang selektiv ausgeblendet werden. Es ist ein Maskierungselement zur Maskierung von Schwingungen des Bussignals für eine vorbestimmte Maskierungszeit vorgesehen, wenn ein Überwachungsergebnis ergibt, dass Schwingungen eine Differenz des Bussignals nach einem Übergang des Bussignals von einem dominanten zu einem rezessiven Zustand mindestens einen vorbestimmten Schwellwert überschreiten.
-
Offenbarung der Erfindung
-
Die Probleme des Standes der Technik werden durch eine Schaltung nach dem Anspruch 1 und ein Verfahren nach einem nebengeordneten Anspruch gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen sowie in der nachfolgenden Beschreibung von Ausführungsbeispielen angegeben.
-
Gemäß einem ersten Aspekt dieser Beschreibung wird eine Schaltung für ein Bussystem bereitgestellt. Die Schaltung umfasst eine Ermittlungsschaltung, welche konfiguriert ist, um einen ersten Zustand zu ermitteln, in welchem eine absolute Differenz einer Spannung zwischen zwei bus-seitigen Anschlüssen oberhalb eines Schwellwerts liegt, um einen zweiten Zustand zu ermitteln, in welchem die absolute Differenz der Spannung zwischen den zwei bus-seitigen Anschlüssen unterhalb des Schwellwerts liegt, um eine Bitgrenze in Abhängigkeit von einer Anzahl von Zustandsübergängen zwischen dem ersten und zweiten Zustand zu ermitteln, und um zumindest ein Zeitfenster, dessen Anfang sich vor der Bitgrenze befindet, und dessen Ende sich nach der Bitgrenze befindet, zu ermitteln. Des Weiteren umfasst die Schaltung eine Unterdrückungsschaltung, welche konfiguriert ist, um dann aktiviert zu werden, wenn ein Zustandsübergang von dem ersten Zustand in den zweiten Zustand innerhalb des ermittelten Zeitfensters auftritt.
-
Folglich wird das Aktivieren der Unterdrückungsschaltung auf das zumindest eine ermittelte Zeitfenster beschränkt und es ergibt sich der Vorteil, dass außerhalb des Zeitfensters eine Fehlauslösung der Unterdrückungsschaltung verhindert wird. Durch die Ermittlung des die Bitgrenze umfassenden Zeitfensters wird der Zeitbereich ausgewählt, innerhalb dessen eine höhere Auftrittswahrscheinlichkeit des Zustandsübergangs vorliegt als außerhalb. Insbesondere werden kurzzeitige Signalstörungen, welche fehlerhaft als Zustandsübergang gewertet werden könnten, außerhalb des zumindest einen ermittelten Zeitfensters ausgeblendet. Die Robustheit der Kommunikation wird folglich erhöht.
-
Insbesondere ist die Schaltung mit einem CAN-Bussystem vorteilhaft, da der Zustandsübergang des Differenzsignals von dominant zu rezessiv - berücksichtigt man die Signallaufzeiten und Verzögerungen im Bussystem - nur um die Bitgrenze herum und ausgehend von dem dominanten Zustand des Differenzsignals erwartet wird. Außerhalb des Zeitfensters wird vorteilhaft das Zuschalten der Unterdrückungsschaltung beispielsweise in Form eines Zuschaltens eines Widerstands bzw. eines aktiven Treibens des Bussignals ausgeschlossen, um keine unnötige Reduktion oder Erhöhung des Gesamtwiderstands im CAN-Bussystem zu bewirken.
-
Eine vorteilhafte Ausführungsform ist dadurch gekennzeichnet, dass die Ermittlungsschaltung konfiguriert ist, um das Aktivieren der Unterdrückungsschaltung außerhalb des zumindest einen Zeitfensters zu blockieren. Durch die aktive Blockierung der Zuschaltung der Unterdrückungsschaltung werden Fehlauslösungen reduziert.
-
Eine vorteilhafte Ausführungsform ist dadurch gekennzeichnet, dass die Ermittlungsschaltung konfiguriert ist, um die Unterdrückungsschaltung zwischen den zwei bus-seitigen Anschlüssen spätestens dann zu deaktivieren, wenn das zumindest eine Zeitfenster endet. Damit wird vorteilhaft sichergestellt, dass die Unterdrückungsschaltung außerhalb des ermittelten Zeitfensters nicht aktiv zwischen die beiden bus-seitigen Anschlüsse geschaltet ist - wenn also kein Zustandsübergang erwartet wird.
-
Eine vorteilhafte Ausführungsform ist dadurch gekennzeichnet, dass die Ermittlungsschaltung konfiguriert ist, um das zumindest eine Zeitfensters so um die Bitgrenze zu positionieren, dass diese maximal 20 % einer Bitzeit, insbesondere maximal 10 % der Bitzeit, vor der Bitgrenze beginnt und maximal 50 % der Bitzeit, insbesondere maximal 25 % der Bitzeit, nach der Bitgrenze endet. Die Unsymmetrie um die Bitgrenze trägt dem Umstand Rechnung, dass nach der ermittelten Bitgrenze die Auftrittswahrscheinlichkeit des Zustandsübergangs größer ist als vor der Bitgrenze.
-
Eine vorteilhafte Ausführungsform ist dadurch gekennzeichnet, dass die Ermittlungsschaltung konfiguriert ist, um eine Aktivierungszeitdauer der Unterdrückungsschaltung auf unter 50 % der Bitzeit, insbesondere auf unter 30 % der Bitzeit zu beschränken. Vorteilhaft wird damit ein größerer Anteil der Bitzeit zur Aktivierung der Unterdrückungsschaltung gesperrt, womit sich die Wahrscheinlichkeit einer Fehlauslösung weiter reduziert.
-
Eine vorteilhafte Ausführungsform ist dadurch gekennzeichnet, dass die Ermittlungsschaltung konfiguriert ist, um eine steigende Flanke eines Sendeeingangssignals zu ermitteln, und wobei die Unterdrückungsschaltung in Abhängigkeit von der Ermittlung der steigenden Flanke des Sendeeingangssignals zuschaltbar ist. Vorteilhaft wird durch die Berücksichtigung des Sendesignals bereits beim Senden eine mögliche Überschwingung gedämpft, da zeitnah die Unterdrückungsschaltung zugeschaltet wird.
-
Eine vorteilhafte Ausführungsform ist dadurch gekennzeichnet, dass die Ermittlungsschaltung konfiguriert ist, um einen Sendezustand in Abhängigkeit von dem Sendeeingangssignal zu ermitteln, und um während des ermittelten Sendezustands die Unterdrückungsschaltung nicht in Abhängigkeit von dem Empfangsausgangssignal zuzuschalten. Vorteilhaft wird die Unterdrückungsschaltung nur dann zugeschaltet, wenn die steigende Flanke des Sendesignals ermittelt wird. Ein zweifaches Auslösen durch einen nachfolgend erkannten Zustandsübergang des Empfangssignals wird somit sicher verhindert.
-
In einer vorteilhaften Ausführungsform der Schaltung ist die Ermittlungsschaltung konfiguriert, um einen Zeitversatz zwischen einem Versand des Sendeeingangssignals und einem Empfang des zu dem Sendeeingangssignal korrespondierenden Empfangsausgangssignals in Form der absoluten Differenz der Spannung zwischen den zwei bus-seitigen Anschlüssen zu messen, und um das ermittelte Zeitfenster in Abhängigkeit von dem ermittelten Zeitversatz zu verschieben. Vorteilhaft wird mit dem Zeitversatz eine Signallaufzeit eines Signals durch die Schaltung und das Bussystem ermittelt. Der Zeitversatz wird dazu verwendet, um das ermittelte Zeitfenster so zu verschieben, dass eine hohe Auftrittswahrscheinlichkeit eines Flankenwechsels innerhalb des Zeitfensters gegeben ist. Vorteilhaft wird das Zeitfenster und damit die Erkennung des Zustandsübergangs dynamisch an die jeweilig vorliegende Konfiguration des Bussystems adaptiert.
-
Eine vorteilhafte Ausführungsform ist dadurch gekennzeichnet, dass die Ermittlungsschaltung konfiguriert ist, um eine Datenphase in Abhängigkeit von einem Verlauf der absoluten Differenz der Spannung zwischen den zwei bus-seitigen Anschlüssen zu ermitteln, und um das Zeitfenster nur innerhalb der Datenphase zu ermitteln. Vorteilhaft wird hierdurch eine Beeinflussung der Arbitierungsphase durch die hinzugeschaltete Unterdrückungsschaltung ausgeschlossen. Dies ist insbesondere deshalb vorteilhaft, wenn die Datenphase eine höhere Datenrate aufweist als die Arbitrierungsphase. Gerade bei höheren Datenraten ist die Dämpfung durch kurzzeitiges Zuschalten der Unterdrückungsschaltung vorteilhaft.
-
Eine vorteilhafte Ausführungsform ist dadurch gekennzeichnet, dass die Ermittlungsschaltung konfiguriert ist, um eine Arbitrierungsphase und die Datenphase in Abhängigkeit von dem Verlauf der absoluten Differenz der Spannung zwischen den zwei bus-seitigen Anschlüssen zu ermitteln, und um das Zeitfenster während der Arbitrierungsphase größer zu ermitteln als in der Datenphase. Damit wird das Zeitfenster und damit die Zuschaltung der Unterdrückungsschaltung an die potenziell unterschiedlichen Bitraten in der Arbitrierungsphase und der Datenphase angepasst.
-
Ein weiterer Aspekt der Beschreibung betrifft einen Transceiver für eine Teilnehmerstation eines Bussystems, wobei der Transceiver die Schaltung nach dem ersten Aspekt umfasst.
-
Ein weiterer Aspekt der Beschreibung betrifft ein Verfahren zum Betreiben einer Schaltung für ein Bussystem, wobei das Verfahren umfasst: Ermitteln eines ersten Zustands, in welchem eine absolute Differenz einer Spannung zwischen zwei bus-seitigen Anschlüssen oberhalb eines Schwellwerts liegt; Ermitteln eines zweiten Zustands, in welchem die absolute Differenz der Spannung zwischen den zwei bus-seitigen Anschlüssen unterhalb eines Schwellwerts liegt; Ermitteln einer Bitgrenze in Abhängigkeit von einer Anzahl von Zustandsübergängen zwischen dem ersten und zweiten Zustand; Ermitteln eines Zeitfensters, dessen Anfang sich vor der Bitgrenze befindet, und dessen Ende sich nach der Bitgrenze befindet; und Aktivieren einer Unterdrückungsschaltung zwischen den zwei bus-seitigen Anschlüssen, wenn ein Zustandsübergang von dem ersten Zustand in den zweiten Zustand innerhalb des ermittelten Zeitfensters auftritt.
-
In den Figuren zeigen:
- 1 und 2 eine Schaltung in schematischer Form;
- 3 ein schematisches Blockdiagramm;
- 4 ein schematisches Signal-Zeit-Diagramm; und
- 5 ein beispielhaftes Bussystem in schematischer Form.
-
1 zeigt eine Schaltung 100 für ein Bussystem. Die Schaltung 100 umfasst eine Ermittlungsschaltung 102 und eine Unterdrückungsschaltung 104, welche parallel zueinander zwischen zwei bus-seitigen Anschlüssen 106 und 108 angeordnet sind. Über den Anschluss 106 wird die Schaltung 100 an eine erste Busleitung CAN_H angeschlossen. Über den Anschluss 108 wird die Schaltung 100 an eine zweite Busleitung CAN_L angeschlossen. Die Ermittlungsschaltung 102 ermittelt in Abhängigkeit von einer Spannung V_DIFF, welche zwischen den beiden Anschlüssen 106 und 108 abfällt, zumindest zwei Zustände. Beispielsweise ist ein erster Zustand erreicht, wenn sich ein absoluter Wert der Spannung V_DIFF oberhalb eines Schwellwerts befindet. Ein zweiter Zustand ist erreicht, wenn sich der absolute Wert der Spannung V_DIFF unterhalb des vorgenannten oder eines anderen Schwellwerts befindet. Sollte es sich bei dem Bussystem um einen CAN-Bus (CAN: Controller Area Network) handeln, so wird der erste Zustand als dominant und der zweite Zustand als rezessiv bezeichnet. In Abhängigkeit von Zustandsübergängen zwischen den beiden vorgenannten Zuständen wird eine Bitgrenze, d. h. ein Zeitpunkt eines möglichen oder tatsächlichen Übergangs zwischen den beiden Zuständen, ermittelt. In Abhängigkeit von der ermittelten Bitgrenze wird ein Zeitfenster ermittelt, wobei das Zeitfenster jeweils nur eine der Bitgrenzen umfasst. Solange das vorgenannte Zeitfenster aktiv ist, darf die Unterdrückungsschaltung 104 mittels eines Signals RSC_on aktiviert werden.
-
Die Ermittlungsschaltung 102 ist beispielsweise als ASIC, FPGA oder als diskrete Schaltung ausgebildet. Des Weiteren umfasst die Ermittlungsschaltung 102 beispielsweise einen Prozessor, der mit Software ausgestattet ist, um die jeweiligen durch Software definierten Funktionen auszuführen. Selbstverständlich sind auch Mischformen umfassend eine physische Schaltung und den Prozessor, auf welchem die Software ausgeführt wird, denkbar. Die Software ist auf einem entsprechenden Speicherelement abgelegt. Die Schaltung 100 ist beispielsweise Teil eines Transceivers für eine Teilnehmerstation eines Bussystems. In einer anderen Ausführungsform ist die Schaltung 100 zusätzlich zu einem vorhandenen Transceiver ausgeführt.
-
Die Unterdrückungsschaltung 104 ist zum Abbau der Differenzspannung V_DIFF beim Übergang von dominant zu rezessiv vorgesehen. In schematischer Form dargestellt umfasst die Unterdrückungsschaltung 104 beispielsweise einen Schalter 110 und einen in Serie hierzu angeordneten Widerstand 112. Dieser Widerstand 112 wird beispielsweise mit unterschiedlichen Widerstandswerten bzw. Impedanzwerten betrieben. Selbstverständlich kann die Unterdrückungsschaltung 104 auch anders ausgeführt sein und beispielsweise einen MOS-FET, eine Diode oder andere Bauteile mit linearem oder nichtlinearem Verhalten umfassen, um die Differenzspannung beim Übergang von dominant zu rezessiv abzubauen. In einem weiteren, nicht gezeigten Beispiel umfasst die Unterdrückungsschaltung ein Schaltungselement, welches zum aktiven Treiben des Bussignals zwischen den beiden bus-seitigen Anschlüssen 106, 108 ausgebildet ist. Der Widerstand 112 wird nur dann zwischen die beiden bus-seitigen Anschlüsse 106, 108 geschaltet, wenn ein Zustandsübergang von dem ersten Zustand (beispielsweise dominant) zu dem zweiten Zustand (beispielsweise rezessiv) innerhalb des ermittelten Zeitfensters auftritt. Folglich wird der Widerstand 112 nicht außerhalb des zumindest einen ermittelten Zeitfensters aktiviert. Es erfolgt also eine Blockierung der Zuschaltung des Widerstandes 112 zwischen die beiden Anschlüsse 106 und 108 außerhalb des zumindest einen Zeitfensters. Endet das zumindest eine Zeitfenster, so wird der Widerstand 112 in Abhängigkeit von dem Signal RSC_on oder in Abhängigkeit von einem Ablauf einer Zuschaltzeitdauer weggeschaltet.
-
2 zeigt die Schaltung 100 in schematischer Form. Eine Controller-Schaltung 202 erzeugt ein Sendeeingangssignal TxD und empfängt ein Empfangsausgangssignal RxD der Schaltung 100. Das Empfangsausgangssignal RxD wird von einer Vergleichereinheit 204 der Ermittlungsschaltung 102 in Abhängigkeit von der Spannung V_DIFF ermittelt. Die Schaltung 100 verwendet im gezeigten Beispiel die Vergleichereinheit 204 des eigentlichen Transceivers. In einem anderen, nicht gezeigten Beispiel umfasst die Schaltung 100 eine eigenständige Vergleichereinheit, die beispielsweise besonders schnell arbeitet oder andere Schwellwerte verwendet. Eine Protokolleinheit 206 interpretiert das Empfangsausgangssignal RxD dahingehend, als dass die Bitgrenze ermittelt wird. Die Bitgrenze ist ein in regelmäßigen Abständen wiederkehrender Zeitpunkt, gekennzeichnet durch Frequenz und Phase, wobei die Bitgrenze bei CAN beispielsweise mittels eines vereinfachten CAN-Protokoll-Controllers in Abhängigkeit von dem Empfangsausgangssignal RxD ermittelt wird. Die Protokolleinheit 206 bestimmt in Abhängigkeit von der Bitgrenze das zumindest eine Zeitfenster, welches die Bitgrenze umfasst. Insbesondere wird für jede Bitgrenze ein jeweiliges Zeitfenster RSC_ena ermittelt, soweit der Beginn des Zeitfensters RSC_ena mit dem Vorliegen des ersten Zustandes (dominant) zusammenfällt.
-
Eine Ermittlungseinheit 208 ermittelt in Abhängigkeit von dem Empfangsausgangssignal RxD, ob eine Zustandsänderung der Spannung V_DIFF von dem ersten Zustand in den zweiten Zustand vorliegt. Ist dies der Fall und liegt das Zeitfenster RSC_ena vor, wird der Widerstand der Unterdrückungsschaltung 104 mittels des erzeugten Signals RSC_on zwischen die beiden Anschlüsse 106 und 108 geschaltet. Das bedeutet, dass, solange das Zeitfenster RSC_ena aktiv ist, eine Freigabe zur Zuschaltung des Widerstands der Unterdrückungsschaltung 104 vorliegt. Erlischt die Freigabe, d. h. endet das Zeitfenster RSC_ena, so wird der Widerstand entweder nach dem Ablauf der Zuschaltzeitdauer oder mit dem Ende der des Zeitfensters RSC_ena weggeschaltet.
-
Die Protokolleinheit 206 positioniert das Zeitfenster RSC_ena beispielsweise symmetrisch um die Bitgrenze. Die Protokolleinheit 206 positioniert das Zeitfenster RSC_ena bevorzugt jedoch unsymmetrisch zur Bitgrenze, wobei das Zeitfenster beispielsweise maximal 20 %, insbesondere maximal 10 % einer Bitzeit, das bedeutet einer Zeitdauer zwischen zwei benachbarten Bitgrenzen, vor der jeweiligen Bitgrenze beginnt. Die unsymmetrische Positionierung des Zeitfensters umfasst, dass das Zeitfenster RSC_ena maximal 50 % der Bitzeit, insbesondere maximal 30 % der Bitzeit und insbesondere maximal 10 % der Bitzeit nach der zugehörigen Bitgrenze endet. Insbesondere umfasst das Zeitfenster RSC_ena maximal eine Bitgrenze. Die Dauer der Aktivierung des Widerstandes ist auf 50 % der Bitzeit, insbesondere auf 30 % der Bitzeit begrenzt, umfasst jedoch wenigstens 10 % der Bitzeit. Beispielsweise wird das Zeitfenster RSC_ena 20 % der Bitzeit vor der Bitgrenze aktiviert und 50 % der Bitzeit nach der Bitgrenze deaktiviert oder 10 % der Bitzeit vor der Bitgrenze aktiviert und 30 % der Bitzeit nach der Bitgrenze deaktiviert.
-
Die Protokolleinheit 206 das Sendeeingangssignal TxD und ermittelt ein Vorliegen von Flankenwechseln des Sendeeingangssignals TxD. Liegen Flankenwechsel vor und passen diese zum Zustand auf dem Bus, welcher über das Empfangsausgangssignal RxD verfolgt wird, so wird ein Sendezustand modeTx der Schaltung 100 ermittelt, was bedeutet, dass die Controller-Schaltung 202 eine Nachricht sendet. Das Sendeeingangssignal TxD wird der Ermittlungseinheit 208 zugeführt, um bei Vorliegen des Sendezustandes modeTx und bei Vorliegen eines Zustandsübergangs der Sendeschaltung 212 von einem treibenden Betriebszustand in einem nicht-treibenden Betriebszustand, was beispielsweise bei CAN durch einen Flankenwechsel des Sendeeingangssignals TxD von Null nach Eins erkannt wird, den Widerstand der Unterdrückungsschaltung 104 zwischen den beiden Anschlüsse 106 und 108 mittels des Signals RSC_on zuschalten. Bei Vorliegen des Sendezustandes modeTx ignoriert die Ermittlungseinheit 208 eine Zustandsänderung des Empfangsausgangssignals RxD innerhalb des Zeitfensters RSC_ena. Eine Doppelauslösung des Widerstands im Sinne der Zuschaltung wird somit verhindert. Der Vorteil bei der kombinierten Auswertung des Empfangsausgangssignals RxD und des Sendeeingangssignals TxD liegt darin, dass stets schnell auf die Zustandswechsel auf dem Bus reagiert wird.
-
Eine Messschaltung 214 empfängt sowohl das Empfangsausgangssignal RxD als auch das Sendeeingangssignal TxD und ermittelt einen ersten Zeitversatz Tz und einen zweiten Zeitversatz To. Der erste Zeitversatz Tz entspricht einer Zeitdauer, um ein auf dem Bus vorliegenden Buszustand in Form der Spannung V_DIFF mithilfe der Vergleichereinheit 204 zu detektieren und an die Protokolleinheit 206 weiterzuleiten. Der zweite Zeitversatz To entspricht einer Zeitdauer, welche mit einer Änderung des von der Controller-Schaltung 202 bereitgestellten Sendeeingangssignals TxD beginnt und mit einem Zeitpunkt, zu dem das Bussignal 106, 108 auf die vorstehende Änderung reagiert, endet. Die Zeitversätze Tz, To werden beispielsweise so bestimmt, dass die Laufzeit eines Flankenwechsels im Sendeeingangssignals TxD bis zum Sichtbarwerden dieses Flankenwechsels im Empfangsausgangssignal RxD gemessen wird und daraus die Zeitversätze Tz, To abgeleitet werden, beispielsweise durch die Halbierung der Laufzeit.
-
Die Protokolleinheit 206 verkürzt - soweit die Bitzeit an den Bitgrenzen, welche der Protokolleinheit 206 vorliegen, beginnt und endet - das Zeitfenster RSC_ena in Abhängigkeit von dem ermittelten Zeitversatz Tz. Beispielsweise wird das ermittelte Zeitfenster RSC_ena am Ende um den Zeitversatz Tz verkürzt, damit verhindert wird, dass das Signal RSC_ena zu einem zu späten Zeitpunkt eingeschaltet wird. Somit hilft der Zeitversatz Tz der Protokolleinheit 206 damit umzugehen, dass sie den Zustand des Busses zeitversetzt sieht.
-
Alternativ, anstatt zu messen kann die Messeinheit die Zeitversätze Tz, To auch schätzen. Dazu hat die Messeinheit beispielsweise einen temperaturbedingten minimalen und maximalen Wert für die Zeitversätze Tz und To gespeichert und ermittelt in Abhängigkeit von einem Temperatursignal durch Interpolation die Werte für die Zeitversätze Tz und To. Hierzu werden die Eingangssignale TxD und RxD nicht benötigt.
-
Zusätzlich verarbeitet die Ermittlungseinheit 208 auch den Zeitversatz To, um abhängig von dessen Wert das Signal RSC_on zu verzögern für den Fall, dass das Signal mode_Tx gesetzt ist. Damit wird erreicht, dass die Unterdrückungsschaltung 104 erst dann aktiviert wird, wenn die Sendeschaltung 212 den Bus tatsächlich nicht mehr aktiv treibt. In anderen Worten berücksichtigt man damit die Laufzeitunterschiede der einzelnen Schaltungsteile, um ein verbessertes Ergebnis zu erreichen.
-
Die Protokolleinheit 206 interpretiert das Empfangsausgangssignal RxD in Abhängigkeit von dem verwendeten Protokoll und ermittelt das Vorliegen einer Datenphase in Abhängigkeit von der Spannung V_DIFF und gibt das Zeitfenster RSC_ena nur dann an die Ermittlungseinheit 208 weiter, wenn die Datenphase vorliegt. Weitergehend wird beispielsweise zwischen einer Arbitrierungsphase und der Datenphase unterschieden und das zumindest eine Zeitfenster wird für die Datenphase kleiner gewählt als das zumindest eine Zeitfenster für die Arbitrierungsphase.
-
3 zeigt ein schematisches Blockdiagramm 300 zum Betreiben der Ermittlungsschaltung 102. Gemäß einem Block 302 wird der erste Zustand Zd ermittelt. Gemäß einem Block 304 wird der zweite Zustand Zr ermittelt. Ein Block 306 ermittelt in Abhängigkeit von den zugeführten Zuständen Zd und Zr eine Anzahl von Zustandsübergängen und synchronisiert sich auf die Zustandsübergänge, sodass eine Bitgrenze tB ermittelt wird, welche beispielsweise in Form eines Taktgebersignals ausgegeben wird. Ein Block 308 ermittelt das Zeitfenster RSC_ena umfassend eine der ermittelten Bitgrenzen tB und gibt das Zeitfenster RSC_ena aus, wenn zu Beginn des ermittelten Zeitfensters der erste Zustand Zd vorliegt. Ein Block 310 ermittelt den Zustandsübergang d_r von dem ersten Zustand Zd in den zweiten Zustand Zr. Fällt der Zustandsübergang d_r in das Zeitfenster RSC_ena, so ermittelt ein Block 312 das Zuschalten des Widerstandes zwischen die beiden bus-seitigen Anschlüsse der Schaltung gemäß dem Signal RSC_on.
-
4 zeigt ein schematisches Signal-Zeit-Diagramm. Es ist ein Übergang der Spannung V_DIFF von dem zweiten Zustand (rezessiver Pegel) zum ersten Zustand (dominanter Pegel) und zurück gezeigt. Bei der Rückkehr von dem ersten Zustand in den zweiten Zustand können unerwünschte Schwingungen S auftreten. Um diese zu dämpfen, wird, sobald eine steigende Flanke im Empfangsausgangssignal RxD festgestellt wird und zusätzlich das ermittelte Zeitfenster RSC_ena während der Freigabezeitdauer T aktiv ist, der Widerstand der Unterdrückungsschaltung während der Zuschaltzeitdauer Ton zwischen die beiden bus-seitigen Anschlüsse geschaltet. Außerhalb der Freigabezeitdauer T führt eine Störung dist der Spannung V_DIFF, welche fälschlicherweise als Zustandsübergang interpretiert werden könnte, nicht zur Zuschaltung des Widerstandes.
-
Des Weiteren ist die Bitzeit Tb zwischen zwei benachbarten Bitgrenzen tB gezeigt. Des Weiteren ist der Zeitversatz Tz zwischen dem Ermitteln einer steigenden Flanke des Empfangseingangssignals RxD und die Bitgrenze tB aus Sicht des Busses.
-
5 zeigt ein beispielhaft konfiguriertes Bussystem umfassend zwei Teilnehmerstationen 502, 504. Jede der Teilnehmerstation 502, 504 umfasst die jeweilige Schaltung 100, welche mit dem ersten Anschluss 106 an die erste Busleitung CAN_H und mit dem zweiten Anschluss 108 an die zweite Busleitung CAN_L angeschlossen ist. Die Busleitungen CAN_H und CAN_L sind an ihren Enden über einen jeweiligen Abschlusswiderstand R1 und R2 miteinander verbunden. Durch das Aktivieren/Deaktivieren der Unterdrückungsschaltung zwischen den bus-seitigen Anschlüssen 106, 108 bewirken die jeweiligen Schaltungen 100 der Teilnehmerstation 502 und 504, dass Schwingungen bei einem Zustandswechsel von dominant zu rezessiv gedämpft und damit reduziert werden. Das Bussystem 500 arbeitet gemäß den Ausführungsbeispielen nach dem CAN-Standard wie beispielsweise ISO11898. Die Schaltung 100 und der Betrieb der Schaltung kann jedoch ohne Weiteres auch auf andere Bussysteme übertragen werden. Darüber hinaus sind auch andere Bustopologien denkbar.
-
ZITATE ENTHALTEN IN DER BESCHREIBUNG
-
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
-
Zitierte Patentliteratur
-
- DE 102015222334 A1 [0003]
