WO2019211825A1 - Schaltung für ein bussystem und verfahren zum betreiben einer schaltung - Google Patents

Schaltung für ein bussystem und verfahren zum betreiben einer schaltung Download PDF

Info

Publication number
WO2019211825A1
WO2019211825A1 PCT/IB2019/053741 IB2019053741W WO2019211825A1 WO 2019211825 A1 WO2019211825 A1 WO 2019211825A1 IB 2019053741 W IB2019053741 W IB 2019053741W WO 2019211825 A1 WO2019211825 A1 WO 2019211825A1
Authority
WO
WIPO (PCT)
Prior art keywords
circuit
bus
input signal
txd
bus system
Prior art date
Application number
PCT/IB2019/053741
Other languages
English (en)
French (fr)
Inventor
Steffen Walker
Arthur Mutter
Original Assignee
Robert Bosch Gmbh
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch Gmbh filed Critical Robert Bosch Gmbh
Publication of WO2019211825A1 publication Critical patent/WO2019211825A1/de

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Definitions

  • the invention relates to a circuit for a bus system and a method for operating a circuit for a bus system.
  • a masking element is provided for masking oscillations of the bus signal for a predetermined masking time if a monitoring result shows that oscillations exceed a difference of the bus signal after a transition of the bus signal from a dominant to a recessive state at least a predetermined threshold value.
  • a circuit for a bus system comprises: a detection circuit configured to detect a rising edge of a transmission input signal; and a suppression circuit configured to be coupled between two bus-side terminals in response to detection of the rising edge of the transient input signal. Consequently, the connection of the suppression circuit is detected in the detection of the rising edge of the transmission input signal and there is the advantage that an attenuation of a vibration on a bus line through the switched suppression circuit substantially simultaneously with the transmission of the transmission signal via the two bus-side ports
  • Bus line already attenuated when transmitting. The robustness of the communication is thus increased.
  • Detection circuit is configured to turn on the suppression circuit for a predetermined switch-on period, and after the expiration of the predetermined switch-on period, the suppression circuit
  • Detection circuit is configured to switch off the suppression circuit as soon as a falling edge of the transmission input signal is detected.
  • a dominant transmitted bit is not disturbed by the connection of the suppression circuit.
  • Detection circuit is configured to switch the suppression circuit between the bus-side ports only after a delay time has elapsed after determining the rising edge of the transmit input signal.
  • the delay period allows a transition from the dominant to the recessive state to coincide with the connection of the
  • Detection circuit is configured to determine a state of the bus system in which the transmission input signal a number of consecutive
  • Bit times in particular six bit times long, has the value zero, and wherein the suppression circuit is configured so as not to be connected between two bus-side terminals when the state of the bus system is detected.
  • Another aspect of the description relates to a transceiver for a
  • the transceiver comprises the circuit according to the first aspect.
  • Another aspect of the description relates to a method of operating a circuit for a bus system, the method comprising: determining a rising edge of a transmit input signal; and connecting one
  • Figure 1 is a circuit in schematic form
  • Figure 2 is a schematic signal-time diagram
  • FIG. 3 shows an exemplary bus system in schematic form.
  • FIG. 1 shows a circuit 100 for a bus system.
  • the circuit 100 comprises a detection circuit 102 and a suppression circuit 104, wherein the suppression circuit 104 between two bus-side terminals 106 and 108 are arranged. Via the terminal 106, the circuit 100 is connected to a first bus line CAN_H. Via the connection 108, the circuit 100 is connected to a second bus line CAN_L.
  • Detection circuit 102 determines depending on a
  • the detection circuit 102 and the suppression circuit 104 are formed, for example, as an ASIC, FPGA or as a discrete circuit. Furthermore, the detection circuit 102 and the
  • Suppression circuit 104 for example, a processor equipped with software to perform the respective functions defined by software.
  • Suppression circuit 104 for example, a processor equipped with software to perform the respective functions defined by software.
  • hybrid forms comprising a physical circuit and the processor on which the software is executed are also conceivable.
  • the software is stored on a corresponding memory element.
  • the circuit 100 is for example part of a transceiver for a subscriber station of a bus system. In another embodiment, the circuit 100 is implemented in addition to an existing transceiver.
  • the suppression circuit 104 is provided for reducing the differential voltage V_DIFF in the transition from dominant to recessive. Illustrated in schematic form, the suppression circuit 104 comprises, for example, a switch 110 and a resistor 112 arranged in series therewith. This resistor 112 is operated, for example, with different resistance values or impedance values. Of course, the
  • Suppression circuit 104 may also be designed differently and include, for example, a MOS-FET, a diode or other components with linear or non-linear behavior to reduce the differential voltage in the transition from dominance to recessive.
  • the resistor 112 is only connected between the two bus-side terminals 106, 108 when a rising edge of the transmit input signal TxD occurs, and this fact occurs
  • Suppression circuit 104 is communicated using the signal RSC_on.
  • a controller circuit 202 generates the transmit input signal TxD.
  • Suppression circuit is at 50% of a bit time, in particular at 30% of the Bit time limited, but includes at least 10% of the bit time.
  • the controller circuit 202 is aware of the bit time which corresponds to the duration of one bit in order to send a message.
  • the relevant bit boundaries at which the suppression circuit 104 is to be turned on are determined in response to the transmit input signal TxD.
  • the controller circuit 202 wants the transmit circuit 212 to no longer drive the bus.
  • FIG. 2 shows a schematic signal-time diagram. There is shown a transition of voltage V_DIFF from a second state (recessive level) to a first state (dominant level) and back. When returning from the first state to the second state may be undesirable
  • Vibrations S occur. To attenuate this, when a rising edge is detected in the transmit input signal TxD, the resistance of the suppressor circuit is switched between the two bus-side ports during the on-time Ton. Furthermore, the bit time Tb is shown between two adjacent bit boundaries tB. Furthermore, the time offset Tz is between determining a rising edge of the
  • the signal RSC_on is thus shifted by the time offset Tz.
  • the time offset Tz corresponds to a time offset generated by the transmission circuit 212. Delaying the signal RSC_on by the time offset Tz is optional. If the signal RSC_on is active before the actual edge of the signal V_DIFF, the connected one will help
  • the detection circuit 102 detects whether the transmission input signal TxD had the value zero for approximately six past bit times. With CAN, this is the duration of a so-called error flag. After the error flag, a rising edge in the transmit input signal TxD follows the value one. In this case, no connection of the resistor is communicated by means of the signal RSC_on. This is done because now other nodes on this error flag with an error flag answer, that is with six dominant (driven) bits. These driven bits would be disturbed by the switched resistor.
  • FIG. 3 shows an exemplary configured bus system comprising two
  • Each of the subscriber stations 502, 504 includes the respective circuit 100, which is connected to the first terminal 106 to the first bus CAN_H and with the second terminal 108 to the second bus CAN_L.
  • the bus lines CAN_H and CAN_L are connected at their ends via a respective terminating resistor R1 and R2.
  • R1 and R2 By enabling / disabling the suppression circuit between the bus-side ports 106, 108, the respective circuits 100 of the subscriber stations 502 and 504 cause vibrations in a state transition from dominant to recessive to be attenuated and thus reduced.
  • the bus system 500 operates according to the embodiments according to the CAN standard such as IS011898.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Dc Digital Transmission (AREA)

Abstract

Es wird eine Schaltung (100) für ein Bussystem bereitgestellt. Die Schaltung (100) umfasst: eine Ermittlungsschaltung (102), welche konfiguriert ist, um eine steigende Flanke eines Sendeeingangssignals (TxD) zu ermitteln; und eine Unterdrückungsschaltung (104), welche konfiguriert ist, um zwischen zwei busseitigen Anschlüssen (106, 108) in Abhängigkeit von der Ermittlung der steigenden Flanke des Sendeeingangssignals (TxD) zugeschaltet zu werden.

Description

Beschreibung
Titel
Schaltung für ein Bussystem und Verfahren zum Betreiben einer Schaltung
Stand der Technik
Die Erfindung betrifft eine Schaltung für ein Bussystem sowie ein Verfahren zum Betreiben einer Schaltung für ein Bussystem.
Es ist bekannt, dass lang andauernde Schwingungen einer Busspannung eines Bussystems durch nicht fachgerechte Terminierung oder eine nicht fachgerechte Topologie des Bussystems wesentliche Faktoren sind, welche zu einer fehlerträchtigen Datenübertragung führen können. Insbesondere eine
Verkürzung der Bitzeit aufgrund erhöhter Übertragungsraten ist hierbei problematisch.
Um Schwingungen der Spannung zu kompensieren ist aus der DE 10 2015 222 334 A1 bekannt, dass Busschwingungen beim Datenempfang selektiv ausgeblendet werden. Es ist ein Maskierungselement zur Maskierung von Schwingungen des Bussignals für eine vorbestimmte Maskierungszeit vorgesehen, wenn ein Überwachungsergebnis ergibt, dass Schwingungen eine Differenz des Bussignals nach einem Übergang des Bussignals von einem dominanten zu einem rezessiven Zustand mindestens einen vorbestimmten Schwellwert überschreiten.
Offenbarung der Erfindung
Die Probleme des Standes der Technik werden durch eine Schaltung nach dem Anspruch 1 und ein Verfahren nach einem nebengeordneten Anspruch gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen sowie in der nachfolgenden Beschreibung von Ausführungsbeispielen angegeben. Gemäß einem ersten Aspekt dieser Beschreibung wird eine Schaltung für ein Bussystem bereitgestellt. Die Schaltung umfasst: Eine Ermittlungsschaltung, welche konfiguriert ist, um eine steigende Flanke eines Sendeeingangssignals zu ermitteln; und eine Unterdrückungsschaltung, welche konfiguriert ist, um zwischen zwei bus-seitigen Anschlüssen in Abhängigkeit von der Ermittlung der steigenden Flanke des Sendeeingangssignals zugeschaltet zu werden. Folglich wird das Zuschalten der Unterdrückungsschaltung bei der Erkennung der steigenden Flanke des Sendeeingangssignals erkannt und es ergibt sich der Vorteil, dass eine Dämpfung einer Schwingung auf einer Busleitung durch die zugeschaltete Unterdrückungsschaltung im Wesentlichen zeitgleich mit dem Versand des Sendesignals über die zwei bus-seitigen Anschlüsse
zusammenfällt. Folglich werden mögliche Überschwingungen auf einer
Busleitung bereits beim Senden gedämpft. Die Robustheit der Kommunikation wird folglich erhöht.
Eine vorteilhafte Ausführungsform zeichnet sich dadurch aus, dass die
Ermittlungsschaltung konfiguriert ist, um die Unterdrückungsschaltung für eine vorbestimmte Einschaltzeitdauer zuzuschalten, und um nach Ablauf der vorbestimmten Einschaltzeitdauer den die Unterdrückungsschaltung
wegzuschalten.
Eine vorteilhafte Ausführungsform zeichnet sich dadurch aus, dass die
Ermittlungsschaltung konfiguriert ist, um die Unterdrückungsschaltung wegzuschalten, sobald eine fallende Flanke des Sendeeingangssignals ermittelt wird. Vorteilhaft wird hierdurch ein dominant gesendetes Bit nicht durch das Zuschalten der Unterdrückungsschaltung gestört.
Eine vorteilhafte Ausführungsform zeichnet sich dadurch aus, dass die
Ermittlungsschaltung konfiguriert ist, die Unterdrückungsschaltung erst dann zwischen die bus-seitigen Anschlüsse zu schalten, wenn nach dem Ermitteln der steigenden Flanke des Sendeeingangssignals eine Verzögerungszeitdauer abgelaufen ist.
Die Verzögerungszeitdauer ermöglicht, dass ein Übergang von dem dominanten in den rezessiven Zustand zeitgleich mit dem Zuschalten der
Unterdrückungsschaltung stattfindet. Dadurch werden negative Effekte einer zu früh eingeschalteten Ringing Suppresion auf das noch am Bus anliegende Signal im dominanten Zustand verhindert.
Eine vorteilhafte Ausführungsform zeichnet sich dadurch aus, dass die
Ermittlungsschaltung konfiguriert ist, einen Zustand des Bussystems zu ermitteln, in dem das Sendeeingangssignal eine Anzahl von aufeinanderfolgenden
Bitzeiten, insbesondere sechs Bitzeiten lang, den Wert Null hat, und wobei die Unterdrückungsschaltung konfiguriert ist, um nicht zwischen zwei bus-seitigen Anschlüssen zugeschaltet zu werden, wenn der Zustand des Bussystems ermittelt wird.
Vorteilhaft wird ein Zuschalten der Unterdrückungsschaltung und damit eine Störung nachfolgender getriebener bzw. dominanter Bits verhindert.
Ein weiterer Aspekt der Beschreibung betrifft einen Transceiver für eine
Teilnehmerstation eines Bussystems, wobei der Transceiver die Schaltung nach dem ersten Aspekt umfasst.
Ein weiterer Aspekt der Beschreibung betrifft ein Verfahren zum Betreiben einer Schaltung für ein Bussystem, wobei das Verfahren umfasst: Ermitteln einer steigenden Flanke eines Sendeeingangssignals; und Zuschalten einer
Unterdrückungsschaltung zwischen zwei bus-seitigen Anschlüssen in
Abhängigkeit von der Ermittlung der steigenden Flanke des
Sendeeingangssignals.
In den Figuren zeigen:
Figur 1 eine Schaltung in schematischer Form;
Figur 2 ein schematisches Signal-Zeit-Diagramm; und
Figur 3 ein beispielhaftes Bussystem in schematischer Form.
Figur 1 zeigt eine Schaltung 100 für ein Bussystem. Die Schaltung 100 umfasst eine Ermittlungsschaltung 102 und eine Unterdrückungsschaltung 104, wobei die Unterdrückungsschaltung 104 zwischen zwei bus-seitigen Anschlüssen 106 und 108 angeordnet sind. Über den Anschluss 106 wird die Schaltung 100 an eine erste Busleitung CAN_H angeschlossen. Über den Anschluss 108 wird die Schaltung 100 an eine zweite Busleitung CAN_L angeschlossen. Die
Ermittlungsschaltung 102 ermittelt in Abhängigkeit von einem
Sendeeingangssignal TxD, ob eine Zwischenschaltung eines Widerstands 112 der Unterdrückungsschaltung 104 erfolgen soll oder nicht.
Die Ermittlungsschaltung 102 und die Unterdrückungsschaltung 104 sind beispielsweise als ASIC, FPGA oder als diskrete Schaltung ausgebildet. Des Weiteren umfassen die Ermittlungsschaltung 102 und die
Unterdrückungsschaltung 104 beispielsweise einen Prozessor, der mit Software ausgestattet ist, um die jeweiligen durch Software definierten Funktionen auszuführen. Selbstverständlich sind auch Mischformen umfassend eine physische Schaltung und den Prozessor, auf welchem die Software ausgeführt wird, denkbar. Die Software ist auf einem entsprechenden Speicherelement abgelegt. Die Schaltung 100 ist beispielsweise Teil eines Transceivers für eine Teilnehmerstation eines Bussystems. In einer anderen Ausführungsform ist die Schaltung 100 zusätzlich zu einem vorhandenen Transceiver ausgeführt.
Die Unterdrückungsschaltung 104 ist zum Abbau der Differenzspannung V_DIFF beim Übergang von dominant zu rezessiv vorgesehen. In schematischer Form dargestellt umfasst die Unterdrückungsschaltung 104 beispielsweise einen Schalter 110 und einen in Serie hierzu angeordneten Widerstand 112. Dieser Widerstand 112 wird beispielsweise mit unterschiedlichen Widerstandswerten bzw. Impedanzwerten betrieben. Selbstverständlich kann die
Unterdrückungsschaltung 104 auch anders ausgeführt sein und beispielsweise einen MOS-FET, eine Diode oder andere Bauteile mit linearem oder nicht linearem Verhalten umfassen, um die Differenzspannung beim Übergang von dominanz zu rezessiv abzubauen. Der Widerstand 112 wird nur dann zwischen die beiden bus-seitigen Anschlüsse 106, 108 geschaltet, wenn eine steigende Flanke des Sendeeingangssignals TxD auftritt und dieser Umstand der
Unterdrückungsschaltung 104 mithilfe des Signals RSC_on mitgeteilt wird.
Eine Controller-Schaltung 202 erzeugt das Sendeeingangssignal TxD. Eine Einschaltzeitdauer zur Aktivierung des Widerstandes der
Unterdrückungsschaltung ist auf 50 % einer Bitzeit, insbesondere auf 30 % der Bitzeit begrenzt, umfasst jedoch wenigstens 10 % der Bitzeit. Die Controller- Schaltung 202 hat Kenntnis von der Bitzeit, welche der Zeitdauer eines Bits entspricht, um eine Nachricht senden zu können. Die relevanten Bitgrenzen, an denen die Unterdrückungsschaltung 104 eingeschaltet werden soll, werden in Abhängigkeit von dem Sendeeingangssignal TxD ermittelt.
Liegt also die steigende Flanke (von 0 nach 1) des Sendeeingangssignals TxD vor, so möchte die Controller-Schaltung 202, dass die Sendeschaltung 212 den Bus nicht mehr treibt.
Figur 2 zeigt ein schematisches Signal-Zeit-Diagramm. Es ist ein Übergang der Spannung V_DIFF von einem zweiten Zustand (rezessiver Pegel) zu einem ersten Zustand (dominanter Pegel) und zurück gezeigt. Bei der Rückkehr von dem ersten Zustand in den zweiten Zustand können unerwünschte
Schwingungen S auftreten. Um diese zu dämpfen, wird, wenn eine steigende Flanke im Sendeeingangssignal TxD festgestellt wird, der Widerstand der Unterdrückungsschaltung während der Zuschaltzeitdauer Ton zwischen die beiden bus-seitigen Anschlüsse geschaltet. Des Weiteren ist die Bitzeit Tb zwischen zwei benachbarten Bitgrenzen tB gezeigt. Des Weiteren ist der Zeitversatz Tz zwischen dem Ermitteln einer steigenden Flanke des
Sendeeingangssignals TxD und dem tatsächlichen Zuschalten des Wderstandes der Unterdrückungsschaltung gezeigt. Das Signal RSC_on wird folglich um den Zeitversatz Tz verschoben. Der Zeitversatz Tz entspricht einem Zeitversatz, welcher durch die Sendeschaltung 212 erzeugt wird. Das Verzögern des Signals RSC_on um den Zeitversatz Tz ist optional. Ist das Signal RSC_on vor der eigentlichen Flanke des Signals V_DIFF aktiv, so hilft der zugeschaltete
Widerstand der Unterdrückungsschaltung 104, dass sich der nicht getriebene Buszustand einstellt, was einen Vorteil darstellt.
Optional erkennt die Ermittlungsschaltung 102, ob das Sendeeingangssignal TxD für ca. sechs vergangene Bitzeiten den Wert Null hatte. Das ist bei CAN die Dauer eines sogenannten Error Flags. Nach dem Error Flag folgt eine steigende Flanke im Sendeeingangssignal TxD auf den Wert Eins. In diesem Fall wird mittels des Signals RSC_on kein Zuschalten des Widerstands mitgeteilt. Dies erfolgt, da nun andere Knoten auf diesen Error Flag auch mit einem Error Flag antworten werden, also mit sechs dominanten (getriebenen) Bits. Diese getriebenen Bits würden durch den zugeschalteten Widerstand gestört werden.
Figur 3 zeigt ein beispielhaft konfiguriertes Bussystem umfassend zwei
Teilnehmerstationen 502, 504. Jede der Teilnehmerstation 502, 504 umfasst die jeweilige Schaltung 100, welche mit dem ersten Anschluss 106 an die erste Busleitung CAN_H und mit dem zweiten Anschluss 108 an die zweite Busleitung CAN_L angeschlossen ist. Die Busleitungen CAN_H und CAN_L sind an ihren Enden über einen jeweiligen Abschlusswiderstand R1 und R2 miteinander verbunden. Durch das Aktivieren/Deaktivieren der Unterdrückungsschaltung zwischen den bus-seitigen Anschlüssen 106, 108 bewirken die jeweiligen Schaltungen 100 der Teilnehmerstation 502 und 504, dass Schwingungen bei einem Zustandswechsel von dominant zu rezessiv gedämpft und damit reduziert werden. Das Bussystem 500 arbeitet gemäß den Ausführungsbeispielen nach dem CAN-Standard wie beispielsweise IS011898. Die Schaltung 100 und der
Betrieb der Schaltung kann jedoch ohne Weiteres auch auf andere Bussysteme übertragen werden. Darüber hinaus sind auch andere Bustopologien denkbar.

Claims

Ansprüche
1. Eine Schaltung (100) für ein Bussystem, wobei die Schaltung (100) umfasst:
- eine Ermittlungsschaltung (102), welche konfiguriert ist, um eine steigende Flanke eines Sendeeingangssignals (TxD) zu ermitteln; und
- eine Unterdrückungsschaltung (104), welche konfiguriert ist, um zwischen zwei bus-seitigen Anschlüssen (106, 108) in Abhängigkeit von der Ermittlung der steigenden Flanke des Sendeeingangssignals (TxD) zugeschaltet zu werden.
2. Die Schaltung (100) nach dem Anspruch 1 , wobei die Ermittlungsschaltung (102) konfiguriert ist, um die Unterdrückungsschaltung (104) für eine vorbestimmte Einschaltzeitdauer zuzuschalten, und um nach Ablauf der vorbestimmten Einschaltzeitdauer die Unterdrückungsschaltung (104) wegzuschalten.
3. Die Schaltung (100) nach einem der vorstehenden Ansprüche, wobei die Ermittlungsschaltung (102) konfiguriert ist, um die Unterdrückungsschaltung wegzuschalten, sobald eine fallende Flanke des Sendeeingangssignals (TxD) ermittelt wird.
4. Die Schaltung (100) nach einem der vorstehenden Ansprüche, wobei die Ermittlungsschaltung (102) konfiguriert ist, die Unterdrückungsschaltung erst dann zwischen die bus-seitigen Anschlüsse (106, 108) zu schalten, wenn nach dem Ermitteln der steigenden Flanke des Sendeeingangssignals (TxD) eine Verzögerungszeitdauer abgelaufen ist.
5. Die Schaltung (100) nach einem der vorstehenden Ansprüche, wobei die Ermittlungsschaltung konfiguriert ist, einen Zustand des Bussystems zu ermitteln, in welchem das Sendeeingangssignal (TxD) eine Anzahl von aufeinanderfolgenden Bitzeiten, insbesondere sechs Bitzeiten lang, den Wert Null hat, und wobei die Unterdrückungsschaltung (104) konfiguriert ist, um nicht zwischen zwei bus-seitigen Anschlüssen (106, 108) zugeschaltet zu werden, wenn der Zustand des Bussystems ermittelt wird.
6. Ein Transceiver für eine Teilnehmerstation eines Bussystems, wobei der Transceiver die Schaltung (100) nach einem der vorstehenden Ansprüche umfasst.
7. Ein Verfahren zum Betreiben einer Schaltung (100) für ein Bussystem, wobei das Verfahren umfasst:
- Ermitteln (102) einer steigenden Flanke eines Sendeeingangssignals (TxD); und
- Zuschalten (104) einer Unterdrückungsschaltung (104) zwischen zwei bus seitigen Anschlüssen (106, 108) in Abhängigkeit von der Ermittlung der steigenden Flanke des Sendeeingangssignals (TxD).
PCT/IB2019/053741 2018-05-04 2019-05-07 Schaltung für ein bussystem und verfahren zum betreiben einer schaltung WO2019211825A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102018206929.8 2018-05-04
DE102018206929.8A DE102018206929A1 (de) 2018-05-04 2018-05-04 Schaltung für ein Bussystem und Verfahren zum Betreiben einer Schaltung

Publications (1)

Publication Number Publication Date
WO2019211825A1 true WO2019211825A1 (de) 2019-11-07

Family

ID=67262791

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2019/053741 WO2019211825A1 (de) 2018-05-04 2019-05-07 Schaltung für ein bussystem und verfahren zum betreiben einer schaltung

Country Status (2)

Country Link
DE (1) DE102018206929A1 (de)
WO (1) WO2019211825A1 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102020206411A1 (de) * 2020-05-22 2021-11-25 Robert Bosch Gesellschaft mit beschränkter Haftung Verfahren und Einrichtung zum Dämpfen von Schwingungen auf Busleitungen eines auf Differenzspannungssignalen basierenden Bussystems

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120293230A1 (en) * 2011-05-16 2012-11-22 Denso Corporation Ringing suppression circuit
US20160365881A1 (en) * 2015-06-12 2016-12-15 Denso Corporation Electronic device
DE102015222334A1 (de) 2015-11-12 2017-05-18 Robert Bosch Gmbh Einrichtung und Verfahren zum selektiven Ausblenden von Busschwingungen beim Datenempfang über ein Bussystem
US20170257140A1 (en) * 2016-03-03 2017-09-07 Nxp B.V. Feedforward ringing suppression circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120293230A1 (en) * 2011-05-16 2012-11-22 Denso Corporation Ringing suppression circuit
US20160365881A1 (en) * 2015-06-12 2016-12-15 Denso Corporation Electronic device
DE102015222334A1 (de) 2015-11-12 2017-05-18 Robert Bosch Gmbh Einrichtung und Verfahren zum selektiven Ausblenden von Busschwingungen beim Datenempfang über ein Bussystem
US20170257140A1 (en) * 2016-03-03 2017-09-07 Nxp B.V. Feedforward ringing suppression circuit

Also Published As

Publication number Publication date
DE102018206929A1 (de) 2019-11-07

Similar Documents

Publication Publication Date Title
EP0658258B1 (de) Netzwerkschnittstelle
DE4403899B4 (de) Vorrichtung zur seriellen Übertragung von Daten zwischen mindestens zwei Stationen
DE10349600B4 (de) Verfahren zur Überprüfung von Leitungsfehlern in einem Bussystem und Bussystem
EP3607703B1 (de) Teilnehmerstation für ein bussystem und verfahren zur verbesserung der einhaltung der bit-timing-anforderung in einem bussystem
DE102018203707A1 (de) Sende-/Empfangseinrichtung für ein Bussystem und Betriebsverfahren hierfür
WO2019174960A1 (de) Sende-/empfangseinrichtung für ein bussystem und betriebsverfahren hierfür
DE102018119429A1 (de) Interfaceschaltung
WO2019192851A1 (de) Schaltung für ein bussystem und verfahren zum betreiben einer schaltung
EP1787206B1 (de) Anordnung zur signalübertragung
WO2019211825A1 (de) Schaltung für ein bussystem und verfahren zum betreiben einer schaltung
DE102017213832A1 (de) Sende-/Empfangseinrichtung für ein Bussystem und Verfahren zur Reduzierung einer Schwingneigung beim Übergang zwischen unterschiedlichen Bitzuständen
EP3665874B1 (de) Sende-/empfangseinrichtung für ein bussystem und verfahren zur reduzierung einer schwingneigung beim übergang zwischen unterschiedlichen bitzuständen
DE3937814A1 (de) Verfahren zur uebertragung von daten sowie anordnung
EP1227406B1 (de) Transceiver mit Mitteln zum Fehlermanagement
EP1199857B1 (de) Tri-State-Treiberanordnung
DE2742525B2 (de) Schaltungsanordnung zum Erkennen von Gleichstromsignalen vorgegebener Mindestdauer in Fernmeldeanlagen, insbesondere zum Erkennen von Anruf signalen vorgegebener Dauer in Fernschreibvermittlungsanlagen
DE102010001842B4 (de) Kommunikationssystem mit Signalreflexionsverhinderungsfunktion und im System vorhandener Knoten
WO2019211823A1 (de) Schaltung für ein bussystem und verfahren zum betreiben einer schaltung
DE102017223417A1 (de) Verfahren zum Selbsttest, Datenbusanordnung und Verwendung
DE102012211991B4 (de) Verfahren zur Kommunikation zwischen einer Master- und einer Slave-Einheit
EP3788496A1 (de) Schaltung für ein bussystem und verfahren zum betreiben einer schaltung
DE2358272C2 (de) Einrichtung zur Ermittlung von Fehlern in einem Nachrichtenübertragungssystem für Pulscodemodulation
DE2846685C2 (de) Kontrollschaltung für MFC-Empfanger im 2 aus 6 Code
EP0145048B1 (de) Verfahren und Prüfeinrichtung zum Prüfen aus Unterbrechung des Übertragungswegs innerhalb eines Gerätes mit Geräteeinsätzen
DE102020200802A1 (de) Sende-/Empfangseinrichtung und Kommunikationssteuereinrichtung für eine Teilnehmerstation eines seriellen Bussystems und Verfahren zur Kommunikation in einem seriellen Bussystem

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19739705

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19739705

Country of ref document: EP

Kind code of ref document: A1