DE102018110716A1

DE102018110716A1 - Kommunikationsknoten im fahrzeugnetzwerk und betriebsverfahren des kommunikationsknotens

Info

Publication number: DE102018110716A1
Application number: DE102018110716.1A
Authority: DE
Inventors: Dong Ok Kim; Kang Woon Seo; Jin Hwa YUN
Original assignee: Hyundai Motor Co; Kia Motors Corp
Current assignee: Hyundai Motor Co; Kia Corp
Priority date: 2017-05-04
Filing date: 2018-05-04
Publication date: 2018-11-08
Also published as: KR102398873B1; CN108810088B; US20180321729A1; KR20180122779A; US11126240B2; CN108810088A

Abstract

Ein Kommunikationsknoten (810) in einem Fahrzeugnetzwerk kann aufweisen: eine Medienzugriffssteuerung(MAC)-Schicht (MC1), eine physikalische (PHY-)Schicht (PH1), einen ersten Port (P11), welcher mit der PHY-Schicht (PH1) verbunden ist, einen zweiten Port (P12), der mit der PHY-Schicht (PH1) verbunden ist, und einen Schalter (SW11), welcher eine Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) steuert. Der Schalter (SW11) kann die Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) unter Steuerung durch die MAC-Schicht (MC1) aktivieren oder deaktivieren.

Description

Querverweis auf verwandte Anmeldung
Diese Anmeldung beruht auf und beansprucht den Vorteil der Priorität der am 4. Mai 2017 beim koreanischen Patentamt (KIPO) eingereichten koreanischen Patentanmeldung Anmelde-Nr. 10-2017-0056779 , deren gesamter Inhalt durch Bezugnahme hierin einbezogen ist, als wäre er hierin vollständig ausgeführt.
Technisches Gebiet
Die vorliegende Erfindung betrifft eine Fahrzeugnetzwerktechnologie und insbesondere ein Betriebsverfahren eines Kommunikationsknotens zum Unterstützen einer Schaltfunktionalität in einem Fahrzeugnetzwerk.
Hintergrund
Elektronische Vorrichtungen, welche in Fahrzeugen installiert sind, haben sich in ihrer Anzahl und Vielfalt mit der jüngsten Digitalisierung von Fahrzeugteilen signifikant erhöht. Im Allgemeinen können elektronische Vorrichtungen im gesamten Fahrzeug verwendet werden, wie beispielsweise in einem Antriebsstrangsteuerungssystem (z.B. einem Motorsteuerungssystem, einem Automatikgetriebesteuerungssystem oder dergleichen), einem Karosseriesteuerungssystem (z.B. einem Karosserie-Elektronikausstattung-Steuerungssystem, einem Komfortvorrichtungssteuerungssystem, einem Leuchtensteuerungssystem oder dergleichen), einem Chassissteuerungssystem (z.B. einem Lenkungsvorrichtungssteuerungssystem, einem Bremsensteuerungssystem, einem Aufhängungssteuerungssystem oder dergleichen), einem Fahrzeugnetzwerk (z.B. einem Steuervorrichtungsbereichsnetzwerk (kurz: CAN; Englisch „Controller Area Network“ - auch „Steuergerätenetzwerk“), einem FlexRay-basierten Netzwerk, einem MOST-basierten Netzwerk (MOST = „Media Oriented Systems Transport“) oder dergleichen), einem Multimediasystem (z.B. einem Navigationsvorrichtungssystem, einem Telematiksystem, einem Infotainmentsystem oder dergleichen) und so weiter.
Die elektronischen Vorrichtungen, welche in jedem dieser Systeme verwendet werden, sind mittels eines Fahrzeugnetzwerks, welches Funktionen der elektronischen Vorrichtungen unterstützt, verbunden. Beispielsweise kann der CAN eine Übertragungsrate von bis zu 1 Mbps (Megabit pro Sekunde) unterstützen und automatisches erneutes Übertragen von kollidierenden Nachrichten, eine auf einer Zyklischen-Redundanz-Schnittstelle (CRC) basierende Fehlerdetektion oder dergleichen unterstützen. Das FlexRay-basierte Netzwerk kann eine Übertragungsrate von bis zu 10Mbps unterstützen und kann simultane Datenübertragung durch zwei Kanäle, synchrone Datenübertragung oder dergleichen unterstützen. Das MOST-basierte Netzwerk ist ein Kommunikationsnetzwerk für hochqualitatives Multimedia, welches eine Übertragungsrate von bis zu 150 Mbps unterstützt.
Das Telematiksystem und das Infotainmentsystem erfordern indessen, wie die meisten verbesserten Sicherheitssysteme eines Fahrzeugs es tun, höhere Übertragungsraten und Systemerweiterbarkeit. Der CAN, das FlexRay-basierte Netzwerk und dergleichen können jedoch solche Erfordernisse nicht ausreichend unterstützen. Das MOST-basierte Netzwerk kann insbesondere eine höhere Übertragungsrate als der CAN oder als das FlexRay-basierte Netzwerk unterstützen. Jedoch kann das Anwenden des MOST-basierten Netzwerks auf Fahrzeugnetzwerke kostspielig sein. Aufgrund dieser Einschränkungen wird häufig ein Ethernet-basiertes Netzwerk als ein Fahrzeugnetzwerk verwendet. Das Ethernet-basierte Netzwerk kann bidirektionale Kommunikation durch ein Paar aus Windungen (z.B. Kabel mit verdrillten Adernpaaren) unterstützen und kann eine Übertragungsrate von bis zu 10 Gbps (Gigabit pro Sekunde) unterstützen.
Das oben beschriebene Fahrzeugnetzwerk kann eine Mehrzahl von Kommunikationsknoten (z.B. elektronische Vorrichtungen) aufweisen, und ein erster Kommunikationsknoten kann ein Aufwecksignal an einen zweiten Kommunikationsknoten senden, wenn ein spezifisches Ereignis detektiert wird. Auf das Empfangen des Aufwecksignals kann ein Betriebsmodus des zweiten Kommunikationsknotens von einem Schlafmodus in einen Normalmodus übergehen. Danach kann der zweite Kommunikationsknoten Betriebe (z.B. Operationen, Vorgänge) gemäß einem Aufweckgrund durchführen, falls der zweite Kommunikationsknoten von dem Aufweckgrund Kenntnis hat. Jedoch ist es möglich, dass der zweite Kommunikationsknoten keine Kenntnis von dem Aufweckgrund hat, sogar falls er wach ist, so dass die Betriebe gemäß dem Aufweckgrund nicht korrekt durchgeführt werden können.
Erläuterung der Erfindung
Die vorliegende Erfindung/Offenbarung schafft ein Betriebsverfahren eines Kommunikationsknotens, welches eine Schaltfunktion in einem Fahrzeugnetzwerk unterstützt.
Gemäß Ausführungsformen der vorliegenden Erfindung/Offenbarung kann ein Kommunikationsknoten in einem Fahrzeugnetzwerk aufweisen: eine Medienzugriffssteuerung-Schicht (kurz: MAC-Schicht), eine physikalische Schicht (kurz: PHY-Schicht), einen ersten Port (z.B. ersten Anschluss), welcher mit der PHY-Schicht verbunden ist, einen zweiten Port (z.B. zweiten Anschluss), der mit der PHY-Schicht verbunden ist, und einen Schalter, welcher eine Verbindung zwischen dem ersten Port und dem zweiten Port steuert, wobei der Schalter die Verbindung zwischen dem ersten Port und dem zweiten Port unter Steuerung durch die MAC-Schicht (z.B. gesteuert durch die MAC-Schicht) aktiviert oder deaktiviert.
Die PHY-Schicht kann ein Signal zum Ändern (z.B. Umschalten, Wechseln) eines EIN/AUS-Zustands des Schalters an den Schalter anlegen, wenn das Hochfahren des Kommunikationsknotens abgeschlossen ist.
Der Schalter kann die Verbindung zwischen dem ersten Port und dem zweiten Port aktivieren, wenn der Kommunikationsknoten sich in einem Schlafmodus befindet, und die Verbindung zwischen dem ersten Port und dem zweiten Port deaktivieren, wenn der Kommunikationsknoten wach ist und sich in einem Normalmodus befindet.
Wenn der Kommunikationsknoten sich in einem Schlafmodus befindet, dann kann der Schalter ein Signal, welches durch den ersten Port empfangen wird, an den zweiten Port übertragen und kann das durch den ersten Port empfangene Signal an einen anderen Kommunikationsknoten durch den zweiten Port übertragen werden.
Der Schalter kann einen ersten Sub-Schalter, welcher ein Signal von der PHY-Schicht empfängt, und mindestens einen zweiten Sub-Schalter, welcher die Verbindung zwischen dem ersten Port und dem zweiten Port steuert gemäß einem EIN/AUS-Zustand des ersten Sub-Schalters, aufweisen.
Der erste Sub-Schalter kann einen N-Kanal-Metall-Oxid-Silizium-Feldeffekttransistor (kurz: N-Kanal-MOSFET) aufweisen, und der mindestens eine zweite Sub-Schalter kann einen P-Kanal-MOSFET aufweisen.
Der Schalter kann einen ersten Transistor, welcher eine Source (z.B. in der Literatur auch als Source- oder Quelle-Anschluss bezeichnet; nachfolgend nur noch als „Source“), einen Drain (z.B. in der Literatur auch als Drain- oder Senke-Anschluss bezeichnet; nachfolgend nur noch „Drain“) und ein Gate (z.B. in der Literatur auch als Gate- oder Tor-Anschluss bezeichnet; nachfolgend nur noch „Gate“), das ein Signal von der PHY-Schicht empfängt, aufweist, einen zweiten Transistor, welcher ein Gate, das mit der Source des ersten Transistors verbunden ist, eine Source, die mit dem ersten Port verbunden ist, und einen Drain, der mit dem zweiten Port verbunden ist, aufweist, und einen Widerstand, welcher zischen der Source des ersten Transistors und einer Masseelektrode (z.B. Erdungselektrode / eine ein elektrisches Massepotential bereitstellende Elektrode) verbunden ist, aufweisen.
Der erste Transistor kann ein N-Kanal-MOSFET sein und der zweite Transistor kann ein P-Kanal-MOSFET sein.
Der Schalter kann ferner einen dritten Transistor, welcher ein Gate, das mit der Source des ersten Transistors verbunden ist, eine Source, die mit dem zweiten Port verbunden ist, und einen Drain, der mit dem ersten Port verbunden ist, aufweisen.
Der erste Transistor kann ein N-Kanal-MOSFET sein, und der zweite und der dritte Transistor können P-Kanal-MOSFETs sein.
Der erste Port kann eine Nachricht, welche einen Aufweckgrund angibt, von einem anderen Kommunikationsknoten, der ein Ereignis detektiert hat, empfangen.
Wenn der Kommunikationsknoten sich in einem Schlafmodus befindet, kann der Schalter die durch den ersten Port empfangene Nachricht an den zweiten Port übertragen, und die durch den ersten Port empfangene Nachricht kann an einen anderen Kommunikationsknoten durch den zweiten Port übertragen werden.
Ferner kann gemäß Ausführungsformen der vorliegenden Erfindung/Offenbarung ein Betriebsverfahren (z.B. Operationsverfahren) eines ersten Kommunikationsknotens, welcher eine Medienzugriffssteuerung-Schicht (kurz: MAC-Schicht), eine physikalische Schicht (kurz: PHY-Schicht), einen ersten Port (z.B. ersten Anschluss), welcher mit der PHY-Schicht verbunden ist, und einen zweiten Port (z.B. zweiten Anschluss), der mit der PHY-Schicht verbunden ist, aufweist, aufweisen: Empfangen, durch den ersten Port, eines Signals von einem zweiten Kommunikationsknoten; falls der erste Kommunikationsknoten sich in einem Schlafmodus befindet, Übertragen des durch den ersten Port empfangenen Signals an den zweiten Port durch elektrisches Verbinden des ersten Ports und des zweiten Ports mittels eines Schalters, welcher eine Verbindung zwischen dem ersten Port und dem zweiten Port steuert; und Übertragen, durch den zweiten Port, des von dem ersten Port übertragenen Signals an einen dritten Kommunikationsknoten, welcher mit dem zweiten Port verbunden ist.
Der Schalter kann die Verbindung zwischen dem ersten Port und dem zweiten Port aktivieren, wenn der Kommunikationsknoten sich in einem Schlafmodus befindet, und die Verbindung zwischen dem ersten Port und dem zweiten Port deaktivieren, wenn der Kommunikationsknoten wach ist und sich in einem Normalmodus befindet.
Das Betriebsverfahren kann ferner aufweisen: Empfangen, durch den ersten Port, einer Nachricht, welche einen Aufweckgrund angibt, von dem zweiten Kommunikationsknoten.
Wenn der Kommunikationsknoten sich in einem Schlafmodus befindet, kann der Schalter die durch den ersten Port empfangene Nachricht an den zweiten Port übertragen, und die durch den ersten Port empfangene Nachricht kann an den dritten Kommunikationsknoten durch den zweiten Port übertragen werden.
Der Schalter kann einen ersten Sub-Schalter, welcher ein Signal von der PHY-Schicht empfängt, und mindestens einen zweiten Sub-Schalter, welcher die Verbindung zwischen dem ersten Port und dem zweiten Port steuert gemäß einem EIN/AUS-Zustand des ersten Sub-Schalters, aufweisen.
Der Schalter kann einen ersten Transistor, welcher eine Source, einen Drain und ein Gate, das ein Signal von der PHY-Schicht empfängt, aufweist, einen zweiten Transistor, welcher ein Gate, das mit der Source des ersten Transistors verbunden ist, eine Source, die mit dem ersten Port verbunden ist, und einen Drain, der mit dem zweiten Port verbunden ist, aufweist, und einen Widerstand, welcher zischen der Source des ersten Transistors und einer Masseelektrode verbunden ist, aufweisen, wobei die PHY-Schicht die Verbindung zwischen dem ersten Port und dem zweiten Port deaktivieren kann durch Anlegen eines Signals an das Gate des ersten Transistors, wenn der erste Kommunikationsknoten wach ist und sich in einem Normalzustand befindet.
Der Schalter kann ferner einen dritten Transistor, welcher ein Gate, das mit der Source des ersten Transistors verbunden ist, eine Source, die mit dem zweiten Port verbunden ist, und einen Drain, der mit dem ersten Port verbunden ist, aufweisen.
Der erste Transistor kann ein N-Kanal-MOSFET sein, und der zweite und der dritte Transistor können P-Kanal-MOSFETs sein.
Gemäß den Ausführungsformen der vorliegenden Erfindung/Offenbarung können die Schalter dazu genutzt werden, die elektrischen Verbindungen zwischen den PHY-Schichten der Switches (Netzwerkvermittlungsvorrichtungen) zu verwalten. Wenn sich die Switches in dem Schlafmodus befinden, werden Signale zwischen den PHY-Schichten durch die Schalter übertragen, wodurch die Zeit, welche für das Aufwecken der Endknoten benötigt wird, verkürzt wird. Außerdem kann eine Nachricht, welche einen Aufweckgrund angibt, an die Endknoten übertragen werden, ohne verloren zu gehen.
Figurenliste
Ausführungsformen der vorliegenden Erfindung/Offenbarung werden anschaulicher, indem diese in detaillierten Ausgestaltungen der vorliegenden Erfindung/Offenbarung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden, wobei:

1 ein Blockdiagramm ist, welches eine erste Ausführungsform einer Fahrzeugnetzwerktopologie darstellt,
2 ein Blockdiagramm ist, welches eine erste Ausführungsform eines Kommunikationsknotens, der zu einem Fahrzeugnetzwerk gehört, darstellt,
3 ein Blockdiagramm ist, welches eine zweite Ausführungsform eines Kommunikationsknotens, der zu einem Fahrzeugnetzwerk gehört, darstellt,
4 ein Blockdiagramm ist, welches eine erste Ausführungsform einer Protokollstruktur eines Kommunikationsknotens, der ein Fahrzeugnetzwerk bildet, darstellt,
5 ein Blockdiagramm ist, welches eine zweite Ausführungsform einer Fahrzeugnetzwerktopologie darstellt,
6 ein Zeitablaufdiagramm ist, welches eine Ausführungsform eines Systemhochfahrvorgangs, der an einem Kommunikationsknoten durchgeführt wird, darstellt,
7 ein Sequenzdiagramm ist, welches einen Vorgang des Übertragens eines Aufwecksignals in dem in 5 gezeigten Fahrzeugnetzwerk darstellt,
8 ein konzeptionelles Diagramm ist, welches eine Topologie eines Fahrzeugnetzwerks gemäß einer Ausführungsform der vorliegenden Erfindung darstellt,
9 ein Zeitablaufdiagramm ist, welches Zustände von Schaltern im Vergleich mit dem in 6 gezeigten Systemhochfahrvorgang darstellt,
10 ein Schaltbild ist, welches eine erste Ausführungsform des Schalters SW11 zeigt,
11 ein Schaltbild ist, welches eine zweite Ausführungsform des Schalters SW11 zeigt,
12 ein Schaltbild ist, welches eine dritte Ausführungsform des Schalters SW11 zeigt,
13 ein Schaltbild ist, welches eine vierte Ausführungsform des Schalters SW11 zeigt,
14 ein Sequenzdiagramm ist, welches einen Vorgang des Übertragens eines Aufwecksignals in einem Fahrzeugnetzwerk gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.

Es ist zu verstehen, dass die angehängten Zeichnungen nicht notwendigerweise maßstabsgetreu sind und eine etwas vereinfachte Darstellungsweise von verschiedenen Eigenschaften darstellen, um die Grundprinzipien der Erfindung aufzuzeigen. Die spezifischen Konstruktionsmerkmale der vorliegenden Erfindung, einschließlich z.B. konkrete Abmessungen, Ausrichtungen, Positionen und Formen, wie sie hierin offenbart sind, werden (zumindest) teilweise von der jeweiligen geplanten Anwendung und Nutzungsumgebung vorgegeben.
Detaillierte Beschreibung
Nachstehend werden Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die beigefügten Zeichnungen im Detail beschrieben. Wie es den Fachmännern auf dem Gebiet jedoch klar wird, können die beschriebenen Ausführungsformen auf zahlreiche verschiedene Weisen modifiziert werden, ohne dabei vom Wesen oder Umfang der vorliegenden Erfindung abzuweichen. Gleiche Bezugszeichen beziehen sich ferner durchgehend durch die Beschreibung auf gleiche oder gleichartige Elemente.
Die hierin verwendete Terminologie dient lediglich dem Zweck des Beschreibens von bestimmten Ausführungsformen und ist nicht dazu gedacht, die Erfindung zu beschränken. Die wie hierin verwendeten Singular-Formen „ein“, „eine“, „eines“ und „der“, „die“, „das“ sind dazu gedacht, auch die Mehrzahlformen einzuschließen, außer der Kontext weist eindeutig auf etwas anderes hin. Ferner ist zu verstehen, dass die Begriffe „aufweisen“ und/oder „aufweisend“ bei Verwendung in dieser Beschreibung das Vorliegen von genannten Merkmalen, ganzen Zahlen, Schritten, Vorgängen, Elementen und/oder Bauteilen spezifizieren, jedoch nicht die Anwesenheit oder das Hinzufügen von einem oder mehreren Merkmalen, ganzen Zahlen, Schritten, Vorgängen, Elementen, Bauteilen und/oder Gruppen davon ausschließen. Wie hierin verwendet, weist der Begriff „und/oder“ irgendeine sowie alle Kombinationen von einem oder mehreren der dazugehörig aufgezählten Gegenstände auf.
Es ist zu verstehen, dass der Begriff „Fahrzeug“ oder „Fahrzeug-...“ oder irgendein ähnlicher Begriff, welcher hier verwendet wird, Kraftfahrzeuge im Allgemeinen, wie z.B. Personenkraftfahrzeuge, einschließlich sogenannter Sportnutzfahrzeuge (SUV), Busse, Lastwagen, zahlreiche kommerzielle Fahrzeuge, Wasserfahrzeuge, einschließlich einer Vielzahl an Booten und Schiffen, Flugzeuge und dergleichen einschließt und Hybridfahrzeuge, elektrische Fahrzeuge, Verbrenner, Plugin-Hybridelektrofahrzeuge, wasserstoffbetriebene Fahrzeuge und andere Fahrzeuge für alternative Treibstoffe (z.B. Treibstoffe, welche aus anderen Ressourcen als Erdöl hergestellt werden) einschließt.
Obwohl Ausführungsformen als eine Mehrzahl von Einheiten nutzend beschrieben werden, um die beispielhaften Vorgänge durchzuführen, ist es zu verstehen, dass die beispielhaften Vorgänge auch durch ein einziges Modul oder eine Mehrzahl von Modulen durchgeführt werden können. Es ist außerdem zu verstehen, dass eine Steuereinrichtung / Steuereinheit einen oder mehrere der nachstehend beschriebenen Vorgänge durchführen kann und dass sich der Begriff Steuereinrichtung / Steuereinheit auf eine Hardware-Vorrichtung bezieht, welche einen Speicher und einen Prozessor aufweist. Der Speicher ist dazu eingerichtet, die Module zu speichern, und der Prozessor ist speziell dazu eingerichtet, die Module auszuführen, um einen oder mehrere Vorgänge, welche weiter unten beschrieben werden, durchzuführen. Ferner ist zu verstehen, dass die hierin beschriebenen Einheiten oder Module eine Steuereinrichtung / Steuereinheit zum Steuern des Betriebs der Einheit oder des Moduls zum Ausdruck bringen können (z.B. als eine solche ausgeführt/verkörpert sein können).
Ferner kann eine Steuerlogik der vorliegenden Erfindung als nichtflüchtige, computerlesbare Medien auf einem computerlesbaren Medium (z.B. Datenträger) ausgeführt sein, welches ausführbare Programminstruktionen enthält, die mittels eines Prozessors, einer Steuereinrichtung / Steuereinheit oder dergleichen ausgeführt werden. Beispiele des computerlesbaren Mediums weisen auf, sind aber nicht beschränkt auf, Nur-Lese-Speicher (kurz: ROM; Englisch „Read Only Memory“), Speicher mit wahlfreiem Zugriff (kurz: RAM; Englisch „Random Access Memory“), Compact-Disk-(CD)-ROMs, Magnetbänder, Disketten, Flash-Speicher, Chipkarten (z.B. Smartcards, Speicherkarten) und optische Datenspeichervorrichtungen. Das computerlesbare Aufzeichnungsmedium kann auch in netzwerkverbundenen Computersystemen verteilt werden, so dass die computerlesbaren Medien auf eine verteilte Art gespeichert und ausgeführt werden, z.B. mittels eines Telematikservers oder eines Steuervorrichtungsbereichsnetzwerks (kurz: CAN; Englisch „Controller Area Network“ - auch „Steuergerätenetzwerk“).
Da die vorliegende Erfindung/Offenbarung auf zahlreiche Weisen modifiziert werden kann und diverse Formen haben kann, werden bestimmte Ausführungsformen in den beigefügten Zeichnungen gezeigt und in der detaillierten Beschreibung im Detail beschrieben. Es ist jedoch zu verstehen, dass diese nicht dazu gedacht ist, die vorliegende Erfindung/Offenbarung auf die bestimmten Ausführungsformen zu beschränken, sondern dass die vorliegende Erfindung/Offenbarung im Gegenteil alle Modifikationen und Alternativen, welche in den Sinn und Umfang der vorliegenden Erfindung/Offenbarung fallen, abdecken soll.
Relationale Begriffe, einschließlich z.B. „erster/erste/erstes“, „zweiter/zweite/zweites“ und dergleichen, können zum Beschreiben verschiedener Elemente verwendet werden, jedoch sind die Elemente nicht durch diese Begriffe beschränkt. Diese Begriffe werden nur verwendet, um ein Element von einem anderen zu unterscheiden. Beispielsweise kann ein erstes Bauteil ein zweites Bauteil genannt werden, ohne dabei vom Umfang der vorliegenden Erfindung abzuweichen, und das zweite Bauteil kann auch auf ähnliche Weise das erste Bauteil genannt werden. Der Begriff „und/oder“ bedeutet irgendeiner aus oder eine Kombination aus einer Mehrzahl an betreffenden und beschriebenen Gegenständen.
Wenn davon gesprochen wird, dass eine bestimmte Komponente „verbunden ist mit“ oder „gekuppelt/gekoppelt/angeschlossen ist mit/an“ einer anderen Komponenten, ist zu verstehen, dass die bestimmte Komponente direkt mit der/an die anderen Komponente „verbunden ist“ oder „gekuppelt/gekoppelt/angeschlossen ist“ oder zwischen diesen eine weitere Komponenten angeordnet sein kann. Wenn im Gegensatz dazu erwähnt ist, dass eine bestimmte Komponente „direkt verbunden ist mit“ oder „direkt gekuppelt/gekoppelt/angeschlossen ist mit/an“ einer anderen Komponente, ist zu verstehen, dass zwischen diesen keine weitere Komponente angeordnet ist.
Wenn nicht besonders erwähnt oder aus dem Kontext naheliegend (z.B. nichts Gegenteiliges besonders erwähnt oder aus dem Kontext naheliegend ist), ist der hierin verwendete Begriff „etwa“ (bzw. „ungefähr“) als innerhalb einer normalen Toleranz in der Technik, z.B. innerhalb 2 Standardabweichungen vom Mittelwert, zu verstehen. „Etwa“ (bzw. „ungefähr“) kann als innerhalb von 10%, 9%, 8%, 7%, 6%, 5%, 4%, 3%, 2%, 1%, 0,5%, 0,1%, 0,05% oder 0,01% vom genannten Wert verstanden werden. Wenn nichts Gegenteiliges aus dem Kontext deutlich ist, sind alle hierin bereitgestellten Zahlenwerte durch den Begriff „etwa“ modifiziert.
Wenn nicht andersartig definiert, haben alle hierin verwendeten Begriffe (einschließlich technische und wissenschaftliche Begriffe) die gleiche Bedeutung wie von einem Fachmann in der Technik, zu welcher diese Erfindung/Offenbarung gehört, im Allgemeinen verstanden wird. Begriffe, wie z.B. Begriffe, welche allgemein verwendet werden und welche in Wörterbüchern vorhanden sind, sollten als Bedeutungen, welche mit den kontextabhängigen Bedeutungen in der Technik übereinstimmen, aufweisend interpretiert werden. Soweit nicht klar definiert, sind Begriffe in dieser Beschreibung nicht vollkommen und unverhältnismäßig als deren formale Bedeutungen zu interpretieren.
Nachstehend werden Ausführungsformen der vorliegenden Erfindung im Detail unter Bezugnahme auf die beigefügten Zeichnungen beschrieben. Beim Beschreiben der Erfindung/Offenbarung beziehen sich gleiche Bezugszeichen auf gleiche oder gleichwertige Elemente durchgehend durch die Beschreibung der Figuren und wird eine erneute Beschreibung davon weggelassen, um das Gesamtverständnis der Erfindung/Offenbarung zu erleichtern.
1 ist ein Blockdiagramm, welches eine erste Ausführungsform einer Fahrzeugnetzwerktopologie darstellt.
Wie in 1 gezeigt, kann ein ein Fahrzeugnetzwerk bildender Kommunikationsknoten ein Gateway (z.B. Netzübergangseinrichtung), ein Switch (oder Bridge; wobei in der Technik „Switch“ oder „Bridge“ z.B. auch mit Netzwerkschalter/ Netzwerkweiche / Netzwerkvermittlungsvorrichtung oder mit Netzwerkbrücke bezeichnet werden) oder ein Endknoten sein. Das Gateway 100 kann mit mindestens einem Switch 110, 110-1, 110-2, 120 und 130 verbunden sein und kann dazu eingerichtet sein, unterschiedliche Netzwerke zu verbinden. Das Gateway 100 kann beispielsweise Verbindungen zwischen einem Switch, welcher ein Steuervorrichtungsbereichs-(CAN-)Netzwerk (oder ein FlexRay-Netzwerk, ein MOST-Netzwerk oder ein LIN-Netzwerk (wobei LIN für „Local Interconnect Network“ steht) unterstützt, und einem Switch, welcher ein Ethernet-Protokoll unterstützt, unterstützen. Jeder der Switches 110, 110-1, 110-2, 120 und 130 kann mit mindestens einem der Endknoten 111, 112, 113, 121, 122, 123, 131, 132 und 133 verbunden sein. Jeder der Switches 110, 110-1, 110-2, 120 und 130 kann die Endknoten 111, 112, 113, 121, 122, 123, 131, 132 und 133 (z.B. die ihm zugeordneten Endknoten davon) miteinander verbinden und mindestens einen der Endknoten 111, 112, 113, 121, 122, 123, 131, 132 und 133, welcher mit dem Switch verbunden ist, steuern.
Jeder der Endknoten 111, 112, 113, 121, 122, 123, 131, 132 und 133 kann eine elektronische Steuereinheit (ECU), welche dazu eingerichtet ist, zahlreiche Arten von in einem Fahrzeug (z.B. Kraftfahrzeug, insbesondere Personenkraftfahrzeug) montierten Vorrichtungen zu steuern, aufweisen. Beispielsweise kann jeder der Endknoten 111, 112, 113, 121, 122, 123, 131, 132 und 133 eine ECU, welche in einer Infotainment-Vorrichtung (z.B. eine Anzeigevorrichtung, eine Navigationsvorrichtung und eine Rundumsichtmonitor-(AVM-)Vorrichtung) vorhanden ist, aufweisen.
Die das Fahrzeugnetzwerk bildenden Kommunikationsknoten (d.h. Gateways, Switches, Endknoten, etc.) können in einer Stern-Topologie, einer Bus-Topologie, einer Ring-Topologie, einer Baum-Topologie, einer Vermascht-Topologie (Englisch „mesh topology“) oder dergleichen verbunden sein. Außerdem kann jeder der das Fahrzeugnetzwerk bildenden Kommunikationsknoten das CAN-Protokoll, das FlexRay-Protokoll, das MOST-Protokoll, das LIN-Protokoll, das Ethernet-Protokoll oder dergleichen unterstützen. Ein zu dem Fahrzeugnetzwerk zugehörender Kommunikationsknoten kann wie folgt ausgestaltet sein.
2 ist ein Blockdiagramm, welches eine erste Ausführungsform eines Kommunikationsknotens, der zu einem Fahrzeugnetzwerk gehört, darstellt.
Wie in 2 gezeigt, kann ein Kommunikationsknoten 200, welcher ein Fahrzeugnetzwerk, das in z.B. 1 dargestellt ist, bildet, eine physikalische bzw. physische Schicht (kurz: PHY-Schicht) 210 und eine Steuereinrichtung 220 aufweisen. Außerdem kann der Kommunikationsknoten 200 ferner einen Regulierer (nicht gezeigt) zur Versorgung mit Energie aufweisen. Insbesondere kann die Steuereinrichtung 220 umgesetzt sein, so dass sie eine Medienzugriffssteuerung-(MAC-)Schicht aufweist. Die PHY-Schicht 210 kann dazu eingerichtet sein, Signale von einem anderen Kommunikationsknoten zu empfangen oder an den anderen Kommunikationsknoten zu übertragen. Die Steuereinrichtung 220 kann dazu eingerichtet sein, die PHY-Schicht 210 zu steuern und diverse Funktionen (z.B. eine Infotainment-Funktion oder dergleichen) durchzuführen. Die PHY-Schicht 210 und die Steuereinrichtung 220 können als ein einzelnes System auf einem Chip (bzw. Ein-Chip-System; kurz: SoC; Englisch „one system on chip“) realisiert sein oder können alternativ als separate Chips realisiert sein.
Die PHY-Schicht 210 und die Steuereinrichtung 220 können mittels einer medienunabhängigen Schnittstelle (kurz: MII; Englisch „Media Independent Interface“) 230 verbunden sein. Die MII 230 kann eine Schnittstelle, welche in IEEE 802.3 definiert ist, aufweisen und kann eine Datenschnittstelle und eine Verwaltungsschnittstelle zwischen der PHY-Schicht 210 und der Steuereinrichtung 220 aufweisen. Eine von einer reduzierten MII (RMII), einer Gigabit-MII (GMII), einer reduzierten GMII (RGMII), einer seriellen GMII (SGMII), einer 10-GMII (XGMII) kann an Stelle der MII 230 verwendet werden. Die Datenschnittstelle kann einen Sendekanal und einen Empfangskanal aufweisen, von welchen jeder ein unabhängiges Takt-, Daten- und Steuersignal aufweisen kann. Die Verwaltungsschnittstelle kann eine Zwei-Signal-Schnittstelle, wobei ein Signal für den Takt und ein Signal für die Daten ist, aufweisen.
Die PHY-Schicht 210 kann eine PHY-Schicht-Schnittstelle 211, einen PHY-Schicht-Prozessor 212 und einen PHY-Schicht-Speicher 213 aufweisen. Die Konfiguration der PHY-Schicht 210 ist nicht darauf beschränkt und die PHY-Schicht 210 kann auf zahlreiche Weisen ausgestaltet sein. Die PHY-Schicht-Schnittstelle 211 kann dazu eingerichtet sein, ein von der Steuereinrichtung 220 empfangenes Signal an den PHY-Schicht-Prozessor 212 zu senden und ein von dem PHY-Schicht-Prozessor 212 empfangenes Signal an die Steuereinrichtung 220 zu senden. Der PHY-Schicht-Prozessor 212 kann dazu eingerichtet sein, Betriebe (z.B. Prozessabläufe) der PHY-Schicht-Schnittstelle 211 und des PHY-Schicht-Speichers 213 zu steuern. Der PHY-Schicht-Prozessor 212 kann dazu eingerichtet sein, ein zu sendendes Signal zu modulieren oder ein empfangenes Signal zu demodulieren. Der PHY-Schicht-Prozessor 212 kann dazu eingerichtet sein, den PHY-Schicht-Speicher 213 zu steuern, um ein Signal einzugeben oder auszugeben. Der PHY-Schicht-Speicher 213 kann dazu eingerichtet sein, basierend auf einer Anforderung von dem PHY-Schicht-Prozessor 212 das empfangene Signal zu speichern und das gespeicherte Signal auszugeben.
Die Steuereinrichtung 220 kann dazu eingerichtet sein, unter Verwendung der MII 230 die PHY-Schicht 210 zu überwachen und zu steuern. Die Steuereinrichtung 220 kann eine Steuereinrichtungsschnittstelle 221, einen Steuereinrichtungsprozessor 222, einen Hauptspeicher 223 und einen Zusatzspeicher (Hilfsspeicher) 224 aufweisen. Der Steuereinrichtungsprozessor 222 ist eine elektrische Schaltung, welche diverse nachstehend beschriebene Funktionen ausführt. Die Ausgestaltung der Steuereinrichtung 220 ist nicht darauf beschränkt, und die Steuereinrichtung 220 kann auf zahlreiche Weisen ausgestaltet sein. Die Steuereinrichtungsschnittstelle 221 kann dazu eingerichtet sein, ein Signal von der PHY-Schicht 210 (z.B. der PHY-Schicht-Schnittstelle 211) oder einer übergeordneten Schicht bzw. Oberschicht (nicht gezeigt) zu empfangen, das empfangene Signal an den Steuereinrichtungsprozessor 222 zu senden und das von dem Steuereinrichtungsprozessor 222 empfangene Signal an die PHY-Schicht 210 oder die übergeordnete Schicht zu senden. Der Steuereinrichtungsprozessor 222 kann ferner eine unabhängige Speichersteuerungslogik oder eine integrierte Speichersteuerungslogik zum Steuern der Steuereinrichtungsschnittstelle 221, des Hauptspeichers 223 und des Zusatzspeichers 224 aufweisen. Die Speichersteuerungslogik kann umgesetzt sein, so dass sie in dem Hauptspeicher 223 und dem Zusatzspeicher 224 enthalten ist, oder kann umgesetzt sein, so dass sie in dem Steuereinrichtungsprozessor 222 enthalten ist.
Jeder von dem Hauptspeicher 223 und dem Zusatzspeicher 224 kann dazu eingerichtet sein, ein durch den Steuereinrichtungsprozessor 222 verarbeitetes Signal zu speichern, und dazu eingerichtet sein, basierend auf einer Anforderung von dem Steuereinrichtungsprozessor 222 das gespeicherte Signal auszugeben. Der Hauptspeicher 223 kann ein flüchtiger Speicher (z.B. ein RAM) sein, der dazu eingerichtet ist, temporär Daten, welche für den Betrieb des Steuereinrichtungsprozessors 222 erforderlich sind, zu speichern. Der Zusatzspeicher 224 kann ein nichtflüchtiger Speicher sein, in welchem ein Betriebssystemcode (z.B. ein Systemkern (Englisch „Kernel“) und ein Gerätetreiber) und ein Anwendungsprogrammcode zum Durchführen einer Funktion der Steuereinrichtung 220 gespeichert sein können. Ein Flashspeicher, welcher eine hohe Verarbeitungsgeschwindigkeit hat, eine Festplatte (HDD) oder ein Compact-Disk-Nur-Lese-Speicher (CD-ROM) zur Datenspeicherung großer Kapazität (bzw. zur großvolumigen Datenspeicherung) können als der nichtflüchtige Speicher verwendet werden. Der Steuereinrichtungsprozessor 222 kann typischerweise eine Logikschaltung, welche mindestens einen Prozessorkern aufweist, aufweisen. Ein Kern einer ARM-Familie (wobei ARM für „Advanced RISC Machines“ steht) oder ein Kern einer Atom-Familie kann als der Steuereinrichtungsprozessor 222 verwendet werden.
Der Kommunikationsknoten 200 kann auch lediglich die Steuereinrichtung 220 aufweisen, und die PHY-Schicht 210 kann außerhalb des Kommunikationsknotens 200 angeordnet sein. Beispielsweise kann der Kommunikationsknoten 200 wie folgt ausgestaltet sein.
3 ist ein Blockdiagramm, welches eine zweite Ausführungsform eines Kommunikationsknotens, der zu einem Fahrzeugnetzwerk gehört, darstellt.
Unter Bezugnahme auf 3 kann der darin gezeigte Kommunikationsknoten 200 die Steuereinrichtung 220 aufweisen und ferner einen Regulierer (nicht gezeigt) zur Versorgung mit Energie aufweisen. Die Steuereinrichtung 220 kann mit der PHY-Schicht 210, welche außerhalb des Kommunikationsknotens 200 angeordnet ist, verbunden sein und kann die PHY-Schicht 210 steuern. Funktionen der PHY-Schicht 210 und der Steuereinrichtung 220, welche in 3 gezeigt sind, können die gleichen oder ähnliche wie diejenigen der PHY-Schicht 210 und der Steuereinrichtung 220, welche in 2 gezeigt sind, sein.
Die PHY-Schicht 210 kann mit der Steuereinrichtung 220 mittels einer medienunabhängigen Schnittstelle (MII) 230 verbunden sein. Die MII 230 kann sich auf eine Schnittstelle, welche in IEEE 802.3 definiert ist, beziehen und kann als eine Datenschnittstelle und eine Verwaltungsschnittstelle zwischen der PHY-Schicht 210 und der Steuereinrichtung 220 eingerichtet sein. Eine von einer RMII, GMII, RGMII, SGMII und XGMII kann an Stelle der MII 230 verwendet werden. Die Datenschnittstelle kann einen Sendekanal und einen Empfangskanal aufweisen, von welchen jeder ein unabhängiges Takt-, Daten- und Steuersignal aufweisen kann. Die Verwaltungsschnittstelle kann als eine Zwei-Signal-Schnittstelle eingerichtet sein, wobei ein Signal für den Takt und ein Signal für die Daten ist.
Eine Protokollstruktur des in 1 bis 3 gezeigten Kommunikationsknotens kann wie folgt sein.
4 ist ein Blockdiagramm, welches eine erste Ausführungsform einer Protokollstruktur eines ein Fahrzeugnetzwerk bildenden Kommunikationsknotens darstellt.
Wie in 4 gezeigt, kann ein Kommunikationsknoten Schicht 1 bis Schicht 7 aufweisen. Die Schicht 1 des Kommunikationsknotens kann die PHY-Funktionen unterstützen und eine Übertragungsrate von 100 Megabit pro Sekunde (Mbps) unterstützen. Die Schicht 2 des Kommunikationsknotens kann das IEEE 802.1 Q-Protokoll, das IEEE 802.1 p-Protokoll, das IEEE 802.3-Protkoll, das Audio/Video-Bridging-(AVB-)Protokoll (z.B. das IEEE 802.1 Qav-Protokoll, das IEEE 802.1Qat-Protokoll) und dergleichen unterstützen. Die Schicht 3 des Kommunikationsknotens kann das Internetprotokoll Version 4 (IPv4), das Adressauflösungsprotokoll (Address Resolution Protocol, kurz: ARP), das Internetsteuerungsnachrichtenprotokoll Version 4 (ICMPv4), IEEE 802.1AS, IEEE 1722 und dergleichen unterstützen. Die Schicht 4 des Kommunikationsknotens kann das Übertragungssteuerungsprotokoll (TCP), das Nutzerdatagrammprotokoll (UDP), IEEE 802.1AS, IEEE 1722 und dergleichen unterstützen. Die Schichten 5 bis 7 des Kommunikationsknotens können das Diagnose-über-Internet-Protokoll (DoIP), das EthCC-Protokoll, das Dynamische-Hostkonfiguration-Protokoll (DHCP), das SD-Protokoll, das Netzwerkverwaltung-(NM-)Protokoll, IEEE 802.1AS, IEEE 1722 und dergleichen unterstützen.
Der oben beschriebene Kommunikationsknoten kann in einem Schlafmodus (z.B. Ruhezustand, beispielsweise Bereitschaftsmodus / Standby-Modus) oder einem Normalmodus (z.B. Normaler-Betrieb-Modus) arbeiten. In dem Schlafmodus kann die PHY-Schicht des Kommunikationsknotens sich in einem Aktiviert-Zustand (Enabled-Zustand) befinden und kann sich die Steuereinrichtung in einem Deaktiviert-Zustand (Disabled-Zustand) befinden. Alternativ können sich in dem Schlafmodus die PHY-Schicht und die Steuereinrichtung des Kommunikationsknotens in dem Deaktiviert-Zustand befinden. In dem Normalmodus können die PHY-Schicht und die Steuereinrichtung des Kommunikationsknotens aktiviert sein. Das heißt, dass der Normalmodus einen Zustand angeben kann, in welchem der Kommunikationsknoten aufgewacht ist. Wenn ein Aufwecksignal empfangen wird oder wenn ein spezifisches Ereignis detektiert wird, kann der Betriebsmodus des Kommunikationsknotens von dem Schlafmodus in den Normalmodus übergehen. In diesem Fall kann ein Systemhochfahrvorgang bzw. Systemhochfahrprozess (z.B. Bootvorgang des Systems, Engl.: „system booting procedure“) des Kommunikationsknotens durchgeführt werden. Der Systemhochfahrvorgang des Kommunikationsknotens kann wie folgt durchgeführt werden.
5 ist ein Blockdiagramm, welches eine zweite Ausführungsform einer Fahrzeugnetzwerktopologie darstellt.
Unter Bezugnahme auf 5 kann ein Fahrzeugnetzwerk einen ersten Switch 510, einen zweiten Switch 520, einen dritten Switch 530, einen ersten Endknoten 511, einen zweiten Endknoten 512, einen dritten Endknoten 521, einen vierten Endknoten 531 und dergleichen aufweisen. Die Switches 510, 520 und 530 können die gleichen oder ähnliche Funktionen wie die in 1 gezeigten Switches ausführen, und die Endknoten 511, 512, 521 und 531 können die gleichen oder ähnliche Funktionen wie der in 1 gezeigte Endknoten ausführen. Jeder von den Switches 510, 520 und 530 und den Endknoten 511, 512, 521 und 531 kann ausgestaltet sein, so dass er gleich oder ähnlich einem jeweilig in 2 bis 4 gezeigten Kommunikationsknoten ist.
Der erste Switch 510 kann mit dem ersten Endknoten 511 über einen Port (z.B. einen Anschluss (bspw. Schnittstellenbuchsen, Schnittstellenstecker)) P11 verbunden sein, mit dem zweiten Endknoten 512 über einen Port P12 verbunden sein und mit dem zweiten Switch 520 über einen Port P13 verbunden sein. Die Kommunikation zwischen dem ersten Switch 510 und dem zweiten Switch 520 kann mittels einer Schnittstelle unter der MII, RMII, GMII, RGMII, SGMII und XGMII durchgeführt werden. Der zweite Switch 520 kann mit dem ersten Switch 510 über einen Port P21 verbunden sein, mit dem dritten Endknoten 521 über einen Port P22 verbunden sein und mit dem dritten Switch 530 über einen Port P23 verbunden sein. Die Kommunikation zwischen dem zweiten Switch 520 und dem dritten Switch 530 kann mittels einer Schnittstelle unter der MII, RMII, GMII, RGMII, SGMII und XGMII durchgeführt werden. Der dritte Switch 530 kann mit dem zweiten Switch 520 über einen Port P31 verbunden sein und kann mit dem vierten Endknoten 531 über einen Port P32 verbunden sein.
Der erste Endknoten 511 kann in dem Schlafmodus arbeiten und kann ein Ereignis (z.B. ein lokales Ereignis) detektieren. Falls ein Ereignis detektiert wird, kann der erste Endknoten 511 einen Systemhochfahrvorgang durchführen. Daher kann der Betriebsmodus des ersten Endknotens 511 von dem Schlafmodus in den Normalmodus übergehen. Das heißt, dass der erste Endknoten 511 aufgeweckt werden kann. Danach kann der erste Endknoten 511 ein Aufwecksignal übertragen. Das durch den ersten Endknoten 511 übertragene Aufwecksignal kann in den Port P11 des ersten Switchs 510 eingegeben werden. Wenn der Port P11 das Aufwecksignal empfängt, kann der erste Switch 510 einen Systemhochfahrvorgang durchführen.
6 ist ein Zeitablaufdiagramm, welches eine Ausführungsform eines Systemhochfahrvorgangs, der an einem Kommunikationsknoten durchgeführt wird, darstellt.
Bezugnehmend auf 6 kann der Systemhochfahrvorgang an einem Switch (oder einem Endknoten oder einem Gateway) durchgeführt werden und einen Signaldetektionsschritt S510, einen Energiezufuhrschritt S520, einen Energiestabilisierungsschritt S530, einen Phasenregelkreis-(PLL-)Schritt S540 (wobei PLL vom Englischen „phase locked loop“ abgeleitet ist), einen Switch-Kern-Hochfahren-Schritt S550, einen PHY-Kodierung-Schritt S560, einen Switcheinstellung-Kodierung-Schritt S570, einen Signalübertragungsschritt S580 und dergleichen aufweisen. In dem Schritt S510 kann beispielsweise Energie an den Switch geliefert werden und kann die Steuereinrichtung (z.B. (Switch-)Kern (im Englischen „(switch) core“ genannt")) des Switchs aktiviert werden, wenn ein Aufwecksignal von einem anderen Kommunikationsknoten (z.B. einem Endknoten) empfangen wird oder ein spezifisches Ereignis detektiert wird. Danach kann der Switch Signale über die PHY-Verbindung übertragen, nachdem ein Kodierungsvorgang (z.B. die Schritte S550, S560 und S570) durchgeführt wurde.
Der oben beschriebene Systemhochfahrvorgang kann innerhalb eines Maximums von 150 Millisekunden abgeschlossen werden, wenn der Switch (oder ein Endknoten oder ein Gateway) der in 2 gezeigte Kommunikationsknoten ist (d.h. der Fall, in welchem die PHY-Schicht innerhalb des Switchs angeordnet ist). Demgegenüber kann der Systemhochfahrvorgang innerhalb eines Maximums von 200 ms abgeschlossen werden, wenn der Switch (oder ein Endknoten oder ein Gateway) der in 3 gezeigte Kommunikationsknoten ist (d.h. der Fall, in dem die PHY-Schicht außerhalb des Switchs angeordnet ist).
Da der Kommunikationsknoten eine gewisse Zeit braucht, um sein System hochzufahren, wie oben beschrieben, dauert es eine Zeit, die anderen Endknoten 512, 521 und 531 aufzuwecken, nachdem der erste Endknoten 511 aufgewacht ist.
7 ist ein Sequenzdiagramm, welches einen Vorgang des Übertragens eines Aufwecksignals in dem in 5 gezeigten Fahrzeugnetzwerk darstellt.
Unter Bezugnahme auf 7 kann der erste Endknoten 511 in Schritt S700 ein Ereignis (z.B. ein lokales Ereignis) detektieren. Falls ein Ereignis detektiert wird, kann der erste Endknoten 511 einen Systemhochfahrvorgang durchführen. Der erste Endknoten 511 kann nach dem Aufwachen ein Aufwecksignal in Schritt S710 senden. Das durch den ersten Endknoten 511 gesendete Aufwecksignal kann in den Port P11 eingegeben werden. Der erste Switch 510 kann das Aufwecksignal von dem ersten Endknoten 511 empfangen und einen Systemhochfahrvorgang durchführen. Wie oben beschrieben, kann es 150 ms oder 200 ms dauern, um den ersten Switch 510 hochzufahren (z.B. einen Bootvorgang des ersten Switchs 510 abzuschließen).
In Schritt S720 kann der erste Switch 510 ebenfalls ein Aufwecksignal senden. Das Aufwecksignal kann in einer Rundsenden-Weise (bzw. Broadcast-Weise; Engl.: „broadcast manner“) übertragen werden. Beispielsweise kann das Aufwecksignal durch die Ports P12 und P13 des ersten Switchs 510 gesendet werden.
Der zweite Endknoten 512 kann das Aufwecksignal von dem ersten Switch 510 empfangen und einen Systemhochfahrvorgang (d.h. den in 6 gezeigten Systemhochfahrvorgang) basierend auf dem Aufwecksignal durchführen. Wie zuvor beschrieben, kann das Hochfahren des Systems bzw. der System-Boot (nachfolgend nur noch kurz „Hochfahren des Systems“; Engl. „system booting“) des zweiten Endknotens 512 verzögert sein, da das Hochfahren des Systems des ersten Switchs 510 zeitaufwändig ist.
Der zweite Switch 510 kann das Aufwecksignal von dem ersten Switch 510 über den Port P21 empfangen und kann einen Systemhochfahrvorgang (d.h. den in 6 gezeigten Systemhochfahrvorgang) basierend auf dem Aufwecksignal durchführen, um in dem Normalmodus zu arbeiten. Wie zuvor beschrieben, kann das Hochfahren des Systems des zweiten Switchs 520 verzögert sein, da das Hochfahren des Systems des ersten Switchs 510 zeitaufwändig ist.
Bis zu 150 ms oder 200 ms können erforderlich sein, um den Systemhochfahrvorgang durchzuführen. Nach dem Hochfahren seines Systems kann in Schritt S730 der zweite Switch 520 ebenfalls ein Aufwecksignal senden. Das Aufwecksignal kann in einer Rundsenden-Weise übertragen werden. Beispielsweise kann das Aufwecksignal über die Ports P22 und P23 des zweiten Switchs 520 gesendet werden.
Der dritte Endknoten 521 kann das Aufwecksignal von dem zweiten Switch 520 empfangen und einen Systemhochfahrvorgang (d.h. den in 6 gezeigten Systemhochfahrvorgang) basierend auf dem Aufwecksignal durchführen, um in dem Normalmodus zu arbeiten. Da das Hochfahren des Systems des ersten und des zweiten Switchs 510 und 520 zeitaufwändig ist, kann das Hochfahren des Systems des dritten Endknotens 521 im Vergleich zu dem ersten Endknoten und zweiten Endknoten weiter verzögert sein.
Der dritte Switch 530 kann das Aufwecksignal von dem zweiten Switch 520 über den Port P31 empfangen und einen Systemhochfahrvorgang (d.h. den in 6 gezeigten Systemhochfahrvorgang) basierend auf dem Aufwecksignal durchführen, um in dem Normalmodus zu arbeiten. Bis zu 150 ms oder 200 ms können erforderlich sein, um den Systemhochfahrvorgang durchzuführen.
In Schritt S740 kann der dritte Switch 530 ebenfalls ein Aufwecksignal senden. Das Aufwecksignal kann in einer Rundsenden-Weise übertragen werden. Beispielsweise kann das Aufwecksignal über den Port P32 des dritten Switchs 530 gesendet werden. Der vierte Endknoten 531 kann das Aufwecksignal von dem dritten Switch 530 empfangen und einen Systemhochfahrvorgang (d.h. den in 6 gezeigten Systemhochfahrvorgang) basierend auf dem Aufwecksignal durchführen, um in dem Normalmodus zu arbeiten. Da das Hochfahren des Systems des ersten, des zweiten und des dritten Switchs 510, 520 und 530 zeitaufwändig ist, kann das Hochfahren des Systems des vierten Endknotens 531 im Vergleich zu dem ersten, dem zweiten und dem dritten Endknoten weiter verzögert sein.
Im Schritt S750 kann der aufgewachte erste Endknoten 511 eine Nachricht erzeugen und die Nachricht in einer Rundsenden-Weise übertragen (S750). Ein Aufweckgrund, der durch die Nachricht angegeben wird, kann als Beispiel folgendes umfassen:

- ein Türvorgang (z.B. Tür offen (bspw. Türöffnungsbetätigung), Tür geschlossen (bspw. Türschließbetätigung)),
- ein Telematikvorgang (z.B. ferngesteuerter Start bzw. Fernstart),
- ein Medienbetrieb
- ein Energiemodus-Übergang des Fahrzeugs (z.B. ACC, IGN (bspw. Zündschalterstellungsänderung auf Stellung „ACC“, „IGN“, etc.)), und
- eine Diebstahldetektion.

Im Fall, dass die Nachricht, welche einen Aufweckgrund angibt, übertragen wird, bevor ein anderer in dem Fahrzeugnetzwerk vorhandener Kommunikationsknoten (z.B. der erste Switch 510, der zweite Switch 520, der dritte Switch 530, der zweite Endknoten 512, der dritte Endknoten 521, der vierte Endknoten 531 oder dergleichen) aufgeweckt wurde, kann die Nachricht in Schritt S760 nicht an dem anderen Kommunikationsknoten empfangen werden. Als ein Ergebnis kann der andere Kommunikationsknoten keine Kenntnis über seinen Aufweckgrund haben. Die Nachricht, welche den Aufweckgrund angibt, kann daher (erst) übertragen werden, nachdem alle Kommunikationsknoten, die das Fahrzeugnetzwerk bilden, aufgeweckt wurden. Jedoch kann eine Zeit, welche es braucht, alle Kommunikationsknoten, die das Fahrzeugnetzwerk bilden, aufzuwecken, in Abhängigkeit von dem Aufbau des Fahrzeugnetzwerks variieren. Daher kann in einigen Fällen die Nachricht, welche den Aufweckgrund angibt, an einige Kommunikationsknoten nicht übertragen werden.
8 ist ein konzeptionelles Diagramm, welches eine Topologie eines Fahrzeugnetzwerks gemäß einer Ausführungsform der vorliegenden Erfindung darstellt. Die Kommunikationsknoten, welche in 8 gezeigt sind, können Kommunikationsknoten sein, welche jeweilig die Funktionen des ersten Switchs 510, des zweiten Switchs 520 und des dritten Switchs 530, welche in 5 gezeigt sind, ausführen. In der folgenden Beschreibung von 8 wird eine zu 5 redundante Beschreibung weggelassen.
Unter Bezugnahme auf 8 kann ein Kommunikationsknoten eine Medienzugriffssteuerung(MAC)-Schicht, eine physikalische bzw. physische (PHY-)Schicht, eine Mehrzahl von Ports (z.B. Anschlüssen (bspw. Schnittstellenbuchsen, Schnittstellenstecker) des Kommunikationsknotens), welche mit der PHY-Schicht verbunden sind, und mindestens einen Schalter zum Verwalten von Verbindungen zwischen den Ports aufweisen. Beispielsweise kann der erste Switch 810 eine MAC-Schicht MC1, eine PHY-Schicht PH1, Ports P11, P12 und P13, einen Schalter SW11 und einen Schalter SW12 aufweisen. Die PHY-Schicht PH1 kann Signale, welche durch die Ports P11, P12 und P13 empfangen werden, verarbeiten und kann ein Verarbeitungsergebnis an die MAC-Schicht MC1 übertragen. Die PHY-Schicht PH1 kann außerdem unter der Steuerung durch die MAC-Schicht MC1 arbeiten. Die PHY-Schicht PH1 kann Signale von einem ersten Endknoten 811 und einem zweiten Endknoten 812 über den Port P11 und den Port P12 empfangen. Die PHY-Schicht PH1 kann ein Signal an den zweiten Switch 820 über den Port P13 senden. Die PHY-Schicht PH1 kann Signale an die Schalter SW11 und SW12 anlegen. Die EIN/AUS-Zustände (z.B. Leitend/Nichtleitend-Zustände) der Schalter SW11 und SW12 können in Abhängigkeit davon, ob das Signal der PHY-Schicht PH1 angelegt ist oder ob nicht, geändert (z.B. umgeschaltet) werden.
Der Schalter SW11 kann eine elektrische Verbindung zwischen dem Port P11 und dem Port P12 aktivieren oder deaktivieren (z.B. einschalten oder ausschalten). Der Schalter SW12 kann eine elektrische Verbindung zwischen dem Port P12 und dem Port P13 aktivieren oder deaktivieren (z.B. einschalten oder ausschalten). Die PHY-Schicht PH1 des ersten Switchs 810 kann die EIN/AUS-Zustände der Schalter SW11 und SW12 durch Anlegen von Signalen an die Schalter SW11 und SW12 ändern.
Der zweite Switch 820 kann einen Schalter SW21 und einen Schalter SW22 aufweisen. Der Schalter SW21 kann eine elektrische Verbindung zwischen dem Port P21 und dem Port P22 aktivieren oder deaktivieren. Der Schalter SW22 kann eine elektrische Verbindung zwischen dem Port P22 und dem Port P23 aktivieren oder deaktivieren. Die PHY-Schicht PH2 des zweiten Switchs 820 kann die EIN/AUS-Zustände der Schalter SW21 und SW22 durch Anlegen von Signalen an die Schalter SW21 und SW22 ändern.
Der dritte Switch 830 kann einen Schalter SW31 aufweisen. Der Schalter SW31 kann eine elektrische Verbindung zwischen dem Port P31 und dem Port P32 aktivieren oder deaktivieren. Die PHY-Schicht PH3 des dritten Switchs 830 kann die EIN/AUS-Zustände des Schalters SW31 durch Anlegen von Signalen an den Schalter SW31 ändern.
Wenn die Switches 810, 820 und 830 sich in dem Schlafmodus befinden, können die Schalter SW11 - SW 31 sich in einem EIN-Zustand befinden. Dementsprechend können die PHY-Schichten der Switches 810, 820 und 830 elektrisch miteinander verbunden sein. Wenn der erste Endknoten 811 ein Aufwecksignal sendet, kann das Aufwecksignal in den Port P11 des ersten Switchs 810 eingegeben werden. Da zu dieser Zeit die Schalter SW11, SW12, SW21, SW22 und SW31 sich im EIN-Zustand befinden können, kann das Aufwecksignal an die anderen Ports P12, P13, P21, P22, P23, P31 und P32 übertragen (weitergeleitet) werden, bevor das Hochfahren des Systems der Switches 810, 820 und 830 abgeschlossen ist. Daher kann das in den Port P11 des ersten Switchs eingegebene Aufwecksignal auch an den zweiten Switch und den dritten Switch übertragen werden.
Das Aufwecksignal kann an die Endknoten 812, 821 und 832, welche jeweilig zugeordnet mit den Ports P12, P22 und P32 verbunden sind, über die Ports P12, P22 und P32 übertragen werden. Bevor das Hochfahren des Systems der Switches 810, 820 und 830 durchgeführt wird, kann dementsprechend das Aufwecksignal an den zweiten Endknoten 812, den dritten Endknoten 821 und den vierten Endknoten 831 übertragen werden. Der zweite Endknoten 812, der dritte Endknoten 821 und der vierte Endknoten 831 können den Systemhochfahrvorgang nahezu simultan durchführen.
Die Schalter SW11 - SW31 können nach dem Hochfahren des Systems der Switches 810, 820 und 830 in den AUS-Zustand geschaltet werden. Beispielsweise kann die PHY-Schicht PH1 des ersten Switchs 810 Signale an die Schalter SW11 und SW12 anlegen, nachdem das Hochfahren des Systems des ersten Switchs 810 abgeschlossen ist, und die Schalter SW11 und SW 12 können in den AUS-Zustand geschaltet werden. Die PHY-Schicht PH2 des zweiten Switchs 820 kann Signale an die Schalter SW21 und SW22 anlegen, nachdem das Hochfahren des Systems des zweiten Switchs 820 abgeschlossen ist, und die Schalter SW21 und SW 22 können in den AUS-Zustand geschaltet werden. Außerdem kann die PHY-Schicht PH3 des dritten Switchs 830 den Schalter SW31 in den AUS-Zustand schalten durch Anlegen eines Signals an den Schalter SW31, nachdem das Hochfahren des Systems des dritten Switchs 830 abgeschlossen ist.
Wenn die Schalter SW11 und SW12 sich im AUS-Zustand befinden, können die Ports P11, P12 und P13 des ersten Switchs 810 elektrisch getrennt sein. Folglich kann der erste Switch 810 Signale jeweils an die Ports P11, P12 und P13 auf voneinander unabhängiger Weise anlegen. Außerdem kann der erste Switch 810 Signale jeweilig an den ersten Endknoten 811 und den zweiten Endknoten 812 voneinander unabhängig senden. Außerdem kann der Switch 810 Signale jeweilig an den ersten Endknoten 811 und den zweiten Endknoten 812 voneinander unabhängig senden.
Wenn die Schalter SW21 und SW 22 sich im AUS-Zustand befinden, können die Ports P21, P22 und P23 des zweiten Switchs 820 elektrisch getrennt sein. Folglich kann der zweite Switch 820 Signale jeweils an die Ports P21, P22 und P23 auf voneinander unabhängiger Weise anlegen.
Wenn der Schalter SW31 sich im AUS-Zustand befindet, kann der Port P31 des dritten Switchs 830 elektrisch getrennt sein. Folglich kann der dritte Switch 830 Signale jeweils an die Ports P31 und P32 auf voneinander unabhängiger Weise anlegen.
9 ist ein Zeitablaufdiagramm, welches Zustände von Schaltern im Vergleich mit dem in 6 gezeigten Systemhochfahrvorgang darstellt. Beim Beschreiben der Ausführungsform von 9 wird die Beschreibung, welche zu derjenigen von 6 redundant ist, weggelassen. Nachstehend wird als ein Bespiel ein Fall für den ersten Switch 810 beschrieben.
Unter Bezugnahme auf 9 kann der erste Switch 810 ein Aufwecksignal von dem ersten Endknoten 811 aus empfangen und einen Systemhochfahrvorgang durchführen. Wenn der Systemhochfahrvorgang des ersten Switchs 810 abgeschlossen ist, kann die PHY-Schicht PH1 ein durch die Ports P11, P12 und P13 zu übertragendes Signal erzeugen (S560). Wenn der Systemhochfahrvorgang abgeschlossen ist, kann die PHY-Schicht PH1 unter der Steuerung durch die MAC-Schicht MC1 das Signal an die Schalter SW11 und SW12 anlegen. Wenn das Signal an die Schalter SW11 und S12 angelegt wird, können die Schalter SW11 und SW12 in den AUS-Zustand geschaltet werden. Wenn der erste Switch 810 aufwacht und in den Normalmodus eintritt, können die Schalter SW11 und S12 daher die elektrischen Verbindungen zwischen den Ports P11, P12 und P13 deaktivieren bzw. abschalten. Der erste Switch 810 kann dann Signale durch die Ports P11, P12 und P13 unabhängig voneinander übertragen.
Nachstehend werden Schaltungskonfigurationen der Schalter SW11, SW12, SW21, SW22 und SW 31 beschrieben. In der folgenden Beschreibung wird der Schalter SW11 zwischen dem Port P11 und dem Port 12 der Einfachheit halber als ein Beispiel beschrieben. Die nachstehend beschriebenen Ausführungsformen können auch auf die anderen Schalter SW12, SW21, SW22 und SW31 angewendet werden.
10 ist ein Schaltbild, welches eine erste Ausführungsform des Schalters SW11 zeigt.
Unter Bezugnahme auf 10 kann der Schalter SW 11 einen Transistor TR0, welcher den Port P11 und den Port P12 verbindet, aufweisen. Der Transistor TRO kann ein P-Kanal-Metall-Oxid-Silizium-Feldeffekttransistor (MOSFET) sein. Jedoch ist die Ausführungsform nicht darauf beschränkt, und der Transistor TR0 kann eine andere Art von Transistor sein.
Ein Drain (z.B. Drain-Anschluss; gekennzeichnet mit „D“) des Transistors TR0 kann mit dem Port P12 verbunden sein. Eine Source (z.B. Source-Anschluss; gekennzeichnet mit „S“) des Transistors TR0 kann mit dem Port P11 verbunden sein. Ein Widerstand R kann zwischen einem Gate (z.B. Gate-Anschluss; gekennzeichnet mit „G“) des Transistors TR0 und einer Masseelektrode (z.B. Erdungselektrode / eine ein elektrisches Massepotential bereitstellende Elektrode) verbunden sein. Wenn kein Signal an das Gate des Transistors TR0 eingegeben wird, kann dadurch ein Gate-Potential des Transistors Tr0 gleich einem Massepotential sein. Beispielsweise wenn das Aufwecksignal von dem ersten Endknoten 811 an den Port P11 eingegeben wird, kann das Potential der Source erhöht sein. Ein Potentialunterschied zwischen dem Gate und der Source wird zu einem negativen Wert, so dass ein Strom von der Source zum Drain des Transistors TR0 fließen kann. Das Aufwecksignal kann daher von dem Port P11 an den Port P12 übertragen werden.
Wenn das Hochfahren des Systems des ersten Switchs 810 abgeschlossen ist, kann die PHY-Schicht PH1 ein Signal an das Gate des Transistors TR0 anlegen. Wenn ein Strom an den Widerstand R angelegt wird, kann ein Potentialunterschied über dem Widerstand R erzeugt werden. Ein positives Potential kann daher an das Gate des Transistors TR0 angelegt werden. Sogar falls ein Signal an den Port P11 angelegt ist, kann in diesem Fall der Potentialunterschied zwischen dem Gate und der Source nicht kleiner als ein Referenzpotentialunterschied werden. Daher kann der Transistor TR0 die elektrische Verbindung zwischen dem Port P11 und dem Port P12 deaktivieren bzw. abschalten.
11 ist ein Schaltbild, welches eine zweite Ausführungsform des Schalters SW11 zeigt.
Unter Bezugnahme auf 11 kann der Schalter SW11 einen (z.B. ersten) Transistor TR01 und einen (z.B. zweiten) Transistor TR02, welche den Port P11 und den Port P12 verbinden, aufweisen. Jeder von den Transistoren TR01 und TR02 kann ein P-Kanal-MOSFET sein. Die Ausführungsform ist jedoch nicht darauf beschränkt, und jeder der Transistoren TR01 und TR02 kann eine andere Art von Transistor sein.
Ein Drain des Transistors TR01 kann mit dem Port P12 verbunden sein. Eine Source des Transistors TR01 kann mit dem Port P11 verbunden sein. Ein Strom kann von der Source zum Drain in dem Transistor TR01 fließen, wenn der Transistor TR01 ein P-Kanal-MOSFET ist. Dadurch kann der Transistor TR01 ein in den Port P11 eingegebenes Signal an den Port P12 übertragen.
Wiederum kann ein Drain des Transistors TR02 mit dem Port P11 verbunden sein. Eine Source des Transistors TR02 kann mit dem Port P12 verbunden sein. Ein Strom kann von der Source zum Drain in dem Transistor TR02 fließen, wenn der Transistor TR02 ein P-Kanal-MOSFET ist. Dadurch kann der Transistor TR02 ein in den Port P12 eingegebenes Signal an den Port P11 übertragen. Das heißt, dass es möglich ist, Signale in beide Richtungen zwischen den Ports P11 und P12 zu übertragen, da der Schalter SW11 die Transistoren TR01 und TR02 aufweist.
Wenn das Hochfahren des Systems des ersten Switchs 810 abgeschlossen ist, kann die PHY-Schicht PH1 ein Signal an das Gate des Transistors TR01 und das Gate des Transistors TR02 anlegen. Wenn ein Strom an den Widerstand R zugeführt wird, kann ein Potentialunterschied über dem Widerstand R erzeugt werden. Daher kann ein positives Potential an das Gate des Transistors TR01 und das Gate des Transistors TR02 angelegt werden. Sogar falls ein Signal an den Port P11 oder den Port P12 angelegt wird, können der Transistor TR01 und der Transistor TR02 in diesem Fall einen Strom nicht durchlassen. Daher können der Transistor TR01 und der Transistor TR02 die elektrische Verbindung zwischen dem Port P11 und dem Port P12 deaktivieren bzw. abschalten.
12 ist ein Schaltbild, welches eine dritte Ausführungsform des Schalters SW11 zeigt.
Unter Bezugnahme auf 12 kann der Schalter SW11 einen ersten Sub-Schalter zum Empfangen eines Signals von der PHY-Schicht PH1 und einen zweiten Sub-Schalter zum Steuern der elektrischen Verbindung zwischen dem Port P11 und dem Port P12 gemäß dem EIN/AUS-Zustand des ersten Sub-Schalters aufweisen. Der erste Sub-Schalter kann ein (z.B. erster) Transistor TR1 sein, und der zweite Sub-Schalter kann ein (z.B. zweiter) Transistor TR2 sein. Der Transistor TR1 kann ein N-Kanal-MOSFET sein, und der Transistor TR2 kann ein P-Kanal-MOSFET sein.
Das Signal der PHY-Schicht PH1 kann an ein Gate des Transistors TR1 angelegt werden. Ein Drain des Transistors TR1 kann mit einer Energiequelle zum Anlegen eines Drain-Potentials V_DD verbunden sein. Eine Source des Transistors TR1 kann mit einem Gate des Transistors TR2 verbunden sein. Ein Widerstand R kann zwischen der Source des Transistors TR1 und einer Masseelektrode bereitgestellt sein. Der Widerstand kann zwischen dem Gate des Transistors TR2 und der Masseelektrode angeordnet sein. Eine Source des Transistors TR2 kann mit dem Port P11 verbunden sein. Außerdem kann ein Drain des Transistors TR2 mit dem Port P12 verbunden sein.
Wenn der Transistor TR1 ein N-Kanal-MOSFET ist, kann ein Strom nicht durch den Transistor TR1 fließen (z.B. ein Stromfluss durch TR1 gesperrt sein), wenn nicht ein Signal an das Gate des Transistors TR1 angelegt ist. Das Gate-Potential des Transistors TR2 kann gleich dem Massepotential sein. Wenn der Transistor TR2 ein P-Kanal-MOSFET ist, dann kann ein Strom von der Source zum Drain des Transistors TR2 fließen, falls ein Signal an den Port P11 angelegt wird. Der Transistor TR2 kann daher ein in den Port P11 eingegebenes Signal an den Port P12 übertragen.
Wenn andererseits ein Signal an das Gate des Transistors TR1 angelegt wird, kann ein Strom vom Drain zur Source des Transistors TR1 fließen. Als ein Ergebnis davon kann ein positives Potential an das Gate des Transistors TR2 angelegt werden. Falls der Transistor TR2 ein P-Kanal-MOSFET ist, kann ein Strom nicht durch den Transistor TR2 fließen (z.B. ein Stromfluss durch TR2 gesperrt sein), da das positive Potential an das Gate des Transistors TR2 angelegt ist. Daher kann der Transistor TR2 die Verbindung zwischen dem Port P11 und dem Port P12 deaktivieren bzw. abschalten.
Wenn das Gate-Potential des Transistors TR2 durch den Transistor TR1 eingestellt wird, wie in 12 dargestellt, kann das Gate-Potential des Transistors TR2 auf einfache Weise durch einen Stromverstärkungseffekt des Transistors TR1 eingestellt werden, sogar falls nur ein Signal geringer Stärke in das Gate des Transistors TR1 eingegeben wird.
13 ist ein Schaltbild, welches eine vierte Ausführungsform des Schalters SW11 zeigt.
Unter Bezugnahme auf 13 kann der Schalter SW11 einen ersten Sub-Schalter und einen zweiten Sub-Schalter zum Steuern der elektrischen Verbindung zwischen dem Port P11 und dem Port P12 gemäß dem EIN/AUS-Zustand des ersten Sub-Schalters aufweisen. Der erste Sub-Schalter kann ein (z.B. erster) Transistor TR1 sein, und der zweite Sub-Schalter kann einen (z.B. zweiten) Transistor TR2 und einen (z.B. dritten) Transistor TR3 aufweisen. Der Transistor TR1 kann ein N-Kanal-MOSFET sein, und die Transistoren TR2 und TR3 können P-Kanal-MOSFETs sein.
Ein Signal der PHY-Schicht PH1 kann an ein Gate des Transistors TR1 angelegt werden. Ein Drain des Transistors TR1 kann mit einer Energiequelle zum Anlegen eines Drain-Potentials V_DD verbunden sein. Eine Source des Transistors TR1 kann mit einem Gate des Transistors TR2 und einem Gate des Transistors TR3 verbunden sein. Ein Widerstand R kann zwischen der Source des Transistors TR1 und einer Masseelektrode bereitgestellt sein. Der Widerstand kann zwischen dem Gate des Transistors TR2 und der Masseelektrode angeordnet sein. Der Widerstand kann zwischen dem Gate des Transistors TR3 und der Masseelektrode angeordnet sein. Die Source des Transistors TR2 kann mit dem Port P11 verbunden sein. Der Drain des Transistors TR2 kann mit dem Port P12 verbunden sein. Eine Source des Transistors TR3 kann mit dem Port P12 verbunden sein. Der Drain des Transistors TR3 kann mit dem Port P11 verbunden sein.
Wenn der Transistor TR1 ein N-Kanal-MOSFET ist, kann ein Strom nicht durch den Transistor TR1 fließen (z.B. ein Stromfluss durch TR1 gesperrt sein), wenn nicht ein Signal an das Gate des Transistors TR1 angelegt ist. Das Gate-Potential des Transistors TR2 und das Gate-Potential des Transistors TR3 können gleich dem Massepotential sein. Wenn der Transistor TR2 ein P-Kanal-MOSFET ist, dann kann ein Strom von der Source zum Drain des Transistors TR2 fließen, falls ein Signal an den Port P11 angelegt wird. Der Transistor TR2 kann dadurch ein in den Port P11 eingegebenes Signal an den Port P12 übertragen. Wenn der Transistor TR3 ein P-Kanal-MOSFET ist, dann kann ein Strom von der Source zum Drain des Transistors TR3 fließen, falls ein Signal an den Port P12 angelegt wird. Der Transistor TR3 kann dadurch ein in den Port P12 eingegebenes Signal an den Port P11 übertragen. Das heißt, dass es möglich ist, Signale in beide Richtungen zwischen den Ports P11 und P12 zu übertragen, da der Schalter SW11 die Transistoren TR2 und TR3 aufweist.
Wenn andererseits ein Signal an das Gate des Transistors TR1 angelegt wird, kann ein Strom vom Drain zur Source des Transistors TR1 fließen. Ein positives Potential kann dadurch an das Gate des Transistors TR2 und das Gate des Transistors TR3 angelegt werden. Falls der Transistor TR2 ein P-Kanal-MOSFET ist, kann ein Strom nicht durch den Transistor TR2 fließen (z.B. ein Stromfluss durch TR2 gesperrt sein), da das positive Potential an das Gate des Transistors TR2 angelegt ist. Falls der Transistor TR3 ein P-Kanal-MOSFET ist, kann gleichermaßen ein Strom nicht durch den Transistor TR3 fließen (z.B. ein Stromfluss durch TR3 gesperrt sein), da das positive Potential an das Gate des Transistors TR3 angelegt ist. Daher können der Transistor TR2 und der Transistor TR3 die Verbindung zwischen dem Port P11 und dem Port P12 deaktivieren bzw. abschalten.
Wenn das Gate-Potential des Transistors TR2 und das Gate-Potential des Transistors TR3 durch den Transistor TR1 eingestellt wird, wie in 13 dargestellt, können das Gate-Potential des Transistors TR2 und das Gate-Potential des Transistors TR3 auf einfache Weise durch einen Stromverstärkungseffekt des Transistors TR1 eingestellt werden, sogar falls nur ein Signal geringer Stärke in das Gate des Transistors TR1 eingegeben wird.
14 ist ein Sequenzdiagramm, welches einen Vorgang des Übertragens eines Aufwecksignals in einem Fahrzeugnetzwerk gemäß einer Ausführungsform der vorliegenden Erfindung zeigt.
In Schritt S810 kann der erste Endknoten 811 ein Ereignis detektieren. Der erste Endknoten 811 kann ein Ereignis detektieren und einen Systemhochfahrvorgang durchführen.
In Schritt S820 kann der erste Endknoten 811 ein Aufwecksignal senden. Das durch den ersten Endknoten 811 gesendete Aufwecksignal kann in den Port P11 des ersten Switchs 810 eingegeben werden. Wenn der erste Endknoten 811 das Aufwecksignal sendet, können die Switches SW11, SW12, SW21, SW22 und SW31 sich in einem EIN-Zustand befinden. Das durch den ersten Endknoten 811 gesendete Aufwecksignal kann durch die Ports P11, P12, P13, P21, P22, P23, P31 und P32 der Switches 810, 820 und 830 übertragen werden. Der zweite Endknoten 812, der dritte Endknoten 821 und der vierte Endknoten 831 können das Aufwecksignal empfangen. Da die Ports P11, P12, P13, P21, P22, P23, P31 und P32 der Switches 810, 820 und 830 elektrisch durch die Schalter SW11, SW12, SW21, SW22 und SW31 verbunden sind, können der erste Endknoten 811, der zweite Endknoten 812, der dritte Endknoten 821 und der vierte Endknoten 831 das Aufwecksignal nahezu simultan erhalten. Ferner können der erste Endknoten 811, der zweite Endknoten 812, der dritte Endknoten 821 und der vierte Endknoten 831 den Systemhochfahrvorgang nahezu simultan durchführen.
In Schritt S830 kann der erste Endknoten 811 eine Nachricht übertragen. Die Nachricht kann eine Nachricht sein, welche einen Aufweckgrund angibt. Wenn der erste Endknoten 811 die Nachricht überträgt, können die Schalter SW11, SW12, SW21, SW22 und SW31 sich in dem EIN-Zustand befinden. Daher kann die durch den ersten Endknoten 811 gesendete Nachricht durch die Ports P11, P12, P13, P21, P22, P23, P31 und P32 der Switches 810, 820 und 830 übertragen werden. Der zweite Endknoten 812, der dritte Endknoten 821 und der vierte Endknoten 831 können die Nachricht empfangen. Da die Ports P11, P12, P13, P21, P22, P23, P31 und P32 der Switches 810, 820 und 830 elektrisch durch die Schalter SW11, SW12, SW21, SW22 und SW31 verbunden sind, können der erste Endknoten 811, der zweite Endknoten 812, der dritte Endknoten 821 und der vierte Endknoten 831 diese Nachricht nahezu simultan erhalten. Da außerdem die Nachricht ohne das Hochfahren des Systems der Switches 810, 820 und 830 übertragen wird, kann die durch den ersten Endknoten 811 gesendete Nachricht an den anderen Endknoten 812, 821 und 831 ohne das Verlieren der Nachricht übertragen werden. Die Endknoten 812, 821 und 831 können den Grund für das Aufwecken aus der empfangenen Nachricht ermitteln.
In Schritt S840 können die Switches 810, 820 und 830 die Schalter in den AUS-Zustand schalten. Der erste Switch 810 kann die Schalter SW11 und SW12 in den AUS-Zustand schalten. Wenn die Schalter SW11 und SW12 in den AUS-Zustand geschaltet sind, können die Ports P11, P12 und P13 elektrisch voneinander getrennt sein. Der zweite Switch 820 kann die Schalter SW21 und SW22 in den AUS-Zustand schalten. Wenn die Schalter SW21 und SW22 in den AUS-Zustand geschaltet sind, können die Ports P21, P22 und P23 elektrisch voneinander getrennt sein. Der dritte Switch 830 kann den Schalter SW31 in den AUS-Zustand schalten. Wenn der Schalter SW31 in den AUS-Zustand geschaltet ist, können die Ports P31 und P32 elektrisch voneinander getrennt sein.
In Schritten S850 und S860 kann der erste Endknoten 811 zusätzlich das Aufwecksignal und Nachricht senden, nachdem die Schalter der Switches in den AUS-Zustand geschaltet wurden. Der Grund dafür, dass der erste Endknoten 811 weiter (z.B. erneut) das Aufwecksignal und die Nachricht sendet, ist, dass ein Kanal eine PHY-Schicht verwendet, welche nicht durch die Schalter verbunden ist. Wie beispielsweise in 3 dargestellt, kann eine externe PHY-Schicht, welche nicht durch die Schalter SW11 - SW31 verbunden ist, das Aufwecksignal und die Nachricht nicht empfangen, bis das Hochfahren des Systems der Switches 810, 820 und 830 abgeschlossen ist. Nachdem das Hochfahren des Systems der Switches 810, 820 und 830 abgeschlossen ist, kann der erste Endknoten 811 weiter das Aufwecksignal und die Nachricht senden, so dass das Aufwecksignal und die Nachricht durch den Kanal unter Verwendung der externen PHY-Schicht übertragen werden. Der erste Endknoten 811 kann ferner das Aufwecksignal und die Nachricht mehrmals senden.
Die vorstehende Beschreibung wurde unter Bezugnahme auf 1 bis 14 über das Betriebsverfahren des Kommunikationsknotens und über den Kommunikationsknoten gemäß den Ausführungsformen der vorliegenden Erfindung ausgeführt. Gemäß den vorstehend beschriebenen Ausführungsformen können die Schalter dazu genutzt werden, um die elektrischen Verbindungen zwischen den PHY-Schichten der Switches zu verwalten. Wenn die Switches sich im Schlafmodus befinden, können die Signale zwischen den PHY-Schichten durch die Schalter übertragen werden, wodurch die Zeit, welche für das Aufwecken der Endknoten erforderlich ist, verkürzt werden kann. Außerdem kann die Nachricht, welche den Aufweckgrund angibt, an die Endknoten übertragen werden, ohne verloren zu gehen.
Die hierin offenbarten Verfahren gemäß Ausführungsformen der vorliegenden Erfindung/Offenbarung können als Programmbefehle implementiert sein, welche durch eine Vielzahl von Computern ausführbar sind und welche auf einem computerlesbaren Medium gespeichert sind. Das computerlesbare Medium kann einen Programmbefehl, eine Datendatei, eine Datenstruktur oder eine Kombination daraus aufweisen. Die auf dem computerlesbaren Medium gespeicherten Programmbefehle können spezifisch für die vorliegende Erfindung entworfen und eingerichtet sein oder können denjenigen Fachmänner in dem Gebiet der Computersoftware öffentlich bekannt und für diese zugänglich sein. Beispiele des computerlesbaren Mediums können eine Hardwarevorrichtung, wie z.B. ROM, RAM und Flashspeicher, welche spezifisch dazu eingerichtet sind, die Programmbefehle zu speichern und auszuführen, aufweisen. Beispiele der Programmbefehle weisen Maschinencodes, welche beispielsweise durch einen Compiler erzeugt werden, sowie Codes höherer Programmiersprachen, die unter Verwendung eines Interpreters durch einen Computer ausführbar sind, auf. Die vorstehende beispielhafte Hardwarevorrichtung kann dazu eingerichtet sein, als mindestens ein Softwaremodul zu arbeiten, um den Betrieb/Ablauf der vorliegenden Erfindung durchzuführen, und umgekehrt.
Obwohl die Ausführungsformen der vorliegenden Erfindung und ihre Vorteile vorstehend im Detail beschrieben wurden, ist es zu verstehen, dass diverse Veränderungen, Ersetzungen und Abwandlungen darin vorgenommen werden können, ohne dabei vom Umfang der Erfindung abzuweichen.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

KR 1020170056779 [0001]

Claims

Kommunikationsknoten (810) in einem Fahrzeugnetzwerk, aufweisend: eine Medienzugriffssteuerung(MAC)-Schicht (MC1), eine physikalische (PHY-)Schicht (PH1), einen ersten Port (P11), welcher mit der PHY-Schicht (PH1) verbunden ist, einen zweiten Port (P12), der mit der PHY-Schicht (PH1) verbunden ist, und einen Schalter (SW11), welcher eine Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) steuert, wobei der Schalter (SW11) die Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) unter Steuerung durch die MAC-Schicht (MC1) aktiviert oder deaktiviert.
Kommunikationsknoten (810) gemäß Anspruch 1, wobei die PHY-Schicht (PH1) ein Signal zum Ändern eines EIN/AUS-Zustands des Schalters (SW11) anlegt, wenn das Hochfahren des Kommunikationsknotens (810) abgeschlossen ist.
Kommunikationsknoten (810) gemäß Anspruch 2, wobei der Schalter (SW11) die Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) aktiviert, wenn der Kommunikationsknoten (810) sich in einem Schlafmodus befindet, und die Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) deaktiviert, wenn der Kommunikationsknoten (810) wach ist und sich in einem Normalmodus befindet.
Kommunikationsknoten (810) gemäß irgendeinem der Ansprüche 1 bis 3, wobei, wenn der Kommunikationsknoten (810) sich in einem Schlafmodus befindet, der Schalter (SW11) ein Signal, welches durch den ersten Port (P11) empfangen wird, an den zweiten Port (P12) überträgt und das durch den ersten Port (P11) empfangene Signal an einen anderen Kommunikationsknoten (812) durch den zweiten Port (P12) übertragen wird.
Kommunikationsknoten (810) gemäß irgendeinem der Ansprüche 1 bis 4, wobei der Schalter (SW11) aufweist: einen ersten Sub-Schalter (TR1), welcher ein Signal von der PHY-Schicht (PH1) empfängt, und mindestens einen zweiten Sub-Schalter (TR2, TR3), welcher die Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) gemäß einem EIN/AUS-Zustand des ersten Sub-Schalters steuert.
Kommunikationsknoten (810) gemäß Anspruch 5, wobei der erste Sub-Schalter (TR1) einen N-Kanal-Metall-Oxid-Silizium-Feldeffekttransistor (MOSFET) aufweist, und der mindestens eine zweite Sub-Schalter (TR2, TR3) einen P-Kanal-MOSFET aufweist.
Kommunikationsknoten (810) gemäß irgendeinem der Ansprüche 1 bis 6, wobei der Schalter (SW11) aufweist: einen ersten Transistor (TR1), welcher eine Source, einen Drain und ein Gate, das ein Signal von der PHY-Schicht (PH1) empfängt, aufweist, einen zweiten Transistor (TR2), welcher ein Gate, das mit der Source des ersten Transistors (TR1) verbunden ist, eine Source, die mit dem ersten Port (P11) verbunden ist, und einen Drain, der mit dem zweiten Port (P12) verbunden ist, aufweist, und einen Widerstand (R), welcher zischen der Source des ersten Transistors (TR1) und einer Masseelektrode verbunden ist.
Kommunikationsknoten gemäß Anspruch 7, wobei der erste Transistor (TR1) ein N-Kanal-MOSFET ist und der zweite Transistor (TR2) ein P-Kanal-MOSFET ist.
Kommunikationsknoten gemäß Anspruch 7, wobei der Schalter (SW11) ferner einen dritten Transistor (TR3) aufweist, welcher ein Gate, das mit der Source des ersten Transistors (TR1) verbunden ist, eine Source, die mit dem zweiten Port (P12) verbunden ist, und einen Drain, der mit dem ersten Port (P11) verbunden ist.
Kommunikationsknoten (810) gemäß Anspruch 9, wobei der erste Transistor (TR1) ein N-Kanal-MOSFET ist und der zweite und der dritte Transistor (TR2, TR3) P-Kanal-MOSFETs sind.
Kommunikationsknoten (810) gemäß irgendeinem der Ansprüche 1 bis 10, wobei der erste Port (P11) eine Nachricht, welche einen Aufweckgrund angibt, von einem anderen Kommunikationsknoten (811), der ein Ereignis detektiert hat, empfängt.
Kommunikationsknoten (810) gemäß Anspruch 11, wobei, wenn der Kommunikationsknoten (810) sich in einem Schlafmodus befindet, der Schalter (SW11) die durch den ersten Port (P11) empfangene Nachricht an den zweiten Port (P12) überträgt und die durch den ersten Port (P11) empfangene Nachricht an einen anderen Kommunikationsknoten (812) durch den zweiten Port (P12) übertragen wird.
Betriebsverfahren eines ersten Kommunikationsknotens (810), welcher eine Medienzugriffssteuerung(MAC)-Schicht (MC1), eine physikalische (PHY-)Schicht (PH1), einen ersten Port (P11), welcher mit der PHY-Schicht (PH1) verbunden ist, und einen zweiten Port (P12), der mit der PHY-Schicht (PH1) verbunden ist, aufweist, wobei das Betriebsverfahren aufweist: Empfangen, durch den ersten Port (P11), eines Signals von einem zweiten Kommunikationsknoten (811); wenn der erste Kommunikationsknoten (810) sich in einem Schlafmodus befindet, Übertragen (S820, S830) des durch den ersten Port (P11) empfangenen Signals an den zweiten Port (P12) durch elektrisches Verbinden des ersten Ports (P11) und des zweiten Ports (P12) mittels eines Schalters (SW11), welcher eine Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) steuert; und Übertragen (S820, S830), durch den zweiten Port (P12), des von dem ersten Port (P11) übertragenen Signals an einen dritten Kommunikationsknoten (812), welcher mit dem zweiten Port (P12) verbunden ist.
Betriebsverfahren gemäß Anspruch 13, wobei der Schalter (SW11) die Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) aktiviert, wenn der Kommunikationsknoten (810) sich in einem Schlafmodus befindet, und die Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) deaktiviert (S840), wenn der Kommunikationsknoten (810) wach ist und sich in einem Normalmodus befindet.
Betriebsverfahren gemäß Anspruch 13 oder 14, ferner aufweisend: Empfangen (S830), durch den ersten Port (P11), einer Nachricht, welche einen Aufweckgrund angibt, von dem zweiten Kommunikationsknoten (811).
Betriebsverfahren gemäß Anspruch 15, wobei, wenn der Kommunikationsknoten (810) sich in einem Schlafmodus befindet, der Schalter (SW11) die durch den ersten Port (P11) empfangene Nachricht an den zweiten Port (P12) überträgt und die durch den ersten Port (P11) empfangene Nachricht an den dritten Kommunikationsknoten (812) durch den zweiten Port (P12) übertragen wird.
Betriebsverfahren gemäß irgendeinem der Ansprüche 13 bis 16, wobei der Schalter (SW11) aufweist: einen ersten Sub-Schalter (TR1), welcher ein Signal von der PHY-Schicht (PH1) empfängt, und mindestens einen zweiten Sub-Schalter (TR2, TR3), welcher die Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) gemäß einem EIN/AUS-Zustand des ersten Sub-Schalters steuert.
Betriebsverfahren gemäß irgendeinem der Ansprüche 13 bis 17, wobei der Schalter (SW11) einen ersten Transistor (TR1), welcher eine Source, einen Drain und ein Gate, das ein Signal von der PHY-Schicht (PH1) empfängt, aufweist, einen zweiten Transistor (TR2), welcher ein Gate, das mit der Source des ersten Transistors (TR1) verbunden ist, eine Source, die mit dem ersten Port (P11) verbunden ist, und einen Drain, der mit dem zweiten Port (P12) verbunden ist, aufweist, und einen Widerstand (R), welcher zischen der Source des ersten Transistors (TR1) und einer Masseelektrode verbunden ist, aufweist, wobei die PHY-Schicht (PH1) die Verbindung zwischen dem ersten Port (P11) und dem zweiten Port (P12) deaktiviert durch Anlegen eines Signals an das Gate des ersten Transistors (TR1), wenn der erste Kommunikationsknoten (810) wach ist und sich in einem Normalzustand befindet.
Betriebsverfahren gemäß Anspruch 18, wobei der Schalter (SW11) ferner einen dritten Transistor (TR3) aufweist, welcher ein Gate, das mit der Source des ersten Transistors (TR1) verbunden ist, eine Source, die mit dem zweiten Port (P12) verbunden ist, und einen Drain, der mit dem ersten Port (P11) verbunden ist.
Betriebsverfahren gemäß Anspruch 19, wobei der erste Transistor (TR1) ein N-Kanal-MOSFET ist und der zweite und der dritte Transistor (TR2, TR3) P-Kanal-MOSFETs sind.