DE102017212641A1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
DE102017212641A1
DE102017212641A1 DE102017212641.8A DE102017212641A DE102017212641A1 DE 102017212641 A1 DE102017212641 A1 DE 102017212641A1 DE 102017212641 A DE102017212641 A DE 102017212641A DE 102017212641 A1 DE102017212641 A1 DE 102017212641A1
Authority
DE
Germany
Prior art keywords
thick
semiconductor device
chip
thick portion
power chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102017212641.8A
Other languages
German (de)
Inventor
Shogo Shibata
Shinya Nakagawa
Kosuke Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE102017212641A1 publication Critical patent/DE102017212641A1/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49586—Insulating layers on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

Zur Verfügung gestellt wird eine Halbleitervorrichtung, die in der Lage ist, eine thermische Beeinträchtigung zu reduzieren, ein Wärmeableitungsvermögen zu verbessern und einen Anstieg von Produktionskosten zu minimieren. Die Halbleitervorrichtung (1) weist einen Leistungs-Chip (8, 9), einen integrierten Schaltungs-(IC-)Chip (10), der eingerichtet ist, den Leistungs-Chip (8, 9) zu steuern, und einen Leiterrahmen (2), der einen dünnen Teilbereich (3, 3a) und mindestens einen dicken Teilbereich (4) aufweist, der dicker ist als der dünne Teilbereich (3, 3a), auf. Der Leistungs-Chip (8, 9) ist auf dem mindestens einen dicken Teilbereich (4) angebracht. Der IC-Chip (10) ist auf dem dünnen Teilbereich (3, 3a) angebracht.There is provided a semiconductor device capable of reducing thermal degradation, improving heat dissipation capability and minimizing an increase in production cost. The semiconductor device (1) has a power chip (8, 9), an integrated circuit (IC) chip (10) configured to drive the power chip (8, 9), and a lead frame (2 ) having a thin portion (3, 3a) and at least one thick portion (4) thicker than the thin portion (3, 3a). The power chip (8, 9) is mounted on the at least one thick portion (4). The IC chip (10) is mounted on the thin portion (3, 3a).

Description

Hintergrund der ErfindungBackground of the invention

Gebiet der ErfindungField of the invention

Die vorliegende Erfindung bezieht sich auf Leistungshalbleitervorrichtungen, die in Leistungswandlungsvorrichtungen wie Invertern enthalten sind, und genauer auf eine Anordnung einer Leiterrahmens, der teilweise unterschiedliche Dicken aufweist.The present invention relates to power semiconductor devices included in power conversion devices such as inverters, and more particularly to an arrangement of a lead frame having partially different thicknesses.

Beschreibung des Stands der TechnikDescription of the Related Art

Intelligente Leistungsmodule in einem Dual-Inline-Package (DIPIPMs), welche Leistungshalbleitermodule sind, weisen Spritzpressstruktur-Gehäuse auf. Das DIPIPM benötigt ein hohes Wärmeableitungsvermögen und ein hohes Isolierungsvermögen. Ein wirksamer Weg, ein Wärmeableitungsvermögen zu verbessern, ist, die Dicke eines Leiterrahmens direkt unter einem Chip, der durch ein Bond-Material an den Leiterrahmen gebondet ist, zu erhöhen, um somit eine thermische Ausbreitung zu beschleunigen, bevor eine isolierende Schicht, die eine geringe thermische Leitfähigkeit aufweist, die Wärme empfängt. Daher ist ein herkömmliches Element, das das Wärmeableitungsvermögen benötigt, eingerichtet, in seiner Gesamtheit einen gleichmäßig dicken Leiterrahmen aufzuweisen.Intelligent power modules in a dual-in-line package (DIPIPMs), which are power semiconductor modules, have transfer molded package housings. The DIPIPM requires a high heat dissipation capacity and a high insulation capacity. An effective way to improve heat dissipation capability is to increase the thickness of a leadframe directly under a chip bonded to the leadframe by a bonding material so as to accelerate thermal propagation before an insulating layer that has a thickness of one has low thermal conductivity that receives heat. Therefore, a conventional element requiring the heat dissipation capability is arranged to have a uniformly thick lead frame in its entirety.

Die offengelegte, japanische Patentanmeldung Nr. 2015-95486 offenbart zum Beispiel ein Leistungsmodul, auf welchem nur ein Leitungs-Chip angebracht ist. Das Leistungsmodul weist einen Leiterrahmen auf, der teilweise unterschiedliche Dicken aufweist. Ein Chip-Montagebereich ist in seiner Gesamtheit dick.The disclosed, Japanese Patent Application No. 2015-95486 for example, discloses a power module on which only a line chip is mounted. The power module has a lead frame, which partially has different thicknesses. A chip mounting area is thick in its entirety.

Ein gleichmäßig dicker Leiterrahmen in seiner Gesamtheit verursacht jedoch einen Anstieg von Kosten für Materialien. Weiter verursacht eine vergrößerte Musterauslegung aufgrund einer Einschränkungsbedingung für ein Ausstanzen des Leiterrahmens eine Vergrößerung einer Größe eines Gehäuses. Daher führen diese Vergrößerungen zu einem Anstieg von Produktionskosten.However, a uniformly thick leadframe as a whole causes an increase in cost of materials. Further, an enlarged pattern design causes an increase in size of a housing due to a constraint condition for punching out the lead frame. Therefore, these increases lead to an increase in production costs.

Die Technik, die in der offengelegten, japanischen Patentanmeldung Nr. 2015-95486 offenbart ist, kann in einem Modul verwendet werden, auf welchem ein Leistungs-Chip und ein integrierter Schaltungs-(IC-)Chip, der den Leistungs-Chip steuert, angebracht sind. Somit ist nicht nur der Leistungs-Chip sondern auch der IC-Chip, welcher eine kleine Einschränkung bezüglich einer Temperatur aufweist, auf einem dicken Teilbereich angebracht, der ein Chip-Montagebereich ist. In diesem Fall muss ein Bereich für den dicken Teilbereich so klein wie möglich sein, um einen Anstieg von Kosten für Materialien zu minimieren. Somit sind eine Stelle, an welcher der IC-Chip angebracht ist, und eine Stelle, an welcher der Leistungs-Chip angebracht ist, nah aneinander in dem dicken Teilbereich. Unglücklicherweise erhöht dies eine thermische Beeinträchtigung des IC-Chips durch den Leistungs-Chip.The technique disclosed in the Japanese Patent Application No. 2015-95486 can be used in a module on which a power chip and an integrated circuit (IC) chip controlling the power chip are mounted. Thus, not only the power chip but also the IC chip having a small limitation in temperature is mounted on a thick portion which is a chip mounting area. In this case, an area for the thick portion must be as small as possible to minimize an increase in cost of materials. Thus, a place where the IC chip is mounted and a place where the power chip is mounted are close to each other in the thick portion. Unfortunately, this increases thermal degradation of the IC chip by the power chip.

Zusammenfassung der ErfindungSummary of the invention

Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung zur Verfügung zu stellen, die in der Lage ist, eine thermische Beeinträchtigung zu reduzieren, ein Wärmeableitungsvermögen zu verbessern und einen Anstieg von Produktionskosten zu minimeren.It is an object of the present invention to provide a semiconductor device capable of reducing thermal degradation, improving heat dissipation capability, and minimizing an increase in production cost.

Die Halbleitervorrichtung gemäß einem Aspekt der vorliegenden Erfindung weist einen Leistungs-Chip, einen integrierten Schaltungs-(IC-)Chip und einen Leiterrahmen auf. Der IC-Chip ist eingerichtet, den Leistungs-Chip zu steuern. Der Leiterrahmen weist einen dünnen Teilbereich und mindestens einen dicken Teilbereich auf, der dicker ist als der dünne Teilbereich. Der Leistungs-Chip ist auf dem mindestens einen dicken Teilbereich angebracht. Der IC-Chip ist auf dem dünnen Teilbereich angebracht.The semiconductor device according to one aspect of the present invention comprises a power chip, an integrated circuit (IC) chip, and a lead frame. The IC chip is set up to control the power chip. The lead frame has a thin portion and at least one thick portion which is thicker than the thin portion. The power chip is mounted on the at least one thick portion. The IC chip is mounted on the thin portion.

Die Halbleitervorrichtung weist den Leistungs-Chip, den integrierten Schaltungs-(IC-)Chip und den Leiterrahmen auf. Der IC-Chip ist eingerichtet, den Leistungs-Chip zu steuern. Der Leiterrahmen weist den dünnen Teilbereich und den mindestens einen dicken Teilbereich auf, der dicker ist als der dünne Teilbereich. Der Leistungs-Chip ist auf dem mindestens einen dicken Teilbereich angebracht. Der IC-Chip ist auf dem dünnen Teilbereich angebracht.The semiconductor device includes the power chip, the integrated circuit (IC) chip, and the lead frame. The IC chip is set up to control the power chip. The lead frame has the thin portion and the at least one thick portion which is thicker than the thin portion. The power chip is mounted on the at least one thick portion. The IC chip is mounted on the thin portion.

Durch eine solche Anordnung beschleunigt ein dickerer Teilbereich direkt unter dem Leistungs-Chip in dem Leiterrahmen, welcher ein Wärmeabstrahler ist, als der Leistungs-Chip, welcher eine Hauptquelle einer Wärmeerzeugung ist, eine thermische Ausbreitung. Dies verbessert das Wärmeableitungsvermögen.By such arrangement, a thicker portion directly under the power chip in the lead frame, which is a heat radiator, as the power chip, which is a major source of heat generation, accelerates thermal propagation. This improves the heat dissipation capability.

Außerdem ist der IC-Chip, welcher eine kleine Einschränkung bezüglich einer Temperatur aufweist, auf dem dünnen Teilbereich angebracht. Somit sind eine Stelle, an welcher der IC-Chip in dem Leiterrahmen angebracht ist, und eine Stelle, an welcher der Leistungs-Chip in dem Leiterrahmen angebracht ist, voneinander entfernt angeordnet. Dies reduziert die thermische Beeinträchtigung des IC-Chips durch den Leistungs-Chip.In addition, the IC chip having a small restriction in temperature is mounted on the thin portion. Thus, a place where the IC chip is mounted in the lead frame and a place where the power chip is mounted in the lead frame are disposed away from each other. This reduces the thermal degradation of the IC chip by the power chip.

Außerdem ist der dicke Teilbereich nur an der Stelle angeordnet, an welcher der Leistungs-Chip in dem Leiterrahmen angebracht ist. Somit ist ein Bereich für den dicken Teilbereich klein. Dies minimiert ein Ansteigen von Kosten für Materialien und einer Größe eines Gehäuses, um somit den Anstieg von Produktionskosten zu minimieren.In addition, the thick portion is disposed only at the place where the power chip is mounted in the lead frame. Thus, an area for the thick portion is small. This minimizes an increase in cost of materials and a size of a housing, thus minimizing the increase in production costs.

Diese und andere Aufgaben, Merkmale, Aspekte und Vorteile der vorliegenden Erfindung werden aus der nachfolgenden detaillierten Beschreibung der vorliegenden Erfindung ersichtlicher, wenn sie im Zusammenhang mit den begleitenden Zeichnungen gesehen wird.These and other objects, features, aspects and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings.

Kurze Beschreibung der ZeichnungenBrief description of the drawings

1 ist eine Draufsicht einer Halbleitervorrichtung gemäß einer ersten bevorzugten Ausführungsform; 1 FIG. 10 is a plan view of a semiconductor device according to a first preferred embodiment; FIG.

2 ist eine Querschnittsansicht der Halbleitervorrichtung gemäß der ersten bevorzugten Ausführungsform; 2 FIG. 16 is a cross-sectional view of the semiconductor device according to the first preferred embodiment; FIG.

3 ist ein Diagramm, das darstellt, wie sich Wärme in einem dicken Teilbereich ausbreitet; 3 Fig. 10 is a diagram illustrating how heat propagates in a thick portion;

4 ist ein Diagramm, das darstellt, wo sich der dicke Teilbereich befindet; 4 is a diagram showing where the thick part is;

5 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer zweiten bevorzugten Ausführungsform; 5 FIG. 12 is a cross-sectional view of a semiconductor device according to a second preferred embodiment; FIG.

6 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer dritten bevorzugten Ausführungsform; 6 FIG. 10 is a cross-sectional view of a semiconductor device according to a third preferred embodiment; FIG.

7 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer vierten bevorzugten Ausführungsform; und 7 FIG. 15 is a cross-sectional view of a semiconductor device according to a fourth preferred embodiment; FIG. and

8 ist eine Querschnittsansicht einer Halbleitervorrichtung gemäß einer fünften bevorzugten Ausführungsform. 8th FIG. 15 is a cross-sectional view of a semiconductor device according to a fifth preferred embodiment. FIG.

Beschreibung der bevorzugten AusführungsformenDescription of the Preferred Embodiments

<Erste bevorzugte Ausführungsform><First Preferred Embodiment>

Das Folgende beschreibt eine erste bevorzugte Ausführungsform der vorliegenden Erfindung mit Bezug auf die Zeichnungen. 1 ist eine Draufsicht einer Halbleitervorrichtung 1 gemäß der ersten bevorzugten Ausführungsform. 2 ist eine Querschnittsansicht der Halbleitervorrichtung 1 und genauer eine Querschnittsansicht, die entlang einer Linie II-II in 1 aufgenommen ist. Hierbei stellt 1 die Halbleitervorrichtung 1 dar, die noch nicht einem Verbindungsstegsägen unterzogen worden ist. In 1 ist die horizontale Richtung des Blatts eine X-Achsenrichtung; die vertikale Richtung eine Y-Achsenrichtung.The following describes a first preferred embodiment of the present invention with reference to the drawings. 1 FIG. 10 is a plan view of a semiconductor device. FIG 1 according to the first preferred embodiment. 2 FIG. 10 is a cross-sectional view of the semiconductor device. FIG 1 and more specifically, a cross-sectional view taken along a line II-II in FIG 1 is included. Hereby poses 1 the semiconductor device 1 which has not yet been subjected to a ridge saw. In 1 the horizontal direction of the sheet is an X-axis direction; the vertical direction is a Y-axis direction.

Wie in 1 und 2 dargestellt, weist die Halbleitervorrichtung 1, welche zum Beispiel ein Leistungsmodul ist, Leistungs-Chips 8, Leistungs-Chips 9, IC-Chips 10, einen Leiterrahmen 2, ein Formharz 15, eine isolierende Schicht 6 und einen Kühlkörper 7 auf. Der Leiterrahmen 2 weist innere Leitungen 2a, die durch das Formharz 15 versiegelt sind, äußere Leitungen 2b, die mit den inneren Leitungen verbunden sind, und einen äußeren Rahmen 2c, der mit den äußeren Leitungen 2b verbunden ist, auf. Die inneren Leitungen 2a weisen jeweils einen dünnen Teilbereich 3, einen dünnen Teilbereich 3a und einen dicken Teilbereich 4, der dicker ist als die dünnen Teilbereiche 3 und 3a, auf. Jeder der dünnen Teilbereiche 3 ist teilweise mit dem korrespondierenden dicken Teilbereich 4 verbunden. Jeder der dünnen Teilbereiche 3a ist teilweise mit dem korrespondierenden dicken Teilbereich 4 verbunden. Die äußeren Leitungen 2b und der äußere Rahmen 2c sind so dick wie die dünnen Teilbereiche 3 und 3a.As in 1 and 2 illustrated, the semiconductor device 1 which is, for example, a power module, power chips 8th , Power chips 9 , IC chips 10 , a ladder frame 2 , a molding resin 15 , an insulating layer 6 and a heat sink 7 on. The ladder frame 2 has inner leads 2a passing through the molding resin 15 are sealed, outer lines 2 B which are connected to the inner leads, and an outer frame 2c that with the outer leads 2 B is connected. The inner pipes 2a each have a thin portion 3 , a thin section 3a and a thick section 4 thicker than the thin sections 3 and 3a , on. Each of the thin sections 3 is partly with the corresponding thick part 4 connected. Each of the thin sections 3a is partly with the corresponding thick part 4 connected. The outer lines 2 B and the outer frame 2c are as thick as the thin sections 3 and 3a ,

Die Leistungs-Chips 8 und die Leistungs-Chips 9 sind jeweils zum Beispiel ein Siliziumkarbid-(SiC-)Chip und sind durch ein Bond-Material 16 jeweils auf dem korrespondierenden dicken Teilbereich 4 angebracht (siehe 3). Die Leistungs-Chips 8 und 9 sind nicht auf den SiC-Chip beschränkt. In einigen Ausführungsformen sind die Leistungs-Chips 8 und 9 jeweils zum Beispiel ein Silizium-(Si-)Chip. Die IC-Chips 10 sind jeweils eine elektronische Komponente zum Steuern der Leistungs-Chips 8 und 9 und sind jeweils auf dem korrespondierenden dünnen Teilbereich 3a angebracht. Die Leistungs-Chips 8 sind jeweils durch einen Draht 11 elektrisch mit dem korrespondierenden dünnen Teilbereich 3 verbunden und sind außerdem durch einen Draht 12 elektrisch mit dem korrespondierenden Leistungs-Chip 9 verbunden. Die Leistungs-Chips 9 sind jeweils durch einen Draht 13 elektrisch mit dem korrespondierenden IC-Chip 10 verbunden. Die IC-Chips 10 sind jeweils durch einen Draht 14 elektrisch mit dem korrespondierenden dünnen Teilbereich 3a verbunden.The power chips 8th and the power chips 9 For example, each is a silicon carbide (SiC) chip and is a bonding material 16 each on the corresponding thick portion 4 attached (see 3 ). The power chips 8th and 9 are not limited to the SiC chip. In some embodiments, the power chips are 8th and 9 for example, a silicon (Si) chip. The IC chips 10 are each an electronic component for controlling the power chips 8th and 9 and are each on the corresponding thin portion 3a appropriate. The power chips 8th are each by a wire 11 electrically with the corresponding thin portion 3 and are also connected by a wire 12 electrically with the corresponding power chip 9 connected. The power chips 9 are each by a wire 13 electrically with the corresponding IC chip 10 connected. The IC chips 10 are each by a wire 14 electrically with the corresponding thin portion 3a connected.

Das Formharz 15 versiegelt: die inneren Leitungen 2a, welche ein Teil des Leiterrahmens 2 sind; die Leistungs-Chips 8; die Leistungs-Chips 9; die IC-Chips 10; die isolierende Schicht 6; und den Kühlkörper 7 außer seiner unteren Oberfläche. Ein Beispiel für das Formharz 15 ist ein Epoxidharz. Die äußeren Leitungen 2b und der äußere Rahmen 2c sind von dem Formharz 15 exponiert. Die äußeren Leitungen 2b bilden Anschlüsse 5 und Anschlüsse 5a, die jeweils von dem Formharz 15 in einer ersten Richtung vorstehen. Der äußere Rahmen 2c wird für ein Entfernen von den äußeren Leitungen 2b in einem Verbindungsstegsägeschritt gesägt. Hierbei ist die erste Richtung die Y-Achsenrichtung.The molding resin 15 sealed: the inner wires 2a which is part of the ladder frame 2 are; the power chips 8th ; the power chips 9 ; the IC chips 10 ; the insulating layer 6 ; and the heat sink 7 except its bottom surface. An example of the molding resin 15 is an epoxy resin. The outer lines 2 B and the outer frame 2c are from the molding resin 15 exposed. The outer lines 2 B form connections 5 and connections 5a each of the molding resin 15 to protrude in a first direction. The outer frame 2c is for a removal from the outer leads 2 B Sawed in a Verbindungsstegsägeschritt. Here, the first direction is the Y-axis direction.

Die isolierende Schicht 6 ist auf einer unteren Oberfläche des dicken Teilbereichs 4 angeordnet. Der Kühlkörper 7 besteht aus einem Metall, das eine hohe thermische Leitfähigkeit aufweist, wie Kupfer und ist auf einer unteren Oberfläche der isolierenden Schicht 6 angeordnet.The insulating layer 6 is on a lower surface of the thick portion 4 arranged. The heat sink 7 is made of a metal having a high thermal conductivity, such as copper, and is on a lower surface of the insulating layer 6 arranged.

Das Folgende beschreibt mit Bezug auf 3, wie sich Wärme in dem dicken Teilbereich 4 ausbreitet. Obwohl die Beschreibung den Leistungs-Chip 8 behandelt, wird eine ähnliche Beschreibung auf den Leistungs-Chip 9 angewendet. 3 ist ein Diagramm, das darstellt, wie sich Wärme in dem dicken Teilbereich 4 ausbreitet.The following describes with reference to 3 how heat is in the thick part 4 spreads. Although the description is the power chip 8th will handle a similar description on the power chip 9 applied. 3 is a diagram that shows how heat in the thick part 4 spreads.

Wie in 3 dargestellt, ist der Leistungs-Chip 8 auf dem dicken Teilbereich 4 angebracht. Somit beschleunigt ein dickerer Teilbereich direkt unter dem Leistungs-Chip 8 in dem Leiterrahmen 2, welcher ein Wärmeabstrahler ist, als der Leistungs-Chip 8, welcher eine Hauptquelle einer Wärmeerzeugung ist, eine thermische Ausbreitung. Dies verbessert ein Wärmeleitungsvermögen und reduziert einen thermischen Widerstand. Eine gestrichelte Linie C in 3 kennzeichnet die thermische Ausbreitung.As in 3 shown is the power chip 8th on the thick part 4 appropriate. Thus, a thicker section accelerates directly under the power chip 8th in the ladder frame 2 , which is a heat radiator, as the power chip 8th which is a major source of heat generation, thermal spread. This improves thermal conductivity and reduces thermal resistance. A dashed line C in 3 indicates the thermal spread.

Der dicke Teilbereich 4 ist so festgelegt, dass er eine Dicke aufweist, die t ≥ a mit Bezug auf mindestens eine von vier Seiten des Leistungs-Chips 8 erfüllt, wobei a einen Abstand zwischen einem Chip-Ende und einem Montagerahmenende, d.h. eine Abstand zwischen einem Ende des Leistungs-Chips 8 und einem Ende des dicken Teilbereichs 4, das zu der Endseite des Leistungs-Chips 8 korrespondiert, bezeichnet, und wobei t eine Dicke des Rahmens, d.h. eine Dicke des dicken Teilbereichs 4 bezeichnet. Somit breitet sich Wärme über den dicken Teilbereich 4 aus. Dies verbessert weiter das Wärmeableitungsvermögen. Hierbei ist das Ende des dicken Teilbereichs 4, das zu der Endseite des Leistungs-Chips 8 korrespondiert, ein Ende auf der gleichen Seite des Leistungs-Chips 8 und des dicken Teilbereichs 4 auf dem Blatt von 3.The thick part 4 is set to have a thickness t≥a with respect to at least one of four sides of the power chip 8th where a is a distance between a chip end and a mounting frame end, ie a distance between one end of the power chip 8th and one end of the thick section 4 leading to the end of the power chip 8th corresponds, and wherein t is a thickness of the frame, ie a thickness of the thick portion 4 designated. Thus, heat spreads over the thick portion 4 out. This further improves the heat dissipation capability. This is the end of the thick section 4 leading to the end of the power chip 8th Corresponds, an end on the same side of the power chip 8th and the thick part 4 on the sheet of 3 ,

Das Folgende beschreibt mit Bezug auf 4, wo sich der dicke Teilbereich 4 befindet. 4 ist ein Diagramm, das darstellt, wo sich der dicke Teilbereich 4 befindet.The following describes with reference to 4 where is the thick part 4 located. 4 is a diagram that shows where the thick subarea 4 located.

Der dicke Teilbereich 4 wird durch progressives Stanzen unter Verwendung von einem aufgewickelten Material ausgebildet. Angesichts dessen sind die einzelnen dicken Teilbereiche 4 entlang einer zweiten Richtung orthogonal zu einer ersten Richtung ausgerichtet, wie in 4 dargestellt. Hierbei ist die erste Richtung eine Y-Achsenrichtung und die zweite Richtung ist eine X-Achsenrichtung.The thick part 4 is formed by progressive punching using a wound material. In view of this, the individual thick areas are 4 aligned along a second direction orthogonal to a first direction, as in FIG 4 shown. Here, the first direction is a Y-axis direction and the second direction is an X-axis direction.

Das Folgende ist eine detaillierte Beschreibung. Ein plattenförmiges, aufgewickeltes Material wird für ein fortlaufendes Stanzen progressiv entlang der X-Achse weiterbewegt, um den Leiterrahmen 2 zu produzieren, der teilweise unterschiedliche Dicken aufweisen, d.h. den Leiterrahmen 2, der aufweist: die inneren Leitungen 2a einschließlich der dünnen Teilbereiche 3, der dünnen Teilbereiche 3a und der dicken Teilbereiche 4; die äußeren Leitungen 2b; und den äußeren Rahmen 2c. Jeder der dünnen Teilbereiche 3, jeder der dünnen Teilbereiche 3a und jeder der dicken Teilbereiche 4, der mit dem korrespondierenden dünnen Teilbereich 3 und mit dem korrespondierenden dünnen Teilbereich 3a verbunden ist, ist in der X-Richtung mit einem Abstand angeordnet. Genauer sind die einzelnen dicken Teilbereiche 4 in der X-Richtung in einem Bereich, der durch zwei gestrichelte gerade Linien entlang der X-Richtung definiert ist, in Abständen angeordnet. Die einzelnen dünnen Teilbereiche 3 sind in der X-Richtung in einem Bereich außerhalb des Bereichs, der durch die zwei gestrichelten Linien definiert ist, d.h. in einem Bereich, der an den durch die zwei gestrichelten Linien definierten Bereich in einer –Y-Richtung angrenzt, in Abständen angeordnet. Die einzelnen dünnen Teilbereiche 3a sind in der X-Richtung in dem Bereich außerhalb des Bereichs, der durch die zwei gestrichelten Linien definiert ist, d.h. in einem Bereich, der an den durch die zwei gestrichelten Linien definierten Bereich in einer +Y-Richtung angrenzt, in Abständen angeordnet. Die einzelnen äußeren Leitungen 2b sind in der X-Richtung in dem Bereich außerhalb des Bereichs, der durch die zwei gestrichelten Linien definiert ist, d.h. in einem Bereich, der an den durch die zwei gestrichelten Linien definierten Bereich in der Y-Richtung angrenzt, in Abständen angeordnet. Hierbei ist die +Y-Richtung die Aufwärtsrichtung des Blatts von 4; und die –Y-Richtung die Abwärtsrichtung.The following is a detailed description. A plate-shaped coiled material is progressively advanced along the X-axis for continuous punching to form the leadframe 2 to produce, which sometimes have different thicknesses, ie the lead frame 2 comprising: the inner leads 2a including the thin sections 3 , the thin partitions 3a and the thick parts 4 ; the outer lines 2 B ; and the outer frame 2c , Each of the thin sections 3 , each of the thin sections 3a and each of the thick parts 4 that with the corresponding thin portion 3 and with the corresponding thin portion 3a is arranged in the X direction at a distance. More precise are the individual thick sections 4 in the X direction in an area defined by two dashed straight lines along the X direction at intervals. The individual thin sections 3 are arranged at intervals in the X direction in an area outside the area defined by the two dashed lines, that is, in an area adjacent to the area defined by the two dashed lines in a -Y direction. The individual thin sections 3a are arranged in the X direction in the area outside the area defined by the two dashed lines, that is, in a region adjacent to the area defined by the two dashed lines in a + Y direction, at intervals. The individual outer lines 2 B are arranged in the X direction in the area outside the area defined by the two broken lines, that is, in a region adjacent to the area defined by the two broken lines in the Y direction, at intervals. Here, the + Y direction is the upward direction of the sheet of 4 ; and the -Y direction is the downward direction.

Wie vorstehend beschrieben, weist die Halbleitervorrichtung 1 gemäß der ersten bevorzugten Ausführungsform auf: die Leistungs-Chips 8; die Leistungs-Chips 9; die IC-Chips 10, die die Leistungs-Chips 8 und 9 steuern; und den Leiterrahmen 2, der die dünnen Teilbereiche 3, die dünnen Teilbereiche 3a und die dicken Teilbereiche 4, die dicker sind als die dünnen Teilbereiche 3 und 3a, aufweist. Die Leistungs-Chips 8 und 9 sind jeweils auf dem korrespondierenden dicken Teilbereich 4 angebracht. Die IC-Chips 10 sind jeweils auf dem korrespondierenden dünnen Teilbereich 3a angebracht.As described above, the semiconductor device 1 according to the first preferred embodiment, the power chips 8th ; the power chips 9 ; the IC chips 10 that the power chips 8th and 9 Taxes; and the ladder frame 2 that the thin sections 3 , the thin sections 3a and the thick parts 4 that are thicker than the thin sections 3 and 3a , having. The power chips 8th and 9 are each on the corresponding thick portion 4 appropriate. The IC chips 10 are each on the corresponding thin portion 3a appropriate.

Somit beschleunigt ein dickerer Teilbereich direkt unter den Leistungs-Chips 8 und 9 in dem Leiterrahmen 2, welcher ein Wärmeabstrahler ist, als die Leistungs-Chips 8 und 9, welche Hauptquellen einer Wärmeerzeugung sind, die thermische Ausbreitung. Dies verbessert das Wärmeableitungsvermögen der Halbleitervorrichtung 1.Thus, a thicker section accelerates directly under the power chips 8th and 9 in the ladder frame 2 , which is a heat radiator, as the power chips 8th and 9 , which are the main sources of heat generation, the thermal expansion. This improves the heat dissipation capability of the semiconductor device 1 ,

Außerdem ist der IC-Chip 10, welcher eine kleine Einschränkung bezüglich einer Temperatur aufweist, auf dem dünnen Teilbereich 3a angebracht. Somit sind eine Stelle, an welcher der IC-Chip 10 in dem Leiterrahmen 2 angebracht ist, und eine Stelle, an welcher die Leistungs-Chips 8 und 9 in dem Leiterrahmen 2 angebracht sind, voneinander entfernt angeordnet. Dies reduziert eine thermische Beeinträchtigung des IC-Chips 10 durch die Leistungs-Chips 8 und 9.In addition, the IC chip 10 which has a small limitation in temperature on the thin portion 3a appropriate. Thus, a place where the IC chip 10 in the ladder frame 2 attached, and a place where the power chips 8th and 9 in the ladder frame 2 are attached, arranged away from each other. This reduces thermal degradation of the IC chip 10 through the power chips 8th and 9 ,

Außerdem ist der dicke Teilbereich 4 nur an der Stelle angeordnet, an welcher die Leistungs-Chips 8 und 9 in dem Leiterrahmen 2 angebracht sind. Somit ist ein Bereich für den dicken Teilbereich 4 klein. Dies minimiert einen Anstieg von Kosten für Materialien und einer Größe eines Gehäuses, um somit einen Anstieg von Produktionskosten zu minimieren.Besides, the thick part is 4 arranged only at the point where the power chips 8th and 9 in the ladder frame 2 are attached. Thus, an area for the thick subarea 4 small. This minimizes an increase in cost of materials and a size of a case, thus minimizing an increase in production cost.

Der dicke Teilbereich 4 weist die Dicke auf, die t ≥ a mit Bezug auf die mindestens eine von vier Seiten des Leistungs-Chips 8 und 9 erfüllt, wobei a einen Abstand zwischen dem Ende jedes der Leistungs-Chips 8 und 9 und dem Ende des dicken Teilbereichs 4, das zu der Endseite von jedem der Leistungs-Chips 8 und 9 korrespondiert, bezeichnet, und wobei t die Dicke des dicken Teilbereichs 4 bezeichnet. Somit breitet sich Wärme über den dicken Teilbereich 4 aus. Dies verbessert weiter das Wärmeableitungsvermögen.The thick part 4 has the thickness that is t ≥ a with respect to the at least one of four sides of the power chip 8th and 9 where a is a distance between the end of each of the power chips 8th and 9 and the end of the thick section 4 That goes to the end of each of the power chips 8th and 9 corresponds, and wherein t is the thickness of the thick portion 4 designated. Thus, heat spreads over the thick portion 4 out. This further improves the heat dissipation capability.

Der dicke Teilbereich 4 weist eine Mehrzahl von dicken Teilbereichen 4 auf. Die Halbleitervorrichtung 1 weist weiter das Formharz 15 auf, das einen Teil des Leiterrahmens 2, die Leistungs-Chips 8, die Leistungs-Chips 9, und die IC-Chips 10 versiegelt. Der Leiterrahmen 2 weist weiter die Anschlüsse 5 und die Anschlüsse 5a auf, die von dem Formharz 15 in der Y-Achsenrichtung vorstehen. Die einzelnen dicken Teilbereiche 4 sind entlang der X-Achsenrichtung orthogonal zu der Y-Achsenrichtung ausgerichtet. Somit wird das progressive Stanzen unter Verwendung des aufgewickelten Materials in Prozessschritten angewendet, um den Leiterrahmen 2 zu produzieren. Dies verbessert eine Fertigungseffizienz. Außerdem ist die isolierende Schicht 6 rechteckig und ist in dem Bereich angeordnet, der durch die gestrichelten Linien in 4 definiert ist. Dies vereinfacht die Form der isolierenden Schicht 6 und reduziert die Fläche der isolierenden Schicht 6.The thick part 4 has a plurality of thick subregions 4 on. The semiconductor device 1 further indicates the molding resin 15 on that part of the ladder frame 2 , the power chips 8th , the power chips 9 , and the IC chips 10 sealed. The ladder frame 2 continues to point the connections 5 and the connections 5a on top of that of the molding resin 15 protrude in the Y-axis direction. The single thick parts 4 are aligned along the X-axis direction orthogonal to the Y-axis direction. Thus, progressive punching using the wound material is applied in process steps to the leadframe 2 to produce. This improves manufacturing efficiency. In addition, the insulating layer 6 rectangular and is arranged in the area indicated by the dashed lines in 4 is defined. This simplifies the shape of the insulating layer 6 and reduces the area of the insulating layer 6 ,

Da die Leistungs-Chips 8 und 9 aus SiC bestehen, steigen die thermischen Widerstände dieser Leistungs-Chips. Das Vorsehen der dicken Teilbereiche 4 verbessert jedoch das Wärmeableitungsvermögen. Diese Verbesserung gleicht einen Anstieg der thermischen Widerstände aus.Because the power chips 8th and 9 SiC, the thermal resistances of these power chips increase. The provision of thick sections 4 but improves the heat dissipation capacity. This improvement compensates for an increase in thermal resistance.

Der dicke Teilbereich 4 kann jeweils beschichtet sein. Der beschichtete dicke Teilbereich 4 reduziert einen thermischen Kontaktwiderstand eines Übergangs zwischen dem dicken Teilbereich 4 direkt unter den Leistungs-Chips 8 und 9 und dem Bond-Material 16 (siehe 3). Dies minimiert die Verschlechterung des thermischen Widerstands.The thick part 4 can be coated in each case. The coated thick part 4 reduces a thermal contact resistance of a junction between the thick portion 4 right under the power chips 8th and 9 and the bond material 16 (please refer 3 ). This minimizes the deterioration of the thermal resistance.

<Zweite bevorzugte Ausführungsform><Second Preferred Embodiment>

Das Folgende beschreibt eine Halbleitervorrichtung 1A gemäß einer zweiten bevorzugten Ausführungsform. 5 ist eine Querschnittsansicht der Halbleitervorrichtung 1A gemäß der zweiten bevorzugten Ausführungsform. Die gleichen Komponenten in der zweiten bevorzugten Ausführungsform wie diejenigen in der ersten bevorzugten Ausführungsform sind durch die gleichen Bezugszeichen gekennzeichnet. Die Beschreibung der gleichen Komponenten wird somit weggelassen. Außerdem ist das Formharz 15 in 5 und den darauffolgenden Zeichnungen nicht gezeigt.The following describes a semiconductor device 1A according to a second preferred embodiment. 5 FIG. 10 is a cross-sectional view of the semiconductor device. FIG 1A according to the second preferred embodiment. The same components in the second preferred embodiment as those in the first preferred embodiment are indicated by the same reference numerals. The description of the same components is thus omitted. In addition, the molding resin 15 in 5 and the following drawings are not shown.

Wie in 5 dargestellt, ist der dicke Teilbereich 4 in der zweiten bevorzugten Ausführungsform abgesenkt. Genauer ist der dicke Teilbereich 4 an einem Teil des dünnen Teilbereichs 3 befestigt, der mit dem dicken nach unten gebogenen Teilbereich 4 verbunden ist. Somit liegt eine obere Oberfläche des dicken Teilbereichs 4 tiefer als obere Oberflächen der dünnen Teilbereiche 3 und 3a.As in 5 is the thick subregion 4 lowered in the second preferred embodiment. More precise is the thick part 4 at a part of the thin portion 3 attached, the one with the thick bent down portion 4 connected is. Thus, there is an upper surface of the thick portion 4 deeper than upper surfaces of the thin sections 3 and 3a ,

Das Ausmaß des Absenkens des dicken Teilbereichs 4 und die Dicke des dicken Teilbereichs 4 sind so festgelegt, dass A > B erfüllt ist, wobei A die Summe des Ausmaßes der Absenkung des dicken Teilbereichs 4 und der Dicke des dicken Teilbereichs 4, d.h. die Summe einer Differenz zwischen einer Höhenposition der oberen Oberflächen der dünnen Teilbereiche 3 und 3a und einer Höhenposition der oberen Oberfläche des dicken Teilbereichs 4 und einer Dicke des dicken Teilbereichs 4 bezeichnet, und wobei B die Summe einer Dicke der isolierenden Schicht 6 und einer Dicke des Kühlkörpers 7 bezeichnet.The extent of lowering of the thick portion 4 and the thickness of the thick portion 4 are set so that A> B is satisfied, where A is the sum of the extent of lowering of the thick portion 4 and the thickness of the thick portion 4 ie, the sum of a difference between a height position of the upper surfaces of the thin portions 3 and 3a and a height position of the upper surface of the thick portion 4 and a thickness of the thick portion 4 and B is the sum of a thickness of the insulating layer 6 and a thickness of the heat sink 7 designated.

Wie vorstehend beschrieben, weist die Halbleitervorrichtung 1A gemäß der zweiten bevorzugten Ausführungsform die dicken Teilbereiche 4 auf, von denen jeder die obere Oberfläche aufweist, die tiefer liegt als die oberen Oberflächen der dünnen Teilbereiche 3 und 3a. Eine solche Anordnung erzielt einfach eine Isolierungshöhe einer äußeren Form. Hierbei ist die Isolierungshöhe der äußeren Form eine Höhe von einer rückseitigen Oberfläche des Kühlkörpers 7 zu unteren Oberflächen der Anschlüsse 5 und 5a. Außerdem erzielt die Anordnung einfach einen ausreichenden Abstand zwischen dem dünnen Teilbereich 3a, auf welchem der IC-Chip 10 angebracht ist, und dem dicken Teilbereich 4. Dies vereinfacht ein Minimieren der thermischen Beeinträchtigung des IC-Chips 10, der eine kleine Einschränkung bezüglich einer Temperatur aufweist, durch die Leistungs-Chips 8 und 9.As described above, the semiconductor device 1A According to the second preferred embodiment, the thick portions 4 each of which has the upper surface lower than the upper surfaces of the thin portions 3 and 3a , Such an arrangement simply achieves an insulation height of an outer mold. Here, the insulation height of the outer mold is a height of a back surface of the heat sink 7 to lower surfaces of the connections 5 and 5a , In addition, the arrangement simply achieves a sufficient distance between the thin portion 3a on which the IC chip 10 attached, and the thick portion 4 , This simplifies minimizing the thermal degradation of the IC chip 10 which has a small limitation in temperature by the power chips 8th and 9 ,

Die Höhenposition der oberen Oberfläche des dicken Teilbereichs 4 und die Dicke des dicken Teilbereichs 4 sind so festgelegt, dass A > B erfüllt ist, wobei A die Summe der Differenz zwischen der Höhenposition der oberen Oberflächen der dünnen Teilbereiche 3 und 3a und der Höhenposition der oberen Oberfläche des dicken Teilbereichs 4 und der Dicke des dicken Teilbereichs 4 bezeichnet, und wobei B die Summe der Dicke der isolierenden Schicht 6 und der Dicke des Kühlkörpers 7 bezeichnet. Dies liefert eine ausreichende Dicke des dicken Teilbereichs 4 direkt unter den Leistungs-Chips 8 und 9, während Kosten für Materialien des Kühlkörpers 7 minimiert werden, um somit eine Isolierungseigenschaft der Halbleitervorrichtung 1 zu verbessern und den thermischen Widerstand zu reduzieren. The height position of the upper surface of the thick portion 4 and the thickness of the thick portion 4 are set so that A> B is satisfied, where A is the sum of the difference between the height position of the upper surfaces of the thin portions 3 and 3a and the height position of the upper surface of the thick portion 4 and the thickness of the thick portion 4 and B is the sum of the thickness of the insulating layer 6 and the thickness of the heat sink 7 designated. This provides a sufficient thickness of the thick portion 4 right under the power chips 8th and 9 while costs for materials of the heat sink 7 are minimized, thus an insulating property of the semiconductor device 1 to improve and reduce the thermal resistance.

<Dritte bevorzugte Ausführungsform><Third Preferred Embodiment>

Das Folgende beschreibt eine Halbleitervorrichtung 1B gemäß einer dritten bevorzugten Ausführungsform. 6 ist eine Querschnittsansicht der Halbleitervorrichtung 1B gemäß der dritten bevorzugten Ausführungsform. Die gleichen Komponenten in der dritten bevorzugten Ausführungsform wie diejenigen in der ersten und zweiten bevorzugten Ausführungsform sind durch die gleichen Bezugszeichen gekennzeichnet. Die Beschreibung der gleichen Komponenten wird somit weggelassen.The following describes a semiconductor device 1B according to a third preferred embodiment. 6 FIG. 10 is a cross-sectional view of the semiconductor device. FIG 1B according to the third preferred embodiment. The same components in the third preferred embodiment as those in the first and second preferred embodiments are indicated by the same reference numerals. The description of the same components is thus omitted.

Wie in 6 dargestellt, weist der dicke Teilbereich 4 in der dritten bevorzugten Ausführungsform ein von den dünnen Teilbereichen 3 und 3a verschiedenes Bauteil auf; und der dicke Teilbereich 4 weist ein Bauteil auf, das eine höhere thermische Leitfähigkeit aufweist als diejenige der dünnen Teilbereiche 3 und 3a. Genauer weist der dicke Teilbereich 4 ein erstes Bauteil 4a, das auf einer unteren Oberfläche des dünnen Teilbereichs 3 angeordnet ist, und ein zweites Bauteil 4b, das auf einer unteren Oberfläche des ersten Bauteils 4a angeordnet ist, auf. Hierbei besteht das erste Bauteil 4a aus Silber; und das zweite Bauteil 4b zum Beispiel aus reinem Kupfer. In einigen Ausführungsformen besteht das erste Bauteil 4a aus reinem Kupfer; und das zweite Bauteil zum Beispiel aus Silber. Vor dem Stanzvorgang wird das erste Bauteil 4a an eine untere Oberfläche eines Bereichs gebondet, der einen Teilbereich des aufgewickelten Materials enthält, der den dicken Teilbereich 4 bildet, und das zweite Bauteil 4b wird an die untere Oberfläche des ersten Bauteils 4a gebondet. Dann wird das progressive Stanzen ausgeführt, um den dünnen Teilbereich 3 und den dicken Teilbereich 4 auszubilden. Hierbei ist der Bereich, der einen Teilbereich enthält, der den dicken Teilbereich 4 bildet, ein Bereich, der einen Teilbereich zwischen den benachbarten dicken Teilbereichen 4 in der X-Achsenrichtung enthält.As in 6 shown, the thick portion indicates 4 in the third preferred embodiment, one of the thin portions 3 and 3a different component on; and the thick part 4 has a component which has a higher thermal conductivity than that of the thin portions 3 and 3a , Specifically, the thick portion indicates 4 a first component 4a resting on a lower surface of the thin portion 3 is arranged, and a second component 4b placed on a lower surface of the first component 4a is arranged on. This is the first component 4a silver; and the second component 4b for example, made of pure copper. In some embodiments, the first component is 4a of pure copper; and the second component made of silver, for example. Before the punching process becomes the first component 4a Bonded to a lower surface of a region containing a portion of the wound material, the thick portion 4 forms, and the second component 4b is applied to the lower surface of the first component 4a bonded. Then the progressive punching is performed to the thin portion 3 and the thick part 4 train. Here, the area containing a partial area is the thick partial area 4 forms, a portion of a portion between the adjacent thick portions 4 in the X-axis direction.

Das erste Bauteil 4a und das zweite Bauteil 4b weisen eine thermische Leitfähigkeit auf, die höher ist als diejenige der dünnen Teilbereiche 3 und 3a. Der dicke Teilbereich 4 braucht nicht unbedingt zwei Arten von Bauteilen aufzuweisen. In einigen Ausführungsformen weist der dicke Teilbereich 4 eine einzelne Art von Bauteil auf, die eine thermische Leitfähigkeit aufweist, die höher ist als diejenige der dünnen Teilbereiche 3 und 3a, oder der dicke Teilbereich 4 weist drei oder mehr Arten von Bauteilen auf.The first component 4a and the second component 4b have a thermal conductivity higher than that of the thin portions 3 and 3a , The thick part 4 does not necessarily have to have two types of components. In some embodiments, the thick portion indicates 4 a single type of component having a thermal conductivity higher than that of the thin portions 3 and 3a , or the thick part 4 has three or more types of components.

Wie vorstehend beschrieben, weist die Halbleitervorrichtung 1B gemäß der dritten bevorzugten Ausführungsform die dicken Teilbereiche 4 auf, die jeweils die von den dünnen Teilbereichen 3 und 3a verschiedenen Bauteile aufweisen. Außerdem weisen die dicken Teilbereiche 4 jeweils das Bauteil auf, das die thermische Leitfähigkeit aufweist, die höher ist als diejenige der dünnen Teilbereiche 3 und 3a. Eine solche Anordnung verbessert weiter das Wärmeableitungsvermögen.As described above, the semiconductor device 1B according to the third preferred embodiment has the thick portions 4 on, each one of the thin sections 3 and 3a have different components. In addition, the thick sections indicate 4 each of the component having the thermal conductivity which is higher than that of the thin portions 3 and 3a , Such an arrangement further improves the heat dissipation capability.

<Vierte bevorzugte Ausführungsform><Fourth Preferred Embodiment>

Das Folgende beschreibt eine Halbleitervorrichtung 1C gemäß einer vierten bevorzugten Ausführungsform. 7 ist eine Querschnittsansicht der Halbleitervorrichtung 1C gemäß der vierten bevorzugten Ausführungsform. Die gleichen Komponenten in der vierten bevorzugten Ausführungsform wie diejenigen in der ersten bis dritten bevorzugten Ausführungsform sind durch die gleichen Bezugszeichen gekennzeichnet. Die Beschreibung der gleichen Komponenten wird somit weggelassen.The following describes a semiconductor device 1C according to a fourth preferred embodiment. 7 FIG. 10 is a cross-sectional view of the semiconductor device. FIG 1C according to the fourth preferred embodiment. The same components in the fourth preferred embodiment as those in the first to third preferred embodiments are indicated by the same reference numerals. The description of the same components is thus omitted.

Wie in 7 dargestellt, weist der dicke Teilbereich 4 in der vierten bevorzugten Ausführungsform zwei unterschiedliche Dicken auf. Genauer ist der dicke Teilbereich 4 in einem Bereich, der zu einer Endseite des Leistungs-Chips 8 korrespondiert, dünner als in dem anderen Bereich. Die Dicken des dicken Teilbereichs 4 sind nicht auf diese zwei Arten beschränkt. In einigen Ausführungsformen weist der dicke Teilbereich 4 drei oder mehr unterschiedliche Dicken auf.As in 7 shown, the thick portion indicates 4 in the fourth preferred embodiment, two different thicknesses. More precise is the thick part 4 in an area leading to one end of the power chip 8th corresponds, thinner than in the other area. The thicknesses of the thick part 4 are not limited to these two types. In some embodiments, the thick portion indicates 4 three or more different thicknesses.

Die Halbleitervorrichtung 1C gemäß der vierten bevorzugten Ausführungsform weist die dicken Teilbereiche 4 auf, die jeweils mindestens zwei unterschiedliche Dicken aufweisen. Eine solche Anordnung ermöglicht eine Anpassung an einen thermischen Widerstand, der für einzelne Teile des dicken Teilbereichs 4 notwendig ist. Unterschiedliche Dicken des dicken Teilbereichs 4 erleichtern die Anpassung des thermischen Widerstands. Dies reduziert den Anstieg von Produktionskosten.The semiconductor device 1C According to the fourth preferred embodiment, the thick portions 4 each having at least two different thicknesses. Such an arrangement allows adaptation to a thermal resistance for individual parts of the thick portion 4 necessary is. Different thicknesses of the thick part 4 facilitate the adaptation of the thermal resistance. This reduces the increase in production costs.

<Fünfte bevorzugte Ausführungsform> <Fifth Preferred Embodiment>

Das Folgende beschreibt eine Halbleitervorrichtung 1D gemäß einer fünften bevorzugten Ausführungsform. 8 ist eine Querschnittsansicht der Halbleitervorrichtung 1D gemäß der fünften bevorzugten Ausführungsform. Die gleichen Komponenten in der fünften bevorzugten Ausführungsform wie diejenigen in der ersten bis vierten bevorzugten Ausführungsform sind durch die gleichen Bezugszeichen gekennzeichnet. Die Beschreibung der gleichen Komponenten wird somit weggelassen.The following describes a semiconductor device 1D according to a fifth preferred embodiment. 8th FIG. 10 is a cross-sectional view of the semiconductor device. FIG 1D according to the fifth preferred embodiment. The same components in the fifth preferred embodiment as those in the first to fourth preferred embodiments are indicated by the same reference numerals. The description of the same components is thus omitted.

Wie in 8 dargestellt, ist in der fünften bevorzugten Ausführungsform der dicke Teilbereich 4 weiter in einem Wire-Bond-Bereich des Leiterrahmens 2 angeordnet, der durch den Draht 11 mit dem Leistungs-Chip 8 verbunden ist. Eine solche Anordnung ermöglicht, dass Wärme, die während eines Einschaltens von dem Draht 11 erzeugt wird, durch den dicken Teilbereich 4 an die Seite der isolierenden Schicht 6 abgestrahlt wird.As in 8th is shown in the fifth preferred embodiment, the thick portion 4 further in a wire bond area of the lead frame 2 Arranged by the wire 11 with the power chip 8th connected is. Such an arrangement allows for heat to be dissipated from the wire during turn-on 11 is generated through the thick portion 4 to the side of the insulating layer 6 is emitted.

Es ist zu beachten, dass in der vorliegenden Erfindung innerhalb des Gültigkeitsumfangs der Erfindung die einzelnen bevorzugten Ausführungsformen frei kombiniert werden können oder geeignet modifiziert oder weggelassen werden können.It should be noted that in the present invention, within the scope of the invention, the individual preferred embodiments may be freely combined or may be appropriately modified or omitted.

Obwohl die Erfindung detailliert gezeigt und beschrieben worden ist, ist die vorstehende Beschreibung in allen Aspekten darstellend und nicht einschränkend. Es wird deshalb verstanden, dass zahlreiche Modifikationen und Variationen entworfen werden können, ohne den Gültigkeitsumfang der Erfindung zu verlassen.Although the invention has been shown and described in detail, the foregoing description is in all aspects illustrative and not restrictive. It is therefore to be understood that numerous modifications and variations can be devised without departing from the scope of the invention.

Zusammengefasst wird eine Halbleitervorrichtung zur Verfügung gestellt, die in der Lage ist, eine thermische Beeinträchtigung zu reduzieren, ein Wärmeableitungsvermögen zu verbessern und einen Anstieg von Produktionskosten zu minimieren. Die Halbleitervorrichtung 1 weist einen Leistungs-Chip 8, 9, einen integrierten Schaltungs-(IC-)Chip 10, der eingerichtet ist, den Leistungs-Chip 8, 9 zu steuern, und einen Leiterrahmen 2, der einen dünnen Teilbereich 3, 3a und mindestens einen dicken Teilbereich 4 aufweist, der dicker ist als der dünne Teilbereich 3, 3a, auf. Der Leistungs-Chip 8, 9 ist auf dem mindestens einen dicken Teilbereich 4 angebracht. Der IC-Chip 10 ist auf dem dünnen Teilbereich 3, 3a angebracht.In summary, there is provided a semiconductor device capable of reducing thermal degradation, improving heat dissipation capability, and minimizing an increase in production cost. The semiconductor device 1 has a power chip 8th . 9 , an integrated circuit (IC) chip 10 that is set up, the power chip 8th . 9 to steer, and a ladder frame 2 that has a thin section 3 . 3a and at least one thick part 4 which is thicker than the thin portion 3 . 3a , on. The power chip 8th . 9 is on the at least one thick subarea 4 appropriate. The IC chip 10 is on the thin part area 3 . 3a appropriate.

BezugszeichenlisteLIST OF REFERENCE NUMBERS

1, 1A, 1B, 1C, 1D1, 1A, 1B, 1C, 1D
Halbleitervorrichtung Semiconductor device
22
Leiterrahmen leadframe
2a2a
innere Leitung inner pipe
2b2 B
äußere Leitung outer pipe
2c2c
äußerer Rahmen outer frame
3, 3a3, 3a
dünner Teilbereich thin section
44
dicker Teilbereich thick section
4a4a
erstes Bauteil first component
4b4b
zweites Bauteil second component
5, 5a5, 5a
Anschluss connection
66
isolierende Schicht insulating layer
77
Kühlkörper heatsink
8, 98, 9
Leistungs-Chip Power chip
1010
integrierter Schaltungs-Chip, IC-Chip integrated circuit chip, IC chip
11–1411-14
Draht wire
1515
Formharz mold resin
1616
Bond-Material Bond material

ZITATE ENTHALTEN IN DER BESCHREIBUNG QUOTES INCLUDE IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant has been generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturCited patent literature

  • JP 2015-95486 [0003, 0005] JP 2015-95486 [0003, 0005]

Claims (10)

Halbleitervorrichtung, aufweisend: einen Leistungs-Chip (8, 9); einen integrierten Schaltungs-(IC-)Chip (10), der eingerichtet ist, den Leistungs-Chip (8, 9) zu steuern; und einen Leiterrahmen (2), der einen dünnen Teilbereich (3, 3a) und mindestens einen dicken Teilbereich (4) aufweist, der dicker ist als der dünne Teilbereich (3, 3a), wobei der Leistungs-Chip (8, 9) auf dem mindestens einen dicken Teilbereich (4) angebracht ist, und wobei der IC-Chip (10) auf dem dünnen Teilbereich (3, 3a) angebracht ist.A semiconductor device, comprising: a power chip ( 8th . 9 ); an integrated circuit (IC) chip ( 10 ), which is set up, the power chip ( 8th . 9 ) to control; and a lead frame ( 2 ), which has a thin portion ( 3 . 3a ) and at least one thick subregion ( 4 ), which is thicker than the thin portion ( 3 . 3a ), where the power chip ( 8th . 9 ) on the at least one thick subregion ( 4 ), and wherein the IC chip ( 10 ) on the thin portion ( 3 . 3a ) is attached. Halbleitervorrichtung gemäß Anspruch 1, wobei der mindestens eine dicke Teilbereich (4) eine Dicke aufweist, die t ≥ a mit Bezug auf mindestens eine von vier Seiten des Leistungs-Chips (8, 9) erfüllt, wobei a einen Abstand zwischen einem Ende des Leistungs-Chips (8, 9) und einem Ende des mindestens einen dicken Teilbereichs (4), das zu der Endseite des Leistungs-Chips (8, 9) korrespondiert, bezeichnet, und wobei t eine Dicke des mindestens einen dicken Teilbereichs (4) bezeichnet.A semiconductor device according to claim 1, wherein said at least one thick portion ( 4 ) has a thickness that is t ≥ a with respect to at least one of four sides of the power chip ( 8th . 9 ), where a is a distance between one end of the power chip ( 8th . 9 ) and one end of the at least one thick subregion ( 4 ) leading to the end of the power chip ( 8th . 9 ), and where t is a thickness of the at least one thick subregion ( 4 ) designated. Halbleitervorrichtung gemäß Anspruch 1, wobei der mindestens eine dicke Teilbereich (4) eine obere Oberfläche aufweist, die tiefer liegt als eine obere Oberfläche des dünnen Teilbereichs (3, 3a).A semiconductor device according to claim 1, wherein said at least one thick portion ( 4 ) has an upper surface which is lower than an upper surface of the thin portion ( 3 . 3a ). Halbleitervorrichtung gemäß Anspruch 1, wobei der mindestens eine dicke Teilbereich (4) eine Mehrzahl von dicken Teilbereichen aufweist, wobei die Halbleitervorrichtung (1, 1A, 1B, 1C, 1D) weiter ein Formharz (15) aufweist, das einen Teil des Leiterrahmens (2), den Leistungs-Chip (8, 9) und den IC-Chip (10) versiegelt, wobei der Leiterrahmen (2) einen Anschluss (5, 5a) aufweist, der von dem Formharz (15) in einer ersten Richtung vorsteht, und wobei die Mehrzahl von dicken Teilbereichen (4) entlang einer zweiten Richtung orthogonal zu der ersten Richtung ausgerichtet ist.A semiconductor device according to claim 1, wherein said at least one thick portion ( 4 ) has a plurality of thick portions, wherein the semiconductor device ( 1 . 1A . 1B . 1C . 1D ) a molding resin ( 15 ), which forms part of the lead frame ( 2 ), the power chip ( 8th . 9 ) and the IC chip ( 10 ), wherein the lead frame ( 2 ) a connection ( 5 . 5a ) formed by the molding resin ( 15 ) protrudes in a first direction, and wherein the plurality of thick portions ( 4 ) is aligned along a second direction orthogonal to the first direction. Halbleitervorrichtung gemäß Anspruch 1, wobei der mindestens eine dicke Teilbereich (4) ein von dem dünnen Teilbereich (3, 3a) verschiedenes Bauteil aufweist, und wobei der mindestens eine dicke Teilbereich (4) ein Bauteil aufweist, das eine thermische Leitfähigkeit aufweist, die höher ist als eine thermische Leitfähigkeit des dünnen Teilbereichs (3, 3a).A semiconductor device according to claim 1, wherein said at least one thick portion ( 4 ) one of the thin portion ( 3 . 3a ) has different component, and wherein the at least one thick portion ( 4 ) has a component which has a thermal conductivity that is higher than a thermal conductivity of the thin portion ( 3 . 3a ). Halbleitervorrichtung gemäß Anspruch 1, wobei der mindestens eine dicke Teilbereich (4) beschichtet ist.A semiconductor device according to claim 1, wherein said at least one thick portion ( 4 ) is coated. Halbleitervorrichtung gemäß Anspruch 1, wobei der mindestens eine dicke Teilbereich (4) mindestens zwei unterschiedliche Dicken aufweist.A semiconductor device according to claim 1, wherein said at least one thick portion ( 4 ) has at least two different thicknesses. Halbleitervorrichtung gemäß Anspruch 3, weiter aufweisend: eine isolierende Schicht (6), die auf einer unteren Oberfläche des mindestens einen dicken Teilbereichs (4) angeordnet ist; und einen Kühlkörper (7), der auf einer unteren Oberfläche der isolierenden Schicht (6) angeordnet ist, wobei eine Höhenposition der oberen Oberfläche des mindestens einen dicken Teilbereichs (4) und eine Dicke des mindestens einen dicken Teilbereichs (4) so festgelegt sind, dass A > B erfüllt ist, wobei A eine Summe einer Differenz zwischen einer Höhenposition der oberen Oberfläche des dünnen Teilbereichs (3, 3a) und einer Höhenposition der oberen Oberfläche des mindestens einen dicken Teilbereichs (4) und einer Dicke des mindestens einen dicken Teilbereichs (4) bezeichnet, und wobei B eine Summe einer Dicke der isolierenden Schicht (6) und einer Dicke des Kühlkörpers (7) bezeichnet.Semiconductor device according to claim 3, further comprising: an insulating layer ( 6 ), which on a lower surface of the at least one thick portion ( 4 ) is arranged; and a heat sink ( 7 ) deposited on a lower surface of the insulating layer ( 6 ), wherein a height position of the upper surface of the at least one thick portion ( 4 ) and a thickness of the at least one thick subregion ( 4 ) are set such that A> B is satisfied, where A is a sum of a difference between a height position of the upper surface of the thin portion (FIG. 3 . 3a ) and a height position of the upper surface of the at least one thick portion ( 4 ) and a thickness of the at least one thick portion ( 4 B denotes a sum of a thickness of the insulating layer (FIG. 6 ) and a thickness of the heat sink ( 7 ) designated. Halbleitervorrichtung gemäß Anspruch 1, wobei der mindestens eine dicke Teilbereich (4) weiter in einem Wire-Bond-Bereich des Leiterrahmens (2) angeordnet ist, der durch einen Draht 11 mit dem Leistungs-Chip (8, 9) verbunden ist.A semiconductor device according to claim 1, wherein said at least one thick portion ( 4 ) further in a wire bond area of the lead frame ( 2 ) arranged by a wire 11 with the power chip ( 8th . 9 ) connected is. Halbleitervorrichtung gemäß Anspruch 1, wobei der Leistungs-Chip (8, 9) aus Siliziumkarbid besteht.Semiconductor device according to claim 1, wherein the power chip ( 8th . 9 ) consists of silicon carbide.
DE102017212641.8A 2016-07-28 2017-07-24 Semiconductor device Withdrawn DE102017212641A1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016148056A JP2018018952A (en) 2016-07-28 2016-07-28 Semiconductor device
JP2016-148056 2016-07-28

Publications (1)

Publication Number Publication Date
DE102017212641A1 true DE102017212641A1 (en) 2018-02-01

Family

ID=60951217

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017212641.8A Withdrawn DE102017212641A1 (en) 2016-07-28 2017-07-24 Semiconductor device

Country Status (3)

Country Link
JP (1) JP2018018952A (en)
CN (1) CN107665875A (en)
DE (1) DE102017212641A1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095486A (en) 2013-11-08 2015-05-18 アイシン精機株式会社 Semiconductor device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03104748U (en) * 1990-02-15 1991-10-30
JPH05136183A (en) * 1991-11-12 1993-06-01 Mitsubishi Electric Corp Integrated circuit device
JPH05136294A (en) * 1991-11-12 1993-06-01 Mitsubishi Electric Corp Semiconductor device
JPH05218233A (en) * 1992-02-06 1993-08-27 Mitsubishi Electric Corp Semiconductor device and manufacture thereof
JP2708320B2 (en) * 1992-04-17 1998-02-04 三菱電機株式会社 Multi-chip type semiconductor device and manufacturing method thereof
JPH06120407A (en) * 1992-10-05 1994-04-28 Mitsubishi Electric Corp Semiconductor device
JPH06216308A (en) * 1993-01-14 1994-08-05 Mitsubishi Electric Corp Semiconductor device sealed with resin
JP3299421B2 (en) * 1995-10-03 2002-07-08 三菱電機株式会社 Method for manufacturing power semiconductor device and lead frame
JP2003078101A (en) * 2001-09-06 2003-03-14 Hitachi Ltd Semiconductor device, lead frame provided to the same, and its manufacturing method
JP4862601B2 (en) * 2006-10-13 2012-01-25 パナソニック株式会社 Thermally conductive substrate, manufacturing method thereof, and circuit module
JP5257096B2 (en) * 2009-01-23 2013-08-07 サンケン電気株式会社 Semiconductor device
JP2012182250A (en) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd Semiconductor device
JP2013138087A (en) * 2011-12-28 2013-07-11 Sanken Electric Co Ltd Semiconductor module and manufacturing method of the same
KR200483254Y1 (en) * 2012-01-06 2017-05-02 페어차일드코리아반도체 주식회사 Semiconductor package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095486A (en) 2013-11-08 2015-05-18 アイシン精機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP2018018952A (en) 2018-02-01
CN107665875A (en) 2018-02-06

Similar Documents

Publication Publication Date Title
DE112018000108B4 (en) Semiconductor package with a double-sided heat dissipation structure and method for its manufacture
DE102005050330B4 (en) Power semiconductor device and manufacturing method therefor
DE10322745B4 (en) Power semiconductor device with high radiation efficiency
DE102012211424B4 (en) Semiconductor device and method for its manufacture
DE102014202651A1 (en) Semiconductor device and semiconductor module
DE102016206865B4 (en) Semiconductor device
DE102007037543A1 (en) An integrated circuit package having a heat dissipation unit and method of making the same
DE112008000452T5 (en) Semiconductor module and inverter device
EP0221399A2 (en) Semiconductor power module
DE102014105727A1 (en) DIRECTLY COOLED SUBSTRATES FOR SEMICONDUCTOR MODULES AND CORRESPONDING MANUFACTURING METHOD
DE112017003669T5 (en) Semiconductor device and method for manufacturing a semiconductor device
DE112015007169T5 (en) SEMICONDUCTOR MODULE
DE112017000977T5 (en) SEMICONDUCTOR MODULE AND METHOD FOR MANUFACTURING THEREOF
EP3823018A1 (en) Electronic module comprising a pulsating heat pipe
DE102017205116A1 (en) Semiconductor device and manufacturing method thereof
DE10393769T5 (en) Semiconductor device with terminals for connection to external elements
DE112014006142B4 (en) Power semiconductor arrangement
DE112018006370T5 (en) SEMICONDUCTOR EQUIPMENT
DE10345247B4 (en) Use of conductor tracks as Krallkörper
DE102014218389B4 (en) Semiconductor module
DE102011012186A1 (en) Chip module and method for providing a chip module
DE102015223300B4 (en) semiconductor device
DE102017207727A1 (en) A semiconductor device
DE102014109489B4 (en) ELECTRICALLY CONDUCTIVE ELEMENT, SEMICONDUCTOR DEVICE WITH THE ELECTRICALLY CONDUCTIVE ELEMENT, AND METHOD OF MANUFACTURING A HEAT Sink
DE102011089886A1 (en) Circuit carrier e.g. direct bonded copper substrate, for fixing power transistors in e.g. circuit device of power-electronic system of vehicle, has cooling structure formed of heat conductive layer applied on surface of carrier layer

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee