DE102017205919B4

DE102017205919B4 - Adaptive Steuerung der Nichtüberlappungszeit von Leistungsschaltern

Info

Publication number: DE102017205919B4
Application number: DE102017205919.2A
Authority: DE
Inventors: Shafqat Ali
Original assignee: Dialog Semiconductor UK Ltd
Current assignee: Dialog Semiconductor UK Ltd
Priority date: 2017-04-06
Filing date: 2017-04-06
Publication date: 2019-03-21
Anticipated expiration: 2037-04-07
Also published as: US20180294804A1; DE102017205919A1; US10181843B2

Abstract

Steuerschaltungsanordnung zum Steuern einer Nichtüberlappungszeit für einen ersten Schalter (112) und einen zweiten Schalter (111), die in Reihe angeordnet sind und die unter Verwendung eines ersten Steuersignals (142) bzw. eines zweiten Steuersignals (141) gesteuert werden; wobei in einem ersten Zustand der erste Schalter (112) geschlossen ist und der zweite Schalter (111) offen ist und in einem zweiten Zustand der erste Schalter (112) offen ist und der zweite Schalter (111) geschlossen ist; wobei der erste Schalter (112) und der zweite Schalter (111) so gesteuert werden, dass sie alternierend in dem ersten Zustand und in dem zweiten Zustand sind; wobei die Steuerschaltungsanordnung umfasst:einen ersten Zusatzschalter (212) und einen zweiten Zusatzschalter (211), die in Reihe angeordnet sind und die unter Verwendung eines ersten Zusatzsteuersignals (242) bzw. eines zweiten Zusatzsteuersignals (241), die von dem ersten Steuersignal (142) bzw. dem zweiten Steuersignal (141) abhängig sind, gesteuert werden; undSteuermittel (115, 209), die konfiguriert sind:zu bestimmen, ob während eines Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter (212) und dem zweiten Zusatzschalter (211) geflossen ist; undeine Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) zum Steuern eines folgenden Übergangs von dem ersten Zustand in den zweiten Zustand abhängig davon, ob während des Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter(212) und dem zweiten Zusatzschalter (211) geflossen ist, anzupassen.

Description

Technisches Gebiet
Das vorliegende Dokument bezieht sich auf die Steuerung der Nichtüberlappungszeit, NOT, von Leistungsschaltern, insbesondere im Kontext von Schaltbetriebsart-Leistungswandlern.
Hintergrund
Ein Schaltbetriebsart-Leistungswandler umfasst typischerweise einen hochseitigen Schalter (HS-Schalter) und einen niederseitigen Schalter (LS-Schalter), die in Reihe zwischen einer HS-Spannung und einer LS-Spannung angeordnet sind. Der HS-Schalter und der LS-Schalter werden in einer gegenseitig ausschließenden Weise geschlossen, um den Mittelpunkt zwischen dem HS-Schalter und dem LS-Schalter, dertypischerweise als Lx-Knoten bezeichnet ist, mit der HS-Spannung oder der LS-Spannung auf eine gegenseitig ausschließende Weise zu koppeln. Der Übergang zwischen der HS-Zeitspanne, während der der HS-Schalter geschlossen ist und der LS-Schalter offen ist, und der LS-Zeitspanne, während der der HS-Schalter offen ist und der LS-Schalter geschlossen ist, umfasst typischerweise eine NOT-Zeitspanne, während der der HS-Schalter und der LS-Schalter beide geschlossen sind. Dadurch können ein Kurzschluss zwischen der HS-Spannung und der LS-Spannung und entsprechende Beschädigungen an dem Leistungswandler vermieden werden.
Andererseits kann während der NOT-Zeitspanne ein Strom durch die Body-Dioden von transistorbasierten HS-Schaltern und/oder LS-Schaltern fließen, was einen erhöhten Leistungsverlust verursacht. Somit führt eine relativ lange NOT-Zeitspanne typischerweise zu einer Reduktion der Leistungseffizienz eines Leistungswandlers. DE 10 2015 115 338 A1 beschreibt ein Verfahren zur Ermittlung der Totzeit einer Motor-Endstufe. US 2015 / 0 061 639 A1 beschreibt ein Verfahren zur Auswahl einer Totzeit bei einem Spannungswandler. DE 10 2011 120 841 A1 beschreibt einen Wechselrichter mit Totzeitkorrektur. US 2015 / 0 160 669 A1 beschreibt ein System zur Reduzierung der Reaktionszeit eines Spanungsreglers.
Das vorliegende Dokument adressiert das technische Problem der Anpassung der NOT auf eine effiziente, präzise und adaptive Weise, um die NOT zu reduzieren (zur Erhöhung der Leistungseffizienz), während gleichzeitig der sichere Betrieb einer Reihenschalteranordnung, die einen HS-Schalter und einen LS-Schalter umfasst, sichergestellt ist.
Zusammenfassung
Gemäß einem Aspekt ist eine Steuerschaltungsanordnung zum Steuern einer Nichtüberlappungszeit (NOT) für einen ersten Schalter und einen zweiten Schalter beschrieben. Der erste Schalter und der zweite Schalter sind in Reihe angeordnet und werden unter Verwendung eines ersten Steuersignals bzw. eines zweiten Steuersignals gesteuert. Der erste Schalter und der zweite Schalter können in Reihe zwischen einer ersten Spannung (z. B. einer Eingangsspannung oder einer Ausgangsspannung eines Leistungswandlers) und einer zweiten Spannung (z. B. Masse) angeordnet sein. Der erste Schalter kann der HS-Schalter einer Halbbrücke sein, und der zweite Schalter kann der LS-Schalter der Halbbrücke sein (oder umgekehrt). Der erste und der zweite Schalter können Leistungsschalter und/oder Metalloxidhalbleiter-Feldeffekttransistoren (MOSFET) sein.
Innerhalb eines ersten Zustands ist der erste Schalter geschlossen, und der zweite Schalter ist offen, und innerhalb eines zweiten Zustands ist der erste Schalter offen, und der zweite Schalter ist geschlossen. Der erste Schalter und der zweite Schalter können so gesteuert werden, dass sie alternierend in dem ersten Zustand und in dem zweiten Zustand sind. Das kann unter Verwendung von pulsbreitenmodulierter erster bzw. zweiter Steuersignale (PWM-Steuersignale) erreicht werden. Als solche können das erste und das zweite Steuersignal jeweils ansteigende und abfallende Flanken zum Schließen oder Öffnen des ersten bzw. zweiten Schalters umfassen. Entsprechende Flanken der Steuersignale zum Ausführen eines Übergangs von einem ersten Zustand in einen zweiten Zustand oder eines Übergangs von einem zweiten Zustand in den ersten Zustand sollten so eng wie möglich sein, um Leistungsverlust zu reduzieren. Andererseits sollten die entsprechenden Flanken ausreichende Verzögerung oder Nichtüberlappungszeit voneinander aufweisen, um eine Kurzschlusssituation zu vermeiden, in der der erste Schalter und der zweite Schalter beide zur gleichen Zeit geschlossen sind. Der Verzögerung zwischen entsprechenden Flanken des ersten und des zweiten Steuersignals kann als Nichtüberlappungszeit (NOT) bezeichnet sein.
Die Steuerschaltungsanordnung umfasst einen ersten Zusatzschalter und einen zweiten Zusatzschalter, die in Reihe angeordnet sind. Der erste Zusatzschalter kann eine (skalierte) Nachbildung des ersten Schalters sein, und der zweite Zusatzschalter kann eine (skalierte) Nachbildung des zweiten Schalters sein. Somit kann eine (möglicherweise) skalierte Kopie der Reihenanordnung aus dem ersten und dem zweiten Schalter bereitgestellt sein. Die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter kann zwischen einer ersten Zusatzspannung und einer zweiten Zusatzspannung angeordnet sein. Die erste Zusatzspannung kann durch eine Speichereinheit bereitgestellt sein. Die zweite Zusatzspannung kann Masse entsprechen.
Der erste Zusatzschalter und der zweite Zusatzschalter werden unter Verwendung eines ersten Zusatzsteuersignals bzw. eines zweiten Zusatzsteuersignal, die von dem ersten Steuersignal bzw. dem zweiten Steuersignal abhängen, gesteuert.
Das erste Zusatzsteuersignal und das zweite Zusatzsteuersignal können von dem ersten Steuersignal und dem zweiten Steuersignal abgeleitet sein, so dass eine Einschaltdauer des ersten Zusatzsteuersignals gleich einer Einschaltdauer des ersten Steuersignals ist und so dass eine Einschaltdauer des zweiten Zusatzsteuersignals gleich einer Einschaltdauer des zweiten Steuersignals ist. Andererseits kann eine Verzögerung oder Nichtüberlappungszeit des ersten Zusatzsteuersignals relativ zu dem zweiten Zusatzsteuersignal im Vergleich zu einer Verzögerung oder Nichtüberlappungszeit des ersten Steuersignals relativ zu dem zweiten Steuersignal um eine Steuersignalverzögerung t_d versetzt sein. Insbesondere kann das erste Zusatzsteuersignal gleich dem ersten Steuersignal sein, und das zweite Zusatzsteuersignal kann gleich dem zweiten Steuersignal verzögert um eine Steuersignalverzögerung t_d sein. Durch Verwenden von Zusatzsteuersignalen mit einer modifizierten Verzögerung kann eine Überlappungszeit der Zusatzschalter erzeugt werden, sogar wenn die Hauptschalter, d. h. der erste Schalter und der zweite Schalter, noch keine Überlappungszeit zeigen. Somit kann eine präzise und sichere Steuerung der Nichtüberlappungszeit der Hauptschalter bereitgestellt sein (weil die Überlappung der Zusatzschalter ohne Risiko einer Überlappung der Hauptschalter detektiert werden kann).
Die Steuerschaltungsanordnung umfasst Steuermittel, die konfiguriert sind zu bestimmen, ob während eines Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter geflossen ist. Als Beispiel kann die Steuerschaltungsanordnung einen Detektionswiderstand umfassen, der in Reihe mit der Reihenanordnung aus ersten Zusatzschalter und dem zweiten Zusatzschalter angeordnet ist, z. B. zwischen der ersten Zusatzspannung und der zweiten Zusatzspannung. Als ein Ergebnis davon verursacht ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter einen Spannungsabfall an dem Detektionswiderstand, wobei der Spannungsabfall detektiert werden kann. Alternativ oder zusätzlich würde ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter eine Reduktion oder eine Störung des Spannungspegels an dem Zwischenknoten zwischen dem Detektionswiderstand und der Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter verursachen. Der Spannungspegel an dem Zwischenknoten könnte detektiert werden.
Mit anderen Worten kann die Steuerschaltungsanordnung einen Detektionswiderstand umfassen, der in Reihe mit der Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter angeordnet ist. Ein Widerstandswert des Detektionswiderstands ist vorzugsweise größer als ein Widerstandswert im eingeschalteten Zustand der Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter. Darüber hinaus kann die Steuerschaltungsanordnung Mittel zum Detektieren einer Spannung an dem Zwischenknoten zwischen dem Detektionswiderstand und der Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter, insbesondere während eines Übergangs von dem ersten Zustand in den zweiten Zustand, umfassen. Ein Abfall des Spannungspegels an dem Zwischenknoten kann registriert werden. Somit kann auf eine effiziente Weise detektiert werden, ob während eines Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter geflossen ist.
Die Steuermittel sind ferner konfiguriert, einen Nichtüberlappungszeit zwischen dem ersten Steuersignal und dem zweiten Steuersignal zum Steuern eines folgenden Übergangs von dem ersten Zustand in den zweiten Zustand abhängig davon, ob während des Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter geflossen ist, anzupassen.
Somit kann die Nichtüberlappungszeit zwischen dem ersten Schalter und dem zweiten Schalter auf effiziente und präzise Weise basierend auf der Detektion eines Stromflusses durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter angepasst werden.
Die Steuerschaltungsanordnung kann eine Speichereinheit umfassen, die konfiguriert ist, elektrische Energie vor dem Übergang von dem ersten Zustand in den zweiten Zustand zu speichern. Insbesondere kann eine Standardmenge von Energie innerhalb der Speichereinheit gespeichert sein. Die Speichereinheit kann einen Kondensator umfassen, und die Steuerschaltungsanordnung kann einen Kondensatorschalter umfassen, der konfiguriert ist, den Kondensator mit einer Versorgungfür eine Standardspannung vor dem Übergang zu koppeln. Somit kann eine Speicherspannung der Speichereinheit vor einem Übergang von dem ersten Zustand in den zweiten Zustand auf eine Standardspannung geladen werden.
Die Speichereinheit kann derart sein, dass die Speichereinheit entladen wird, falls der erste Zusatzschalter und der zweite Zusatzschalter gleichzeitig geschlossen sind. Als Beispiel kann die Speichereinheit zu Masse entladen werden. Das Entladen der Speichereinheit über die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter kann in Übereinstimmung mit einer speziellen Zeitkonstanten stattfinden. Als Beispiel kann die Speicherspannung an der Speichereinheit mit einer speziellen Zeitkonstanten abnehmen. Somit kann die Ladesituation der Speichereinheit, insbesondere die Speicherspannung der Speichereinheit, die Zeit angeben, während der die Speichereinheit entladen worden ist.
Die Steuermittel können konfiguriert sein, nach dem Übergang von dem ersten Zustand in den zweiten Zustand zu bestimmen, ob die Speichereinheit wenigstens teilweise entladen worden ist (d. h. ob die Energie, in innerhalb der Speichereinheit gespeichert ist, niedriger ist als die Standardenergie). Ein solches Entladen kann durch eine Überlappungszeit des ersten und des zweiten Zusatzschalters verursacht werden. Insbesondere kann die einzige mögliche Ursache für ein solches Entladen eine Überlappungszeit des ersten und des zweiten Zusatzschalters gewesen kann. Die tatsächliche Energiemenge, die entladen worden ist, kann die tatsächliche Überlappungszeit des ersten und des zweiten Schalters angeben.
Die Steuermittel können ferner konfiguriert sein, die Verzögerung oder Nichtüberlappungszeit zwischen dem ersten Steuersignal und dem zweiten Steuersignal (und infolgedessen die Verzögerung zwischen dem ersten Zusatzsteuersignal und dem zweiten Zusatzsteuersignal) zum Steuern eines folgenden Übergangs von dem ersten Zustand in den zweiten Zustand abhängig davon, ob die Speichereinheit wenigstens teilweise entladen worden ist, anzupassen.
Insbesondere kann die Verzögerung oder Nichtüberlappungszeit zwischen dem ersten Steuersignal und dem zweiten Steuersignal (und infolgedessen die Verzögerung zwischen dem ersten Zusatzsteuersignal und dem zweiten Zusatzsteuersignal) erhöht werden, falls bestimmt wird, dass während des Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter geflossen ist (z. B. dass die Speichereinheit wenigstens teilweise entladen worden ist). Andererseits kann die Verzögerung oder Nichtüberlappungszeit zwischen dem ersten Steuersignal und dem zweiten Steuersignal (und infolgedessen die Verzögerung zwischen dem ersten Zusatzsteuersignal und dem zweiten Zusatzsteuersignal) erniedrigt werden, falls bestimmt wird, dass während des Übergangs von dem ersten Zustand in den zweiten Zustand kein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter geflossen ist (z. B. dass die Speichereinheit nicht entladen worden ist).
Anpassen der Verzögerung oder Nichtüberlappungszeit zwischen dem ersten Steuersignal und dem zweiten Steuersignal kann Anpassen einer Verzögerung oder Nichtüberlappungszeit zwischen einer Flanke des ersten Steuersignals und einer Flanke des zweiten Steuersignals umfassen. Die Verzögerung zwischen entsprechenden Flanken des ersten Steuersignals und des zweiten Steuersignals (und ebenso die Verzögerung zwischen den entsprechenden Flanken zwischen dem ersten Zusatzsteuersignal und dem zweiten Zusatzsteuersignal) für einen Übergang zwischen einem ersten Zustand in den zweiten Zustand kann vergrößert werden, falls bestimmt wird, dass die Speichereinheit wenigstens teilweise entladen worden ist. Andernfalls kann die Verzögerung zwischen den entsprechenden Flanken verringert werden.
Somit kann die Nichtüberlappungszeit zwischen dem ersten Schalter und dem zweiten Schalter auf eine effiziente und präzise Weise basierend auf dem Ladungsniveau einer Speichereinheit angepasst werden.
Die Steuermittel können konfiguriert sein, die Speichereinheit vor dem Übergang von dem ersten Zustand in den zweiten Zustand zu laden, so dass die Speicherspannung an der Speichereinheit der Standardspannung entspricht. Die Speichereinheit kann derart sein, dass die Speicherspannung die elektrische Energie angibt, die innerhalb der Speichereinheit gespeichert ist (wie es z. B. für einen Kondensator oder eine Batteriezelle der Fall ist).
Die Steuermittel können konfiguriert sein, die Speicherspannung an der Speichereinheit nach dem Übergang mit einer Referenzspannung zu vergleichen, um zu bestimmen, ob die Speichereinheit wenigstens teilweise entladen worden ist. Die Referenzspannung ist typischerweise von der Standardspannung abhängig. Die Speicherspannung kann zwischen der Standardspannung und der zweiten Zusatzspannung (z. B. Masse) variieren, wobei die Standardspannung einer vollständig geladenen Speicherspannung entspricht und wobei die zweite Zusatzspannung einer vollständig entladenen Speichereinheit entspricht. Die Referenzspannung kann zwischen der Standardspannung und der zweiten Zusatzspannung liegen, z. B. bei 90 %, 80 % oder weniger der Standardspannung.
Wie vorstehend angegeben kann die Speichereinheit über die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter in Übereinstimmung mit einer Zeitkonstanten entladen werden. Die Referenzspannung kann auch von der Zeitkonstanten abhängen. Als Beispiel kann die Referenzspannung der Speicherspannung an der Speichereinheit nachfolgend einer Entladung der Speichereinheit für eine spezielle Referenzzeit entsprechen. Die Referenzzeit kann einer speziellen Ziel-Nichtüberlappungszeit zwischen dem ersten Schalter und dem zweiten Schalter entsprechen oder kann davon abhängig sein. Somit kann die Referenzspannung von einer Ziel-Nichtüberlappungszeit zwischen dem ersten Schalter und dem zweiten Schalter abhängig sein. Als solche kann die Referenzspannung verwendet werden, um die Ziel-Überlappungszeit einzustellen, die durch die Steuerschaltungsanordnung eingestellt werden soll. Die Nichtüberlappungszeit, die durch die Steuerschaltungsanordnung eingestellt ist, kann erhöht werden, falls die Referenzspannung erniedrigt wird. Andererseits kann die Nichtüberlappungszeit, die durch die Steuerschaltungsanordnung eingestellt ist, verringert werden, wenn die Referenzspannung erhöht wird.
Als Beispiel kann die Steuerschaltungsanordnung einen Entladewiderstand umfassen, der angeordnet sein kann, um die Speichereinheit oder eine Zusatzspeichereinheit unter Verwendung eines Entladeschalters zu entladen. Der Entladewiderstand kann verwendet werden, um den Widerstandswert einer Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter zu simulieren oder zu kopieren, wenn beide Zusatzschalter geschlossen sind. Mit anderen Worten kann der Entladewiderstand verwendet werden, um die Zeitkonstante des Entladens der Speichereinheit zu simulieren, das während eines Übergangs von dem ersten Zustand in den zweiten Zustand auftreten kann. Die Zusatzspeichereinheit kann eine Nachbildung der Speichereinheit sein. Die Zusatzspeichereinheit kann einen Kondensator umfassen. Darüber hinaus kann die Steuerschaltungsanordnung einen Puffer umfassen, der konfiguriert ist, die Referenzspannung bereitzustellen.
Die Steuermittel können konfiguriert sein, die Speichereinheit oder die Zusatzspeichereinheit zu laden, so dass die Speicherspannung an der Speichereinheit oder der Zusatzspeichereinheit der Standardspannung entspricht. Darüber hinaus können die Steuermittel konfiguriert sein, den Entladeschalter zu steuern, die Speichereinheit oder die Zusatzspeichereinheit für eine Referenzentladezeit zu entladen (wobei die Referenzentladezeit typischerweise von der Ziel-Nichtüberlappungszeit abhängt). Zusätzlich können die Steuermittel konfiguriert sein, die Speicherspannung an dem Ende der Referenzentladezeit als Referenzspannung für den Puffer bereitzustellen. Somit kann die Referenzspannung direkt von der Standardspannung abgeleitet werden.
Dieser Prozess kann während des ersten Zustands oder während des zweiten Zustands ausgeführt werden. Insbesondere kann dieser Prozess ausgeführt werden, wenn kein Übergang zwischen Zuständen stattfindet. Dadurch kann eine präzise Referenzspannung (die von Temperatur und Prozessvariationen unabhängig sein kann) eingestellt werden.
Die Steuermittel können einen Komparator umfassen, der konfiguriert ist, ein Ausgangssignal basierend auf der Speicherspannung und basierend auf der Referenzspannung zu erzeugen, so dass ein Pegel des Ausgangssignals angibt, ob die Speicherspannung höher oder niedriger als die Referenzspannung ist. Darüber hinaus können die Steuermittel konfiguriert sein, die Verzögerung zwischen dem ersten Steuersignal und dem zweiten Steuersignal basierend auf dem Ausgangssignal anzupassen. Somit ist ein effizientes Mittel zum Anpassen der Nichtüberlappungszeit bereitgestellt.
Die Steuermittel können konfiguriert sein, auch eine Verzögerung zwischen dem ersten Steuersignal und dem zweiten Steuersignal zum Steuern eines folgenden Übergangs von dem zweiten Zustand in den ersten Zustand abhängig davon, ob während des Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter geflossen ist (z. B. abhängig davon, ob die Speichereinheit wenigstens teilweise entladen worden ist), anzupassen. Insbesondere können die entsprechenden Flanken der Steuersignale für einen solchen Übergang abhängig davon, ob während des Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter geflossen ist, angepasst (z. B. erhöht oder erniedrigt) werden (z. B. abhängig davon, ob die Speichereinheit wenigstens teilweise entladen worden ist oder nicht). Somit kann die Nichtüberlappungszeit der zwei unterschiedlichen Übergänge (von dem ersten Zustand in den zweiten Zustand und von dem zweiten Zustand in den ersten Zustand) unter Verwendung einer einzigen Reihenanordnung aus einem ersten Zusatzschalter und einem zweiten Zusatzschalter gesteuert werden.
Andererseits kann die Steuerschaltungsanordnung eine weitere Reihenanordnung aus einem weiteren ersten Zusatzschalter und einem weiteren zweiten Zusatzschalter umfassen, die unter Verwendung eines weiteren ersten Zusatzsteuersignals bzw. eines weiteren zweiten Zusatzsteuersignals, die von dem ersten Steuersignal bzw. dem zweiten Steuersignal abhängig sind, gesteuert werden.
Die Steuermittel können konfiguriert sein zu bestimmen, ob während eines Übergangs von dem zweiten Zustand in den ersten Zustand ein Strom durch die weitere Reihenanordnung aus dem weiteren ersten Zusatzschalter und dem weiteren zweiten Zusatzschalter geflossen ist. Darüber hinaus können die Steuermittel konfiguriert sein, eine Nichtüberlappungszeit zwischen dem ersten Steuersignal und dem zweiten Steuersignal zum Steuern eines folgenden Übergangs von dem zweiten Zustand in den ersten Zustand abhängig davon, ob während des Übergangs von dem zweiten Zustand in den ersten Zustand ein Strom durch die weitere Reihenanordnung aus dem weiteren ersten Zusatzschalter und dem weiteren zweiten Zusatzschalter geflossen ist, anzupassen.
Somit können unterschiedliche Reihenanordnungen aus Zusatzschaltern zum Steuern der Nichtüberlappungszeit an den unterschiedlichen Übergängen bereitgestellt sein. Dadurch kann die Präzision der Steuerung der Nichtüberlappungszeit erhöht sein.
Insbesondere kann die Steuerschaltungsanordnung eine weitere Speichereinheit umfassen, die konfiguriert ist, vor einem Übergang von dem zweiten Zustand in den ersten Zustand elektrische Energie zu speichern, wobei die weitere Speichereinheit entladen wird, falls der weitere erste Zusatzschalter und der weitere zweite Zusatzschalter der weiteren Reihenanordnungen gleichzeitig geschlossen sind.
Die Steuermittel können konfiguriert sein, nach dem Übergang von dem zweiten Zustand in den ersten Zustand zu bestimmen, ob die weitere Speichereinheit wenigstens teilweise entladen worden ist. Darüber hinaus können die Steuermittel konfiguriert sein, die Verzögerung zwischen dem ersten Steuersignal und dem zweiten Steuersignal zum Steuern eines folgenden Übergangs von dem zweiten Zustand in den ersten Zustand abhängig davon, ob die weitere Speichereinheit wenigstens teilweise entladen worden ist, anzupassen.
Die Steuermittel können konfiguriert sein, die Verzögerung zwischen dem ersten Steuersignal und dem zweiten Steuersignal auf eine initiale Verzögerung zu initialisieren. Eine solche initiale Verzögerung kann relativ hoch sein und kann sicherstellen, dass keine Überlappung zwischen dem ersten und dem zweiten Schalter auftritt.
Für eine Folge von Übergängen von dem ersten Zustand in den zweiten Zustand kann die Speichereinheit vor einem aktuellen Übergang geladen werden. Darüber hinaus kann bestimmt werden, ob die Speichereinheit während des aktuellen Übergangs wenigstens teilweise entladen worden ist. Zusätzlich kann die Verzögerung zwischen dem ersten Steuersignal und dem zweiten Steuersignal für den folgenden Übergang abhängig davon, ob die Speichereinheit während des aktuellen Übergangs wenigstens teilweise entladen worden ist, angepasst werden. Somit kann eine kontinuierliche Anpassung der Nichtüberlappungszeit ausgeführt werden.
Gemäß einem weiteren Aspekt ist ein Schaltbetriebsart-Leistungswandler, der konfiguriert ist, elektrische Leistung zu wandeln, (z. B. ein Abwärts- und/oder ein Aufwärtswandler) beschrieben. Der Leistungswandler umfasst einen ersten Schalter und einen zweiten Schalter, die in Reihe zwischen einer ersten Spannung (z. B. einer Eingangsspannung oder einer Ausgangsspannung des Leistungswandlers) und einer zweiten Spannung (z. B. Masse) angeordnet sind. Darüber hinaus umfasst der Leistungswandler eine Steuereinheit, die konfiguriert ist, den ersten Schalter und den zweiten Schalter unter Verwendung eines ersten Steuersignals bzw. eines zweiten Steuersignals zu steuern, so dass sie alternierend in einem ersten Zustand und in einem zweiten Zustand sind. Die Steuereinheit umfasst die in dem vorliegenden Dokument beschriebene Steuerschaltungsanordnung zum Anpassen der Verzögerung zwischen dem ersten Steuersignal und dem zweiten Steuersignal.
Gemäß einem weiteren Aspekt ist ein Verfahren zum Anpassen einer Nichtüberlappungszeit für einen ersten Schalter und einen zweiten Schalter, die in Reihe angeordnet sind und die unter Verwendung eines ersten Steuersignals bzw. eines zweiten Steuersignals gesteuert werden, beschrieben. Das Verfahren umfasst für eine Folge von Übergängen von dem ersten Zustand in den zweiten Zustand Bestimmen, ob während eines aktuellen Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter geflossen ist. Darüber hinaus umfasst das Verfahren Anpassen einer Nichtüberlappungszeit zwischen dem ersten Steuersignal und dem zweiten Steuersignal zum Steuern eines folgenden Übergangs von dem ersten Zustand in den zweiten Zustand abhängig davon, ob während des Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter und dem zweiten Zusatzschalter geflossen ist.
Insbesondere umfasst das Verfahren für eine Folge von Übergängen von dem ersten Zustand in den zweiten Zustand Laden einer Speichereinheit vor einem aktuellen Übergang. Darüber hinaus umfasst das Verfahren Bestimmen, ob die Speichereinheit während des aktuellen Übergangs wenigstens teilweise entladen worden ist. Zusätzlich umfasst das Verfahren Anpassen der Verzögerung zwischen dem ersten Steuersignal und dem zweiten Steuersignal für den folgenden Übergang abhängig davon, ob die Speichereinheit während des aktuellen Übergangs wenigstens teilweise entladen worden ist.
Es wird darauf hingewiesen, dass die Verfahren und Systeme, die ihre bevorzugte Ausführungsformen enthalten, wie sie in dem vorliegenden Dokument skizziert sind, eigenständig oder in Kombination mit anderen Verfahren und Systemen, die in diesem Dokument offenbart sind, verwendet werden können.
Figurenliste
Die Erfindung ist nachstehend auf beispielhafte Weise mit Bezug auf die begleitenden Zeichnungen beschrieben, wobei

1 einen Schaltplan eines aus dem Stand der Technik bekannten Beispiel-DC/DC-Wandlers mit einer PWM-gesteuerten Schleife darstellt;
2 einen Beispiel-Leistungswandler mit Schaltungsanordnung zum Anpassen der NOT zeigt;
3 einen Ablaufplan eines Beispielverfahrens zum Anpassen der NOT zeigt;
4 ein Beispiel-Taktsignal zum Laden des Messkondensators zeigt;
5 Beispiel-Messsignale während der Steuerung der NOT zeigt;
6 die Reduktion des Leistungsverlusts aufgrund einer Reduktion der NOT darstellt;
7 eine beispielhafte zeitliche Entwicklung der NOT zeigt;
8 die Erzeugung des verzögerten Steuersignals für den LS-Schalter darstellt;
9a eine Beispielschaltung zum Erzeugen der Referenzspannung zeigt;
9b eine weitere Beispielschaltung zum Erzeugen der Referenzspannung zeigt;
10 einen Ablaufplan eines Beispielverfahrens zum Anpassen der Nichtüberlappungszeit einer Reihenanordnung aus Schaltern zeigt;
11 die Erzeugung des verzögerten Steuersignals für den LS-Schalter darstellt; und
12 einen weiteren Beispiel-Leistungswandler mit Schaltungsanordnung zum Anpassen der NOT zeigt.

Ausführliche Beschreibung
Wie vorstehend angegeben richtet sich das vorliegende Dokument auf das technische Problem zum Einstellen der Nichtüberlappungszeit (NOT) einer Reihenanordnung von Schaltern auf adaptive Weise. In diesem Kontext zeigt 1 ein System 100, das einen Abwärtswandler 110 umfasst, wobei das System 100 eine PWM-gesteuerte Schleife zum Einstellen der Schaltzeiten der Schalter 111, 112 des Abwärtswandlers 110 zeigt. Es wird darauf hingewiesen, dass obwohl die folgenden Aspekte im Kontext eines Abwärtswandlers 110 beschrieben sind, die Aspekte auch auf andere Schaltbetriebsart-Wandler und/oder DC/DC-Wandler anwendbar sind, z. B. auf andere DC/DC-Tiefsetzsteller oder DC/DC-Hochsetzsteller und auf andere Systeme 100, die eine Reihenanordnung der Schalter 111, 112 umfassen, die auf eine gegenseitig ausschließende Weise geschlossen sind.
Der Abwärtswandler 110 umfasst einen hochseitigen Schalter (HS-Schalter) 112 (z. B. einen PMOS-Transistor) und einen niederseitigen Schalter (LS-Schalter) 111 (z. B. einen NMOS-Transistor) und außerdem einen Abwärts-Induktor 113 und einen Abwärts-Kondensator 114. Die Einschaltdauer des Abwärtswandlers 110 (d. h. die Einschaltdauer des hochseitigen Schalters 112) ist über eine Rückkopplungsspannung V_fb 151, die gleich der Ausgangsspannung V_out 150 (oder zu ihr proportional) ist, gesteuert. Die Rückkopplungsspannung 151 kann von der Ausgangsspannung 150 unter Verwendung eines Spannungsteilers (in 1 nicht gezeigt) abgeleitet sein. Die Rückkopplungsspannung V_fb 151 wird mit einer Zielspannung 152 unter Verwendung z. B. eines Fehlerverstärkers 119 verglichen, und dadurch wird eine (kumulierte oder integrierte) Fehlerspannung Verror 153 bereitgestellt. Im stabilen Betrieb, wenn die Ausgangsspannung V_out 150 der gewünschten Ausgangsspannung des Systems 100 entspricht, sollte sich die Fehlerspannung V_error 153 null nähern oder sollte einen vorbestimmten Standard-Fehlerwert annehmen, der unter Verwendung der Zielspannung 152 abgestimmt sein kann. Im Falle von Lasttransienten kann die Ausgangsspannung V_out 150 jedoch absinken oder eine Spitze aufweisen und dadurch verursachen, dass die Fehlerspannung V_error 153 Absolutwerte annimmt, die größer als null oder niedriger als null sind.
Insgesamt kann die Fehlerspannung V_error 153 verwendet werden, um die Ausgangsspannung V_out 150, die durch das System 100 bereitgestellt ist, zu regulieren. Die Regulierung der Ausgangsspannung V_out 150 kann durch Steuern der Einschaltdauer des hochseitigen Schalters 112 erreicht werden. Diese Einschaltdauer kann unter Verwendung der Fehlerspannung V_error 153 gesteuert werden. Beispielsweise kann die Fehlerspannung V_error 153 mit einer Sägezahnspannung 155 verglichen werden, die eine vorbestimmte Periodenlänge aufweist. Die Periodenlänge entspricht typischerweise der Länge des Kommutierungszyklus des Abwärtswandlers 110 (d. h. der kombinierten Länge eines eingeschalteten Zustands und eines nachfolgenden abgeschalteten Zustands des hochseitigen Schalters 112). Die Sägezahnspannung 155 weist typischerweise eine Maximalspannung V_saw an jeder Spitze jedes Sägezahns auf. Die Sägezahnspannung 155 wird mit der Fehlerspannung V_error 153 verglichen unter Verwendung des Komparators 118 (z. B. eines Hysterese-Komparators), und dadurch wird ein pulsbreitenmoduliertes (PWM-) Steuersignal 156 erzeugt, das negativ (oder null) ist, wenn die Sägezahnspannung 155 größer als V_error 153 ist, und positiv ist, wenn die Sägezahnspannung 155 kleiner als V_error 153 ist. Der Übergang von negativ zu positiv kann als ein Auslöseereignis für die Einschaltdauer angenommen werden. Insbesondere kann das PWM- (pulsbreitenmodulierte) Steuersignal 156, das durch den Komparator 118 erzeugt wird, durch die Abwärtssteuereinheit 115 verwendet werden, um die Ansteuersignale für den hochseitigen Schalter 112 und den niederseitigen Schalter 111 des Abwärtswandlers 110 zu erzeugen. Der Regulierer kann durch Auswählen der größten Spannung V_saw der Sägezahnspannung 155 und der Referenzspannung V_ref 152 basierend auf der Eingangsspannung V_in 154 und der gewünschten Ausgangsspannung 150 abgestimmt werden.
Die Regulierung der Einschaltdauer des Abwärtswandlers 110 kann dadurch verbessert werden, dass auch der Induktorstrom, d. h. der Strom durch den Induktor 113 des Abwärtswandlers 110, berücksichtigt wird. Zu diesem Zweck kann das System 100 Stromabfühlmittel 120 zum Abfühlen des Stroms durch den hochseitigen Schalter 112 (der dem Induktorstrom entspricht, wenn der hochseitige Schalter 112 in dem eingeschalteten Zustand ist) umfassen. Die Stromabfühlmittel 120 können z. B. als ein Stromspiegel implementiert sein, der den Strom durch den hochseitigen Schalter 112 spiegelt und möglicherweise verstärkt. Der abgefühlte Strom I_sns 160, der durch die Stromabfühlmittel 120 bereitgestellt ist, ist deshalb typischerweise proportional (oder gleich) dem Strom durch den hochseitigen Schalter 112 (und zu dem Strom durch den Induktor 113, wenn der hochseitige Schalter in seinem eingeschalteten Zustand ist). Bei 100 % Einschaltdauer des Abwärtswandlers 110 und im stabilen Betrieb ist der Strom durch den hochseitigen Schalter 112 typischerweise konstant und entspricht der Eingangsspannung V_in 154 dividiert durch die Impedanz der Last des Systems 100.
Der abgefühlte Strom I_sns 160 kann in der Additionseinheit 117 zu einem Sägezahnsignal, das die Periodenlänge des Abwärtswandlers 110 aufweist, addiert werden. Die Addiereinheit 117 setzt ferner die Summe aus dem Sägezahnsignal und dem abgefühlten Strom I_sns 160 in die Sägezahnspannung V_isns 155 um. Das Sägezahnsignal kann durch einen Sägezahngenerator 116 (der z. B. einen Schalter (z. B. einen Transistor) parallel zu einem Kondensator umfasst) erzeugt werden. Insgesamt stellen der Sägezahngenerator 116 und die Addiereinheit 117 die Sägezahnspannung V_isns 155 bereit, die ein periodisches Sägezahnsignal (erzeugt durch den Sägezahngenerator 116) umfasst, das um eine Spannung versetzt ist, die aus dem abgefühlten Strom I_sns 160 abgeleitet ist. Wie vorstehend angegeben ist I_sns 160 im Falle des stabilen Betriebs des Abwärtswandlers 110 bei 100 % Einschaltdauer ein konstanter Strom. In solchen Fällen entspricht die Sägezahnspannung 155 dem periodischen Sägezahnsignal versetzt um eine konstante Spannung, die aus dem konstanten Strom I_sns 160 abgeleitet ist. Im Fall einer Einschaltdauer kleiner als 100 % ist der Abfühlstrom I_sns null, wenn der hochseitige Schalter 112 in dem abgeschalteten Zustand ist, und weist eine sägezahnartig ansteigende Form auf, wenn der hochseitige Schalter 112 in dem eingeschalteten Zustand ist. Die sägezahnartige ansteigende Form des Abfühlstroms I_sns 160 während des eingeschalteten Zustands des hochseitigen Schalters 112 resultiert aus den stromdrosselnden Eigenschaften des Induktors 113. Somit wird in Fällen einer Einschaltdauer von weniger als 100 % die Sägezahnspannung V_isns 155 als eine Überlagerung des periodischen Sägezahnsignals und einer intermittierenden sägezahnförmigen Spannung, die aus dem abgefühlten Strom I_sns 160 abgeleitet ist, erhalten.
In dem System 100 von 1 wird die Sägezahnspannung V_isns 155 mit der Fehlerspannung V_error 153 verglichen, um das pulsbreitenmodulierte (PWM-) Steuersignal 156 in Richtung zu dem Treiber und der Steuereinheit 115 des Abwärtswandlers 110 zu erzeugen. Im Fall einer Lasttransienten (z. B. eines plötzlichen Anstiegs des Laststroms) steigt der abgefühlte Strom I_sns 160 an, und dadurch steigt die Steigung der Sägezahnspannung V_isns 155 an. Zur gleichen Zeit kann die Ausgangsspannung V_out 150 abfallen, was zu einem Anstieg der Fehlerspannung V_error 153 führt. Beide Effekte neigen dazu, den Auslösepunkt für das pulsbreitenmodulierte Signal 156 vorwärts zu verschieben, wodurch die Einschaltdauer des Abwärtswandlers 110 erhöht wird und dadurch der Effekt der Lasttransiente kompensiert wird.
Der HS-Schalter 112 (hier auch als der erste Schalter bezeichnet) und der LS-Schalter 111 (hier auch als der zweite Schalter bezeichnet) sind in einer gegenseitig ausschließenden Weise unter Verwendung der jeweiligen Steuersignale 142, 141 geschlossen. Um einen Kurzschluss zwischen der Eingangsspannung 154 (hier auch als die erste Spannung bezeichnet) und Masse (hier auch als die zweite Spannung bezeichnet) zu vermeiden, zeigen die Schalter 112,111 eine Nichtüberlappungszeit (NOT). Die NOT sollte ausreichend hoch sein, um zuverlässig einen Kurzschluss zu verhindern. Andererseits sollte die NOT klein sein, um den Leistungsverlust zu reduzieren. Das kann durch Anpassen der NOT auf automatische Weise erreicht werden, z. B. durch Regulieren der NOT.
Eine mögliche Herangehensweise zum Regulieren der NOT ist es, die Drain-Source-Spannung über den LS-Schalter 111 an dem Lx-Knoten zu messen und die Drain-Source-Spannung mit der Gate-Source-Spannung des LS-Schalters 111 zu vergleichen. Die Verzögerung zwischen dem Abfall der Drain-Source-Spannung und dem Anstieg der Gate-Source-Spannung kann dann als ein Indikator für die NOT verwendet werden. Insbesondere kann diese Verzögerung zum Regulieren der NOT reguliert werden.
Das Messen der Drain-Source-Spannung an dem Lx-Knoten zwischen dem HS-Schalter 112 und dem LS-Schalter 111 weist jedoch verschiedene Nachteile auf. Da der Lx-Knoten ein Schaltknoten und ein externer Knoten ist (wegen des Induktors 113 außerhalb des Chips), können Störeffekte auf dem Lx-Knoten die Messung der NOT durch Klingel-Artefakte (wie z. B. Rauschen/Störung-Probleme) beeinträchtigen. Darüber hinaus ist für relativ hohe Einschaltdauern des HS-Schalters 112 die verfügbare Zeit zum Schalten des LS-Schalters 111 relativ kurz. Das kann die Genauigkeit zum Messen der NOT weiter reduzieren. Zusätzlich führt ein plötzlicher Anstieg der Last (wodurch der Lx-Knoten schneller entladen wird und was bewirkt, dass die Drain-Source-Spannung an dem Lx-Knoten schneller fällt) zur Messung einer erhöhten Verzögerung und zu einer erhöhten Angabe für die NOT. Somit können Lasttransienten die Konvergenz der Regulierungsschleife zum Regulieren der NOT beeinträchtigen.
Im Hinblick auf das Vorstehende ist ein Schema zum Regulieren der NOT beschrieben, das von der Spannung an dem Lx-Knoten unabhängig ist. Es wird darauf hingewiesen, dass das Schema für einen Übergang von einem HS-Zustand (während dem der HS-Schalter geschlossen ist und der LS-Schalter offen ist) zu einem LS-Zustand (während dem der LS-Schalter geschlossen ist und der HS-Schalter offen ist) beschrieben ist. Das Schema ist auf analoge Weise für einen Übergang von einem LS-Zustand zu einem HS-Zustand anwendbar.
2 zeigt eine Beispiel-Schaltungsanordnung zum Regulieren der NOT. Die Steuerschaltungsanordnung umfasst eine HS-Schalternachbildung 212 (auch als der erste Zusatzschalter bezeichnet) und eine LS-Schalternachbildung 211 (auch als der zweite Zusatzschalter bezeichnet), die skalierte Nachbildungen des HS-Schalters 112 bzw. des LS-Schalters 111 sind. Die Schalternachbildungen 212, 211 sind in Reihe zwischen einer Standardspannung Vdd2 254 und einer zweiten Zusatzspannung 208 angeordnet. Die Standardspannung 254 kann der Eingangsspannung 154 entsprechen oder kann von ihr verschieden sein. Auf analoge Weise kann die zweite Zusatzspannung 208 Masse entsprechen oder kann davon verschieden sein.
Die Schalternachbildungen 212, 211 werden jeweils unter Verwendung der Zusatzsteuersignale 242, 241 gesteuert. In dem dargestellten Beispiel entspricht das Zusatzsteuersignal P 242 für die HS-Schalternachbildung 212 dem Steuersignal P 142 des HS-Schalters 112. Darüber hinaus entspricht das Zusatzsteuersignal N_d 241 der LS-Schalternachbildung 211 einer verzögerten Version des Steuersignals N 141 des LS-Schalters 111.
Die Steuerschaltungsanordnung umfasst ferner einen Kondensator Cs 201 (der ein Beispiel für eine Speichereinheit ist), der durch Schließen des Kondensatorschalters 202 auf die Standardspannung 254 geladen werden kann, wobei der Kondensatorschalter 202 unter Verwendung eines Taktsignals 203 gesteuert wird. Insbesondere kann der Kondensator Cs 201 vor einem Übergang von einer LS-Zeitspanne, während der der LS-Schalter 111 und die LS-Schalternachbildung 21 geschlossen sind und der HS-Schalter112 und die HS-Schalternachbildung 212 offen sind, zu einer HS-Zeitspanne, während der der LS-Schalter 111 und die LS-Schalternachbildung 211 offen sind und der HS-Schalter 112 und die HS-Schalternachbildung 212 geschlossen sind, auf die Standardspannung 254 geladen werden. Somit entspricht die Speicherspannung 204 des Kondensators 201 der Standardspannung 254 vor einem Übergang von einer LS-Zeitspanne zu einer HS-Zeitspanne.
Der Übergang kann derart sein, dass die HS-Schalternachbildung 212 und die LS-Schalternachbildung 211 gleichzeitig geschlossen sind. Falls das der Fall ist, wird der Kondensator 201 über die Schalternachbildungen 212, 211 auf die zweite Zusatzspannung 208 entladen. Der Pfad kann einen Widerstandswert R zeigen, so dass die Zeitkonstante zum Entladen des Kondensators 201 gleich 1/C_sR ist. Somit verursacht ein Überlappen der LS-Zeitspanne und der HS-Zeitspanne, dass die Speicherspannung 204 mit einer speziellen Zeitkonstanten abfällt. Andererseits, falls keine Überlappung der LS-Zeitspanne und der HS-Zeitspanne vorhanden ist, bleibt die Speicherspannung 204 auf dem Pegel der Standardspannung 254.
Die Schaltungsanordnung umfasst einen Komparator 209, der konfiguriert ist, die Speicherspannung 204 mit einer Referenzspannung V_ref 205 zu vergleichen. Die Referenzspannung V_ref 205 hängt typischerweise von der Standardspannung 254 ab, z. B. kann die Referenzspannung 205 gleich 0,8 der Standardspannung 254 sein. Das Ausgangssignal 210 des Komparators 209 gibt an, ob die Speicherspannung 204 größer oder kleiner ist als die Standardspannung 254. Falls die Speicherspannung 204 kleiner als die Standardspannung 254 ist, gibt das an, dass eine Überlappung zwischen der LS-Zeitspanne und der HS-Zeitspanne aufgetreten ist. Andernfalls ist keine solche Überlappung aufgetreten. Somit gibt das Ausgangssignal 210 des Komparators 209 an, ob eine Überlappungssituation aufgetreten ist oder nicht. Das Ausgangssignal 210 kann zur digitalen Verarbeitung 206 übergeben werden.
Insbesondere kann das Ausgangssignal 201 innerhalb der Steuereinheit 115, z. B. innerhalb einer NOT-Steuereinheit 207, verwendet werden, um die NOT anzupassen. Infolgedessen kann eine Regulierungsschleife für die NOT bereitgestellt sein, wobei die Regulierung von einer Messung der Spannung an dem Lx-Knoten zwischen dem HS-Schalter 112 und dem LS-Schalter 111 unabhängig ist.
Somit zeigt 2 eine Steuerschaltungsanordnung zum Erreichen der kleinsten Nichtüberlappungszeit ohne Abfühlen und/oder Verwenden der Lx-Spannung an dem Lx-Knoten. Insbesondere zeigt 2 die Schaltungsanordnung, die konfiguriert ist, eine Überlappungsbedingung nachzubilden und Überlappungsbedingungen aktiv zu vermeiden.
Die Hauptschalter 112, 111 des Leistungswandlers 110 werden aus einer Steuereinheit 115 angesteuert, die ‚P‘- und ‚N‘-Steuersignale 142, 141, die Gate-Steuersignale für den HS-Schalter 112 und den LS-Schalter 111 sind, erzeugt. (Skalierte) Schalternachbildungen 212, 211 der Schaltvorrichtungen 112, 111 werden durch ‚P‘- und ‚N_d‘-Zusatzsteuersignale 241, 242 (die Zusatzsteuersignale sind, die von den Steuersignalen 142, 141, die die Hauptschalter 112, 111 steuern, abgeleitet sind) bereitgestellt und gesteuert. Die Reihenanordnung der Schalternachbildungen 212, 211 ist zwischen den Knoten HS_s und LS_s verbunden. LS_s ist mit Masse (oder einer anderen geeigneten Zusatzspannung 208) verbunden. Ein Kondensator Cs 201 ist mit dem Knoten HS_s verbunden.
Der Zweck der in 2 gezeigten Steuerschaltungsanordnung ist es, die Nichtüberlappungszeit zwischen dem HS- und dem LS-Schalter 112, 111 zu minimieren. Eine potentielle Überlappung kann während der Zeit auftreten, zu der ein Übergang auf den Steuersignalen ‚P‘ und ‚N‘ stattfindet. Der Kondensator Cs 201 kann auf eine spezifiziert Standardspannung 254 vor einem Übergang auf ‚P‘ oder ‚N‘ geladen werden. 4 zeigt Beispiel-Steuersignale 141, 142 und ein Beispiel-Taktsignal CLK 203 zum Ansteuern des Kondensatorschalters 202 zum Laden des Kondensators 201. Es wird darauf hingewiesen, dass die Steuersignale 142, 141, die in 4 gezeigt sind, derart sind, dass ein hoher Pegel einen geschlossenen Schalter angibt, und derart sind, dass ein niedriger Pegel einen geschlossen Schalter angibt.
Falls eine Überlappung zwischen den Steuersignalen ‚P‘ und ‚N‘ während eines Übergangs vorhanden ist, entlädt sich der Knoten ‚HS_s‘ zwischen der HS-Schalternachbildung 212 und dem Kondensator Cs 201. Das kann durch einen Komparator 209 detektiert werden, der sein Ausgangssignal 210 der Steuereinheit 115 zuführen kann. Die Steuereinheit 115 kann konfiguriert sein, die Verzögerung zwischen den Steuersignalen 141,142 anzupassen. Insbesondere kann eine Verzögerung erhöht werden, falls das Komparatorausgangssignal 210 zeigt, dass der HS_s-Knoten entladen worden ist, d. h. dass die Speicherspannung 204 unter die Referenzspannung V_ref 205 abgefallen ist. Die Frequenz des Taktsignals 203 kann gleich der oder beliebig niedriger als die Frequenz des Steuersignals P und N 142, 141 sein (abhängig davon, wie schnell die kleinste Nichtüberlappungszeit erreicht werden soll). Mit anderen Worten kann die Frequenz des Taktsignals 203 angepasst werden, um die Konvergenzgeschwindigkeit der Nichtüberlappungszeit anzupassen.
5 stellt die Effekte einer adaptiven Verzögerung oder einer adaptiven NOT-Steuerung auf den Shoot-through-Strom eines Leistungswandlers 110 dar. 5 zeigt die Steuersignale 142, 141, wobei das Steuersignal 142 für den HS-Schalter 112 bei hohem Pegel zum Öffnen des HS-Schalters 112 ist und wobei das Steuersignal 141 für den LS-Schalter 111 bei hohem Pegel zum Schließen des LS-Schalters 111 ist. Anfangs zeigen die Schalter 112, 111 eine Überlappung und verursachen dadurch die Shoot-through-Ströme (wie aus den Spitzen in dem Strom 501 zu erkennen ist). Sobald die Steuerung der NOT gestartet wird (angegeben durch das NOT-Signal 502) kann Shoot-through-Strom vermieden werden. Messungen haben gezeigt, dass eine präzise Steuerung der NOT selbst in dem Fall einer Nachbildungsfehlanpassung der Schalternachbildungen 211, 211 in Bezug auf die Hauptschalter 111, 112 erreicht werden kann. Darüber hinaus beeinträchtigen parasitische Kapazität und Lasttransienten die Regulierungsqualität der NOT nicht. Somit kann eine robuste und präzise NOT-Regulierung erreicht werden.
Die Regulierung kann unter Verwendung von SAR (Register für sukzessive Approximation) oder anderen Techniken wie z. B. einen Vorwärts-Rückwärts-Zähler implementiert sein. Als Beispiel kann die Verzögerung zwischen den Steuersignalen 121, 142 um eine spezielle Schrittgröße erhöht oder verringert werden, falls keine Überlappung detektiert wird bzw. falls eine Überlappung detektiert wird. Eine solche Regulierung ist in 7 dargestellt. Die Simulation in 7 startet mit einer relativ hohen NOT 601 (von z. B. 3 ns). Zu einem gewissen Zeitpunkt wird die Regulierung aktiviert, was zu einer Verringerung der NOT 602 führt. Zu einem späteren Zeitpunkt wird die NOT 601 manuell erhöht, und es ist zu erkennen, dass die Regulierung die NOT 601 wieder verringert. Zu einem späteren Zeitpunkt wird die NOT 601 manuell verringert (um eine Überlappungssituation zu erzeugen). Es ist wieder zu sehen, dass die NOT 601 auf einen optimalen Wert reguliert wird.
Wie vorstehend angegeben führt eine Reduktion der NOT 601 typischerweise zu einer Reduktion des Leistungsverlusts 602. Das ist in 6 dargestellt. Die mittlere Größe des Leistungsverlusts ist typischerweise proportional der Nichtüberlappungszeit Tnon, der Schaltzeitspanne Tsw, dem Spannungsabfall an der Body-Diode Vdio und dem Ausgangsstrom lout (z. B. ~Vdio*Iout*Tnon/Tsw). Der Faktor Tnon/Tsw skaliert den Leistungsverlust proportional. 6 zeigt, wie der Leistungsverlust 602 durch Reduzieren der Nichtüberlappungszeit 601 reduziert werden kann.
Die Kapazität Cs, die Referenzspannung V_ref und der Widerstandswert R der Schalternachbildungen 211, 212 sind Konstruktionsparameter.
Eine aus den Schalternachbildungen 212, 211 kann unter Verwendung eines verzögerten Zusatzsteuersignals gesteuert werden. In dem Beispiel von 2 ist das Zusatzsteuersignal 241 für die LS-Schalternachbildung 211 im Vergleich zu dem Steuersignal 111 für den LS-Schalter 111 verzögert. Alternativ kann das Zusatzsteuersignal 212 für die HS-Schalternachbildung 212 im Vergleich zu dem Steuersignal 112 für den HS-Schalter 112 verzögert sein.
Wie aus 8 zu erkennen ist, führt die Verzögerung des Zusatzsteuersignals 242 N_d um die Verzögerung t_d zu einer Situation, dass die fallenden Flanken der Zusatzsteuersignale 242, 241 für die Schalternachbildungen 212, 211 überlappen (z. B. um die Überlappungszeit ΔT_{OVLP_REP}), selbst wenn die fallenden Flanken der Steuersignale 142, 141 für die Hauptschalter 112, 111 noch nicht überlappen. Somit tritt eine Überlappungssituation für die Schalternachbildungen 212, 211 vor einer Überlappungssituation für die Hauptschalter 112, 111 auf. Mit anderen Worten können die Schalternachbildungen 212, 211 mit einer NOT betrieben werden, die niedriger ist als die NOT der Hauptschalter 112, 111. Dadurch kann eine Regulierung der NOT 601 erreicht werden, ohne tatsächlich eine Überlappungssituation für die Hauptschalter 112, 111 zu verursachen.
Die Referenzspannung 205 kann eingestellt sein als $V r e f = V_{D D 2} \cdot e^{- \frac{Δ T_{O V L P_R E P}}{R C_{S}}}$
wobei ΔT_{OVLP_REP} die Überlappungszeit der Schalternachbildungen 212, 211 ist, die der Ziel-Nichtüberlappungszeit für die Hauptschalter 112, 111 entspricht. Die Überlappungszeit der Schalternachbildungen 212, 211 ist näherungsweise gegeben durch $Δ T_{O V L P_R E P} \approx \frac{(V_{D D 2} - V r e f)}{V_{D D 2}} \cdot R C_{S}$
Diese Überlappungszeit der Schalternachbildungen 212, 211 führt zu der folgenden Ziel-Nichtüberlappungszeit für die Hauptschalter 112, 111: $Δ T_{N O V L P_M A I N} \approx t_{d} - Δ T_{O V L P_R E P}$
wobei ΔT_{NOVLP_MAIN} die Ziel-Nichtüberlappungszeit der Hauptschalter 112, 111 ist und t_d eine Steuersignalverzögerung ist, die z. B. auf eine Ein-Gate-Verzögerung eingestellt sein kann.
Wie vorstehend angegeben kann ein Vorwärts-Rückwärts-Zähler als ein Steueralgorithmus verwendet werden. Ein solcher Steueralgorithmus kann jedoch zu einer Nichtüberlappungszeit führen, die um die Ziel-Nichtüberlappungszeit hin- und herschaltet. Ein digitaler Logikblock kann verwendet werden, um ein solches Hin- und Herschalten anzuhalten.
ΔT_{OVLP_REP} hängt von der Zeitkonstanten ab, die durch den Widerstandswert R und die Kapazität Cs gegeben ist. Falls sich der Widerstandswert und/oder die Kapazität ändern (z. B. aufgrund einer Temperaturänderung und/oder aufgrund einer Prozessvariation), kann das die Überlappungszeit ΔT_{OVLP_REP} der Schalternachbildungen 212, 211 ändern. Falls jedoch die Referenzspannung V_ref angepasst wird, um der Änderung des Produkts RCs zu folgen, dann kann die Abhängigkeit des Widerstandswerts R und der Kapazität Cs wesentlich reduziert sein.
Die Änderung der Referenzspannung ΔVref kann wie folgt geschrieben werden: $Δ V r e f = V_{D D 2} \cdot β (1 - r)$
wobei r das ausgewählte Verhältnis zwischen V_ref zu V_DD2 ist und wobei β die prozentuale Änderung in RCs ist. β kann unter Verwendung einer Schaltung bestimmt werden, die einen Kondensator lädt, der ähnlich dem Kondensator 201 ist, unter Verwendung einer Stromquelle, die von einem ähnlichen Widerstand wie R abhängt (wodurch die Temperaturabhängigkeit entfernt wird). Wenn β bestimmt worden ist, kann ΔVref von V_DD2 unter Verwendung von PWM (Pulsbreitenmodulation) mit einer Einschaltdauer, die proportional β(1-r) ist, abgeleitet werden. Das ist in 9a mit einer PWM-Steuereinheit 900 zum Steuern eines Schalters zum Ableiten von ΔVref von V_DD2 dargestellt.
Eine alternative Herangehensweise, um V_ref zu erzeugen, ist in 9b dargestellt. Der Schalter ‚b‘ 914 schaltet nur an für eine Zeitspanne, die der Steuersignalverzögerung t_d entspricht. Während dieser Zeit entlädt der Kondensator Cs 201 oder ein Zusatzkondensator 901 über den Widerstand ‚R‘ 913. Der Zusatzkondensator 901 kann unter Verwendung des Schalters a 902 geladen werden. Unter Verwendung des Schalters 912 ist die Speicherspannung für einen Puffer 911 zum Speichern der Referenzspannung 205 bereitgestellt. Die Referenzspannung 205 ist dann gegeben durch: $V r e f = V_{D D 2} \cdot e^{\frac{- t_{d}}{R C_{S}}}$
Der Nutzen des Erzeugens der Referenzspannung 205 unter Verwendung der Schaltungsanordnung von 9b ist, dass die volle Zeit t_d benötigt wird, damit die Speicherspannung 204 V_ref erreicht. Als ein Ergebnis davon wird Überlappung nur für die Schalternachbildungen 122, 121 und nicht für die Hauptschalter 112, 111 existieren.
3 zeigt einen Ablaufplan eines Beispielverfahrens 300 zum Anpassen der Verzögerung zwischen den Steuersignalen 142, 141 zum Steuern der Hauptschalter 112,111. Das Verfahren 300 kann einen Initialisierungsschritt 301 zum Einstellen eines initialen Werts der Verzögerung umfassen. Eine relativ hohe oder konservative Verzögerung, d. h. eine relativ hohe NOT, kann ausgewählt werden. Die Zusatzschalter oder Schalternachbildungen 212, 211 können unter Verwendung von Zusatzsteuersignalen 242, 241 angesteuert werden, die von den Steuersignalen 142, 141 abgeleitet worden sind (Schritt 302). Die Überlappungsbedingung an den Schalternachbildungen 212, 211 kann bestimmt werden (Schritt 303), und die Verzögerung zwischen den Steuersignalen 142, 141 kann angepasst werden, bis eine gewünschte Überlappungsbedingung erreicht ist (Schritt 304).
Darüber hinaus zeigt 10 einen Ablaufplan eines Beispielverfahrens 1000 zum Anpassen der Nichtüberlappungszeit (NOT) für einen ersten Schalter 112, z. B. einen HS-Schalter, und einen zweiten Schalter 111, z. B. einen LS-Schalter, die in Reihe angeordnet sind und die unter Verwendung eines ersten Steuersignals 142 bzw. eines zweiten Steuersignals 141 gesteuert werden. Der erste Schalter 112 und der zweite Schalter 111 können zwischen einer ersten Spannung 154, z. B. einer HS-Spannung, und einer zweiten Spannung, z. B. Erde, angeordnet sein.
Innerhalb eines ersten Zustands (z. B. innerhalb einer HS-Zeitspanne oder eines HS-Zustands) kann der erste Schalter 112 geschlossen sein und der zweite Schalter 111 kann offen sein. Innerhalb eines zweiten Zustands (z. B. innerhalb einer HS-Zeitspanne oder eines HS-Zustands) kann der erste Schalter 112 offen sein und der zweite Schalter 111 kann geschlossen sein.
Der erste Schalter 112 und der zweite Schalter 111 können unter Verwendung des ersten Steuersignals 142 und des zweiten Steuersignals 141 gesteuert werden, so dass sie alternierend in dem ersten Zustand und in dem zweiten Zustand sind.
Das Verfahren 1000 umfasst für eine Folge von Übergängen von dem ersten Zustand in den zweiten Zustand Laden 1001 einer Speichereinheit 201, z. B. eines Kondensators, vor einem aktuellen Übergang von dem ersten Zustand in den zweiten Zustand. Die Speichereinheit 201 ist konfiguriert, elektrische Energie zu speichern. Darüber hinaus kann die Speichereinheit 201 entladen werden (in Übereinstimmung mit einer speziellen Zeitkonstanten), falls ein erster Zusatzschalter 212 (z. B. ein HS-Zusatzschalter) und ein zweiter Zusatzschalter 211 (z. B. ein LS-Zusatzschalter) gleichzeitig geschlossen sind. Andernfalls kann kein wesentliches Entladen der Speichereinheit 201 stattfinden.
Der erste Zusatzschalter 212 und der zweite Zusatzschalter 211 sind in Reihe angeordnet und werden unter Verwendung eines ersten Zusatzsteuersignals 242 bzw. eines zweiten Zusatzsteuersignals 241 gesteuert. Das erste Zusatzsteuersignal 242 kann von dem ersten Steuersignal 142 abhängig sein. Darüber hinaus kann das zweite Zusatzsteuersignal 241 von dem zweiten Steuersignal 141 abhängig sein. Somit können der erste Zusatzschalter 212 und der zweite Zusatzschalter 211 in Übereinstimmung mit dem ersten Schalter 112 und dem zweiten Schalter 111 gesteuert werden. Insbesondere können das erste Zusatzsteuersignal 242 und das zweite Zusatzsteuersignal 241 dem ersten Steuersignal 142 und dem zweiten Steuersignal 141 entsprechen, abgesehen von einem Versatz der Verzögerung zwischen den Steuersignalen. Ein solcher Versatz kann eine Überlappungszeit zwischen dem ersten Zusatzschalter 212 und dem zweiten Zusatzschalter 211 erzeugen, wobei diese Überlappungszeit verwendet werden kann, um die NOT des ersten Schalters 112 und des zweiten Schalters 111 zu steuern.
Das Verfahren 1000 umfasstferner Bestimmen 1002, ob die Speichereinheit 201 während des aktuellen Übergangs wenigstens teilweise entladen worden ist. Zusätzlich umfasst das Verfahren 1000 Anpassen 1003 der Verzögerung zwischen dem ersten Steuersignal 142 und dem zweiten Steuersignal 141 (und außerdem der Verzögerung zwischen dem ersten Zusatzsteuersignal 242 und dem zweiten Zusatzsteuersignal 241) für den folgenden Übergang, abhängig davon, ob die Speichereinheit 201 während des aktuellen Übergangs wenigstens teilweise entladen worden ist. Somit ist ein effizientes und präzises Schema zum Einstellen der NOT eines ersten Schalters 112 und eines zweiten Schalters 111 bereitgestellt.
Wie vorstehend skizziert, kann alternativ oder zusätzlich eine Reihenanordnung von Zusatzschaltern 212, 211 zum Überwachen eines Übergangs von einem LS-Zustand in einen HS-Zustand bereitgestellt sein. Zu diesem Zweck kann das Zusatzsteuersignal P_d zum Öffnen des LS-Zusatzschalters 211 im Vergleich zu dem Steuersignal P zum Öffnen des LS-Schalters 111 verzögert sein. Das ist in 11 dargestellt. Als ein Ergebnis einer solchen Verzögerung kann die Nichtüberlappungszeit für einen Übergang von einem LS-Zustand in einen HS-Zustand gesteuert werden.
Wie vorstehen skizziert, kann die Nichtüberlappungszeit abhängig davon, ob während eines Übergangs von einem HS-Zustand in einen LS-Zustand (oder während eines Übergangs von dem LS-Zustand in den HS-Zustand) ein Strom durch die Reihenanordnung aus den Zusatzschaltern 212, 211 geflossen ist, angepasst werden. Das kann unter Verwendung einer Speichereinheit 201 detektiert werden (wie in 2 dargestellt). 12 zeigt ein Schema, das alternativ oder zusätzlich zu dem Schema von 2 zum Detektieren einer Überlappungssituation der Zusatzschalter 212, 211 verwendet werden kann. Ein Detektionswiderstand 1202 ist in Reihe mit der Reihenanordnung aus den Zusatzschaltern 212, 211 angeordnet, so dass der Zwischenknoten HS_s zwischen dem Detektionswiderstand 1202 und der Reihenanordnung aus den Zusatzschaltern 212, 211 angeordnet ist. Falls kein Strom durch die Reihenanordnung aus den Zusatzschaltern 212, 211 fließt, ist der Zwischenknoten HS_s an Vdd2 254. Andererseits, falls ein Strom durch die Reihenanordnung aus den Zusatzschaltern 212, 211 fließt, ist der Spannungspegel der Zwischenknotens HS_s gestört oder fällt ab. Diese Störung des Spannungspegels kann durch die Steuermittel 119 detektiert und registriert werden. Insbesondere kann detektiert werden, ob der Spannungspegel des Zwischenknotens HS_s während eines Übergangs von dem HS-Zustand in den LS-Zustand (oder von dem LS-Zustand in den HS-Zustand) gestört ist. Die Nichtüberlappungszeit zwischen den Steuersignalen P und N kann dann dementsprechend angepasst werden. Somit kann ein effizientes Mittel zum Detektieren einer Überlappungssituation der Zusatzschalter 212, 211 bereitgestellt sein.
Die Steuerschaltungsanordnung von 12 umfasst außerdem einen Kondensator 1201, der verwendet werden kann, um die Störung oder den Abfall des Spannungspegels an dem Zwischenknoten HS_s zu verlangsamen. Durch Verwenden eines solchen Kondensators 1201 kann die Detektion der Störung des Spannungspegels an dem Zwischenknoten HS_s vereinfacht und/oder robuster gemacht werden.
Es wird darauf hingewiesen, dass die Beschreibung und die Zeichnungen lediglich die Prinzipien der vorgeschlagenen Verfahren und Systeme veranschaulichen. Fachleute werden verschiedene Anordnungen implementieren können, die, obwohl sie hier nicht ausdrücklich beschrieben oder gezeigt sind, die Prinzipien der Erfindung ausführen und in ihrem Geist und Schutzbereich enthalten sind. Darüber hinaus sollen prinzipiell alle Beispiele und Ausführungsformen, die in dem vorliegenden Dokument skizziert sind, ausdrücklich nur erläuternden Zwecken dienen, um dem Leser bei dem Verstehen der Prinzipien der vorgeschlagenen verfahren und Systeme zu unterstützen. Darüber hinaus sollen sowohl alle Feststellungen hier, die Prinzipien, Aspekte und Ausführungsformen der Erfindung bereitstellen, als auch spezifische Beispiele davon ihre Äquivalente einschließen.

Claims

Steuerschaltungsanordnung zum Steuern einer Nichtüberlappungszeit für einen ersten Schalter (112) und einen zweiten Schalter (111), die in Reihe angeordnet sind und die unter Verwendung eines ersten Steuersignals (142) bzw. eines zweiten Steuersignals (141) gesteuert werden; wobei in einem ersten Zustand der erste Schalter (112) geschlossen ist und der zweite Schalter (111) offen ist und in einem zweiten Zustand der erste Schalter (112) offen ist und der zweite Schalter (111) geschlossen ist; wobei der erste Schalter (112) und der zweite Schalter (111) so gesteuert werden, dass sie alternierend in dem ersten Zustand und in dem zweiten Zustand sind; wobei die Steuerschaltungsanordnung umfasst: einen ersten Zusatzschalter (212) und einen zweiten Zusatzschalter (211), die in Reihe angeordnet sind und die unter Verwendung eines ersten Zusatzsteuersignals (242) bzw. eines zweiten Zusatzsteuersignals (241), die von dem ersten Steuersignal (142) bzw. dem zweiten Steuersignal (141) abhängig sind, gesteuert werden; und Steuermittel (115, 209), die konfiguriert sind: zu bestimmen, ob während eines Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter (212) und dem zweiten Zusatzschalter (211) geflossen ist; und eine Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) zum Steuern eines folgenden Übergangs von dem ersten Zustand in den zweiten Zustand abhängig davon, ob während des Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter(212) und dem zweiten Zusatzschalter (211) geflossen ist, anzupassen.
Steuerschaltungsanordnung nach Anspruch 1, wobei die Steuerschaltungsanordnung eine Speichereinheit (201) umfasst, die konfiguriert ist, elektrische Energie vor einem Übergang von dem ersten Zustand in den zweiten Zustand zu speichern; wobei die Speichereinheit (201) über die Reihenanordnung aus dem ersten Zusatzschalter (212) und dem zweiten Zusatzschalter (211) entladen wird, falls der erste Zusatzschalter (212) und der zweite Zusatzschalter (211) gleichzeitig geschlossen sind; und die Steuermittel (115, 209) konfiguriert sind: nach dem Übergang von dem ersten Zustand in den zweiten Zustand zu bestimmen, ob die Speichereinheit (201) wenigstens teilweise entladen worden ist; und die Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) zum Steuern eines folgenden Übergangs von dem ersten Zustand in den zweiten Zustand abhängig davon, ob die Speichereinheit (201) wenigstens teilweise entladen worden ist, anzupassen.
Steuerschaltungsanordnung nach Anspruch 2, wobei die Steuermittel (115, 209) konfiguriert sind: die Speichereinheit (201) vor dem Übergang zu laden, so dass eine Speicherspannung (204) an der Speichereinheit (201) einer Standardspannung (254) entspricht; wobei die Speicherspannung (204) die in der Speichereinheit (201) gespeicherte elektrische Energie angibt; und die Speicherspannung (204) an der Speichereinheit (201) nach dem Übergang mit einer Referenzspannung (205) zu vergleichen, um zu bestimmen, ob die Speichereinheit (201) wenigstens teilweise entladen worden ist.
Steuerschaltungsanordnung nach Anspruch 3, wobei die Speichereinheit (201) einen Kondensator umfasst; und die Steuerschaltungsanordnung einen Kondensatorschalter (202) umfasst, der konfiguriert ist, den Kondensator vor dem Übergang mit einer Versorgung für die Standardspannung (254) zu verbinden.
Steuerschaltungsanordnung nach einem der Ansprüche 3 bis 4, wobei die Steuermittel (115, 209) einen Komparator (209) umfassen, der konfiguriert ist, ein Ausgangssignal (210) basierend auf der Speicherspannung (204) und basierend auf der Referenzspannung (205) zu erzeugen, so dass ein Pegel des Ausgangssignals (210) angibt, ob die Speicherspannung (204) höher oder niedriger als die Referenzspannung (205) ist; und die Steuermittel (115, 209) konfiguriert sind, die Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) basierend auf dem Ausgangssignal (210) anzupassen.
Steuerschaltungsanordnung nach einem der Ansprüche 3 bis 5, wobei die Speichereinheit (201) über die Reihenanordnung aus dem ersten Zusatzschalter (242) und dem zweiten Zusatzschalter (241) in Übereinstimmung mit einer Zeitkonstanten entladen wird; und die Referenzspannung (205) von der Zeitkonstanten abhängig ist.
Steuerschaltungsanordnung nach einem der Ansprüche 3 bis 6, wobei die Referenzspannung (205) von einer Ziel-Nichtüberlappungszeit zwischen dem ersten Schalter (112) und dem zweiten Schalter (111) abhängig ist.
Steuerschaltungsanordnung nach einem der Ansprüche 3 bis 7, wobei die Steuerschaltungsanordnung einen Entladewiderstand (913) umfasst, der angeordnet sein kann, um eine Zusatzspeichereinheit (901) unter Verwendung eines Entladeschalters (914) zu entladen; die Steuerschaltungsanordnung einen Puffer (911) zum Bereitstellen der Referenzspannung (205) umfasst; und die Steuermittel (115, 209) konfiguriert sind: die Zusatzspeichereinheit (901) zu laden, so dass eine Zusatzspeicherspannung an der Zusatzspeichereinheit (901) der Standardspannung (254) entspricht; den Entladeschalter (914) zu steuern, um die Zusatzspeichereinheit (901) für eine Referenzentladezeit zu entladen; und die Zusatzspeicherspannung an dem Ende der Referenzentladezeit als Referenzspannung (205) für den Puffer (911) bereitzustellen.
Steuerschaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei das erste Zusatzsteuersignal (242) und das zweiten Zusatzsteuersignal (241) von dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) abgeleitet werden, so dass die Nichtüberlappungszeit des ersten Zusatzsteuersignals (242) relativ zu dem zweiten Zusatzsteuersignal (241) im Vergleich zu einer Nichtüberlappungszeit des ersten Steuersignals (242) relativ zu dem zweiten Steuersignal (141) um eine Steuersignalverzögerung (t_d) versetzt ist.
Steuerschaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei das erste Zusatzsteuersignal (242) gleich dem ersten Steuersignal (142) ist; und das zweite Zusatzsteuersignal (241) gleich dem zweiten Steuersignal (141) verzögert um eine Steuersignalverzögerung (t_d) ist.
Steuerschaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei die Steuermittel (115, 209) konfiguriert sind: die Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) zu erhöhen, falls bestimmt wird, dass während des Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter (242) und dem zweiten Zusatzschalter (241) geflossen ist; und/oder die Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) zu verringern, falls bestimmt wird, dass während des Übergangs von dem ersten Zustand in den zweiten Zustand kein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter (242) und dem zweiten Zusatzschalter (241) geflossen ist.
Steuerschaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei das erste und das zweite Steuersignal (142, 141) jeweils ansteigende und abfallende Flanken zum Schließen oder Öffnen des ersten bzw. zweiten Schalters (112, 111) umfassen; und Anpassen der Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) Anpassen einer Nichtüberlappungszeit zwischen einer Flanke des ersten Steuersignals(142) und einer Flanke des zweiten Steuersignals (141) umfasst.
Steuerschaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei die Steuermittel (115, 209) ferner konfiguriert sind, eine Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) zum Steuern eines folgenden Übergangs von dem zweiten Zustand in den ersten Zustand abhängig davon, ob während des Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter (242) und dem zweiten Zusatzschalter (241) geflossen ist, anzupassen.
Steuerschaltungsanordnung nach einem der Ansprüche 1 bis 12, wobei die Steuerschaltungsanordnung eine weitere Reihenanordnung aus einem weiteren ersten Zusatzschalter (212)und einem weiteren zweiten Zusatzschalter (211) umfasst, die unter Verwendung eines weiteren ersten Zusatzsteuersignals (242) bzw. eines weiteren zweiten Zusatzsteuersignals (241), die von dem ersten Steuersignal (142) bzw. dem zweiten Steuersignal (141) abhängig sind, gesteuert werden; die Steuermittel (115, 209) konfiguriert sind: zu bestimmen, ob während eines Übergangs von dem zweiten Zustand in den ersten Zustand ein Strom durch die weitere Reihenanordnung aus dem weiteren ersten Zusatzschalter (212) und dem weiteren zweiten Zusatzschalter (211) geflossen ist; und eine Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) zum Steuern eines folgenden Übergangs von dem zweiten Zustand in den ersten Zustand abhängig davon, ob während des Übergangs von dem zweiten Zustand in den ersten Zustand ein Strom durch die weitere Reihenanordnung aus dem weiteren ersten Zusatzschalter (212) und dem weiteren zweiten Zusatzschalter (211) geflossen ist, anzupassen.
Steuerschaltungsanordnung nach Anspruch 14, wobei die Steuerschaltungsanordnung eine weitere Speichereinheit (201) umfasst, die konfiguriert ist, elektrische Energie vor dem Übergang von dem zweiten Zustand in den ersten Zustand zu speichern; wobei die weitere Speichereinheit (201) entladen wird, falls der weitere erste Zusatzschalter (212) und der weitere zweite Zusatzschalter (211) der weiteren Reihenanordnungen gleichzeitig geschlossen sind; und die Steuermittel (115, 209) konfiguriert sind: nach dem Übergang von dem zweiten Zustand in den ersten Zustand zu bestimmen, ob die weitere Speichereinheit (201) wenigstens teilweise entladen worden ist; und die Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) zum Steuern eines folgenden Übergangs von dem zweiten Zustand in den ersten Zustand abhängig davon, ob die weitere Speichereinheit (201) wenigstens teilweise entladen worden ist, anzupassen.
Steuerschaltungsanordnung nach einem der Ansprüche 2 bis 15, wobei die Steuermittel (115, 209) konfiguriert sind: die Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) auf eine initiale Nichtüberlappungszeit zu initialisieren; für eine Folge von Übergängen von dem ersten Zustand in den zweiten Zustand die Speichereinheit (201) vor einem aktuellen Übergang zu laden; zu bestimmen, ob die Speichereinheit (201) während des aktuellen Übergangs wenigstens teilweise entladen worden ist; und die Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) für den folgenden Übergang abhängig davon, ob die Speichereinheit (201) während des aktuellen Übergangs wenigstens teilweise entladen worden ist, anzupassen.
Steuerschaltungsanordnung nach einem der vorhergehenden Ansprüche, wobei die Steuerschaltungsanordnung einen Detektionswiderstand (1202), der in Reihe mit der Reihenanordnung aus dem ersten Zusatzschalter (212) und dem zweiten Zusatzschalter (211) angeordnet ist; und Mittel zum Detektieren einer Spannung an einem Zwischenknoten zwischen dem Detektionswiderstand (1202) und der Reihenanordnung aus dem ersten Zusatzschalter (212) und dem zweiten Zusatzschalter (211) während eines Übergangs von dem ersten Zustand in den zweiten Zustand umfasst.
Schaltbetriebsart-Leistungswandler (100), der konfiguriert ist, elektrische Leistung zu wandeln, wobei der Leistungswandler (100) umfasst: einen ersten Schalter (112) und einen zweiten Schalter (111), die in Reihe zwischen einer ersten Spannung (154) und einer zweiten Spannung angeordnet sind; und eine Steuereinheit (115), die konfiguriert ist, den ersten Schalter (112) und den zweiten Schalter (111) unter Verwendung eines ersten Steuersignals (142) bzw. eines zweiten Steuersignals (141) zu steuern, so dass sie alternierend in einem ersten Zustand und in einem zweiten Zustand sind; wobei innerhalb des ersten Zustands der erste Schalter (112) geschlossen ist und der zweite Schalter (111) offen ist, und innerhalb des zweiten Zustands (112) der erste Schalter offen ist und der zweite Schalter (111) geschlossen ist; wobei die Steuereinheit (115) eine Steuerschaltungsanordnung (115, 209) nach einem der vorhergehenden Ansprüche zum Anpassen einer Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) umfasst.
Verfahren (1000) zum Anpassen einer Nichtüberlappungszeit für einen ersten Schalter (112) und einen zweiten Schalter (111), die in Reihe angeordnet sind und die unter Verwendung eines ersten Steuersignals (142) bzw. eines zweiten Steuersignals (141) gesteuert werden; wobei innerhalb eines ersten Zustands der erste Schalter (112) geschlossen ist und der zweite Schalter (111) offen ist, und wobei innerhalb eines zweiten Zustands (112) der erste Schalter offen ist und der zweite Schalter (111) geschlossen ist; wobei der erste Schalter (112) und der zweite Schalter (111) so gesteuert werden, dass sie alternierend in dem ersten Zustand und in dem zweiten Zustand sind; wobei das Verfahren (1000) für eine Folge aus Übergängen von dem ersten Zustand in den zweiten Zustand umfasst: Bestimmen, ob während eines aktuellen Übergangs von dem ersten Zustand in den zweiten Zustand Strom durch eine Reihenanordnung aus einem ersten Zusatzschalter (212) und einem zweiten Zusatzschalter (211) geflossen ist; wobei der erste Zusatzschalter (212) und der zweite Zusatzschalter (211) unter Verwendung eines ersten Zusatzsteuersignals (242) bzw. eines zweiten Zusatzsteuersignals (241), die von dem ersten Steuersignal (142) bzw. dem zweiten Steuersignal (141) abhängig sind, gesteuert werden; und Anpassen einer Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) zum Steuern eines folgenden Übergangs von dem ersten Zustand in den zweiten Zustand abhängig davon, ob während des Übergangs von dem ersten Zustand in den zweiten Zustand ein Strom durch die Reihenanordnung aus dem ersten Zusatzschalter(212) und dem zweiten Zusatzschalter (211) geflossen ist.
Verfahren (1000) nach Anspruch 19, wobei das Verfahren (1000) umfasst: Laden (1001) einer Speichereinheit (201) vor dem aktuellen Übergang; wobei die Speichereinheit (201) konfiguriert ist, elektrische Energie zu speichern; wobei die Speichereinheit (201) entladen wird, falls ein erster Zusatzschalter (212) und ein zweiter Zusatzschalter (211) gleichzeitig geschlossen sind; wobei der erste Zusatzschalter (212) und der zweite Zusatzschalter (211) in Reihe angeordnet sind und unter Verwendung eines ersten Zusatzsteuersignals (242) bzw. eines zweiten Zusatzsteuersignals (241), die von dem ersten Steuersignal (142) bzw. dem zweiten Steuersignal (141) abhängig sind, gesteuert werden; Bestimmen (1002), ob die Speichereinheit (1002) während des aktuellen Übergangs wenigstens teilweise entladen worden ist; und Anpassen (1003) der Nichtüberlappungszeit zwischen dem ersten Steuersignal (142) und dem zweiten Steuersignal (141) für den folgenden Übergang, abhängig davon, ob die Speichereinheit (201) während des aktuellen Übergangs wenigstens teilweise entladen worden ist.