DE102016208897B4

DE102016208897B4 - Vorrichtung zur quasi-synchronen Abtastung zumindest eines ersten und eines zweiten mit nur einem A/D-Wandler zu wandelnden Signals

Info

Publication number: DE102016208897B4
Application number: DE102016208897.1A
Authority: DE
Inventors: Martin Götzenberger
Original assignee: Vitesco Technologies GmbH
Current assignee: Vitesco Technologies GmbH
Priority date: 2016-05-23
Filing date: 2016-05-23
Publication date: 2022-06-30
Anticipated expiration: 2036-05-24
Also published as: DE102016208897A1

Abstract

Vorrichtung zur quasi-synchronen Abtastung zumindest eines ersten (S1) und eines zweiten (S2) mit nur einem A/D-Wandler (A/D) zu wandelnden Signals, aufweisend;einen Multiplexer (MUX) mit zumindest einem ersten und einem zweiten Eingang und einem Ausgang,einen A/D-Wandler (A/D), dessen Eingang mit dem Ausgang des Multiplexers (MUX) verbunden ist,zumindest ein erstes Verzögerungsglied (VG1), das ausgebildet ist, das zweite Signal (S2) gegenüber dem ersten Signal (S1) zumindest um die Wandlungszeit des A/D-Wandlers (A/D) zu verzögern, wobei der Ausgang des ersten Verzögerungsglieds (VG1) mit dem zweiten Eingang des Multiplexers (MUX) verbunden ist, dadurch gekennzeichnet,dass das erste und/oder das zweite Verzögerungsglied (VG1, VG2) und ggf. jedes weitere Verzögerungsglied mit einem RC-Tiefpass gebildet ist.

Description

Bei der digitalen Regelung tritt häufig das Problem auf, dass mit einem Mikrocontroller mehrere Signale gleichzeitig und synchronisiert erfasst werden müssen. Dies betrifft z.B. mehrphasige DC/DC-Wandler oder auch Frequenzumrichter zur Regelung von Motoren. Erfolgt die Erfassung der Signale - meist in Form einer Messung - nicht synchron, so kommt es durch den falschen Zeitpunkt zu einem nicht unerheblichen Fehler.
Die Signale, die zeitgleich erfasst werden müssen, können beispielsweise mit jeweils einem einzelnen A/D-Wandler gewandelt werden. Alternativ können Abtast-und-Halte-Elemente eingesetzt werden, die die Signalmesswerte als Analogsignale zum gewünschten Zeitpunkt quasi einfrieren, um sie anschließend mit nur einem A/D-Wandler nacheinander wandeln zu können.
Die erste Variante erfordert eine entsprechend hohe Anzahl an A/D-Wandlern und führt daher zu hohen Kosten.
Die zweite Variante ist in der 1 dargestellt. Ein Signalgeber SG, der beispielsweise eine Messwerterfassungsschaltung sein kann, stellt in diesem Beispiel nach dem Stand der Technik drei Signale S1, S2 und S3 für eine digitale Regelung beispielsweise in einem Frequenzumrichter für einen Drei-Phasen-Elektromotor zur Verfügung. Diese Signale S1, S2 und S3 werden mit Hilfe von drei Abtast-und-Halte-Elementen abgetastet und zwischengespeichert und über einen Multiplexer MUX zu gewünschten Zeitpunkten an einen A/D-Wandler geleitet, der an seinem Ausgang entsprechende digitale Werte der Signale einer nicht dargestellten Regelschaltung zur Verfügung stellt.
Solche Abtast-und-Halte-Elemente sind beispielsweise in „Halbleiterschaltungstechnik“ von Tietze/Schenk, siebte Auflage, 1985 auf Seiten 733 ff beschrieben. Sie erfordern neben zweier Impedanzwandler einen Speicherkondensator, der eine hochwertige Isolation aufweisen muss, sowie einen Schalter mit einem hohen Sperrwiderstand. Dadurch sind solche Abtast-und-Halte-Elemente ebenfalls sehr kostenintensiv.
DE 10 2013 1ß06 881 A1 offenbart eine Einrichtung umfassend: eine Mehrzahl von Abtast-Halte-Schaltungen, wobei jede der Mehrzahl von Abtast-Halte Schaltungen eingerichtet ist, um ein analoges Signal zu empfangen; eine Multiplexerschaltung, die eingerichtet ist, um eine Mehrzahl von Ausgangssignalen der Mehrzahl von Abtast-Halte-Schaltungen zu empfangen und um die Ausgangssignale sequentiell für eine Wandlung verfügbar zu machen; und einen Analog-Digital-Wandler, der eingerichtet ist, um die Ausgangssignale seriell in entsprechende digitale Ergebnisse umzuwandeln.
Es ist daher die Aufgabe der Erfindung, eine Vorrichtung zur quasi-synchronen Abtastung zumindest eines ersten und eines zweiten mit nur einem A/D-Wandler zu wandelnden Signals anzugeben, die weniger kostenträchtig ist.
Die Aufgabe wird durch eine Vorrichtung gemäß Anspruch 1 gelöst. Vorteilhafte Weiterbildungen sind in den Unteransprüchen angegeben.
Demgemäß weist die Vorrichtung zur quasi-synchronen Abtastung zumindest eines ersten und eines zweiten mit nur einem A/D-Wandler zu wandelnden Signals einen Multiplexer mit zumindest einem ersten und einem zweiten Eingang und einem Ausgang, einen A/D-Wandler, dessen Eingang mit dem Ausgang des Multiplexers verbunden ist, und zumindest ein erstes Verzögerungsglied auf, das ausgebildet ist, das zweite Signal gegenüber dem ersten Signal zumindest um die Wandlungszeit des A/D-Wandlers zu verzögern, wobei der Ausgang des ersten Verzögerungsglieds mit dem zweiten Eingang des Multiplexers verbunden ist.
Es werden also Signale, die eigentlich gleichzeitig gemessen werden sollen, Kanal für Kanal unterschiedlich, angepasst an die Wandelgeschwindigkeit des A/D-Wandlers, verzögert. Damit werden die Signale zwar gleichzeitig gemessen, werden aber um die Wandlungszeit versetzt aufgrund der Verzögerungszeit des Verzögerungsgliedes dem A/D-Wandler zugeführt. Damit kann der A/D-Wandler die Kanäle nacheinander wandeln, ohne einen Fehler des zu messenden Wertes zu bekommen und ohne aufwändige Abtast-und-Halte-Elemente zu erfordern.
In einer Ausbildung der erfindungsgemäßen Vorrichtung weist der Multiplexer einen dritten Eingang auf, der mit dem Ausgang eines zweiten Verzögerungsgliedes verbunden ist, das ausgebildet ist, ein drittes Signal gegenüber dem zweiten Signal zumindest um die Wandlungszeit des A/D-Wandlers zu verzögern.
Dies ist von Vorteil, wenn die Signale die Stromsignale eines Mehrphasen-DC-DC-Wandlers oder eines Mehrphasen-Umrichters sind.
Das erste und/oder das zweite Verzögerungsglied und ggf. jedes weitere Verzögerungsglied ist mit einem RC-Tiefpass gebildet, wobei die Filterwirkung ggf. in der Regelsoftware berücksichtigt werden muss. Alternativ zu den RC-Filtern stehen z.B. Verzögerungsleitungen zur Verfügung.
Im einfachsten Fall kann die unterschiedliche Verzögerung durch geschickt gewählte, unterschiedliche Filterzeitkonstanten realisiert werden, so dass dafür keine zusätzlichen Komponenten notwendig sind.
Die problematische Gleichzeitigkeit wird umgangen, indem durch gezielt unterschiedliche analoge Filterung bzw. Verzögerung die Gleichzeitigkeit aufgelöst und in eine definierte Abtastsequenz umgewandelt wird. Somit kann ein Mikrocontroller verwendet werden, der nur einen A/D-Wandler eingebaut hat, der keine internen Abtast-und-Halte-Elemente eingebaut hat oder es kann auf externe Abtast-und-Halte-Elemente verzichtet werden.
Die Erfindung soll nachfolgend anhand eines Ausführungsbeispiels mit Hilfe einer Figur näher erläutert werden. Es zeigen

1 eine Vorrichtung gemäß dem Stand der Technik und
2 eine erfindungsgemäße Vorrichtung.

Im Ausführungsbeispiel der 2 wird ein erstes Signal S1 eines Signalgebers SG, der beispielsweise eine Messwerterfassungsschaltung sein kann, direkt und ein zweites S2 und ein drittes S3 Signal über ein erstes VG1 bzw. ein zweites VG2 Verzögerungsglied verzögert und mit Hilfe eines Multiplexers MUX an den Eingang eines A/D-Wandlers A/D geschaltet. Die Verzögerungszeiten der Verzögerungsglieder VG1 und VG2 sind dabei so gewählt, dass die Signale nacheinander unter Berücksichtigung der Wandlungszeit des A/D-Wandlers A/D diesem zugeführt werden.
Die Verzögerungsglieder VG1 und VG2 können dabei mit RC-Filtern oder mit Verzögerungsleitungen realisiert sein, wobei deren bekannte Übertragungscharakteristik im durch einen Mikroprozessor realisierten Regler für beispielsweise einen mehrphasigen DC-DC-Wandler oder einem mehrphasigen Frequenzumrichter berücksichtigt werden kann, um eine Verfälschung der Signale zu vermeiden.
Das Ausführungsbeispiel zeigt lediglich zwei Verzögerungsglieder mit drei Signalen, es können aber auch bei n analogen Signalen n-1 Verzögerungsglieder vorgesehen werden, um diese nacheinander mit nur einem A/D-Wandler in digitale Signale zu wandeln, wobei die Verzögerungsglieder entsprechend unterschiedliche Verzögerungszeiten haben.

Claims

Vorrichtung zur quasi-synchronen Abtastung zumindest eines ersten (S1) und eines zweiten (S2) mit nur einem A/D-Wandler (A/D) zu wandelnden Signals, aufweisend; einen Multiplexer (MUX) mit zumindest einem ersten und einem zweiten Eingang und einem Ausgang, einen A/D-Wandler (A/D), dessen Eingang mit dem Ausgang des Multiplexers (MUX) verbunden ist, zumindest ein erstes Verzögerungsglied (VG1), das ausgebildet ist, das zweite Signal (S2) gegenüber dem ersten Signal (S1) zumindest um die Wandlungszeit des A/D-Wandlers (A/D) zu verzögern, wobei der Ausgang des ersten Verzögerungsglieds (VG1) mit dem zweiten Eingang des Multiplexers (MUX) verbunden ist, dadurch gekennzeichnet, dass das erste und/oder das zweite Verzögerungsglied (VG1, VG2) und ggf. jedes weitere Verzögerungsglied mit einem RC-Tiefpass gebildet ist.
Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, dass der Multiplexer (MUX) einen dritten Eingang aufweist, der mit dem Ausgang eines zweiten Verzögerungsgliedes (VG2) verbunden ist, das ausgebildet ist, ein drittes Signal (S3) gegenüber dem zweiten Signal (S2) zumindest um die Wandlungszeit des A/D-Wandlers (A/D) zu verzögern.
Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Signale (S1, S2, S3) die Stromsignale eines Mehrphasen-DC-DC-Wandlers sind.
Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, dass die Signale (S1, S2, S3) die Stromsignale eines Mehrphasen-Umrichters sind.