DE102015220025A1 - Multilayer printed circuit board - Google Patents

Multilayer printed circuit board Download PDF

Info

Publication number
DE102015220025A1
DE102015220025A1 DE102015220025.6A DE102015220025A DE102015220025A1 DE 102015220025 A1 DE102015220025 A1 DE 102015220025A1 DE 102015220025 A DE102015220025 A DE 102015220025A DE 102015220025 A1 DE102015220025 A1 DE 102015220025A1
Authority
DE
Germany
Prior art keywords
layer
solder joint
recess
circuit board
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102015220025.6A
Other languages
German (de)
Inventor
Detlev Bagung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vitesco Technologies GmbH
Original Assignee
Continental Automotive GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Continental Automotive GmbH filed Critical Continental Automotive GmbH
Priority to DE102015220025.6A priority Critical patent/DE102015220025A1/en
Priority to PCT/EP2016/070283 priority patent/WO2017063781A1/en
Publication of DE102015220025A1 publication Critical patent/DE102015220025A1/en
Ceased legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2805—Bare printed circuit boards
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09381—Shape of non-curved single flat metallic pad, land or exposed part thereof; Shape of electrode of leadless component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

Die Erfindung offenbart eine mehrschichtige Leiterplatte mit mindestens einer Lötstelle, insbesondere einem ICT-Messpunkt, umfassend mindestens eine erste nicht elektrisch leitende Basisschicht; mindestens eine zweite leitende Schicht, vorzugsweise aus Kupfer und/oder einer Kupferlegierung, wobei die zweite leitende Schicht auf einer ersten Oberfläche der ersten nicht elektrisch leitenden Schicht aufgebracht ist; und wenigstens eine dritte Schicht, insbesondere aus Lötstopplack. Die dritte Schicht wird auf einer ersten Oberfläche der zweiten leitenden Schicht mit einer Aussparung um die Lötstelle herum aufgebracht; wobei die Aussparung einen Durchmesser d aufweist, der größer ist als die Lötstelle, und wobei die Lötstelle mit Flussmittel und Lötzinn zur elektrischen Kontaktierung der zweiten leitenden Schicht überzogen wird. Die zweite leitende Schicht in einem Bereich zwischen der Aussparung und der Lötstelle wenigstens eine erste Ausnehmung aufweist, wobei die erste Ausnehmung ausgelegt ist, bei einem Lötvorgang auftretende Rückstände, insbesondere Flussmittelrückstände aufzunehmen.The invention discloses a multilayer printed circuit board having at least one solder joint, in particular an ICT measuring point, comprising at least one first non-electrically conductive base layer; at least one second conductive layer, preferably of copper and / or a copper alloy, wherein the second conductive layer is deposited on a first surface of the first non-electrically conductive layer; and at least a third layer, in particular of solder resist. The third layer is deposited on a first surface of the second conductive layer with a recess around the solder joint; wherein the recess has a diameter d which is greater than the solder joint, and wherein the solder joint is coated with flux and solder for electrically contacting the second conductive layer. The second conductive layer has at least one first recess in a region between the recess and the soldering point, wherein the first recess is designed to receive residues that occur during a soldering process, in particular flux residues.

Description

Die Erfindung betrifft im Allgemeinen eine mehrschichtige Leiterplatte mit mindestens einer Lötstelle, insbesondere einem ICT-Messpunkt, wie sie beispielsweise in Steuergeräten bzw. Verteilern für Kraftfahrzeuge eingesetzt werden kann. Des Weiteren betrifft die Erfindung ein Verfahren zum Herstellen einer derartigen mehrschichtigen Leiterplatte. The invention generally relates to a multilayer printed circuit board having at least one solder joint, in particular an ICT measuring point, as can be used, for example, in control units or distributors for motor vehicles. Furthermore, the invention relates to a method for producing such a multilayer printed circuit board.

Leiterplatten bestehen dabei im allgemeinen aus einem Basismaterial, welches eine Vielzahl einzelner Leiterbahnen aufweist. Als Basismaterial können beispielsweise Kunststoffe eingesetzt werden. Darüber hinaus ist auch die Verwendung von Aluminium, Teflon oder verschiedenen Keramiken als Basismaterial bekannt. Beim Einsatz von metallischen Basismaterialien ist die Verwendung von sogenannten IMS Materialien (Insulated-metal-substrate) bekannt. Diese sehen vor, dass der metallische Kern von einem elektrisch nicht leitenden Material umgeben wird, um so eine isolierende Wirkung zu erreichen. Die Leiterbahnen sind dabei auf dem elektrisch nicht leitenden Material angeordnet. Printed circuit boards generally consist of a base material which has a multiplicity of individual printed conductors. As a base material, for example, plastics can be used. In addition, the use of aluminum, Teflon or various ceramics as a base material is also known. When using metallic base materials, the use of so-called IMS materials (insulated metal substrates) is known. These provide that the metallic core is surrounded by an electrically non-conductive material so as to achieve an insulating effect. The conductor tracks are arranged on the electrically non-conductive material.

Leiterplatten sind als Träger für elektronische Bauteile geeignet und können aus einem isolierenden Material hergestellt sein. Ferner kann die Leiterplatte eine oder mehrere fest mit diesem isolierenden Material verbundene Leiterbahn sowie ggf. ein oder mehrere Lötstellen, insbesondere Messpunkte oder Anschlusskontakte umfassen. Circuit boards are suitable as carriers for electronic components and can be made of an insulating material. Furthermore, the printed circuit board may comprise one or more interconnects fixedly connected to this insulating material and optionally one or more solder joints, in particular measuring points or terminal contacts.

Für die weitere Bestückung ausgelieferte Leiterplatten weisen voneinander elektrisch getrennte metallische Leiterzüge und mehrere Lötstellen, insbesondere Messpunkte oder Anschlusskontakte auf, die auf einer elektrisch nichtleitenden Basisschicht angebracht sind. Die Leiterbahnen sind meist durch einen Oberflächenschutz (Lötstopplack), der sich mit Ausnahme der Anschlusskontakte über die gesamte Leiterplattenfläche zieht, geschützt. Die Leiterplatten werden im allgemeinen vor ihrer Bestückung, direkt nach der Herstellung der Leiterbahnstrukturen, auf den freien Kupferflächen und in den verkupferten Bohrungen mit der Schutzschicht versehen, die garantieren soll, dass sämtliche Anschlusskontakte, die beim Bestücken gebildet werden sollen, sowohl elektrisch als auch mechanisch allen Anforderungen genügen. Die Schutzschichten dienen also der Absicherung der Lötbarkeit und werden oft als „lötfähige Endoberflächen" bezeichnet. Printed circuit boards delivered for further assembly have mutually electrically separated metallic conductor tracks and a plurality of soldering points, in particular measuring points or connecting contacts, which are mounted on an electrically non-conductive base layer. The printed conductors are usually protected by a surface protection (solder mask), which extends over the entire printed circuit board surface except for the connection contacts. The printed circuit boards are generally provided with the protective layer on the free copper surfaces and in the copper-plated holes prior to their placement, directly after the production of the conductor track structures, which is intended to guarantee that all the terminal contacts which are to be formed during assembly, both electrically and mechanically meet all requirements. The protective layers thus serve to ensure the solderability and are often referred to as "solderable end surfaces".

Auf die Lötstellen, insbesondere Messpunkte oder Anschlusskontakte werden oberflächenmontierte Bauelemente, so genannte 'Surface Mounted Devices' – kurz SMD Bauteile eingesetzt. SMD Bauteile benötigen für ihre Montage keine Leiterplattenlöcher, sondern werden mit ihren Anschlüssen direkt auf hierfür auf der Leiterplatte vorgesehene Kontakte gelötet. SMD-Bauteile werden mit Bestückungsautomaten maschinell auf die mit Lotpaste versehenen Anschlusskontakte auf der Leiterplatte platziert und gemeinsam in einem einzigen Reflowlötverfahren aufgelötet. Vor dem Auflöten wird die Leiterplatte entweder mit einem Flussmittel behandelt oder das Flussmittel ist bereits ein Bestandteil der Lotpaste. In dem heißen Zinn verdampft das Flussmittel nur teilweise. In einem ruhigen Zinnbad schwimmen die Rückstände aus verbranntem Flussmittel auf der Zinnoberfläche auf. Sie verschmutzen so die Oberfläche der Leiterplatte Surface-mounted components, so-called 'surface mounted devices' - in short SMD components - are used on the solder joints, in particular measuring points or connection contacts. SMD components do not require PCB holes for their mounting, but are soldered with their connections directly to contacts provided for this purpose on the printed circuit board. SMD components are machine-mounted onto the soldered-on connectors on the circuit board using pliers and soldered together in a single reflow soldering process. Before soldering, the circuit board is either treated with a flux or the flux is already part of the solder paste. In the hot tin, the flux evaporates only partially. In a quiet tin bath, burnt flux residues float on the tin surface. They so pollute the surface of the circuit board

Die elektronischen Bauteile und deren Lötstellen, insbesondere Anschlusskontakte, können mit einem ICT-Adapter (In-Circuit-Test) elektrisch geprüft werden. Die Prüfnadeln sind mit kleinen Federn ausgestattet und in einem hermetisch verschließbaren Gehäuse angebracht. Durch Unterdruck wird der Deckel angesaugt und die Leiterplatte nach unten gedrückt, und dadurch auf die Prüfnadeln. Alternativ werden mechanische ICT-Adapter verwendet. Auf diese Weise wird eine Kontaktierung zwischen den Prüfnadeln und den Messpunkten der Leiterplatte erreicht. Hierbei müssen die Prüfnadeln die Messpunkte bzw. Signalknoten berühren und einen elektrischen Kontakt herstellen. Die Erfahrung zeigt jedoch, dass die Kontaktierung zwischen den Prüfnadeln und den Messpunkten der Leiterplatte sehr oft unzureichend ist. Oft berühren die Prüfnadeln zwar die Messpunkte, können aber keinen elektrischen Kontakt herstellen. Es reichen sehr dünne oxidierte Schichten oder verschmutzte Stellen um den Kontakt zu verhindern. Da die Prüfnadeln und die Messpunkte in Kontakt mit der Umgebungsluft sind, entstehen oftmals mikrodünne Störschichten, die das Kontaktieren verhindern. Öfters passiert es, dass außerdem die Prüfnadel abrutscht oder im Randbereich des Messpunktes einsticht. Dies verursacht wiederum Probleme beim Prüfen, unter anderem Fehlmesswerte. Bei fehlerhafter Kontaktierung muss die Prüfung mehrmals wiederholt werden, wodurch sie sowohl Zeitaufwendig als auch teuer wird. The electronic components and their solder joints, in particular connection contacts, can be electrically tested with an ICT adapter (in-circuit test). The probes are equipped with small springs and mounted in a hermetically sealed housing. Under vacuum, the lid is sucked and pressed the circuit board down, and thereby on the test needles. Alternatively, mechanical ICT adapters are used. In this way, a contact between the probes and the measuring points of the circuit board is achieved. In this case, the test probes must touch the measuring points or signal nodes and establish an electrical contact. However, experience shows that the contact between the test probes and the measuring points of the printed circuit board is very often inadequate. Often the test probes touch the measuring points but can not make electrical contact. Very thin oxidized layers or soiled areas are enough to prevent contact. Since the test probes and the measuring points are in contact with the ambient air, often micro-thin interference layers, which prevent the contact. It often happens that the test needle also slips or punctures in the edge area of the measuring point. This in turn causes problems during testing, including incorrect measurements. If contact is made incorrectly, the test must be repeated several times, which makes it both time-consuming and expensive.

Es ist eine Aufgabe der Erfindung, eine Leiterplatte mit wenigstens einer Lötstelle und ein Verfahren zur Herstellung einer Leiterplatte mit wenigstens einer Lötstelle so auszubilden, dass die Lötstelle im Wesentlichen frei von Rückständen, die während des Lötvorganges entstehen, ist, so dass der Aufwand für Wartung und Reinigung sinkt, und dass fehlerhafte Kontaktierungen der Lötstelle und die damit einhergehenden Kosten reduziert werden, unter anderem in Hinblick auf das In-Circuit-Testen. It is an object of the invention to form a printed circuit board with at least one solder joint and a method for producing a printed circuit board with at least one solder joint so that the solder joint is substantially free of residues that arise during the soldering process, so that the cost of maintenance and cleaning decreases, and that faulty solder joints and associated costs are reduced, inter alia, in terms of in-circuit testing.

Diese Aufgabe wird mittels einer Leiterplatte gemäß Patentanspruch 1 und einem Verfahren zur Herstellung einer Leiterplatte gemäß Anspruch 8 gelöst. Vorteilhafte Ausführungsformen sind in den abhängigen Ansprüchen angegeben. This object is achieved by means of a printed circuit board according to claim 1 and a method for producing a printed circuit board according to claim 8. Advantageous embodiments are given in the dependent claims.

Zur Lösung dieser Aufgabe wird eine mehrschichtige Leiterplatte mit mindestens einer Lötstelle, insbesondere einem Anschlusskontakt, vorgeschlagen. Die mehrschichtige Leiterplatte weist mindestens eine erste nicht elektrisch leitende Basisschicht auf; mindestens eine zweite leitende Schicht – d.h. eine elektrisch leitende zweite Schicht –, vorzugsweise aus Kupfer und/oder einer Kupferlegierung, wobei die zweite leitende Schicht auf einer ersten Oberfläche der ersten nicht elektrisch leitenden Schicht aufgebracht ist; und wenigstens eine dritte Schicht, insbesondere aus Lötstopplack, auf. Die dritte Schicht wird auf einer ersten Oberfläche der zweiten leitenden Schicht mit einer Aussparung um die Lötstelle herum aufgebracht; wobei die Aussparung einen Durchmesser d aufweist, der größer ist als die Lötstelle, und wobei die Lötstelle mit Flussmittel und Lötzinn zur elektrischen Kontaktierung der zweiten leitenden Schicht überzogen wird. Die zweite leitende Schicht weist in einem Bereich zwischen der Aussparung und der Lötstelle wenigstens eine erste Ausnehmung auf, wobei die erste Ausnehmung ausgelegt ist, bei einem Lötvorgang auftretende Rückstände, insbesondere Flussmittelrückstände, aufzunehmen. To solve this problem, a multilayer printed circuit board having at least one solder joint, in particular a terminal contact, is proposed. The multilayer printed circuit board has at least one first non-electrically conductive base layer; at least one second conductive layer - ie an electrically conductive second layer -, preferably of copper and / or a copper alloy, wherein the second conductive layer is applied to a first surface of the first non-electrically conductive layer; and at least one third layer, in particular of solder resist, on. The third layer is deposited on a first surface of the second conductive layer with a recess around the solder joint; wherein the recess has a diameter d which is greater than the solder joint, and wherein the solder joint is coated with flux and solder for electrically contacting the second conductive layer. The second conductive layer has at least one first recess in a region between the recess and the solder joint, wherein the first recess is designed to receive residues occurring during a soldering process, in particular flux residues.

In einer Ausführungsform der Erfindung weist die zweite leitende Schicht in dem Bereich zwischen der Aussparung und der Lötstelle wenigstens eine zweite Ausnehmung auf, wobei die erste Ausnehmung und die zweite Ausnehmung durch zumindest einen Steg voneinander getrennt sind. In one embodiment of the invention, the second conductive layer in the region between the recess and the solder joint at least a second recess, wherein the first recess and the second recess are separated by at least one web.

In einer weiteren Ausführungsform der Erfindung weist die zweite leitende Schicht in dem Bereich zwischen der Aussparung und der Lötstelle eine Mehrzahl von Ausnehmungen auf, wobei die Ausnehmungen durch eine Mehrzahl von Stegen voneinander getrennt sind. In a further embodiment of the invention, the second conductive layer in the region between the recess and the solder joint on a plurality of recesses, wherein the recesses are separated by a plurality of webs.

Bevorzugterweise sind die Ausnehmungen in Form eines durch Stege unterbrochenen Kreisrings im Bereich der Aussparung angeordnet. Dabei ist es besonders vorteilhaft, dass die zweite leitende Schicht die Stege im Bereich der Ausnehmungen ausbildet. Preferably, the recesses are arranged in the form of a broken by webs annulus in the region of the recess. It is particularly advantageous that the second conductive layer forms the webs in the region of the recesses.

Vorzugsweise ist die Lötstelle über wenigstens einen Steg mit wenigstens einer Leiterbahn elektrisch verbunden. In einer besonders vorteilhaften Ausgestaltung bildet die Lötstelle einen Messpunkt aus, insbesondere einen ICT-Messpunkt. Preferably, the solder joint is electrically connected via at least one web with at least one conductor track. In a particularly advantageous embodiment, the solder joint forms a measuring point, in particular an ICT measuring point.

Desweiteren umfasst die Erfindung ein Verfahren zur Herstellung einer mehrschichtigen Leiterplatte mit mindestens einer Lötstelle, insbesondere einem Messpunkt oder Anschlusskontakt, wobei in einem ersten Verfahrensschritt auf eine erste Oberfläche einer ersten nicht elektrisch leitenden Schicht mindestens eine zweite leitende Schicht, vorzugsweise aus Kupfer und/oder einer Kupferlegierung aufgebracht wird. Anschließend wird die so hergestellte leitende zweite Schicht strukturiert, woraufhin wenigstens eine dritte Schicht, insbesondere aus Lötstopplack, mit einer Aussparung um die Lötstelle herum auf eine erste Oberfläche der zweiten leitenden Schicht aufgebracht wird. Die Aussparung weist einen Durchmesser d auf, der größer ist als die Lötstelle. Die zweite leitende Schicht weit ferner in einem Bereich zwischen der Aussparung und der Lötstelle wenigstens eine erste Ausnehmung auf. In einem weiteren Verfahrensschritt wird die Lötstelle mit Lotpaste bedruckt. Wobei die Lotpaste sowohl Flussmittel als auch Zinn zur elektrischen Kontaktierung der Lötstelle mit der zweiten leitenden Schicht beinhaltet. In einem letzten Verfahrensschritt wird die Leiterplatte gelötet, wobei die während des Lötvorgangs auftretenden Rückstände, insbesondere Flussmittelrückstände, in der ersten Ausnehmung der zweiten leitenden Schicht aufgenommen werden. Furthermore, the invention comprises a method for producing a multilayer printed circuit board having at least one solder joint, in particular a measuring point or terminal contact, wherein in a first process step on a first surface of a first non-electrically conductive layer at least one second conductive layer, preferably of copper and / or a Copper alloy is applied. Subsequently, the conductive second layer thus produced is patterned, whereupon at least one third layer, in particular of solder resist, having a recess around the solder joint is applied to a first surface of the second conductive layer. The recess has a diameter d which is larger than the solder joint. The second conductive layer far further in a region between the recess and the solder joint at least a first recess. In a further process step, the solder joint is printed with solder paste. Wherein the solder paste includes both flux and tin for electrically contacting the solder joint with the second conductive layer. In a last method step, the printed circuit board is soldered, wherein the residues occurring during the soldering process, in particular flux residues, are received in the first recess of the second conductive layer.

Vorteilhafterweise handelt es sich bei dem Lötvorgang um ein Reflow-Lötverfahren, wobei es gemäß der Erfindung möglich ist, dass das Flussmittel lokal begrenzt und maschinell auf die Lötstelle aufgebracht wird. Advantageously, the soldering process is a reflow soldering process, wherein according to the invention it is possible for the flux to be localized and mechanically applied to the solder joint.

In einem weiteren Verfahrensschritt ist vorgesehen, dass die mehrschichtige Leiterplatte in einem ICT-Test (In-Circuit-Test) elektrisch überprüft wird. In a further method step, it is provided that the multilayer printed circuit board is electrically checked in an ICT test (in-circuit test).

Die Erfindung ist im Folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Zeichnungen näher erläutert. Elemente oder Bauteile, welche eine identische, univoke oder analoge Ausbildung und/oder Funktion besitzen, sind in den verschiedenen Figuren (Fig.) der Zeichnungen mit denselben Bezugszeichen gekennzeichnet. Dabei ist zu beachten, dass die dargestellten Merkmale nur einen beschreibenden Charakter haben und auch in Kombination mit Merkmalen anderer oben beschriebener Weiterentwicklungen verwendet werden können und nicht dazu gedacht sind, die Erfindung in irgendeiner Form einzuschränken. The invention is explained in more detail below with reference to embodiments with reference to the accompanying drawings. Elements or components which have an identical, univocal or analogous configuration and / or function are identified by the same reference numerals in the various figures (FIG. 1) of the drawings. It should be noted that the features illustrated are of a descriptive nature only and may be used in combination with features of other developments described above and are not intended to limit the invention in any way.

Die Zeichnungen sind schematisch und zeigen: The drawings are schematic and show:

1 einen Ausschnitt einer Leiterplatte; 1 a section of a printed circuit board;

2 eine Seitenansicht einer Lötstelle, insbesondere eines ICT-Messpunktes aus dem Stand der Technik vor einem Lötvorgang; 2 a side view of a solder joint, in particular an ICT measuring point of the prior art before a soldering operation;

3 eine Seitenansicht der Lötstelle, insbesondere eines ICT-Messpunktes aus 2 nach einem dem Lötvorgang, während eines ICT Prüfverfahrens; 3 a side view of the solder joint, in particular an ICT measuring point 2 after a soldering process, during an ICT test procedure;

4 eine Seitenansicht einer ersten Variante einer Lötstelle, insbesondere eines ICT-Messpunktes einer erfindungsgemäßen Leiterplatte nach einem Lötvorgang; 4 a side view of a first variant of a solder joint, in particular an ICT measuring point of a printed circuit board according to the invention after a soldering operation;

5 eine Draufsicht auf die Lötstelle aus 4; und 5 a plan view of the solder joint 4 ; and

6 eine Draufsicht auf eine zweite Variante einer Lötstelle, insbesondere eines ICT-Messpunktes einer erfindungsgemäßen Leiterplatte nach einem Lötvorgang. 6 a plan view of a second variant of a solder joint, in particular an ICT measuring point of a printed circuit board according to the invention after a soldering process.

Die 1 zeigt einen Ausschnitt einer Leiterplatte 100 in dem Lötstellen 102, insbesondere Messpunkte und/oder Anschlusskontakte, angeordnet sind. Die Lötstellen 102 haben entweder eine Verbindung zu einer Leiterbahn 126 oder sind, wie in dieser Ausführungsvariante dargestellt, beispielsweise in einem freien, nicht durch Bauelemente belegten Leiterplattenbereich als Massepunkt angeordnet. Mittels eines in 3 dargestellten Prüfadapters 200 können die Lötstellen 102 beispielsweise in einem In-Circuit-Test elektrisch überprüft werden. The 1 shows a section of a printed circuit board 100 in the solder joints 102 , in particular measuring points and / or connection contacts, are arranged. The solder joints 102 either have a connection to a track 126 or are, as shown in this embodiment, for example, arranged in a free, not occupied by components circuit board area as a ground point. By means of an in 3 illustrated test adapter 200 can the solder joints 102 For example, be electrically checked in an in-circuit test.

Die 2 und 3 zeigen den Stand der Technik. In 2 ist eine Seitenansicht einer Lötstelle 102, insbesondere eines Messpunkt oder Anschlusskontakt, auf einer Leiterplatte 100 vor einem Lötvorgang darstellt. 3 zeigt die Lötstelle 102 der 2 nach Aufbringen des Lots. Deutlich zu erkennen ist der mehrschichtige Aufbau der Leiterplatte 100. Eine erste Schicht bildet eine erste nicht elektrisch leitende Basisschicht 110. Eine zweite leitende Schicht 120 besteht vorzugsweise aus Kupfer und/oder einer Kupferlegierung. Diese zweite leitende Schicht 120 ist auf einer ersten Oberfläche 111 der ersten nicht elektrisch leitenden Basisschicht 110 aufgebracht. Eine dritte Schicht 130, insbesondere aus Lötstopplack, ist auf einer ersten Oberfläche 121 der zweiten leitenden Schicht 120 mit einer Aussparung 132 mit einem Durchmesser d um die Lötstelle 102 herum aufgebracht. The 2 and 3 show the state of the art. In 2 is a side view of a solder joint 102 , in particular a measuring point or connection contact, on a printed circuit board 100 before a soldering process represents. 3 shows the solder joint 102 of the 2 after applying the solder. Clearly visible is the multilayer structure of the circuit board 100 , A first layer forms a first non-electrically conductive base layer 110 , A second conductive layer 120 is preferably made of copper and / or a copper alloy. This second conductive layer 120 is on a first surface 111 the first non-electrically conductive base layer 110 applied. A third layer 130 , in particular solder resist, is on a first surface 121 the second conductive layer 120 with a recess 132 with a diameter d around the solder joint 102 upset.

Wie in der 3 dargestellt, wird die Lötstelle 102 während des Lötvorganges, insbesondere eines Reflow-Lötverfahrens zur elektrischen Kontaktierung der zweiten leitenden Schicht 120 mit Flussmittel und Lötzinn 104 überzogen. Dabei lagern sich Rückstände 108, insbesondere Flussmittelrückstände, um die Lötstelle 102 herum ab. Diese Rückstände 108 können einen sauberen elektrischen Kontakt zwischen dem Lötzinn 104 der Lötstelle 102 und dem Prüfadapter 200 während eines In-Circuit-Tests verhindern. Like in the 3 shown, the solder joint 102 during the soldering process, in particular a reflow soldering process for electrical contacting of the second conductive layer 120 with flux and solder 104 overdrawn. It stores residues 108 , especially flux residues, around the solder joint 102 around. These residues 108 can make a clean electrical contact between the solder 104 the solder joint 102 and the test adapter 200 during an in-circuit test.

Die 4 bis 6 zeigen jeweils eine Lötstelle 102, insbesondere einen ICT-Messpunkt, auf einer erfindungsgemäßen Leiterplatte 100. Im Gegensatz zum dargestellten Stand der Technik in den 2 und 3 weist hier die zweite leitende Schicht 120 Ausnehmungen 122 im Bereich der Aussparung 132 auf. Dabei weist die Aussparung 132 weist einen Durchmesser d auf, der größer ist als der Durchmesser e der Lötstelle 102. Diese Ausnehmungen 122 sind dazu ausgelegt die bei einem Lötvorgang auftretenden Rückstände 108 aufzunehmen. Auf diese Weise wird die Lötstelle 102 frei von Rückständen gehalten, so dass die Rückstände 108 nicht mehr den Kontakt zwischen dem Prüfadapter 200 und der Lötstelle 102 verhindern und ein In-Circuit-Test problemlos durchgeführt werden kann. The 4 to 6 each show a solder joint 102 , in particular an ICT measuring point, on a printed circuit board according to the invention 100 , In contrast to the illustrated prior art in the 2 and 3 here is the second conductive layer 120 recesses 122 in the area of the recess 132 on. In this case, the recess has 132 has a diameter d which is greater than the diameter e of the solder joint 102 , These recesses 122 are designed to the residues occurring during a soldering process 108 take. In this way, the solder joint 102 kept free from residues, leaving the residue 108 no longer the contact between the test adapter 200 and the solder joint 102 prevent and an in-circuit test can be carried out easily.

Wie in den 5 und 6 im Detail dargestellt, kann in dem Bereich zwischen der Aussparung 132 und der Lötstelle 102 wenigstens eine zweite Ausnehmung 122, vorzugsweise eine Mehrzahl von Ausnehmungen 122 angeordnet sein, wobei die Ausnehmungen 122 jeweils durch zumindest einen Steg 124 voneinander getrennt sind. Die Ausnehmungen 122 sind in Form eines durch die Stege 124 unterbrochenen Kreisrings angeordnet. As in the 5 and 6 shown in detail, can in the area between the recess 132 and the solder joint 102 at least one second recess 122 , preferably a plurality of recesses 122 be arranged, with the recesses 122 each by at least one bridge 124 are separated from each other. The recesses 122 are in the form of a through the webs 124 arranged broken circle.

Vorteilhafterweise werden die Stege 124 durch die zweite leitende Schicht 120 ausgebildet. Auf diese Weise ist es möglich, dass die Lötstelle 102 über wenigstens einen Steg 124 mit wenigstens einer Leiterbahn 126 elektrisch verbunden ist. Alternativ kann die Lötstelle 102, wie in 6 dargestellt, auch einen Massepunkt 128 ausbilden. Advantageously, the webs 124 through the second conductive layer 120 educated. In this way it is possible that the solder joint 102 over at least one jetty 124 with at least one conductor track 126 electrically connected. Alternatively, the solder joint 102 , as in 6 represented, also a mass point 128 form.

Die Erfindung ist nicht auf das beschriebene Ausführungsbeispiel beschränkt, sondern umfasst auch gleichwirkende weitere Ausführungsformen. Die Figurenbeschreibung dient lediglich dem Verständnis der Erfindung. The invention is not limited to the embodiment described, but also includes equivalent other embodiments. The description of the figures is only for understanding the invention.

Claims (12)

Mehrschichtige Leiterplatte (100) mit mindestens einer Lötstelle (102), insbesondere einem ICT-Messpunkt, aufweisend mindestens eine erste, nicht elektrisch leitende Basisschicht (110); mindestens eine leitende zweite Schicht (120), vorzugsweise aus Kupfer und/oder einer Kupferlegierung, wobei die leitende zweite Schicht (120) auf einer ersten Oberfläche (111) der ersten nicht elektrisch leitenden Schicht (110) aufgebracht ist; und wenigstens eine dritte Schicht (130), insbesondere aus Lötstopplack, wobei die dritte Schicht (130) auf einer ersten Oberfläche (121) der leitenden zweiten Schicht (120) und mit einer Aussparung (132) um die Lötstelle (102) herum aufgebracht ist; wobei die Aussparung (132) einen Durchmesser d aufweist, der größer ist als die Lötstelle (102), und wobei die Lötstelle (102) mit Flussmittel und Lötzinn (104) zur elektrischen Kontaktierung der leitenden zweiten Schicht (120) überzogen ist; dadurch gekennzeichnet, dass die leitende zweite Schicht (120) in einem Bereich zwischen der Aussparung (132) und der Lötstelle (102) wenigstens eine erste Ausnehmung (122) aufweist, wobei die erste Ausnehmung (122) ausgelegt ist, bei einem Lötvorgang auftretende Rückstände (108), insbesondere Flussmittelrückstände aufzunehmen. Multilayer printed circuit board ( 100 ) with at least one solder joint ( 102 ), in particular an ICT measuring point, comprising at least one first non-electrically conductive base layer ( 110 ); at least one conductive second layer ( 120 ), preferably of copper and / or a copper alloy, wherein the conductive second layer ( 120 ) on a first surface ( 111 ) of the first non-electrically conductive layer ( 110 ) is applied; and at least a third layer ( 130 ), in particular of solder resist, wherein the third layer ( 130 ) on a first surface ( 121 ) of the conductive second layer ( 120 ) and with a recess ( 132 ) around the solder joint ( 102 ) is applied around; the recess ( 132 ) has a diameter d which is greater than the solder joint ( 102 ), and wherein the solder joint ( 102 ) with flux and solder ( 104 ) for electrically contacting the conductive second layer ( 120 ) is coated; characterized in that the conductive second layer ( 120 ) in an area between the recess ( 132 ) and the solder joint ( 102 ) at least one first recess ( 122 ) having, wherein the first recess ( 122 ), residues occurring during a soldering operation ( 108 ), in particular flux residues. Mehrschichtige Leiterplatte (100) gemäß Anspruch 1, dadurch gekennzeichnet, dass die leitende zweite Schicht (120) in dem Bereich zwischen der Aussparung (132) und der Lötstelle (102) wenigstens eine zweite Ausnehmung (122) aufweist, wobei die Ausnehmungen (122) durch zumindest einen Steg (124) voneinander getrennt sind. Multilayer printed circuit board ( 100 ) according to claim 1, characterized in that the conductive second layer ( 120 ) in the area between the recess ( 132 ) and the solder joint ( 102 ) at least one second recess ( 122 ), wherein the recesses ( 122 ) by at least one web ( 124 ) are separated from each other. Mehrschichtige Leiterplatte (100) gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, dass die leitende zweite Schicht (120) in dem Bereich zwischen der Aussparung (132) und der Lötstelle (102) eine Mehrzahl von Ausnehmungen (122) aufweist, wobei die Ausnehmungen (122) durch eine Mehrzahl von Stegen (124) voneinander getrennt sind. Multilayer printed circuit board ( 100 ) according to claim 1 or 2, characterized in that the conductive second layer ( 120 ) in the area between the recess ( 132 ) and the solder joint ( 102 ) a plurality of recesses ( 122 ), wherein the recesses ( 122 ) by a plurality of webs ( 124 ) are separated from each other. Mehrschichtige Leiterplatte (100) gemäß einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Ausnehmungen (122) in Form eines durch Stege (124) unterbrochenen Kreisrings im Bereich der Aussparung angeordnet sind. Multilayer printed circuit board ( 100 ) according to one of claims 1 to 3, characterized in that the recesses ( 122 ) in the form of a through webs ( 124 ) broken circle are arranged in the region of the recess. Mehrschichtige Leiterplatte (100) gemäß einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die leitende zweite Schicht (120) die Stege (124) im Bereich der Ausnehmungen (122) ausbildet. Multilayer printed circuit board ( 100 ) according to one of claims 2 to 4, characterized in that the conductive second layer ( 120 ) the bridges ( 124 ) in the area of the recesses ( 122 ) trains. Mehrschichtige Leiterplatte (100) gemäß einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Lötstelle (102) über wenigsten einen Steg (124) mit wenigstens einer Leiterbahn (126) elektrisch verbunden ist. Multilayer printed circuit board ( 100 ) according to one of claims 1 to 5, characterized in that the solder joint ( 102 ) over at least one footbridge ( 124 ) with at least one conductor track ( 126 ) is electrically connected. Mehrschichtige Leiterplatte (100) gemäß einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die wenigstens eine Lötstelle (102) einen Massepunkt (128) ausbildet. Multilayer printed circuit board ( 100 ) according to one of claims 1 to 6, characterized in that the at least one solder joint ( 102 ) a mass point ( 128 ) trains. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte (100) mit mindestens einer Lötstelle, insbesondere einem Messpunkt oder Anschlusskontakt, umfassend die folgenden Verfahrensschritte: – Aufbringen mindestens einer leitenden zweiten Schicht (120) vorzugsweise aus Kupfer und/oder einer Kupferlegierung auf eine erste Oberfläche (111) einer ersten nicht elektrisch leitenden Schicht (110), – Strukturieren der hergestellten leitenden zweiten Schicht (120); – Aufbringen wenigstens einer dritten Schicht (130), insbesondere aus Lötstopplack, wobei die dritte Schicht (130) mit einer Aussparung (132) um die Lötstelle (102) herum auf eine ersten Oberfläche (121) der leitenden zweiten Schicht (120) aufgebracht wird; wobei die Aussparung (132) einen Durchmesser (d) aufweist, der größer ist als die Lötstelle (102), wobei die leitende zweite Schicht (120) in einem Bereich zwischen der Aussparung (132) und der Lötstelle (102) wenigstens eine erste Ausnehmung (122) aufweist; – Bedrucken der Lötstelle (102) mit Lotpaste (104) zur elektrischen Kontaktierung der Lötstelle (102) mit der leitenden zweiten Schicht (120); – Löten der Leiterplatte (100), wobei die während des Lötvorganges auftretenden Rückstände (108), insbesondere Flussmittelrückstände in der ersten Ausnehmung (122) der leitenden zweiten Schicht (120) aufgenommen werden. Method for producing a multilayer printed circuit board ( 100 ) with at least one solder joint, in particular a measuring point or terminal contact, comprising the following method steps: application of at least one conductive second layer ( 120 ) preferably of copper and / or a copper alloy on a first surface ( 111 ) a first non-electrically conductive layer ( 110 ), - structuring the produced conductive second layer ( 120 ); Applying at least one third layer ( 130 ), in particular of solder resist, wherein the third layer ( 130 ) with a recess ( 132 ) around the solder joint ( 102 ) on a first surface ( 121 ) of the conductive second layer ( 120 ) is applied; the recess ( 132 ) has a diameter (d) which is greater than the solder joint ( 102 ), wherein the conductive second layer ( 120 ) in an area between the recess ( 132 ) and the solder joint ( 102 ) at least one first recess ( 122 ) having; - printing on the solder joint ( 102 ) with solder paste ( 104 ) for electrical contacting of the solder joint ( 102 ) with the conductive second layer ( 120 ); - soldering the printed circuit board ( 100 ), whereby the residues occurring during the soldering process ( 108 ), in particular flux residues in the first recess ( 122 ) of the conductive second layer ( 120 ). Verfahren zur Herstellung einer mehrschichtigen Leiterplatte (100) gemäß Anspruch 8, dadurch gekennzeichnet, dass es sich bei dem Lötvorgang um ein Reflow-Lötverfahren handelt. Method for producing a multilayer printed circuit board ( 100 ) according to claim 8, characterized in that the soldering process is a reflow soldering process. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte (100) gemäß Anspruch 8 oder 9, dadurch gekennzeichnet, dass das Flussmittel lokal begrenzt und maschinell auf die Lötstelle (102) aufgebracht wird. Method for producing a multilayer printed circuit board ( 100 ) according to claim 8 or 9, characterized in that the flux is limited locally and mechanically to the solder joint ( 102 ) is applied. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte (100) gemäß einem der Ansprüche 8 bis 10, dadurch gekennzeichnet, dass die mehrschichtige Leiterplatte (100) in einem weiteren Verfahrensschritt mittels eines ICT-Prüfadapters (200) in einem In-Circuit-Test elektrisch überprüft wird. Method for producing a multilayer printed circuit board ( 100 ) according to one of claims 8 to 10, characterized in that the multilayer printed circuit board ( 100 ) in a further process step by means of an ICT test adapter ( 200 ) is electrically checked in an in-circuit test. Verfahren zur Herstellung einer mehrschichtigen Leiterplatte (100) gemäß einem der Ansprüche 8 bis 11, dadurch gekennzeichnet, dass das Strukturieren der leitenden zweiten Schicht (120) das Aufbringen elektrischer Leiterbahnen (126) und/oder elektrischer Bauteile umfasst. Method for producing a multilayer printed circuit board ( 100 ) according to one of claims 8 to 11, characterized in that the structuring of the conductive second layer ( 120 ) the application of electrical conductors ( 126 ) and / or electrical components.
DE102015220025.6A 2015-10-15 2015-10-15 Multilayer printed circuit board Ceased DE102015220025A1 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102015220025.6A DE102015220025A1 (en) 2015-10-15 2015-10-15 Multilayer printed circuit board
PCT/EP2016/070283 WO2017063781A1 (en) 2015-10-15 2016-08-29 Multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102015220025.6A DE102015220025A1 (en) 2015-10-15 2015-10-15 Multilayer printed circuit board

Publications (1)

Publication Number Publication Date
DE102015220025A1 true DE102015220025A1 (en) 2017-04-20

Family

ID=56855439

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102015220025.6A Ceased DE102015220025A1 (en) 2015-10-15 2015-10-15 Multilayer printed circuit board

Country Status (2)

Country Link
DE (1) DE102015220025A1 (en)
WO (1) WO2017063781A1 (en)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
JPH11354680A (en) * 1998-06-11 1999-12-24 Sony Corp Printed wiring board and semiconductor package using the same
US7307222B2 (en) * 2003-09-24 2007-12-11 Agilent Technologies, Inc. Printed circuit board test access point structures and method for making the same
CN201051111Y (en) * 2007-05-17 2008-04-23 创宇科技工业股份有限公司 Perforation probe
CN103341701B (en) * 2013-06-24 2015-08-19 升贸电子科技(重庆)有限公司 Soft soldering scaling powder
CN104416297A (en) * 2013-08-21 2015-03-18 苏州优诺电子材料科技有限公司 Clean-free solder paste low in ICT (in circuit testing) false positive rate

Also Published As

Publication number Publication date
WO2017063781A1 (en) 2017-04-20

Similar Documents

Publication Publication Date Title
DE102012020477A1 (en) Printed circuit and electronic device with the printed circuit
DE112015003374B4 (en) circuit arrangement
DE10123684A1 (en) Circuit board, e.g. for measurement equipment, has contact sleeve in aperture mechanically fixed and electrically connected to metallisation around aperture by solder joint
DE112017006956B4 (en) Method of manufacturing a power semiconductor device and power semiconductor device
WO2004086831A2 (en) Method and device for electrically and mechanically connecting two printed boards
DE102019132852B4 (en) Method for producing a conductor structure element and conductor structure element
DE102011004543B4 (en) Resistor, circuit board and electrical or electronic device
DE102015220025A1 (en) Multilayer printed circuit board
WO2017032638A1 (en) Pin contact strip, assembled printed circuit board and method for producing an assembled printed circuit board
DE102019129971A1 (en) Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology
WO2021078953A1 (en) Method for producing an smd solderable component, smd solderable component, electronics unit and field device
WO2019068826A1 (en) Printed circuit board and method for processing a printed circuit board
DE19512272C2 (en) Method for producing a multilayer printed circuit board for a chassis of a consumer electronic device and printed circuit board produced according to this method
WO2012089555A1 (en) Printed circuit board, method for producing a printed circuit board and testing device for testing a printed circuit board
DE102019205439A1 (en) Solder layer, component, circuit board, and method of making a solder layer
DE202006020419U1 (en) conductor structure
EP3189242A1 (en) Rolling bearing comprising an electric circuit, and method for producing an electric circuit for a rolling bearing
DE102014212730B4 (en) Multi-layer printed circuit board
EP2953436B1 (en) Method for manufacturing an electronic connecting element
DE102018132056A1 (en) Process for manufacturing a printed circuit board and printed circuit board
DE102013001006B4 (en) Printed circuit board assembly
WO2018108500A1 (en) Mechatronic component having a circuit board and method for producing said mechatronic component
WO2018188918A1 (en) Printed circuit board assembly and method for producing a printed circuit board assembly
DE102018220426A1 (en) Wave soldering method; Circuit board; Electronics module
DE4242462A1 (en) Mfr. of insulated circuit track cross=over points on PCBs

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R081 Change of applicant/patentee

Owner name: VITESCO TECHNOLOGIES GMBH, DE

Free format text: FORMER OWNER: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final