DE102019129971A1 - Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology - Google Patents

Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology Download PDF

Info

Publication number
DE102019129971A1
DE102019129971A1 DE102019129971.3A DE102019129971A DE102019129971A1 DE 102019129971 A1 DE102019129971 A1 DE 102019129971A1 DE 102019129971 A DE102019129971 A DE 102019129971A DE 102019129971 A1 DE102019129971 A1 DE 102019129971A1
Authority
DE
Germany
Prior art keywords
solder
circuit board
component
printed circuit
connections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102019129971.3A
Other languages
German (de)
Inventor
Christoph Hippin
Marlon Deiß
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Endress and Hauser SE and Co KG
Original Assignee
Endress and Hauser SE and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Endress and Hauser SE and Co KG filed Critical Endress and Hauser SE and Co KG
Priority to DE102019129971.3A priority Critical patent/DE102019129971A1/en
Publication of DE102019129971A1 publication Critical patent/DE102019129971A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10719Land grid array [LGA]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3485Applying solder paste, slurry or powder
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Abstract

Die Erfindung betrifft ein Verfahren zum Auflöten eines Bauelements (1) auf eine Oberfläche (OF) einer ersten Leiterplatte (2), und wobei das Verfahren die Schritte umfasst:A) Aufbringen von Lotpaste (3) aufweisend ein erstes Lot (L1) auf eine Vielzahl von Kontaktflächen (KF);B) Bereitstellen von Lotformteilen (LFT) aufweisend ein zweites Lot (L2), wobei für zumindest mehrere der Kontaktflächen (KF) jeweils ein Lotformteil (3) auf die Kontaktfläche aufgebracht wird; Anordnen des Bauelements (1) auf der Oberfläche der ersten Leiterplatte (2) derart, dass die Stirnfläche (SF) der Oberfläche (OF) zugewandt ist;C) Verlöten der Anschlüsse (AS) des Bauelements (1) mit den Kontaktflächen (KF) in einem Reflow-Löten bei einer Löttemperatur (LT), bei der sowohl die Liquidustemperatur der des ersten Lots (L1) als auch die Liquidustemperatur des zweiten Lots (L2) überschritten wird, wobei beim dem Verlöten zwischen den Anschlüssen (AS) und den Kontaktflächen (KF) jeweils Lotverbindungen (4) derart hergestellt werden, dass zwischen der Stirnfläche (SF) des Bauelements und der Oberfläche (OF) der ersten Leiterplatte (2) eine vorgegebene Lotspalthöhe (LSH) vorliegt.Die Erfindung betrifft ferner eine Elektronikeinheit und eine Feldgerät der Automatisierungstechnik.The invention relates to a method for soldering a component (1) onto a surface (OF) of a first printed circuit board (2), the method comprising the steps of: A) applying solder paste (3) comprising a first solder (L1) to a Plurality of contact surfaces (KF); B) providing preformed solder parts (LFT) having a second solder (L2), a preformed solder part (3) being applied to the contact surface for at least several of the contact surfaces (KF); Arranging the component (1) on the surface of the first printed circuit board (2) in such a way that the end face (SF) faces the surface (OF); C) soldering the connections (AS) of the component (1) to the contact surfaces (KF) in reflow soldering at a soldering temperature (LT) at which both the liquidus temperature of the first solder (L1) and the liquidus temperature of the second solder (L2) are exceeded, with the soldering between the connections (AS) and the contact surfaces (KF) in each case solder connections (4) are produced in such a way that a predetermined solder gap height (LSH) is present between the end face (SF) of the component and the surface (OF) of the first printed circuit board (2). The invention also relates to an electronics unit and a field device automation technology.

Description

Die Erfindung betrifft ein Verfahren zum Auflöten eines Bauelements auf eine Oberfläche einer Leiterplatte, eine Elektronikeinheit und ein Feldgerät der Automatisierungstechnik.The invention relates to a method for soldering a component onto a surface of a printed circuit board, an electronics unit and a field device in automation technology.

In der Automatisierungstechnik, insb. in der Prozessautomatisierungstechnik, werden vielfach Feldgeräte zur Bestimmung und/oder Überwachung von Prozessgrößen eingesetzt. Als Feldgeräte werden dabei im Prinzip alle Geräte bezeichnet, die prozessnah eingesetzt werden und prozessrelevante Informationen liefern oder verarbeiten. Dabei handelt es sich beispielsweise um Füllstandsmessgeräte, Durchflussmessgeräte, Druck- und Temperaturmessgeräte, pH-Redoxpotentialmessgeräte, Leitfähigkeitsmessgeräte, usw., welche die entsprechenden Prozessgrößen Füllstand, Durchfluss, Druck, Temperatur, pH-Wert bzw. Leitfähigkeit erfassen. Feldgeräte weisen oftmals eine, insbesondere zumindest zeitweise und/oder zumindest abschnittsweise mit einem Prozessmedium in Kontakt stehende Sensoreinheit auf, welche der Erzeugung eines von der Prozessgröße abhängigen Signals dient. Ferner weisen diese oftmals eine in einem Gehäuse angeordnete Elektronikeinheit auf, wobei die Elektronikeinheit der Verarbeitung und/oder Weiterleitung von von der Sensoreinheit erzeugten Signalen, insbesondere elektrischen und/oder elektronischen Signalen, dient. Oftmals weist die Elektronikeinheit hierzu eine Leiterplatte mit darauf angeordneten Bauelementen auf, welche auf dafür vorgesehene Kontaktflächen aufgelötet sind.In automation technology, especially in process automation technology, field devices are often used to determine and / or monitor process variables. In principle, all devices that are used close to the process and deliver or process process-relevant information are referred to as field devices. These are, for example, level measuring devices, flow measuring devices, pressure and temperature measuring devices, pH redox potential measuring devices, conductivity measuring devices, etc., which record the corresponding process variables level, flow, pressure, temperature, pH value and conductivity. Field devices often have a sensor unit, in particular at least temporarily and / or at least in sections, which is in contact with a process medium and which is used to generate a signal that is dependent on the process variable. Furthermore, these often have an electronic unit arranged in a housing, the electronic unit serving to process and / or forward signals generated by the sensor unit, in particular electrical and / or electronic signals. For this purpose, the electronics unit often has a printed circuit board with components arranged thereon, which are soldered onto contact surfaces provided for this purpose.

Für die Ausfallsicherheit der Elektronikeinheit bzw. des Feldgeräts ist eine hohe Qualität der Lotverbindungen zwischen Anschlüssen des Bauelement und den dafür vorgesehenen Kontaktflächen von großer Bedeutung. Die Qualität der Lotverbindungen ist unter anderem abhängig davon, ob der Abstand zwischen Bauelement und Kontaktfläche (die sogenannte Lotspalthöhe) ausreichend groß ist. Bei einer zu kleinen Lotspalthöhe können z.B. zum einen unter zeitlichen Temperaturschwankungen spannungsinduzierte Risse in der Lotverbindung auftreten. Es besteht bei kleinen Lotspalthöhen ferner die Gefahr, dass unerwünschte Lufteinschlüssen (Voids) in den Lotverbindungen auftreten- dies haben Untersuchungen der Anmelderin gezeigt. Der Grund hierfür ist, dass für manche der Lotverbindungen nicht ausreichend Lotpaste an den Anschluss gebracht werden kann und/oder Flussmittelrückstände verbleiben. Letzteres gilt insb., wenn das Bauelement eine Vielzahl von insb. lotdepotfreien Anschlüssen aufweist, welche unter dem Bauelement liegen.A high quality of the soldered connections between the connections of the component and the contact surfaces provided for this is of great importance for the reliability of the electronics unit or the field device. The quality of the solder connections depends, among other things, on whether the distance between the component and the contact surface (the so-called solder gap height) is sufficiently large. If the height of the solder gap is too small, stress-induced cracks can occur in the solder joint due to temperature fluctuations over time. In the case of small solder gap heights, there is also the risk of undesired air inclusions (voids) occurring in the solder connections - this has been shown by investigations by the applicant. The reason for this is that for some of the solder connections not enough solder paste can be applied to the connection and / or flux residues remain. The latter applies in particular if the component has a large number of connections, in particular free of solder deposits, which are located under the component.

Lotdepots in Form von Lotformteilen im Zusammenhang mit einer Leiterplatte einer Elektronikeinheit eines Feldgeräts der Automatisierungstechnik sind bspw. in der DE 10 2006 021 335 , der DE 10 2012 200 021 , der DE 10 2006 017 978 , der DE 10 2005 043 279 , DE 10 201 209 , oder der DE 10 344 745 offenbart.Solder deposits in the form of preformed solder parts in connection with a printed circuit board of an electronics unit of a field device in automation technology are, for example, in FIG DE 10 2006 021 335 , the DE 10 2012 200 021 , the DE 10 2006 017 978 , the DE 10 2005 043 279 , DE 10 201 209 , or the DE 10 344 745 disclosed.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Auflöten eines Bauelements auf eine Leiterplatte anzugeben, bei dem Lotverbindungen von hoher Qualität erreicht werden bzw. eine Elektronikeinheit mit einem auf einer Leiterplatte aufgelöteten Bauelement anzugeben, bei der Lotverbindungen von hoher Qualität vorliegen.The invention is therefore based on the object of specifying a method for soldering a component onto a printed circuit board, in which solder connections of high quality are achieved or to specify an electronic unit with a component soldered on a printed circuit board, in which solder connections of high quality are present.

Die Aufgabe wird gelöst durch ein Verfahren zum Auflöten eines Bauelements und eine Elektronikeinheit.The object is achieved by a method for soldering a component and an electronics unit.

Bezüglich des Verfahrens wird die Aufgabe gelöst durch ein Verfahren zum Auflöten eines Bauelements auf eine Oberfläche einer ersten Leiterplatte, wobei

  • - das Bauelement eine Vielzahl von lotdepotfreien Anschlüssen aufweist, die auf einer Stirnfläche des Bauelements angeordnet ist, und
  • - die Oberfläche der ersten Leiterplatte Kontaktflächen aufweist, die zum Auflöten der Anschlüsse vorgesehen sind und wobei das Verfahren die Schritte umfasst:
    1. A) Aufbringen von Lotpaste aufweisend ein erstes Lot auf die Vielzahl von Kontaktflächen;
    2. B) Bereitstellen von Lotformteilen aufweisend ein zweites Lot, wobei für zumindest mehrere der Kontaktflächen jeweils ein Lotformteil auf die Kontaktfläche aufgebracht wird;
    3. C) Anordnen des Bauelements auf der Oberfläche der ersten Leiterplatte derart, dass die Stirnfläche der Oberfläche zugewandt ist;
    4. D) Verlöten der Anschlüsse des Bauelements mit den Kontaktflächen in einem Reflow-Löten bei einer Löttemperatur, bei der sowohl die Liquidustemperatur der des ersten Lots als auch die Liquidustemperatur des zweiten Lots überschritten wird,
wobei beim dem Verlöten zwischen den Anschlüssen und den Kontaktflächen jeweils Lotverbindungen derart hergestellt werden, dass zwischen der Stirnfläche des Bauelements und der Oberfläche der ersten Leiterplatte eine vorgegebene Lotspalthöhe vorliegt.With regard to the method, the object is achieved by a method for soldering a component onto a surface of a first printed circuit board, wherein
  • - The component has a plurality of solder depot-free connections, which is arranged on an end face of the component, and
  • - The surface of the first printed circuit board has contact areas which are provided for soldering the connections and wherein the method comprises the steps:
    1. A) applying solder paste comprising a first solder to the plurality of contact surfaces;
    2. B) providing preformed solder parts having a second solder, a preformed solder part being applied to the contact surface for at least several of the contact surfaces;
    3. C) arranging the component on the surface of the first printed circuit board in such a way that the end face faces the surface;
    4. D) soldering the connections of the component to the contact surfaces in a reflow soldering process at a soldering temperature at which both the liquidus temperature of the first solder and the liquidus temperature of the second solder are exceeded,
wherein during the soldering between the connections and the contact surfaces, solder connections are made in each case in such a way that a predetermined solder gap height is present between the end face of the component and the surface of the first printed circuit board.

Für manche der Kontaktflächen wird also auf die bereits darauf aufgebrachte Lotpaste zusätzlich ein Lotformteil bestückt. Bei den Lotformteilen handelt es sich insbesondere um SMD-bestückbare Lotformteile, die gleichzeitig mit einer Vielzahl von weiteren SMD-lötbaren Bauelementen aufgebracht werden. SMD-lötbare Bauelemente (kurz für „Surface Mounted Devices“ d.h. oberflächen-montierbare Bauelemente) werden mit ihren Kontaktelementen direkt an für sie vorgesehene Anschlüsse aufgelötet. Hierzu werden die SMD-Bauelemente mit Bestückungsautomaten maschinell auf die mit Lotpaste versehene Kontaktflächen auf der Leiterplatte platziert und gemeinsam mit einem sogenannten Reflow-Lötprozess in einem Reflow-Lötofen aufgelötet. Damit kann gleichzeitig eine Vielzahl von SMD-lötbaren Bauelemente auf die Leiterplatte aufgelötet werden. Vorteilhaft sind alle Schritte A) - D) also in einen derartigen SMD-Massebestückungs- und Reflow-Lötprozess eingebunden.For some of the contact surfaces, a preformed solder part is therefore additionally fitted onto the solder paste that has already been applied thereon. The preformed solder parts are, in particular, preformed solderable parts that can be equipped with SMD components and that are applied simultaneously with a large number of other SMD-solderable components. SMD solderable components (short for “Surface Mounted Devices “ie surface-mountable components) are soldered with their contact elements directly to the connections provided for them. For this purpose, the SMD components are automatically placed on the contact surfaces provided with solder paste on the circuit board with automatic placement machines and soldered together with a so-called reflow soldering process in a reflow soldering oven. This means that a large number of SMD-solderable components can be soldered onto the circuit board at the same time. All steps A) - D) are therefore advantageously integrated into such an SMD grounding and reflow soldering process.

Da sowohl die Liquidustemperatur des ersten Lots der Lotpaste als auch die des zweiten Lots der Lotformteile bei dem Reflow-Löten überschritten wird, finden bei dem Herstellen der Lotverbindungen für diese Kontaktflächen die zwei Lötvorgänge im Wesentlichen gleichzeitig statt.Since both the liquidus temperature of the first solder of the solder paste and that of the second solder of the solder preforms are exceeded during reflow soldering, the two soldering processes take place essentially simultaneously when the solder connections are made for these contact surfaces.

In einer Ausgestaltung der Erfindung wird eine vorgegebene Lotspalthöhe von zumindest 60µm (Mikrometer) eingestellt.In one embodiment of the invention, a predetermined solder gap height of at least 60 μm (micrometers) is set.

Gemäß einer Ausführungsform der Erfindung werden flussmittelfreie Lotformteile bereitgestellt, wobei das Verfahren den Schritt umfasst:

  • - Aufbringen von Flussmittel auf die Oberfläche der ersten Leiterplatte, nachfolgend zu Schritt A) und vor Schritt B).
According to one embodiment of the invention, flux-free preformed solder parts are provided, the method comprising the step:
  • - Applying flux to the surface of the first printed circuit board, following step A) and before step B).

Vorteilhaft wird für die Lotformteile kein zusätzliches Flussmittel benötigt. Das für die (z.B. mittels Schablonendruck) aufgebrachte Lotpaste bereitgestellte Flussmittel ist völlig ausreichend. Das Flussmittel für das erste Lot der Lotpaste wird dann bei den im Wesentlichen gleichzeitig stattfindenden Lötvorgängen für das zweite Lot der Lotformteile quasi mitverwendet und dabei im Wesentlichen auch vollständig aufgebraucht, so dass vorteilhaft keine Flussmittelrückstände verbleiben.Advantageously, no additional flux is required for the preformed solder parts. The flux provided for the solder paste applied (e.g. by means of stencil printing) is completely sufficient. The flux for the first solder of the solder paste is then more or less used in the essentially simultaneously occurring soldering processes for the second solder of the solder preforms and is essentially completely used up, so that advantageously no flux residues remain.

In einer Ausgestaltung der Erfindung weist das Bauelement auf der Stirnfläche einen Innenbereich mit innenliegenden Anschlüssen und einen den Innenbereich begrenzenden Randbereich mit außenliegenden Anschlüssen auf, wobei zumindest auf alle Kontaktflächen, die für die innenliegenden Anschlüsse vorgesehenen sind, Lotformteile aufgebracht werden.In one embodiment of the invention, the component has on the end face an inner area with internal connections and an edge area delimiting the inner area with external connections, with preformed solder parts being applied to at least all contact surfaces that are provided for the internal connections.

In einer Ausgestaltung der Erfindung wird zumindest ein Lotformteil mit zumindest einem Abstandselement bereitgestellt, wobei sich das Abstandselement entlang des Lotformteils in einer zu der Oberfläche der ersten Leiterplatte im Wesentlichen senkrechten Richtung erstreckt, und wobei die Liquidustemperatur des Abstandselements durch die Löttemperatur beim Reflow-Löten unterschritten wird.In one embodiment of the invention, at least one preformed solder part is provided with at least one spacer element, the spacer element extending along the preformed solder part in a direction essentially perpendicular to the surface of the first printed circuit board, and wherein the liquidus temperature of the spacer element is undershot by the soldering temperature during reflow soldering becomes.

Selbstverständlich können auch mehrere Lotformteile mit derartigen Abstandselementen verwendet werden. Die Richtungsangabe „in der zu der Oberfläche der ersten Leiterplatte im Wesentlichen senkrechten Richtung“ bezieht sich hierbei auf ein auf der Oberfläche angeordnetes Lotformteil.Of course, several preformed solder parts with spacer elements of this type can also be used. The direction indication “in the direction essentially perpendicular to the surface of the first printed circuit board” relates here to a preformed solder part arranged on the surface.

In einer Ausgestaltung der Erfindung wird ein Lotformteil bereitgestellt, dessen zweites Lot bleifrei ist und zumindest Sn (Zinn) und Ag (Silber) aufweistIn one embodiment of the invention, a preformed solder part is provided, the second solder of which is lead-free and comprises at least Sn (tin) and Ag (silver)

In einer Ausgestaltung der Erfindung wird ein Lotformteil bereitgestellt, dessen zweites Lot zumindest Cu (Kupfer), In (Indium) und/oder Bi (Bismut) aufweist.In one embodiment of the invention, a preformed solder part is provided, the second solder of which has at least Cu (copper), In (indium) and / or Bi (bismuth).

Gemäß einer Ausführungsform der Erfindung handelt es sich bei der Vielzahl von Anschlüssen und Kontaktflächen jeweils um zumindest zehn Anschlüsse und Kontaktflächen, wobei jeweils ein Lotformteil auf zumindest der Hälfte der Vielzahl der Kontaktflächen aufgebracht wird.According to one embodiment of the invention, the plurality of connections and contact areas is in each case at least ten connections and contact areas, a preformed solder part in each case being applied to at least half of the plurality of contact areas.

In einer Ausgestaltung der Erfindung wird ein Lotformteil bereitgestellt, das

  • - in einer zu der Oberfläche der ersten Leiterplatte im Wesentlichen senkrechten Richtung eine Höhe von 30 µm bis 400 µm und/oder
  • - in einer zu der Oberfläche der ersten Leiterplatte im Wesentlichen parallelen Richtung eine Abmessung von 100 µm bis 400 µm aufweist.
In one embodiment of the invention, a preformed solder part is provided which
  • a height of 30 μm to 400 μm and / or in a direction essentially perpendicular to the surface of the first printed circuit board
  • - has a dimension of 100 μm to 400 μm in a direction essentially parallel to the surface of the first printed circuit board.

Auch hier bezieht sich die Richtungsangabe („in der zu der Oberfläche der ersten Leiterplatte im Wesentlichen senkrechten Richtung“) auf ein auf der Oberfläche angeordnetes Lotformteil.Here, too, the indication of direction (“in the direction essentially perpendicular to the surface of the first printed circuit board”) relates to a preformed solder part arranged on the surface.

Bezüglich der Elektronikeinheit wird die Aufgabe gelöst durch eine Elektronikeinheit, die in einem erfindungsgemäßen Verfahren hergestellt ist, umfassend:

  • - ein Bauelement mit einer Vielzahl von Anschlüssen, die auf einer Stirnfläche des Bauelements angeordnet ist,
  • - eine erste Leiterplatte mit einer Oberfläche und auf der Oberfläche angeordneten Kontaktflächen,
wobei das Bauelement derart auf der Oberfläche der ersten Leiterplatte angeordnet ist, dass die Stirnfläche der Oberfläche zugewandt ist und zwischen den Anschlüssen des Bauelements und den Kontaktflächen jeweils Lotverbindungen vorliegen,
und wobei zwischen der Stirnfläche des Bauelements und der Oberfläche der ersten Leiterplatte eine vorgegebene Lotspalthöhe vorliegt.With regard to the electronic unit, the object is achieved by an electronic unit which is produced in a method according to the invention, comprising:
  • - a component with a plurality of connections, which is arranged on an end face of the component,
  • - A first printed circuit board with a surface and contact areas arranged on the surface,
wherein the component is arranged on the surface of the first printed circuit board in such a way that the end face faces the surface and there are solder connections between the connections of the component and the contact surfaces,
and wherein there is a predetermined solder gap height between the end face of the component and the surface of the first printed circuit board.

Die Elektronikeinheit umfasst also die Anordnung aus Leiterplatte und Bauelement, die nach dem erfindungsgemäßen Verfahren hergestellt ist.The electronics unit thus comprises the arrangement of printed circuit board and component which is produced by the method according to the invention.

In einer Ausgestaltung der Elektronikeinheit ist auf einem elektrisch isolierenden Bereich der Oberfläche der ersten Leiterplatte ein Lötstopp aufgebracht.In one embodiment of the electronics unit, a solder stop is applied to an electrically insulating area of the surface of the first printed circuit board.

Der Lötstopp dient dabei zunächst dem Schutz der Leiterbahnen vor dem flüssigen Lot während dem Löten von Bauelementen auf die Oberfläche der Leiterplatte. Der Lötstopp verhindert das Benetzen des mit ihr überzogenen Bereichs der Oberfläche der Leiterplatte und bewirkt dadurch, dass das flüssige Lot keine Brücken auf dem isolierenden Bereich ausbilden kann. Der Lötstopp ist nur in dem der elektrischen Isolation dienenden Bereich der Oberfläche der Leiterplatte vorhanden, und muss daher in der Regel selektiv aufgebracht werden. Im Stand der Technik sind zwei Arten von Lötstopp bekannt: ein als Lack aufgebrachter Lötstopp und ein als Folie aufgebrachter Lötstopp.The solder stop serves initially to protect the conductor tracks from the liquid solder during the soldering of components onto the surface of the circuit board. The solder stop prevents the area of the surface of the printed circuit board covered with it from being wetted and thereby prevents the liquid solder from forming bridges on the insulating area. The solder stop is only present in the area of the surface of the printed circuit board that is used for electrical insulation, and therefore usually has to be applied selectively. Two types of solder masks are known in the prior art: a solder stop applied as a lacquer and a solder stop applied as a foil.

In einer Ausgestaltung der Elektronikeinheit weist das Bauelement eine zweite Leiterplatte mit einer auf der zweiten Leiterplatte angeordneten, integrierten Schaltung auf, wobei die Stirnfläche durch die Oberfläche der zweiten Leiterplatte gebildet ist und auf einem elektrisch isolierenden Bereich der Stirnfläche ein Lötstopp aufgebracht ist, und wobei die Anschlüsse des Bauelements als ein auf der Stirnfläche angeordneter Land Grid Array (LGA) ausgeführt sind.In one embodiment of the electronics unit, the component has a second printed circuit board with an integrated circuit arranged on the second printed circuit board, the end face being formed by the surface of the second printed circuit board and a solder stop being applied to an electrically insulating area of the end face, and the Connections of the component as a land grid array arranged on the front face ( LGA ) are executed.

In einer dazu alternativen Ausgestaltung der Elektronikeinheit weist das Bauelement eine integrierte Schaltung (IC) auf und das Bauelement ist insbesondere als ein Quad Flat No Leads Package (QFN) oder ein Dual Flat No-lead Package (DFN) ausgeführt.In an alternative embodiment of the electronic unit, the component has an integrated circuit ( IC ) and the component is in particular as a Quad Flat No Leads Package ( QFN ) or a Dual Flat No-lead Package ( DFN ) executed.

Die Aufgabe wird ferner gelöst durch ein Feldgerät der Automatisierungstechnik mit einer erfindungsgemäßen Elektronikeinheit.The object is also achieved by a field device in automation technology with an electronic unit according to the invention.

Die Erfindung sowie weitere vorteilhafte Ausgestaltungen werden nachfolgend anhand von Ausführungsbeispielen näher erläutert. Gleiche Teile sind in allen Figuren mit denselben Bezugszeichen versehen; wenn es die Übersichtlichkeit erfordert oder es anderweitig sinnvoll erscheint, wird auf bereits erwähnte Bezugszeichen in nachfolgenden Figuren verzichtet.The invention and further advantageous refinements are explained in more detail below on the basis of exemplary embodiments. The same parts are provided with the same reference symbols in all figures; if it requires clarity or if it appears otherwise sensible, the reference symbols already mentioned are dispensed with in the following figures.

Es zeigt:

  • 1: Eine Ausgestaltung eines Bauelements, das in dem erfindungsgemäßen Verfahrens verwendet wird;
  • 2a, 2b: Eine erste Ausgestaltung des erfindungsgemäßen Verfahrens;
  • 3a, b Weitere Ausgestaltungen des Bauelements, für welche das erfindungsgemäße Verfahren vorteilhaft ist;
  • 3c: Ein in einer Ausgestaltung des erfindungsgemäßen Verfahrens verwendetes Lotformteil;
  • 4: Ein Feldgerät der Automatisierungstechnik mit einer erfindungsgemäßen Elektronikeinheit.
It shows:
  • 1 : An embodiment of a component that is used in the method according to the invention;
  • 2a , 2 B : A first embodiment of the method according to the invention;
  • 3a, b Further configurations of the component for which the method according to the invention is advantageous;
  • 3c : A solder preform used in one embodiment of the method according to the invention;
  • 4th : A field device of automation technology with an electronic unit according to the invention.

1 zeigt eine Ausgestaltung eines Bauelements 1, das in dem erfindungsgemäßen Verfahrens verwendet wird. Das Bauelement 1 ist in einer Draufsicht auf diejenige Stirnfläche SF des Bauelements 1 gezeigt, welche beim Auflöten auf eine Oberfläche OF einer ersten Leiterplatte 2 dieser zugewandt ist. Das Bauelement 1 ist als ein sogenanntes Land Grid Array LGA ausgestaltet. 1 shows an embodiment of a component 1 used in the method of the invention. The component 1 is in a plan view of that end face SF of the component 1 shown which when soldering onto a surface OF a first printed circuit board 2 this is facing. The component 1 is called a land grid array LGA designed.

Das Land Grid Array LGA umfasst eine auf einer zweiten Leiterplatte 8 angeordnete integrierte Schaltung IC (nicht in 1 dargestellt) und eine Vielzahl von schachbrettförmig angeordneten Anschlüssen AS auf, welche auf der ganzen Stirnfläche SF verteilt angeordnet sind. Insbesondere liegt für ein Land Grid Array LGA ein Innenbereich IB mit innenliegenden Anschlüssen ASI vor, welcher von einem Randbereich RB mit außenliegenden Anschlüssen ASA begrenzt ist. Grundsätzlich ist es aufgrund der Anordnung der Anschlüsse AS anspruchsvoll, für als Land Grid Array LGA ausgestaltete Bauelemente 1 zuverlässig Lotverbindungen 4 von ausreichend hoher Qualität herzustellen.The Land Grid Array LGA includes one on a second circuit board 8th arranged integrated circuit IC (not in 1 shown) and a multitude of connections arranged in a checkerboard shape AS on which on the whole face SF are arranged distributed. In particular, for a land grid array LGA an indoor area IB with internal connections ASI before which from an edge area RB with external connections ASA is limited. Basically it is due to the arrangement of the connections AS sophisticated for as a land grid array LGA designed components 1 reliable solder connections 4th of sufficiently high quality.

Dies ist in den 2a,2b näher dargestellt, welche eine Schnittansicht auf von der erfindungsgemäßen Elektronikeinheit 10 umfassten Anordnung, aufweisend die erste Leiterplatte 2 und das darauf angeordnete Bauelement 1 zeigen. Das in 2a,2b gezeigte Land Grid Array LGA ist hier in einer Ansicht dargestellt, die in Bezug auf die in schon in 1 gezeigte Ansicht um 90° gedreht ist, um eine entlang der Papierebene horizontal verlaufende Achse.This is in the 2a , 2 B shown in more detail, which is a sectional view of the electronic unit according to the invention 10 comprised arrangement comprising the first printed circuit board 2 and the component arranged thereon 1 demonstrate. This in 2a , 2 B Land Grid Array shown LGA is shown here in a view that is related to that in already in 1 The view shown is rotated by 90 °, about an axis running horizontally along the plane of the paper.

In 2a ist eine Ausschnitt der erste Leiterplatte 2 dargestellt, welche auf einem isolierenden Bereich der Oberfläche OF der ersten Leiterplatte 2 einen Lötstopp 7 aufweist. Die Anschlüsse AS sind nun als über die ganze Stirnfläche SF verteilt unterhalb des Bauelements 1 erkennbar. Ferner sind die Kontaktflächen KF auf der ersten Leiterplatte 2 dargestellt, welche zum Auflöten der Anschlüsse AS des Bauelements 1 vorgesehen sind. In einem in 2a gezeigten Massenbestückungsverfahren wird in einem Verfahrensschritt A) zunächst Lotpaste 3 aufweisend ein erstes Lot L1 auf die Kontaktflächen KF aufgebracht. Hierzu wird ein Schablonendruckverfahren mit einer dünnen Schablone d.h. mit einer Dicke von < 60 µm verwendet. Anschließend wird ein Flussmittel 5 durch die Schablone auf die auf den Kontaktflächen KF aufgebrachten Depots von Lotpaste 3 aufgebracht.In 2a is a section of the first printed circuit board 2 shown which on an insulating area of the surface OF the first circuit board 2 a solder stop 7th having. The connections AS are now as over the whole frontal area SF distributed below the component 1 recognizable. Furthermore, the contact surfaces Theatrical Version on the first circuit board 2 shown, which for soldering the connections AS of Component 1 are provided. In an in 2a The mass assembly process shown is initially solder paste in a process step A) 3 having a first solder L1 on the contact surfaces Theatrical Version upset. A stencil printing process with a thin stencil, ie with a thickness of <60 µm, is used for this. This is followed by a flux 5 through the template onto the contact surfaces Theatrical Version applied depots of solder paste 3 upset.

Da sowohl die zweite Leiterplatte 8 des Land Grid Array LGA als auch die erste Leiterplatte 2 einen Lötstopp 7 aufweisen, entsteht bei einem Anordnen des Bauelements 1 bei einem Bestücken des Land Grid Array LGA in einem zu dem Verfahrensschritt A) nachfolgenden Verfahrensschritt C) zwischen den Kontaktflächen KF der ersten Leiterplatte 2 und den schachbrettartig angeordneten Anschlüssen AS des Land Grid Arrays LGA ein zusätzlicher Spalt. Um zuverlässig Lotverbindungen 4 von hoher Qualität zu erhalten, muss das zwischen den Lötstopps 7 vorliegende Volumen zwischen den Kontaktflächen KF der ersten Leiterplatte 2 und den Anschlüssen AS des Bauelements 1 mit ausreichend Lot gefüllt werden. Dies ist besonders anspruchsvoll, da eine Höhe des Lötstopps 7, bspw. eine Lötstopplack. fertigungstechnisch starken Schwankungen unterliegt.As both the second circuit board 8th of the Land Grid Array LGA as well as the first printed circuit board 2 a solder stop 7th have, arises when arranging the component 1 when populating the land grid array LGA in a process step C) following process step A) between the contact surfaces Theatrical Version the first circuit board 2 and the connections arranged like a checkerboard AS of the Land Grid Array LGA an additional gap. To make reliable solder connections 4th To get high quality, that needs to be between solder stops 7th present volume between the contact surfaces Theatrical Version the first circuit board 2 and the connections AS of the component 1 be filled with sufficient solder. This is particularly challenging because of the height of the solder stop 7th , e.g. a solder mask. is subject to strong fluctuations in terms of manufacturing technology.

Um die Zuverlässigkeit der Lotverbindungen 4 zu gewährleisten, sollte eine vorgegebene, insb. hinreichend große Lotspalthöhe LSH erzeugt werden. Durch die unterschiedlichen Höhen der Lötstopps 7 ist das Erreichen einer vorgegeben Lotspalthöhe LSH bei einer nur mittels Schablonendruck aufgebrachten Lotpaste 3 sehr anspruchsvoll, da aufgrund von aktuellen Miniaturisierungsanforderungen oftmals keine dicken Druckschablonen (> 120µm) eingesetzt werden können. Bevorzugt wird daher in Schritt A) wie vorstehend genannt eine dünne Schablone verwendet.About the reliability of the solder connections 4th To ensure that a predetermined, in particular sufficiently large, solder gap height should be used LSH be generated. Due to the different heights of the solder stops 7th is the achievement of a specified solder gap height LSH in the case of a solder paste applied only by means of stencil printing 3 very demanding, because due to current miniaturization requirements, thick printing stencils (> 120 µm) can often not be used. A thin template is therefore preferably used in step A) as mentioned above.

Erfindungsgemäß wird in einem dritten Verfahrensschritt C) anschließend zu dem Aufdrucken der Lotpaste 3 und dem Aufbringen des Flussmittels 5 zusätzlich noch für zumindest manche der Vielzahl der Kontaktflächen KF, insb. mehrere der Kontaktflächen KF-- beispielsweise zumindest die Hälfte und/oder zumindest fünf der Vielzahl der Kontaktflächen KF -- Lotformteile LFT auf die Depots mit Lotpaste 3 aufgedruckt. Zwischen den die innenliegendem Anschlüsse ASI und den dafür vorgesehenen Kontaktflächen KF ist das Risiko der Void-Bildung besonders groß. Daher werden bevorzugt zumindest für diejenigen Kontaktflächen KF Lotformteile LFT bereitgestellt, welche für die innenliegenden Anschlüsse ASI vorgesehen sind.According to the invention, in a third method step C), the solder paste is then printed on 3 and applying the flux 5 additionally for at least some of the large number of contact surfaces Theatrical Version , especially several of the contact surfaces KF - for example at least half and / or at least five of the plurality of contact surfaces Theatrical Version - solder preforms LFT on the depots with solder paste 3 imprinted. Between the internal connections ASI and the contact surfaces provided for this Theatrical Version the risk of void formation is particularly high. Therefore are preferred at least for those contact areas Theatrical Version Solder preforms LFT provided, which for the internal connections ASI are provided.

Anschließend wird in einem Verfahrensschritt D) in einem Reflow-Lötprozess das Bauelement 1 geleichzeitig mit einer Vielzahl von SMD-Bauelementen auf die Oberfläche OF der ersten Leiterplatte 2 bei einer Löttemperatur LT gelötet. Bevorzugt sind alle der erfindungsgemäßen Schritte A) -D) in einen Massenbestückungs- und Reflow-Lötprozess eingebunden. Dabei wird sowohl die Liquidustemperatur des ersten Lot L1 als auch die die Liquidustemperatur des zweiten Lots L2 überschritten. Die Liquidustemperaturen der beiden Lote L1, L2 unterscheiden sich bspw. um maximal 20%, bezogen auf die Liquidustemperatur es ersten Lots L1 in °C. Dadurch werden die beiden Lote L1, L2 bei dem Reflow-Lötprozess im Wesentlichen gleichzeitig aufgeschmolzen. Ggf. können das erste Lot L1 und/das zweite Lot L2 beide eine Kupfer aufweisende Legierung seinThe component is then in a method step D) in a reflow soldering process 1 Simultaneously with a large number of SMD components on the surface OF the first circuit board 2 at a soldering temperature LT soldered. All of the steps A) -D) according to the invention are preferably integrated into a mass assembly and reflow soldering process. Both the liquidus temperature of the first solder L1 as well as the liquidus temperature of the second lot L2 exceeded. The liquidus temperatures of the two solders L1 , L2 differ, for example, by a maximum of 20%, based on the liquidus temperature of the first lot L1 in ° C. This will make the two plumb bobs L1 , L2 melted at the same time during the reflow soldering process. If necessary, the first lot L1 and / the second lot L2 both be an alloy comprising copper

Mittels der Lotformteile LFT wird das Lotvolumen erhöht und eine vorgegebene Lotspalthöhe LSH für die bei dem Reflow-Löten hergestellten Lotverbindungen 4 eingestellt. Die Einstellung der Lotspalthöhe LSH erfolgt über eine Höhe der Lotformteile LFT in einer zu der Ebene der ersten Leiterplatte 2 im Wesentlichen senkrechten Richtung RS. Erfindungsgemäß wird bevorzugt eine Lotspalthöhe LSH von zumindest 60 µm eingestellt.By means of the solder preforms LFT the solder volume is increased and a specified solder gap height LSH for the solder connections made during reflow soldering 4th set. The adjustment of the solder gap height LSH takes place over a height of the solder preforms LFT in one to the plane of the first printed circuit board 2 substantially perpendicular direction RS . According to the invention, a solder gap height is preferred LSH set of at least 60 µm.

Untersuchungen der Anmelderin zeigen, dass bei einer derartigen Lotspalthöhe LSH die Qualität der Lotverbindungen 4 wesentlich erhöht ist, insb. im Vergleich zu Lotspalthöhe LSH von 20 - 45 µm, welche bei einem ansonsten vergleichbaren Verfahren zum Auflöten des Bauelements 1 auf die Oberfläche OF der ersten Leiterplatte 2 ohne die Verwendung von Lotformteilen LFT vorliegen. In letzterem Fall werden insb. für viele der Lotverbindungen 4 Voids beobachtet.Investigations by the applicant show that with such a solder gap height LSH the quality of the solder connections 4th is significantly increased, especially compared to the solder gap height LSH from 20 - 45 µm, which is the case with an otherwise comparable method for soldering the component 1 on the surface OF the first circuit board 2 without the use of solder preforms LFT are present. In the latter case, especially for many of the solder connections 4th Voids observed.

Bevorzugt handelt es sich um bleifreie und Flussmittel-freie Lotformteile LFT. Durch das im wesentlichen gleichzeitige Aufschmelzen wird ggf. überschüssiges (d.h. nicht durch das erste Lot L1 vollständig verbrauchte) Flussmittel durch das zweite Lot L2 aufgebraucht. Dadurch wird eine durch Rückstände von Flussmittel 5 begünstigte Entstehung von Voids in den Lotverbindungen 4 wirksam verhindert.They are preferably lead-free and flux-free preformed solder parts LFT . As a result of the essentially simultaneous melting, any excess (ie not due to the first solder L1 completely used) flux from the second solder L2 used up. This will remove any flux residue 5 Favored formation of voids in the solder connections 4th effectively prevented.

Das in den 1 und 2 gezeigte Ausführungsbeispiel ist im Zusammenhang mit einem als Land Grid Array LGA ausgestalteten Bauelement 1 erläutert. Selbstverständlich ist die Erfindung aber nicht auf derartige Bauelemente 1 beschränkt. Das erfindungsgemäße Verfahren ist von hoher Relevanz für alle Bauelemente 1, welche eine Vielzahl von Anschlüssen AS aufweisen (insb. zumindest zehn), welche auf einer der ersten Leiterplatte 2 zugewandten Stirnfläche SF des Bauelement 1 verteilt angeordnet sind (d.h. quasi unterhalb des Bauelements 1, wie bei dem Land Grid Array LGA auf einer der Oberfläche OF der zweiten Leiterplatte 8), insb. auch in einem innenliegenden Bereich IB.That in the 1 and 2 The embodiment shown is in connection with a land grid array LGA designed component 1 explained. Of course, the invention does not apply to such components 1 limited. The method according to the invention is of great relevance for all components 1 showing a variety of connectors AS have (in particular at least ten), which on one of the first circuit board 2 facing face SF of the component 1 are arranged distributed (ie quasi below the component 1 as with the Land Grid Array LGA on one of the surface OF the second circuit board 8th ), especially in an internal area IB .

Beispiele für weitere derartige Bauelemente 1 sind in 3a und 3b dargestellt. 3a zeigt ein als ein Quad Flat No Leads Package QFN ausgestaltetes Bauelement 1 und 3b ein als ein Dual Flat No-lead Package DFN ausgeführtes Bauelement 1. Wie schon das LGA umfasset das Quad Flat No Leads Package QFN und das Dual Flat No-lead Package DFN eine integrierte Schaltung IC. In beiden Fällen liegen wie beim Land Grid Array LGA ein Innenbereich IB mit innenliegenden Anschlüsse ASI und ein Randbereich RB mit außenliegenden Anschlüsse ASA vor. Alle schon im Zusammenhang mit 2 erläuterten Merkmale der Erfindung werden mutatis mutandis auch von der Erfindung im Zusammenhang mit den in 3a,3b gezeigten Bauelementen 1 umfasst.Examples of other such components 1 are in 3a and 3b shown. 3a shows a Quad Flat No Leads Package QFN designed component 1 and 3b one as a Dual Flat No-lead Package DFN executed component 1 . Like that LGA includes the Quad Flat No Leads Package QFN and the Dual Flat No-lead Package DFN an integrated circuit IC . In both cases, as with the land grid array LGA an indoor area IB with internal connections ASI and a border area RB with external connections ASA in front. All already related to 2 Explained features of the invention are mutatis mutandis also from the invention in connection with the in 3a , 3b shown components 1 includes.

Bevorzugt wird für zumindest eines der Lotformteile LFT ein Lotformteil LFT mit einem Abstandselement 6 verwendet. Dieses ist in 3c dargestellt. Das Abstandselement 6 ist aus einem Material, dessen Liquidustemperatur durch die Löttemperatur LT nicht erreicht wird und daher bei dem Reflow-Löten auch nicht aufschmilzt. Bspw. ist das Abstandselement 6 aus Kupfer, dessen Schmelztemperatur wesentlich höher ist als eine Kupfer aufweisende Lotlegierung für das erste Lot L1 und das zweite Lot L2. Ein derartiges Lotformteil LFT wird von der Fa. ALPHA unter dem Namen TrueHeight Preforms vertrieben. Bei Verwendung zumindest eines der Lotformteile LFT als dieses Lotformteil LFT kann die Lotspalthöhe LSH über die Ausgestaltung des Abstandselements 6 eingestellt werden. Unter Verwendung dieses Lotformteils LFT kann daher ein Abstand zwischen erste Leiterplatte 2 und dem Bauelement 1 eingestellt werden. Insb. kann im Zusammenhang mit dem in 1, 2 gezeigten Land Grid Array LGA dadurch vermieden werden, dass z.B. auch der Lötstopplack des LGA nicht auf dem Lötstopplack der ersten Leiterplatte 2 aufliegt. Durch die Verwendung von Lotformteilen LFT mit Abstandselementen 6 kann die Lotspalthöhe LSH weiter signifikant erhöht werden sowie die Höhenunterschiede der beim Löten stoffschlüssig miteinander zu verbindenden Verbindungspartner (Bauelement 1 und erste Leiterplatte 2) ausgeglichen werden. Durch diese weitere Erhöhung der Lotspalthöhe LSH und die dadurch bedingte Verminderung der Voids wird die Zuverlässigkeit weiter signifikant erhöht.It is preferred for at least one of the preformed solder parts LFT a solder preform LFT with a spacer 6th used. This is in 3c shown. The spacer 6th is made of a material whose liquidus temperature is reduced by the soldering temperature LT is not reached and therefore does not melt during reflow soldering. For example, is the spacer 6th made of copper, the melting temperature of which is significantly higher than a copper-containing solder alloy for the first solder L1 and the second plumb bob L2 . Such a solder preform LFT is sold by ALPHA under the name TrueHeight Preforms. When using at least one of the solder preforms LFT than this solder preform LFT can be the height of the soldering gap LSH on the design of the spacer element 6th can be set. Using this solder preform LFT can therefore be a distance between the first circuit board 2 and the component 1 can be set. In particular, in connection with the in 1 , 2 shown land grid array LGA this can be avoided, for example, that the solder mask of the LGA not on the solder mask on the first circuit board 2 rests. Through the use of solder preforms LFT with spacers 6th can be the height of the soldering gap LSH further significantly increased, as well as the differences in height between the connection partners (component 1 and first circuit board 2 ) be balanced. This further increase in the height of the solder gap LSH and the resulting reduction in voids, the reliability is further increased significantly.

Zusammenfassend wird mittels des erfindungsgemäßen Verfahrens eine Elektronikeinheit 10 mit einer hohen Ausfallsicherheit erhalten, bedingt durch die zuverlässigen Lotverbindungen 4 mit insb. einer zumindest wesentlich reduzierten Anzahl von Voids in den Lotverbindungen 4.In summary, the method according to the invention is used to create an electronic unit 10 with a high level of reliability, due to the reliable solder connections 4th with in particular an at least significantly reduced number of voids in the solder connections 4th .

Die Elektronikeinheit 10 umfassend die Anordnung aus Bauelement und Leiterplatte wird bevorzugt in einem Feldgerät 11 der Automatisierungtechnik eingesetzt. Ein derartiges Feldgerät 11 der Automatisierungstechnik ist in 4 näher dargestellt. Das Feldgerät 11 weist eine, insbesondere zumindest zeitweise und/oder zumindest abschnittsweise mit einem Prozessmedium in Kontakt stehende Sensoreinheit 17 auf, welche der Erzeugung eines die Prozessgröße repräsentierenden, bspw. elektrischen und/oder elektronischen, Messsignals, dient.The electronics unit 10 comprising the arrangement of component and printed circuit board is preferred in a field device 11 used in automation technology. Such a field device 11 automation technology is in 4th shown in more detail. The field device 11 has a sensor unit that is in contact, in particular, at least temporarily and / or at least in sections with a process medium 17th which is used to generate a measurement signal that represents the process variable, for example electrical and / or electronic.

Die in einem Transmittergehäuse 19 des Feldgeräts 11 angeordnete Elektronikeinheit 10 dient der Verarbeitung und/oder Weiterleitung von der von der Sensoreinheit 17 erzeugten Messsignale. Die Elektronikeinheit 10 umfasst die Leiterplatte 2 mit dem darauf angeordneten Bauelement 1.The one in a transmitter housing 19th of the field device 11 arranged electronics unit 10 is used for processing and / or forwarding the from the sensor unit 17th generated measurement signals. The electronics unit 10 includes the circuit board 2 with the component arranged on it 1 .

In der in 4 gezeigten Ausgestaltung weist das Feldgerät 11 eine weitere, als Anzeige-/Eingabeeinheit 20 ausgestaltete Elektronikeinheit 10 auf, mit einem darauf montierten (Touch-)Display. Die erfindungsgemäße Elektronikeinheit 10 umfassend das Bauelement 1 und die Leiterplatte 2 kann selbstverständlich auch als Anzeige-/Eingabeeinheit 20 ausgestaltetet sein.In the in 4th The embodiment shown has the field device 11 another, as a display / input unit 20th designed electronics unit 10 on, with a (touch) display mounted on it. The electronic unit according to the invention 10 comprising the component 1 and the circuit board 2 can of course also be used as a display / input unit 20th be designed.

BezugszeichenlisteList of reference symbols

11
BauelementComponent
22
erste Leiterplattefirst circuit board
33
LotpasteSolder paste
44th
LotverbindungenSolder connections
55
FlussmittelFlux
66th
AbstandselementSpacer
77th
LötstoppSolder stop
88th
zweite Leiterplattesecond circuit board
1010
ElektronikeinheitElectronics unit
1111
FeldgerätField device
1717th
SensoreinheitSensor unit
1919th
TransmittergehäuseTransmitter housing
2020th
Anzeige-/Eingabeeinheit Display / input unit
SFSF
StirnflächeFace
OFOF
Oberflächesurface
ASAS
Anschlüsseconnections
KFTheatrical Version
KontaktflächenContact surfaces
L1, L2L1, L2
erstes/zweites Lotfirst / second lot
LFTLFT
LotformteileSolder preforms
LSHLSH
LotspalthöheSolder gap height
LTLT
LöttemperaturSoldering temperature
IBIB
InnenbereichIndoor
RBRB
RandbereichEdge area
ASI, ASAASI, ASA
innenliegende/außenliegende Anschlüsseinternal / external connections
ICIC
integrierte Schaltungintegrated circuit
LGALGA
Land Grid ArrayLand Grid Array
QFNQFN
Quad Flat No Leads PackageQuad Flat No Leads Package
DFNDFN
Dual Flat No-lead PackageDual flat no-lead package
RSRS
senkrechte Richtungperpendicular direction

ZITATE ENTHALTEN IN DER BESCHREIBUNGQUOTES INCLUDED IN THE DESCRIPTION

Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.This list of the documents listed by the applicant was generated automatically and is included solely for the better information of the reader. The list is not part of the German patent or utility model application. The DPMA assumes no liability for any errors or omissions.

Zitierte PatentliteraturPatent literature cited

  • DE 102006021335 [0004]DE 102006021335 [0004]
  • DE 102012200021 [0004]DE 102012200021 [0004]
  • DE 102006017978 [0004]DE 102006017978 [0004]
  • DE 102005043279 [0004]DE 102005043279 [0004]
  • DE 10201209 [0004]DE 10201209 [0004]
  • DE 10344745 [0004]DE 10344745 [0004]

Claims (14)

Verfahren zum Auflöten eines Bauelements (1) auf eine Oberfläche (OF) einer ersten Leiterplatte (2), wobei - das Bauelement (1) eine Vielzahl von lotdepotfreien Anschlüssen (AS) aufweist, die auf einer Stirnfläche (SF) des Bauelements angeordnet ist, und - die Oberfläche (OF) der ersten Leiterplatte (2) Kontaktflächen (KF) aufweist, die zum Auflöten der Anschlüsse (AS) vorgesehen sind und wobei das Verfahren die Schritte umfasst: A) Aufbringen von Lotpaste (3) aufweisend ein erstes Lot (L1) auf die Vielzahl von Kontaktflächen (KF); B) Bereitstellen von Lotformteilen (LFT) aufweisend ein zweites Lot (L2), wobei für zumindest mehrere der Kontaktflächen (KF) jeweils ein Lotformteil (3) auf die Kontaktfläche aufgebracht wird; C) Anordnen des Bauelements (1) auf der Oberfläche der ersten Leiterplatte (2) derart, dass die Stirnfläche (SF) der Oberfläche (OF) zugewandt ist; D) Verlöten der Anschlüsse (AS) des Bauelements (1) mit den Kontaktflächen (KF) in einem Reflow-Löten bei einer Löttemperatur (LT), bei der sowohl die Liquidustemperatur der des ersten Lots (L1) als auch die Liquidustemperatur des zweiten Lots (L2) überschritten wird, wobei beim dem Verlöten zwischen den Anschlüssen (AS) und den Kontaktflächen (KF) jeweils Lotverbindungen (4) derart hergestellt werden, dass zwischen der Stirnfläche (SF) des Bauelements und der Oberfläche (OF) der ersten Leiterplatte (2) eine vorgegebene Lotspalthöhe (LSH) vorliegt.Method for soldering a component (1) onto a surface (OF) of a first printed circuit board (2), wherein - The component (1) has a plurality of solder depot-free connections (AS) which is arranged on an end face (SF) of the component, and - The surface (OF) of the first printed circuit board (2) has contact areas (KF) which are provided for soldering the connections (AS) and wherein the method comprises the steps: A) applying solder paste (3) comprising a first solder (L1) to the plurality of contact surfaces (KF); B) providing preformed solder parts (LFT) having a second solder (L2), a preformed solder part (3) being applied to the contact surface for at least several of the contact surfaces (KF); C) arranging the component (1) on the surface of the first printed circuit board (2) in such a way that the end face (SF) faces the surface (OF); D) Soldering the connections (AS) of the component (1) with the contact surfaces (KF) in a reflow soldering at a soldering temperature (LT) at which both the liquidus temperature of the first solder (L1) and the liquidus temperature of the second solder (L2) is exceeded, whereby during the soldering between the connections (AS) and the contact surfaces (KF) in each case solder connections (4) are made in such a way that between the end face (SF) of the component and the surface (OF) of the first printed circuit board ( 2) there is a specified solder gap height (LSH). Verfahren nach Anspruch 1, wobei eine vorgegebene Lotspalthöhe (LSH) von zumindest 60µm eingestellt wird.Procedure according to Claim 1 , whereby a predetermined solder gap height (LSH) of at least 60 µm is set. Verfahren nach zumindest einem der vorherigen Ansprüche, wobei flussmittelfreie Lotformteile (LFT) bereitgestellt werden, und wobei das Verfahren den Schritt umfasst: - Aufbringen von Flussmittel (5) auf die Oberfläche (OF) der ersten Leiterplatte (2), nachfolgend zu Schritt A) und vor Schritt B).Method according to at least one of the preceding claims, wherein flux-free preformed solder parts (LFT) are provided, and wherein the method comprises the step: - Application of flux (5) to the surface (OF) of the first printed circuit board (2), following step A) and before step B). Verfahren nach zumindest einem der vorherigen Ansprüche, wobei das Bauelement (1) auf der Stirnfläche (SF) einen Innenbereich (IB) mit innenliegenden Anschlüssen (ASI) und einen den Innenbereich (IB) begrenzenden Randbereich (RB) mit außenliegenden Anschlüssen (ASA) aufweist, und wobei zumindest auf alle Kontaktflächen (KF), die für die innenliegenden Anschlüsse (ASI) vorgesehenen sind, Lotformteile (LFT) aufgebracht werden.Method according to at least one of the preceding claims, wherein the component (1) on the end face (SF) has an inner area (IB) with inner connections (ASI) and an edge area (RB) delimiting the inner area (IB) with outer connections (ASA), and wherein preformed solder parts (LFT) are applied to at least all contact surfaces (KF) which are provided for the internal connections (ASI). Verfahren nach zumindest einem der vorherigen Ansprüche, wobei zumindest ein Lotformteil (LFT) mit zumindest einem Abstandselement (6) bereitgestellt wird, wobei sich das Abstandselement (6) entlang des Lotformteils (LFT) in einer zu der Oberfläche (OF) der ersten Leiterplatte (2) im Wesentlichen senkrechten Richtung (RS) erstreckt, und wobei die Liquidustemperatur des Abstandselements (6) durch die Löttemperatur (LT) beim Reflow-Löten unterschritten wird.Method according to at least one of the preceding claims, at least one preformed solder part (LFT) with at least one spacer element (6) being provided, wherein the spacer element (6) extends along the preformed solder part (LFT) in a direction (RS) which is essentially perpendicular to the surface (OF) of the first printed circuit board (2), and wherein the liquidus temperature of the spacer element (6) is undershot by the soldering temperature (LT) during reflow soldering. Verfahren nach zumindest einem der vorherigen Ansprüche, wobei ein Lotformteil (LFT) bereitgestellt wird, dessen zweites Lot (L2) bleifrei ist und zumindest Sn und Ag aufweistMethod according to at least one of the preceding claims, wherein a preformed solder part (LFT) is provided, the second solder (L2) of which is lead-free and comprises at least Sn and Ag Verfahren nach Anspruch 6, wobei ein Lotformteil (LFT) bereitgestellt wird, dessen zweites Lot (L2) zumindest Cu, In und/oder Bi aufweist.Procedure according to Claim 6 , wherein a preformed solder part (LFT) is provided, the second solder (L2) of which comprises at least Cu, In and / or Bi. Verfahren nach zumindest einem der vorherigen Ansprüche, wobei es sich bei der Vielzahl von Anschlüssen (AS) und Kontaktflächen (KF) jeweils um zumindest zehn Anschlüsse (AS) und Kontaktflächen (KF) handelt, und wobei jeweils ein Lotformteil (LFT) auf zumindest der Hälfte der Vielzahl der Kontaktflächen (KF) aufgebracht wird.Method according to at least one of the preceding claims, the multitude of connections (AS) and contact surfaces (KF) each being at least ten connections (AS) and contact surfaces (KF), and wherein in each case a preformed solder part (LFT) is applied to at least half of the plurality of contact surfaces (KF). Verfahren nach zumindest einem der vorherigen Ansprüche, wobei ein Lotformteil (LFT) bereitgestellt wird, das - in einer zu der Oberfläche (OF) der ersten Leiterplatte (2) im Wesentlichen senkrechten Richtung (RS) eine Höhe von 30 µm bis 400 µm und/oder - in einer zu der Oberfläche der ersten Leiterplatte (2) im Wesentlichen parallelen Richtung eine Abmessung von 100 µm bis 400 µm aufweist.The method according to at least one of the preceding claims, wherein a preformed solder part (LFT) is provided which - In a direction (RS) essentially perpendicular to the surface (OF) of the first printed circuit board (2), a height of 30 μm to 400 μm and / or - Has a dimension of 100 μm to 400 μm in a direction essentially parallel to the surface of the first printed circuit board (2). Elektronikeinheit (10), hergestellt in einem Verfahren nach zumindest einem der Ansprüche 1 bis 9, umfassend: - ein Bauelement (1) mit einer Vielzahl von Anschlüssen (AS), die auf einer Stirnfläche (SF) des Bauelements (1) angeordnet ist, - eine erste Leiterplatte (2) mit einer Oberfläche (OF) und auf der Oberfläche (OF) angeordneten Kontaktflächen (KF), wobei das Bauelement (1) derart auf der Oberfläche (OF) der ersten Leiterplatte (2) angeordnet ist, dass die Stirnfläche (SF) der Oberfläche (OF) zugewandt ist und zwischen den Anschlüssen (AS) des Bauelements (1) und den Kontaktflächen (KF) jeweils Lotverbindungen (4) vorliegen, und wobei zwischen der Stirnfläche (SF) des Bauelements und der Oberfläche (OF) der ersten Leiterplatte (2) eine vorgegebene Lotspalthöhe (LSH) vorliegt.Electronic unit (10) produced in a method according to at least one of Claims 1 to 9 , comprising: - a component (1) with a plurality of connections (AS), which is arranged on an end face (SF) of the component (1), - a first printed circuit board (2) with a surface (OF) and on the surface (OF) arranged contact surfaces (KF), the component (1) being arranged on the surface (OF) of the first printed circuit board (2) in such a way that the end face (SF) faces the surface (OF) and between the connections (AS ) of the component (1) and the contact surfaces (KF) each have solder connections (4), and a predetermined solder gap height (LSH) is present between the end face (SF) of the component and the surface (OF) of the first printed circuit board (2). Elektronikeinheit (10) nach Anspruch 10, wobei auf einem elektrisch isolierenden Bereich der Oberfläche (OF) der ersten Leiterplatte (2) ein Lötstopp (7) aufgebracht ist.Electronics unit (10) Claim 10 , wherein a solder stop (7) is applied to an electrically insulating area of the surface (OF) of the first printed circuit board (2). Elektronikeinheit (10) nach einem der Ansprüche 10 bis 11, wobei das Bauelement (1) eine zweite Leiterplatte (8) mit einer auf der zweiten Leiterplatte (8) angeordneten, integrierten Schaltung (IC) aufweist, wobei die Stirnfläche (SF) durch eine Oberfläche (OF) der zweiten Leiterplatte (8) gebildet ist und auf einem elektrisch isolierenden Bereich der Oberfläche (OF) der zweiten Leiterplatte (8) ein Lötstopp (7) aufgebracht ist, und wobei die Anschlüsse (AS) des Bauelements (1) als ein auf der Stirnfläche (SF) angeordneter Land Grid Array (LGA) ausgeführt sind.Electronic unit (10) according to one of the Claims 10 to 11 wherein the component (1) has a second printed circuit board (8) with an integrated circuit (IC) arranged on the second printed circuit board (8), the end face (SF) being formed by a surface (OF) of the second printed circuit board (8) and a solder stop (7) is applied to an electrically insulating area of the surface (OF) of the second printed circuit board (8), and the connections (AS) of the component (1) as a land grid array arranged on the end face (SF) (LGA) are carried out. Elektronikeinheit (10) nach einem der Ansprüche 10 bis 11, wobei das Bauelement (1) eine integrierte Schaltung (IC) aufweist und das Bauelement insbesondere als ein Quad Flat No Leads Package (QFN) oder ein Dual Flat No-lead Package (DFN) ausgeführt ist.Electronic unit (10) according to one of the Claims 10 to 11 , wherein the component (1) has an integrated circuit (IC) and the component is designed in particular as a quad flat no-lead package (QFN) or a dual flat no-lead package (DFN). Feldgerät (11) der Automatisierungstechnik mit einer Elektronikeinheit (10) nach einem der Ansprüche 10 bis 13.Field device (11) of automation technology with an electronics unit (10) according to one of the Claims 10 to 13th .
DE102019129971.3A 2019-11-06 2019-11-06 Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology Pending DE102019129971A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102019129971.3A DE102019129971A1 (en) 2019-11-06 2019-11-06 Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102019129971.3A DE102019129971A1 (en) 2019-11-06 2019-11-06 Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology

Publications (1)

Publication Number Publication Date
DE102019129971A1 true DE102019129971A1 (en) 2021-05-06

Family

ID=75485510

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102019129971.3A Pending DE102019129971A1 (en) 2019-11-06 2019-11-06 Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology

Country Status (1)

Country Link
DE (1) DE102019129971A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021133746A1 (en) 2021-12-17 2023-06-22 Endress+Hauser SE+Co. KG Process for soldering at least one component to at least one carrier element

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
US20100143656A1 (en) * 2008-12-09 2010-06-10 Longqiang Zu Method and Structure for Adapting Solder Column to Warped Substrate
WO2013142335A1 (en) * 2012-03-20 2013-09-26 Fry's Metals, Inc. Solder preforms and solder alloy assembly methods
EP2840872B1 (en) * 2013-08-19 2016-04-27 Fujitsu Limited Electronic device and method of manufacturing electronic device
DE102015112199A1 (en) * 2015-07-27 2017-02-02 Endress + Hauser Wetzer Gmbh + Co. Kg soldering
EP3299113A1 (en) * 2015-05-19 2018-03-28 Panasonic Intellectual Property Management Co., Ltd. Solder alloy and package structure using same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5931371A (en) * 1997-01-16 1999-08-03 Ford Motor Company Standoff controlled interconnection
US20100143656A1 (en) * 2008-12-09 2010-06-10 Longqiang Zu Method and Structure for Adapting Solder Column to Warped Substrate
WO2013142335A1 (en) * 2012-03-20 2013-09-26 Fry's Metals, Inc. Solder preforms and solder alloy assembly methods
EP2840872B1 (en) * 2013-08-19 2016-04-27 Fujitsu Limited Electronic device and method of manufacturing electronic device
EP3299113A1 (en) * 2015-05-19 2018-03-28 Panasonic Intellectual Property Management Co., Ltd. Solder alloy and package structure using same
DE102015112199A1 (en) * 2015-07-27 2017-02-02 Endress + Hauser Wetzer Gmbh + Co. Kg soldering

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Jairazbhoy, V.: Prediction of Equilibrium Shapes and Pedestal Heights of Solder Joints for Leadless Chip Components. In: IEEE Transactions on components, packaging and manufacturing technology , Vol. 19, No. 2, 2, Juni 1996, S. 224-233. *
Produktbroschüre: „Alpha Trueheight Preforms" von Alpha Assembly Solutions, Somerset NJ, USA, 2017 *
Scheel, W.: Baugruppentechnologie der Elektronik. Berlin : Verlag Technik, 1999. 183f. - ISBN 978-3341011003 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102021133746A1 (en) 2021-12-17 2023-06-22 Endress+Hauser SE+Co. KG Process for soldering at least one component to at least one carrier element

Similar Documents

Publication Publication Date Title
DE102006004788B4 (en) Semiconductor device and manufacturing process for this
DE69434160T2 (en) Provided with solder balls connecting method so
DE69910955T2 (en) Metal foil with stool contacts, circuit substrate with the metal foil, and semiconductor device with the circuit substrate
DE1640467B1 (en) Process for the contact-compatible application of microminiaturized components to a dielectric base plate
EP0351581A1 (en) High-density integrated circuit and method for its production
WO1996016442A1 (en) Core metal soldering knob for flip-chip technology
DE3042085A1 (en) SEMICONDUCTOR BOARD ASSEMBLY AND METHOD FOR THE PRODUCTION THEREOF
EP0016925A1 (en) Method of depositing metal on metal patterns on dielectric substrates
DE19811870A1 (en) Thermistor element for temperature detection or temperature compensation of circuit
WO2006013145A1 (en) Printed circuit board with smd components and at least one wired component and a method for picking fixing and electrical contacting of said components
EP3850924A1 (en) Method for producing a circuit board assembly, and circuit board assembly
WO2020007583A1 (en) Method for producing a high-temperature-resistant lead-free solder joint, and high-temperature-resistant lead-free solder joint
DE10123684A1 (en) Circuit board, e.g. for measurement equipment, has contact sleeve in aperture mechanically fixed and electrically connected to metallisation around aperture by solder joint
DE102019129971A1 (en) Method for soldering a component onto a printed circuit board, electronic unit and field device in automation technology
DE112017006956B4 (en) Method of manufacturing a power semiconductor device and power semiconductor device
DE4036079A1 (en) ELECTRONIC COMPONENT AND ELECTRONIC DEVICE WITH SUCH A COMPONENT
EP0484756A2 (en) SMD-type resistor arrangement
EP0995235B1 (en) Contact for very small liaison contacts and method for producing a contact
DE2443245A1 (en) METHOD FOR MAKING MULTICHIP WIRING
DE10059808A1 (en) Method of connecting an integrated circuit and a flexible circuit
DE102015120647B4 (en) Electrical device with thin solder stop layer and method of manufacture
DE4008658C2 (en)
EP2953436B1 (en) Method for manufacturing an electronic connecting element
DE202006020419U1 (en) conductor structure
DE10201209B4 (en) Lotformteil and method for equipping the same

Legal Events

Date Code Title Description
R163 Identified publications notified
R082 Change of representative

Representative=s name: HAHN, CHRISTIAN, DIPL.-PHYS. DR.RER.NAT., DE