-
Die Erfindung betrifft eine Vorrichtung zum Betreiben einer Gleichrichterbrücke mit n-Kanal MOS FETs. Die Erfindung betrifft ferner ein Verfahren zum Betreiben einer Gleichrichterbrücke mit n-Kanal MOS FETs.
-
Stand der Technik
-
Am Markt sind integrierte Schaltungen zur Ansteuerung von einem oder zwei MOS FETs bekannt, um diese als Synchrongleichrichter zu benutzen. Dabei dient ein elektrischer Spannungsabfall über dem MOS FET als ein Signal zum synchronen Ein- bzw. Ausschalten der MOS FETs. Mit den genannten ICs zur Ansteuerung von zwei n-Kanal MOS FETs kann man eine halbe Grätz-Brücke aufbauen. Die beiden anderen Gleichrichterelemente können als Dioden oder als zwei p-Kanal MOS FETs ausgebildet sein, wodurch Verluste der Gleichrichtung reduziert werden können.
-
Offenbarung der Erfindung
-
Es ist eine Aufgabe der vorliegenden Erfindung, eine verbesserte Vorrichtung zum Betreiben einer synchronen Gleichrichterbrücke bereitzustellen.
-
Gemäß einem ersten Aspekt wird die Aufgabe gelöst mit einer Vorrichtung zum Betreiben einer Gleichrichterbrücke mit n-Kanal MOS FETs, aufweisend:
- – eine erste Ansteuereinrichtung zum Ansteuern zweier Low-Side MOS FETS; und
- – jeweils eine zweite Ansteuereinrichtung zum Ansteuern jeweils eines High-Side MOS FETs, wobei die zweiten Ansteuereinrichtungen mit der ersten Ansteuereinrichtung funktional derart verschaltet sind, dass Ansteuersignale für die zwei High-Side MOS FETs von Ansteuersignalen der zwei Low Side MOS FETS abgeleitet werden, wobei jeweils zwei diagonal gegenüberliegend angeordnete MOS FETS mittels eines elektrischen Stroms durch die MOS FETs synchron schaltbar sind.
-
Auf diese Weise wird vorteilhaft eine Vorrichtung zum Betreiben einer synchronen Gleichrichterbrücke mit n-Kanal MOS FETs bereitgestellt. Die MOS FETs werden dabei mittels der durchfließenden elektrischen Ströme ein- und ausgeschaltet. Aufgrund der einheitlichen Topologie der Schaltelemente in Form von n-Kanal MOS FETs ist dadurch eine kostengünstige Realisierung einer synchronen Gleichrichterbrücke unterstützt.
-
Gemäß einem zweiten Aspekt wird die Aufgabe gelöst mit einem Verfahren zum Betreiben einer Gleichrichterbrücke mit n-Kanal MOS FETs, aufweisend die Schritte:
- – Anschließen der gleichzurichtenden Wechselspannung an einem Verbindungspunkt eines ersten Low Side MOS FETs mit einem ersten High-Side MOS FET und an einem Verbindungspunkt eines zweiten Low-Side MOS FETs mit einem zweiten High-Side MOS FET;
- – Bereitstellen von Ansteuersignalen für die beiden Low-Side MOS FETs mittels einer ersten Ansteuereinrichtung, wobei mittels jeweils einer zweiten Ansteuereinrichtung aus einem Ansteuersignal eines Low-Side MOS FETs ein Ansteuersignal eines zum jeweiligen Low-Side MOS FET (1, 2) diagonal angeordneten High-Side MOS FETs abgeleitet wird; und
- – Abgreifen einer gleichgerichteten Wechselspannung an einem Verbindungspunkt zwischen dem ersten High-Side MOS FET und dem zweiten High-Side MOS FET und einem Verbindungspunkt zwischen dem ersten Low-Side MOS FET und dem zweiten Low-Side MOS FET.
-
Bevorzugte Ausführungsformen der Vorrichtung sind Gegenstand von abhängigen Ansprüchen.
-
Eine bevorzugte Weiterbildung der Vorrichtung sieht vor, dass
- – eine elektrische Wechselspannung an einem Verbindungspunkt zwischen einem ersten High-Side MOS FET und einem ersten Low Side MOS FET und einem Verbindungspunkt zwischen einem zweiten High-Side MOS FET und einem zweiten Low-Side MOS FET anlegbar ist; wobei
- – an jeweils einem Messeingang der ersten Ansteuereinrichtung jeweils ein elektrischer Spannungsabfall über die beiden Low-Side MOS FETs ermittelbar ist, wobei in Abhängigkeit vom ermittelten elektrischen Spannungsabfall eine elektrische Steuerspannung für jeweils ein Gate der beiden Low-Side MOS FETS bereitstellbar ist, wobei die elektrische Steuerspannung über die zweite Ansteuereinrichtung für jeweils ein Gate der beiden High-Side MOS FETs bereitstellbar ist; und wobei
- – die gleichgerichtete elektrische Wechselspannung an einem Verbindungspunkt zwischen dem ersten High-Side MOS FET und dem zweiten High-Side MOS FET und einem Verbindungspunkt zwischen dem ersten Low-Side MOS FET und dem zweiten Low-Side MOS FET abgreifbar ist.
-
Auf diese Weise können für die Gleichrichterbrücke Schaltfrequenzen in der Größenordnung von ca. 100 kHz bis ca. 500 kHz realisiert werden. Ferner ist dadurch unterstützt, dass der Strom des jeweils durchgeschalteten MOS FETs nicht über die interne Freilaufdiode, sondern über den Kanal des MOS FETs erfolgt. Ein elektrischer Spannungsabfall am MOS FET kann dadurch proportional zum elektrischen Strom stark reduziert sein, wodurch in vorteilhafter Weise ohmsche Verluste reduziert sein können.
-
Vorteilhafte Weiterbildungen der Vorrichtung zeichnen sich dadurch aus, dass eine elektrische Versorgung einer Ausgangsschaltung der zweiten Ansteuereinrichtung von einem Kondensator bereitstellbar ist, wobei eine Bootstrap-Diode und ein Vorwiderstand zur Nachladung des Kondensators intern oder extern der Vorrichtung angeordnet sein können. Auf diese Weise können für die zweite Ansteuereinrichtung verschiedene Varianten einer elektrischen Energieversorgung bereitgestellt werden.
-
Weitere vorteilhafte Weiterbildungen der Vorrichtung sehen vor, dass ein effektiver Spannungspegel der gleichgerichteten Wechselspannung größer als ca. 20 V, bevorzugt größer als ca. 40 V, noch mehr bevorzugt ca. größer als 80 V ist. Dadurch können je nach Anforderung einer Last ein jeweils passender elektrischer Spannungspegel bereitgestellt werden.
-
Die Erfindung wird im Folgenden mit weiteren Merkmalen und Vorteilen anhand von mehreren Figuren im Detail beschrieben. Dabei bilden alle offenbarten Merkmale, unabhängig von ihrer Darstellung in der Beschreibung und in den Figuren, sowie unabhängig von ihrer Rückbeziehung in den Patentansprüchen den Gegenstand der vorliegenden Erfindung. Die Figuren sind insbesondere dazu gedacht, die erfindungswesentlichen Prinzipien zu verdeutlichen, wobei nicht notwendigerweise alle in den Figuren dargestellten Elemente beschrieben werden.
-
In den Figuren zeigt:
-
1 ein Blockschaltbild einer Ausführungsform der erfindungsgemäßen Vorrichtung;
-
2 ein Detailschaltbild einer ersten Ansteuereinrichtung der Vorrichtung;
-
3 ein Detailschaltbild einer zweiten Ansteuereinrichtung der Vorrichtung;
-
4 eine zweite Ansteuereinrichtung mit externer Beschaltung; und
-
5 ein prinzipielles Ablaufdiagramm einer Ausführungsform des erfindungsgemäßen Verfahrens.
-
Beschreibung von Ausführungsformen
-
1 zeigt ein prinzipielles Blockschaltbild einer Ausführungsform der erfindungsgemäßen Vorrichtung 100. Mittels der Vorrichtung 100 können vier n-Kanal MOS FETs 1...4 synchron angesteuert werden, wobei jeweils zwei diagonal gegenüberliegende MOS FETs 1...4 gleichzeitig angesteuert bzw. elektrisch leitend durchgeschaltet sind. Auf diese Weise kann eine elektrische Wechselspannung AC, die zwischen einem Verbindungspunkt der MOS FETs 1, 3 und einem Verbindungspunkt der MOS FETs 2, 4 angelegt wird, in eine gleichgerichtete Wechselspannung DC umgewandelt und zwischen einem Verbindungspunkt von MOS FET 3, 4 und einem Verbindungspunkt zwischen MOS FET 1, 2 abgegriffen werden. Diskrete Bootstrap-Kondensatoren 30 sind dazu vorgesehen, eine Ausgangsschaltung 22 (nicht dargestellt) einer zweiten Ansteuereinrichtung 20 (nicht dargestellt) der Vorrichtung 100 mit elektrischer Energie zu versorgen, wie weiter unten im Detail erläutert. Ein Effektivwert der gleichgerichteten Wechselspannung DC kann in einer Größenordnung von ca. 20V bis ca. 80V liegen.
-
2 zeigt ein Detail der Vorrichtung 100 in Form einer ersten Ansteuereinrichtung 10. Mittels der ersten Ansteuereinrichtung 10 werden die beiden Low-Side MOS FETs 1, 2 an ihren Gates angesteuert. Die erste Ansteuereinrichtung 10 kann dabei beispielsweise als eine integrierte Schaltung vom Typ NXP TEA1795T ausgebildet sein, mittels der zwei massebasierte n-Kanal MOS FETs ansteuerbar sind. Die Ansteuerung der beiden Low Side MOS FETs 1, 2 erfolgt dabei derart, dass an Messeingängen 11, 12 der ersten Ansteuereinrichtung 10 jeweils ein Spannungsabfall über dem entsprechenden ersten Low-Side MOS FET 1, 2 nach Massepotential GND ermittelt wird. Wenn die interne Freilaufdiode des ersten Low-Side MOS FETs 1 gerade zu leiten beginnt, wird der erste Low-Side MOS FET 1 durchgeschaltet. Auf diese Weise fließt elektrischer Strom nicht mehr über die Freilaufdiode des MOS FETs 1, sondern über den Kanal des ersten Low-Side MOS FETs 1, wodurch die elektrische Spannung am angesteuerten Low-Side MOS FET 1 proportional zum Strom stark verringert ist.
-
Bevor die Drain-Source Spannung am ersten Low-Side MOS FET 1 positiv wird und dadurch ein elektrischer Strom über den Kanal des MOS FETs 1 zurückfließen könnte, wird der erste Low-Side MOS FET 1 wieder abgeschaltet, was zur Folge hat, dass der Low-Side MOS FET 1 sperrt. Auf diese Weise wird der Gleichrichtereffekt des MOS FETs 1 realisiert und es wird im Betrieb der Grätz-Brücke ein elektrischer Spannungsabfall über der Freilaufdiode des MOS FETs 1 vermieden. In analoger Weise steuert die erste Ansteuereinrichtung 10 mittels einer weiteren zweiten Ansteuereinrichtung 20 auch den zweiten Low-Side MOS FET 2 an. Im Ergebnis können auf diese Art und Weise Schaltverluste innerhalb der beiden Low-Side MOS FETs 1, 2 vorteilhaft reduziert sein.
-
Das Ansteuersignal der Low-Side MOS FETs 1, 2 wird jeweils einer zugeordneten zweiten Ansteuereinrichtung 20 zugeführt, die jeweils ein Ansteuersignal für einen High-Side MOS FET 3, 4 bereitstellt. Dabei werden das Ansteuersignal des ersten Low-Side MOS FETS 1 für den diagonal angeordneten zweiten High-Side MOS FET 4 bereitgestellt und das Ansteuersignal des zweiten Low-Side MOS FETs 2 für den diagonal angeordneten ersten High-Side MOS FET 3 bereitgestellt.
-
3 zeigt ein Übersichtsschaltbild der zweiten Ansteuereinrichtung 20, die beispielsweise eine Funktionalität eines ICs vom Typ Fairchild FAN73611 realisieren kann. Jede der beiden zweiten Ansteuereinrichtungen 20 weist jeweils eine Eingangsschaltung 21 und eine Ausgangsschaltung 22 auf, die schaltungstechnisch über zwei MOS FETs miteinander verbunden sind. Die beiden MOS FETs sind für die volle Ausgangsgleichspannung in der Höhe von ca. 20 V bis ca. 80 V ausgelegt. Im Folgenden wird die Funktionsweise der zweiten Ansteuereinrichtung 20 zur Ansteuerung des zweiten High-Side MOS FETs 4 erläutert, wobei die Funktionsweise der weiteren zweiten Ansteuereinrichtung 20 zur Ansteuerung des ersten High-Side MOS FETs 3 identisch ist.
-
An einem Eingang 23 der zweiten Ansteuereinrichtung 20 wird eine elektrische Versorgungsspannung angelegt, ein weiterer Eingang 25 wird auf Massepotential GND gelegt. An einem Eingang 24 wird das Steuersignal des ersten Low-Side MOS FETs 1 angelegt, das mittels der am Eingang der Ausgangsschaltung 22 der zweiten Ansteuereinrichtung 20 angeordneten MOS FETs benutzt wird, um ein RS-Flip-Flop 29 im Takt des Steuersignals des ersten Low-Side MOS FETs 1 zu setzen und rückzusetzen. Im Ergebnis wird dadurch an einem Ausgang 27 ein Steuersignal für das Gate des zweiten High-Side MOS FETS 4 bereitgestellt. Ein Ausgang 26 wird dazu benutzt, um eine elektrische Bootstrap-Spannung bereitzustellen, die für eine definierte Zeit eine elektrische Versorgung der Ausgangsschaltung 22 der zweiten Ansteuereinrichtung 20 aus einem Bootstrap-Kondensator 30 übernehmen kann.
-
4 zeigt die zweite Ansteuereinrichtung 20 mit externer Beschaltung, wobei der zweite High-Side MOS FET 4 über eine Diode auf GND verschaltet ist, wobei die Diode die Freilaufdiode des zweiten Low-Side MOS FETs 2 repräsentieren soll. Mittels des am Eingang 24 angelegten Ansteuersignals für den ersten Low-Side MOS FET 1 wird eine synchrone Ansteuerung des ersten Low-Side MOS FETs 1 und des zweiten High-Side MOS FETs 4 erreicht.
-
In analoger Weise (nicht dargestellt) wird mit der weiteren zweiten Ansteuereinrichtung 20 der erste High-Side MOS FET 3 angesteuert, wobei in diesem Fall ein Ansteuersignal des zweiten Low-Side MOS FETs 2 an den Eingang 24 der zweiten Ansteuereinrichtung 20 angelegt wird.
-
Der Bootstrap-Kondensator 30 wird über einen Bootstrap-Widerstand 32 und eine Bootstrap-Diode 31 regelmäßig nachgeladen, um auf diese Weise eine elektrische Versorgungsspannung für die Ausgangsschaltung 22 der zweiten Ansteuereinrichtung 20 bereitzustellen. Der Bootstrap-Kondensator 30 wird dabei jeweils dann nachgeladen, wenn der Source Anschluss des zweiten High-Side MOS FETs 4 vom zweiten Low-Side MOS FET 2 nach Massepotential GND gezogen wird. Wenn der Bootstrap-Kondensator 30 eine definierte Zeit nicht nachgeladen wurde, wird der zweite High-Side MOS FET 4 abgeschaltet.
-
In einer nicht dargestellten Variante ist auch denkbar, dass die Bootstrap-Diode 31 und der Bootstrap-Widerstand 32 in der zweiten Ansteuereinrichtung 20 integriert sind.
-
5 zeigt ein prinzipielles Ablaufdiagramm einer Ausführungsform des erfindungsgemäßen Verfahrens.
-
In einem ersten Schritt 200 wird ein Anschließen der gleichzurichtenden Wechselspannung an einem Verbindungspunkt eines ersten Low Side MOS FETs mit einem ersten High-Side MOS FET und an einem Verbindungspunkt eines zweiten Low-Side MOS FETs mit einem zweiten High-Side MOS FET 4 durchgeführt.
-
In einem zweiten Schritt 210 wird ein Bereitstellen von Ansteuersignalen für die beiden Low-Side MOS FETs 1, 2 mittels einer ersten Ansteuereinrichtung 10 durchgeführt, wobei mittels jeweils einer zweiten Ansteuereinrichtung aus einem Ansteuersignal eines Low-Side MOS FETs 1, 2 ein Ansteuersignal eines zum jeweiligen Low-Side MOS FET (1, 2) diagonal angeordneten High-Side MOS FETs 3, 4 abgeleitet wird.
-
In einem dritten Schritt 220 wird ein Abgreifen einer gleichgerichteten Wechselspannung DC an einem Verbindungspunkt zwischen dem ersten High-Side MOS FET 3 und dem zweiten High-Side MOS FET 4 und einem Verbindungspunkt zwischen dem ersten Low-Side MOS FET 1 und dem zweiten Low-Side MOS FET 2 durchgeführt.
-
Vorteilhaft können auf diese Weise Funktionalitäten von an sich bekannten ICs in einer Schaltung, vorzugsweise einer integrierten Schaltung, alternativ aber auch in einer diskreten Schaltung realisiert werden, wobei die erste Ansteuereinrichtung 10 eine Art Master darstellt, der mit Slaves in Form der zweiten Ansteuereinrichtungen 20 zusammenwirkt.
-
Zusammenfassend werden mit der vorliegenden Erfindung eine Vorrichtung und ein Verfahren zum Betreiben einer synchronen Gleichrichterbrücke vorgeschlagen, mit denen ein Betrieb der Gleichrichterbrücke ausschließlich mit n-Kanal MOS FETs möglich ist. Realisiert wird dabei eine stromsynchrone Gate-Ansteuerung der jeweils leitenden n-Kanal MOS FETs. Erreicht wird dies dadurch, dass für die beiden Low-Side MOS FETS eine erste Ansteuereinrichtung verwendet wird, wobei daraus die beiden stromsynchronen Signale für die beiden entsprechenden High-Side MOS FETs abgeleitet werden. Dadurch können kostengünstige n-Kanal MOS FETs eingesetzt werden. Ein elektrischer Spannungspegel der Vorrichtung kann vorteilhaft auf mehrere 10 V ausgelegt sein, eine Frequenz der gleichzurichtenden Wechselspannung kann mehrere 100 kHz betragen.
-
Gegenüber herkömmlichen p-Kanal MOS FETs, die eine geringere Beweglichkeit von Ladungsträgern aufweisen und für einen gleichen minimalen Durchgangswiderstand RDS(on) eine mehrfache Siliziumfläche benötigen als n-Kanal MOS FETS, ist auf diese Weise eine kostengünstige synchrone Gleichrichterbrücke realisierbar.
-
Vorteilhaft kann das Verfahren als eine Software implementiert werden, die über ein Steuergerät (nicht dargestellt) die Ansteuerung der Vorrichtung 100 übernimmt.
-
Vorteilhaft kann die erfindungsgemäße Vorrichtung für verlustarme Gleichrichter, z.B. beim kabellosen Laden (engl. Wireless Charging) verwendet werden.
-
Obwohl die Erfindung vorgehend anhand von konkreten Anwendungsbeispielen beschrieben worden ist, kann der Fachmann vorgehend auch nicht oder nur teilweise offenbarte Ausführungsformen realisieren, ohne vom Kern der Erfindung abzuweichen.
