DE102014200465A1

DE102014200465A1 - Vorrichtung und Verfahren zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße

Info

Publication number: DE102014200465A1
Application number: DE102014200465.9A
Authority: DE
Inventors: Alexander Uhl
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 2014-01-14
Filing date: 2014-01-14
Publication date: 2015-07-16
Also published as: US9594728B2; US20150199303A1

Abstract

Die Erfindung betrifft eine Vorrichtung (100) zur Bestimmung eines Schätzwertes (s) des Logarithmus einer Eingangsgröße, wobei die Vorrichtung (100) eine Approximationseinheit (120) aufweist, die ausgebildet ist, um aus der Eingangsgröße (x) unter Verwendung einer Approximation eine erste Größe (k) zu bestimmen, dem ganzzahligen Anteil des Logarithmuswertes der Eingangsgröße (x) entspricht, wobei die Approximationseinheit (120) ferner ausgebildet ist, um eine zweite Größe (f) zu bestimmen, die einem Schätzwert eines nicht-ganzzahligen Anteils des Logarithmuswertes der Eingangsgröße (x) entspricht. Ferner umfasst die Vorrichtung (100) eine Bestimmungseinheit (125) zur Bestimmung einer Korrekturgröße (c1) unter Verwendung der zweiten Größe (f) und eine Ermittlungseinheit (170) zur Ermittlung des Schätzwertes (s) des Logarithmus der Eingangsgröße (x) durch Verknüpfung der ersten Größe (k) mit der zweiten Größe (f) und der Korrekturgröße (c1).

Description

Stand der Technik
Die vorliegende Erfindung bezieht sich auf eine Vorrichtung zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße, auf ein entsprechendes Verfahren sowie auf ein entsprechendes Computerprogrammprodukt.
Die Berechnung der Logarithmusfunktion ist seit etwa 1990 in vielen Fließkommaprozessoren als eingebaute Hardwarefunktion verfügbar, und wird in der Regel durch einen integrierten Gleitkomma-Coprozessor erledigt. Alternativ erfolgt die Logarithmenberechnung durch Software (sogenannte Gleitkomma-Emulation), was naturgemäß deutlich langsamer geschieht. In der Regel werden hier iterative Verfahren benutzt, welche mehrere Takte zur Berechnung des Logarithmus benötigen.
In Festkommaarithmetik existieren ebenfalls Verfahren, welche den Logarithmus in mehreren Takten berechnen oder aber den Logarithmus in einem Takt berechnen. Verfahren, welche den Logarithmus in einem Takt berechnen haben meist eine festgelegte Genauigkeit der Berechnung und lassen sich nicht auf beliebige Genauigkeit anpassen.
Die wissenschaftliche Veröffentlichung Mitchell, J. N., „Computer Multiplication and Division Using Binary Logarithms", IRE Transactions an Electronic Computers, 1962, EC-11, 517 beschreibt in diesem Zusammenhang einen Algorithmus zur elektronischen Berechnung von Logarithmen in elektronischen Schaltwerken.
Offenbarung der Erfindung
Vor diesem Hintergrund wird mit dem hier vorgestellten Ansatz eine Vorrichtung zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße, weiterhin ein entsprechendes Verfahren sowie schließlich ein entsprechendes Computerprogrammprodukt gemäß den Hauptansprüchen vorgestellt. Vorteilhafte Ausgestaltungen ergeben sich aus den jeweiligen Unteransprüchen und der nachfolgenden Beschreibung.
Der hier vorgestellte Ansatz schafft eine Vorrichtung zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße, wobei die Vorrichtung die folgenden Merkmale aufweist:

– eine Approximationseinheit, die ausgebildet ist, um aus der Eingangsgröße eine erste Größe zu bestimmen, die dem ganzzahligen Anteil des Logarithmuswertes der Eingangsgröße entspricht, wobei die Approximationseinheit ferner ausgebildet ist, um eine zweite Größe zu bestimmen, die einem Schätzwert eines nicht-ganzzahligen Anteils des Logarithmuswertes der Eingangsgröße entspricht;
– eine Bestimmungseinheit zur Bestimmung einer Korrekturgröße unter Verwendung der zweiten Größe; und
– eine Ermittlungseinheit zur Ermittlung des Schätzwertes des Logarithmus der Eingangsgröße durch Verknüpfung der ersten Größe mit der zweiten Größe und der Korrekturgröße.

Unter einer Vorrichtung kann vorliegend ein elektrisches Gerät verstanden werden, das Sensor- oder Datensignale verarbeitet und in Abhängigkeit davon Steuer- und/oder Datensignale ausgibt. Die Vorrichtung kann eine Schnittstelle aufweisen, die hard- und/oder softwaremäßig ausgebildet sein kann. Bei einer hardwaremäßigen Ausbildung können die Schnittstellen beispielsweise Teil eines sogenannten System-ASICs sein, der verschiedenste Funktionen der Vorrichtung beinhaltet. Es ist jedoch auch möglich, dass die Schnittstellen eigene, integrierte Schaltkreise sind oder zumindest teilweise aus diskreten Bauelementen bestehen. Bei einer softwaremäßigen Ausbildung können die Schnittstellen Softwaremodule sein, die beispielsweise auf einem Mikrocontroller neben anderen Softwaremodulen vorhanden sind.
Unter einer Approximationseinheit kann eine Einheit oder Schaltung verstanden werden, die in der Lage ist, eine erste und eine zweite Größe zu bestimmen, deren Verknüpfung den Logarithmus der Eingangsgröße approximiert. Insofern bietet die Approximationseinheit eine Möglichkeit, aus der ersten und zweiten Größe einen Näherungswert für den Logarithmus der Eingangsgröße zu bilden. Die erste Größe kann dabei derart festgelegt werden, dass sie bei Verwendung als ganzzahliger Exponent einer Basiszahl die nächstgelegene Potenz darstellt, die kleiner als die Eingangsgröße ist. Die zweite Größe kann dabei derart festgelegt werden, dass das Produkt aus dieser nächstgelegenen Potenz, die kleiner als die Eingangsgröße ist, und der Summe der Zahl 1 mit der zweiten Größe die Eingangsgröße ergibt. Unter einer Korrekturgröße kann ein Wert einer Variable verstanden werden, der zur Ermittlung eines genaueren Schätzwerts des Logarithmus der Eingangsgröße verwendet werden kann, als der Schätzwert des Logarithmus der Eingangsgröße, der sich durch die Verknüpfung der von der Approximationseinheit bereitgestellten ersten und zweiten Größe bestimmen lässt. Unter einer Verknüpfung der ersten Größe mit der zweiten Größe und der Korrekturgröße kann eine algebraische Verknüpfung, insbesondere eine Addition, der genannten Größen verstanden werden.
Der hier vorgeschlagene Ansatz basiert auf der Erkenntnis, dass zur Verbesserung bzw. Erhöhung der Genauigkeit des Schätzwerts des Logarithmus der Eingangsgröße eine Verknüpfung der ersten und zweiten Größe mit einer Korrekturgröße möglich ist, die auf der zweiten Größe basiert. Da insbesondere die zweite Größe bereits einen Schätzwert eines Anteils des Logarithmuswertes der Eingangsgröße repräsentiert bzw. abbildet, lässt sich durch die Weiterverwendung der zweiten Größe zur Bestimmung der Korrekturgröße ein Schätzfehler des Logarithmus der Eingangsgröße in der Approximationseinheit reduzieren.
Der hier vorgeschlagene Ansatz bietet den Vorteil, dass bereits ein zur Verfügung stehender Ansatz zur Bestimmung des Schätzwertes des Logarithmus der Eingangsgröße weiterverwendet werden kann, das Ergebnis des Schätzwertes des Logarithmus der Eingangsgröße jedoch durch technisch einfach umzusetzende Maßnahmen deutlich verbessert werden kann. Die zur Implementierung des hier vorgeschlagenen Ansatzes erforderliche Struktur der Vorrichtung zur Bestimmung des Schätzwertes des Logarithmus einer Eingangsgröße lässt sich somit schaltungstechnisch oder numerisch realisieren, um mit einer sehr kurzen Verarbeitungszeit einen sehr genauen Schätzwert des Logarithmus der Eingangsgröße zu erhalten.
Besonders vorteilhaft ist eine Ausführungsform der vorliegenden Erfindung, bei der die Approximationseinheit ausgebildet ist, um die erste Größe unter Verwendung einer Mitchell-Approximation zu bestimmen und/oder um die erste Größe unter Verwendung des Wertes zwei als Basiszahl zu bestimmen und/oder wobei die Approximationseinheit ausgebildet ist, um als zweite Größe einen Wert im Intervall von null bis eins zu bestimmen. Eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer technisch ausgereiften Lösung zur Bestimmung eines Grobschätzwerts für den Logarithmus der Eingangsgröße aus den von der Approximationseinheit gelieferten Größen und/oder einer technisch sehr einfachen Umsetzung zur Bestimmung der ersten und zweiten Größe, insbesondere wenn eine Hardwarestruktur zur Bestimmung der ersten und/oder zweiten Größe verwendet wird.
Günstig ist ferner eine Ausführungsform der vorliegenden Erfindung, bei der die Bestimmungseinheit ausgebildet ist, um die Korrekturgröße unter Verwendung einer Multiplikation einer Konstanten mit einem von der zweiten Größe abhängigen Faktor zu bestimmen, insbesondere die Bestimmungseinheit ausgebildet ist, um den Faktor unter Verwendung eines Multiplexer und/oder eines Inverters zu bestimmen. Eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer technisch sehr einfachen Möglichkeit zur Implementierung des hier vorgeschlagenen Ansatzes, wobei dennoch eine signifikante Verbesserung des Schätzwerts des Logarithmus der Eingangsgröße gegenüber herkömmlichen Ansätzen möglich wird.
Insbesondere wenn eine Umsetzung des hier vorgeschlagenen Ansatzes in einer Hardwarestruktur angestrebt wird, ist eine Ausführungsform der vorliegenden Erfindung sehr vorteilhaft, bei der die Bestimmungseinheit ausgebildet ist, um die Korrekturgröße unter Verwendung von Shift-and-Add-Operationen zu ermitteln.
Auch kann gemäß einer weiteren Ausführungsform der vorliegenden Erfindung die Bestimmungseinheit ausgebildet sein, um die Korrekturgröße unter Verwendung einer Stelle und/oder eines Bits der zweiten Größe zu bestimmen, insbesondere wobei die Stelle oder das Bit der zweiten Größe die höchstwertige Stelle oder das höchstwertige Bit der zweiten Größe darstellt. Auch eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer technisch sehr einfachen Umsetzung des hier vorgeschlagenen Ansatzes. Zugleich bietet diese Ausführungsform der vorliegenden Erfindung den weiteren Vorteil, dass die Korrekturgröße in einer sehr kurzen Verarbeitungszeit und somit sehr schnell bereitgestellt werden kann, wodurch sich die Ausführungszeit zur Bestimmung des Schätzwertes des Logarithmus der Eingangsgröße sehr kurz halten lässt.
Besonders schnell lässt sich der Schätzwert des Logarithmus der Eingangsgröße auch dann bestimmen, wenn gemäß einer anderen Ausführungsform der vorliegenden Erfindung die Bestimmungseinheit ausgebildet ist, um einen von der zweiten Größe abhängigen ersten Term als Korrekturwert zu bestimmen, wenn die zweite Größe kleiner als ein Schwellwert ist und um einen von der zweiten Größe abhängigen zweiten Term als Korrekturwert zu bestimmen, wenn die zweite Größe größer als ein Schwellwert ist. Insbesondere fällt hier die Verwendung der Schwellwertentscheidung mit einer sehr kurzen Verarbeitungszeit besonders vorteilhaft auf.
Weiterhin kann gemäß einer Ausführungsform der vorliegenden Erfindung die Bestimmungseinheit ferner ausgebildet sein, um zumindest eine zweite Korrekturgröße bereitzustellen, die von der zweiten Größe abhängig ist, wobei die Ermittlungseinheit ausgebildet ist, um den Schätzwert des Logarithmus der Eingangsgröße durch Verknüpfung der ersten Größe mit der zweiten Größe und der Korrekturgröße und/oder der zweite Korrekturgröße zu ermitteln. Eine solche Ausführungsform der vorliegenden Erfindung bietet den zusätzlichen Vorteil, auch Schätzfehler weiter reduzieren zu können, die bei der Berücksichtigung der (ersten) Korrekturgröße noch bestehen bleiben.
Ferner ist eine Ausführungsform der vorliegenden Erfindung denkbar, bei der die Bestimmungseinheit ausgebildet ist, um die zweite Korrekturgröße als Verknüpfung eines von der zweiten Größe abhängigen Faktors und zumindest einer zweiten Konstante zu bestimmen, insbesondere um die zweite Korrekturgröße ferner in Abhängigkeit von einer dritten Konstante zu bestimmen. Insbesondere durch die Verwendung zumindest der zweiten Konstanten mit einem von der zweiten Größe abhängigen Faktor lässt sich eine technisch sehr einfache und zugleich schnell auszuführende Möglichkeit zur Bestimmung der zweiten Korrekturgröße realisieren.
Auch kann gemäß einer Ausführungsform der vorliegenden Erfindung die Bestimmungseinheit ausgebildet sein, um die zweite Korrekturgröße zumindest in Abhängigkeit von einer Stelle zweithöchster Wertigkeit und/oder einem Bit zweithöchster Wertigkeit der zweiten Größe zu bestimmen. Eine solche Ausführungsform der vorliegenden Erfindung bietet den Vorteil einer technisch sehr einfach umzusetzende und zugleich sehr schnell auszuführenden Möglichkeit zur Bestimmung der zweiten Korrekturgröße.
Wie zuvor bereits ausgeführt, kann die Verwendung einer Schwellwertentscheidung eine einfach zu implementierende und zugleich schnell auszuführende Struktur zur Ermittlung der Korrekturgröße sein, wobei sich diese bzw. eine analoge Struktur ebenfalls für eine vorteilhafte Ermittlung der zweiten Korrekturgröße nutzen lässt. Insofern ist eine Ausführungsform der vorliegenden Erfindung besonders vorteilhaft, bei der die Bestimmungseinheit ausgebildet ist, um die zweite Korrekturgröße in Abhängigkeit der zweiten Größe und zumindest einer zweiten Schwellwertentscheidung zu bestimmen.
Besonders vorteilhaft ist der Einsatz einer Ausführungsform der Erfindung zur Plausibilisierung der Ergebnisse von digitalen Multiplizierern. Hierzu wird mittels der Erfindung ein Schätzwert jeweils für die beiden Operanden der Multiplikation und das Ergebnis der Multiplikation berechnet. Die Summe der Schätzwerte der Logarithmen der beiden Operanden muss in etwa dem Schätzwert des Logarithmus des Ergebnisses der Multiplikation entsprechen. Die Differenz zwischen der Addition der Schätzwerte der Logarithmen der beiden Operanden und dem Schätzwert des Logarithmus des Ergebnisses der Multiplikation stellt somit ein Fehlersignal dar, welches einen Wert von ca. null aufweist, für den Fall, dass der Multiplizierer korrekt arbeitet. Durch Vergleich des Fehlersignals mit einer oberen und einer unteren Grenze kann man z. B. garantieren, dass das Multiplikationsergebnis auf +/–5% korrekt ist. Abhängig von diesem Fehlersignal kann eine Signalverarbeitungseinrichtung, welche einen Multiplizierer einsetzt bei Vorliegen eines Fehlers in einen sicheren Zustand versetzt werden oder z. B. ein Reset ausgeführt werden oder die Multiplikation wiederholt werden.
Nachgeschalteten Verarbeitungseinheiten kann das Fehlersignal korrektes Verhalten des Multiplizierers signalisieren. Analog kann eine Ausführungsform der Erfindung zur Absicherung von Dividieren benutzt werden.
Auch wird mit dem hier vorgestellten Ansatz eine Signalverarbeitungsvorrichtung mit folgenden Merkmalen vorgestellt:

– eine Einleseschnittstelle zum Einlesen eines Signals, das eine physikalische Größe repräsentiert;
– einer Vorrichtung gemäß einer hier vorgestellten Variante, welche ausgebildet ist, um die physikalische Größe oder einen von der physikalischen Größe abgeleiteten Wert als Eingangsgröße zu verarbeiten; und
– eine Steuer- und/oder Signalisierungseinheit, die ausgebildet ist, um ein Steuersignal und/oder ein Datensignal unter Verwendung des Schätzwertes bereitzustellen.

Die Einleseschnittstelle kann hierbei das die physikalische Größe repräsentierende Signal von einem Sensor einlesen. Unter einer physikalischen Größe kann vorliegend eine gemessene Spannung, ein gemessener Strom, ein gemessener Druck, eine gemessene Beschleunigung oder eine andere Größe verstanden werden, die mittels eines Sensors erfassbar ist und in einem entsprechenden Signal abgebildet ist. Auch kann in einer Ausführungsform der hier vorgestellten Vorrichtung der Sensor selbst Teil der Signalverarbeitungsvorrichtung sein. Denkbar ist beispielsweise ein Einsatz von einer Ausführungsform der vorliegenden Erfindung in Mikroprozessoren, die im logarithmischen Bereich rechnen (z. B. European Logarithmic Microprocessor). Auch kann eine Ausführungsform der vorliegenden Erfindung einen Einsatz zur Filterberechnung, im speziellen z. B. zur Betragsberechnung von Vektoren finden. Solche beispielhaften Ausführungsformen der vorliegenden Erfindung bieten ebenfalls den Vorteil, dass eine Signal- und/oder Datenverarbeitung auf der Basis der physikalischen Größe schnell, schaltungstechnisch und/oder numerisch einfach und zugleich kostengünstig ausgeführt werden kann.
Auch schafft der hier vorgestellte Ansatz ein Verfahren zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße, wobei das Verfahren die folgenden Schritte aufweist:

– Approximieren einer ersten Größe aus der Eingangsgröße, wobei die erste Größe dem ganzzahligen Anteil des Logarithmuswertes der Eingangsgröße entspricht, wobei ausgebildet eine zweite Größe approximiert wird, die einem Schätzwert eines nicht-ganzzahligen Anteils des Logarithmuswertes der Eingangsgröße entspricht;
– Bestimmen einer Korrekturgröße unter Verwendung der zweiten Größe; und
– Ermitteln des Schätzwertes des Logarithmus der Eingangsgröße durch Verknüpfung der ersten Größe mit der zweiten Größe und der Korrekturgröße.

Auch durch ein solches Verfahren lässt sich der hier vorgestellte Ansatz technisch einfach und schnell ausführbar implementieren.
Die zuvor vorgestellten Varianten der Vorrichtung zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße können somit als Varianten einer Vorrichtung verstanden werden, die ausgebildet ist, um die Schritte einer Variante eines hier vorgestellten Verfahrens in entsprechenden Einrichtungen durchzuführen bzw. umzusetzen. Auch durch diese Ausführungsvariante der Erfindung in Form einer Vorrichtung kann die der Erfindung zugrunde liegende Aufgabe schnell und effizient gelöst werden.
Von Vorteil ist auch ein Computerprogrammprodukt mit Programmcode, der auf einem maschinenlesbaren Träger wie einem Halbleiterspeicher, einem Festplattenspeicher oder einem optischen Speicher gespeichert sein kann und zur Durchführung des Verfahrens nach einer der vorstehend beschriebenen Ausführungsformen verwendet wird, wenn das Programmprodukt auf einem Computer oder einer Vorrichtung ausgeführt wird.
Der hier vorgestellte Ansatz wird nachstehend anhand der beigefügten Zeichnungen beispielhaft näher erläutert. Es zeigen:
1 ein Diagramm eines Vergleichs zwischen der Mitchell-Approximation der Eingangsgröße und dem exakten Berechnungswert des ld(x);
2 ein Diagramm einer idealen Korrekturfunktion, die einen Fehler zwischen der Mitchell-Approximation der Eingangsgröße und dem exakten Berechnungswert des ld(x) korrigiert, wobei diese Korrekturfunktion durch Geraden angenähert werden kann;
3 ein Diagramm, das einen Vergleich zwischen der exakten Berechnung des ld(x) und der Approximation erster Ordnung wiedergibt;
4 ein Schaltbild eines Ausführungsbeispiels einer Vorrichtung zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße;
5 ein Diagramm, welches einen Verlauf einer idealen Korrekturfunktion zur Approximation zweiter Ordnung wiedergibt; wobei diese Korrekturfunktion durch Geraden angenähert werden kann;
6 ein Schaltbild eines weiteren Ausführungsbeispiels einer Vorrichtung zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße; und
7 ein Ablaufdiagramm eines Ausführungsbeispiels der vorliegenden Erfindung als Verfahren.
In der nachfolgenden Beschreibung günstiger Ausführungsbeispiele der vorliegenden Erfindung werden für die in den verschiedenen Figuren dargestellten und ähnlich wirkenden Elemente gleiche oder ähnliche Bezugszeichen verwendet, wobei auf eine wiederholte Beschreibung dieser Elemente verzichtet wird.
Ein einfaches Verfahren zum Berechnen von Logarithmen zur Basis 2 (Logarithmus Dualis) ist die vorstehend genannte sogenannte Mitchell-Approximation, sie ist im Folgenden beschrieben, da sie einen Ausgangspunkt eines Ausführungsbeispiels der Erfindung bildet.
Im Folgenden wird davon ausgegangen, dass der Eingangswert x (auch als Eingangsgröße x bezeichnet) eine reelle Zahl ist und die Bedingung x > 0 erfüllt, d. h. für die Definitionsmenge D gilt:
Die Idee der Mitchell-Approximation besteht nun darin, die Zahl x als Produkt zweier Faktoren darzustellen. Der erste Faktor ist die nächstgelegene 2er-Potenz, welche kleiner oder gleich x ist, der zweite Faktor ist folglich eine Zahl im rechts offenen Intervall [1, 2). Es gilt somit:
Der Logarithmus Dualis (ld) dieser Darstellung mit zwei Faktoren lässt sich folgendermaßen berechnen: ld(x) = ld(2^k·(1 + f)) = ld(2^k) + ld(1 + f) = k + ld(1 + f) (3)
Die Mitchell-Approximation sieht nun vor, den ld für den Term (1 + f) folgendermaßen zu berechnen: ld(x_norm) = ld(1 + f) ≈ f (4)
Damit ist es möglich den ld(x) approximativ zu berechnen: ld(x) ≈ k + f (5)
In Formel (5) bildet k den ganzzahligen Integer-Anteil des ld(x) und f bildet den nicht ganzzahligen Fractional-Anteil des ld(x).
Zur Umsetzung der oben dargestellten Berechnung in digitale Hardware lässt sich eine Schaltung einsetzen, welche den Eingangswert x so normiert, dass das Ergebnis x_norm im rechts offenen Intervall [1, 2) liegt. Hierzu wird der Eingangswert x solange durch 2 geteilt, bis das Ergebnis ein Wert im Intervall [1, 2) ist. Die Anzahl der hierzu nötigen Divisionen entspricht dem gesuchten Wert k aus Gleichung (5).
Divisionen durch 2 lassen sich leicht durch Rechts-Schiebe-Operationen des Datenworts realisieren. Eine digitale Schaltung, welche die Mitchell-Approximation zur ld(x)-Berechnung einsetzt muss folglich folgende Schritte durchführen:

1.) Normierung durchführen (k nach Gleichung (2) bestimmen)
2.) ld des normierten Wortes x_norm, nach Gleichung (4) bestimmen
3.) beide Werte addieren (siehe Gleichung (5))

Es gibt effiziente digitale, kombinatorische Schaltungen, welche die Mitchell-Approximation zur ld-Berechnung einsetzen.
1 zeigt ein Diagramm eines Vergleichs zwischen der Mitchell-Approximation der Eingangsgröße x (in der weiteren Darstellung mit m(x) bezeichnet) und dem exakten Berechnungswert des ld(x). Dabei ist in dem Diagramm aus 1 auf der Abszisse die Eingangsgröße x im Intervall von 1 bis 2 dargestellt und auf der Ordinate der exakt berechnete ld(x) sowie der Wert der Mitchell-Approximation m(x). In der 1 ist hierbei der exakte Berechnungswert des ld(x) in gestrichelter Linie wiedergegeben und der Wert der Mitchell-Approximation der Eingangsgröße x in durchgezogener Linie wiedergegeben.
Von dieser Basis ausgehend wird mit dem weiterhin in unterschiedlichen Ausführungsbeispielen vorgestellten Ansatz eine Möglichkeit zur Bereitstellung eines Verfahrens und einer Schaltung zur schnellen und einfachen Berechnung von Funktionswerten der Logarithmusfunktion zur Basis 2 (Logarithmus Dualis) in wenigen Takten bzw. einem Takt vorgestellt.
Logarithmen zu anderen Basen b (z. B. zur Basis b = e oder zur Basis b = 10) lassen sich damit ebenfalls realisieren, da sie sich laut der Gleichung (6) vom ld(x) nur durch einen konstanten Faktor unterscheiden. log_b(x) = 1 / ld(b)·ld(x) (6)
Insofern soll mit dem hier vorgestellten Ansatz ein Verfahren und eine Schaltung zur optimierten Berechnung eines (beliebigen) Logarithmus (einer Eingangsgröße) vorgeschlagen werden.
Der Vorteil des hier vorgeschlagenen Ansatzes besteht in der einfachen Umsetzbarkeit beispielsweise in digitale Hardware und/oder der Möglichkeit die Genauigkeit der Berechnung den Anforderungen der Anwendung anzupassen und dabei gleichzeitig das Ergebnis in wenigen Takten bzw. einem Takt zu berechnen. Andere Methoden bieten zwar die Möglichkeit, die Genauigkeit den Anforderungen anzupassen, berechnen den Logarithmus Dualis aber nicht einer geringen Taktanzahl bzw. in einem Takt. Ein Beispiel hierfür ist der BKM-Algorithmus.
Methoden, welche dagegen den Logarithmus Dualis in wenigen Takten bzw. in einem Takt berechnen, bieten meist keine Möglichkeit die Genauigkeit beliebig zu erhöhen.
Da die Mitchell-Approximation ein sehr ungenaues Näherungsverfahren zur Berechnung des ld(x) ist, werden beim Einsatz dieses Näherungsverfahren dementsprechend große Fehler gemacht.
Eine Idee des hier vorgestellten Ansatzes kann darin gesehen werden, den Fehler der Mitchell-Approximation durch Addition zumindest eines weiteren Korrekturterms in spezieller Art und Weise zu kompensieren.
Die ideale Korrekturfunktion c1_ideal(x) ist in einem Diagramm in 2 dargestellt. Dabei ist (entsprechend dem Diagramm aus 1) auf der Abszisse wiederum die Eingangsgröße x im Intervall von 1 bis 2 dargestellt. In der 2 ist dabei die ideale Korrekturfunktion c1_ideal(x) (als durchgezogene Linie) und die zwei Geraden c1_a(x) (als gestrich-punktete Linie) und c1_b(x) (als gestrichelte Linie) dargestellt.
Werden die Funktionswerte dieser Funktion c1_ideal(x) zu denen der Mitchell-Approximation m(x) addiert, so stellt das Ergebnis die exakte Berechnung des ld(x) dar, wie in Formel (7) dargestellt. ld(x) = m(x) + c1_ideal(x) (7)
Um nun diese ideale Korrekturfunktion c1_ideal(x) möglichst einfach zu approximieren, wird diese beispielsweise durch zwei Geraden angenähert (im Folgenden wird dieses Vorgehen als Approximation 1. Ordnung bezeichnet). Die zwei Geraden gehen durch je eine der beiden Nullstellen der idealen Korrekturfunktion c1_ideal(x) und schneiden sich in einem Punkt auf c1_ideal(x). Die x-Koordinate des Schnittpunkts wird in der Mitte der beiden Nullstellen gewählt (also bei x = 1.5). Die y-Koordinate des Schnittpunkts ist der Funktionswert von c1_ideal(x) an dieser Stelle (also c1_ideal(1.5)). Für x im Intervall [1,0, 1,5) wird die Gerade c1_a(x) somit durch den Punkt (1, 0) und den Punkt (1,50, c1_ideal(1.5)) bestimmt. Für x im Intervall [1.5, 2.0) wird die Gerade c1_b(x) somit durch den Punkt (1.50, c1_ideal(1.5)) und den Punkt (2, 0) bestimmt. Der Absolutbetrag der Steigungen der beiden Geraden ist damit identisch. Es ergeben sich für die zwei Bereiche die folgenden zwei Korrekturterme: c1_a(x) = 2·c1_ideal(1.5)·(x – 1) = k1·(x – 1) für x ∊ [1.0, 1.5) c1_b(x) = 2·c1_ideal(1.5)·(2 – x) = k1·(2 – x) für x ∊ [1.5, 2.0) (8)
Die Approximation 1. Ordnung für den ld(x) lautet somit: ld(x) ≈ m(x) + c1_a(x) für x ∊ [1.0, 1.5) ld(x) ≈ m(x) + c1_b(x) für x ∊ [1.5, 2.0) (9)
3 zeigt ein Diagramm, welches (mit einer Achsenbezeichnung entsprechend den 1 oder 2) einen Vergleich zwischen der exakten Berechnung des ld(x) (durchgezogene Linie) und der Approximation erster Ordnung (gestrich-punktete Linie) wiedergibt.
Die Approximation erster Ordnung ist somit wesentlich genauer als die Mitchell-Approximation. Sie ist allerdings nicht exakt.
4 zeigt ein Schaltbild eines Ausführungsbeispiels einer Vorrichtung 100 zur Bestimmung eines Schätzwertes s des Logarithmus einer Eingangsgröße x, wobei diese Vorrichtung 100 als Anordnung zur Berechnung der Approximation erster Ordnung zu verstehen ist. Hierdurch lässt sich die Formel (9) beispielsweise in Hardware implementieren.
Die Vorrichtung 100 umfasst ein Register 110, das den Wert x (d. h. die Eingangsgröße) von welchem der Logarithmus (ld) bestimmt werden soll enthält. Für diesen Wert wird mittels der Approximationseinheit 120 beispielsweise die Mitchell-Approximation bestimmt. Dabei liefert die Approximationseinheit 120 als erste Größe den Wert k, der dem ganzzahligen Anteil des Logarithmuswertes der Eingangsgröße entspricht. Ferner liefert die Approximationseinheit 120 als zweite Größe den Wert f, der (entsprechend der vorstehenden Beschreibung) einem Schätzwert eines nicht-ganzzahligen Anteils des Logarithmuswertes der Eingangsgröße entspricht. Die erste Größe als Datenwort k umfasst die Bits, welche den Integer-Teil des ld repräsentieren. Die zweite Größe als Datenwort f umfasst die Bits, welche den Fractional-Teil des ld(x) bilden. k = [k_m–1 ... k₁k₀] = k_m–1·2^m–1 + ... + k₁·2¹ + k₀·2⁰ f = [k_–1 ... f_–(n–1)f_–n] = f_–1·2^–1 + ... + f_–(n–1)·2^–(n–1) + f_–n·2^–n (10)
Schaltungen zur Realisierung der Approximationseinheit 120, welche die Mitchell-Approximation berechnen, sind bekannt und können hier beispielsweise mit kombinatorischer Logik realisiert werden.
Weiterhin umfasst die Vorrichtung 100 eine Bestimmungseinheit 125 zur Bestimmung der Korrekturgröße c1. Diese Bestimmungseinheit 125 empfängt als zu verarbeitendes Signal die zweite Größe f und bestimmt unter Verwendung dieser zweiten Größe bzw. einzelnen Komponenten oder Symbolen aus der zweiten Größe die Korrekturgröße. Die Bestimmungseinheit 125 weist einen Inverter 130 und einen Multiplexer 140 auf, welche der Realisierung der Terme (x – 1) bzw. (2 – x) aus Gleichung (8) und der Auswahl des richtigen Terms je nach Wert von x dienen. Der Multiplexer 140 wird von Bit f_₁ (Wertigkeit 2^–1) des Datenworts f gesteuert. An einen ersten Eingang des Multiplexers 140 werden die Komponenten [f_₂ ... f_–n] der zweiten Größe angelegt, wogegen an den Eingang des Inverters 130 ebenfalls die Komponenten [f_₂ ... f_–n] der zweiten Größe angelegt werden. Der Ausgang des Inverters 130 wird mit dem zweiten Eingang des Multiplexers 140 verbunden. Da zwischen dem normierten Wort x_norm und dem Datenwort f der Zusammenhang x_norm = 1 + f besteht, genügt es für die Entscheidung, ob Gerade c1_a(x) oder c1_b(x) zur Kompensation genutzt werden sollte, das Bit f_₁ zu betrachten (siehe Formel (8)). f_–1 = 0 ⇒ c1_a(x) benutzen f_–1 = 1 ⇒ c1_b(x) benutzen (11)
Beide Funktionen c1_a(x) und c1_b(x) bestehen beispielsweise aus einer Multiplikation eines konstanten Werts k1 = 0.170 mit einem variablen Term (x – 1) bzw. (2 – x). Da der Faktor k1 konstant ist, lässt sich diese Multiplikation beispielsweise effizient mit einer Shift-and-Add-Struktur implementieren. Der Term (x – 1) in c1_a(x) lässt sich durch f ausdrücken: (x – 1) = f (12)
Für den Term (2 – x) in c1_b(x) gilt: (2 – x) = (2 – (1 + f)) = (1 – f) (13)
Für die Realisierung des Terms (1 – f) in Hardware lässt sich eine einfache, aber sehr genaue Näherung angeben. Dazu ist das Datenwort f in Formel (14) in Fixed-Point-Darstellung in 2er- Komplement dargestellt, der Integerteil ist mit Nullen erweitert. Der Punkt in Formel (14) markiert den Radix-Punkt (entsprechend einem Dezimal-Komma). f = [0 ... 00. f_–1 ... f_–(n–1)f_–n] = 0·(–2)^m–1 + 0·2^m–2 + ... + 0·2⁰ + f_–1·2^–1 + ... + f_–(n–1)·2^–(n–1) + f_–n·2^–n (14)
Eine Näherung für den Term (1-f) lässt sich durch Berechnung des Terms im 2er-Komplement angeben:
Näherungsweise lässt sich folglich der Term (1 – f) durch das Komplement des Datenworts f realisieren. Der Inverter 130 bildet deshalb das Komplement des Datenworts f. Abhängig vom Wert des Datenbits f_–1 wird also entweder das Datenwort f oder das Komplement f der Konstanten k1 durch einen Multiplizierer 150 multipliziert. Der Inverter 130, der Multiplexer 140, der Multiplizierer 150) und die Konstante k1 (die beispielsweise aus einem entsprechenden Register 160 entnommen wird) realisieren somit die Auswahl von c1_a(x) bzw. c1_b(x) und die Berechnung der Korrekturgröße c₁ (siehe Formel (16)). Für die Multiplikation mit der Konstanten k1 kann der Multiplizierer 150 vorteilhafterweise als Shift-and-Add-Struktur ausgebildet sein. f_–1 = 0 ⇒ Berechnung von c1_a(x) = k1·f f_–1 = 0 ⇒ Berechnung von c1_b(x) = k1·f (16)
Eine Ermittlungseinheit 170, die beispielsweise als Addierer ausgebildet sein kann, ermittelt oder bildet die Summe aus dem Datenwort k, dem Datenwort f und dem Ergebnis der Multiplikation c1 und ermittelt somit die Approximation erster Ordnung für den Logarithmus Dualis der Eingangsgröße x. Das Ergebnis ld(x), welches einen Schätz- oder Näherungswert s für den Logarithmuswert der Eingangsgröße darstellt, wird in einem Register 180 gespeichert und bei Bedarf an eine weitere Verarbeitungseinheit ausgegeben, die in der 4 nicht dargestellt ist.
Sollte für die Anwendung eine größere Genauigkeit benötigt werden, so lässt sich das Verfahren analog durch eine weitere Korrekturfunktion fortsetzen.
5 zeigt ein Diagramm, welches (mit einer Achsenbezeichnung entsprechend den 1 oder 2) einen Verlauf der idealen Korrekturfunktion c2_ideal(x) wiedergibt, welche sich aus dem Fehler der Approximation erster Ordnung und dem exakten Logarithmuswert der Eingangsgröße ergibt. In der 5 ist dabei eine ideale Korrekturfunktion c2_ideal(x) und vier nachfolgend noch näher beschriebene Geraden c2_a(x), c2_b(x), c2_c(x) und c2_d(x), dargestellt.
c2_ideal(x) weist im Vergleich zur Darstellung aus 2 nicht einen Bereich mit nach unten geöffnetem, parabelähnlichem Kurvenverlauf auf, sondern c2_ideal(x) weist zwei Bereiche mit nach unten geöffnetem, parabelähnlichem Kurvenverlauf auf. Analog zum vorstehend beschriebenen Vorgehen, ist eine Annäherung dieser idealen Korrekturfunktion mit vier Geraden möglich (Approximation zweiter Ordnung). Der Verlauf der idealen Korrekturfunktion c2_ideal(x) wird im Bereich zwischen zwei Nullstellen durch je zwei Geraden angenähert. Die zwei Geraden gehen durch je eine der Nullstellen und schneiden sich in einem Punkt auf der idealen Korrekturfunktion c2_ideal(x). Die x-Koordinate des Schnittpunkts wird in der Mitte der beiden Nullstellen gewählt. Es ergeben sich die Geraden c2_a(x), c2_b(x), c2_c(x) und c2_d(x), siehe Gleichung (17). c2_a(x) = 4·c2_ideal(1.25)·(x – 1.00) = k2·(x – 1.00) für x ∊ [1.00, 1.25) c2_b(x) = 4·c2_ideal(1.25)·(1.50 – x) = k2·(1.50 – x) für x ∊ [1.25, 1.50) c2_c(x) = 4·c2_ideal(1.75)·(x – 1.50) = k3·(x – 1.50) für x ∊ [1.50, 1.75) c2_d(x) = 4·c2_ideal(1.75)·(2.00 – x) = k3·(2.00 – x) für x ∊ [1.75, 2.00) (17)
Damit lautet die Approximation zweiter Ordnung: ld(x) ≈ m(x) + c1_a(x) + c2_a(x) für x ∊ [1.00, 1.25) ld(x) ≈ m(x) + c1_a(x) + c2_b(x) für x ∊ [1.25, 1.50) ld(x) ≈ m(x) + c1_b(x) + c2_c(x) für x ∊ [1.50, 1.75) ld(x) ≈ m(x) + c1_b(x) + c2_d(x) für x ∊ [1.75, 2.00) (18)
Für Approximationen höherer Ordnung lässt sich dieses Verfahren analog fortsetzen. Die Korrekturfunktionen für die Approximationen erster (zweiter, dritter, vierter, ...) Ordnung bestehen aus einer (zwei, 4. 8. ...) nach unten geöffneten, parabelähnlichen Kurven (entsprechend den 2 und 5). Diese können jeweils mit der doppelten Anzahl an Geraden angenähert werden, d. h. die Approximation geschieht durch zwei (4, 8, 16, ...) Geraden.
6 stellt ein Schaltbild einer Vorrichtung 100 zur Bestimmung Schätzwertes des Logarithmus einer Eingangsgröße mit einem Ausführungsbeispiel einer Anordnung zur Berechnung der Approximation zweiter Ordnung dar.
Ergänzend zu den Einheiten oder Blöcken 110 bis 180 aus der 4, welche die Approximation erster Ordnung bereitstellen, sind in der 6 zusätzliche Elemente vorhanden. Zu dieser Approximation erster Ordnung wird der Korrekturterm für die Approximation zweiter Ordnung (der auch als zweite Korrekturgröße bezeichnet wird) hinzuaddiert. Dieser wird durch die Blöcke 190 bis 240 realisiert, die eine Erweiterungseinheit der Bestimmungseinheit 125 bilden. Die Einheit 250 bildet eine Erweiterung der Ermittlungseinheit 170 und kann dieser logisch zugerechnet werden.
Der Inverter 190 und der Multiplexer 200 implementieren die Terme (x – 1.00), (1.50 – x), (x – 1.50) und (2.00 – x) aus Formel (17) analog zum Vorgehen bei der Approximation erster Ordnung. Die Auswahl der richtigen Konstanten für die Multiplikation (k2 oder k3) wird vom Multiplexer 240 anhand des Datenbits f_–1 vorgenommen.
Der Multiplizierer 210 multipliziert die Konstante mit dem variablen Term und bildet als Ergebnis den Korrekturterm c2, welcher zur Approximation erster Ordnung durch den Addierer 250 hinzuaddiert wird, um den Schätz- bzw. Näherungswert s des Logarithmus der Eingangsgröße x zu erhalten. Die Verknüpfung der ersten Größe k, der zweiten Größe f sowie der ersten Korrekturgröße c1 und der zweiten Korrekturgröße c2 können auch in einem einzigen Schritt bzw. einer einzigen Einheit erfolgen, wie dies der Fachmann aus der Schaltung bzw. der Beschreibung unter Kenntnis der mathematischen bzw. algebraischen Gesetze unschwer erkennen wird. Das Ergebnis wird als Schätz- oder Näherungswert s des Logarithmus der Eingangsgröße in Register 180 gespeichert.
7 zeigt ein Ablaufdiagramm eines Ausführungsbeispiels der vorliegenden Erfindung als Verfahren 700 zur Bestimmung eines Schätzwertes des Logarithmus einer Eingangsgröße. Das Verfahren 700 umfasst einen Schritt 710 des Approximierens einer ersten Größe aus der Eingangsgröße, wobei die erste Größe dem ganzzahligen Anteil des Logarithmuswertes der Eingangsgröße entspricht, wobei ausgebildet eine zweite Größe approximiert wird, die einem Schätzwert eines nicht-ganzzahligen Anteils des Logarithmuswertes der Eingangsgröße entspricht. Ferner umfasst das Verfahren 700 einen Schritt 720 des Bestimmens einer Korrekturgröße unter Verwendung der zweiten Größe und einen Schritt 730 des Ermittelns des Schätzwertes s des Logarithmus der Eingangsgröße durch Verknüpfung der ersten Größe mit der zweiten Größe und der Korrekturgröße.
Der hier vorgestellte Ansatz kann z. B. dazu dienen, in ASICs die Berechnung von Potenzfunktionen (z. B. Wurzeln, Potenzen x², x³, ...) über Logarithmen in Festkommaarithmetik kostengünstig umzusetzen. Solche Potenzfunktionen treten z. B. bei der Temperaturkompensation von Sensoren und ASICs auf. Weiterhin können mittels Logarithmen Multiplizierer, Dividierer und Wurzelberechner im Betrieb auf korrekte Funktion überprüft werden, was in sicherheitskritischen Anwendungen (IS026262) die Sicherheit erhöht.
Die beschriebenen und in den Figuren gezeigten Ausführungsbeispiele sind nur beispielhaft gewählt. Unterschiedliche Ausführungsbeispiele können vollständig oder in Bezug auf einzelne Merkmale miteinander kombiniert werden. Auch kann ein Ausführungsbeispiel durch Merkmale eines weiteren Ausführungsbeispiels ergänzt werden.
Ferner können die hier vorgestellten Verfahrensschritte wiederholt sowie in einer anderen als in der beschriebenen Reihenfolge ausgeführt werden.
Umfasst ein Ausführungsbeispiel eine „und/oder”-Verknüpfung zwischen einem ersten Merkmal und einem zweiten Merkmal, so ist dies so zu lesen, dass das Ausführungsbeispiel gemäß einer Ausführungsform sowohl das erste Merkmal als auch das zweite Merkmal und gemäß einer weiteren Ausführungsform entweder nur das erste Merkmal oder nur das zweite Merkmal aufweist.
ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Nicht-Patentliteratur

Mitchell, J. N., „Computer Multiplication and Division Using Binary Logarithms”, IRE Transactions an Electronic Computers, 1962, EC-11, 517 [0004]
IS026262 [0081]

Claims

Vorrichtung (100) zur Bestimmung eines Schätzwertes (s) des Logarithmus einer Eingangsgröße, wobei die Vorrichtung (100) die folgenden Merkmale aufweist: – eine Approximationseinheit (120), die ausgebildet ist, um aus der Eingangsgröße (x) unter Verwendung einer Approximation eine erste Größe (k) zu bestimmen, die dem ganzzahligen Anteil des Logarithmuswertes der Eingangsgröße (x) entspricht, wobei die Approximationseinheit (120) ferner ausgebildet ist, um eine zweite Größe (f) zu bestimmen, die einem Schätzwert eines nicht-ganzzahligen Anteils des Logarithmuswertes der Eingangsgröße (x) entspricht; – eine Bestimmungseinheit (125) zur Bestimmung einer Korrekturgröße (c1) unter Verwendung der zweiten Größe (f); und – eine Ermittlungseinheit (170) zur Ermittlung des Schätzwertes (s) des Logarithmus der Eingangsgröße (x) durch Verknüpfung der ersten Größe (k) mit der zweiten Größe (f) und der Korrekturgröße (c1).
Vorrichtung (100) gemäß Anspruch 1, dadurch gekennzeichnet, dass die Approximationseinheit (120) ausgebildet ist, um die erste Größe (k) unter Verwendung einer Mitchell-Approximation zu bestimmen und/oder um die erste Größe (k) unter Verwendung des Wertes zwei als Basiszahl zu bestimmen und/oder wobei die Approximationseinheit (120) ausgebildet ist, um als zweite Größe (f) einen Wert im Intervall von null bis eins zu bestimmen.
Vorrichtung (100) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Bestimmungseinheit (125) ausgebildet ist, um die Korrekturgröße (c1) unter Verwendung einer Multiplikation einer Konstanten (k1) mit einem von der zweiten Größe (f) abhängigen Faktor zu bestimmen, insbesondere die Bestimmungseinheit (125) ausgebildet ist, um den Faktor unter Verwendung eines Multiplexers (140) und/oder eines Inverters (130) zu bestimmen.
Vorrichtung (100) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Bestimmungseinheit (125) ausgebildet ist, um die Korrekturgröße (c1) unter Verwendung von Shift-and-Add-Operationen zu ermitteln.
Vorrichtung (100) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Bestimmungseinheit (125) ausgebildet ist, um die Korrekturgröße (c1) unter Verwendung einer vorbestimmten Stelle und/oder eines vorbestimmten Bits der zweiten Größe (f) zu bestimmen, insbesondere wobei die vorbestimmte Stelle oder das vorbestimmte Bit der zweiten Größe (f) die höchstwertige Stelle oder das höchstwertige Bit der zweiten Größe (f) darstellt.
Vorrichtung (100) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Bestimmungseinheit (125) ausgebildet ist, um einen von der zweiten Größe (f) abhängigen ersten Term als Korrekturgröße (c1) zu bestimmen, wenn die zweite Größe (f) kleiner als ein Schwellwert ist und um einen von der zweiten Größe (f) abhängigen zweiten Term als Korrekturgröße (c1) zu bestimmen, wenn die zweite Größe (f) größer als ein Schwellwert ist.
Vorrichtung (100) gemäß einem der vorangegangenen Ansprüche, dadurch gekennzeichnet, dass die Bestimmungseinheit (125) ferner ausgebildet ist, um zumindest eine zweite Korrekturgröße (c2) bereitzustellen, die von der zweiten Größe (f) abhängig ist, wobei die Ermittlungseinheit (170) ausgebildet ist, um den Schätzwert (s) des Logarithmus der Eingangsgröße (x) durch Verknüpfung der ersten Größe (k) mit der zweiten Größe (f) und der Korrekturgröße (c1) und/oder der zweiten Korrekturgröße (c2) zu ermitteln.
Vorrichtung (100) gemäß Anspruch 7, dadurch gekennzeichnet, dass die Bestimmungseinheit (125) ausgebildet ist, um die zweite Korrekturgröße (c2) als Verknüpfung eines von der zweiten Größe (f) abhängigen Faktors und zumindest einer zweiten Konstante (k2) zu bestimmen, insbesondere um die zweite Korrekturgröße (c2) ferner in Abhängigkeit von einer dritten Konstante (k3) zu bestimmen.
Vorrichtung (100) gemäß einem der Ansprüche 7 oder 8, dadurch gekennzeichnet, dass die Bestimmungseinheit (125) ausgebildet ist, um die zweite Korrekturgröße (c2) unter Verwendung einer vorbestimmten Stelle und/oder eines vorbestimmten Bits der zweiten Größe (f) zu bestimmen, insbesondere um die vorbestimmte Stelle oder das vorbestimmte Bit von einer Stelle zweithöchster Wertigkeit und/oder einem Bit mit zweithöchster Wertigkeit der zweiten Größe (f) zu bestimmen.
Vorrichtung (100) gemäß einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dass die Bestimmungseinheit (125) ausgebildet ist, um die zweite Korrekturgröße (c2) in Abhängigkeit einer Schwellwertentscheidung unter Benutzung der zweite Größe (f) zu bestimmen.
Signalverarbeitungsvorrichtung mit folgenden Merkmalen: – einer Einleseschnittstelle zum Einlesen einer physikalischen Größe; – einer Vorrichtung gemäß einem der vorangegangenen Ansprüche 1 bis 10, welche ausgebildet ist, um die physikalische Größe oder einen von der physikalischen Größe abgeleiteten Wert als Eingangsgröße zu verarbeiten; und – eine Steuer- und/oder Signalisierungseinheit, die ausgebildet ist, um ein Steuersignal und/oder ein Datensignal unter Verwendung des Schätzwertes bereitzustellen.
Verfahren (700) zur Bestimmung eines Schätzwertes (s) des Logarithmus einer Eingangsgröße (x), wobei das Verfahren (700) die folgenden Schritte aufweist: – Approximieren (710) einer ersten Größe aus der Eingangsgröße (x), wobei die erste Größe (k) dem ganzzahligen Anteil des Logarithmuswertes der Eingangsgröße (x) entspricht, wobei ausgebildet eine zweite Größe (f) approximiert wird, die einem Schätzwert eines nicht-ganzzahligen Anteils des Logarithmuswertes der Eingangsgröße (x) entspricht; – Bestimmen (720) einer Korrekturgröße (c1) unter Verwendung der zweiten Größe (f); und – Ermitteln (730) des Schätzwertes (s) des Logarithmus der Eingangsgröße (x) durch Verknüpfung der ersten Größe (k) mit der zweiten Größe (f) und der Korrekturgröße (c1).
Computer-Programmprodukt mit Programmcode zur Durchführung und/oder Ansteuerung der Schritte des Verfahrens (700) nach Anspruch 12, wenn das Programmprodukt auf einer Vorrichtung (100) ausgeführt wird.