DE102013224104B4 - System und verfahren zum bereitstellen eines echtheitsnachweisdienstes eines chips - Google Patents

System und verfahren zum bereitstellen eines echtheitsnachweisdienstes eines chips Download PDF

Info

Publication number
DE102013224104B4
DE102013224104B4 DE102013224104.6A DE102013224104A DE102013224104B4 DE 102013224104 B4 DE102013224104 B4 DE 102013224104B4 DE 102013224104 A DE102013224104 A DE 102013224104A DE 102013224104 B4 DE102013224104 B4 DE 102013224104B4
Authority
DE
Germany
Prior art keywords
chip
authentication
specific feature
value
specific
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102013224104.6A
Other languages
English (en)
Other versions
DE102013224104A1 (de
Inventor
Srivatsan Chellappa
Subramanian S. Iyer
Toshiaki Kirihata
Sami Rosenblatt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE102013224104A1 publication Critical patent/DE102013224104A1/de
Application granted granted Critical
Publication of DE102013224104B4 publication Critical patent/DE102013224104B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G06F21/44—Program or device authentication
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
    • G01C1/00—Measuring angles
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/30—Authentication, i.e. establishing the identity or authorisation of security principals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/00086—Circuits for prevention of unauthorised reproduction or copying, e.g. piracy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3247—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving digital signatures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
    • H04N1/32101—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title
    • H04N1/32144—Display, printing, storage or transmission of additional information, e.g. ID code, date and time or title embedded in the image data, i.e. enclosed or integrated in the image, e.g. watermark, super-imposed logo or stamp
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2129—Authenticate client device independently of the user
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Multimedia (AREA)
  • Computing Systems (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Storage Device Security (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

System zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips, wobei das System aufweist:eine Echtheitsnachweiseinheit, die ein Erkennungs-Modul, ein Selbsttest-Modul und eine chipspezifische Komponente aufweist, die für jeden Chip einzigartig ist und sich aus einer Schwankungsbreite bei der Fertigung ergibt, wobei die chipspezifische Komponente einem Chip zugehörig ist und ein chipspezifisches Merkmal aufweist, wobei das chipspezifische Merkmal eine Matrix von Werten aufweist, die chipspezifische Eigenschaften repräsentieren, und es sich bei einer Teilmenge der Matrix von Werten um eine Teilmenge in Form des chipspezifischen Merkmals handelt;wobei das Selbsttest-Modul so konfiguriert ist, dass es das chipspezifische Merkmal abruft und dieses an das Erkennungs-Modul übermittelt;wobei das Erkennungs-Modul ferner so konfiguriert ist, dass es das chipspezifische Merkmal empfängt, unter Verwendung des chipspezifischen Merkmals einen ersten Echtheitsnachweiswert erzeugt und diesen in einem Speicher speichert;wobei das Selbsttest-Modul ferner so konfiguriert ist, dass es unter Verwendung einer Echtheitsnachweisabfrage einen zweiten Echtheitsnachweiswert erzeugt, wobei die Echtheitsnachweisabfrage ferner für jeden Matrixwert innerhalb der Teilmenge in Form des chipspezifischen Merkmals eine Adresse aufweist;wobei das Erkennungs-Modul ferner eine Vergleichsschaltung aufweist, die so konfiguriert ist, dass sie den ersten Echtheitsnachweiswert mit dem zweiten Echtheitsnachweiswert vergleicht; undwobei die Vergleichsschaltung ferner so konfiguriert ist, dass sie auf der Grundlage der Ergebnisse des Vergleichs des ersten Echtheitsnachweiswertes mit dem zweiten Echtheitsnachweiswert einen Echtheitsnachweis-Ausgabewert erzeugt.

Description

  • GEBIET DER ERFINDUNG
  • Allgemein betreffen Ausführungsformen der vorliegenden Erfindung Systemhardware. Insbesondere betreffen Ausführungsformen der vorliegenden Erfindung ein System und ein Verfahren zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips.
  • HINTERGRUND DER ERFINDUNG
  • Unter den Bedingungen des heutigen Welthandels stellt die zunehmende Nutzung gefälschter Computer- und Hardwareausrüstungen für die Informationstechnologie (IT) ein ernsthaftes Problem dar, vor dem Unternehmen in der ganzen Welt stehen. Gefälschte Hardware lässt sich immer schwieriger erkennen, da sie mit anspruchsvollen technischen Spezifikationen und unter bekannten Markennamen auftreten kann. Durch gefälschte IT-Hardware werden die Einnahmen von Hunderten rechtmäßiger Beteiligter der Wertschöpfungskette, darunter Händler, Zulieferer und Hersteller, geschmälert. Für diese rechtmäßigen Unternehmen können die Verluste und Schäden beträchtlich sein, da gefälschte IT-Hardware eine Konkurrenz für echte Hardware darstellt. Letztlich können dadurch der Ruf und der Marktwert einer Marke betroffen sein.
  • Die US 2009 / 0 158 445 A1 betrifft eine Sicherheit eines Chips und insbesondere die Sicherheit beim Einschalten des Chips.
  • Die US 2010 / 0 287 374 A1 betrifft einen Entwurf integrierter Schaltungen und insbesondere einen Schutz integrierter Schaltungsentwürfe vor nicht autorisiertem Kopieren.
  • Die US 2004 / 0 060 017 A1 betrifft ein On-Chip-Testen von integrierten Schaltungen.
  • Die US 2008 / 0 279 373 A1 betrifft eine Technologie zum elektronischen Sichern von elektronischen Geräten unter Verwendung von Sicherheitsschlüsseln und insbesondere Systeme, Vorrichtungen und Verfahren zum Sichern von Geräten, die physikalisch nicht klonbare Funktionen (PUF) verwenden, um Sicherheitsschlüssel zu erzeugen.
  • Die US 2009 / 0 083 833 A1 bertifft Authentifizierung mit physikalisch nicht klonbare Funktionen.
  • Die EP 2 302 555 A2 betrifft einen Chip und ein Verfahren zum Korrigieren einer Ausgabe eines PUF Chips.
  • KURZDARSTELLUNG DER ERFINDUNG
  • Aufgabe der Erfindung ist es, ein System sowie ein Verfahren zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips bereitzustellen. Aufgabe der Erfindung ist es des Weiteren, ein Verfahren zum Einrichten eines Systems zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips bereitzustellen.
  • Die der Erfindung zugrunde liegenden Aufgaben werden mit den Merkmalen der unabhängigen Patentansprüche gelöst. Ausführungsformen der Erfindung sind in den abhängigen Ansprüchen angegeben.
  • Ausführungsformen der vorliegenden Erfindung stellen einen Echtheitsnachweisdienst eines Chips unter Verwendung einer chipspezifischen Komponente (intrinsic component) bereit. Gemäß einer typischen Ausführungsform wird eine Echtheitsnachweiseinheit bereitgestellt, die ein Erkennungs- (ID-) Modul, ein Selbsttest-Modul und eine chipspezifische Komponente enthält. Die chipspezifische Komponente ist einem Chip zugehörig und enthält ein chipspezifisches Merkmal. Zum Erzeugen einer ID empfängt das Selbsttest-Modul das chipspezifische Merkmal und übermittelt dieses an das Erkennungs-Modul. Das Erkennungs-Modul empfängt das chipspezifische Merkmal, erzeugt unter Verwendung des chipspezifischen Merkmals einen ersten Echtheitsnachweiswert und speichert den Echtheitsnachweiswert im Speicher. Zur Bestätigung der Echtheit der ID erzeugt das Selbsttest-Modul unter Verwendung einer EchtheitsnachweisAbfrage einen zweiten Echtheitsnachweiswert. Das Erkennungs-Modul enthält eine Vergleichsschaltung, die den ersten Echtheitsnachweiswert mit dem zweiten Echtheitsnachweiswert vergleicht und auf der Grundlage der Ergebnisse des Vergleichs zwischen den beiden Werten einen Echtheitsnachweis-Ausgabewert erzeugt.
  • Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein System zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips bereitgestellt, wobei das System aufweist: eine Echtheitsnachweiseinheit, die ein Erkennungs-Modul, ein Selbsttest-Modul und eine chipspezifische Komponente aufweist, wobei die chipspezifische Komponente einem Chip zugehörig ist und ein chipspezifisches Merkmal aufweist; das Selbsttest-Modul, das so konfiguriert ist, dass es das chipspezifische Merkmal empfängt und das chipspezifische Merkmal an das Erkennungs-Modul übermittelt; das Erkennungs-Modul, das ferner so konfiguriert ist, dass es das chipspezifische Merkmal empfängt, unter Verwendung des chipspezifischen Merkmals einen ersten Echtheitsnachweiswert erzeugt und den Echtheitsnachweiswert in einem Speicher speichert; das Selbsttest-Modul, das ferner so konfiguriert ist, dass es unter Verwendung einer Echtheitsnachweisabfrage einen zweiten Echtheitsnachweiswert erzeugt; das Nachweis-Modul, das ferner eine Vergleichsschaltung aufweist, die so konfiguriert ist, dass sie den ersten Echtheitsnachweiswert mit dem zweiten Echtheitsnachweiswert vergleicht; und die Vergleichsschaltung, die ferner so konfiguriert ist, dass sie auf der Grundlage der Ergebnisse des Vergleichs des ersten Echtheitsnachweiswertes mit dem zweiten Echtheitsnachweiswert einen Echtheitsnachweis-Ausgabewert erzeugt.
  • Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips bereitgestellt, wobei das Verfahren aufweist: Abrufen eines chipspezifischen Merkmals durch ein Selbsttest-Modul, wobei das chipspezifische Merkmal von einer chipspezifischen Komponente abgeleitet ist und einem Chip zugehörig ist; Empfangen des chipspezifischen Merkmals durch das Erkennungs-Modul; Erzeugen eines ersten Echtheitsnachweiswertes unter Verwendung des chipspezifischen Merkmals durch das Erkennungs-Modul; Speichern des ersten Echtheitsnachweiswertes in einem Speicher; Erzeugen eines zweiten Echtheitsnachweiswertes unter Verwendung einer Echtheitsnachweisabfrage durch das Selbsttest-Modul; Vergleichen des ersten Echtheitsnachweiswertes mit dem zweiten Echtheitsnachweiswert durch eine Vergleichsschaltung; und Erzeugen eines Echtheitsnachweis-Ausgabewertes durch die Vergleichsschaltung auf der Grundlage der Ergebnisse des Vergleichs zwischen dem ersten Echtheitsnachweiswert und dem zweiten Echtheitsnachweiswert.
  • Gemäß einem dritten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Einrichten eines Systems zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips bereitgestellt, wobei das System eine Datenbank und eine Echtheitsnachweiseinheit aufweist, die ein Erkennungs-Modul, ein Selbsttest-Modul und eine chipspezifische Komponente aufweist, wobei die chipspezifische Komponente einem Chip zugehörig ist und ein chipspezifisches Merkmal aufweist; das Selbsttest-Modul so konfiguriert ist, dass es das chipspezifische Merkmal empfängt und das chipspezifische Merkmal an das Erkennungs-Modul übermittelt; das Erkennungs-Modul ferner so konfiguriert ist, dass es das chipspezifische Merkmal empfängt, unter Verwendung des chipspezifischen Merkmals einen ersten Echtheitsnachweiswert erzeugt und den Echtheitsnachweiswert in einem Speicher speichert; das Selbsttest-Modul ferner so konfiguriert ist, dass es unter Verwendung einer durch die Datenbank erzeugten Echtheitsnachweisabfrage einen zweiten Echtheitsnachweiswert erzeugt; das Nachweis-Modul ferner eine Vergleichsschaltung aufweist, die so konfiguriert ist, dass sie den ersten Echtheitsnachweiswert mit dem zweiten Echtheitsnachweiswert vergleicht; und die Vergleichsschaltung ferner so konfiguriert ist, dass sie auf der Grundlage der Ergebnisse des Vergleichs des ersten Echtheitsnachweiswertes mit dem zweiten Echtheitsnachweiswert einen Echtheitsnachweis-Ausgabewert erzeugt, und wobei die Datenbank den Echtheitsnachweis-Ausgabewert bestätigt.
  • Figurenliste
  • Diese und weitere Merkmale dieser Erfindung werden aus der folgenden detaillierten Beschreibung der verschiedenen Aspekte der Erfindung in Verbindung mit den beiliegenden Zeichnungen verständlicher, wobei:
    • 1a eine beispielhafte Umsetzung der Verfahrensweise einer chipspezifischen Kennung (ID) für den selbst durchgeführten Echtheitsnachweis zeigt.
    • 1b einen beispielhaften DRAM mit 1-Transistor/1-Kondensator- (1T1C-) Zellen und einem Leseverstärker (SA) zeigt.
    • 2 ein Blockschaltbild eines beispielhaften Selbsttest-Moduls zeigt.
    • 3 ein Blockschaltbild eines beispielhaften ID-Funktionsgenerators zeigt.
    • 4 ein Blockschaltbild einer beispielhaften Fuzzy-Vergleichsschaltung zeigt.
    • 5 den Ablaufplan eines Verfahrens zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips zeigt.
    • 6 ein Blockschaubild des Systems zum Sicherstellen des Echtheitsnachweises unter Verwendung einer Datenbank und einer Echtheitsnachweiseinheit zeigt.
  • Die Zeichnungen sind nicht unbedingt maßstabsgerecht. Die Zeichnungen sind lediglich schematische Darstellungen und sollen keine konkreten Parameter der Erfindung wiedergeben. Die Zeichnungen sollen lediglich typische Ausführungsformen der Erfindung zeigen und sind deshalb nicht als Einschränkung des Schutzumfangs der Erfindung zu verstehen. In den Zeichnungen stellen gleiche Bezugsnummern gleiche Elemente dar.
  • DETAILLIERTE BESCHREIBUNG
  • Nunmehr werden hierin anschauliche Ausführungsformen unter Bezugnahme auf die beiliegenden Zeichnungen ausführlicher beschrieben, in denen beispielhafte Ausführungsformen dargestellt sind. Diese Offenbarung kann jedoch in vielen verschiedenen Formen umgesetzt werden und sollte nicht als Beschränkung auf die hierin dargelegten beispielhaften Ausführungsformen ausgelegt werden. Diese beispielhaften Ausführungsformen werden vielmehr bereitgestellt, damit diese Offenbarung umfassend und vollständig ist und dem Fachmann den Schutzumfang dieser Offenbarung vollständig vermittelt. In der Beschreibung werden allgemein bekannte Merkmale und Techniken weggelassen, um die dargelegten Ausführungsformen nicht unnötig zu verschleiern.
  • Die hierin gebrauchten Begriffe dienen lediglich zur Beschreibung einzelner Ausführungsformen und sind nicht als Einschränkung dieser Offenbarung zu verstehen. Die hierin gebrauchten Einzahlformen „ein“, „eine“ und „der, die, das“ sollen gleichermaßen auch die Mehrzahlformen beinhalten, sofern aus dem Zusammenhang nichts anderes hervorgeht. Darüber hinaus wird durch die Verwendung der Begriffe „ein“, „eine“ usw. keine Mengenbegrenzung, sondern vielmehr das Vorhandensein mindestens eines der angegebenen Objekte angezeigt. Der Begriff „Satz“ soll eine Menge von mindestens einem Objekt bedeuten. Ferner ist klar, dass die Begriffe „weist auf“ und/oder „aufweisend“ oder „enthält“ und/oder „enthaltend“ bei Verwendung in dieser Beschreibung das Vorhandensein angegebener Merkmale, Bereiche, Ganzzahlen, Schritte, Operationen, Elemente und/oder Komponenten bezeichnen, jedoch nicht das Vorhandensein oder Hinzukommen eines oder mehrerer weiterer Merkmale, Bereiche, Ganzzahlen, Schritte, Operationen, Elemente und/oder deren Gruppen ausschließen. Die Begriffe „erste(r)“ und „1.“ werden ebenso wie die Begriffe „zweite(r)“ und „2.“ austauschbar verwendet.
  • Zwar werden die Begriffe erste(r), zweite(r), dritte(r) usw. zur Beschreibung verschiedener Puffer, Kerne, Klassen und/oder Speicher verwendet, es ist jedoch klar, dass diese Puffer, Kerne, Klassen und/oder Speicher nicht durch diese Begriffe eingeschränkt werden sollen. Diese Begriffe werden nur zur Unterscheidung eines Puffers, eines Kerns, einer Klasse oder eines Speichers von einem anderen Puffer, einem anderen Kern, einer anderen Klasse oder einem anderen Speicher verwendet. Somit kann ein im Folgenden erörterter erster Puffer, ein erster Kern, eine erste Klasse oder ein erster Speicher als zweiter Puffer, zweiter Kern, zweite Klasse oder zweiter Speicher bezeichnet werden, ohne von den Lehren des vorliegenden vorteilhaften Konzepts abzuweichen.
  • Ausführungsformen werden hierin unter Bezugnahme auf perspektivische oder Querschnittsansichten beschrieben, bei denen es sich um schematische Darstellungen idealisierter Ausführungsformen (und Zwischenstrukturen) handelt. Insofern muss mit Abweichungen von den Formen der Darstellungen zum Beispiel als Ergebnis von Fertigungstechniken und/oder -toleranzen gerechnet werden. Somit sollten Ausführungsformen nicht so ausgelegt werden, dass sie auf die bestimmten Formen hierin dargestellter Bereiche beschränkt sind, sondern Formabweichungen beinhalten, die zum Beispiel von der Fertigung herrühren. Zum Beispiel kann ein Kanten- oder Eckenbereich, der mit scharfen Kanten dargestellt ist, leicht abgerundete oder gekrümmte Merkmale aufweisen. Desgleichen können kreisförmig oder kugelförmig dargestellte Elemente eine ovale Form oder bestimmte geradlinige oder abgeflachte Teile aufweisen. Somit sind die in den Figuren dargestellten Bereiche dem Wesen nach schematisch, und ihre Formen sollen nicht die wirkliche Form eines Bereichs oder Elements einer Einheit darstellen und nicht den Schutzumfang der offenbarten Ausführungsformen einschränken.
  • Sofern nicht anderweitig definiert weisen alle hierin gebrauchten Begriffe (darunter technische und wissenschaftliche Begriffe) dieselbe Bedeutung auf, die dem Fachmann geläufig ist, an den dieses vorteilhafte Konzept gerichtet ist. Ferner ist klar, dass Begriffe, wie sie in üblicherweise verwendeten Wörterbüchern definiert sind, so auszulegen sind, dass deren Bedeutung mit ihrer Bedeutung in Zusammenhang mit der zugrunde liegenden Technik übereinstimmt, und nicht in einem idealisierten oder übermäßig formalen Sinne ausgelegt werden, sofern hierin nicht ausdrücklich so definiert wird.
  • Ausführungsformen der vorliegenden Erfindung stellen einen Echtheitsnachweisdienst eines Chips unter Verwendung einer chipspezifischen Komponente bereit. Gemäß einer typischen Ausführungsform wird eine Echtheitsnachweiseinheit bereitgestellt, die ein Erkennungs- (ID-) Modul, ein Selbsttest-Modul und eine chipspezifische Komponente enthält. Die chipspezifische Komponente ist einem Chip zugehörig und enthält ein chipspezifisches Merkmal. Das Selbsttest-Modul empfängt das chipspezifische Merkmal und übermittelt dieses an das Erkennungs-Modul. Das Erkennungs-Modul empfängt das chipspezifische Merkmal, erzeugt unter Verwendung des chipspezifischen Merkmals einen ersten Echtheitsnachweiswert und speichert den Echtheitsnachweiswert in einem Speicher. Das Selbsttest-Modul erzeugt unter Verwendung einer Echtheitsnachweisabfrage einen zweiten Echtheitsnachweiswert. Das Erkennungs-Modul enthält eine Vergleichsschaltung, die den ersten Echtheitsnachweiswert mit dem zweiten Echtheitsnachweiswert vergleicht und auf der Grundlage der Ergebnisse des Vergleichs der beiden Werte einen Echtheitsnachweis-Ausgabewert erzeugt.
  • Um der Verbreitung von gefälschter Hardware entgegenzuwirken, müssen Verfahren zur Schaffung einer Vertrauensbasis in die Hardware entwickelt werden. Chipkennungen müssen einzigartig und schwer imitierbar sein. Der große Umfang in Chips integrierter Speicher weist einen Weg zum Erzeugen solcher Schlüssel durch Nutzung chipspezifischer Eigenschaften jeder Bitzelle, die sich aus der Schwankungsbreite ergibt, die dem Chip-Fertigungsprozess innewohnt.
  • Solche Hardwareschlüssel gehören zur Familie der physisch nicht imitierbaren Funktionen (physically unclonable functions, PUFs), die leider nicht genau reproduzierbar sind. Einige auf DRAM beruhende PUFs ändern sich von Prüfung zu Prüfung mit Sicherheit nur sehr wenig und können deshalb mittels eines Fuzzy-Echtheitsnachweis-Algorithmus praxistauglich gemacht werden. Da dieser Ansatz immer eine Musterkennung mit näherungsweisem Vergleich erfordert, ist kein sicheres Hashverfahren möglich, und der Echtheitsnachweis erfordert einen außerhalb des Chips auszuführenden Fuzzy-Vergleich der Chip-Reaktion auf die Zeichenfolge der eindeutigen Chipkennung, die in der sicheren Datenbank des Herstellers aufbewahrt wird. Hierfür sind große Datenbanken, in denen alle Musterkennungen für jeden Chip gespeichert werden können, und das Übermitteln der Kennung über ein Netzwerk erforderlich. Die hierin beschriebenen Systeme und Verfahren stellen eine Lösung dar, die mit jeder chipspezifischen Kennung angewendet werden kann, die einen Schwellenwert für die Mindestreproduzierbarkeit einhält.
  • Die Verfahrensweise mit einer chipspezifischen ID für den Selbstechtheitsnachweis verwendet ein nicht imitierbares zufälliges Bitmuster, vorzugsweise unter Verwendung eines integrierten Speichers. Zum Erzeugen eines Bitmusters wird eine Abfrage bereitgestellt. Der Chip verfügt über chipspezifische Daten, die für jeden Chip einzigartig sind und sich aus der Schwankungsbreite bei der Fertigung ergeben. Diese Daten können in zwei Teile aufgeteilt werden: eine Abfrage/Frage und eine Reaktion/Antwort. Bei der Frage handelt es sich vorzugsweise um eine Kombination aus einer Teilmenge von Bitadressen, die zu dem unter bestimmten Testbedingungen abzufragenden Speicher-Chip gehören, beispielsweise eine Chip-Spannung, eine Chip-Temperatur oder ein bestimmtes Muster wie beispielsweise eine Haltezeit (für einen DRAM). Als Antwort wird das Testergebnis wie beispielsweise bestanden/durchgefallen für jedes getestete Bit angegeben, das ein Bitmuster bildet.
  • Das Bitmuster wird in eine binäre Zeichenfolge konvertiert, die verschlüsselt und nach dem Erzeugen in einem Speicher, vorzugsweise einem eFUSE, innerhalb desselben Chips gespeichert wird. In der Datenbank des Erstherstellers (original equipment manufacturer, OEM) wird die entsprechende Abfrage aufgezeichnet, die für jeden Chip und die chipspezifische ID jedes Chips einzigartig ist. Die Abfrage kann zum Verschlüsseln und Entschlüsseln des Bitmusters verwendet werden, um die in dem Speicher gespeicherte binäre Zahlenfolge zu erzeugen, wodurch die Sicherheit weiter verbessert wird.
  • Der Grundgedanke der vorliegenden Erfindung besteht darin, einen zu 100 % sicheren Echtheitsnachweis zu ermöglichen. Die OEM-Datenbank sucht nach der ID, um die entsprechende Abfrage zu finden, und sendet diese an den entsprechenden Chip. Wenn der Chip mit der ihm entsprechenden Abfrage abgefragt wird, ermöglicht dieser eine Verschlüsselung der lokal in dem Speicher gespeicherten binären Zahlenfolge, um die ursprüngliche Bitmap zu erzeugen. Eine an einen anderen Chip gerichtete gültige Abfrage erzeugt eine andere Antwort, da die Wahrscheinlichkeit einer Kollision zwischen Antworten statistisch vernachlässigbar klein ist, denn die Abfragen sind so aufeinander abgestimmt, dass die Einzigartigkeit aller Antworten sichergestellt ist. Desgleichen kann eine in der lokalen Datenbank des Chips gespeicherte gültige Antwort für das Bitmuster nur durch den Chip mit einer gültigen Abfrage nachgebildet werden. Da in einem Speicher-Chip zu viele Bit-Teilmengen und zu viele verschiedene Abfragen vorliegen, aus denen ausgewählt werden kann, kann ein Fälscher die richtige Bit-Teilmenge oder die Abfrage nicht ohne erheblichen Ressourcenaufwand ermitteln.
  • Dann führt eine Vergleichseinheit einen ungenauen (Fuzzy) oder einen genauen Vergleich zwischen dem resultieren neuen Muster und der ursprünglichen Bitmap (im nichtflüchtigen Speicher) durch. Eine genaue Übereinstimmung führt dazu, dass der Chip seine Echtheit selbsttätig nachweist. Der Prozess wird im Folgenden unter Bezugnahme auf 1 bis 6 näher beschrieben.
  • 1a zeigt eine beispielhafte Umsetzung 100 des Verfahrens für den Selbstechtheitsnachweis mit einer chipspezifischen ID. Die Umsetzung 100 beinhaltet eine Echtheitsnachweiseinheit 102. Die Einheit kann innerhalb eines Chips des Produktes integriert oder auf einer Systemplatine angeordnet sein. Die Echtheitsnachweiseinheit 102 enthält ein Erkennungs- (ID-) Modul 104, ein Selbsttest-Modul 106 und eine chipspezifische Komponente 108. Das ID-Modul 104 enthält eine ID-Abfrageschnittstelle 110, einen ID-Funktionsgenerator 112, einen Speicher 114 und eine Vergleichsschaltung (oder Vergleichseinheit) 116.
  • Das ID-Modul 104 verwendet eine Echtheitsnachweisabfrage, um die Echtheit der chipspezifischen Komponente 108 nachzuweisen. Bei der chipspezifischen Komponente 108 kann es sich um eine der für den Chip des Produkts verwendeten Komponenten handeln. Die chipspezifische Komponente ist dem Chip zugehörig und enthält ein chipspezifisches Merkmal 120. Gemäß einem Beispiel besteht das chipspezifische Merkmal 120 aus einer Matrix von Werten.
  • Die durch die OEM-Datenbank (d.h. den Server) gelieferte Echtheitsnachweisabfrage 130 stellt die Domänendaten bereit, die zum Erzeugen der chipspezifischen ID (oder des Echtheitsnachweiswertes) verwendet werden. In diesem Fall handelt es sich bei der Echtheitsnachweisabfrage um eine Adressabfrage 132. Die durch die Adressabfrage 132 bereitgestellten Domänendaten werden in das Selbsttest-Modul 106 eingegeben, um die Domänenadresse zu erzeugen und auf eine bestimmte Adressdomäne in der chipspezifischen Komponente, vorzugsweise im DRAM 108, zuzugreifen.
  • 1b zeigt die Einzelheiten des DRAM 108. Das Array besteht aus einer Vielzahl von 1-Transistor/1-Kondensator- (1T1C-) Zellen 150, die durch eine Wortleitung WL und eine Bitleitung angesteuert werden. In jede 1T1C-Zelle in einem Bereich des Arrays, der durch die in den Kondensatoren gespeicherte Ladung dargestellt ist, wird eine 1 geschrieben. Nach einer Pause wird jede Zelle durch einen Leseverstärker SA 151 gelesen und der Ausgangswert des SA an das BIST 106 ausgegeben. Wenn die Ladung noch nicht bis zu einer logischen Null abgeflossen ist, ist der Ausgangswert des SA gleich 1. Wenn die Ladung bis zu einer logischen Null abgeflossen ist, ist der Ausgangswert des SA gleich 0. Anstatt die Zeit der Haltepause abzustimmen, kann die VWL als abstimmbarer Eingabeparameter für das Array verwendet werden, um die Anzahl der Nullen und Einsen vom SA zu steuern, da diese den Ladungsabfluss von der 1T1C-Zelle der Einheit steuert. Eine Erhöhung der VWL (Wortleitungsspannung) bewirkt eine erhöhte Anzahl von Bitfehlern im Speicher, ohne die Pausenzeit zu verlängern, was zu einer kürzen Zeitspanne für die ID-Erzeugung führt.
  • 2 zeigt ein Blockschaltbild 200 eines beispielhaften Selbsttest-Moduls (oder BIST) 106 in 1. Das gezeigte BIST 200 (oder 106 in 1) enthält einen Adressgenerator 204, einen Datenmustergenerator 206, einen VWL-Generator 208, eine Datenvergleichsschaltung 210, einen Fehlerzähler 212 und ein Fehlerregister 214.
  • Das BIST 106 führt die Funktion des Erzeugens der Domänenadresse und des Datenmusters zum Testen der dem chipspezifischen Merkmal zugehörigen chipspezifischen Komponente aus, vorzugsweise im DRAM 108. Die Adressabfrage 132 wird dem Adressgenerator 204 zugeführt. Der Adressgenerator verwendet die Adressabfrage 132, um die Domänenadresse (oder physische Adresse) 222 des DRAM 108, oder genauer gesagt, die Adresse zum Zugreifen auf die entsprechenden 1T1C-Zellen 150 zu erzeugen.
  • Der Fehlerzähler 212 zählt die Anzahl der Fehler, um zu prüfen, ob diese gleich der angegebenen Anzahl ist. Wenn dies nicht der Fall ist, ändert der VWL-Generator 208 die VWL, um mehr Fehler zu erzeugen, bis die geforderte Anzahl von Fehlern erreicht worden ist. Gemäß einem Beispiel kann der Grenzwert der geforderten Anzahl von Fehlern auf den angeforderten Domänen eingestellt werden. Gemäß einem anderen Beispiel kann der Grenzwert für den gesamten Speicher eingestellt werden. Sobald die geforderte Anzahl von Fehlern erzeugt wird, wird ein Vektormuster in dem Fehlerregister 214 erzeugt, das den Fehlern der angeforderten Domäne entspricht, und an den ID-Funktionsgenerator 112 (1) gesendet.
  • Wiederum Bezug nehmend auf 1 erzeugt der ID-Funktionsgenerator 112 einen ersten Echtheitsnachweiswert 122 für die durch den Server in der Echtheitsnachweisabfrage 130 (d.h. der Adressabfrage 132) angegebene Funktion. Der ID-Funktionsgenerator 112 führt die angegebene Funktion aus. Zum Beispiel kann es sich bei der Funktion um ein bitweises ODER mit allen Fehlerdaten der Domäne (chipspezifisches Merkmal 120) handeln, um den ersten Echtheitsnachweiswert 122 zu erzeugen. Der erste Echtheitsnachweiswert 122 wird in dem Speicher 114 (eFUSE) gespeichert, der in der Echtheitsnachweisabfrage 130 angegeben ist. Bei eFUSE handelt es sich um eine durch International Business Machines Corporation entwickelte Datenverarbeitungstechnologie, die eine dynamische Neuprogrammierung von Computer-Chips in Echtzeit ermöglicht. Für ein und denselben Chip können mehrere solche Echtheitsnachweiswerte erzeugt und in eFUSE 114 gespeichert werden.
  • Während des Echtheitsnachweises gibt die durch die OEM-Datenbank (d.h. den Server) bereitgestellte Echtheitsnachweisabfrage 130 wie oben erwähnt die Domänenadressen an. In diesem Fall enthält die Echtheitsnachweisabfrage eine ID-Funktionsabfrage 134 oder Speicherabfrage 136. Wie oben dargestellt, wird unter Verwendung der angegebenen ID-Funktion und der durch den DRAM 108 erzeugten Bitfehler von den Domänen ein zweiter Echtheitsnachweiswert 124 erzeugt.
  • 3 zeigt ein Blockschaltbild 300 eines beispielhaften ID-Funktionsgenerators 112. Der ID-Funktionsgenerator dient zum Erzeugen des (in 3 nicht gezeigten) 1. Echtheitsnachweiswertes 122 und des 2. Echtheitsnachweiswertes 124. Der ID-Funktionsgenerator 112 kann aus verschiedenen Funktionen wie beispielsweise ODER, exklusives ODER, Bit-Schiebeoperator (Shifter) und dergleichen bestehen. Diese Funktionen verarbeiten die Domänen-IDs (d.h. das chipspezifische Merkmal 120) von all den durch das BIST 106 (2) erzeugten Domänen. Die zu verwendende ID-Funktion wird durch die ID-Funktionsabfrage 134 aus der durch die OEM-Datenbank (d.h. den Server) bereitgestellten Echtheitsnachweisabfrage angegeben. Die ID ist in einem Rückmelderegister (Register 310) gespeichert, während es je nach Funktion verarbeitet wird. Wenn all die durch die Echtheitsnachweisabfrage ermittelten Domänen verarbeitet worden sind, wird die in dem Register gespeicherte ID entweder zum Speichern im Speicher 114 (1) (als 1. Echtheitsnachweiswert 122) oder zum Vergleichen (als 2. Echtheitsnachweiswert 124) mit dem 1. Echtheitsnachweiswert 122 gesendet, um die Echtheit des Chips nachzuweisen. 3 zeigt, wie der 2. Echtheitsnachweiswert 124 erzeugt wird.
  • Wiederum Bezug nehmend auf 1 wird der erste Echtheitsnachweiswert 122 mit dem zweiten Echtheitsnachweiswert 124 verglichen. Auf der Grundlage der Ergebnisse des Vergleichs kann ein Echtheitsnachweis-Ausgabewert 140 erzeugt werden. Gemäß einem Beispiel kann es sich bei der Vergleichsschaltung 116 um eine Fuzzy-Vergleichseinheit handeln.
  • 4 zeigt ein Blockschaltbild 400 einer beispielhaften Fuzzy-Vergleichseinheit 402. Die Fuzzy-Vergleichseinheit kann für die Vergleichsschaltung 116 in 1 verwendet werden. Es ist bekannt, dass es einer chipspezifischen ID (d.h. einem Echtheitsnachweiswert) an einer genauen Reproduzierbarkeit mangelt. Andererseits konnte jedoch gezeigt werden, dass eine ungenaue Mustererkennung für DRAM-Chips geeignet ist. Unter Verwendung eines oberen und eines oberen Schutzstreifens für Bits mit nachgewiesener Echtheit kann die Echtheit des 1. Echtheitsnachweiswertes 122 eindeutig durch den Vergleich mit dem 2. Echtheitsnachweiswert 124 nachgewiesen werden.
  • Die Fuzzy-Vergleichseinheit 402 vergleicht den 1. Echtheitsnachweiswert 122 (d.h. die im eFUSE aufgezeichnete ID) mit dem 2. Echtheitsnachweiswert 124 (d.h. mit der erzeugten Chip-ID). Der Vergleich kann als einfaches exklusives ODER oder UND der einzelnen Bits umgesetzt werden. Ein Zähler 404 zählt die Anzahl der Übereinstimmungen. Die Fuzzy-Vergleichseinheit 402 kann eine bestimmte Anzahl von Übereinstimmungen erfassen, um die Änderung der erzeugten Echtheitsnachweiswerte nachzuweisen. Wenn die Anzahl der Übereinstimmungen kleiner als ein vordefinierter Fuzzy-Schwellenwert 406 ist, gibt die Fuzzy-Vergleichseinheit 402 eine Nichtübereinstimmung zurück, um anzuzeigen, dass der Vergleich des 1. Echtheitsnachweiswertes 122 mit dem 2. Echtheitsnachweiswert 124 fehlgeschlagen ist.
  • Ein Ansatz mit einem Abruf-Antwort-Paar stellt ein Mittel zum Selbstechtheitsnachweis bereit, jedoch ist dieser Ansatz anfällig gegenüber Angriffen durch Dritte; wenn ein Außenstehender das Ergebnis der lokalen Übereinstimmung abfängt, das vom Chip an die OEM-Datenbank (d.h. den Server) zurückgesendet wurde, kann dieser einfach zwischen Ja oder Nein unterscheiden, weil es nur zwei Ergebnisse gibt.
  • Ein sicheres Erkennen kann durch Erzeugen mehrerer Abruf-Antwort-Paare erreicht werden. Außerdem müssen bei jedem Echtheitsnachweisschritt mehrere Abfragen bereitgestellt werden, sodass aus den Übereinstimmungen der lokalen Antworten eine Zeichenfolge von Ergebnissen erzeugt wird. Um triviale Ergebniszeichenfolgen von J oder N zu vermeiden, müssen die Fragen außerdem eine Kombination von wahren und falschen Abfragen enthalten, die bei jeder Echtheitsnachweisabfrage von den Abfragen in der Datenbank nach dem Zufallsprinzip geordnet werden können, da es Schutzbänder gibt, die eine vernachlässigbar kleine Anzahl von Kollisionen von Abfragen und Antworten garantieren, die zu verschiedenen Paaren gehören. Die Zahlenfolge von Einsen (J) und Nullen (N) kann zu einer Bitzeichenfolge führen, die nach dem Vergleichen der chipspezifischen IDs erzeugt wurde. Die Bitzeichenfolge weist von Seiten des OEM einen bestimmten Erwartungswert auf und muss reproduzierbar sein. Eine solche Zeichenfolge kann zur Erhöhung der Sicherheit unter Verwendung einer unidirektionalen (irreversiblen) Funktion als Hashwert verschlüsselt werden, und wenn die Ergebnisse der Hashverschlüsselung auf Seiten des OEM und auf Seiten des Kunden übereinstimmen, hat der Chip seine Echtheit mit Sicherheit nachgewiesen. Der durch die OEM-Datenbank für jede Abfrage erzeugte erwartete Ausgabewert muss mit dem Echtheitsnachweis-Ausgabewert von der Echtheitsnachweiseinheit übereinstimmen, damit letztlich die Echtheit des Chips bestätigt wird.
  • 5 zeigt den Ablaufplan 500 eines Verfahrens zum Bereitstellen eines Echtheitsnachweisdienstes eines. In Schritt S1 wird das chipspezifische Merkmal durch das Selbsttest-Modul abgerufen. In Schritt S2 wird das chipspezifische Merkmal durch das Erkennungs- (ID-) Modul empfangen. In Schritt S3 wird durch das Erkennungsmodul ein erster Echtheitsnachweiswert erzeugt. In Schritt S4 wird der erste Echtheitsnachweiswert in einem Speicher gespeichert. In Schritt S5 wird durch das Selbsttest-Modul der zweite Echtheitsnachweiswert erzeugt. In Schritt S6 werden die Werte durch eine Vergleichsschaltung miteinander verglichen.
  • Es ist einsichtig, dass der beispielhafte Ablaufplan 500 von 5 des Verfahrens eine mögliche Realisierung eines Ablaufplans zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips darstellt und innerhalb des Schutzumfangs der Erfindung auch andere Ablaufpläne möglich sind. Der Ablaufplan veranschaulicht die Architektur, Funktionalität und Arbeitsweise von möglichen Realisierungen von Systemen, Verfahren und Computerprogrammprodukten gemäß verschiedenen Realisierungen der vorliegenden Erfindung, wobei zu beachten ist, dass gemäß bestimmten alternativen Ausführungsarten die in den Blöcken angegebenen Funktionen in einer von in 5 abweichenden Reihenfolge vorkommen können. Zum Beispiel können zwei nacheinander gezeigte Blöcke in Wirklichkeit im Wesentlichen gleichzeitig ausgeführt werden.
  • 6 zeigt das System 600, das den Ablauf des Echtheitsnachweises zwischen der Datenbank 610 und der Echtheitsnachweiseinheit 102 steuert. Die Datenbank 610 fordert einen Echtheitsnachweis von der Echtheitsnachweiseinheit 102 an, die ihrerseits ein chipspezifisches Merkmal an die Datenbank zurücksendet. Dann erzeugt die Datenbank auf der Grundlage des Wertes des chipspezifischen Merkmals eine Echtheitsnachweisabfrage oder eine Zeichenfolge von Echtheitsnachweisabfragen. Die Echtheitsnachweiseinheit gibt einen Echtheitsnachweis-Ausgabewert oder eine Zeichenfolge von Echtheitsnachweis-Ausgabewerten an die Datenbank zurück. Zum Schluss bestätigt die Datenbank die Zeichenfolge von Echtheitsnachweis-Ausgabewerten von der Echtheitsnachweiseinheit 102 und erzeugt ein Echtheitsnachweis-Ausgabeergebnis. Genauer gesagt, der Bestätigungsprozess enthält mindestens einen Echtheitsnachweis-Ausgabewert von der Echtheitsnachweiseinheit, der einer Übereinstimmung zwischen dem 1. Echtheitsnachweiswert und dem 2. Echtheitsnachweiswert in 1 entspricht, und vorzugsweise entspricht mindestens ein Echtheitsnachweis-Ausgabewert einer Nichtübereinstimmung zwischen den beiden.
  • Ein sicherer Selbstechtheitsnachweis ergibt sich, indem dieser Ansatz auf eine Folge nach dem Zufallsprinzip angeordneter Abfragen erweitert wird, wobei von einigen wenigen dieser Abfragen erwartet wird, dass sie zu (mindestens) einer (um eine triviale Antwort zu vermeiden) korrekten lokalen Übereinstimmung führen. Die neue Bitzeichenfolge, die sich aus all den falschen (0) und positiven (1) Übereinstimmungen zusammensetzt, ist einzigartig und genau reproduzierbar. Dies ist analog zu einem Lügendetektortest mit einem insgeheim bekannten Satz von absoluten Wahrheiten. Die Fragen/Abfragen und Antworten/Reaktionen verfügen über eine nur dem OEM bekannte Wahrheitstabelle, und für jede Antwort gibt es nur zwei Ergebnisse (falsch-0 oder positiv-1). Der Chip selbst verfügt über keinerlei entscheidende Daten, welche die Echtheit der lokal im Speicher gespeicherten lokalen chipspezifischen Daten bestätigen. Bei diesen entscheidenden Daten, die der OEM in einer Datenbank gespeichert hat, handelt es sich vorzugsweise um die physischen Adressen der Gruppe von Bits, denen die chipspezifische Signatur eigen ist, die mit einem Satz von Testbedingungen kombiniert werden kann, beispielsweise Chip-Spannungen, zu denen gegebenenfalls die VWL gehören kann, und/oder Chip-Temperaturen, die gegebenenfalls steuerbar sein können. Ein Fälscher, der die nichtflüchtige Komponente kopiert, hat nur eine vernachlässigbar kleine Chance, einen Chip zu erzeugen, dessen Echtheit erfolgreich bestätigt werden kann, da entscheidende Daten fehlen und die chipspezifische Speichersignatur nicht imitierbar ist.
  • Insgesamt werden durch dieses Verfahren und die zugehörigen Schaltungen sichere reproduzierbare Zufallszeichenfolgen erzeugt, die für jeden Chip einzigartig sind und von einer chipspezifischen ID abgeleitet werden, die nicht unbedingt genau reproduzierbar zu sein braucht. Die resultierenden Zeichenfolgen, die bei jedem Echtheitsnachweis nach dem Zufallsprinzip geordnet sein können, sind mit Hash-Algorithmen kompatibel, was zu einer erhöhen Sicherheit führt.
  • Die obige Beschreibung verschiedener Aspekte der Erfindung ist zum Zweck der Veranschaulichung und Beschreibung dargelegt worden. Sie erhebt nicht den Anspruch auf Vollständigkeit oder auf Beschränkung der Erfindung genau auf die offenbarte Form, sodass offensichtlich viele Änderungen und Varianten möglich sind. Solche Änderungen und Varianten, die dem Fachmann offensichtlich sein können, sollen innerhalb des durch die beiliegenden Ansprüche definierten Schutzumfangs liegen.

Claims (8)

  1. System zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips, wobei das System aufweist: eine Echtheitsnachweiseinheit, die ein Erkennungs-Modul, ein Selbsttest-Modul und eine chipspezifische Komponente aufweist, die für jeden Chip einzigartig ist und sich aus einer Schwankungsbreite bei der Fertigung ergibt, wobei die chipspezifische Komponente einem Chip zugehörig ist und ein chipspezifisches Merkmal aufweist, wobei das chipspezifische Merkmal eine Matrix von Werten aufweist, die chipspezifische Eigenschaften repräsentieren, und es sich bei einer Teilmenge der Matrix von Werten um eine Teilmenge in Form des chipspezifischen Merkmals handelt; wobei das Selbsttest-Modul so konfiguriert ist, dass es das chipspezifische Merkmal abruft und dieses an das Erkennungs-Modul übermittelt; wobei das Erkennungs-Modul ferner so konfiguriert ist, dass es das chipspezifische Merkmal empfängt, unter Verwendung des chipspezifischen Merkmals einen ersten Echtheitsnachweiswert erzeugt und diesen in einem Speicher speichert; wobei das Selbsttest-Modul ferner so konfiguriert ist, dass es unter Verwendung einer Echtheitsnachweisabfrage einen zweiten Echtheitsnachweiswert erzeugt, wobei die Echtheitsnachweisabfrage ferner für jeden Matrixwert innerhalb der Teilmenge in Form des chipspezifischen Merkmals eine Adresse aufweist; wobei das Erkennungs-Modul ferner eine Vergleichsschaltung aufweist, die so konfiguriert ist, dass sie den ersten Echtheitsnachweiswert mit dem zweiten Echtheitsnachweiswert vergleicht; und wobei die Vergleichsschaltung ferner so konfiguriert ist, dass sie auf der Grundlage der Ergebnisse des Vergleichs des ersten Echtheitsnachweiswertes mit dem zweiten Echtheitsnachweiswert einen Echtheitsnachweis-Ausgabewert erzeugt.
  2. System nach Anspruch 1, wobei die Echtheitsnachweiseinheit in den Chip integriert oder die Echtheitsnachweiseinheit und der Chip gemeinsam auf einer Leiterplatte angeordnet sind.
  3. System nach Anspruch 1, das ferner eine Datenbank aufweist, die so konfiguriert ist, dass sie die Echtheitsnachweisabfrage steuert und die Echtheitsnachweisabfrage und ein chipspezifisches Merkmal der Echtheitsnachweiseinheit speichert, wobei das chipspezifische Merkmal der chipspezifischen Komponente zugehörig ist.
  4. System nach Anspruch 3, wobei die Datenbank eine Folge von Echtheitsnachweis-Ausgabewerten von der Echtheitsnachweiseinheit bestätigt und ein Echtheitsnachweis-Ausgabeergebnis erzeugt.
  5. System nach Anspruch 4, wobei der Bestätigungsprozess mindestens einen Echtheitsnachweis-Ausgabewert von der Echtheitsnachweiseinheit, der einer Übereinstimmung zwischen dem 1. Echtheitsnachweiswert und dem 2. Echtheitsnachweiswert entspricht, und mindestens einen Echtheitsnachweis-Ausgabewert beinhaltet, der einer Nichtübereinstimmung zwischen den beiden entspricht.
  6. System nach Anspruch 1, wobei die Echtheitsnachweisabfrage eine Erkennungs- (ID-) Abfrage und/oder eine Speicherabfrage aufweist.
  7. Verfahren zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips, wobei das Verfahren aufweist: Abrufen eines chipspezifischen Merkmals durch ein Selbsttest-Modul, wobei das chipspezifische Merkmal von einer chipspezifischen Komponente abgeleitet ist, die für jeden Chip einzigartig ist und sich aus einer Schwankungsbreite bei der Fertigung ergibt, und das chipspezifische Merkmal einem Chip zugehörig ist, wobei das chipspezifische Merkmal eine Matrix von Werten aufweist, die chipspezifische Eigenschaften repräsentieren, und es sich bei einer Teilmenge der Matrix von Werten um eine Teilmenge in Form des chipspezifischen Merkmals handelt; Empfangen des chipspezifischen Merkmals durch ein Erkennungs-Modul; Erzeugen eines ersten Echtheitsnachweiswertes unter Verwendung des chipspezifischen Merkmals durch das Erkennungs-Modul; Speichern des ersten Echtheitsnachweiswertes in einem Speicher; Erzeugen eines zweiten Echtheitsnachweiswertes durch das Selbsttest-Modul unter Verwendung einer Echtheitsnachweisabfrage, wobei die Echtheitsnachweisabfrage ferner für jeden Matrixwert innerhalb der Teilmenge in Form des chipspezifischen Merkmals eine Adresse aufweist; Vergleichen des ersten Echtheitsnachweiswertes mit dem zweiten Echtheitsnachweiswert durch eine Vergleichsschaltung; und Erzeugen eines Echtheitsnachweis-Ausgabewertes durch die Vergleichsschaltung auf der Grundlage der Ergebnisse des Vergleichs des ersten Echtheitsnachweiswertes mit dem zweiten Echtheitsnachweiswert.
  8. Verfahren zum Einrichten eines Systems zum Bereitstellen eines Echtheitsnachweisdienstes eines Chips, wobei das System aufweist: Bereitstellen eines Echtheitsnachweisdienstes, der ein Erkennungs-Modul, ein Selbsttest-Modul und eine chipspezifische Komponente aufweist, die für jeden Chip einzigartig ist und sich aus einer Schwankungsbreite bei der Fertigung ergibt, wobei die chipspezifische Komponente einem Chip zugehörig ist und ein chipspezifisches Merkmal aufweist, wobei das chipspezifische Merkmal eine Matrix von Werten aufweist, die chipspezifische Eigenschaften repräsentieren, und es sich bei einer Teilmenge der Matrix von Werten um eine Teilmenge in Form des chipspezifischen Merkmals handelt; wobei das Selbsttest-Modul so konfiguriert ist, dass es das chipspezifische Merkmal abruft und das chipspezifische Merkmal an das Erkennungs-Modul übermittelt; wobei das Erkennungs-Modul ferner so konfiguriert ist, dass es das chipspezifische Merkmal empfängt, unter Verwendung des chipspezifischen Merkmals einen ersten Echtheitsnachweiswert erzeugt und diesen in einem Speicher speichert; wobei das Selbsttest-Modul ferner so konfiguriert ist, dass es unter Verwendung einer Echtheitsnachweisabfrage einen zweiten Echtheitsnachweiswert erzeugt, wobei die Echtheitsnachweisabfrage ferner für jeden Matrixwert innerhalb der Teilmenge in Form des chipspezifischen Merkmals eine Adresse aufweist; wobei das Erkennungs-Modul ferner eine Vergleichsschaltung aufweist, die so konfiguriert ist, dass sie den ersten Echtheitsnachweiswert mit dem zweiten Echtheitsnachweiswert vergleicht; und wobei die Vergleichsschaltung ferner so konfiguriert ist, dass sie auf der Grundlage der Ergebnisse des Vergleichs des ersten Echtheitsnachweiswertes mit dem zweiten Echtheitsnachweiswert einen Echtheitsnachweis-Ausgabewert erzeugt.
DE102013224104.6A 2012-12-07 2013-11-26 System und verfahren zum bereitstellen eines echtheitsnachweisdienstes eines chips Active DE102013224104B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/707,964 2012-12-07
US13/707,964 US9038133B2 (en) 2012-12-07 2012-12-07 Self-authenticating of chip based on intrinsic features

Publications (2)

Publication Number Publication Date
DE102013224104A1 DE102013224104A1 (de) 2014-06-12
DE102013224104B4 true DE102013224104B4 (de) 2019-02-07

Family

ID=49883851

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102013224104.6A Active DE102013224104B4 (de) 2012-12-07 2013-11-26 System und verfahren zum bereitstellen eines echtheitsnachweisdienstes eines chips

Country Status (4)

Country Link
US (5) US9038133B2 (de)
CN (1) CN103870742B (de)
DE (1) DE102013224104B4 (de)
GB (1) GB2509823B (de)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6063679B2 (ja) * 2012-09-10 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置
US9038133B2 (en) 2012-12-07 2015-05-19 International Business Machines Corporation Self-authenticating of chip based on intrinsic features
JP6224401B2 (ja) * 2013-10-04 2017-11-01 ルネサスエレクトロニクス株式会社 半導体メモリ
US20150121054A1 (en) * 2013-10-31 2015-04-30 Advanced Micro Devices, Inc. Platform Secure Boot
US9970986B2 (en) * 2014-03-11 2018-05-15 Cryptography Research, Inc. Integrated circuit authentication
US9590983B2 (en) 2014-04-09 2017-03-07 Cardex Systems Inc. Self-authenticating chips
US10432409B2 (en) 2014-05-05 2019-10-01 Analog Devices, Inc. Authentication system and device including physical unclonable function and threshold cryptography
US9672342B2 (en) * 2014-05-05 2017-06-06 Analog Devices, Inc. System and device binding metadata with hardware intrinsic properties
KR102304927B1 (ko) * 2014-06-13 2021-09-24 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 메모리 시스템의 동작 방법
JP2016111446A (ja) * 2014-12-03 2016-06-20 株式会社メガチップス メモリコントローラ、メモリコントローラの制御方法及びメモリシステム
JP6430847B2 (ja) * 2015-02-05 2018-11-28 株式会社メガチップス 半導体記憶装置
US9940486B2 (en) * 2015-02-23 2018-04-10 Cisco Technology, Inc. Detection of hardware tampering
JP2017028354A (ja) * 2015-07-16 2017-02-02 渡辺　浩志 電子装置ネットワーク及びチップ認証方式
US10142335B2 (en) * 2015-12-18 2018-11-27 International Business Machines Corporation Dynamic intrinsic chip identification
CN107038130B (zh) * 2016-02-03 2024-05-28 渡边有希子 半导体装置以及半导体晶片的认证方法
WO2017182348A1 (en) * 2016-04-21 2017-10-26 Philips Lighting Holding B.V. Systems and methods for authenticating wireless modules
US10592698B2 (en) * 2017-03-01 2020-03-17 International Business Machines Corporation Analog-based multiple-bit chip security
US10425235B2 (en) 2017-06-02 2019-09-24 Analog Devices, Inc. Device and system with global tamper resistance
US10958452B2 (en) 2017-06-06 2021-03-23 Analog Devices, Inc. System and device including reconfigurable physical unclonable functions and threshold cryptography
US10985922B2 (en) * 2017-09-29 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Device with self-authentication
WO2020004494A1 (ja) * 2018-06-26 2020-01-02 日本通信株式会社 オンラインサービス提供システム、ｉｃチップ、アプリケーションプログラム
CN109299622B (zh) * 2018-08-31 2021-11-09 东南大学 一种dram puf测试系统及其dram puf提取方法
US11711202B2 (en) 2019-05-29 2023-07-25 International Business Machines Corporation Committing data to blockchain based on approximate hash verification
US11429738B2 (en) 2019-05-29 2022-08-30 International Business Machines Corporation Blockchain endorsement with approximate hash verification
US11539527B2 (en) 2019-05-29 2022-12-27 International Business Machines Corporation Peer node recovery via approximate hash verification
US11570002B2 (en) 2019-05-29 2023-01-31 International Business Machines Corporation Reduced-step blockchain verification of media file
US11516000B2 (en) 2019-05-29 2022-11-29 International Business Machines Corporation Approximate hash verification of unused blockchain output
CN110557279A (zh) * 2019-07-30 2019-12-10 惠州Tcl移动通信有限公司 一种智能终端的射频功放器的配置方法
US11917088B2 (en) * 2020-09-21 2024-02-27 International Business Machines Corporation Integrating device identity into a permissioning framework of a blockchain

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040060017A1 (en) 2002-09-24 2004-03-25 Salem Abdennadher On-chip testing of integrated circuits
US20080279373A1 (en) 2007-05-11 2008-11-13 Validity Sensors, Inc. Method and System for Electronically Securing an Electronic Device Using Physically Unclonable Functions
US20090083833A1 (en) 2007-09-19 2009-03-26 Verayo, Inc. Authentication with physical unclonable functions
US20090158445A1 (en) 2007-12-14 2009-06-18 Kevin Dewar Security Circuit for Power Up
US20100287374A1 (en) 2009-03-09 2010-11-11 The Regents Of The University Of Michigan Protecting Hardware Circuit Design by Secret Sharing
EP2302555A2 (de) 2002-04-16 2011-03-30 Massachusetts Institute of Technology Fehlerkorrektur

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2009921A (en) 1935-07-30 Air cooling and washing device
US5157664A (en) * 1989-09-21 1992-10-20 Texas Instruments Incorporated Tester for semiconductor memory devices
WO1997007463A1 (en) * 1995-08-11 1997-02-27 International Business Machines Corporation Method for verifying the configuration of a computer system
US7246098B1 (en) * 1997-07-15 2007-07-17 Silverbrook Research Pty Ltd Consumable authentication protocol and system
US7895443B2 (en) * 2002-11-05 2011-02-22 Safenet, Inc. Secure authentication using hardware token and computer fingerprint
KR100603198B1 (ko) * 2004-05-28 2006-07-24 삼성전자주식회사 알에프 칩을 이용한 인증 시스템 및 방법
US7228479B2 (en) * 2004-09-01 2007-06-05 Syntest Technologies, Inc. IEEE Std. 1149.4 compatible analog BIST methodology
JP4524176B2 (ja) * 2004-12-17 2010-08-11 パナソニック株式会社 電子デバイスの製造方法
CN101213786A (zh) 2005-07-07 2008-07-02 皇家飞利浦电子股份有限公司 检验对象真伪的方法、设备和系统
CN101243513A (zh) 2005-08-23 2008-08-13 皇家飞利浦电子股份有限公司 使用物理单向函数的信息载体鉴别
DE602006005957D1 (de) 2005-11-29 2009-05-07 Koninkl Philips Electronics Nv Physisches verteilen von geheimnissen und beweisen der nähe unter verwendung von pufs
CN101422015A (zh) 2006-04-11 2009-04-29 皇家飞利浦电子股份有限公司 无需数据库的噪声低功率puf认证
CN101682612B (zh) * 2007-04-12 2013-02-06 本质Id有限责任公司 受控的功能激活
US9767319B2 (en) * 2007-04-17 2017-09-19 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and apparatus of secure authentication for system on chip (SoC)
ATE492854T1 (de) 2007-06-14 2011-01-15 Intrinsic Id Bv Vorrichtung und verfahren zur bereitstellung von authentifizierungsdaten
EP2191410B1 (de) 2007-08-22 2014-10-08 Intrinsic ID B.V. Identifizierung von vorrichtungen mit physikalisch unklonbaren funktionen
US8887307B2 (en) * 2007-10-12 2014-11-11 Broadcom Corporation Method and system for using location information acquired from GPS for secure authentication
US8966660B2 (en) * 2008-08-07 2015-02-24 William Marsh Rice University Methods and systems of digital rights management for integrated circuits
TWI498827B (zh) 2008-11-21 2015-09-01 Verayo Inc 非連網射頻辨識裝置物理不可複製功能之鑑認技術
EP2237183B1 (de) 2009-03-31 2013-05-15 Technische Universität München Verfahren für Sicherheitszwecke
EP2251813A1 (de) * 2009-05-13 2010-11-17 Nagravision S.A. Verfahren zur Authentifizierung des Zugangs auf einen gesicherten Chip in einer Testvorrichtung
EP2253966B1 (de) * 2009-05-18 2014-04-30 Dialog Semiconductor GmbH Selbstanpassung und Selbsttest von On-Chip-Werten
US7898283B1 (en) * 2009-08-31 2011-03-01 Farinaz Koushanfar Lightweight secure physically unclonable functions
JP5377667B2 (ja) 2010-01-15 2013-12-25 三菱電機株式会社 ビット列生成装置及びビット列生成方法
US8667265B1 (en) * 2010-07-28 2014-03-04 Sandia Corporation Hardware device binding and mutual authentication
JP5354611B2 (ja) 2010-07-29 2013-11-27 独立行政法人産業技術総合研究所 電子回路部品の真贋判定方法
DE102010047186B4 (de) 2010-09-30 2021-03-25 Infineon Technologies Ag Verfahren zum Unterstützen einer Bindung eines Chips an ein elektronisches Gerät und Chip bzw. elektronisches Gerät hierfür
US8694778B2 (en) 2010-11-19 2014-04-08 Nxp B.V. Enrollment of physically unclonable functions
US20120183135A1 (en) 2011-01-19 2012-07-19 Verayo, Inc. Reliable puf value generation by pattern matching
WO2012122994A1 (en) * 2011-03-11 2012-09-20 Kreft Heinz Off-line transfer of electronic tokens between peer-devices
US9081991B2 (en) 2011-03-23 2015-07-14 Polytechnic Institute Of New York University Ring oscillator based design-for-trust
US10110380B2 (en) * 2011-03-28 2018-10-23 Nxp B.V. Secure dynamic on chip key programming
US8590010B2 (en) * 2011-11-22 2013-11-19 International Business Machines Corporation Retention based intrinsic fingerprint identification featuring a fuzzy algorithm and a dynamic key
US20130147511A1 (en) * 2011-12-07 2013-06-13 Patrick Koeberl Offline Device Authentication and Anti-Counterfeiting Using Physically Unclonable Functions
US20130187764A1 (en) * 2012-01-20 2013-07-25 Alien Technology Corporation Dynamic analog authentication
US8950008B2 (en) * 2012-07-30 2015-02-03 International Business Machines Corporation Undiscoverable physical chip identification
US9202040B2 (en) * 2012-10-10 2015-12-01 Globalfoundries Inc. Chip authentication using multi-domain intrinsic identifiers
US9279856B2 (en) * 2012-10-22 2016-03-08 Infineon Technologies Ag Die, chip, method for driving a die or a chip and method for manufacturing a die or a chip
US9038133B2 (en) 2012-12-07 2015-05-19 International Business Machines Corporation Self-authenticating of chip based on intrinsic features
JP6071930B2 (ja) * 2014-03-14 2017-02-01 株式会社東芝 半導体集積回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2302555A2 (de) 2002-04-16 2011-03-30 Massachusetts Institute of Technology Fehlerkorrektur
US20040060017A1 (en) 2002-09-24 2004-03-25 Salem Abdennadher On-chip testing of integrated circuits
US20080279373A1 (en) 2007-05-11 2008-11-13 Validity Sensors, Inc. Method and System for Electronically Securing an Electronic Device Using Physically Unclonable Functions
US20090083833A1 (en) 2007-09-19 2009-03-26 Verayo, Inc. Authentication with physical unclonable functions
US20090158445A1 (en) 2007-12-14 2009-06-18 Kevin Dewar Security Circuit for Power Up
US20100287374A1 (en) 2009-03-09 2010-11-11 The Regents Of The University Of Michigan Protecting Hardware Circuit Design by Secret Sharing

Also Published As

Publication number Publication date
US20200074051A1 (en) 2020-03-05
US9038133B2 (en) 2015-05-19
US10657231B2 (en) 2020-05-19
US20150186639A1 (en) 2015-07-02
CN103870742B (zh) 2017-03-22
US20190155999A1 (en) 2019-05-23
US10262119B2 (en) 2019-04-16
US20170220784A1 (en) 2017-08-03
GB2509823B (en) 2015-11-11
GB2509823A (en) 2014-07-16
CN103870742A (zh) 2014-06-18
US11210373B2 (en) 2021-12-28
DE102013224104A1 (de) 2014-06-12
US9690927B2 (en) 2017-06-27
GB201320411D0 (en) 2014-01-01
US20140165141A1 (en) 2014-06-12

Similar Documents

Publication Publication Date Title
DE102013224104B4 (de) System und verfahren zum bereitstellen eines echtheitsnachweisdienstes eines chips
DE112012004439B4 (de) Speichergestützte intrinsische Fingerabdruck-Identifikation mit einem Fuzzy-Algorithmus und einem dynamischen Schlüssel
EP2940620B1 (de) Ableiten eines gerätespezifischen wertes mit hilfe einer unklonbaren funktion
DE3688316T2 (de) Sicherheitssystem zur Gültigkeitsprüfung von Bauteilen.
DE69127965T2 (de) Verteiltes benutzerauthentisierungsprotokoll
DE102013227166B4 (de) Schaltkreiseinheit zur Bereitstellung eines kryptographischen Schlüssels
DE112017006931B4 (de) Sichere Kennungen in QUBIT-Netzwerken
DE10328328A1 (de) Produktschutz-Portal und Verfahren zur Echtheitsprüfung von Produkten
DE102009036179A1 (de) Verfahren zur Ausstellung eines digitalen Zertifikats durch eine Zertifizierungsstelle, Anordnung zur Durchführung des Verfahrens und Rechnersystem einer Zertifizierungsstelle
DE19924628A1 (de) Einrichtung und Verfahren zur biometrischen Authentisierung
EP3696699B1 (de) Sichere und flexible firmwareaktualisierung in elektronischen geräten
DE10026326A1 (de) Verfahren zur kryptografisch prüfbaren Identifikation einer physikalischen Einheit in einem offenen drahtlosen Telekommunikationsnetzwerk
DE102015121626B4 (de) Chaotischer Kreis mit veränderbaren dynamischen Zuständen als sicherer Informationsspeicher
EP2387798B1 (de) Verfahren zur verifikation einer kennzeichnungsschaltung
DE102014210282A1 (de) Erzeugen eines kryptographischen Schlüssels
DE102018212098A1 (de) Verfahren zum Betrieb eines blockchainbasierten Produktschutzsystems und blockchainbasiertes Produktschutzsystem
DE102007034527A1 (de) Verfahren und System zur Kennzeichnung einer Ware als Originalware eines Warenherstellers
DE102013014587B4 (de) Verfahren zum IT-Schutz sicherheitsrelevanter Daten und ihrer Verarbeitung
DE102010045580A1 (de) Schaltungsanordnung und Verfahren zum Betreiben einer Schaltungsanordnung
DE10020563C2 (de) Verfahren zur Erstellung und Überprüfung fälschungssicherer Dokumente
DE112018001249T5 (de) Vorrichtung, system und verfahren für eine integrierte schaltung
WO2017178114A9 (de) Identifizieren eines identitätsträgers
DE102014115736B4 (de) Sicherer Informationsspeicher
DE102016115551A1 (de) Konfigurierbare Sicherheitsmodule
DE102020127853A1 (de) Verfahren zum Personalisieren eines ID-Dokuments, personalisiertes ID-Dokument sowie Verfahren zum Authentifizieren eines personalisierten ID-Dokuments

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R084 Declaration of willingness to licence
R020 Patent grant now final