DE102013008455B4

DE102013008455B4 - System und Verfahren zur Übertragung von Daten über ein Bussystem

Info

Publication number: DE102013008455B4
Application number: DE102013008455.5A
Authority: DE
Inventors: Heimo Hartlieb; Christian Heiling; Michael Hausmann
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2012-05-24
Filing date: 2013-05-17
Publication date: 2024-02-22
Anticipated expiration: 2033-05-18
Also published as: US20190097837A1; US10841128B2; US20130318263A1; DE102013008455A1; US10142124B2; CN103428262A

Abstract

System, welches aufweist:eine Vielzahl von Komponenten (1a-1d), die in einer Kettenstruktur verbunden sind, wobei eine erste Komponente (1a) der Vielzahl von Komponenten (1a-1d) mit einer zweiten Komponente (1b) der Vielzahl von Komponenten (1a-1d) über einen ersten Bus (2a) eines Bussystems verbunden ist, und die zweite Komponente (1b) der Vielzahl von Komponenten (1a-1d) mit einer dritten Komponente (1c) der Vielzahl von Komponenten (1a-1d) über einen zweiten Bus (2b) des Bussystems verbunden ist,wobei in einem ersten Modus des Systems (101) eine erste Steuervorrichtung (200) dafür ausgelegt ist, die Vielzahl von Komponenten (1a-1d) zu steuern, und eine zweite Steuervorrichtung (201) dafür ausgelegt ist, keine der Vielzahl von Komponenten (1a-1d) zu steuern,wobei in einem zweiten Modus des Systems (101) die zweite Steuervorrichtung (201) dafür ausgelegt ist, eine erste Teilmenge der Vielzahl von Komponenten (1a-1d) zu steuern, und die erste Steuervorrichtung (200) dafür ausgelegt ist, eine zweite Teilmenge der Vielzahl von Komponenten (1a-1d) zu steuern, wobei sich die erste Teilmenge und die zweite Teilmenge der Vielzahl von Komponenten (1a-1d) gegenseitig ausschließen.

Description

Die Erfindung bezieht sich allgemein auf ein elektrisches oder elektronisches System und insbesondere auf ein System, das einen Bus aufweist, und ein Verfahren zur Übertragung von Daten über ein Bussystem.
In elektrischen oder elektronischen Systemen kommunizieren verschiedene individuelle Systemmodule, zum Beispiel verschiedene elektronische / elektrische Baugruppen, verschiedene elektronische / elektrische Komponenten (Bauteile), zum Beispiel verschiedene Halbleiterbauteile wie etwa integrierte Schaltkreise, etc., verschiedene Teilkomponenten, die in ein und derselben Komponente bzw. in ein und demselben Bauteil oder in ein und demselben integrierten Schaltkreis, etc., vorgesehen sind, über ein Transfermedium wie etwa ein Bussystem.
Ein Bussystem kann eine oder mehrere Transferleitung(en) aufweisen. Bussysteme können gemeinsam von mehreren, insbesondere von zwei oder mehr als zwei Modulen (Bausteinen)/Komponenten (Bauteilen)/Elementen (Bauelementen) eines jeweiligen Systems verwendet werden.
Viele herkömmliche Bussysteme weisen mehrere Teilsysteme auf, zum Beispiel einen Datenbus - der aus einer oder mehreren Datenleitung(en) besteht -, und/oder einen Adressbus - der aus einer oder mehreren Adressleitung(en) besteht -, und/ oder einen Steuerbus - der aus einer oder mehreren Steuerleitung(en) besteht -, und so weiter.
Im Vergleich dazu sind andere Bussysteme von einer viel einfacheren Konstruktion. So weist zum Beispiel ein sogenannter IBCB-Bus (IBCB = Inter Block Communication Bus; Bus zur Kommunikation zwischen Blöcken) im Allgemeinen lediglich zwei Übertragungsleitungen auf, um zwei jeweilige Module/Komponenten/Elemente zu verbinden.
Weitere Beispiele für relativ einfache Bussysteme sind CAN-Busse (CAN = Controller Area Network; Controller-Bereichsnetzwerk), die im Allgemeinen nur zwei oder drei Leitungen aufweisen (z.B. CAN_HIGH, CAN_LOW, und - optional - CAN_GND (Masse)), LIN-Busse (LIN = Local Interconnect Network; lokales Verbindungsnetzwerk), die im Allgemeinen nur eine einzige Übertragungsleitung aufweisen, und so weiter.
In vielen herkömmlichen Systemen, zum Beispiel in Systemen mit einem IBCB-Bus, können verschiedene Module/Komponenten/Elemente in einer kettenartigen Struktur verbunden sein. So kann zum Beispiel eine erste Komponente über zwei IBCB-Übertragungsleitungen mit einer zweiten Komponente verbunden sein, kann die zweite Komponente über zwei IBCB-Übertragungsleitungen mit einer dritten Komponente verbunden sein, kann die dritte Komponente über zwei IBCB-Übertragungsleitungen mit einer vierten Komponente verbunden sein, und so weiter. Folglich kann zum Beispiel eine logische „1“ (oder in entsprechender Weise eine logische „0“) erst von der ersten Komponente zu der zweiten Komponente in der oben genannten Kette von Komponenten übertragen werden, dann von der zweiten Komponente zu der dritten Komponente, dann von der dritten Komponente zu der vierten Komponente, und so weiter.
Außerdem kann ein zentraler Mikroprozessor oder ein zentraler Mikrocontroller vorgesehen sein, der zum Beispiel mit der ersten Komponente in der oben genannten Kette von Komponenten verbunden sein kann, und zwar zum Beispiel über eine SPI (SPI = Serial Peripheral Interface; serielle periphere Schnittstelle) oder über irgendeine andere geeignete Verbindung.
Aber wenn eine der oben genannten IBCB-Übertragungsleitungen nicht funktioniert bzw. arbeitet (z.B. eine Übertragungsleitung zwischen der ersten und zweiten Komponente, oder z.B. eine Übertragungsleitung zwischen der zweiten und dritten Komponente, etc.), dann funktioniert das ganze System nicht mehr.
Die US 6 055 228 A beschreibt ein System mit mehreren Geräten, die mehrere Speicher und zwei Controller umfassen. Das System umfasst außerdem redundante erste und zweite Kommunikationsschleifen derart, dass jedes Geräte über jede der beiden Kommunikationsschleifen auf jedes andere der Geräte zugreifen kann. Jede der beiden Kommunikationsschleifen umfasst mehrere Segmente. Das System umfasst außerdem eine Schleifenisolationsschaltung (Loop Isolation Circuit, LIC), die dazu ausgebildet ist, die Segmente der zweiten Kommunikationsschleife in einem ersten Zustand zu einer Kommunikationsschleife zu verbinden und in einem zweiten Zustand in zwei Schleifen zu unterteilen.
Die US 4 852 043 A Beschreibt ein System mit mehreren Transceivern, die über ein Bussystem, das mehrere Subsysteme aufweist, zu einer Kette verbunden sind.
Es besteht ein Bedarf an verbesserten Systemen und Verfahren zur Übertragung von Daten über ein Bussystem.
Ein Ausführungsbeispiel der Erfindung betrifft ein System gemäß Anspruch 1. Ein weiteres Ausführungsbeispiel der Erfindung betrifft ein Verfahren gemäß Anspruch 10. Ausgestaltungen dieses Systems und dieses Verfahrens sind Gegenstand der jeweiligen Unteransprüche.
Die beigefügten Zeichnungen dienen zum besseren Verständnis der vorliegenden Erfindung. Die Zeichnungen veranschaulichen Ausführungsformen der vorliegenden Erfindung, und zusammen mit der Beschreibung dienen sie dazu, die Prinzipien der Erfindung zu erläutern.

1 veranschaulicht eine schematische Struktur eines herkömmlichen elektronischen / elektrischen Systems, das eine Vielzahl von Modulen/Komponenten/Elementen aufweist, die in einer kettenartigen Struktur über verschiedene Busse verbunden sind; und
2 veranschaulicht eine schematische Struktur eines elektronischen / elektrischen Systems in Übereinstimmung mit einer Ausführungsform der Erfindung, das eine Vielzahl von Modulen/Komponenten/Elementen aufweist, die in einer kettenartigen Struktur über verschiedene Busse verbunden sind.

AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
In der nachfolgenden ausführlichen Beschreibung wird Bezug auf die beigefügten Zeichnungen genommen, die einen Teil davon bilden und in denen durch Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. Es soll klar sein, dass andere Ausführungsformen verwendet werden können und dass strukturelle oder andere Änderungen vorgenommen werden können, ohne dass von dem Schutzumfang der vorliegenden Erfindung abgewichen wird. Die nachfolgende ausführliche Beschreibung soll daher nicht in einem beschränkenden Sinne betrachtet werden, und der Schutzumfang der vorliegenden Erfindung ist durch die angehängten Ansprüche definiert.
1 zeigt eine schematische Darstellung eines herkömmlichen elektronischen / elektrischen Systems 1, das eine Vielzahl von Modulen/Komponenten/Elementen 1a, 1b, 1c, 1d aufweist, die in einer kettenartigen Struktur über verschiedene Busse 2a, 2b, 2c, 2d verbunden sind.
Die Komponenten 1a, 1b, 1c, 1d können zum Beispiel Halbleiterkomponenten wie etwa integrierte Schaltkreise 1a, 1b, 1c, 1d, zum Beispiel jeweilige anwendungsspezifische integrierte Schaltkreise bzw. ASICS (ASIC = application specific integrated circuit), Mikroprozessoren, Mikrocontroller, etc., oder jede andere Art von integriertem Schaltkreis oder jede andere Art von Komponente, die einen integrierten Schaltkreis aufweist, sein oder sie können diese aufweisen. Insbesondere können die Komponenten jeweilige BALI ASICS (BALI = Battery Management for Lithium Ion Cells; Batteriemanagement für Lithium-Ionen-Zellen) 1a, 1b, 1c, 1d, etc. sein oder sie können diese aufweisen.
Das System 1 kann eine relativ hohe Anzahl von Modulen/Komponenten/Elementen 1a, 1b, 1c, 1d aufweisen, z.B. mehr als zwei, insbesondere mehr als fünf oder zehn oder zwanzig Module/Komponenten/Elemente 1a, 1b, 1c, 1d, z.B. mehr als fünf oder zehn oder zwanzig separate integrierte Schaltkreise, die in der oben genannten kettenartigen Struktur über die oben genannten Busse 2a, 2b, 2c, 2d verbunden sind.
Jeder der Busse 2a, 2b, 2c, 2d kann - wie in 1 gezeigt ist - zum Beispiel zwei jeweilige Übertragungsleitungen 12a, 12b aufweisen, über die Daten zum Beispiel in einer differentiellen Form übertragen werden können.
Die Busse 2a, 2b, 2c, 2d können zum Beispiel jeweilige IBCB-Busse (IBCB = Inter Block Communication Bus) sein.
Die oben genannten Busse 2a, 2b, 2c, 2d können zum Beispiel dazu verwendet werden, um Daten, die sich auf eine erfasste elektrische Ladung beziehen, die in jeweiligen Zellen / einem jeweiligen Block von Zellen geladen ist, die bzw. der mit einem jeweiligen integrierten Schaltkreis von den integrierten Schaltkreisen 1a, 1b, 1c, 1d assoziiert sind bzw. ist, - oder jede andere Art von Daten - von dem jeweiligen integrierten Schaltkreis 1a, 1b, 1c, 1d zu einem zentralen Mikroprozessor oder Mikrokontroller 100, z.B. einem jeweiligen sogenannten „Battery Management Supervisor Controller“, und/oder zu anderen integrierten Schaltkreisen von den oben genannten integrierten Schaltkreisen 1a, 1b, 1c, 1d und/oder umgekehrt (z.B. von dem zentralen Mikroprozessor oder Mikrocontroller / Battery Management Supervisor Controller 100 zu den oben genannten integrierten Schaltkreisen 1a, 1b, 1c, 1d) zu übertragen. Der oben genannte zentrale Mikroprozessor oder Mikrocontroller 100 / Battery Management Supervisor Controller kann zum Beispiel mit dem ersten integrierten Schaltkreis 1a in der oben genannten Kette von integrierten Schaltkreisen 1a, 1b, 1c, 1d verbunden sein, zum Beispiel mit einem jeweiligen „Masterknoten“-Schaltkreis 1a. Die Verbindung zwischen dem zentralen Mikroprozessor oder Mikrocontroller 100 und dem „Masterknoten“-Schaltkreis 1a kann zum Beispiel über eine SPI (SPI = Serial Peripheral Interface; serielle periphere Schnittstelle) oder über jede andere geeignete Verbindung erzielt werden.
Der oben erwähnte zentrale Mikroprozessor oder Mikrocontroller 100 / Battery Management Supervisor Controller wiederum kann mit dem Hauptsteuergerät des Fahrzeugs, zum Beispiel über einen jeweiligen CAN-Bus (CAN = Controller Area Network) oder irgendeine andere geeignete Verbindung, verbunden sein.
Jedes bzw. jede der oben genannten Module/Komponenten/ Elemente 1a, 1b, 1c, 1d des Systems 1, zum Beispiel jeder von den oben genannten integrierten Schaltkreisen / ASICS 1a, 1b, 1c, 1d, kann eine erste Schnittstelle (interface, I/F), z.B. eine sogenannte Low-Side-Schnittstelle (LS-Schnittstelle) 11a, eine zweite Schnittstelle (interface, I/F), z.B. eine sogenannte High-Side-Schnittstelle (HS-Schnittstelle) 11b, und - optional - einen Pegelumsetzer (Level Shifter) 13a, 13b, 13c, 13d aufweisen, der zwischen der LS-Schnittstelle 11a und der HS-Schnittstelle 11b angeschlossen ist. Jeder Pegelumsetzer 13a, 13b, 13c, 13d kann mit den jeweiligen zusätzlichen logischen Schaltungen eines jeweiligen integrierten Schaltkreises / ASIC 1a, 1b, 1c, 1d verbunden sein.
Folglich kann ein jeweiliges Datensignal zum Beispiel ausgehend von dem integrierten Schaltkreis / ASIC 1a, d.h. dem „Masterknoten“-Schaltkreis 1a, (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) 11b davon) über den Bus 2a zu dem integrierten Schaltkreis /ASIC 1b (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden. Durch den Pegelumsetzer 13b des integrierten Schaltkreises /ASIC 1b wird das empfangene Datensignal von dem Spannungsbereich des ASIC 1a in den Spannungsbereich des ASIC 1b umgesetzt bzw. an diesen angepasst. Dann kann das spannungsmäßig umgesetzte bzw. angepasste empfangene Datensignal zum Beispiel von dem integrierten Schaltkreis / ASIC 1b (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 2b zu dem integrierten Schaltkreis / ASIC 1c (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden.
Danach wird durch den Pegelumsetzer 13c des integrierten Schaltkreises / ASIC 1c das empfangene Datensignal von dem Spannungsbereich des ASIC 1b in den Spannungsbereich des ASIC 1c umgesetzt. Dann kann das spannungsmäßig umgesetzte empfangene Datensignal z.B. von dem integrierten Schaltkreis / ASIC 1c (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 2c zu dem integrierten Schaltkreis / ASIC 1d (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden. Durch den Pegelumsetzer 13d des integrierten Schaltkreises / ASIC 1d wird das empfangene Datensignal von dem Spannungsbereich des ASIC 1c in den Spannungsbereich des ASIC 1d umgesetzt und wird dann von dem integrierten Schaltkreis / ASIC 1d (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 2d zu dem nächsten ASIC in der Kette übertragen, und so weiter und so fort, bis das Datensignal von dem letzten ASIC 1e in der Kette (dem „Endknoten“-Schaltkreis 1e) empfangen wird.
Jeder integrierte Schaltkreis / ASIC 1a, 1b, 1c, 1d, insbesondere jeder der oben erwähnten Pegelumsetzer, kann zum Beispiel den Pegel der Datensignale um einen relativ hohen Spannungsbetrag umsetzen bzw. anpassen, z.B. zwischen 1V und 200V, insbesondere zwischen 5V und 100V, oder 10V und 80V, z.B. bis zu 60V.
Die Busse 2a, 2b, 2c, 2d können folglich so betrachtet werden, dass sie gemeinsam ein Bussystem bilden, wobei die separaten Busse 2a, 2b, 2c, 2d galvanisch voneinander entkoppelt sind.
Aber wenn einer der oben genannten Busse 2a, 2b, 2c, 2d oder eine der oben genannten Übertragungsleitungen 12a, 12b der Busse 2a, 2b, 2c, 2d nicht arbeitet bzw. funktioniert (wie zum Beispiel in 1 gezeigt der Bus 2b zwischen dem integrierten Schaltkreis /ASIC 1b und dem integrierten Schaltkreis / ASIC 1c, z.B. aufgrund einer Störung (eines Defekts, Ausfalls, Fehlers) in einer oder beiden Übertragungsleitung(en) des jeweiligen Busses 2b), dann arbeitet bzw. funktioniert das ganze System 1 nicht mehr.
2 zeigt eine schematische Darstellung eines elektronischen / elektrischen Systems 101 in Übereinstimmung mit einer Ausführungsform der Erfindung.
Wie in 2 gezeigt ist, weist das System eine Vielzahl von Modulen/Komponenten/Elementen 101a, 101b, 101c, 101d auf, die in einer kettenartigen Struktur über verschiedene Busse 102a, 102b, 102c, 102d verbunden sind.
Die Komponenten 101a, 101b, 101c, 101d können zum Beispiel Halbleiterkomponenten wie etwa integrierte Schaltkreise 101a, 101b, 101c, 101d, zum Beispiel jeweilige anwendungsspezifische integrierte Schaltkreise bzw. ASICS (ASIC = application specific integrated circuit), Mikroprozessoren, Mikrocontroller, etc., oder jede andere Art von integriertem Schaltkreis oder jede andere Art von Komponente, die einen integrierten Schaltkreis aufweist, sein oder sie können diese aufweisen. Insbesondere können die Komponenten jeweilige BALI ASICS (BALI = Battery Management for Lithium Ion Cells; Batteriemanagement für Lithium-Ionen-Zellen) 101a, 101b, 101c, 101d, etc. sein oder sie können diese aufweisen.
Alternativ dazu kann das System 101 zum Beispiel ein einziger integrierter Schaltkreis-Chip sein, der verschiedene Teilkomponenten 101a, 101b, 101c, 101d aufweist, die in ein und demselben einzigen integrierten Schaltkreis-Chip 101 bereitgestellt sind, wobei die verschiedenen Teilkomponenten / Elemente 101a, 101b, 101c, 101d des einzigen integrierten Schaltkreis-Chips 101 in einer kettenartigen Struktur über verschiedene chipinterne Busse 102a, 102b, 102c, 102d verbunden sind.
Vorzugsweise weist das System 101 eine relative hohe Anzahl von Modulen/Komponenten/Elementen 101a, 101b, 101c, 101d auf, z.B. mehr als zwei, insbesondere mehr als fünf oder zehn oder zwanzig Module/Komponenten/Elemente 101a, 101b, 101c, 101d, z.B. mehr als fünf oder zehn oder zwanzig separate integrierte Schaltkreise (oder Teilkomponenten eines einzigen integrierten Schaltkreises), die in der oben genannten kettenartigen Struktur über die oben genannten Busse 102a, 102b, 102c, 102d verbunden sind.
Jeder der Busse 102a, 102b, 102c, 102d kann - wie in 2 gezeigt ist - zum Beispiel zwei jeweilige Übertragungsleitungen 112a, 112b aufweisen, über die Daten zum Beispiel in einer differentiellen Form übertragen werden können. Alternativ dazu kann jeder Bus zum Beispiel nur eine einzige Übertragungsleitung oder mehr als zwei Übertragungsleitungen, z.B. drei oder mehr als drei Übertragungsleitungen, aufweisen.
Die Busse 102a, 102b, 102c, 102d können zum Beispiel jeweilige IBCB-Busse (IBCB = Inter Block Communication Bus) sein, oder sie können jede andere Art von Bussen sein (z.B. jeweilige CAN-Busse (CAN = Controller Area Network), LIN-Busse (LIN = Local Interconnect Network) oder ähnliche Busse, etc.).
Das oben genannte System 101 kann zum Beispiel in einem Fahrzeug, wie z.B. einem Personenkraftwagen, einem Flugzeug, einem Helikopter, einem Motorrad, usw., verwendet werden, insbesondere in einem Personenkraftwagen, der einen elektrischen Motor (und/oder einen Verbrennungsmotor) aufweist.
Das System 101 kann zum Beispiel zur Kontrolle und Steuerung einer Batterie, zum Beispiel einer Batterie, die in einem Elektrofahrzeug vorgesehen ist, verwendet werden, oder es kann zur Kontrolle und Steuerung jeder anderen Batterie verwendet werden, die zum Beispiel in irgendeinem von den oben erwähnten Fahrzeugen vorgesehen ist.
In der Batterie können mehrere Zellen, z.B. jeweilige Lithium-Ionen-Zellen oder jede andere Art von Zellen, in Reihe geschaltet sein. Die Reihenschaltung der Zellen kann dazu führen, dass die Batterie eine Gesamtspannung von mehr als zehn, vorzugsweise mehr als hundert, zweihundert oder fünfhundert Volt bereitstellt.
Jedes bzw. jede der oben genannten Module/Komponenten/Elemente 101a, 101b, 101c, 101d des Systems 101, zum Beispiel jeder von den oben genannten integrierten Schaltkreisen / ASICS 101a, 101b, 101c, 101d, kann dazu verwendet werden, verschiedene Zellen von den oben genannten Zellen und/oder verschiedene Blöcke von Zellen / Batteriemodule zu überwachen und/oder zu steuern, wobei jeder Block von Zellen / jedes Batteriemodul mehrere, verschiedene Zellen von den Zellen aufweist.
So kann zum Beispiel ein erster integrierter Schaltkreis / ASIC 101a von den oben erwähnten integrierten Schaltkreisen 101a, 101b, 101c, 101d dazu verwendet werden, eine erste Zelle und/oder ein erstes Batteriemodul zu überwachen und/oder zu steuern, ein zweiter integrierter Schaltkreis / ASIC 101b von den oben erwähnten integrierten Schaltkreisen 101a, 101b, 101c, 101d kann dazu verwendet werden, eine zweite Zelle und/oder ein zweites Batteriemodul zu überwachen und/ oder zu steuern, ein dritter integrierter Schaltkreis / ASIC 101c von den oben erwähnten integrierten Schaltkreisen 101a, 101b, 101c, 101d kann dazu verwendet werden, eine dritte Zelle und/oder ein drittes Batteriemodul zu überwachen und/oder zu steuern, ein vierter integrierter Schaltkreis / ASIC 101d von den oben erwähnten integrierten Schaltkreisen 101a, 101b, 101c, 101d kann dazu verwendet werden, eine vierte Zelle und/ oder ein viertes Batteriemodul zu überwachen und/oder zu steuern, und so weiter.
Dadurch kann zum Beispiel die elektrische Ladung, die in den jeweiligen Zellen / in dem jeweiligen Block von Zellen geladen ist, die bzw. der mit einem jeweiligen integrierten Schaltkreis 101a, 101b, 101c, 101d assoziiert sind bzw. ist, durch einen jeweiligen integrierten Schaltkreis 101a, 101b, 101c, 101d erfasst bzw. ermittelt werden. Alternativ oder zusätzlich dazu kann mit Hilfe eines jeweiligen integrierten Schaltkreises 101a, 101b, 101c, 101d eine angemessene Reaktion auf eine erfasste elektrische Ladung, die in jeweiligen Zellen / Blöcken von Zellen geladen ist, gesteuert werden. So kann zum Beispiel durch die Verwendung eines jeweiligen integrierten Schaltkreises 101a, 101b, 101c, 101d eine einzelne assoziierte Zelle und/oder ein assoziierter Block von Zellen entladen werden (passiver Ausgleich). Des Weiteren kann durch die Verwendung eines jeweiligen integrierten Schaltkreises 101a, 101b, 101c, 101d eine Ladung zwischen einzelnen Zellen und/ oder jeweiligen Blöcken von Zellen transferiert werden (aktiver Ausgleich).
Wie in 2 gezeigt ist, können anders als bei herkömmlichen Systemen mehr als ein zentraler Mikroprozessor oder Mikrocontroller 200, 201, z.B. mehr als ein jeweiliger Battery Management Supervisor Controller 200, 201, verwendet werden, um die Steuerung der oben genannten Module/Komponenten/Elemente 101a, 101b, 101c, 202d zu unterstützen, die in der kettenartigen Struktur über die oben genannten Busse 102a, 102b, 102c, 102d verbunden sind, z.B. zwei (oder sogar mehr, z.B. drei oder vier) zentrale Mikroprozessoren oder Mikrocontroller 200, 201 / Battery Management Supervisor Controllers 200, 201.
Wie unten noch ausführlicher beschrieben werden wird, können die oben genannten Busse 102a, 102b, 102c, 102d zum Beispiel dazu verwendet werden, um Daten, die sich auf die erfasste elektrische Ladung beziehen, die in jeweiligen Zellen / in einem jeweiligen Block von Zellen geladen ist, die bzw. der mit einem jeweiligen integrierten Schaltkreis von den integrierten Schaltkreisen 101a, 101b, 101c, 101d assoziiert sind bzw. ist, - oder jede andere Art von Daten - von dem jeweiligen integrierten Schaltkreis 101a, 101b, 101c, 101d zu z.B. dem oben genannten ersten zentralen Mikroprozessor oder Mikrokontroller 200 / Battery Management Supervisor Controller 200 (und/oder zu dem oben genannten zweiten zentralen Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller 201, siehe die Erläuterungen weiter unten) und/oder z.B. zu anderen integrierten Schaltkreisen von den oben genannten integrierten Schaltkreisen 101a, 101b, 101c, 101d (oder zu einer Teilmenge davon, siehe die Erläuterungen weiter unten) und/oder umgekehrt (z.B. von dem ersten zentralen Mikroprozessor oder Mikrocontroller / Battery Management Supervisor Controller 200 zu den oben genannten integrierten Schaltkreisen 101a, 101b, 101c, 101d oder zu einer Teilmenge davon (und/oder z.B. von dem zweiten zentralen Mikroprozessor oder Mikrocontroller / Battery Management Supervisor Controller 201 zu den oben genannten integrierten Schaltkreisen 101a, 101b, 101c, 101d oder zu einer Teilmenge davon, siehe die Erläuterungen weiter unten)) zu übertragen.
Der oben genannte erste zentrale Mikroprozessor oder Mikrocontroller 200 / Battery Management Supervisor Controller kann zum Beispiel mit dem ersten integrierten Schaltkreis 101a in der oben genannten Kette von integrierten Schaltkreisen 101a, 101b, 101c, 101d, zum Beispiel mit einem jeweiligen „Masterknoten“-Schaltkreis 101a, verbunden sein. Die Verbindung zwischen dem ersten zentralen Mikroprozessor oder Mikrocontroller 200 und dem „Masterknoten“-Schaltkreis 101a kann zum Beispiel über eine SPI (SPI = Serial Peripheral Interface; serielle periphere Schnittstelle) oder über jede andere geeignete Verbindung erzielt werden.
Der oben erwähnte erste zentrale Mikroprozessor oder Mikrocontroller 200 / Battery Management Supervisor Controller wiederum kann mit einem zentralen Steuergerät 300 des Fahrzeugs, zum Beispiel über einen jeweiligen CAN-Bus (CAN = Controller Area Network) oder über eine SPI oder irgendeine andere geeignete Verbindung, verbunden sein.
In entsprechend ähnlicher Weise kann der oben genannte zweite zentrale Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller zum Beispiel mit einem letzten integrierten Schaltkreis 101e in der oben genannten Kette von integrierten Schaltkreisen 101a, 101b, 101c, 101d, zum Beispiel mit einem jeweiligen „Endknoten“-Schaltkreis 101e, verbunden sein. Die Verbindung zwischen dem zweiten zentralen Mikroprozessor oder Mikrocontroller 201 und dem „Endknoten“-Schaltkreis 101e kann zum Beispiel über eine SPI (SPI = Serial Peripheral Interface; serielle periphere Schnittstelle) oder über irgendeine andere geeignete Verbindung erzielt werden.
Der oben erwähnte zweite zentrale Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller wiederum kann mit dem zentralen Steuergerät 300 des Fahrzeugs, zum Beispiel über einen jeweiligen CAN-Bus (CAN = Controller Area Network) oder über eine SPI oder irgendeine andere geeignete Verbindung, verbunden sein.
Wie in 2 gezeigt ist, kann jedes bzw. jede der oben genannten Module/Komponenten/ Elemente 101a, 101b, 101c, 101d des Systems 101, zum Beispiel jeder der oben genannten integrierten Schaltkreise / ASICS 101a, 101b, 101c, 101d, eine erste Schnittstelle (interface, I/F), z.B. eine sogenannte Low-Side-Schnittstelle (LS-Schnittstelle) 111a, eine zweite Schnittstelle (interface, I/F), z.B. eine sogenannte High-Side-Schnittstelle (HS-Schnittstelle) 111b, und - optional - einen Pegelumsetzer (Level Shifter) 113a, 113b, 113c, 113d aufweisen, der zwischen der LS-Schnittstelle 111a und der HS-Schnittstelle 111b angeschlossen ist. Jeder Pegelumsetzer 113a, 113b, 113c, 113d kann mit den jeweiligen zusätzlichen logischen Schaltungen eines jeweiligen integrierten Schaltkreises / ASIC 101a, 101b, 101c, 101d verbunden sein.
Anders als bei herkömmlichen Systemen ist der oben genannte erste zentrale Mikroprozessor oder Mikrocontroller 200 / Battery Management Supervisor Controller über jeweilige zusätzliche Übertragungsleitungen, z.B. zwei zusätzliche Übertragungsleitungen 200a, 200b, mit der Low-Side-Schnittstelle (LS-Schnittstelle) des integrierten Schaltkreises / ASIC 101a, d.h. des „Masterknoten“-Schaltkreises 101a, verbunden.
Des Weiteren ist der oben genannte zweite zentrale Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller über jeweilige weitere zusätzliche Übertragungsleitungen, z.B. zwei weitere zusätzliche Übertragungsleitungen 201a, 201b, mit der High-Side-Schnittstelle (HS-Schnittstelle) des integrierten Schaltkreises / ASIC 101e, d.h. des „Endknoten“-Schaltkreises 101e, verbunden.
Zu Beginn eines ersten Betriebsmodus des Systems 101, z.B. nach einem Reset/Power Down, und z.B. ausgelöst durch das zentrale Steuergerät 300, kann eine jeweilige Weckanforderung (Wake Request) ausgehend von dem ersten zentralen Mikroprozessor oder Mikrocontroller 200 / Battery Management Supervisor Controller zu dem ersten Modul/der ersten Komponente/dem ersten Element/dem ersten integrierten Schaltkreis 101a in der oben genannten Kette (d.h. zu dem „Masterknoten“-Schaltkreis 101a) und dann zu den anderen Modulen/Komponenten/Elementen/ integrierten Schaltkreisen 101b, 101c, 101d, 101e in der Kette hinausgesendet werden. Die Weckanforderung kann z.B. ein Datensignal sein, das eine spezifische, vorbestimmte Sequenz von Bits aufweist, zum Beispiel eine spezifische, vorbestimmte Kombination von logischen „1en“ und logischen „0en“, die aufeinanderfolgend ausgehend von dem oben genannten ersten zentralen Mikroprozessor oder Mikrocontroller 200 / Battery Management Supervisor Controller zu dem „Masterknoten“-Schaltkreis 101a und dann von einem Schaltkreis in der oben genannten Kette zu dem anderen bis zu dem oben genannten letzten Schaltkreis 101e in der oben genannten Kette, d.h. zu dem oben genannten „Endknoten“-Schaltkreis 101e, übertragen wird.
Folglich kann ein jeweiliges Weckanforderungs-Datensignal z.B. von dem ersten zentralen Mikroprozessor oder Mikrocontroller 200 / Battery Management Supervisor Controller über die oben genannten zusätzlichen Übertragungsleitungen 200a, 200b zu dem integrierten Schaltkreis / ASIC 101a, d.h. dem „Masterknoten“-Schaltkreis 101a (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) 111a davon), übertragen werden.
Durch den Pegelumsetzer 113a des integrierten Schaltkreises / ASIC 101a wird das empfangene Weckanforderungs-Datensignal von dem Spannungsbereich des ersten zentralen Mikroprozessors oder Mikrocontrollers 200 in den Spannungsbereich des ASIC 101a umgesetzt bzw. an diesen angepasst. Dann kann das spannungsmäßig umgesetzte bzw. angepasste empfangene Weckanforderungs-Datensignal zum Beispiel von dem integrierten Schaltkreis / ASIC 101a (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) 111b davon) über den Bus 102a zu dem integrierten Schaltkreis / ASIC 101b (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden.
Durch den Pegelumsetzer 113b des integrierten Schaltkreises / ASIC 101b wird das empfangene Weckanforderungs-Datensignal von dem Spannungsbereich des ASIC 101a in den Spannungsbereich des ASIC 101b umgesetzt. Dann kann das spannungsmäßig umgesetzte empfangene Weckanforderungs-Datensignal zum Beispiel von dem integrierten Schaltkreis / ASIC 101b (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 102b zu dem integrierten Schaltkreis / ASIC 101c (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden.
Danach wird das empfangene Weckanforderungs-Datensignal durch den Pegelumsetzer 113c des integrierten Schaltkreises / ASIC 101c von dem Spannungsbereich des ASIC 101b in den Spannungsbereich des ASIC 101c umgesetzt. Dann kann das spannungsmäßig umgesetzte empfangene Weckanforderungs-Datensignal zum Beispiel von dem integrierten Schaltkreis / ASIC 101c (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 102c zu dem integrierten Schaltkreis / ASIC 101d (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden. Durch den Pegelumsetzer 113d des integrierten Schaltkreises / ASIC 101d wird das empfangene Weckanforderungs-Datensignal von dem Spannungsbereich des ASIC 101c in den Spannungsbereich des ASIC 101d umgesetzt und wird dann von dem integrierten Schaltkreis / ASIC 101d (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 102d zu dem nächsten ASIC in der Kette übertragen, und so weiter und so fort, bis das Weckanforderungs-Datensignal von dem letzten ASIC 101e in der Kette (dem „Endknoten“-Schaltkreis 101e) empfangen wird.
Jeder integrierte Schaltkreis / ASIC 101a, 101b, 101c, 101d, insbesondere jeder der oben erwähnten Pegelumsetzer, kann zum Beispiel den Pegel der Datensignale um einen relativ hohen Spannungsbetrag umsetzen bzw. anpassen, z.B. zwischen 1V und 200V, insbesondere zwischen 5V und 100V, oder 10V und 80V, z.B. bis zu 60V.
Die Busse 102a, 102b, 102c, 102d können folglich so betrachtet werden, dass sie gemeinsam ein Bussystem bilden, wobei die separaten Busse 102a, 102b, 102c, 102d galvanisch voneinander entkoppelt sind.
Außerdem kann in einigen Ausführungsformen die galvanische Verbindung zwischen jeweiligen HS- und LS-Schnittstellen von zwei verschiedenen integrierten Schaltkreisen / ASICs der oben genannten integrierten Schaltkreise / ASICs, die von einem jeweiligen Bus der oben genannten Busse 102a, 102b, 102c, 102d bereitgestellt wird (z.B. die galvanische Verbindung zwischen der HS-Schnittstelle 111b des integrierten Schaltkreises / ASIC 101a und der LS-Schnittstelle des integrierten Schaltkreises / ASIC 101b, die von dem Bus 102a bereitgestellt wird, usw.), durch eine jeweilige Reihenschaltung von Kondensatoren unterbrochen werden.
In Reaktion auf das Feststellen, dass das oben genannte Weckanforderungs-Datensignal an einer jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) eines jeweiligen integrierten Schaltkreises / ASIC 101a, 101b, 101c, 101d, 101e in der Kette empfangen wird, stellt der jeweilige integrierte Schaltkreis / ASIC 101a, 101b, 101c, 101d, 101e fest, dass er von einem ersten in einen zweiten Zustand wechseln muss, zum Beispiel von einem passiven in einen aktiven Zustand („Aufwachen“ bzw. „Wake Up“), und dass der oben genannte erste Betriebsmodus des Systems 101 begonnen hat.
In dem ersten Betriebsmodus des Systems 101 befindet sich der erste zentrale Mikroprozessor oder Mikrocontroller 200 / Battery Management Supervisor Controller in einem aktiven Zustand und befindet sich der zweite zentrale Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller in einem passiven Zustand. Folglich wird in dem ersten Betriebsmodus des Systems 101 der erste zentrale Mikroprozessor oder Mikrocontroller 200, aber nicht der zweite zentrale Mikroprozessor oder Mikrocontroller 201, verwendet, um bei der Steuerung des Systems 101 / der oben genannten Module/Komponenten/Elemente 101a, 101b, 101c, 101d, 101e in der oben genannten Kette zu helfen bzw. um diese Steuerung zu unterstützen.
In dem ersten Betriebsmodus des Systems 101 - insbesondere nach dem oben genannten „Aufwecken“ der integrierten Schaltkreise / ASICs -, kann in entsprechend ähnlicher Weise wie bei herkömmlichen Systemen ein jeweiliges Datensignal z.B. ausgehend von dem integrierten Schaltkreis / ASIC 101a, d.h. dem „Masterknoten“-Schaltkreis 101a (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) 111b davon) über den Bus 102a zu dem integrierten Schaltkreis /ASIC 101b (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden. Durch den Pegelumsetzer 113b des integrierten Schaltkreises / ASIC 101b wird das empfangene Datensignal von dem Spannungsbereich des ASIC 101a in den Spannungsbereich des ASIC 101b umgesetzt. Dann kann das spannungsmäßig umgesetzte empfangene Datensignal zum Beispiel von dem integrierten Schaltkreis / ASIC 101b (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 102b zu dem integrierten Schaltkreis / ASIC 101c (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden.
Danach wird das empfangene Datensignal durch den Pegelumsetzer 113c des integrierten Schaltkreises / ASIC 101c von dem Spannungsbereich des ASIC 101b in den Spannungsbereich des ASIC 101c umgesetzt. Dann kann das spannungsmäßig umgesetzte empfangene Datensignal zum Beispiel von dem integrierten Schaltkreis / ASIC 101c (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 102c zu dem integrierten Schaltkreis / ASIC 101d (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden. Durch den Pegelumsetzer 113d des integrierten Schaltkreises / ASIC 101d wird das empfangene Datensignal von dem Spannungsbereich des ASIC 101c in den Spannungsbereich des ASIC 101d umgesetzt und wird dann von dem integrierten Schaltkreis / ASIC 101d (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 102d zu dem nächsten ASIC in der Kette übertragen, und so weiter und so fort, bis das Datensignal von dem letzten ASIC 101e in der Kette (dem „Endknoten“-Schaltkreis 101e) empfangen wird.
Umgekehrt kann in dem ersten Betriebsmodus des Systems 101 - insbesondere nach dem oben erwähnten „Aufwecken“ der integrierten Schaltkreise /ASICs, und auch in entsprechend ähnlicher Weise wie in herkömmlichen Systemen -, ein jeweiliges Datensignal zum Beispiel auch in der entgegengesetzten Richtung übertragen werden, z.B. von dem integrierten Schaltkreis / ASIC 101e, d.h. dem „Endknoten“-Schaltkreis 101e (insbesondere von der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) über den Bus 102d zu dem integrierten Schaltkreis / ASIC 101d (insbesondere zu der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon). Nach der Pegelumsetzung bzw. Pegelanpassung des Datensignals kann dieses dann von dem integrierten Schaltkreis / ASIC 101d (insbesondere von der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) über den Bus 102c zu dem integrierten Schaltkreis / ASIC 101c (insbesondere zu der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) übertragen werden, und so weiter und so fort, bis das Datensignal von dem ersten ASIC 101a in der Kette (dem „Masterknoten“-Schaltkreis 101a) empfangen wird.
Wenn einer der oben genannten Busse 102a, 102b, 102c, 102d oder irgendeine der oben genannten Übertragungsleitungen 112a, 112b der Busse 102a, 102b, 102c, 102d nicht funktioniert (z.B. wie in 2 gezeigt ist, der Bus 102b zwischen dem integrierten Schaltkreis / ASIC 101b und dem integrierten Schaltkreis / ASIC 101c, z.B. aufgrund einer Störung (eines Defekts, Ausfalls, Fehlers) in einer oder beiden Übertragungsleitungen) des jeweiligen Busses 102b), dann wird das System 101 von dem oben genannten ersten Betriebsmodus in einen zweiten Betriebsmodus gebracht.
Zu Beginn des zweiten Betriebsmodus wird der zweite zentrale Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller 201 von dem oben genannten passiven Zustand in einen aktiven Zustand gebracht, so dass sich dann sowohl der erste zentrale Mikroprozessor oder Mikrocontroller 200 / Battery Management Supervisor Controller 200 als auch der zweite zentrale Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller 201 in einem aktiven Zustand befinden.
Folglich werden in dem zweiten Betriebsmodus des Systems 101 sowohl der erste als auch der zweite zentrale Mikroprozessor oder Mikrocontroller 200, 201 verwendet, um die Steuerung des Systems 101, d.h. die Steuerung der oben genannten Module/Komponenten/Elemente 101a, 101b, 101c, 101d, 101e in der oben genannten Kette, zu unterstützen.
Insbesondere wird in dem zweiten Betriebsmodus des Systems 101 der erste zentrale Mikroprozessor oder Mikrocontroller 200 dazu verwendet, die Steuerung der Module/Komponenten/ Elemente „stromaufwärts“ (siehe Pfeil B) von der Störung (z.B. die Module 101a, 101b) zu unterstützen, und wird der zweite zentrale Mikroprozessor oder Mikrocontroller 201 dazu verwendet, die Steuerung der Module/Komponenten/Elemente „stromabwärts“ (siehe Pfeil A) von der Störung (z.B. die Module 101c, 101d, 101e) zu unterstützen.
Damit erfasst werden kann, dass eine Störung aufgetreten ist, kann z.B. während des oben genannten ersten Betriebsmodus des Systems 101 ein Time-Out-Steuersignal (Zeitüberschreitungs-Steuersignal) auf einer regelmäßigen Basis - z.B. ausgelöst durch den ersten zentralen Mikroprozessor oder Mikrocontroller 200 - von dem integrierten Schaltkreis / ASIC 101a, d.h. dem „Masterknoten“-Schaltkreis 101a, über den Bus 102a zu dem integrierten Schaltkreis / ASIC 101b und dann von dem integrierten Schaltkreis / ASIC 101b über den Bus 102b zu dem integrierten Schaltkreis / ASIC 101c und danach von dem integrierten Schaltkreis / ASIC 101c über den Bus 102c zu dem integrierten Schaltkreis / ASIC 101d, etc., gesendet werden, bis das Time-Out-Steuersignal von dem letzten ASIC 101e in der Kette (dem „Endknoten“-Schaltkreis 101e) empfangen wird.
Wenn ein jeweiliger integrierter Schaltkreis / ASIC in der oben genannten Kette kein jeweiliges Time-Out-Steuersignal empfängt (oder ein solches Time-Out-Steuersignal nicht innerhalb einer vorbestimmten Zeit nach einem vorhergehenden Time-Out-Steuersignal empfängt), dann wird - z.B. durch den jeweiligen ASIC und/oder z.B. durch den jeweiligen zentralen Mikroprozessor oder Mikrocontroller (z.B. den Mikroprozessor 200) - festgestellt, dass „stromaufwärts“ (siehe Pfeil B) von dem jeweiligen integrierten Schaltkreis / ASIC eine Störung aufgetreten ist und dass der jeweilige integrierte Schaltkreis / ASIC (und weitere integrierte Schaltkreise / ASICS, die sich weiter „stromabwärts“ befinden) nicht mehr länger von dem ersten zentralen Mikroprozessor oder Mikrocontroller 200 gesteuert werden soll bzw. sollen, sondern stattdessen von dem zweiten zentralen Mikroprozessor oder Mikrocontroller 201.
In diesem Fall kann ein jeweiliges Fehlererkennungssignal z.B. durch den jeweiligen zentralen Mikroprozessor oder Mikrocontroller (z.B. den Mikroprozessor 200) zu dem oben genannten zentralen Steuergerät 300 gesendet werden. Außerdem kann der jeweilige integrierte Schaltkreis / ASIC von dem oben genannten aktiven Zustand in einen passiven Zustand, z.B. einen Zeitüberschreitungszustand bzw. Time-Out-Zustand, wechseln.
In Reaktion auf das Empfangen des Fehlererkennungssignals kann das zentrale Steuergerät 300 das System 101 von dem oben genannten ersten Betriebsmodus in den oben genannten zweiten Betriebsmodus bringen und kann jeweilige Betriebsmodus-Wechselsignale bzw. -Umschaltsignale an den ersten und zweiten zentralen Mikroprozessor oder Mikrocontroller 200, 201 / Battery Management Supervisor Controller 200, 201 senden.
Der zweite zentrale Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller 201 kann dann von dem oben genannten passiven Zustand in den oben genannten aktiven Zustand wechseln.
Zu Beginn des zweiten Betriebsmodus des Systems 101 kann in Übereinstimmung mit einer Ausführungsform und z.B. ausgelöst durch das zentrale Steuergerät 300 eine jeweilige Weckanforderung (Wake Request) ausgehend von dem zweiten zentralen Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller zu dem letzten Modul/der letzten Komponente/dem letzten Element/dem letzten integrierten Schaltkreis 101e in der oben genannten Kette (d.h. zu dem „Endknoten“-Schaltkreis 101e) und dann zu anderen Modulen/Komponenten/Elementen/integrierten Schaltkreisen 101d, 101c in der Kette ausgesendet werden, bis der oben genannte Bus mit einer Störung erreicht wird (d.h. zu den Modulen/Komponenten/ Elementen „stromabwärts“ (siehe Pfeil A) von der Störung (z.B. zu den Modulen 101d, 101c)).
Die Weckanforderung kann zum Beispiel ein Datensignal sein, das eine spezifische, vorbestimmte Sequenz von Bits aufweist, zum Beispiel eine spezifische, vorbestimmte Kombination von logischen „1en“ und logischen „0en“, die aufeinanderfolgend ausgehend von dem oben genannten zweiten zentralen Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller zu dem „Endknoten“-Schaltkreis 101e und dann von einem Schaltkreis in der oben genannten Kette zu dem anderen übertragen wird.
Folglich kann ein jeweiliges Weckanforderungs-Datensignal z.B. von dem zweiten zentralen Mikroprozessor oder Mikrocontroller 201 / Battery Management Supervisor Controller über die oben genannten zusätzlichen Übertragungsleitungen 201a, 201b zu dem integrierten Schaltkreis / ASIC 101e, d.h. dem „Endknoten“-Schaltkreis 101e, (insbesondere zu der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) übertragen werden.
Durch den Pegelumsetzer des integrierten Schaltkreises / ASIC 101e wird das empfangene Weckanforderungs-Datensignal von dem Spannungsbereich des zweiten zentralen Mikroprozessors oder Mikrocontrollers 201 in den Spannungsbereich des ASIC 101e umgesetzt. Dann kann das spannungsmäßig umgesetzte empfangene Weckanforderungs-Datensignal zum Beispiel von dem integrierten Schaltkreis / ASIC 101e (insbesondere von der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) über den Bus 102d zu dem integrierten Schaltkreis / ASIC 101d (insbesondere zu der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) übertragen werden.
Durch den Pegelumsetzer des integrierten Schaltkreises / ASIC 101d wird das empfangene Weckanforderungs-Datensignal von dem Spannungsbereich des ASIC 101e in den Spannungsbereich des ASIC 101d umgesetzt. Dann kann das spannungsmäßig umgesetzte empfangene Weckanforderungs-Datensignal zum Beispiel von dem integrierten Schaltkreis / ASIC 101d (insbesondere von der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) über den Bus 102c zu dem integrierten Schaltkreis / ASIC 101c (insbesondere zu der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) übertragen werden.
In Reaktion auf das Feststellen, dass das oben genannte Weckanforderungs-Datensignal an einer jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) eines jeweiligen integrierten Schaltkreises / ASIC 101e, 101d, 101c in der Kette empfangen wird, stellt der jeweilige integrierte Schaltkreis / ASIC 101e, 101d, 101c fest, dass er von dem oben genannten passiven Zustand, z.B. dem oben genannten Zeitüberschreitungszustand, (wieder) in einen aktiven Zustand („Aufwachen“; „Wake Up“) wechseln muss und dass der oben genannte zweite Betriebsmodus des Systems 101 begonnen hat.
In dem zweiten Betriebsmodus des Systems 101 wird, wie dies oben erwähnt worden ist, der erste zentrale Mikroprozessor oder Mikrocontroller 200 dazu verwendet, bei der Steuerung der Module/Komponenten/Elemente „stromaufwärts“ (siehe Pfeil B) von der Störung (z.B bei der Steuerung der Module 101a, 101b) zu helfen, und wird der zweite zentrale Mikroprozessor oder Mikrocontroller 201 dazu verwendet, bei der Steuerung der Module/Komponenten/Elemente „stromabwärts“ (siehe Pfeil A) von der Störung (z.B. bei der Steuerung der Module 101c, 101d, 101e) zu helfen.
Des Weiteren kann der integrierte Schaltkreis / ASIC 101a in dem zweiten Betriebsmodus des Systems 101 als ein „Masterknoten“ für die Module/Komponenten/Elemente „stromaufwärts“ (siehe Pfeil B) der Störung agieren (z.B. für das Modul 101b), und der integrierte Schaltkreis / ASIC 101e kann als ein „Masterknoten“ für die Module/Komponenten/Elemente „stromabwärts“ (siehe Pfeil A) von der Störung agieren (z.B. für die Module 101d, 101c).
In dem zweiten Betriebsmodus des Systems 101 kann unter der Steuerung des ersten zentralen Mikroprozessors oder Mikrocontrollers 200 ein jeweiliges Datensignal z.B. ausgehend von dem integrierten Schaltkreis / ASIC 101b (insbesondere von der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) über den Bus 102a zu dem integrierten Schaltkreis / ASIC 101a (insbesondere zu der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) übertragen werden. Nach der Pegelumsetzung bzw. Pegelanpassung des Datensignals kann dieses dann ausgehend von dem integrierten Schaltkreis / ASIC 101a z.B. zu dem ersten zentralen Mikroprozessor oder Mikrocontroller 200 übertragen werden. Umgekehrt kann ein jeweiliges Datensignals zum Beispiel ausgehend von dem ersten zentralen Mikroprozessor oder Mikrocontroller 200 zu dem integrierten Schaltkreis / ASIC 101a und dann über den Bus 102a zu dem integrierten Schaltkreis / ASIC 101b übertragen werden.
In entsprechender Weise kann unter der Steuerung des zweiten zentralen Mikroprozessors oder Mikrocontrollers 201 ein jeweiliges Datensignal z.B. ausgehend von dem integrierten Schaltkreis / ASIC 101c (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 102c zu dem integrierten Schaltkreis / ASIC 101d (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden. Nach der Pegelumsetzung des Datensignals kann dieses dann von dem integrierten Schaltkreis / ASIC 101d (insbesondere von der jeweiligen High-Side-Schnittstelle (HS-Schnittstelle) davon) über den Bus 102d zu dem integrierten Schaltkreis / ASIC 101e (insbesondere zu der jeweiligen Low-Side-Schnittstelle (LS-Schnittstelle) davon) übertragen werden. Nach der Pegelumsetzung des Datensignals kann dieses dann ausgehend von dem integrierten Schaltkreis / ASIC 101e zu z.B. dem zweiten zentralen Mikroprozessor oder Mikrocontroller 201 übertragen werden. Umgekehrt kann ein jeweiliges Datensignal z.B. ausgehend von dem zweiten zentralen Mikroprozessor oder Mikrocontroller 201 zu dem integrierten Schaltkreis / ASIC 101e und dann über den Bus 102d zu dem integrierten Schaltkreis / ASIC 101d und dann über den Bus 102c zu dem integrierten Schaltkreis / ASIC 101c übertragen werden.
Folglich arbeitet bzw. funktioniert das System 101 selbst mit der oben genannten Störung in dem Bus 102b gut.

Claims

System, welches aufweist: eine Vielzahl von Komponenten (1a-1d), die in einer Kettenstruktur verbunden sind, wobei eine erste Komponente (1a) der Vielzahl von Komponenten (1a-1d) mit einer zweiten Komponente (1b) der Vielzahl von Komponenten (1a-1d) über einen ersten Bus (2a) eines Bussystems verbunden ist, und die zweite Komponente (1b) der Vielzahl von Komponenten (1a-1d) mit einer dritten Komponente (1c) der Vielzahl von Komponenten (1a-1d) über einen zweiten Bus (2b) des Bussystems verbunden ist, wobei in einem ersten Modus des Systems (101) eine erste Steuervorrichtung (200) dafür ausgelegt ist, die Vielzahl von Komponenten (1a-1d) zu steuern, und eine zweite Steuervorrichtung (201) dafür ausgelegt ist, keine der Vielzahl von Komponenten (1a-1d) zu steuern, wobei in einem zweiten Modus des Systems (101) die zweite Steuervorrichtung (201) dafür ausgelegt ist, eine erste Teilmenge der Vielzahl von Komponenten (1a-1d) zu steuern, und die erste Steuervorrichtung (200) dafür ausgelegt ist, eine zweite Teilmenge der Vielzahl von Komponenten (1a-1d) zu steuern, wobei sich die erste Teilmenge und die zweite Teilmenge der Vielzahl von Komponenten (1a-1d) gegenseitig ausschließen.
System nach Anspruch 1, wobei die erste Steuervorrichtung (200) ein Mikrocontroller oder Mikroprozessor ist.
System nach Anspruch 1 oder 2, wobei in dem zweiten Modus des Systems (101) eine Störung in einer Übertragungsleitung zwischen der ersten Teilmenge der Vielzahl von Komponenten (1a-1d) und der zweiten Teilmenge der Vielzahl von Komponenten (1a-1d) vorhanden ist.
System nach einem der vorhergehenden Ansprüche, wobei in dem ersten Modus die erste Komponente (1a) der Vielzahl von Komponenten (1a-1d) als eine Master-Komponente für die Vielzahl von Komponenten (1a-1d) agiert.
System nach Anspruch 4, wobei in dem zweiten Modus die zweite Komponente (1b) der Vielzahl von Komponenten (1a-1d) als eine Master-Komponente für die erste Teilmenge der Vielzahl von Komponenten (1a-1d) agiert und die erste Komponente (1a) der Vielzahl von Komponenten als eine Master-Komponente für die zweite Teilmenge der Vielzahl von Komponenten (1a-1d) agiert.
System nach einem der vorhergehenden Ansprüche, wobei das Bussystem eine Vielzahl von Verbindungen aufweist, wobei jede Verbindung zwischen zwei aufeinanderfolgenden Komponenten in der Kette zwei Übertragungsleitungen aufweist.
System nach Anspruch 6, wobei das Bussystem einen IBCB-Bus (IBCB = Inter Block Communication Bus) aufweist.
System nach einem der vorhergehenden Ansprüche, bei welchem jede Komponente der Vielzahl von Komponenten (1a-1d) dafür ausgelegt ist, eine Batteriezelle zu überwachen.
System nach einem der vorhergehenden Ansprüche, bei welchem die zweite Komponente (1b) einen Pegelumsetzer aufweist, der dafür ausgelegt ist, eine Spannungsumsetzung bei einem von der ersten Komponente (1a) empfangenen Signal durchzuführen, und das spannungsumgesetzte Signal an die dritte Komponente (1c) zu übertragen.
Verfahren zur Übertragung von Daten über ein Bussystem in einem System, welches eine Vielzahl von Komponenten (1a-1d) aufweist, die in einer Kettenstruktur verbunden sind, wobei eine erste Komponente (1a) der Vielzahl von Komponenten (1a-1d) mit einer zweiten Komponente (1b) der Vielzahl von Komponenten (1a-1d) über einen ersten Bus (2a) des Bussystems verbunden ist, und die zweite Komponente (1b) der Vielzahl von Komponenten (1a-1d) mit einer dritten Komponente (1c) der Vielzahl von Komponenten (1a-1d) über einen zweiten Bus (2b) des Bussystems verbunden ist, und wobei das Verfahren umfasst: in einem ersten Modus des Systems, Steuern der Vielzahl von Komponenten (1a-1d) durch eine erste Steuervorrichtung (200), wobei keine der Vielzahl von Komponenten (1a-1d) durch eine zweite Steuervorrichtung (201) gesteuert wird; und in einem zweiten Modus des Systems, Steuern einer ersten Teilmenge der Vielzahl von Komponenten (1a-1d) durch die zweite Steuervorrichtung (201), und Steuern einer zweiten Teilmenge der Vielzahl von Komponenten (1a-1d) durch die erste Steuervorrichtung (200), wobei sich die erste Teilmenge und die zweite Teilmenge der Vielzahl von Komponenten (1a-1d) gegenseitig ausschließen.