DE102012107213A1

DE102012107213A1 - Datenübertragungswegsansteuer-Schutzschaltung, Systeme und Verfahren

Info

Publication number: DE102012107213A1
Application number: DE102012107213A
Authority: DE
Inventors: Cheow Guan Lim; Fan Yung Ma
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2011-08-18
Filing date: 2012-08-07
Publication date: 2013-02-21
Anticipated expiration: 2032-08-08
Also published as: US8860444B2; US20150002971A1; US9466979B2; DE102012107213B4; US20130043878A1; CN102957127B; CN102957127A

Abstract

Die Ausführungsbeispiele beziehen sich auf einen Fehlererkennungskomparatorschaltkreis und Verfahren, die in Verbindung mit einem Power-On-Reset (POR) Schema arbeiten, um einen Chip in einen zuverlässigen Abschaltmodus bei einer Fehlererkennung zu bringen, um ein Unterbrechen der Datenübertragungsbusverbindung zu vermeiden, so dass andere verbundene Chips und der Host weiter arbeiten können. Ein Anschalten des betroffenen Chips kann dann durchgeführt werden, wenn die Verbindung mit diesem Chip wiederhergestellt ist.

Description

Die Erfindung bezieht sich generell auf Datenübertragungssysteme, insbesondere auf Systeme und Verfahren zum Schutz von Datenleitungs-Treiber.
Während eine Vorrichtung einen Datenübertragungsweg (z.B. eine Datenleitung) ansteuert, kann in die Vorrichtung bei bidirektionalen Datenübertragungswegen möglicherweise in einem aktiven Zustand bleiben, wenn entweder die Versorgungsspannung oder Masse getrennt ist. Dies resultiert in einem Fehlzustand. Ein sekundärer Versorgungspfad über Signalpins ermöglicht einen unterbrechungsfreien Betrieb, aber dies kann hohe Ströme verbrauchen und es besteht das Risiko eines Zusammenbruchs der Datenübertragungen. Zusätzlich kann sich eine Oszillation zwischen hoher und niedriger Ladung auf dem Host-Signalpad ergeben, die den Pad-Schaltkreis beschädigt. Ein Worst-Case-Szenario kann auftreten, wenn ein Fehler in einem System auftritt, in dem mehrere Vorrichtungen mit dem Datenübertragungsweg verbunden sind.
Herkömmliche Lösungen wenden Kondensator-Filtern auf die Spannungsversorgungsleitung an, um Oszillation zu filtern, aber während eines Fehlzustands aufgrund einer abgetrennten Versorgung gibt es keine direkte Stromversorgung für die Vorrichtung, da nur der Kondensator Strom liefern kann. Anwendungen sind deshalb eingeschränkt, basierend darauf, wie viel Strom der Kondensator bereitstellen kann, bevor eine Vorrichtungsüberladung ausgelöst wird. Ferner benötigt der Kondensator zusätzlichen Platz, der typischerweise Mangelware ist.
Deshalb besteht ein Bedarf für verbesserte Schutzsysteme und Verfahren für die Ansteuerung von Datenübertragungswege bereit zu stellen. Deshalb ist es eine Aufgabe der Erfindung, einen Schaltkreis, ein System und ein Verfahren bereitzustellen, durch die es ermöglicht wird, dass bei einer Fehlererkennung an einer der Vorrichtungen, die an ein und demselben Datenübertragungsweg angeschlossen sind, die Vorrichtungen, die nicht von dem Fehler betroffen sind, weiterarbeiten können, ohne dass sie beschädigt werden.
Ausführungsbeispiele beziehen sich auf Schaltkreise, Systeme und Verfahren zur Fehlererkennung.
In einem Ausführungsbeispiel umfasst ein Verfahren ein Erkennen eines Spannungsverlustes an einer Vorrichtung durch Vergleichen einer Signalpadspannung mit einer Versorgungsspannung und Masse; Deaktivieren eines Power-On-Reset-Schaltkreises der Vorrichtung und Abhalten der Vorrichtung davon, zu versuchen, sich anzuschalten; Erkennen einer Wiederherstellung von Spannung an der Vorrichtung; und Anschalten der Vorrichtung.
In einem Ausführungsbeispiel umfasst ein Fehlererkennungsschaltkreis für einen Chip einen ersten Komparator, der zwischen einem Signalpad und einer Versorgungsspannung gekoppelt ist; einen zweiten Komparator, der zwischen dem Signalpad und Masse gekoppelt ist; einen Bandlückenreferenzschaltkreis; einen Power-On-Reset-Schaltkreis; und einen Logikschaltkreis, der mit Ausgängen des ersten und des zweiten Komparators und mit dem Bandlückenreferenzschaltkreis und dem Power-On-Reset-Schaltkreis gekoppelt ist und dazu ausgebildet ist, einen Fehler in zumindest einer der Versorgungsspannung oder Masse zu erkennen und den Chip davon abzuhalten, sich anzuschalten.
Die Erfindung kann besser verstanden werden, wenn die folgende detaillierte Beschreibung unterschiedlicher Ausführungsbeispiele der Erfindung in Verbindung mit der begleitenden Zeichnung beachtet wird, in der:
1 ein Schaltbild eines Fehlererkennungsschaltreises gemäß einem Ausführungsbeispiel ist.
2A ein Blockschaltbild eines Fehlererkennungsschaltreises gemäß einem Ausführungsbeispiel ist.
2B eine funktionale Abbildung des Fehlererkennungsschaltkreises von 2A ist.
3 ein Blockschaltbild eines Signalpadschaltkreises mit einem Fehlererkennungsschaltkreis gemäß einem Ausführungsbeispiel ist.
4 ein Blockschaltbild eines Fehlererkennungsschaltreises gemäß einem Ausführungsbeispiel ist.
5 eine Fehlererkennungslogiktabelle gemäße einem Ausführungsbeispiel ist.
6 ein Blockschaltbild eines Fehlererkennungsschaltreises gemäß einem Ausführungsbeispiel ist.
Während die Erfindung unterschiedlichen Modifizierungen und alternativen Formen zugänglich ist, werden spezifische davon als Beispiele in den Zeichnungen gezeigt und werden detailliert beschrieben. Es sollte allerdings verstanden werden, dass nicht die Absicht besteht, die Erfindung auf die bestimmten beschriebenen Ausführungsbeispiele zu beschränken. Im Gegenteil, die Absicht ist es, alle Modifizierungen, Äquivalente oder Alternativen, die in den Geist und den Anwendungsbereich der Erfindung fallen, wie in den angehängten Patentansprüchen definiert, abzudecken.
Die Ausführungsbeispiele beziehen sich auf einen Komparator-Schaltkreis und Verfahren zur Fehlererkennung, die in Verbindung mit einem Power-On-Reset-(POR-)Schema betrieben werden können, um einen Chip in einen zuverlässigen Abschaltmodus bei einer Fehlererkennung zu bringen, um ein Unterbrechen der Datenübertragungsbusverbindung zu verhindern, so dass andere verbundene Chips und der Host weiter arbeiten können. Ein Anschalten des betroffenen Chips kann dann durchgeführt werden, wenn die Verbindung mit diesem Chip wiederhergestellt ist.
In 1 wird ein Schaltkreisblockschaltbild dargestellt. Der Schaltkreis 100 umfasst ein Signalpad 102 mit einer Spannung Vpad, und zwei Sets an Dioden 104 und 106. Das Signalpad 102 ist mit dem Fehlererkennungsschaltkreis 108 gekoppelt, der wiederum mit einem Bandlückenreferenzschaltkreis 110 und einem Power-On-Reset (POR)-Schaltkreis 112 gekoppelt ist.
Das Signalpad 102 kann mit einem Datenübertragungsweg oder -bus gekoppelt sein, und der Datenübertragungsweg kann mit anderen Chips geteilt werden. Im Betrieb kann die Versorgungsspannung vom Versorgungspad 102 (durch einen Pfeil in 1 gezeigt) abgezogen werden, wenn Vdd für den Chip 100 verloren ist, was zu der vorher genannten unerwünschten Stromsenke führt und möglicherweise den Betrieb anderer an den Datenübertragungsweg gekoppelten Chips beeinflusst. In Schaltkreis 100 vergleicht der Fehlererkennungsschaltkreis 108 Vpad mit Vddp, und Vpad mit Masse (Gnd), um eine Trennung oder einen Verlust an Vdd oder Gnd zu erkennen. Wenn eine Trennung erkannt wurde, deaktiviert der Fehlererkennungsschaltkreis 108 den Bandlückenreferenzschaltkreis 110 und den Power-On-Reset-Block 112, um eine Anschalt-/Abschalt-Oszillation zu vermeiden und der Chip 100 wird ausgeschaltet. Ein interner Vddp-zu-Masse-Passivwiderstand fängt einen für den Fehlererkennungsschaltkreis 108 und andere Komponenten benötigten Minimalstrom ab, um zu arbeiten bis die volle Verbindung wiederhergestellt ist, und ist innerhalb des Bandlückenreferenzschaltkreises 110 enthalten. Wenn Vdd wieder hergestellt ist und von dem Fehlererkennungsschaltkreis 108 erkannt ist, wird das Abschalten freigesgeben und der Chip 100 wird in einer normalen Art angeschaltet.
Ein anderes Ausführungsbeispiel ist in 2A gezeigt, in der ein PolyN-Widerstand 114 in dem Schaltkreisblock 100 enthalten ist und ein Fehlererkennungsschaltkreis innerhalb des Signalpads 102 implementiert ist. Eine elektrostatische Entladungs-(ESD)-Diode 116 ist ebenso enthalten. Der PolyN-Widerstand 114 funktioniert als Pulldown oder kleiner Stromaufnehmer, um einen Erinnerungseffekt für den in dem Pad 102 implementierten Fehlererkennungsschaltkreis bereitzustellen, und um die Fehlererkennungskonsistenz zu verbessern. Der Widerstand 114 kann ausgewählt und dimensioniert werden, um N Vorrichtungen mit einem Fehlererkennungsschaltkreis zu ermöglichen, einen Datenübertragungsweg zu teilen ohne das Host-Pad zu beschädigen, wobei N der maximale Strom des Host-Signalpads für VOH geteilt durch den Strom durch den Widerstand 114 ist. Datenübertragung kann folglich mit anderen der N Vorrichtungen aufrechterhalten werden, wenn ein Fehler in einem oder mehreren davon auftritt. Der Widerstand 114 kann auch eingerichtet sein, um eine Stromsenke bereitzustellen, um es dem Host zu ermöglichen, einen Fehler durch Überprüfen eines Leitungsstroms zu erkennen. Es wird auf z.B. 2B verwiesen, die Beispielspannungen enthält.
In den Ausführungsbeispielen kann der Widerstand 114 eine selektiv programmierbare PolyN-Pulldown-Konfiguration sein. In dem in 2A gezeigten Ausführungsbeispiel hat der Widerstand 114 aus Gründen von aktuellen Designanforderungen ungefähr 24 Kiloohm (kΩ) und ein durch ihn fließender Strom ist ungefähr 200 A, um etwa zehn Chips zu erlauben, einen Fehler zu erzeugen und im Ganzen etwa 2mA Strom zu verbrauchen. Die Größe und/oder Konfiguration des Widerstands 114 kann in anderen Ausführungsbeispielen variieren.
Ein Fehlererkennungsschaltkreis, wie in Pad 102 in einem Ausführungsbeispiel implementiert ist, ist in 3 detaillierter gezeigt. In anderen Ausführungsbeispielen, wie dem Ausführungsbeispiel aus 1, kann der gleiche oder ein ähnlicher wie der in 3 gezeigte Schaltkreis in dem oder als Fehlererkennungsschaltkreis 108 implementiert werden. Der Schaltkreis von Pad 102 enthält einen Signalpadkopplungspunkt 103 und führt einen Vergleich der Spannung am Kupplungspunkt 103 mit Vdd und Masse durch. 4 ist eine weitere Abbildung des Erkennungsschaltkreises in Pad 102 und enthält ein Ausgangspad 118 gemäß einem Ausführungsbeispiel. 6 zeigt eine Logik, die die Erkennung einer Versorgungs- oder Masse-Trennung mit dem Power-On-Reset kombiniert, um ein Abschalten bei Fehlererkennung auszulösen.
Die zugehörige Boolesche Logik ist in 5 gezeigt. Gemäß 5 wurden Fehler in vier Instanzen erkannt, zwei, bei denen Vdd verloren war oder “nicht OK” war und Pad 103 auf einer logischen “1” war, und zwei, bei denen Gnd verloren war oder „nicht OK” war und Pad 103 auf einer logischen “0” war.
Der Fehlererkennungsschaltkreis und das Konzept können auf jede beliebige Anzahl an Pads und /oder jede beliebige Anzahl an Versorgungs- und Masse-Signalen erweitert werden. In 6 sind drei Pads Pad1, Pad2 und Pad3 gezeigt. Das logische “UND” zeigt eine Möglichkeit zur Kombination von Fehlererkennung für alle Pads und eine Steuerung des Power-On-Reset über einen Filter 111, gemäß einem Ausführungsbeispiel.
Die Ausführungsbeispiele verhindern dadurch eine Anschalt- und Abschalt-Oszillation während Fehlerereignissen wie die Trennung der Versorgungsspannung und/oder Masse durch Aufnahme eines Fehlererkennungsschaltkreises, während der Datenübertragungsweg davon abgehalten wird, durch Chips, die Fehler erfahren, überladen zu werden, so dass andere Chips auf dem Datenübertragungsweg betriebsfähig bleiben. In Ausführungsbeispielen ist der Fehlererkennungsschaltkreis in jedem Signalpad implementiert. Jedes Signalpad kann über einen Niedrigstrompfad versorgt werden, so dass das Strombudget für eine maximale Anzahl an Chips mit Fehler innerhalb des Stromvermögens der Hostansteuerung bleiben kann. Der Fehlererkennungsschaltkreis erkennt die Leitungsspannung relativ zu sowohl der Versorgung, Vdd und Masse, wodurch eine schnellere Antwortzeit als bei herkömmlicher Erkennung über Power-On-Reset-Mechanismen bereitgestellt wird. Im Betrieb schaltet der Fehlererkennungsschaltkreis den Chip ab, wenn die Versorgungs- und/oder Masse-Trennungsbedingungen erkannt werden und schaltet den Chip an, wenn eine neue Verbindung etabliert und erkannt ist.
Unterschiedliche Ausführungsbeispiele von Systemen, Vorrichtungen und Verfahren wurden hierin beschrieben. Diese Ausführungsbeispiele wurden nur als Beispiele gegeben und sind nicht dazu gedacht, den Anwendungsbereich der Erfindung zu beschränken. Es sollte außerdem anerkannt werden, dass die unterschiedlichen beschriebenen Merkmale der Ausführungsbeispiele in unterschiedlicher Weise kombiniert werden können, um vielfache zusätzliche Ausführungsbeispiele zu erzeugen. Während unterschiedliche Materialien, Dimensionen, Formen, Konfigurationen und Orte etc. zur Verwendung mit den aufgezeigten Ausführungsbeispielen beschrieben wurden, können außerdem andere neben den offenbarten angewendet werden, ohne von dem Anwendungsbereich der Erfindung abzuweichen.
Der durchschnittliche Fachmann in dem relevanten Gebiet wird erkennen, dass die Erfindung weniger Merkmale als in jedem oben beschriebenen individuellen Ausführungsbeispiel umfassen kann. Die hier beschriebenen Ausführungsbeispiele sind nicht dazu gedacht, eine erschöpfende Präsentation der Möglichkeiten, in denen die unterschiedlichen Merkmale der Erfindung kombiniert werden können, zu geben. Folglich sind die Ausführungsbeispiele nicht gemeinsame ausschließliche Kombinationen von Merkmalen; vielmehr kann die Erfindung eine Kombination unterschiedlicher individueller Merkmale umfassen, die aus unterschiedlichen individuellen Ausführungsbeispielen ausgewählt sind, wie vom durchschnittlichen Fachmann verstanden wird.
Jegliche Aufnahme durch Bezugnahme von obigen Dokumenten ist so eingeschränkt, dass kein Gegenstand aufgenommen ist, der im Gegensatz zu der expliziten Offenbarung hierin ist. Jegliche Aufnahme durch Bezugnahme von obigen Dokumenten ist ferner so eingeschränkt, dass keine in den Dokumenten enthaltenen Ansprüche durch Bezugnahme hierin einbezogen sind. Jegliche Aufnahme durch Bezugnahme von obigen Dokumenten ist ferner eingeschränkt, dass jegliche in den Dokumenten bereitgestellten Definitionen nicht durch Bezugnahme hierin aufgenommen sind, solange sie nicht eindeutig hierin enthalten sind.
Für Zwecke der Interpretation der Ansprüche der vorliegenden Erfindung ist es explizit gewünscht, dass die Vorschriften des Teils 112, sechster Absatz des 35 U.S.C. nicht geltend gemacht werden bis die speziellen Begriffe “Einrichtung für” oder “Schritt für” in einem Anspruch vorgetragen werden.

Claims

Ein Verfahren umfassend: Erkennen eines Spannungsverlustes an einer Vorrichtung (100) durch Vergleichen einer Signalpadspannung (Vpad) mit einer Versorgungsspannung (Vdd) und Masse (Gnd); Deaktivieren eines Power-On-Reset-Schaltkreises (112) der Vorrichtung (100) und Abhalten der Vorrichtung (100) davon, zu versuchen, sich während des Spannungsverlustes anzuschalten; Erkennen einer Wiederherstellung von Spannung an der Vorrichtung (100); und Anschalten der Vorrichtung (100).
Verfahren nach Anspruch 1, wobei das Deaktivieren des Power-On-Reset-Schaltkreises (112) der Vorrichtung (100) ferner ein Deaktivieren eines Bandlückenreferenzschaltkreises (110) der Vorrichtung (100) umfasst.
Verfahren nach Anspruch 1 oder 2, wobei das Erkennen eines Spannungsverlustes durch einen Fehlererkennungsschaltkreis (108) durchgeführt wird.
Verfahren nach Anspruch 3, wobei ein Signalpad (102) der Vorrichtung (100) den Fehlererkennungsschaltkreis (108) umfasst.
Verfahren nach Anspruch 3 oder 4, wobei der Fehlererkennungsschaltkreis (108) einen ersten Komparator (104) umfasst, der zwischen einem Versorgungsspannungs-Pin und einem Signalpad (102) gekoppelt ist, und einen zweiten Komparator (106), der zwischen dem Signalpad (102) und Masse (Gnd) gekoppelt ist.
Verfahren nach einem der Ansprüche 3 bis 5, wobei das Erkennen einer Wiederherstellung der Spannung durch den Fehlererkennungsschaltkreis (108) durchgeführt wird.
Verfahren nach einem der Ansprüche 1 bis 6, ferner mit einem Gedächtniseffekt durch Aufrechterhalten eines kleinen Stroms in dem Schaltkreis (100) nach Erkennen eines Spannungsverlusts.
Verfahren nach Anspruch 7, wobei das Aufrechterhalten eines kleinen Stroms in dem Schaltkreis (100) ferner das Wegziehen des kleinen Stroms von einem Signalpad (102) umfasst.
Verfahren nach Anspruch 8, wobei das Aufrechterhalten eines kleinen Stroms in dem Schaltkreis (100) ferner das Wegziehen des kleinen Stroms von dem Signalpad (102) durch einen Pulldown-Widerstand (114) umfasst.
Fehlererkennungsschaltkreis (108) für einen Chip (100), umfassend: einen ersten Komparator (104), der zwischen einem Signalpad (102) und einer Versorgungsspannung (Vdd) gekoppelt ist; einen zweiten Komparator (106), der zwischen dem Signalpad (102) und Masse (Gnd) gekoppelt ist; einen Bandlückenreferenzschaltkreis (110); einen Power-On-Reset-Schaltkreis (112); und einen Logikschaltkreis, der an Ausgänge des ersten und des zweiten Komparators (104; 106) und an den Bandlückenreferenzschaltkreis (110) und den Power-On-Reset-Schaltkreis (112) gekoppelt ist und dazu ausgebildet ist, einen Fehler in zumindest einer der Versorgungsspannung (Vdd) oder Masse (Gnd) zu erkennen und den Chip (100) davon abzuhalten, sich anzuschalten.
Fehlererkennungsschaltkreis (108) nach Anspruch 10, wobei der Fehlererkennungsschaltkreis (108) innerhalb des Signalpads (102) implementiert ist.
Fehlererkennungsschaltkreis (108) nach Anspruch 10 oder 11, wobei der Logikschaltkreis dazu eingerichtet ist, den Chip (100) davon abzuhalten, sich anzuschalten, indem der Bandlückenreferenzschaltkreis (110) und der Power-On-Reset-Schaltkreis (112) deaktiviert werden.
Fehlererkennungsschaltkreis (108) nach einem der Ansprüche 10 bis 12, wobei der Logikschaltkreis dazu eingerichtet ist, eine Auflösung des Fehlers zu erkennen und dem Chip (100) zu ermöglichen, sich anzuschalten.
Fehlererkennungsschaltkreis (108) nach einem der Ansprüche 10 bis 13, ferner mit einem Pulldown-Widerstand (114).
Fehlererkennungsschaltkreis (108) nach Anspruch 14, wobei der Widerstand (114) dazu eingerichtet ist, einen Stromfluss über das Signalpad (102) aufrechtzuerhalten.
Fehlererkennungsschaltkreis (108) nach Anspruch 15, wobei der Widerstand (114) dimensioniert ist, um N Vorrichtungen (100) mit einem Fehlererkennungsschaltkreis (108) zu erlauben, sich einen Datenübertragungsweg zu teilen ohne ein Host-Pad zu überladen, wenn ein Fehler auftritt.
Fehlererkennungsschaltkreis (108) nach Anspruch 16, wobei der Fehlererkennungsschaltkreis (108) dazu eingerichtet ist, Datenübertragungen mit anderen der N Vorrichtungen (100) aufrechtzuerhalten, wenn eine oder mehrere der N Vorrichtungen (100) einen Fehler aufweist.
Fehlererkennungsschaltkreis (108) nach einem der Ansprüche 14 bis 17, wobei der Widerstand (114) als eine Stromsenke eingerichtet ist, um es einem Host zu ermöglichen, einen Fehler durch Überprüfen eines Leitungsstroms zu erkennen.
Fehlererkennungsschaltkreis (108) nach Anspruch 18, wobei der Widerstand (114) in Reihe mit dem Datenübertragungsweg ist.
Fehlererkennungsschaltkreis (108) nach einem der Ansprüche 14 bis 19, wobei der Widerstand (114) selektiv programmierbar zwischen einer Pulldown-Widerstandskonfiguration und einer Stromsenkenkonfiguration ist.
Fehlererkennungsschaltkreis (108) nach einem der Ansprüche 10 bis 20, wobei der Bandlückenreferenzschaltkreis (110) und der Power-On-Reset-Schaltkreis (112) mit einer Vielzahl von Signalpads (102) gekoppelt sind.