DE112020005809T5 - Zeitgeberschaltung mit autonomem schwebenden pins und zugehörigen systemen, verfahren und vorrichtungen - Google Patents

Zeitgeberschaltung mit autonomem schwebenden pins und zugehörigen systemen, verfahren und vorrichtungen Download PDF

Info

Publication number
DE112020005809T5
DE112020005809T5 DE112020005809.3T DE112020005809T DE112020005809T5 DE 112020005809 T5 DE112020005809 T5 DE 112020005809T5 DE 112020005809 T DE112020005809 T DE 112020005809T DE 112020005809 T5 DE112020005809 T5 DE 112020005809T5
Authority
DE
Germany
Prior art keywords
circuit
interrupt
signal
reset
switching device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112020005809.3T
Other languages
English (en)
Inventor
Jacob Lunn Lassen
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of DE112020005809T5 publication Critical patent/DE112020005809T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0092—Details of emergency protective circuit arrangements concerning the data processing means, e.g. expert systems, neural networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24—Resetting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G06F11/0745—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in an input/output transactions management context
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0754—Error or fault detection not based on redundancy by exceeding limits
    • G06F11/0757—Error or fault detection not based on redundancy by exceeding limits by exceeding a time limit, i.e. time-out, e.g. watchdogs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0766—Error or fault reporting or storing
    • G06F11/0772—Means for error signaling, e.g. using interrupts, exception flags, dedicated error registers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0793—Remedial or corrective actions
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/02—Details
    • H02H3/027—Details with automatic disconnection after a predetermined time
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017581—Coupling arrangements; Interface arrangements programmable

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Debugging And Monitoring (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein elektrisches System schließt eine integrierte Schaltvorrichtung ein, die Eingabe-/Ausgabe-(E/A)Pins, eine Rücksetzschaltung und eine E/A-Schaltung einschließt. Die E/A-Schaltung ist betriebsfähig mit den E/A-Pins gekoppelt. Die E/A-Schaltung ist konfiguriert, um die E/A-Pins in einem elektrisch schwebenden Zustand als Reaktion auf ein Systemrücksetzsignal, das durch die Rücksetzschaltung übertragen wird, selektiv zu betreiben. Die E/A-Schaltung ist ferner konfiguriert, um die E/A-Pins in dem elektrisch schwebenden Zustand als Reaktion auf ein Signal, das von einer Zeitgeberschaltung unabhängig von der Rücksetzschaltung bereitgestellt wird, selektiv zu betreiben.

Description

  • QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
  • Diese Patentanmeldung beansprucht die Priorität der vorläufigen US-Patentanmeldung Nr. 62/940,617 , eingereicht am 26. November 2019, mit dem Titel WATCHDOG WITH NON-MASKABLE INTERRUPT AND AUTONOMOUS FLOATING OF PINS AND RELATED SYSTEMS, METHODS, AND DEVICES, deren gesamte Offenbarung hiermit durch diese Bezugnahme aufgenommen wird.
  • PATENTBEREICH
  • Die vorliegende Offenbarung bezieht sich allgemein auf Korrekturmaßnahmen, die auf Fehler reagieren, die im Betrieb integrierter Schaltungen erkannt werden, und insbesondere auf Korrekturmaßnahmen, die in Verarbeitungsschaltvorrichtungen durchgeführt werden.
  • STAND DER TECHNIK
  • Eine Verarbeitungsschaltung kann eine Rücksetzsteuerung verwenden, um ein Zurücksetzen des Verarbeitungsschaltungssystems einzuleiten. Systemzurücksetzungen erfolgen aus einer funktionalen Sicherheitsperspektive, die dazu bestimmt ist, die Verarbeitungsschaltung in einen sicheren Zustand zu versetzen, in dem Eingabe-/Ausgabe-Pins (E/A) in elektrisch schwebende Zustände versetzt werden. In sicherheitskritischen Systemen kann eine solche Verarbeitungsschaltung einen unsicheren Betrieb externer Vorrichtungen verhindern, die aufgrund des Betriebs der E/A-Pins in einem sicheren Zustand mit der Verarbeitungsschaltung interagieren.
  • Figurenliste
  • Während diese Offenbarung mit Ansprüchen endet, die bestimmte Ausführungsformen besonders hervorheben und eindeutig beanspruchen, können verschiedene Merkmale und Vorteile von Ausführungsformen innerhalb des Schutzumfangs dieser Offenbarung leichter aus der folgenden Beschreibung ermittelt werden, wenn sie in Verbindung mit den beigefügten Zeichnungen gelesen werden, in denen:
    • 1 ein Blockdiagramm eines elektrischen Systems gemäß einigen Ausführungsformen ist;
    • 2 ein Blockdiagramm einer Verarbeitungsschaltung gemäß einigen Ausführungsformen ist;
    • 3 ein Ablaufdiagramm ist, das ein Verfahren zum Betreiben einer integrierten Schaltvorrichtung gemäß einigen Ausführungsformen veranschaulicht;
    • 4 ein Ablaufdiagramm ist, das ein Verfahren zum Betreiben einer Zeitgeberschaltung gemäß einigen Ausführungsformen veranschaulicht; und
    • 5 ein Blockdiagramm der Schaltlogik ist, die in einigen Ausführungsformen verwendet werden kann, um verschiedene hierin offenbarte Funktionen, Operationen, Handlungen, Prozesse und/oder Verfahren zu implementieren.
  • DETAILLIERTE BESCHREIBUNG
  • In der folgenden detaillierten Beschreibung wird auf die beigefügten Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen zur Veranschaulichung spezifische Beispiele von Ausführungsformen gezeigt sind, in denen die vorliegende Offenbarung ausgeführt werden kann. Diese Ausführungsformen werden ausreichend detailliert beschrieben, um es einem Durchschnittsfachmann zu ermöglichen, die vorliegende Offenbarung auszuführen. Es können jedoch auch andere hierin ermöglichte Ausführungsformen verwendet werden, und Änderungen der Struktur, des Materials und des Prozesses können vorgenommen werden, ohne vom Schutzumfang der Offenbarung abzuweichen.
  • Die hierin dargestellten Veranschaulichungen sollen keine tatsächlichen Ansichten eines bestimmten Verfahrens oder Systems oder einer bestimmten Vorrichtung oder Struktur sein, sondern sind lediglich idealisierte Darstellungen, die zur Beschreibung der Ausführungsformen der vorliegenden Offenbarung verwendet werden. Ähnliche Strukturen oder Komponenten in den verschiedenen Zeichnungen können in einigen Fällen zur Vereinfachung für den Leser die gleiche oder eine ähnliche Nummerierung beibehalten; die Ähnlichkeit in der Nummerierung bedeutet jedoch nicht notwendigerweise, dass die Strukturen oder Komponenten in Größe, Zusammensetzung, Konfiguration oder einer anderen Eigenschaft identisch sind.
  • Die folgende Beschreibung kann Beispiele einschließen, um es einem Durchschnittsfachmann zu ermöglichen, die offenbarten Ausführungsformen auszuführen. Die Verwendung der Begriffe „beispielhaft“, „als Beispiel“ und „zum Beispiel“ bedeutet, dass die zugehörige Beschreibung erläuternd ist, und obwohl der Schutzumfang der Offenbarung die Beispiele und ihre rechtlichen Äquivalente umfassen soll, ist die Verwendung solcher Begriffe nicht dazu bestimmt, den Schutzumfang einer Ausführungsform oder dieser Offenbarung auf die spezifizierten Komponenten, Schritte, Merkmale, Funktionen oder dergleichen einzuschränken.
  • Es versteht sich, dass die Komponenten der Ausführungsformen, wie sie hierin allgemein beschrieben und in den Zeichnungen veranschaulicht sind, in einer großen Vielfalt unterschiedlicher Konfigurationen angeordnet und ausgelegt werden könnten. Somit soll die folgende Beschreibung verschiedener Ausführungsformen den Schutzumfang der vorliegenden Offenbarung nicht einschränken, sondern ist lediglich repräsentativ für verschiedene Ausführungsformen. Während die verschiedenen Gesichtspunkte der Ausführungsformen in den Zeichnungen dargestellt sein können, sind die Zeichnungen nicht notwendigerweise maßstabsgetreu gezeichnet, sofern nicht ausdrücklich angegeben.
  • Des Weiteren sind die gezeigten und beschriebenen spezifischen Implementierungen nur Beispiele und sollten nicht als die einzige Möglichkeit zur Implementierung der vorliegenden Offenbarung ausgelegt werden, sofern hierin nicht anders angegeben. Elemente, Schaltungen und Funktionen können in Blockdiagrammform gezeigt sein, um die vorliegende Offenbarung nicht durch unnötige Details undeutlich werden zu lassen. Umgekehrt sind gezeigte und beschriebene spezifische Implementierungen nur beispielhaft und sollten nicht als die einzige Möglichkeit zur Implementierung der vorliegenden Offenbarung ausgelegt werden, sofern hierin nicht anders angegeben. Außerdem sind Blockdefinitionen und die Aufteilung von Logik zwischen verschiedenen Blöcken beispielhaft für eine spezifische Implementierung. Es ist für den Fachmann ohne Weiteres ersichtlich, dass die vorliegende Offenbarung durch zahlreiche andere Aufteilungslösungen ausgeführt werden kann. Auf Details zu zeitlichen Erwägungen und dergleichen wurde größtenteils verzichtet, soweit solche Details für ein vollständiges Verständnis der vorliegenden Offenbarung nicht erforderlich sind und innerhalb der Fähigkeiten eines Durchschnittsfachmanns liegen.
  • Der Durchschnittsfachmann würde verstehen, dass Informationen und Signale unter Verwendung einer Vielfalt verschiedener Technologien und Techniken dargestellt werden können. Einige Zeichnungen können Signale zur Übersichtlichkeit der Darstellung und Beschreibung als ein einzelnes Signal veranschaulichen. Es ist für einen Durchschnittsfachmann ersichtlich, dass das Signal einen Bus von Signalen darstellen kann, wobei der Bus eine Vielfalt von Bitbreiten aufweisen kann und die vorliegende Offenbarung auf einer beliebigen Anzahl von Datensignalen, einschließlich eines einzelnen Datensignals, implementiert werden kann.
  • Die verschiedenen veranschaulichenden logischen Blöcke, Module und Schaltungen, die in Verbindung mit den hierin offenbarten Ausführungsformen beschrieben werden, können mit einem Universalprozessor, einem Spezialprozessor, einem digitalen Signalprozessor (DSP), einer integrierten Schaltung (IC), einer anwendungsspezifischen integrierten Schaltung (ASIC), einer anwenderprogrammierbaren Gatteranordnung (FPGA) oder einer anderen programmierbaren Logikvorrichtung, einer diskreten Gatter- oder Transistorlogik, diskreten Hardwarekomponenten oder einer beliebigen Kombination davon, die zum Durchführen der hierin beschriebenen Funktionen ausgelegt sind, implementiert oder durchgeführt werden. Ein Universalprozessor (der hierin auch als Hostprozessor oder einfach als Host bezeichnet werden kann) kann ein Mikroprozessor sein, alternativ kann der Prozessor jedoch ein beliebiger herkömmlicher Prozessor, eine Steuerung, Mikrosteuerung oder Zustandsautomat sein. Ein Prozessor kann auch als eine Kombination von Rechenvorrichtungen, wie eine Kombination aus einem DSP und einem Mikroprozessor, eine Vielzahl von Mikroprozessoren, ein oder mehrere Mikroprozessoren in Verbindung mit einem DSP-Kern oder eine beliebige andere derartige Konfiguration implementiert sein. Ein Universalcomputer einschließlich eines Prozessors wird als Spezialcomputer angesehen, während der Universalcomputer so konfiguriert ist, dass er Rechenanweisungen (z. B. einen Softwarecode) ausführt, die sich auf Ausführungsformen der vorliegenden Offenbarung beziehen.
  • Die Ausführungsformen können in Bezug auf einen Prozess beschrieben sein, der als ein Flussdiagramm, ein Fließschema, ein Strukturdiagramm oder ein Blockdiagramm dargestellt ist. Obwohl ein Flussdiagramm operationale Handlungen als einen sequentiellen Prozess beschreiben kann, können viele dieser Handlungen in einer anderen Abfolge, parallel oder im Wesentlichen gleichzeitig durchgeführt werden. Außerdem kann die Reihenfolge der Handlungen geändert werden. Ein Prozess kann einem Verfahren, einem Thread, einer Funktion, einer Prozedur, einer Subroutine, einem Unterprogramm, einer anderen Struktur oder Kombinationen davon entsprechen. Des Weiteren können die hierin offenbarten Verfahren in Hardware, Software oder beidem implementiert werden. Bei Implementierung in Software können die Funktionen als eine oder mehrere Anweisungen oder ein Code auf computerlesbaren Medien gespeichert oder übertragen werden. Computerlesbare Medien schließen sowohl Computerspeichermedien als auch Kommunikationsmedien, einschließlich aller Medien, welche die Übertragung eines Computerprogramms von einem Ort zu einem anderen unterstützen, ein.
  • Jede Bezugnahme auf ein Element hierin unter Verwendung einer Bezeichnung, wie „erste/r/s“, „zweite/r/s“ usw. schränkt die Menge oder Reihenfolge dieser Elemente nicht ein, es sei denn, eine solche Einschränkung wird ausdrücklich angegeben. Vielmehr können diese Bezeichnungen hierin als ein zweckmäßiges Verfahren zum Unterscheiden zwischen zwei oder mehr Elementen oder Instanzen eines Elements verwendet werden. Eine Bezugnahme auf ein erstes und ein zweites Element bedeutet also nicht, dass dort nur zwei Elemente eingesetzt werden dürfen oder dass das erste Element dem zweiten Element in irgendeiner Weise vorausgehen muss. Außerdem kann ein Satz von Elementen, sofern nicht anders angegeben, ein oder mehrere Elemente umfassen.
  • Wie hierin verwendet, bedeutet der Begriff „im Wesentlichen“ in Bezug auf einen gegebenen Parameter, eine gegebene Eigenschaft oder eine gegebene Bedingung und schließt in einem für den Durchschnittsfachmann verständlichen Ausmaß ein, dass der gegebene Parameter, die gegebene Eigenschaft oder die gegebene Bedingung mit einem geringen Maß an Varianz, wie zum Beispiel innerhalb annehmbarer Fertigungstoleranzen, erfüllt ist. Beispielhaft kann in Abhängigkeit von dem bestimmten Parameter, der bestimmten Eigenschaft oder der bestimmten Bedingung, der bzw. die im Wesentlichen erfüllt ist, der Parameter, die Eigenschaft oder die Bedingung zu mindestens 90 % erfüllt, zu mindestens 95 % erfüllt oder sogar zu mindestens 99 % erfüllt sein.
  • Einige Verarbeitungsschaltungen (z. B. Mikrocontroller, ohne Einschränkung) können eingebaute Watchdog-Schaltungen einschließen, die verwendet werden, um Fehler (z. B. weiche und/oder harte Fehler, Stapelzeigerfehler oder unerwartete Programmabläufe, ohne Einschränkung) wiederherzustellen, die nicht anderweitig gehandhabt werden können. Bei sicherheitskritischen Systemen können Mehrpunktfehler auftreten und berücksichtigt werden. Ein nicht einschränkendes Beispiel für einen potenziellen Mehrpunktfehler kann darin bestehen, dass ein kritischer Fehler, der normalerweise von der Watchdog-Schaltung unter Verwendung einer Rücksetzsteuerung zum Zurücksetzen des Systems wiederhergestellt würde, mit einem Fehler in einer Rücksetzsteuerung kombiniert wird. Eine Rücksetzsteuerung kann Logik einschließen, die verschiedene (z. B. alle, ohne Einschränkung) Rücksetzquellen erfasst und einen Master oder eine Systemrücksetzung erzeugt. Ein Fehler in der Rücksetzsteuerung selbst kann jedoch die beabsichtigte Systemrücksetzung beeinträchtigen, selbst wenn die Watchdog-Schaltung selbst nicht fehlerhaft ist. Mit anderen Worten kann, obwohl eine Watchdog-Schaltung konfiguriert sein kann, um Fehler zu erkennen, die nicht von anderen Mechanismen gehandhabt werden, und um die Rücksetzschaltung zum Auslösen eines Systemrücksatzes veranlassen, ein zusätzlicher Fehler in der Rücksetzsteuerung selbst verhindern, dass in einer Verarbeitungsschaltung ihre E/A-Pins in einen schwebenden Zustand übergehen oder das System überhaupt zurückgesetzt wird.
  • Das beabsichtigte Verhalten einer typischen Watchdog-Schaltung, wenn ein kritischer Fehler auftritt, besteht darin, den Mikrocontroller (z. B. über die Rücksetzsteuerung ohne Einschränkung) zurückzusetzen, der auch die E/A-Pins (z. B. alle E/A-Pins ohne Einschränkung) zum Schweben bringt. Das Schweben der E/A-Pins wird in einem sicherheitskritischen System als sicherer Zustand angesehen, da dies eine normale Situation ist, bis der Mikrocontroller hochgefahren ist. Während Watchdog-Schaltungen und gefensterte Watchdog-Schaltungen Rücksetzsteuerungen auslösen, um Systemrücksetzungen einzuleiten (z. B. intern in der Verarbeitungsschaltung, ohne Einschränkung), können Fehlfunktionen in den Rücksetzsteuerungen selbst das Auslösen eines sicheren Zustands und sogar Systemrücksetzungen verhindern. Als nicht einschränkendes Beispiel kann ein Fehler in der Rücksetzsteuerung die Platzierung des Mikrocontrollers in einen sicheren Zustand verhindern, selbst wenn die Watchdog-Schaltung einen Fehler erkennt.
  • Wie hierin verwendet, bezieht sich der Begriff „gefensterte Watchdog-Schaltung“ auf eine Watchdog-Schaltung, die auslöst, wenn ein Watchdog-Schaltungszeitgeber überläuft, bevor er gelöscht wird, aber auch, wenn der Watchdog-Schaltungszeitgeber früher als erwartet gelöscht wird. Mit anderen Worten löst eine gefensterte Watchdog-Schaltung ein Systemzurücksetzen aus, wenn der Watchdog-Schaltungszeitgeber außerhalb des normalen Betriebs gelöscht wird, einschließlich eines späten oder frühen Watchdog-Schaltzeitgebers.
  • Ein weiteres, nicht einschränkendes Beispiel für einen potenziellen Mehrpunktfehler kann darin bestehen, dass ein Fehler, der normalerweise von der Watchdog-Schaltung unter Verwendung eines Unterbrechungsschaltkreises verwendet würde, um den Betrieb der Verarbeitungsschaltung (z. B. Betrieb einer zentralen Verarbeitungseinheit der Verarbeitungsschaltung ohne Einschränkung) zu unterbrechen, mit einem Fehler in der Unterbrechungssteuerung kombiniert wird. Ein Fehler in der Unterbrechungssteuerung selbst kann jedoch die beabsichtigte Unterbrechung beeinträchtigen, selbst wenn die Watchdog-Schaltung selbst nicht fehlerhaft ist. Mit anderen Worten kann, obwohl eine Watchdog-Schaltung konfiguriert ist, um Fehler zu erkennen und die Unterbrechungsschaltung zu veranlassen, eine Unterbrechung auszulösen, ein zusätzlicher Fehler in der Unterbrechungssteuerung selbst verhindern, dass die Unterbrechung auftritt. Zusätzlich können Unterbrechungen der Unterbrechungssteuerung selbst in einigen Fällen deaktiviert werden oder die MCU kann möglicherweise nicht in der Lage sein, eine von der Unterbrechungssteuerung empfangene Unterbrechung zu verarbeiten, welche die beabsichtigte Unterbrechung beeinträchtigen kann, selbst wenn die Watchdog-Schaltung selbst nicht fehlerhaft ist.
  • Hierin offenbarte Ausführungsformen schließen Zeitschaltkreise (z. B. Watchdog-Schaltungen ohne Einschränkung) ein, die konfiguriert sind, um ein elektrisches Schweben von E/A-Pins unabhängig voneinander (z. B. auf einen sicheren Zustand eingestellt, ohne Einschränkung), Systemrücksetzungen oder Kombinationen davon ohne Eingriff einer Rücksetzschaltung, einer zentralen Verarbeitungseinheit (CPU) oder einer Unterbrechungssteuerung auszulösen. Außerdem schließen hierin offenbarte Ausführungsformen Zeitschaltschaltungen ein, die konfiguriert sind, um unabhängig nicht maskierbare Unterbrechungen (non-maskable interrupts, NMIs) ohne Eingriff von einer Rücksetzschaltung und unabhängig von einem Zustand und einer Konfiguration einer Unterbrechungssteuerung auszulösen. Als nicht einschränkendes Beispiel können hierin offenbarte Zeitschaltkreise ein elektrisches Schweben von E/A-Pins auslösen, während die CPU eine Hauptsteuerschleife durchführt - ohne die CPU zu unterbrechen. Als weiteres nicht einschränkendes Beispiel können hierin offenbarte Zeitschaltkreise ein elektrisches Schweben von E/A-Pins auslösen, während die CPU in einem Modus mit niedrigem Stromverbrauch arbeitet, da die hierin offenbarten Zeitschaltkreise eine ausreichende Schaltung aufweisen (z. B. Logik, Speicher, ohne Einschränkung), um ein elektrisches Schweben der E/A-Pins auszulösen - hier ohne Aktivierung der CPU. Als weiteres nicht einschränkendes Beispiel können direkte Busverbindungen (z. B. ein Peripheriebus oder ein ereignisbasiertes System, das einen peripheren Bus ohne Einschränkung verwendet) zwischen hierin offenbarten Zeitschaltungen und E/A-Schaltungen und/oder einer Unterbrechungsschaltung vorhanden sein, die verwendet werden können, um Signale zu kommunizieren, ohne den Betrieb der CPU zu unterbrechen.
  • Hierin offenbarte Ausführungsformen können eine nicht maskierbare Unterbrechung mit hoher Priorität erzeugen und alle E/A-Pins unabhängig von einer Unterbrechungssteuerung zum Schweben bringen. Die NMI kann eine Software (z. B. ausgeführt von einer CPU oder einem anderen Verarbeitungskern ohne Einschränkung) aktivieren, um zu bestimmen, ob E/A-Pins korrekt schweben. In einigen Ausführungsformen kann die Überprüfung des korrekten Betriebs der Watchdog-Schaltung unter normalen Bedingungen durchgeführt werden. Im Falle eines Fehlers kann nicht angenommen werden, dass die NMI ordnungsgemäß arbeitet (z. B. bei einem CPU-Fehler, der die Watchdog-Schaltung ausgelöst hat, ohne Einschränkung), was kein Problem ist, solange die E/A-Pins zuvor verifiziert wurden, um elektrisch zum Schweben gebracht zu werden.
  • Eine Zeitschaltschaltung (z. B. Watchdog-Schaltung), die konfiguriert ist, um ein elektrisches Schweben von E/A-Pins, NMIs, Systemrücksetzungen oder Kombinationen davon unabhängig auszulösen, kann die Sicherheit von sicherheitskritischen Systemen erhöhen. Als ein nicht einschränkendes Beispiel kann, wenn bei einer intervenierenden Komponente, die konfiguriert ist, um einen oder mehrere der Ausgaben von E/A-Pins, NMIs und Systemzurücksetzungen durchzuführen, ein Fehler auftritt, die Zeitsteuerungsschaltung weiterhin das Schweben von E/A-Pins, NMIs oder Systemrücksetzungen durchführen, selbst beim Auftreten eines solchen Fehlers. Mit anderen Worten können hierin offenbarte Ausführungsformen Redundanz bei der Auslösung des Schwebens von E/A-Pins, NMIs und Systemrücksetzungen bereitstellen, wodurch die Wahrscheinlichkeit reduziert wird, dass die Auslösung dieser Sicherheitsmerkmale für die integrierte Schaltvorrichtung nicht verfügbar wird. Ein unsicherer Betrieb von sicherheitskritischen Systemen, die sich aus nicht behobenen Fehlern im Betrieb der integrierten Schaltvorrichtung ergeben, kann vermieden werden. Hierin offenbarte Ausführungsformen können zusätzlich oder alternativ eine kritische Doppelfehlersituation (z. B. Fehler der Rücksetzschaltung oder Unterbrechungsschaltung zusätzlich zu einem anderen durch die Watchdog-Schaltung erkannten Fehler) reduzieren oder beseitigen. Eine NMI kann nicht deaktiviert werden und hat eine höhere Priorität als andere Unterbrechungen. Infolgedessen werden NMs nicht blockiert und die Unterbrechungsschaltung ist erforderlich, um die NMI zu verarbeiten. In hierin offenbarten Ausführungsformen wird das System auch dann, wenn die Unterbrechungssteuerung, die Rücksetzsteuerung und/oder die CPU ausfällt, durch die Zeitsteuerschaltung in einen sicheren Zustand gebracht.
  • In einigen Ausführungsformen kann die Zeitschaltschaltung (z. B. die Watchdog-Schaltung ohne Einschränkung) innerhalb einer integrierten Schaltvorrichtung integriert sein. In solchen Ausführungsformen kann die Notwendigkeit einer externen (z. B. redundanten, ohne Einschränkung) Watchdog-Schaltung eliminiert werden, wodurch die Systemkosten reduziert und eine kompaktere Bauweise ermöglicht wird. In einigen Ausführungsformen können die Zeitschaltkreise außerhalb der integrierten Schaltvorrichtung implementiert sein.
  • Darüber hinaus können Ausführungsformen der Offenbarung die Teststabilität und/oder Beobachtbarkeit von Funktionen einer integrierten Schaltvorrichtung erhöhen. Als nicht einschränkendes Beispiel können Ausführungsformen der Offenbarung eine CPU der integrierten Schaltvorrichtung zum Auslesen eines Zählregisters (z. B. der Zeitgeberschaltung ohne Einschränkung) ermöglichen, um das Zählregister auf einen vorbestimmten Zustand einzustellen, der konfiguriert ist, um ein Überlaufereignis schnell auszulösen (z. B. zum Testen, ohne Einschränkung), einen niedrigen Rücksetz-Pin zu erzeugen, um extern zu signalisieren, dass die Rücksetzung erfolgt ist, und eine immer aktivierte Funktionalität (z. B. durch Sicherungen/Konfigurationsbits ohne Einschränkung) zu ermöglichen.
  • Wie hierin verwendet, bezieht sich der Begriff „Verarbeitungsschaltung“ auf eine integrierte Schaltvorrichtung, die elektrisch programmierbare Logik einschließt. Beispiele für „Verarbeitungsschaltungen“ sind Mikrocontroller, programmierbare Logiksteuerungen (PLCs), Computerverarbeitungskerne, feldprogrammierbare Gate-Arrays (FPGAs) und andere Schaltungen, die dazu konfiguriert sind, computerlesbare Anweisungen (z. B. Software, Firmware) oder Logik (z. B. Hardware-Beschreibungssprachcode) oder Kombinationen davon auszuführen.
  • Wie hierin verwendet, bezieht sich der Begriff „Pin“ auf eine elektrisch leitfähige Struktur, die elektrisch mit einem integrierten Schaltvorrichtungspaket (direkt oder über eine oder mehrere Zwischenvorrichtungen (d. h. indirekt)) mit einer Schaltung verbunden ist, die außerhalb des integrierten Schaltvorrichtungspakets liegt. Dementsprechend kann ein erstes Ende eines Pins innerhalb des integrierten Schaltvorrichtungspakets liegen und ein zweites Ende des Pins kann außerhalb des integrierten Schaltvorrichtungspakets liegen. Pins einer integrierten Schaltvorrichtung können betriebsfähig mit einem Pad einer Leiterplatte (PCB) gekoppelt sein, die Leiterbahnen einschließen kann, die elektrisch mit dem Pad verbunden sind, um die Verbindung der Schaltung, die sich innerhalb des integrierten Schaltvorrichtungspakets befindet, zu ermöglichen, um mit anderen Komponenten oder Vorrichtungen, die elektrisch mit der Leiterplatte verbunden sind, durch die Pins, Pads und Leiterbahnen elektrisch zu interagieren.
  • 1 ist ein Blockdiagramm eines elektrischen Systems 100 gemäß einigen Ausführungsformen. Das elektrische System 100 schließt eine integrierte Schaltvorrichtung (z. B. integrierte Schaltvorrichtung 126 oder integrierte Schaltvorrichtung 114 ohne Einschränkung) und eine externe Vorrichtung 110 ein, die betriebsfähig mit der integrierten Schaltvorrichtung 114 oder 126 gekoppelt ist. In einigen Ausführungsformen kann die integrierte Schaltvorrichtung 114 oder 126 als eine Verarbeitungsschaltung wie ein Mikrocontroller, ohne Einschränkung, implementiert sein. Die integrierte Schaltvorrichtung 114 oder 126 schließt eine Hauptschaltung 112, eine Rücksetzschaltung 104, eine E/A-Schaltung 106, eine Unterbrechungsschaltung 130 und Pins 108 ein. Im Fall der integrierten Schaltvorrichtung 126 schließt die integrierte Schaltvorrichtung 126 auch eine Zeitgeberschaltung 102 ein. Im Fall der integrierten Schaltvorrichtung 114 befindet sich die Zeitgeberschaltung 102 außerhalb der integrierten Schaltvorrichtung 114 (z. B. eine externe Watchdog-Schaltung, ohne Einschränkung), und die Zeitgeberschaltung 102 ist konfiguriert, um mit der integrierten Schaltvorrichtung 114 über die Pins 108 zu interagieren (z. B. einen Sicherheits-Pin 138, der konfiguriert ist, um ein Sicherheitssignal 124 von der Zeitgeberschaltung 102 zu empfangen, einen Unterbrechungs-Pin 140, der konfiguriert ist, um ein NMI-Signal 122 von der Zeitgeberschaltung 102 zu empfangen, einen Rücksetz-Pin 142, der konfiguriert ist, um ein Rücksetzsignal 128 von der Zeitgeberschaltung 102 zu empfangen, einen oder mehrere Fehler-Pins 146, die konfiguriert sind, um Fehlersignale 134, 136 von der Zeitgeberschaltung 102 zu empfangen, und einen Systemrücksetz-Pin, der eingerichtet ist, um ein Systemrücksetzsignal an die Zeitgeberschaltung 102 bereitzustellen). Mit anderen Worten kann das elektrische System 100 gemäß verschiedenen Ausführungsformen eine integrierte Schaltvorrichtung 114 einschließen, die betriebsfähig mit einer Zeitgeberschaltung 102 gekoppelt ist, die außerhalb der integrierten Schaltvorrichtung 114 (mit gestrichelten Linien angegeben) oder einer integrierten Schaltvorrichtung 126 liegt, einschließlich der Zeitgeberschaltung 102 innerhalb eines Pakets der integrierten Schaltvorrichtung 126 (angegeben mit gepunkteten Linien). Die integrierte Schaltvorrichtung 114 oder 126 ist konfiguriert, um mit der externen Vorrichtung 110 unter Verwendung von Eingabe-/Ausgabesignalen (E/A-Signalen 118) über einen oder mehrere E/A-Pins 144 der Pins 108 zu interagieren.
  • In einigen Ausführungsformen kann das elektrische System 100 ein sicherheitskritisches System sein. Wie hierin verwendet, beziehen sich die Begriffe „sicherheitskritisches System“ oder „Sicherheitssystem“ auf ein System, das Schäden an Personen, Ausrüstungen und/oder eine Umgebung als Reaktion auf Fehlfunktionen des kritischen Systems verursachen kann. Dementsprechend kann die externe Vorrichtung 110 ohne Einschränkung eine Vorrichtung einschließen, die mit medizinischer Behandlung, Waffen, Nuklearenergie, Transport, Sicherheitsausrüstung oder anderen sicherheitskritischen Systemen verbunden ist.
  • In Sicherheitssystemen sind Sicherheitsmerkmale implementiert, die Systemzustände überwachen und verarbeiten sollen, um einen sicheren Betrieb zu gewährleisten. Ein Fehler in diesem Zusammenhang kann der Ausfall eines Sicherheitsmerkmals sein, was möglicherweise eine Gefahr für die Benutzer/innen verursachen kann. In solchen Fällen können Fehler erkannt werden und das System kann in einem sicheren Zustand platziert werden, um eine Gefahr zu vermeiden. Dieser Mechanismus gewährleistet, dass auch bei Ausfall des Sicherheitsmerkmals der Ausfall nicht zu einer Gefahr führt. Dies wird auch als „funktionale Sicherheit“ bezeichnet (d. h. die Sicherheit ist betriebsfähig). Die integrierte Schaltvorrichtung (z. B. integrierte Schaltvorrichtung 114, integrierte Schaltvorrichtung 126, ohne Einschränkung) ist konfiguriert, um verschiedene Sicherheitsfunktionen durchzuführen, die konfiguriert sind, um Ausfälle der integrierten Schaltvorrichtung 114 oder 126 abzuschwächen oder sicher auf diese zu reagieren. Zum Beispiel ist die Rücksetzschaltung 104 konfiguriert, um ein Systemrücksetzsignal 120 zu erzeugen (z. B. als Reaktion auf ein erstes Fehlersignal 134, das von der Zeitgeberschaltung 102 erzeugt wird und durch die Zeitgeberschaltung 102 an die Rücksetzschaltung 104 gesendet wird, ohne Einschränkung), und das Systemrücksetzsignal 120 an verschiedene andere Teile der integrierten Schaltvorrichtung zu übertragen, um ein Systemrücksetzen der integrierten Schaltvorrichtung 114 oder 126 einzuleiten. Als nicht einschränkendes Beispiel kann das Systemrücksetzsignal 120 einen Befehl zum Einleiten einer Systemrücksetzung einschließen, sowie Informationen, die einen Zustand der integrierten Schaltvorrichtung angeben, die das Auslösen einer Systemrücksetzung erfordert, oder ein anderes Signal, das konfiguriert ist, um die Systemrücksetzung auszulösen. Als nicht einschränkendes Beispiel kann die Rücksetzschaltung 104 konfiguriert sein, um das Systemrücksetzsignal 120 an die Zeitgeberschaltung 102, die E/A-Schaltung 106, die Unterbrechungsschaltung 130 und die Hauptschaltung 112 zu übertragen. Als Reaktion auf das Systemrücksetzsignal 120 kann die E/A-Schaltung 106 konfiguriert sein, um die E/A-Pins 144 so zu steuern, dass sie in einem elektrisch schwebenden Zustand betrieben werden, d. h. die E/A-Schaltung 106 kann die E/A-Pins 144 steuern, um ihren Zustand in den elektrisch schwebenden Zustand zu versetzen. Wenn sich die E/A-Pins 144 im elektrisch schwebenden Zustand befinden, befindet sich die integrierte Schaltvorrichtung in einem sicheren Zustand, der innerhalb des sicherheitskritischen Systems sicher ist.
  • In einigen Situationen kann ein zusätzlicher Fehler der Rücksetzschaltung 104 selbst verhindern, dass eine ordnungsgemäßes Systemrücksetzung auftritt. In solchen Situationen kann die Zeitgeberschaltung 102 bestimmen, dass ein vorheriges erstes Fehlersignal 134 die Rücksetzschaltung 104 ausgelöst haben sollte, um eine Systemrücksetzung auszulösen, dass jedoch die Systemrücksetzung nicht aufgetreten ist. In solchen Situationen kann die Zeitgeberschaltung 102 das Rücksetzsignal 128 erzeugen und senden, das konfiguriert ist, um eine Systemrücksetzung unabhängig von der Rücksetzschaltung 104 auszulösen. Zum Beispiel kann die Zeitgeberschaltung 102 konfiguriert sein, um das Rücksetzsignal 128 an die Rücksetzschaltung 104, die E/A-Schaltung 106, die Unterbrechungsschaltung 130 und die Hauptschaltung 112 zum Einleiten der Systemrücksetzung zu übertragen. Dementsprechend kann auch in der Situation, in der ein zusätzlicher Fehler verhindert, dass die Rücksetzschaltung 104 die Systemrücksetzung auslöst, d. h. verhindert, dass die Rücksetzschaltung 104 das Systemrücksetzsignal 120 bestätigt, die Zeitgeberschaltung 102 selbst die Systemrücksetzung unabhängig von der Rücksetzschaltung 104 auslösen, indem das Rücksetzsignal 128 bestätigt wird.
  • Eine weitere Sicherheitsfunktion der integrierten Schaltvorrichtung 114 oder 126 ist konfiguriert, um eine Unterbrechung des Betriebs der Hauptschaltung 112 durchzuführen. In einigen Ausführungsformen schließt die Hauptschaltung 112 einen oder mehrere Verarbeitungskerne ein, wie eine zentrale Verarbeitungseinheit (CPU). Die Unterbrechungsschaltung 130 kann konfiguriert sein, um eine Unterbrechung 132 zu erzeugen und die Unterbrechung 132 an die Hauptschaltung 112 zu übertragen, um den Betrieb der Hauptschaltung 112 zu unterbrechen. Als nicht einschränkendes Beispiel kann die Unterbrechungsschaltung 130 konfiguriert sein, um die Unterbrechung 132 als Reaktion auf ein zweites Fehlersignal 136, das von der Zeitgeberschaltung 102 empfangen wird, zu erzeugen. Die Hauptschaltung 112 kann konfiguriert sein, um zu versuchen, einen Fehler der integrierten Schaltvorrichtung 114 oder 126 als Reaktion auf die Unterbrechung 132 abzuschwächen oder zu beseitigen.
  • In einigen Situationen kann ein zusätzlicher Fehler der Unterbrechungsschaltung 130 selbst verhindern, dass die Unterbrechung der Hauptschaltung 112 auftritt (z. B. der Fehler, dass die Unterbrechung 132 nicht an die Hauptschaltung 112 bereitgestellt wird). In solchen Situationen kann die Zeitgeberschaltung 102 bestimmen, dass ein vorheriges zweites Fehlersignal 136 die Unterbrechungsschaltung 130 ausgelöst haben sollte, um die Unterbrechung 132 zu erzeugen und die Hauptschaltung 112 zu unterbrechen, dass jedoch die Unterbrechung 132 nicht erfolgt ist. Als nicht einschränkendes Beispiel kann die Unterbrechungsschaltung 130 in einem Zustand oder einer Konfiguration betrieben werden, der alle oder einzelne Unterbrechungen (z. B. aufgrund des ordnungsgemäßen Betriebs der Unterbrechungsschaltung 130 oder aufgrund eines zusätzlichen Fehlers in der Unterbrechungsschaltung 130) abschaltet. Auch durch ein nicht einschränkendes Beispiel kann die Unterbrechungsschaltung 130 mit der Verarbeitung einer anderen Unterbrechung (z. B. aufgrund eines ordnungsgemäßen Betriebs der Unterbrechungsschaltung oder aufgrund eines zusätzlichen Fehlers in der Unterbrechungsschaltung 130) belegt sein, was verhindert, dass die Unterbrechungsschaltung 130 das zweite Fehlersignal 136 verarbeitet, das eine Unterbrechung 132 als Reaktion auf das zweite Fehlersignal ausgelöst haben sollte. In solchen Situationen kann die Zeitgeberschaltung 102 ein nicht maskierbares Unterbrechungssignal (NMI-Signal 122) erzeugen und an die Unterbrechungsschaltung 130 übertragen, um die Unterbrechung unabhängig von dem Zustand und der Konfiguration der Unterbrechungsschaltung 130 zu initiieren. Dementsprechend kann auch in der Situation, in der ein zusätzlicher Fehler verhindert, dass die Unterbrechungsschaltung 130 die Unterbrechung 132 auslöst, die Zeitgeberschaltung 102 selbst eine Unterbrechung des Hauptkreises 112 durch die Unterbrechungsschaltung 130 auslösen, indem das NMI-Signal 122 an die Unterbrechungsschaltung 130 erzeugt und übertragen wird. Das NMI-Signal 122 kann die Unterbrechungsschaltung 130 auslösen, um die Unterbrechung 132 unabhängig davon bereitzustellen, ob Unterbrechungen deaktiviert sind, und die Unterbrechungsschaltung 130 ist konfiguriert, um das NMI-Signal 122 mit höherer Priorität als andere Unterbrechungen zu behandeln, was es der Unterbrechungsschaltung 130 ermöglicht, die Unterbrechung 132 selbst dann bereitzustellen, wenn die Unterbrechungsschaltung 130 bereits eine andere Unterbrechung verarbeitet hat. Infolgedessen kann die Unterbrechungsschaltung 130 konfiguriert sein, um die Unterbrechung 132 als Reaktion auf das NMI-Signal 122 unabhängig von einem Zustand und einer Konfiguration der Unterbrechungsschaltung 130 bereitzustellen.
  • Eine weitere Sicherheitsfunktion des elektrischen Systems 100 schließt eine Fähigkeit für die Zeitgeberschaltung 102 ein, den Betrieb der E/A-Pins 144 in einem elektrisch schwebenden Zustand unabhängig auszulösen. Zum Beispiel kann die Zeitgeberschaltung 102 konfiguriert sein, um ein Sicherheitssignal 124 zu erzeugen und das Sicherheitssignal 124 an die E/A-Schaltung 106 zu übertragen. Das Sicherheitssignal 124 ist konfiguriert, um die E/A-Schaltung 106 auszulösen, um die E/A-Pins 144 zu steuern, damit sie im elektrisch schwebenden Zustand arbeiten. Als nicht einschränkendes Beispiel kann die E/A-Schaltung 106 konfiguriert sein, um Pin-Steuersignale 116 zu erzeugen, die konfiguriert sind, um die Isolationsschaltung der E/A-Pins 144 zu steuern. In einigen Ausführungsformen kann eine solche Isolationsschaltlogik der E/A-Pins 144 Treiberschaltungen einschließen, die konfiguriert sind, um Eingangs- und Ausgangssignale an den E/A-Pins 144 anzusteuern, und die Pin-Steuersignale 116 können konfiguriert sein, um die Treiberschaltungen zu deaktivieren und die E/A-Pins 144 elektrisch vom Rest der Schaltung der integrierten Schaltvorrichtung 114 oder 126 zu isolieren.
  • 2 ist ein Blockdiagramm einer Verarbeitungsschaltung 200 gemäß einigen Ausführungsformen. Die Verarbeitungsschaltung 200 ist ein Beispiel der integrierten Schaltvorrichtung 126 von 1, einschließlich einer Zeitgeberschaltung 204, die der Zeitgeberschaltung 102 von 1 ähnlich ist, die innerhalb der Verarbeitungsschaltung 200 integriert ist. Es versteht sich, dass in einigen Ausführungsformen alle oder ein Abschnitt der Zeitgeberschaltung 204 stattdessen außerhalb der Verarbeitungsschaltung 200 implementiert sein kann, ähnlich der Zeitgeberschaltung 102 der integrierten Schaltvorrichtung 114 von 1. Obwohl in 2 nicht gezeigt, schließt die Verarbeitungsschaltung 200 E/A-Pins ein, die den E/A-Pins 144 von 1 ähnlich sind. In einigen Ausführungsformen kann die Zeitgeberschaltung 204 eine Watchdog-Schaltung einschließen.
  • Die Verarbeitungsschaltung 200 schließt auch eine CPU 202, eine Rücksetzschaltung 206, eine Unterbrechungsschaltung 208, eine E/A-Schaltung 210 und einen Datenbus 224 ein, der betriebsfähig mit der CPU 202 und der E/A-Schaltung 210 gekoppelt ist. Die Zeitgeberschaltung 204 schließt ein Zählregister 212, ein Steuerregister 214 und ein Statusregister 216 ein, von denen jedes über den Datenbus 224 betriebsfähig mit der CPU 202 gekoppelt ist, wodurch die Zeitgeberschaltung 204 betriebsfähig mit dem Datenbus 224 gekoppelt wird. Als Reaktion auf eine Erkennung eines Fehlers durch die Zeitgeberschaltung 204 kann die Zeitgeberschaltung 204 konfiguriert sein, um ein Fehlersignal (z. B. das erste Fehlersignal 220 als Reaktion auf Fehler, die eine Systemrücksetzung erzeugen, oder das zweite Fehlersignal 222 als Reaktion auf Fehler, die eine Unterbrechung zum Beispiel der CPU 202 erzeugen) zu erzeugen. Als nicht einschränkendes Beispiel kann der Fehler durch Überwachen des Zählregisters 212, dessen Schwellenwerte durch die CPU 202 über das Kontrollregister 214 gesteuert werden können, erkannt werden. Das Zählregister 212 kann konfiguriert sein, um während der Durchführung einer Aufgabe (z. B. durch die CPU 202) anzusteigen, bis das Zählregister 212 nach Abschluss der Aufgabe gestoppt wird (z. B. über das Kontrollregister 214). Wenn der Wert des Zählregisters 212 nach Abschluss der Aufgabe außerhalb eines vorbestimmten Bereichs von Werten liegt, die durch einen oder mehrere Schwellenwerte definiert sind, kann die Zeitgeberschaltung 204 bestimmen, dass ein Fehler aufgetreten ist. Es sollte beachtet werden, dass die Zeitgeberschaltung 204 stattdessen ohne das Zählregister 212 implementiert werden kann. Als nicht einschränkendes Beispiel kann die Zeitgeberschaltung mit einem analogen Timeout wie einer RC-Schaltung implementiert werden.
  • In dem Fall, dass die Zeitgeberschaltung 204 bestimmt, dass der erfasste Fehler ein System zurücksetzt, um den Fehler (z. B. einen kritischen Fehler) zu beheben, kann die Zeitgeberschaltung 204 das erste Fehlersignal 220 erzeugen und das erste Fehlersignal 220 an die Rücksetzschaltung 206 übertragen. Als nicht einschränkende Beispiele können erkannte Fehler, die eine Systemrücksetzung erzeugen können, und einen Überlauf des Zählregisters 212 einschließen, bevor die CPU das Zählregister löscht und das Abschließen der Aufgabe oder das Löschen des Zählregisters 212 früher angibt als angemessen. Die Rücksetzschaltung 206 ist konfiguriert, um das erste Fehlersignal 220 zu empfangen und ein Systemrücksetzsignal 218 als Reaktion auf das erste Fehlersignal 220 zu erzeugen und zu übertragen. Das Systemrücksetzsignal 218 kann an die CPU 202, die Zeitgeberschaltung 204, die Unterbrechungsschaltung 208 und die E/A-Schaltung 210 übertragen werden.
  • In Fällen, in denen die Rücksetzschaltung 206 nicht korrekt funktioniert, kann die Rücksetzschaltung 206 das Systemrücksetzsignal 218 nicht ordnungsgemäß bereitstellen. In solchen Fällen kann die Zeitgeberschaltung 204 konfiguriert sein, um das Systemrücksetzen unabhängig von der Rücksetzschaltung 206 einzuleiten. Zum Beispiel kann die Zeitgeberschaltung 204 konfiguriert sein, um ein Rücksetzsignal 230 zu erzeugen und das Rücksetzsignal 230 an die CPU 202, die Rücksetzschaltung 206, die Unterbrechungsschaltung 208 und die E/A-Schaltung 210 bereitzustellen, um die Systemrücksetzung auszulösen. Die Systemrücksetzung kann bewirken, dass die E/A-Schaltung 210 die E/A-Pins der Verarbeitungsschaltung 200 in einen elektrisch schwebenden Zustand überführt.
  • In dem Fall, dass die Zeitgeberschaltung 204 bestimmt, dass der erfasste Fehler eine Unterbrechung der CPU 202 erzeugt, kann die Zeitgeberschaltung 204 das zweite Fehlersignal 222 erzeugen und das zweite Fehlersignal 222 an die Unterbrechungsschaltung 208 übertragen. Die Unterbrechungsschaltung 208 kann eine Unterbrechung 232 als Reaktion auf das zweite Fehlersignal 222 erzeugen und an die CPU 222 senden, um die CPU zu unterbrechen. Die Unterbrechung 232 der CPU 202 kann der erste Teil einer zweiteiligen Sequenz sein, welche die Unterbrechung 232 der CPU 202 gefolgt von einer Systemrücksetzung einschließt. Als nicht einschränkende Beispiele können erkannte Fehler, die eine Unterbrechung der CPU 202 und optional eine Systemrücksetzung erzeugen können, einen Überlauf des Zählregisters 212 einschließen, bevor die CPU 202 das Zählregister löscht oder das Zählregisters 212 früher als angemessen löscht. Die Unterbrechung der CPU 202 kann bewirken, dass die CPU 202 der E/A-Schaltung 210 signalisiert, die E/A-Pins der Verarbeitungsschaltung 200 in einen elektrisch schwebenden Zustand zu überführen. Es wird darauf hingewiesen, dass eine Unterbrechung der CPU 202 durch die Zeitgeberschaltung 204 durch das Umsetzen des zweiten Fehlersignals 222 als eine erste Antwort auf das falsche Löschen der Zeitgeberschaltung 204 durchgeführt werden kann, damit die CPU 202 das System in Vorbereitung auf die folgende Systemrücksetzung (z. B. um den Systemzustand zu speichern, einen Fehlerprotokolleintrag vorzunehmen, den Ausfall an andere Teile eines Systems ohne Einschränkung zu kommunizieren) problemlos herunterfahren kann. Nach dem Unterbrechen der CPU 202 durch die Zeitgeberschaltung 204 durch die Unterbrechungsschaltung 208 kann eine durch die Zeitgeberschaltung 204 initiierte Systemrücksetzung als zweiter Teil der zweiteiligen Sequenz folgen. Dementsprechend kann eine zweiteilige Sequenz als nicht einschränkendes Beispiel zuerst die Unterbrechung durch die Zeitgeberschaltung 204 (und das Schweben der E/A-Pins) durch das zweite Fehlersignal 222 und die Unterbrechungsschaltung 208 einschließen, gefolgt von einer Systemrücksetzung durch die Zeitgeberschaltung 204 durch das erste Fehlersignal 220 und die Rücksetzschaltung 206. Die Unterbrechungsschaltung 208 ist konfiguriert, um das zweite Fehlersignal 222 zu empfangen und eine Unterbrechung 232 an die CPU 202 zu erzeugen und zu übertragen, um den Betrieb der CPU 202 zu unterbrechen.
  • In Fällen, in denen die Unterbrechungsschaltung 208 nicht korrekt funktioniert, kann die Unterbrechungsschaltung 208 keine Unterbrechung an die CPU 202 bereitstellen. In solchen Fällen kann die Zeitgeberschaltung 204 konfiguriert sein, um die Unterbrechung unabhängig von einem Zustand und einer Konfiguration der Unterbrechungsschaltung 208 zu initiieren. Zum Beispiel kann die Zeitgeberschaltung 204 konfiguriert sein, um ein NMI-Signal 228 zu erzeugen und das NMI-Signal 228 an die Unterbrechungsschaltung 208 bereitzustellen, die wiederum die Unterbrechung 232 an die CPU 202 als Reaktion auf das NMI-Signal 228 bereitstellen kann.
  • In dem Fall, dass die Zeitgeberschaltung 204 bestimmt, dass der erfasste Fehler den Übergang der E/A-Pins der Verarbeitungsschaltung 200 in einen elektrisch schwebenden Zustand erzeugt, kann die Zeitgeberschaltung 204 ein Sicherheitssignal 226 ähnlich dem Sicherheitssignal 124 von 1 erzeugen und das Sicherheitssignal 226 an die E/A-Schaltung 210 übertragen. Als nicht einschränkende Beispiele können erkannte Fehler, die einen Übergang der E/A-Pins der Verarbeitungsschaltung 200 in einen elektrisch schwebenden Zustand verursachen können, einen Überlauf des Zählregisters 212 einschließen, bevor die CPU das Zählregister löscht oder das Zählregister 212 früher löscht als angemessen. Die E/A-Schaltung 210 ist konfiguriert, um das Sicherheitssignal 226 zu empfangen und die E/A-Pins in einen elektrisch schwebenden Zustand zu überführen. Auf diese Weise ist die Zeitgeberschaltung 204 konfiguriert, um die E/A-Schaltung 210 zu initiieren und die E/A-Pins unabhängig von der CPU 202 und der Rücksetzschaltung 206 in den elektrisch schwebenden Zustand zu überführen.
  • 3 ist ein Ablaufdiagramm, das ein Verfahren 300 zum Betreiben einer integrierten Schaltvorrichtung veranschaulicht, gemäß einigen Ausführungsformen. Bei Vorgang 302 schließt das Verfahren 300 das Vergleichen eines Werts ein, der durch ein Zählregister einer Zeitgeberschaltung (z. B. die Zeitgeberschaltung 102 von 1 oder das Zählregister 212 der Zeitgeberschaltung 204 von 2) angegeben wird, mit einem oder mehreren Schwellenwerten. Als nicht einschränkendes Beispiel kann das Zählregister konfiguriert sein, um während der Durchführung einer Aufgabe anzusteigen, bis das Zählregister nach Abschluss der Aufgabe gestoppt wird. Wenn der Abschlusswert des Zählregisters außerhalb eines Bereichs liegt, der durch den einen oder die mehreren Schwellenwerte nach Abschluss der Aufgabe definiert ist, kann bestimmt werden, dass ein Fehler aufgetreten ist.
  • In einigen Fällen kann die Zeitgeberschaltung bestimmen, dass der Fehler zu einem Übergang von E/A-Pins der integrierten Schaltvorrichtung in einen elektrisch schwebenden Zustand führt. In solchen Fällen schließt bei Vorgang 304 das Verfahren 300 das Übertragen eines Sicherheitssignals durch die Zeitgeberschaltung an eine Eingabe-/Ausgabe-(E/A)Schaltung als Reaktion auf das Erkennen ein, dass der durch das Zählregister angegebene Wert außerhalb eines oder mehrerer vorbestimmter Wertebereiche liegt, die durch den einen oder die mehreren Schwellenwerte definiert sind. Das Übertragen des Sicherheitssignals ist unabhängig von einer Rücksetzschaltung und einer zentralen Verarbeitungseinheit (CPU) der integrierten Schaltvorrichtung. Bei Vorgang 314 schließt das Verfahren 300 das Betreiben von E/A-Pins der integrierten Schaltvorrichtung in einem elektrisch schwebenden Zustand ein, der auf das Sicherheitssignal reagiert. Dementsprechend kann, unabhängig davon, ob bei Rücksetzschaltung und/oder E/A-Schaltung ein Fehler auftritt, die E/A-Schaltung weiterhin das Sicherheitssignal von der Zeitgeberschaltung empfangen und die E/A-Pins in dem elektrisch schwebenden Zustand betreiben.
  • In einigen Fällen kann die Zeitgeberschaltung bestimmen, dass der Fehler eine Unterbrechung des Betriebs der CPU erzeugt. In solchen Fällen schließt das Verfahren 300 in Vorgang 306 das Übertragen eines nicht maskierbaren Unterbrechungssignals (NMI-Signal) durch die Zeitgeberschaltung an eine Unterbrechungsschaltung ein, die das NMI-Signal unabhängig von einem Zustand und einer Konfiguration der Unterbrechungsschaltung der integrierten Schaltvorrichtung verarbeitet. In solchen Fällen schließt das Verfahren 300 auch bei Vorgang 308 das Unterbrechen des Betriebs der CPU als Reaktion auf das NMI-Signal ein. Als Reaktion auf die Unterbrechung des Betriebs der CPU schließt bei Vorgang 314 Verfahren 300 das Betreiben von E/A-Pins der integrierten Schaltvorrichtung in einem elektrisch schwebenden Zustand ein. Zurückkehrend zu Vorgang 306: Wenn bestimmt wird, dass der Fehler auch eine Systemrücksetzung erzeugt (z. B. als zweiter Teil einer zweiteiligen Sequenz, einschließlich der CPU-Unterbrechung und der Systemrücksetzung), schließt bei Vorgang 310 das Verfahren 300 das Übertragen durch die Zeitgeberschaltung eines Rücksetzsignals (z. B. Rücksetzsignals 128 von 1 oder Rücksetzsignal 230 von 2) ein, das konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung, unabhängig von der Rücksetzschaltung (z. B. Rücksetzschaltung 104 von 1 und Rücksetzschaltung 206 von 2), auszulösen. In solchen Fällen schließt bei Vorgang 312 Verfahren 300 das Zurücksetzen der integrierten Schaltvorrichtung als Reaktion auf das Rücksetzsignal ein. Als Reaktion auf das Zurücksetzen des Systems schließt das Verfahren 300 in Vorgang 314 das Betreiben von E/A-Pins der integrierten Schaltvorrichtung in einem elektrisch schwebenden Zustand ein.
  • Zurückkehrend zu Vorgang 302 kann die Zeitgeberschaltung in einigen Fällen bestimmen, dass der Fehler eine Systemrücksetzung erzeugt. In Vorgang 310 schließt das Verfahren 300 das Übertragen eines Rücksetzsignals (z. B. Rücksetzsignals 128 von 1 oder Rücksetzsignal 230 von 2) durch die Zeitgeberschaltung ein, das konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von der Rücksetzschaltung (z. B. Rücksetzschaltung 104 von 1 und Rücksetzschaltung 206 von 2) auszulösen. In solchen Fällen schließt bei Vorgang 312 Verfahren 300 das Zurücksetzen der integrierten Schaltvorrichtung als Reaktion auf das Rücksetzsignal ein. Als Reaktion auf das Zurücksetzen des Systems schließt das Verfahren 300 in Vorgang 314 das Betreiben von E/A-Pins der integrierten Schaltvorrichtung in einem elektrisch schwebenden Zustand ein.
  • Die E/A-Pins können in einen elektrisch schwebenden Zustand (d. h. einen sicheren Zustand) gebracht werden, als Reaktion auf einen oder mehrere Vorgänge 304 (Übertragen eines Sicherheitssignals), eines Vorgangs 308 (Unterbrechen des Betriebs der CPU als Reaktion auf das NMI-Signal) und eines Vorgangs 312 (Durchführen einer Systemrücksetzung der integrierten Schaltvorrichtung als Reaktion auf das Rücksetzsignal), die unabhängig voneinander ausgelöst werden können. Infolgedessen kann das System auch dann, wenn eine oder zwei dieser Vorgänge fehlschlagen, über den verbleibenden der ein oder zwei dieser Vorgänge in einen sicheren Zustand gebracht werden.
  • 4 ist ein Flussdiagramm, das ein Verfahren 400 zum Betreiben einer Zeitgeberschaltung (z. B. Zeitgeberschaltung 102 oder Zeitgeberschaltung 204 aus 1) gemäß einigen Ausführungsformen veranschaulicht. Bei Vorgang 402 schließt das Verfahren 400 das Erfassen eines Fehlers im Betrieb einer integrierten Schaltvorrichtung ein. Als nicht einschränkende Beispiele kann ein Fehler im Betrieb der integrierten Schaltvorrichtung einen weichen Fehler, einen harten Fehler, Stapelzeigerfehler, einen Zeitgeber, der zu spät oder zu früh löscht, andere Fehler oder Kombinationen davon einschließen. Als nicht einschränkendes Beispiel kann ein Fehler auch einen Fehler in einer Rücksetzsteuerung (z. B. der Rücksetzschaltung 104 von 1 oder der Rücksetzschaltung 206 von 2) umfassen. Der erfasste Fehler kann eine oder mehrere verschiedener Korrekturmaßnahmen durch die Zeitgeberschaltung erzeugen, wie nachstehend erörtert wird.
  • In einigen Fällen kann der Fehler von E/A-Pins der integrierten Schaltvorrichtung verursacht werden. In solchen Fällen schließt in Vorgang 404 das Verfahren 400 das Umsetzen eines Sicherheitssignals (z. B. Sicherheitssignal 124 von 1 oder Sicherheitssignal 226 von 2 als Reaktion auf das Erkennen des Fehlers) ein, das zum Auslösen einer Eingabe-/Ausgabe-(E/A-)Schaltung (z. B. der E/A-Schaltung 106 von 1 oder der E/A-Schaltung 210 von 2) der integrierten Schaltvorrichtung konfiguriert ist, um E/A-Pins der integrierten Schaltvorrichtung in einem elektrisch schwebenden Zustand unabhängig von einer zentralen Verarbeitungseinheit (CPU) und einer Rücksetzschaltung der integrierten Schaltvorrichtung zu betreiben. Als nicht einschränkendes Beispiel kann das Sicherheitssignal konfiguriert sein, um die E/A-Schaltung auszulösen, um Pin-Steuersignale (z. B. die Pin-Steuersignale 116 von 1) zu erzeugen, die konfiguriert sind, um die Isolationsschaltung der E/A-Pins zu steuern.
  • Zurückkehrend zu Vorgang 402 kann der erfasste Fehler in einigen Fällen eine Unterbrechung der integrierten Schaltvorrichtung verursachen. In solchen Fällen schließt in Vorgang 406 das Verfahren 400 das Umsetzen eines NMI-Signals (z. B. des NMI-Signals 122 von 1 oder des NMI-Signals 228 von 2) ein, das konfiguriert ist, um eine Unterbrechung der integrierten Schaltvorrichtung unabhängig von einem Zustand und einer Konfiguration einer Unterbrechungsschaltung der integrierten Schaltvorrichtung auszulösen. Als nicht einschränkendes Beispiel kann das NMI-Signal durch eine Zeitgeberschaltung sichergestellt werden, die in oder außerhalb der integrierten Schaltvorrichtung enthalten sein kann. Ebenfalls als nicht einschränkendes Beispiel kann das NMI-Signal einer Unterbrechungsschaltung bereitgestellt werden, die wiederum eine Unterbrechung an eine Hauptschaltung, wie einen Verarbeitungskern (z. B. eine CPU) eines Mikrocontrollers, bereitstellen kann. In einigen Fällen, in denen der erkannte Fehler eine Unterbrechung verursacht, kann der erkannte Fehler auch eine Systemrücksetzung als Teil einer zweiteiligen Sequenz, die eine Unterbrechung und eine Systemrücksetzung beinhaltet, erzeugen. In solchen Fällen schließt das Verfahren 400 bei Vorgang 408 das Umsetzen eines Rücksetzsignals (z. B. des Rücksetzsignals 128 von 1 oder des Rücksetzsignals 230 von 2) ein, das konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von der Rücksetzschaltung der integrierten Schaltvorrichtung auszulösen.
  • Zurückkehrend zu Vorgang 402 kann der erkannte Fehler in einigen Fällen eine Systemrücksetzung erzeugen. Bei Vorgang 408 schließt das Verfahren 400 das Umsetzen eines Rücksetzsignals (z. B. des Rücksetzsignals 128 von 1 oder des Rücksetzsignals 230 von 2) ein, das konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von der Rücksetzschaltung der integrierten Schaltvorrichtung auszulösen. Als nicht einschränkendes Beispiel kann das Rücksetzsignal eine oder mehrere von einer Hauptschaltung (z. B. einem Verarbeitungskern), einer Unterbrechungsschaltung und einer E/A-Schaltung der integrierten Schaltvorrichtung auslösen, um die Systemrücksetzung auszulösen. Ebenfalls als nicht einschränkendes Beispiel kann eine Zeitgeberschaltung konfiguriert sein, um das Rücksetzsignal zu aktivieren.
  • Es versteht sich für den Durchschnittsfachmann, dass Funktionselemente von hierin offenbarten Ausführungsformen (z. B. Funktionen, Operationen, Handlungen und/oder Verfahren) in jeder geeigneten Hardware, Software, Firmware oder Kombinationen davon implementiert werden können. 5 veranschaulicht nicht einschränkende Beispiele für Implementierungen der hierin offenbarten Funktionselemente. In einigen Ausführungsformen können einige oder alle Teile der hierin offenbarten Funktionselemente durch Hardware ausgeführt werden, die speziell zum Ausführen der Funktionselemente konfiguriert ist.
  • 5 ist ein Blockdiagramm der Schaltung 500, die in einigen Ausführungsformen verwendet werden kann, um verschiedene hierin offenbarte Funktionen, Operationen, Handlungen, Prozesse und/oder Verfahren zu implementieren. Die Schaltung 500 schließt einen oder mehrere Prozessoren 502 (hierin manchmal als „Prozessoren 502“ bezeichnet) ein, die betriebsfähig mit einer oder mehreren Datenspeichervorrichtungen (hierin manchmal als „Speicher 504“ bezeichnet) gekoppelt sind. Der Speicher 504 schließt einen darauf gespeicherten maschinenausführbaren Code 506 ein, und die Prozessoren 502 schließen die Logikschaltung 508 ein. Der maschinenausführbare Code 506 schließt Informationen ein, welche Funktionselemente beschreiben, die durch die Logikschaltlogik 508 realisiert (z. B. ausgeführt) werden können. Die Logikschaltlogik 508 ist dafür ausgelegt, die durch den maschinenausführbaren Code 506 beschriebenen Funktionselemente zu implementieren (z. B. auszuführen). Die Schaltlogik 500 sollte beim Ausführen der durch den maschinenausführbaren Code 506 beschriebenen Funktionselemente als Spezial-Hardware betrachtet werden, die zum Ausführen von hierin offenbarten Funktionselementen konfiguriert ist. In einigen Ausführungsformen können die Prozessoren 502 konfiguriert sein, um die durch den maschinenausführbaren Code 506 beschriebenen Funktionselemente sequentiell, gleichzeitig (z. B. auf einer oder mehreren unterschiedlichen Hardwareplattformen) oder in einem oder mehreren parallelen Prozessströmen auszuführen.
  • Wenn er durch die Logikschaltlogik 508 der Prozessoren 502 implementiert wird, ist der maschinenausführbare Code 506 konfiguriert, um die Prozessoren 502 so anzupassen, dass diese Operationen der hierin offenbarten Ausführungsformen ausführen. Beispielsweise kann der maschinenausführbare Code 506 so konfiguriert sein, dass er die Prozessoren 502 so einrichtet, dass sie zumindest einen Teil oder eine Gesamtheit des Prozesses 300 der 3 und des Prozesses 400 der 4 ausführen. Als weiteres Beispiel kann der maschinenausführbare Code 506 so konfiguriert sein, dass dieser die Prozessoren 502 so anpasst, dass diese mindestens einen Teil oder die Gesamtheit der für die Hauptschaltung 112 von 1 (z. B. kann die Hauptschaltung 112 zumindest teilweise als Prozessoren 502 implementiert sein) erörterten Operationen ausführen. Als weiteres Beispiel kann der maschinenausführbare Code 506 so konfiguriert sein, dass dieser die Prozessoren 502 so anpasst, dass diese mindestens einen Teil oder die Gesamtheit der für die CPU 202 von 2 (z. B. kann die CPU 202 zumindest teilweise als Prozessoren 502 implementiert sein) erörterten Operationen ausführen.
  • Die Prozessoren 502 können einen Universalprozessor, einen Spezialprozessor, eine Zentralverarbeitungseinheit (CPU), einen Mikrocontroller, eine speicherprogrammierbare Steuerung (PLC), einen digitalen Signalprozessor (DSP), eine anwendungsspezifische integrierte Schaltung (ASIC), eine anwenderprogrammierbare Gateanordnung (FPGA) oder eine andere programmierbare Logikvorrichtung, diskrete Gate- oder Transistorlogik, diskrete Hardwarekomponenten, eine andere programmierbare Vorrichtung oder eine beliebige Kombination davon, die zum Ausführen der hierin offenbarten Funktionen ausgelegt ist, einschließen. Ein Universalcomputer einschließlich eines Prozessors wird als Spezialcomputer angesehen, während der Universalcomputer so konfiguriert ist, dass dieser Funktionselemente entsprechend dem maschinenausführbaren Code 506 (z. B. Softwarecode, Firmwarecode, Hardwarebeschreibungen) ausführt, der sich auf Ausführungsformen der vorliegenden Offenbarung bezieht. Es wird darauf hingewiesen, dass ein Universalprozessor (der hierin auch als Host-Prozessor oder einfach als Host bezeichnet werden kann) ein Mikroprozessor sein kann, aber alternativ können die Prozessoren 502 jeden beliebigen herkömmlichen Prozessor, Steuerung, Mikrocontroller oder Zustandsautomat einschließen. Die Prozessoren 502 können auch als eine Kombination von Rechenvorrichtungen, wie eine Kombination aus einem DSP und einem Mikroprozessor, eine Vielzahl von Mikroprozessoren, ein oder mehrere Mikroprozessoren in Verbindung mit einem DSP-Kern oder eine beliebige andere derartige Konfiguration implementiert sein.
  • In einigen Ausführungsformen schließt der Speicher 504 einen flüchtigen Datenspeicher (z. B. Direktzugriffsspeicher (RAM)), nichtflüchtigen Datenspeicher (z. B. Flash-Speicher, ein Festplattenlaufwerk, ein Solid-State-Laufwerk, löschbaren programmierbaren Nur-Lese-Speicher (EPROM) usw.) ein. In einigen Ausführungsformen können die Prozessoren 502 und der Speicher 504 in einer einzelnen Vorrichtung implementiert sein (z. B. ein Halbleitervorrichtungsprodukt, ein System-on-Chip (SOC) usw.). In einigen Ausführungsformen können die Prozessoren 502 und der Speicher 504 in separaten Vorrichtungen implementiert sein.
  • In einigen Ausführungsformen kann der maschinenausführbare Code 506 computerlesbare Anweisungen (z. B. Softwarecode, Firmwarecode) einschließen. Als nicht einschränkendes Beispiel können die computerlesbaren Anweisungen durch den Speicher 504 gespeichert werden, es kann direkt durch die Prozessoren 502 auf diese zugegriffen werden und diese können durch die Prozessoren 502 unter Verwendung mindestens der Logikschaltlogik 508 ausgeführt werden. Ebenfalls als nicht einschränkendes Beispiel können die computerlesbaren Anweisungen auf dem Speicher 504 gespeichert, zur Ausführung an eine Speichervorrichtung (nicht gezeigt) übertragen und durch die Prozessoren 502 unter Verwendung mindestens der Logikschaltung 508 ausgeführt werden. Dementsprechend schließt die Logikschaltlogik 508 in einigen Ausführungsformen eine elektrisch konfigurierbare Logikschaltlogik 508 ein.
  • In einigen Ausführungsformen kann der maschinenausführbare Code 506 Hardware (z. B. Schaltlogiken) beschreiben, die in der Logikschaltlogik 508 implementiert wird, um die Funktionselemente auszuführen. Diese Hardware kann auf einer Vielzahl von Abstraktionsebenen beschrieben werden, von Low-Level-Transistor-Layouts bis zu High-Level-Beschreibungssprachen. Auf einer hohen Abstraktionsstufe kann eine Hardwarebeschreibungssprache (HDL), wie beispielsweise eine IEEE-Standard-Hardwarebeschreibungssprache (HDL), verwendet werden. Als nicht einschränkende Beispiele können Verilog™, System Verilog™ oder Hardwarebeschreibungssprachen (VHDL™) mit Very Large Scale Integration (VLSI) verwendet werden.
  • HDL-Beschreibungen können nach Belieben in Beschreibungen auf einer beliebigen von zahlreichen anderen Abstraktionsebenen umgewandelt werden. Als nicht einschränkendes Beispiel kann eine Beschreibung auf hoher Ebene in eine Beschreibung auf Logikebene umgewandelt werden, wie beispielsweise eine Register-Übertragungssprache (RTL), eine Beschreibung auf Gate-Ebene (GL), eine Beschreibung auf Layout-Ebene oder eine Beschreibung auf Masken-Ebene. Als ein nicht einschränkendes Beispiel können Mikrooperationen, die durch Hardware-Logikschaltlogiken (z. B. Gates, Flip-Flops, Register, ohne darauf beschränkt zu sein) der Logikschaltlogik 508 ausgeführt werden sollen, in einer RTL beschrieben und dann von einem Synthesewerkzeug in eine GL-Beschreibung umgewandelt werden, und die GL-Beschreibung kann von einem Platzierungs- und Routing-Werkzeug in eine Beschreibung auf Layout-Ebene umgewandelt werden, die einem physischen Layout einer integrierten Schaltlogik einer programmierbaren Logikvorrichtung, diskreter Gate- oder Transistorlogik, diskreten Hardwarekomponenten oder Kombinationen davon entspricht. Dementsprechend kann in einigen Ausführungsformen der maschinenausführbare Code 506 eine HDL, eine RTL, eine GL-Beschreibung, eine Maskenebenenbeschreibung, eine andere Hardwarebeschreibung oder eine beliebige Kombination davon einschließen.
  • In Ausführungsformen, in denen der maschinenausführbare Code 506 eine Hardwarebeschreibung (auf beliebiger Abstraktionsebene) einschließt, kann ein System (nicht gezeigt, aber den Speicher 504 einschließend) konfiguriert sein, um die durch den maschinenausführbaren Code 506 beschriebene Hardwarebeschreibung zu implementieren. Als nicht einschränkendes Beispiel können die Prozessoren 502 eine programmierbare Logikvorrichtung (z. B. ein FPGA oder eine PLC) einschließen, und die Logikschaltung 508 kann elektrisch gesteuert werden, um eine der Hardwarebeschreibung entsprechende Schaltung in die Logikschaltung 508 zu implementieren. Ebenfalls als nicht einschränkendes Beispiel kann die Logikschaltlogik 508 eine festverdrahtete Logik einschließen, die von einem Fertigungssystem (nicht gezeigt, aber den Speichers 504 einschließend) gemäß der Hardwarebeschreibung des maschinenausführbaren Codes 506 hergestellt wird.
  • Ungeachtet dessen, ob der maschinenausführbare Code 506 computerlesbare Anweisungen oder eine Hardwarebeschreibung einschließt, ist die Logikschaltlogik 508 dafür ausgelegt, diese durch den maschinenausführbaren Code 506 beschriebenen Funktionselemente durchzuführen, wenn die Funktionselemente des maschinenausführbaren Codes 506 implementiert werden. Es sei darauf hingewiesen, dass, obwohl eine Hardwarebeschreibung Funktionselemente möglicherweise nicht direkt beschreibt, eine Hardwarebeschreibung indirekt Funktionselemente beschreibt, welche die durch die Hardwarebeschreibung beschriebenen Hardwareelemente ausführen können.
  • AUSFÜHRUNGSBEISPIELE
  • Es folgt eine nicht erschöpfende, nicht einschränkende Liste beispielhafter Ausführungsformen. Bei nicht jeder der nachstehend aufgeführten beispielhaften Ausführungsformen wird ausdrücklich und einzeln angegeben, dass sie mit allen anderen der nachstehend aufgeführten beispielhaften Ausführungsformen und vorstehend erörterten Ausführungsformen kombinierbar sind. Es ist jedoch vorgesehen, dass diese beispielhaften Ausführungsformen mit allen anderen beispielhaften Ausführungsformen und vorstehend erörterten Ausführungsformen kombinierbar sind, es sei denn, dass es für den Fachmann offensichtlich ist, dass die Ausführungsformen nicht kombinierbar sind.
  • Beispiel 1: Elektrisches System, umfassend: eine Zeitgeberschaltung; und eine integrierte Schaltvorrichtung, wobei die integrierte Schaltvorrichtung Folgendes umfasst: Eingabe/Ausgabe-(E/a)Pins, die konfiguriert sind, um E/A-Signale zwischen der internen Schaltung der integrierten Schaltvorrichtung und einer Vorrichtung, die außerhalb der integrierten Schaltvorrichtung liegt, zu leiten; eine Rücksetzschaltung, die konfiguriert ist, um ein Systemrücksetzsignal als Reaktion auf ein Fehlersignal zu übertragen, das von der Zeitgeberschaltung empfangen wird, wobei das Systemrücksetzsignal eine Systemrücksetzung der integrierten Schaltvorrichtung auslöst; eine E/A-Schaltung, die betriebsfähig mit den E/A-Pins gekoppelt ist, wobei die E/A-Schaltung konfiguriert ist, um die E/A-Pins in einem elektrisch schwebenden Zustand, als Reaktion auf die Systemrücksetzung der integrierten Schaltvorrichtung, selektiv zu betreiben, wobei die E/A-Schaltung ferner konfiguriert ist, um die E/A-Pins in dem elektrisch schwebenden Zustand als Reaktion auf ein Signal, das von der Zeitgeberschaltung bereitgestellt wird, unabhängig von der Rücksetzschaltung selektiv zu betreiben.
  • Beispiel 2: Das elektrische System von Beispiel 1, wobei das von der Zeitgeberschaltung bereitgestellte Signal ein Sicherheitssignal umfasst.
  • Beispiel 3: Das elektrische System gemäß einem der Beispiele 1 und 2, wobei die integrierte Schaltvorrichtung ferner eine zentrale Verarbeitungseinheit (CPU) und eine Unterbrechungsschaltung umfasst, wobei die Unterbrechungsschaltung konfiguriert ist, um ein nicht maskierbares Unterbrechungssignal von der Zeitgeberschaltung zu empfangen, und die Unterbrechungsschaltung konfiguriert ist, um eine Unterbrechung der CPU als Reaktion auf das empfangene, nicht maskierbare Unterbrechungssignal unabhängig von einem Zustand und einer Konfiguration der Unterbrechungsschaltung auszulösen.
  • Beispiel 4: Elektrisches System gemäß einem der Beispiele 1-3, wobei die integrierte Schaltvorrichtung ferner die Zeitgeberschaltung umfasst.
  • Beispiel 5: Elektrisches System gemäß einem der Beispiele 1-3, wobei die Zeitgeberschaltung außerhalb der integrierten Schaltvorrichtung liegt.
  • Beispiel 6: Das elektrische System von Beispiel 5, ferner umfassend einen Sicherheits-Pin, der betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um ein Sicherheitssignal als das von der Zeitgeberschaltung bereitgestellte Signal über den Sicherheits-Pin an die E/A-Schaltung bereitzustellen.
  • Beispiel 7: Das elektrische System gemäß einem der Beispiele 5 und 6, ferner umfassend einen Unterbrechungs-Pin, der betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um ein nicht maskierbares Unterbrechungssignal an eine Unterbrechungsschaltung der integrierten Schaltvorrichtung über den Unterbrechungs-Pin bereitzustellen.
  • Beispiel 8: Elektrisches System gemäß einem der Beispiele 5 und 7, ferner umfassend einen Rücksetz-Pin, der betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um ein Rücksetzsignal als das von der Zeitgeberschaltung bereitgestellte Signal über den Rücksetz-Pin zu der integrierten Schaltvorrichtung bereitzustellen, wobei das Rücksetzsignal konfiguriert ist, um die Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von dem Systemrücksetzsignal auszulösen.
  • Beispiel 9: Verarbeitungsschaltung, umfassend: Eingabe/Ausgabe(E/A)-Pins, die konfiguriert sind, um E/A-Signale zwischen der Verarbeitungsschaltung und einer Vorrichtung zu leiten, die außerhalb der Verarbeitungsschaltung liegt; eine E/A-Schaltung, die konfiguriert ist, um die E/A-Pins selektiv in einem elektrisch schwebenden Zustand zu betreiben; eine Rücksetzschaltung, die konfiguriert ist, um ein Systemrücksetzsignal zu übertragen, das konfiguriert ist, um eine Systemrücksetzung der Verarbeitungsschaltung einzuleiten, wobei das Systemrücksetzsignal ferner konfiguriert ist, um die E/A-Schaltung auszulösen und die E/A-Pins in dem elektrisch schwebenden Zustand zu betreiben; und eine Zeitgeberschaltung, die betriebsfähig mit der E/A-Schaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um ein Sicherheitssignal an die E/A-Schaltung zu übertragen, wobei das Sicherheitssignal konfiguriert ist, um die E/A-Schaltung auszulösen und die E/A-Pins in dem elektrisch schwebenden Zustand unabhängig von dem Systemrücksetzsignal zu betreiben.
  • Beispiel 10: Verarbeitungsschaltung von Beispiel 9, ferner umfassend: eine zentrale Verarbeitungseinheit (CPU), die betriebsfähig mit der Zeitgeberschaltung gekoppelt ist; und eine Unterbrechungsschaltung, die betriebsfähig mit der Zeitgeberschaltung und der CPU gekoppelt ist, wobei die Zeitgeberschaltung ferner konfiguriert ist, um ein nicht maskierbares Unterbrechungssignal an die Unterbrechungsschaltung zu übertragen, wobei die Unterbrechungsschaltung konfiguriert ist, um die CPU unabhängig von einem Zustand und einer Konfiguration der Unterbrechungsschaltung zu unterbrechen.
  • Beispiel 11: Verarbeitungsschaltung gemäß einem der Beispiele 9 und 10, ferner umfassend eine Unterbrechungsschaltung und eine zentrale Verarbeitungseinheit (CPU), die jeweils betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung ferner konfiguriert ist, um ein Rücksetzsignal an die CPU, die E/A-Schaltung und die Unterbrechungsschaltung zu übertragen, wobei das Rücksetzsignal konfiguriert ist, um die Systemrücksetzung der Verarbeitungsschaltung unabhängig von dem Systemrücksetzsignal der Rücksetzschaltung auszulösen.
  • Beispiel 12: Verarbeitungsschaltung gemäß einem der Beispiele 9-11, wobei die Zeitgeberschaltung ferner konfiguriert ist, um ein Fehlersignal an die Rücksetzschaltung als Reaktion auf das Erkennen eines Fehlers der Verarbeitungsschaltung zu übertragen.
  • Beispiel 13: Verfahren zum Betreiben einer integrierten Schaltvorrichtung, wobei das Verfahren umfasst: Vergleichen eines Werts, der durch ein Zählregister einer Zeitgeberschaltung angezeigt wird, mit einem oder mehreren Schwellenwerten; Übertragen, durch die Zeitgeberschaltung, eines Sicherheitssignals an eine Eingabe-/Ausgabe-(E/A)Schaltung als Reaktion auf das Erkennen, dass der durch das Zählregister angegebene Wert außerhalb eines oder mehrerer vorbestimmter Wertebereiche liegt, die durch den einen oder die mehreren Schwellenwerte definiert sind, wobei das Übertragen des Sicherheitssignals unabhängig von einer Rücksetzschaltung und einer zentralen Verarbeitungseinheit (CPU) der integrierten Schaltung ist; und Betreiben von E/A-Pins der integrierten Schaltvorrichtung in einem elektrisch schwebenden Zustand, der auf das Sicherheitssignal reagiert.
  • Beispiel 14: Verfahren von Beispiel 13, ferner umfassend das Übertragen eines nicht maskierbaren Unterbrechungssignals durch die Zeitgeberschaltung an eine Unterbrechungsschaltung der integrierten Schaltvorrichtung als Reaktion auf eine Bestimmung, dass ein erfasster Fehler eine Unterbrechung des Betriebs der CPU verursacht.
  • Beispiel 15: Verfahren von Beispiel 14, ferner umfassend das Übertragen eines Rücksetzsignals durch die Zeitgeberschaltung, das konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von der Rücksetzschaltung auszulösen, als Reaktion auf eine Bestimmung, dass der erkannte Fehler des Systems die Systemrücksetzung verursacht.
  • Beispiel 16: Verfahren von Beispiel 15, wobei das nicht maskierbare Unterbrechungssignal vor dem Übertragen des Rücksetzsignals übertragen wird.
  • Beispiel 17: Verfahren zum Betreiben einer Zeitgeberschaltung, wobei das Verfahren umfasst: Erkennen eines Fehlers im Betrieb einer integrierten Schaltung: Umsetzen, als Reaktion auf eine Bestimmung, dass der erkannte Fehler das Schweben von E/A-Pins auslöst, ein Sicherheitssignal, das konfiguriert ist, um eine Eingabe-/Ausgabe-(E/A)Schaltung der integrierten Schaltvorrichtung auszulösen, um E/A-Pins der integrierten Schaltvorrichtung unabhängig von einer zentralen Verarbeitungseinheit (CPU) und einer Rücksetzschaltung der integrierten Schaltvorrichtung zu betreiben; Umsetzen, als Reaktion auf eine Bestimmung, dass der erkannte Fehler eine Unterbrechung der integrierten Schaltvorrichtung verursacht, eines nicht maskierbaren Unterbrechungssignals, das konfiguriert ist, um die Unterbrechung der integrierten Schaltvorrichtung unabhängig von einem Zustand und einer Konfiguration einer Unterbrechungsschaltung der integrierten Schaltvorrichtung auszulösen; und Umsetzen, als Reaktion auf eine Bestimmung, dass der erkannte Fehler eine Systemrücksetzung verursacht, eines Rücksetzsignals, das konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von der Rücksetzschaltung der integrierten Schaltvorrichtung auszulösen.
  • Beispiel 18: Verfahren von Beispiel 17, wobei die Zeitgeberschaltung außerhalb der integrierten Schaltvorrichtung liegt.
  • Beispiel 19: Das Verfahren von Beispiel 17, wobei die integrierte Schaltvorrichtung die Zeitgeberschaltung einschließt.
  • Beispiel 20: Elektrisches System, umfassend: eine integrierte Schaltvorrichtung, umfassend: Pins, die konfiguriert sind, um Eingabe-/Ausgabesignale (E/A) zwischen der internen Schaltung der integrierten Schaltvorrichtung und einer Vorrichtung, die außerhalb der integrierten Schaltvorrichtung liegt, durchzuführen, eine Rücksetzschaltung, die konfiguriert ist, um ein Systemrücksetzsignal als Reaktion auf ein Fehlersignal zu übertragen, das von einer Zeitgeberschaltung empfangen wird, wobei das Systemrücksetzsignal konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung auslöst; eine E/A-Schaltung, die betriebsfähig mit den Pins gekoppelt ist, wobei die E/A-Schaltung konfiguriert ist, um die Pins als Reaktion auf das durch die Rücksetzschaltung übertragene Systemrücksetzsignal selektiv zu betreiben, wobei die E/A-Schaltung ferner konfiguriert ist, um die Pins in dem elektrisch schwebenden Zustand als Reaktion auf ein Sicherheitssignal, das von der Zeitgeberschaltung empfangen wird, unabhängig vom Systemrücksetzsignal, der Rücksetzschaltung und einer zentralen Verarbeitungseinheit (CPU) der integrierten Schaltvorrichtung selektiv zu betreiben.
  • Beispiel 21: Verarbeitungsschaltung von Beispiel 20, wobei die integrierte Schaltvorrichtung als ein Mikrocontroller implementiert ist.
  • Beispiel 22: Verarbeitungsschaltung gemäß einem der Beispiele 20 und 21, wobei die CPU konfiguriert ist, um ein nicht maskierbares Unterbrechungssignal von der Zeitgeberschaltung zu empfangen, wobei das nicht maskierbare Unterbrechungssignal konfiguriert ist, um eine nicht maskierbare Unterbrechung der CPU unabhängig von einer Unterbrechungsschaltung der integrierten Schaltvorrichtung auszulösen.
  • Beispiel 23: Verarbeitungsschaltung gemäß einem der Beispiele 20-22, wobei die integrierte Schaltvorrichtung ferner die Zeitgeberschaltung umfasst.
  • Beispiel 24: Verarbeitungsschaltung gemäß einem der Beispiele 20-22, ferner umfassend die Zeitgeberschaltung, wobei die Zeitgeberschaltung außerhalb der integrierten Schaltvorrichtung liegt.
  • Beispiel 25: Die Verarbeitungsschaltung von Beispiel 24, wobei die Pins einen Sicherheits-Pin einschließen, der betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um dem E/A-Schaltkreis über den Sicherheits-Pin das Sicherheitssignal bereitzustellen.
  • Beispiel 26: Verarbeitungsschaltung gemäß einem der Beispiele 24 und 25, wobei die Pins einen Unterbrechungs-Pin einschließen, der betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um über den Unterbrechungs-Pin unabhängig von einer Unterbrechungsschaltung der integrierten Schaltvorrichtung ein nicht maskierbares Unterbrechungssignal an die CUP bereitzustellen.
  • Beispiel 27: Verarbeitungsschaltung gemäß einem der Beispiele 24-26, wobei die Pins einen Rücksetz-Pin einschließen, der betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um über den Rücksetz-Pin ein Rücksetzsignal an die integrierte Schaltvorrichtung bereitzustellen, wobei das Rücksetzsignal konfiguriert ist, um die Systemrücksetzung der integrierten Schaltvorrichtung auszulösen.
  • Beispiel 28: Verarbeitungsschaltung, umfassend: Pins, die konfiguriert sind, um Eingabe-/Ausgabesignale (E/A) zwischen der Verarbeitungsschaltung und einer Vorrichtung durchzuführen, die außerhalb der Verarbeitungsschaltung liegt; eine E/A-Schaltung, die konfiguriert ist, um die Pins selektiv in einem elektrisch schwebenden Zustand zu betreiben; eine Rücksetzschaltung, die konfiguriert ist, um ein Systemrücksetzsignal zu übertragen, das konfiguriert ist, um ein Systemrücksetzen der Verarbeitungsschaltung einzuleiten, wobei das Systemrücksetzsignal ferner konfiguriert ist, um die E/A-Schaltung auszulösen, um die Pins in dem elektrisch schwebenden Zustand zu betreiben; und eine Watchdog-Schaltung, die betriebsfähig mit der E/A-Schaltung gekoppelt ist, wobei die Watchdog-Schaltung konfiguriert ist, um ein Sicherheitssignal an die E/A-Schaltung zu übertragen, wobei das Sicherheitssignal konfiguriert ist, um die E/A-Schaltung auszulösen und die Pins in dem elektrisch schwebenden Zustand unabhängig von der Rücksetzschaltung und dem Systemrücksetzsignal zu betreiben.
  • Beispiel 29: Verarbeitungsschaltung von Beispiel 28, ferner umfassend eine zentrale Verarbeitungseinheit (CPU), die betriebsfähig mit der Watchdog-Schaltung gekoppelt ist, wobei: die Watchdog-Schaltung ferner konfiguriert ist, um unabhängig von einer Unterbrechungsschaltung der Verarbeitungsschaltung ein nicht maskierbares Unterbrechungssignal an die CPU zu übertragen, und die Unterbrechungsschaltung konfiguriert ist, um eine nicht maskierbare Unterbrechung der CPU als Reaktion auf das von der Watchdog-Schaltung empfangene nicht maskierbare Unterbrechungssignal zu initiieren.
  • Beispiel 30: Verarbeitungsschaltung gemäß einem der Beispiele 28 und 29, ferner umfassend eine zentrale Verarbeitungseinheit (CPU), die betriebsfähig mit der Watchdog-Schaltung gekoppelt ist, wobei die Watchdog-Schaltung ferner konfiguriert ist, um ein Rücksetzsignal an die CPU, die E/A-Schaltung und eine Unterbrechungsschaltung zu übertragen, wobei das Rücksetzsignal konfiguriert ist, um die Systemrücksetzung unabhängig von dem Systemrücksetzsignal, der Rücksetzschaltlogik und der CPU auszulösen.
  • Beispiel 31: Verarbeitungsschaltung gemäß einem der Beispiele 28-30, wobei die Watchdog-Schaltung ferner konfiguriert ist, um ein Fehlersignal an die Rücksetzschaltung als Reaktion auf das Erkennen eines Fehlers der Verarbeitungsschaltung zu übertragen.
  • Beispiel 32: Verarbeitungsschaltung gemäß einem der Beispiele 28-31, wobei die Verarbeitungsschaltung als ein Mikrocontroller implementiert ist.
  • Beispiel 33: Verfahren zum Betreiben einer integrierten Schaltvorrichtung, wobei das Verfahren umfasst: Vergleichen eines Werts, der durch ein Zählregister einer Zeitgeberschaltung angezeigt wird, mit einem oder mehreren Schwellenwerten; Übertragen, durch die Zeitgeberschaltung an eine Eingabe-/Ausgabe- (E/A)Schaltung, eines Sicherheitssignals an eine Eingabe-/Ausgabe-(E/A)Schaltung als Reaktion auf das Erkennen, dass der durch das Zählregister angegebene Wert außerhalb eines oder mehrerer vorbestimmter Wertebereiche liegt, die durch den einen oder die mehreren Schwellenwerte definiert sind, wobei das Übertragen des Sicherheitssignals unabhängig von einer Rücksetzschaltung und einer zentralen Verarbeitungseinheit (CPU) der integrierten Schaltvorrichtung ist; und Betriebs-Pins der integrierten Schaltvorrichtung in einem elektrisch schwebenden Zustand als Reaktion auf das Sicherheitssignal.
  • Beispiel 34: Verfahren von Beispiel 33, ferner umfassend das Übertragen eines nicht maskierbaren Unterbrechungssignals an die CPU durch die Zeitgeberschaltung unabhängig von einer Unterbrechungsschaltung der integrierten Schaltvorrichtung.
  • Beispiel 35: Verfahren von Beispiel 34, ferner umfassend das Übertragen eines Rücksetzsignals durch die Zeitgeberschaltung, das konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von der Rücksetzschaltung auszulösen.
  • Beispiel 36: Das Verfahren von Beispiel 35, wobei das nicht maskierbare Unterbrechungssignal vor dem Übertragen des Rücksetzsignals übertragen wird, um die CPU zu aktivieren und zu bestätigen, dass die Pins im elektrisch schwebenden Zustand betrieben werden.
  • Beispiel 37: Das Verfahren von Beispiel 35, wobei das nicht maskierbare Unterbrechungssignal vor dem Übertragen des Rücksetzsignals übertragen wird, um es der CPU zu ermöglichen, die E/A-Schaltung zu steuern, um die Pins in dem elektrisch schwebenden Zustand zu betreiben, wenn bestätigt wird, dass die Pins nicht im elektrisch schwebenden Zustand arbeiten.
  • Beispiel 38: Verfahren zum Betreiben einer Zeitgeberschaltung, wobei das Verfahren umfasst: Erkennen eines Fehlers im Betrieb einer integrierten Schaltung: Umsetzen, als Reaktion auf das Erkennen des Fehlers, eines Sicherheitssignals, das konfiguriert ist, um eine Eingabe-/Ausgabe-(E/A)Schaltung der integrierten Schaltvorrichtung auszulösen, um Pins der integrierten Schaltvorrichtung in einem elektrisch schwebenden Zustand unabhängig von einer zentralen Verarbeitungseinheit (CPU) und einer Rücksetzschaltung der integrierten Schaltvorrichtung zu betreiben; Umsetzen eines nicht maskierbaren Unterbrechungssignals, das konfiguriert ist, um eine Unterbrechung der integrierten Schaltvorrichtung unabhängig von einer Unterbrechungsschaltung der integrierten Schaltvorrichtung auszulösen; und Umsetzen eines Rücksetzsignals, das konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von der Rücksetzschaltung der integrierten Schaltvorrichtung auszulösen.
  • ABSCHLIESSENDE ERKLÄRUNG
  • Wie in der vorliegenden Offenbarung verwendet, können sich die Begriffe „Modul“ oder „Komponente“ auf spezifische Hardware-Implementierungen beziehen, die konfiguriert sind, um die Aktionen des Moduls oder der Komponente und/oder Softwareobjekte oder Softwareroutinen durchzuführen, die auf Universalhardware (z. B. computerlesbaren Medien, Verarbeitungsvorrichtungen, etc.) des Rechensystems gespeichert und/oder von dieser ausgeführt werden können. In einigen Ausführungsformen können die verschiedenen Komponenten, Module, Engines und Dienste, die in der vorliegenden Offenbarung beschrieben sind, als Objekte oder Prozesse implementiert werden, die auf dem Rechensystem ausgeführt werden (z. B. als separate Threads). Obwohl einige der in der vorliegenden Offenbarung beschriebenen Systeme und Verfahren allgemein als in Software implementiert (gespeichert auf und/oder ausgeführt durch Universalhardware) beschrieben sind, sind spezifische Hardware-Implementierungen oder eine Kombination von Software und spezifischen Hardware-Implementierungen ebenfalls möglich und werden in Betracht gezogen.
  • Wie in der vorliegenden Offenbarung verwendet, kann der Begriff „Kombination“ in Bezug auf eine Vielzahl von Elementen eine Kombination aller Elemente oder eine beliebige von verschiedenen unterschiedlichen Unterkombinationen einiger der Elemente einschließen. Zum Beispiel kann die Phrase „A, B, C, D oder Kombinationen davon“ Bezug nehmen auf eines von A, B, C oder D; die Kombination von jedem von A, B, C und D; und jede Unterkombination von A, B, C oder D, wie A, B und C; A, B und D; A, C und D; B, C und D; A und B; A und C; A und D; B und C; B und D; oder C und D.
  • Begriffe, die in der vorliegenden Offenbarung und insbesondere in den beiliegenden Ansprüchen verwendet werden (z. B. Inhalte der beiliegenden Ansprüche), sind im Allgemeinen als „offene“ Begriffe gedacht (z. B. sollte der Begriff „einschließlich“ als „einschließlich, jedoch nicht beschränkt auf interpretiert werden, der Begriff „aufweisend“ sollte als „mindestens aufweisend“ interpretiert werden, der Begriff „schließt ein“ sollte als „schließt ein, ist jedoch nicht beschränkt auf interpretiert werden usw.).
  • Darüber hinaus wird, wenn eine bestimmte Anzahl von einer eingeführten Anspruchsangabe beabsichtigt ist, diese Absicht ausdrücklich im Anspruch genannt, und in Ermangelung dieser Nennung liegt keine solche Absicht vor. Als Verständnishilfe können zum Beispiel die folgenden beiliegenden Ansprüche die Verwendung der einleitenden Phrasen „mindestens eine/r/s“ und „eine/r/s oder mehrere“ zum Einführen von Anspruchsangaben enthalten. Die Verwendung solcher Formulierungen sollte jedoch nicht dahin gehend ausgelegt werden, dass sie impliziert, dass die Einführung einer Anspruchsangabe durch die unbestimmten Artikel „ein“ oder „eine“ einen bestimmten Anspruch, der eine solche eingeführte Anspruchsangabe enthält, auf Ausführungsformen beschränkt, die nur eine solche Angabe enthalten, selbst wenn derselbe Anspruch die einleitenden Phrasen „eine/r/s oder mehrere“ oder „mindestens eine/r/s“ und unbestimmte Artikel wie „ein“ und/oder „eine“ einschließt (z. B. soll „ein“ und/oder „eine“ so interpretiert werden, dass es „mindestens ein/e“ oder „ein/e oder mehrere“ bedeutet); gleiches gilt für die Verwendung von bestimmten Artikeln, die zur Einführung von Anspruchsangaben verwendet werden.
  • Auch wenn eine bestimmte Anzahl einer eingeführten Anspruchsangabe explizit angegeben wird, wird der Fachmann zusätzlich erkennen, dass eine solche Angabe dahin gehend interpretiert werden sollte, dass sie mindestens die angegebene Anzahl bedeutet (z. B. bedeutet die bloße Angabe von „zwei Angaben“ ohne andere Modifikatoren mindestens zwei Angaben oder zwei oder mehr Angaben). Des Weiteren ist in den Fällen, in denen eine Konvention analog zu „mindestens eines von A, B und C usw.“ oder „eines oder mehrere von A, B und C usw.“ verwendet wird, eine solche Konstruktion im Allgemeinen, A allein, B allein, C allein, A und B zusammen, A und C zusammen, B und C zusammen oder A, B und C zusammen usw. bedeuten soll.
  • Ferner sollte jedes disjunkte Wort oder jede disjunkte Formulierung, das bzw. die zwei oder mehr alternative Begriffe darstellt, sei es in der Beschreibung, den Ansprüchen oder den Zeichnungen, dahin gehend verstanden werden, dass die Möglichkeit des Einschließens eines der Begriffe, des einen oder des anderen Begriffs oder beider Begriffe in Betracht gezogen wird. Zum Beispiel sollte die Formulierung „A oder B“ so verstanden werden, dass sie die Möglichkeiten „A“ oder „B“ oder „A und B“ einschließt.
  • Während die vorliegende Offenbarung hierin in Bezug auf bestimmte veranschaulichte Ausführungsformen beschrieben wurde, wird der Fachmann erkennen und anerkennen, dass die vorliegende Erfindung nicht darauf beschränkt ist. Vielmehr können viele Ergänzungen, Streichungen und Modifikationen an den veranschaulichten und beschriebenen Ausführungsformen vorgenommen werden, ohne vom Schutzumfang der Erfindung, wie er nachfolgend zusammen mit ihren rechtlichen Äquivalenten beansprucht wird, abzuweichen. Zusätzlich können Merkmale von einer Ausführungsform mit Merkmalen einer anderen Ausführungsform kombiniert werden, während sie immer noch innerhalb des Schutzumfangs der Erfindung enthalten sind, wie er vom Erfinder in Betracht gezogen wird.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • US 62/940617 [0001]

Claims (19)

  1. Ein elektronisches System, umfassend: eine Zeitgeberschaltung; und eine integrierte Schaltvorrichtung, wobei die integrierte Schaltvorrichtung Folgendes umfasst: Eingabe/Ausgabe-(E/A)Pins, die konfiguriert sind, um E/A-Signale zwischen der internen Schaltung der integrierten Schaltvorrichtung und einer Vorrichtung, die außerhalb der integrierten Schaltvorrichtung liegt, zu leiten; eine Rücksetzschaltung, die konfiguriert ist, um ein Systemrücksetzsignal als Reaktion auf ein Fehlersignal zu übertragen, das von der Zeitgeberschaltung empfangen wird, wobei das Systemrücksetzsignal eine Systemrücksetzung der integrierten Schaltvorrichtung auslöst; eine E/A-Schaltung, die betriebsfähig mit den E/A-Pins gekoppelt ist, wobei die E/A-Schaltung konfiguriert ist, um die E/A-Pins in einem elektrisch schwebenden Zustand, als Reaktion auf die Systemrücksetzung der integrierten Schaltvorrichtung, selektiv zu betreiben, wobei die E/A-Schaltung ferner konfiguriert ist, um die E/A-Pins in dem elektrisch schwebenden Zustand als Reaktion auf ein Signal, das von der Zeitgeberschaltung bereitgestellt wird, unabhängig von der Rücksetzschaltung selektiv zu betreiben.
  2. Das elektrische System nach Anspruch 1, wobei das von der Zeitgeberschaltung bereitgestellte Signal ein Sicherheitssignal umfasst.
  3. Das elektrische System nach Anspruch 1, wobei die integrierte Schaltvorrichtung ferner eine zentrale Verarbeitungseinheit (CPU) und eine Unterbrechungsschaltung umfasst, wobei die Unterbrechungsschaltung konfiguriert ist, um ein nicht maskierbares Unterbrechungssignal von der Zeitgeberschaltung zu empfangen, und die Unterbrechungsschaltung konfiguriert ist, um eine Unterbrechung der CPU als Reaktion auf das empfangene, nicht maskierbare Unterbrechungssignal unabhängig von einem Zustand und einer Konfiguration der Unterbrechungsschaltung auszulösen.
  4. Das elektrische System nach Anspruch 1, wobei die integrierte Schaltvorrichtung ferner die Zeitgeberschaltung umfasst.
  5. Das elektrische System nach Anspruch 1, wobei die Zeitgeberschaltung außerhalb der integrierten Schaltvorrichtung liegt.
  6. Das elektrische System nach Anspruch 5, ferner umfassend einen Sicherheits-Pin, der betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um ein Sicherheitssignal als das von der Zeitgeberschaltung bereitgestellte Signal über den Sicherheits-Pin an die E/A-Schaltung bereitzustellen.
  7. Das elektrische System nach Anspruch 5, ferner umfassend einen Unterbrechungs-Pin, der betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um ein nicht maskierbares Unterbrechungssignal an eine Unterbrechungsschaltung der integrierten Schaltvorrichtung über den Unterbrechungs-Pin bereitzustellen.
  8. Das elektrische System nach Anspruch 5, ferner umfassend einen Rücksetz-Pin, der betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um ein Rücksetzsignal als das von der Zeitgeberschaltung bereitgestellte Signal über den Rücksetz-Pin an die integrierte Schaltvorrichtung bereitzustellen, wobei das Rücksetzsignal konfiguriert ist, um die Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von dem Systemrücksetzsignal auszulösen.
  9. Eine Verarbeitungsschaltung, umfassend: Eingabe/Ausgabe-(E/A)Pins, die konfiguriert sind, um E/A-Signale zwischen der Verarbeitungsschaltung und einer Vorrichtung zu leiten, die außerhalb der Verarbeitungsschaltung liegt; eine E/A-Schaltung, die konfiguriert ist, um die E/A-Pins selektiv in einem elektrisch schwebenden Zustand zu betreiben; eine Rücksetzschaltung, die konfiguriert ist, um ein Systemrücksetzsignal zu übertragen, das konfiguriert ist, um eine Systemrücksetzung der Verarbeitungsschaltung einzuleiten, wobei das Systemrücksetzsignal ferner konfiguriert ist, um die E/A-Schaltung auszulösen und die E/A-Pins in dem elektrisch schwebenden Zustand zu betreiben; und eine Zeitgeberschaltung, die betriebsfähig mit der E/A-Schaltung gekoppelt ist, wobei die Zeitgeberschaltung konfiguriert ist, um ein Sicherheitssignal an die E/A-Schaltung zu übertragen, wobei das Sicherheitssignal konfiguriert ist, um die E/A-Schaltung auszulösen, um die E/A-Pins in dem elektrisch schwebenden Zustand unabhängig von dem Systemrücksetzsignal zu betreiben.
  10. Die Verarbeitungsschaltung nach Anspruch 9, ferner umfassend: eine zentrale Verarbeitungseinheit (CPU), die betriebsfähig mit der Zeitgeberschaltung gekoppelt ist; und eine Unterbrechungsschaltung, die betriebsfähig mit der Zeitgeberschaltung und mit der CPU gekoppelt ist, wobei die Zeitgeberschaltung ferner konfiguriert ist, um ein nicht maskierbares Unterbrechungssignal an die Unterbrechungsschaltung zu übertragen, wobei die Unterbrechungsschaltung konfiguriert ist, um die CPU unabhängig von einem Zustand und einer Konfiguration der Unterbrechungsschaltung zu unterbrechen.
  11. Die Verarbeitungsschaltung nach Anspruch 9, ferner umfassend eine Unterbrechungsschaltung und eine zentrale Verarbeitungseinheit (CPU), die jeweils betriebsfähig mit der Zeitgeberschaltung gekoppelt ist, wobei die Zeitgeberschaltung ferner konfiguriert ist, um ein Rücksetzsignal an die CPU, die E/A-Schaltung und die Unterbrechungsschaltung zu übertragen, wobei das Rücksetzsignal konfiguriert ist, um die Systemrücksetzung der Verarbeitungsschaltung unabhängig von dem Systemrücksetzsignal der Rücksetzschaltung auszulösen.
  12. Die Verarbeitungsschaltung nach Anspruch 9, wobei die Zeitgeberschaltung ferner konfiguriert ist, um ein Fehlersignal an die Rücksetzschaltung als Reaktion auf das Erkennen eines Fehlers der Verarbeitungsschaltung zu übertragen.
  13. Ein Verfahren zum Betreiben einer integrierten Schaltvorrichtung, wobei das Verfahren umfasst: Vergleichen eines Werts, der durch ein Zählregister einer Zeitgeberschaltung angezeigt wird, mit einem oder mehreren Schwellenwerten; Übertragen, durch die Zeitgeberschaltung, eines Sicherheitssignals an eine Eingabe-/Ausgabe-(E/A)Schaltung als Reaktion auf das Erkennen, dass der durch das Zählregister angegebene Wert außerhalb eines oder mehrerer vorbestimmter Wertebereiche liegt, die durch den einen oder die mehreren Schwellenwerte definiert sind, wobei das Übertragen des Sicherheitssignals unabhängig von einer Rücksetzschaltung und einer zentralen Verarbeitungseinheit (CPU) der integrierten Schaltung ist; und Betreiben von E/A-Pins der integrierten Schaltvorrichtung in einem elektrisch schwebenden Zustand, der auf das Sicherheitssignal reagiert.
  14. Das Verfahren nach Anspruch 13, ferner umfassend das Übertragen, durch die Zeitgeberschaltung, eines nicht maskierbaren Unterbrechungssignals an eine Unterbrechungsschaltung der integrierten Schaltvorrichtung als Reaktion auf das Bestimmen, dass ein erfasster Fehler eine Unterbrechung des Betriebs der CPU erzeugt.
  15. Das Verfahren nach Anspruch 14, ferner umfassend das Übertragen eines Rücksetzsignals durch die Zeitgeberschaltung, das konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von der Rücksetzschaltung auszulösen, als Reaktion auf eine Bestimmung, dass der erkannte Fehler des Systems die Systemrücksetzung verursacht.
  16. Das Verfahren nach Anspruch 15, wobei das nicht maskierbare Unterbrechungssignal vor dem Übertragen des Rücksetzsignals übertragen wird.
  17. Ein Verfahren zum Betreiben einer Zeitgeberschaltung, wobei das Verfahren umfasst: Erkennen eines Fehlers im Betrieb einer integrierten Schaltung: Umsetzen, als Reaktion auf eine Bestimmung, dass der erkannte Fehler das Schweben von E/A-Pins verursacht, eines Sicherheitssignals, das konfiguriert ist, um eine Eingabe-/Ausgabe-(E/A)Schaltung der integrierten Schaltvorrichtung auszulösen, um E/A-Pins der integrierten Schaltvorrichtung unabhängig von einer zentralen Verarbeitungseinheit (CPU) und einer Rücksetzschaltung der integrierten Schaltvorrichtung zu betreiben; Umsetzen, als Reaktion auf eine Bestimmung, dass der erkannte Fehler eine Unterbrechung der integrierten Schaltvorrichtung verursacht, eines nicht maskierbaren Unterbrechungssignals, das konfiguriert ist, um die Unterbrechung der integrierten Schaltvorrichtung unabhängig von einem Zustand und einer Konfiguration einer Unterbrechungsschaltung der integrierten Schaltvorrichtung auszulösen; und Umsetzen, als Reaktion auf eine Bestimmung, dass der erkannte Fehler eine Systemrücksetzung verursacht, eines Rücksetzsignals, das konfiguriert ist, um eine Systemrücksetzung der integrierten Schaltvorrichtung unabhängig von der Rücksetzschaltung der integrierten Schaltvorrichtung auszulösen.
  18. Verfahren nach Anspruch 17, wobei die Zeitgeberschaltung außerhalb der integrierten Schaltvorrichtung liegt.
  19. Verfahren nach Anspruch 17, wobei die integrierte Schaltvorrichtung die Zeitgeberschaltung einschließt.
DE112020005809.3T 2019-11-26 2020-06-04 Zeitgeberschaltung mit autonomem schwebenden pins und zugehörigen systemen, verfahren und vorrichtungen Pending DE112020005809T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962940617P 2019-11-26 2019-11-26
US62/940,617 2019-11-26
PCT/US2020/070122 WO2021108797A1 (en) 2019-11-26 2020-06-04 Timer circuit with autonomous floating of pins and related systems, methods, and devices

Publications (1)

Publication Number Publication Date
DE112020005809T5 true DE112020005809T5 (de) 2022-09-15

Family

ID=71995188

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112020005809.3T Pending DE112020005809T5 (de) 2019-11-26 2020-06-04 Zeitgeberschaltung mit autonomem schwebenden pins und zugehörigen systemen, verfahren und vorrichtungen

Country Status (4)

Country Link
US (1) US20210159688A1 (de)
CN (1) CN114730281A (de)
DE (1) DE112020005809T5 (de)
WO (1) WO2021108797A1 (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11321163B2 (en) * 2020-03-26 2022-05-03 Wipro Limited Device and method for monitoring functional safety in integrated circuits (ICS)
US11133804B1 (en) 2020-12-18 2021-09-28 Texas Instruments Incorporated Stackable timer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06332755A (ja) * 1993-05-19 1994-12-02 Mitsubishi Electric Corp ウォッチドッグタイマ回路
US6145103A (en) * 1998-04-07 2000-11-07 Advanced Micro Devices, Inc. Emulator support mode for disabling and reconfiguring timeouts of a watchdog timer
JP2002251300A (ja) * 2001-02-22 2002-09-06 Hitachi Ltd 障害監視方法及び装置
US6904482B2 (en) * 2001-11-20 2005-06-07 Intel Corporation Common boot environment for a modular server system
US20030158700A1 (en) * 2002-11-27 2003-08-21 Forler Joseph Wayne Watchdog arrangement
JP2012069032A (ja) * 2010-09-27 2012-04-05 Hitachi Cable Ltd 情報処理装置
JP2021056653A (ja) * 2019-09-27 2021-04-08 富士ゼロックス株式会社 情報処理装置及び情報処理プログラム

Also Published As

Publication number Publication date
US20210159688A1 (en) 2021-05-27
WO2021108797A1 (en) 2021-06-03
CN114730281A (zh) 2022-07-08

Similar Documents

Publication Publication Date Title
DE102010013349B4 (de) Computersystem und Verfahren zum Vergleichen von Ausgangssignalen
DE102015003194A1 (de) Verfahren und Vorrichtung zum Handhaben von sicherheitskritischen Fehlern
US10078565B1 (en) Error recovery for redundant processing circuits
DE102015108689A1 (de) Sicherheitsknoten in Zwischenverbindungsdatenbussen
DE112020005809T5 (de) Zeitgeberschaltung mit autonomem schwebenden pins und zugehörigen systemen, verfahren und vorrichtungen
WO2007057271A1 (de) Vorrichtung und verfahren zum beheben von fehlern bei einem wenigstens zwei ausführungseinheiten mit registern aufweisenden system
DE102015107990A1 (de) Verfahren und Vorrichtung zur dynamischen Knotenreparatur in einer Mehrfachknotenumgebung
DE102005049232A1 (de) Integrierter Schaltkreis und Verfahren zum Betreiben eines integrierten Schaltkreises
DE102011112174B4 (de) Vorrichtung und Verfahren zum Schutz und zur zerstörungsfreien Prüfung sicherheitsrelevanter Register
DE102015217933B4 (de) Vorrichtung zum Verarbeiten von Daten und Verfahren zum Betreiben einer solchen Vorrichtung
DE102014002302B4 (de) System und Verfahren zum Bestimmen der operativen Robustheit eines Systems auf einem Chip
DE112021000448T5 (de) Elektrische und logische isolierung für systeme auf einem chip
EP3475824A1 (de) Verfahren und vorrichtung zur redundanten datenverarbeitung
WO2007057270A1 (de) Programmgesteuerte einheit und verfahren zum betreiben derselbigen
DE102011119585A1 (de) Verbesserte skalierbare CPU für die codierte Ausführung von Software in hochabhängigen sicherheitsrelevanten Anwendungen
DE112013003212T5 (de) Drosselung des maximalen Stroms
DE102012107213B4 (de) Verfahren zum Schutz von Datenleitungs-Treibern und Vorrichtung mit einem Fehlererkennungsschaltkreis
EP1807760B1 (de) Datenverarbeitungssystem mit variabler taktrate
DE10317650A1 (de) Programmgesteuerte Einheit und Verfahren
WO2016030324A1 (de) Mikrocontrollersystem und verfahren für sicherheitskritische kraftfahrzeugsysteme sowie deren verwendung
DE102011007467A1 (de) Mehrkernige integrierte Mikroprozessorschaltung mit Prüfeinrichtung, Prüfverfahren und Verwendung
DE102005060714B4 (de) Datenverarbeitungsvorrichtung, Speicherkarte, Verfahren zum Betreiben einer Datenverarbeitungsvorrichtung und Herstellungsverfahren für eine Datenverarbeitungsvorrichtung
US9378102B1 (en) Safety hardware and/or software fault tolerance using redundant channels
DE112020007230T5 (de) System und verfahren zur automatischen wiederherstellung in lockstep-prozessoren
DE102004051991A1 (de) Verfahren, Betriebssystem und Rechengerät zum Abarbeiten eines Computerprogramms

Legal Events

Date Code Title Description
R012 Request for examination validly filed