DE102011015743B4

DE102011015743B4 - Digitaler Demodulator für Fernsehsignale

Info

Publication number: DE102011015743B4
Application number: DE102011015743.3A
Authority: DE
Inventors: Pascal Blouin; Frederic Nicolas; David Rault; Olivier Souloumiac; Emmanuel Gautier; Stephane Faudeil; Eric Vapillon; Gaetan Guillaume; Laurent Appercel
Original assignee: Silicon Laboratories Inc
Current assignee: Skyworks Solutions Inc
Priority date: 2010-03-31
Filing date: 2011-03-31
Publication date: 2015-10-15
Anticipated expiration: 2031-04-01
Also published as: CN102209216B; CN102209216A; US8237869B2; US20110242428A1; DE102011015743A1

Abstract

Vorrichtung, umfasssend:
einen ersten Analog-Digital-Wandler (105, ADC), um ein erstes Zwischenfrequenzsignal (IF) eines ersten digitalen Videosendestandards (DVB-T/C) zu empfangen und um das erste Zwischenfrequenzsignal in ein erstes digitales Zwischenfrequenzsignal umzusetzen;
einen zweiten Analog-Digital-Wandler (110), um ein zweites Zwischenfrequenzsignal eines zweiten digitalen Videosendestandards (DVB-S) zu empfangen und um das zweite Zwischenfrequenzsignal in ein zweites digitales Zwischenfrequenzsignal umzusetzen;
einen gemeinsamen Eingang (120), um ein Signal zu empfangen, das aus dem ersten und dem zweiten digitalen Zwischenfrequenzsignal ausgewählt ist, und um das ausgewählte digitale Zwischenfrequenzsignal auf ein Basisbandsignal umzusetzen;
einen ersten digitalen Demodulator (125_b, 400), um das Basisbandsignal gemäß dem ersten digitalen Videosendestandard (DVB-T/C) digital zu demodulieren, wenn das Basisbandsignal von dem ersten Zwischenfrequenzsignal stammt;
einen zweiten digitalen Demodulator (125_a, 300), um das Basisbandsignal gemäß dem zweiten digitalen Videosendestandard (DVB-S) digital zu demodulieren, wenn das Basisbandsignal von dem zweiten Zwischenfrequenzsignal stammt;
einen ersten Entzerrer (130_b), um das demodulierte Signal zu entzerren, das von dem ersten digitalen Demodulator (125_b, 400) ausgegeben wird, um ein erstes entzerrtes Signal zu erhalten;
einen zweiten Entzerrer (130_a), um das demodulierte Signal zu entzerren, das von dem zweiten digitalen Demodulator (125_a, 300) ausgegeben wird, um ein zweites entzerrtes Signal zu erhalten;
einen dritten Entzerrer (130_c), um das demodulierte Signal zu entzerren, das von dem ersten digitalen Demodulator (125_b, 400) ausgegeben wird, um ein drittes entzerrtes Signal zu erhalten; ...

Description

Hintergrund
In der Vergangenheit waren TV-Empfänger hauptsächlich nur zu analogen terrestrischen TV-Standards kompatibel, so wie PAL, SECAM (in Europa, China, Indien, Südostasien, Brasilien usw.) oder NTSC (in Nordamerika, Korea, Taiwan und Japan). Seit dem Einsatz von digitalem. Fernsehen (DTV) in der ganzen Welt und seitdem bereits analoges Fernsehen in einigen Ländern abgeschaltet wird oder für Anfang der 2010er geplant ist, integrieren Fernsehhersteller in ihren Fernseherchassis zusätzliche Eingangssysteme, um verschiedene digitale Fernsehstandards zu empfangen. Diese Mehrfacheingänge sind typischerweise als mehrfach zugeordnete, separate Abstimmer/Demodulatoren jeweils für einen gegebenen DTV-Standard ausgeführt und jeder ist entweder durch diskrete Komponenten oder durch eine integrierte Schaltung (IC) realisiert.
Dies ist liegt daran, dass Fernseheingänge in der Lage sein sollten, terrestrisches digitales Fernsehen und digitales Fernsehen zu empfangen, das über Kabel- und Satellitennetzwerke ausgestrahlt wird, so dass der Verbraucher irgendein Verteilungsnetzwerk auswählen kann, um seine bevorzugten Programme zu empfangen. Gleichzeitig sind digitale Fernsehstandards für einige Standards (hauptsächlich Satellit) bereits ein wenig „altmodisch” und Standards zweiter Generation wurden entworfen und werden bereits praktisch eingesetzt. Diese Standards können höhere Bitraten bieten, was ermöglicht, HDTV-Programme leichter zu senden. Dies trifft bereits für Satelliten-Verteilung seit der Entwicklung von DVB-S zum DVB-S2-Standard zu, während Standards zweiter Generation, so wie DVB-T2 (für terrestrisch) und DVB-C2 (für Kabel) gerade die ETSI-Standardisierung durchlaufen haben und gerade anfangen, eingesetzt zu werden oder in einigen Ländern in der Testphase sind. Die Verschiedenartigkeit all dieser Standards kann die Kosten und Komplexität eines mittleren/Highend-Fernsehgeräts signifikant erhöhen, das darauf abzielt, vollständig ”digital kompatibel” zu sein, während gleichzeitig der Einzelhandelsmarkt die Einzelhandelspreise ständig verringert.
DE 199 54 336 A1 zeigt einen digitalen Empfänger und ein Verfahren zum Empfangen und Demodulieren einer Vielzahl von digitalen Signalen, die mit unterschiedlichen Trägerfrequenzen übertragen werden, Der Empfänger arbeitet so, dass die Trägerfrequenzsignale einer Abwärtskonvertierung unterzogen werden.
WO 2008/100113 A1 beschreibt eine digitale Sendungsverarbeitungsvorrichtung. Mehrere Signalverarbeitungsmodule digitalisieren Signale verschiedener Übertragungsstandards und eine Bestimmungseinheit bestimmt den Übertragungsstandard eines Signals, so dass das Signal durch ein Zielsignalverarbeitungsmodul dem Übertragungsstandard entsprechend verarbeitet werden kann.
US 2005/0280742 A1 zeigt Verfahren und Systeme zum Verarbeiten von Fernsehsignalen. Die Systeme können Kommunizieren von analogen und digitalen Zwischenfrequenzsignalen über einen einzelnen Verarbeitungspfad umfassen, der einen Radiofrequenzabstimmer mit einem Zwischenfrequenzdemodulator und/oder Dekodierer verbindet, der die analogen und digitalen Signale verarbeitet.
US 2002/0085648 A1 zeigt einen Mehrstandard-Kanaldekodierer für digitalen Echtzeitempfang mit mehreren Prozessoren, die mit einer Kommunikationseinheit zur Verarbeitung verbunden sind. Der Kanaldekodierer ist in der Lage, dieselben Prozessoren zum dekodieren von 8-VSB-Sendungen und von COFDM-Sendungen zu verwenden.
US 5 666 170 offenbart einen adaptiven Empfänger, der einen adaptiven Dekodierer zum Bereitstellen dekodierter Ausgangsdaten von einem Videosignal zur Satelliten-, erdgebundenen und Kabel-Übertragung umfasst.
Kurzfassung der Erfindung
Während die Erfindung in den unabhängigen Ansprüchen definiert ist, ergeben sich weitere Aspekte der Erfindung aus den abhängigen Ansprüchen, den beigefügten Figuren und der folgenden Beschreibung.
Gemäß eines Aspekts kann ein Mehrfach-Standard-Demodulator zur Verwendung in einer Menge verschiedener Systeme bereitgestellt werden, um eine Demodulation von digitalen Fernsehsignalen irgendeiner Art durchzuführen. Als ein nicht-beschränkendes Beispiel kann dieser Demodulator in ein System eingebaut sein, das mehrere Tuner bzw. Abstimmer umfasst, umfassend einen ersten Abstimmer, um ein Fernsehsignal gemäß eines terrestrischen oder Kabel-Standards in Abhängigkeit von dem empfangenen Fernsehsignal zu empfangen und herunterzuwandeln, und einen zweiten Abstimmer, um ein Fernsehsignal gemäß eines Satelliten-Standards zu empfangen und herunterzuwandeln.
Jeder dieser Abstimmer kann mit dem Demodulator gekoppelt sein, der eine Signalverarbeitungsschaltung umfassen kann, die verwendet werden kann, um Verarbeitung von Signalen der verschiedenen Standards durchzuführen, was Wiederverwendung und Gestaltungseffizienz ermöglicht. In einer Implementierung kann der Demodulator einen ersten Analog-Digital-Wandler (ADC) umfassen, um ein erstes Zwischenfrequenzsignal (IF) von dem ersten Abstimmer zu empfangen und um das erste IF-Signal in ein erstes digitales IF-Signal umzusetzen, und einen zweiten ADC umfassen, um ein zweites IF-Signal von dem zweiten Abstimmer zu empfangen und das zweite IF-Signal in ein zweites digitales IF-Signal umzusetzen. Ein gemeinsamer Eingang kann wiederum so gekoppelt sein, dass er ein Signal, das aus dem ersten und dem zweiten digitalen IF-Signal ausgewählt ist, empfängt und in ein Basisbandsignal umsetzt. Dann können mehrere digitale Demodulatoren vorhanden sein, um das Basisbandsignal gemäß dem gegebenen Standard digital zu demodulieren.
Ein erster, ein zweiter und ein dritter Entzerrer können wiederum mit den Demodulatoren gekoppelt sein, um Entzerren über das demodulierte Signal durchzuführen, das von den Demodulatoren ausgegeben wird, um ein erstes, ein zweites bzw. ein drittes entzerrtes Signal zu erhalten, in Abhängigkeit von der Art des empfangenen Signals. Jeder dieser Entzerrer kann wiederum mit einer gemeinsamen Vorwärtsfehlerkorrekturschaltung (FEC) gekoppelt sein, um Vorwärtsfehlerkorrektur an dem Signal durchzuführen, das aus dem ersten, dem zweiten und dem dritten entzerrten Signal ausgewählt ist. Angesichts der verschiedenen Signalarten kann jedes einem anderen Teil der FEC-Schaltung bereitgestellt werden. Insbesondere umfasst die gemeinsame FEC-Schaltung einen ersten Eingabeanschluss, um das erste entzerrte Signal an einem Anfangsort eines Signalverarbeitungspfads der gemeinsamen FEC-Schaltung zu empfangen, einen zweiten Eingabeanschluss, um das zweite entzerrte Signal an einem zweiten Ort des Signalverarbeitungspfads zu empfangen, der dem Anfangsort nachgelagert ist, und einen dritten Eingabeanschluss, um das dritte entzerrte Signal an einem dritten Ort des Signalverarbeitungspfads zu empfangen, der dem zweiten Ort nachgelagert ist.
Eine zusätzliche Schaltung, wie etwa eine weitere FEC-Schaltung zum Verarbeiten bestimmter Signalarten kann auch vorhanden sein. Zusätzlich kann eine Transportstromschnittstelle vorhanden sein, um einer weiteren Signalverarbeitungsschaltung einen Transportstrom auszugeben. In vielen Implementierungen kann der Demodulator als integrierte Schaltung ausgebildet sein, die einen einzigen Halbleiterchip aufweist, der die oben beschriebene Schaltung umfasst.
Kurzbeschreibung der Zeichnung
1 ist ein Blockdiagramm einer typischen Anwendung eines Mehrfach-Standard-Demodulators in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
2 ist ein Blockdiagramm eines Mehrfach-Standard-Demodulators in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
3 ist ein Blockdiagramm einer gemeinsamen Eingangsschaltung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
4 ist ein Blockdiagramm eines gemeinsamen Demodulators und Entzerrers für Satellitensignale in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
5 ist ein Blockdiagramm eines gemeinsamen Demodulators, der verwendet werden kann, um sowohl Kabel- als auch terrestrische Signale in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung zu verarbeiten.
6 ist ein Blockdiagramm eines terrestrischen Entzerrers in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
7 ist ein Blockdiagramm eines Kabelentzerrers in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
8 ist ein Blockdiagramm einer gemeinsamen Vorwärtsfehlerkorrekturschaltung (FEC) in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
9 ist ein Blockdiagramm einer FEC-Schaltung zur Verarbeitung von Satellitensignalen in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
10 ist ein Blockdiagramm einer Transportstromausgabeschnittstelle in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung.
Detaillierte Beschreibung
In verschiedenen Ausführungsbeispielen wird ein Mehrfach-Standard-Einzelchipempfänger für eine digitale Demodulation von Fernsehsignalen bereitgestellt, die über einen von mehreren digitalen Fernsehstandards gesendet werden, zum Beispiel Satellit (DSS/DVB-S, DVB-S2), Kabel (DVB-C) und terrestrisch (DVB-T). Ausführungsbeispiele können eine Vereinfachung in Größe, Preis, Materialliste und mühelose Verwendung bezüglich des digitalen Demodulators für den DTV-Empfang ermöglichen. Darüber hinaus ermöglicht dieser Mehrfach-Standard-Einzelchip einen verringerten Leistungsverbrauch im Vergleich mit mehreren ICs. Dieser Empfänger kann eine Vielzahl verschiedener Signalarten empfangen und demodulieren, die von einem oder mehreren der Eingangs-Abstimmer empfangen worden sind. Wie weiter unten beschrieben, können solche Abstimmer bzw. Tuner Metallgehäuse- oder Siliciumabstimmer sein. Im Gegensatz dazu erfordern gewöhnliche Lösungen mehrere einzelne digitale Demodulatoren (wenigstens zwei, und bis zu vier Chips), um in der Lage zu sein, mehrere DVB-Standards in einem einzigen System zu empfangen.
Eine Architektur in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung kann so optimiert sein, dass sie gewöhnliche Demodulationsverarbeitungsblöcke wiederverwendet, so dass die Gesamtgröße des Mehrfach-Standard-Demodulators sehr reduziert im Vergleich mit Lösungen (auf einem oder mehr Chips) von mehreren digitalen Demodulatoren ist, in welchen ein vollständig getrennter Signalverarbeitungspfad für jede DVB- oder andere Signalart vorgesehen ist.
In einem bestimmten Ausführungsbeispiel kann folgendes in einer einzigen integrierten Schaltung eingebettet sein (so wie auf einem einzigen Halbleiterchip): ein gemeinsamer Eingang, der für alle Standards geeignet ist: ein gemeinsamer Satellitendemodulator für DVB-S/S2 und DSS; ein gemeinsamer Demodulatorzentralfilter, der sowohl Nachbarkanalinterferenzfilterung (ACI) für DVB-T als auch Halb-Nyquist-abgestimmte Filterung in DVB-C durchführt; eine gemeinsame Vorwärtsfehlerkorrekturschaltung (FEC) für DVB-S-, DVB-C-, DVB-T- und DSS-Standards und eine gemeinsame Transportstromschnittstelle (so wie in Übereinstimmung mit einem bestimmten MPEG-Standard), die asynchron mit DVB- und DVB-S2-FECs ist, um irgendwelche Taktbeziehungsbeschränkungen auszulöschen.
Für den Satellitenempfang können Ausführungsbeispiele des Weiteren einen Quickscan-Hardwarebeschleuniger hoher Leistungsfähigkeit einbetten, der von einem digitalen Signalprozessor (DSP) gesteuert wird, für sehr schnelle Blindabtastung von DVB-S- und DVB-S2-Kanälen, der eine automatische Standardwiederherstellung (DVB-S(DVB-S2) von Satellitenkanälen ermöglicht, die während der Blindabtastung erhalten werden, wie weiter unten mit Bezug auf 2 beschrieben wird. Für DVB-S2, einen Wiederherstellungsalgorithmus, der eine einfachere Implementierung ermöglicht; eine flexible Niedrigdichteparitätsprüfdecodierarchitektur (LDPC) mit einer programmierbaren Anzahl an Prüfknotenprozessorteilsätzen (checkmode processor subsets) pro Iteration, um einen optimalen Kompromiss zwischen Leistungsfähigkeit und Leistung/Energie zu erhalten, und eine automatische Reduzierung der Arbeitsbelastung unter ein quasi fehlerfreies (QEF) Niveau zu gewährleisten, um nutzlose Leistungs-/Energieverschwendung zu vermeiden.
Obwohl nicht diesbezüglich beschränkt, kann ein Demodulator in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung in vielen verschiedenen Arten von Systemen implementiert sein, was von tragbaren System bis zu einem Fernseher reicht, der einen hochauflösenden (HD) Abstimmer umfasst. Beispielsweise kann ein Bereich von Anwendungen ein vollständiges Netzwerkschnittstellenmodul, ein integriertes digitales Fernsehen (IDTV), digitale terrestrische Kabel- und/oder Satelliten-Set-Top-Boxen (STBs), PCTV-Zubehör, einen persönlichen Videorecorder, DVD- und Blueraydiscrecorder usw. umfassen.
Jetzt bezugnehmend auf 1 wird ein Blockdiagramm einer typischen Anwendung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Wie in 1 zu sehen, kann ein System 10 eine Anwendung sein, die zum Beispiel in einem Fernseher eingebaut ist. In der Implementierung von 1 können mehrere separate integrierte Schaltungen vorhanden sein. Insbesondere können mehrere unabhängige Abstimmer vorgesehen sein, nämlich ein erster Abstimmer 20 und ein zweiter Abstimmer 30.
In dem Ausführungsbeispiel, das in 1 gezeigt ist, kann der erste Abstimmer 20 Abstimmen von terrestrischen und Kabel-Signalen in Übereinstimmung mit einem gegebenen DTV-Standard unterstützen, sowie DVB-T/C, während der zweite Abstimmer 30 zum Unterstützen von Abstimmen von Satellitensignalen in Übereinstimmung mit einem gegebenen Satelliten-Standard, so wie DVB-S/S2 oder DSS, sein kann. In verschiedenen Implementierungen können diese Eingangsabstimmer getrennte integrierte Schaltungen sein, von denen jede einen einzigen Halbleiterchip umfasst. In anderen Ausführungsbeispielen können ein oder mehr Abstimmer unter Verwendung diskreter Komponenten ausgebildet sein, so wie ein sogenannter Gehäuseabstimmer.
Wie in 1 zu sehen, können verschiedene Signale von den Abstimmer einem Demodulator 40 bereitgestellt werden, der ein Demodulator für mehrere Standards in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung sein kann. In der Implementierung von 1 können Signale, die von dem ersten Abstimmer 20 bereitgestellt werden, ein differenzielles Signalpaar von analogen Signalen umfassen, die heruntergewandelte Signale bei einer vorgegebenen Zwischenfrequenz (IF) sein können. Wie zu sehen, können diese Signale einem Analog-Digital-Wandler (ADC) 45 des Demodulators 40 bereitgestellt werden. Zusätzliche Signale können von dem Abstimmer 20 zum Demodulator 40 geleitet werden, umfassend ein Signal, das eine empfangene Signalstärke anzeigt (RSSI), das wiederum einem getrennten ADC 48 bereitgestellt werden kann. Zusätzlich kann serielle Kommunikation an und von dem Abstimmer 20 stattfinden, zum Beispiel über serielle Leitungen, nämlich eine serielle Datenleitung (SDA) und eine serielle Taktleitung (SCL), die mit einem I²C-Schalter gekoppelt sind. Verschiedene Kommunikationen von einem Host, zum Beispiel einem Hauptprozessor des Systems 10, können durch den Demodulator 40 und an einen vorgegebenen der Abstimmer 20 oder 30 über diese seriellen Leitungen bereitgestellt werden.
Ähnlich heruntergewandelte Signale können von dem zweiten Abstimmer 30 zum Demodulator 40 bereitgestellt werden. Insbesondere können komplexe Differenzsignale, nämlich heruntergewandelte I und Q-Signale, mit einer Zwischenfrequenz oder einer Null-Zwischenfrequenz (ZIF) einem dualen ADC 60 bereitgestellt werden. Wie des Weiteren in 1 zu sehen, können verschiedene Steuersignale zum Beispiel durch eine DiSCEqC^TM-Schnittstelle 65 zum Beispiel einer Satellitenantenne (nicht in 1 gezeigt) bereitgestellt werden, die das Eingabesignal dem zweiten Abstimmer 30 bereitstellen kann.
Der Demodulator 40 kann die eingehenden Signale so verarbeiten, dass er die Signale demoduliert und einen Transportstrom erzeugt, der einer nachgelagerten Vorrichtung zur weiteren Verarbeitung ausgegeben werden kann, so wie ein MPEG-Prozessor. Beachten Sie, dass während sie als drei verschiedene Komponenten in dem Ausführungsbeispiel von 1 gezeigt sind, in anderen Implementierungen eine einzige Komponente einen oder mehr Abstimmer und den Mehrfach-Standard-Demodulator umfassen kann. Zum Beispiel kann in einer Implementierung eine einzelne integrierte Schaltung, die einen Halbleiterchip umfasst, wenigstens einen Eingangsabstimmer und den Mehrfach-Standard-Demodulator umfassen. Während in vielen Implementierungen sowohl der Demodulator als auch der Abstimmer so konfiguriert sein können, dass sie nur einen digitalen Signalempfang und eine digitale Signalverarbeitung bearbeiten, kann des Weiteren in anderen Implementierungen ein System auch Abstimmen und Verarbeiten von analogen Signalen gewährleisten, entweder durch die gleichen Abstimmer und den Demodulator oder durch getrennte Komponenten in dem System.
Bezug nehmend auf 2 werden weitere Details eines Demodulators in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Insbesondere zeigt 2 ein System 100, das des Weiteren ein System auf einem Chip (SoC) 190 umfasst, das so gekoppelt sein kann, dass es einen Ausgabetransportstrom von dem Demodulator 40 empfängt. So ein SoC kann verwendet werden, um MPEG-Decodierung durchzuführen, um so Audio- und Videosignale zu erzeugen, die zu einer Anzeige des Systems 100 ausgegeben werden sollen (nicht in 2 gezeigt).
2 zeigt des Weiteren den allgemeinen Signalverarbeitungspfad für die eingehenden Signale, sowohl für Signale, die von einem Satelliten empfangen werden, als auch für Signale, die über Kabel/terrestrisch empfangen werden. In verschiedenen Ausführungsbeispielen kann viel gemeinsames Nutzen von Komponenten des Signalverarbeitungspfads stattfinden, um so Platzverbrauch auf dem Chip zu vermindern. Auf diese Weise kann der Demodulator 40 auf einem einzigen Chip hergestellt werden, wobei eine minimale Menge an Platz verbraucht wird. Das heißt, anstatt unabhängiger (d. h. zugeordneter) Signalverarbeitungspfade für mehrere verschiedene Standards aufzuweisen, die entweder auf einem einzigen Chip oder auf mehreren Chips eingerichtet sind, können viele der Komponenten gemeinsam genutzt werden, so dass so viele Möglichkeiten zur Wiederverwendung für verschiedene Standards bereitgestellt werden können, wie möglich.
Insbesondere wie in 2 zu sehen, werden eingehende Satellitensignale durch ADCs 110 einem gemeinsamen Eingang 120 bereitgestellt. Dieser gemeinsame Eingang 120 kann des Weiteren ausgelegt sein, eingehende Kabel- oder terrestrische Signale zu verarbeiten, die durch ADC 105 empfangen wurden. In anderen Ausführungsbeispielen können duale ADCs weiteren Empfang von irgendeiner Art von DVB-Signal gewährleisten. Details bezüglich des gemeinsamen Eingangs werden weiter unten besprochen. Somit ist ein gemeinsamer Eingang bereitgestellt, um verschiedene Signalverarbeitungen an eingehenden Signalen durchzuführen, die eine vorgegebene IF aufweisen können, um sie zu filtern und auf Basisbandsignale herunterzuwandeln. Eingehende Satellitensignale werden auch durch die ADCs 110 einem Quickscan-Hardwarebeschleuniger bereitgestellt. Der Quickscan-Hardwarebeschleuniger führt erst eine FFT-basierte Linearspektrumsanalyse des Signals im Zeitbereich durch (nach den dualen ADCs), um grobe Schätzungen der Kanalfrequenzen und Symbolraten bereitzustellen. Die Ergebnisse der Linearspektrumsanalyse werden dann einer FFT-Analyse von nicht linearen Formen des gleichen Signals im Zeitbereichs eingegeben, was erlaubt, die groben Schätzungen zu verfeinern. Des Weiteren werden die verfeinerten Kanalfrequenzen und Symbolraten dem Demodulator eingegeben, um die Gültigkeit der Suchergebnisse zu bestätigen.
Bezüglich eines Signalverarbeitungspfads für Satellitensignale können die verarbeiteten Signale von dem gemeinsamen Eingang 120 einem Satellitendemodulator 125 _a bereitgestellt werden, der in verschiedenen Ausführungsbeispielen QPSK- und 8PSK-Demodulatoren umfassen kann, um einen vorgegebenen DVB-S-/-S2-Standard und einen vorgegebenen DSS-Standard zu verarbeiten. Demodulation kann unter Steuerung eines digitalen Signalprozessors (DSP)/Synchronisierers 160 durchgeführt werden, wie weiter unten besprochen werden wird. Die demodulierten Signale werden dann einem Satellitenentzerrer 130 _a bereitgestellt, um Kanalkorrekturen durchzuführen. In Abhängigkeit von dem vorgegebenen Standard (z. B. DVB-S oder DVB-S2) können die entzerrten Signale verschiedenen Teilen einer Vorwärtsfehlerkorrekturschaltung (FEC) 140 bereitgestellt werden. Insbesondere kann ein erster Pfad einen Viterbi-Decodierer 146 und einen Reed-Solomon-Decodierer (RS) 148 umfassen, die verwendet werden können, um Decodieren von zum Beispiel DVB-S- und DSS-Signalen zu verarbeiten. Wenn stattdessen die eingehende Information vom DVB-S2-Standard ist, können die entzerrten Signale vom Entzerrer 130 _a einem Niedrigdichteparitätsprüf-Decodierer (LDPC) 142 und einem BCH-Decodierer 144 bereitgestellt werden. Der LDPC- und der BCH-Decodierer können verbesserten Sendungsempfang gewährleisten, während sie die Größe und den Energieverbrauch des Demodulators beschränken. Der decodierte Transportstrom kann einer MPEG-Transportstromschnittstelle 150 bereitgestellt werden, die wiederum verschiedene Transportstrominformation einem SoC 190 ausgibt. Die Transportstromschnittstelle kann so programmierbar sein, dass sie einen flexiblen Bereich von Ausgabearten bereitstellt und mit einem beliebigen MPEG-Decodierer oder abhängigen Zugangsmodulen vollständig kompatibel ist, so dass sie einen beliebigen nachgeschalteten decodierenden Chip unterstützt.
Für eingehende terrestrische oder Kabel-Signale von dem gemeinsamen Eingang 120 werden diese Signale einem zweiten Demodulator 125 _b bereitgestellt, dann einem zweiten Entzerrer 130 _b für terrestrisch oder einem dritten Entzerrer 130 für Kabel, dann auf die gemeinsame FEC-Schaltung 140. Entzerrte terrestrische Signale können unter Verwendung des Viterbi-Decodierers 146 und des Reed-Solomon-Decodierers 148 decodiert werden, während entzerrte Kabel-Signale unter Verwendung des Reed-Solomon-Decodierers 148 decodiert werden können, bevor sie durch die MPEG-Transportstromschnittstelle 150 ausgegeben werden. Beachten Sie, dass die Schaltung der Signalverarbeitungspfade zugeordnete Hardware sein kann, im Gegensatz zu allgemeiner Verarbeitungshardware, so wie im DSP 160 vorhanden.
Verschiedene andere Schaltungen können im Demodulator 40 vorhanden sein, einschließlich beispielsweise eine RSSI-ADC 165, eine automatische Verstärkungssteuerungsschaltung 115, die basierend auf einer Signalstärkeinformation verschiedene Steuersignale zur Steuerung von Verstärkungselementen der Abstimmer 20 und 30 senden kann. Zusätzliche Schnittstellen umfassen eine DiSEqC^TM-Schnittstelle 168 zur Satellitenschüsselsteuerung, eine Steuerschnittstelle 162, die ein eingehendes Rücksetzsignal empfangen kann und die mit dem DSP/Synchronisierer 160 kommuniziert. Zusätzlich können verschiedene IO-Signale für allgemeine Zwecke über eine IO-Schnittstelle 185 für allgemeine Zwecke kommuniziert werden. I²C-Kommunikation kann über einen I²C-Schalter 170 und eine I²C-Schnittstelle 175 stattfinden. Verschiedene notwendige Steuer- und Taktsignale können unter Verwendung eines Oszillators/eines Phasenregelkreises 190 erzeugt werden, die mit beispielsweise einem Kristall außerhalb des Chips oder einer anderen Taktquelle gekoppelt sein können. Während sie mit dieser bestimmten Implementierung in dem Ausführungsbeispiel von 2 gezeigt wird, ist der Bereich der vorliegenden Erfindung nicht diesbezüglich beschränkt.
Als solcher kann der Demodulator 40 in einen einzigen CMOS-Chip digitale DVB-T-, DVB-C-, DSS-, DVB-S-, und DVB-S2-Demodulatoren integrieren, für einen terrestrischen, einen Kabel- bzw. einen Satelliten-DTV-Standard, und kann hohe Empfangsleistungsfähigkeit für jedes Medium erreichen, während Eingangsgestaltungskomplexität und -preis minimiert sind. In einem Ausführungsbeispiel kann die terrestrische und die Kabel-Demodulation entweder Standard-IF-(36 MHZ) oder Nieder-IF-Eingabesignale, einen ACI-Sperrfilter, eine Verwaltung langer und kurzer Echos, eine Reduktion stossartigen Rauschens, Schnellabtasten und einen erweiterten Entzerrer unterstützen.
Die Satellitenfunktionalität gestattet Demodulieren von weithin eingesetzten DVB-S-DirecTV^TM (DSS) tradierter Standards, und DVB-S2-Satellitensendungen nächster Generation (zum Beispiel HD oder SD) und DirecTV^TM im AMC-Modus in einem Ausführungsbeispiel. Eine ZIF-Schnittstelle für satellitengestützte Signale mit zwei Hochgeschwindigkeits-ADCs 110 gestattet eine nahtlose Verbindung mit 8PSK-kompatiblen Siliciumabstimmern. Konstant-Kodierungsmodulation (CCM), QPSK/8PSK-Demodulationsschemata (mit Führungssignalen) und Sendungsprofil sind die Hauptspezifikationen des DVB-S2-Demodulators.
Jetzt Bezug nehmend auf 3 wird ein Blockdiagramm einer gemeinsamen Eingangsschaltung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Eine gemeinsame Eingangsschaltung 200 kann verwendet werden, um Eingangsverarbeitung für eingehende Signale irgendeines vorgegebenen Standards durchzuführen. Wie oben besprochen, können die eingehenden Signale bei einer IF- oder ZIF-Frequenz empfangen werden. Die Eingabe des gemeinsamen Eingangs 200 ist eine sehr flexible ZIF- oder IF-Schnittstelle, die digital umgesetzt ist. Die IF-Werte können von einigen MHz bis zu 60 MHz reichen, so dass er direkt mit allen vorhandenen Abstimmtechnologien koppeln kann. Die IF kann entweder überabgetastet oder unterabgetastet sein, in Abhängigkeit von der Anwendung. In verschiedenen Ausführungsbeispielen kann die Abtastfrequenz so gesetzt sein, dass sie mehr als 2 oder 4 mal die maximale Symbolrate beträgt, in Abhängigkeit von dem gewählten Standard.
Die eingehenden Signale können von einem vorgegebenen ADC bereitgestellt werden und mit einer analogen AGC-Schaltung 205 gekoppelt werden, die verwendet werden kann, um Steuersignale den Eingangsabstimmkomponenten bereitzustellen. Somit wird das Signal der AGC-Schaltung 205 gesendet, die Eingabeleistung schätzt, sie mit einer ausgewählten Referenz vergleicht und zwei AGC-Befehle erzeugt (einen für RF, einen für IF), um AGC-Eingabeniveaus einzustellen. In einem Ausführungsbeispiel sind AGC-Eingaben Delta-Sigma-codierte Signale, so dass die analoge Befehlsspannung durch einfache RC-Filter erhalten werden kann. Viele Schleifenparameter können durch eine interne Schnittstelle 208 programmierbar sein (die über einen internen Bus sowohl mit der I²C-Hostschnittstelle 175 und mit dem DSP-Prozessor 160 koppelt, um die Schleifen gemäß der externen RF- und IF-Schaltung aufzusetzen und zu optimieren (Abstimmergehäuse, Siliciumabstimmer usw.).
Der Hauptsignalverarbeitungspfad der gemeinsamen Eingangsschaltung 200 umfasst eine Gleichstromversatzkorrekturschaltung 210, eine I/Q-Verstärkungsversatzkorrekturschaltung 220, eine I/Q-Phasenversatzkorrekturschaltung 230 und einen Impulsrauschfilter 235. Die gefilterten Signale vom Filter 230 können dann einem Frequenz-/Phasenschieber 240 bereitgestellt werden, der die Signale auf das Basisband herunterwandeln kann. Die heruntergewandelten Signale können dann einem oder mehr Antialiasing-Filter 250 bereitgestellt werden, und von dort über einen Abtastratenwandler 260 und einen Ausgaberatenadapter 270 einem ausgewählten Demodulator bereitgestellt werden, basierend auf der Art des Signals.
In der Gleichstromversatzkorrekturschaltung 210 wird eine Gleichstromversatzkorrektur auf das Eingabesignal angewandt und im Fall von ZIF-Anwendungen können I/Q-Verstärkungs- und Phasenversatzkorrektur über I/Q-Korrekturschaltungen 220 und 230 durchgeführt werden. Nach der Herunterwandlung ins Basisband im Frequenz-/Phasenschieber 240 durchläuft das Signal die Antialiasing-Filter 250, die ungewollte benachbarte Leistung entfernen, um ein Aliasing während des Abtastratenumsetzverfahrens zu vermeiden. Um den breiten Abtastfrequenzbereich abzudecken, können zwei Antialiasing-Filter vorgesehen sein und werden automatisch in Abhängigkeit vorn Verhältnis zwischen der Abtastfrequenz und der Symbolrate ausgewählt. Eine automatische digitale Verstärkungssteuerung wird auch an der Antialiasing-Filterausgabe durchgeführt, um die Leistungsentfernung in den Filtern zu kompensieren, so dass eine Ausgabesignalleistung optimal ist.
Dann ermöglicht eine Interpolation im Abtastratenwandler 260 unter Verwendung von Korrekturinformation, die von einem Synchronisierer oder Demodulator kommt, die Abtastrate des Signals in ein festes Verhältnis umzusetzen, zum Beispiel 2 oder 4 mal die Symbolrate. Ab dieser Stufe im Datenpfad wird nur ein Takt mit einer Frequenz mehr als zum Beispiel 2 oder 4 mal die maximal erforderliche Symbolrate benötigt. Als solche kann eine Taktratenanpassung im Ausgaberatenadapter 270 durchgeführt werden, um keine unnötigen Zeitbeschränkungen in den folgenden Blöcken anzuordnen.
Jetzt bezugnehmend auf 4 wird ein Blockdiagramm eines gemeinsamen Demodulators und Entzerrers für Satellitensignale in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Wie in 4 zu sehen, umfasst der Signalpfad des Demodulators 300 verschiedene Schaltungen, um eingehende Basisbandsignale zu empfangen und demodulierte Signale auszugeben, die in der Form weicher Entscheidungen oder weicher Bits sein können, die wiederum einer vorgegebenen FEC-Schaltung bereitgestellt werden können, in Abhängigkeit von der Art des Satellitensignals.
Wie zu sehen, umfasst der Hauptsignalverarbeitungspfad vom Demodulator 300 einen Nyquistfilter 310, dessen Ausgabe mit einem Zeitdetektor 315 gekoppelt ist und der Information einer groben Zeitschaltung 320 bereitstellt, die wiederum mit einem Zeitschleifenfilter 325 gekoppelt ist, der ein Zeitkorrektursignal ausgibt, wie weiter unten diskutiert wird. Der Hauptsignalverarbeitungspfad umfasst des weiteren einen Entzerrer 330, eine Descrambling-Einrichtung 335, eine Trägerphasenschleife 340, eine Phasenrauschkorrekturschaltung 350 und einen Rückabbilder 370, der weiche Bitentscheidungen an die FEC-Schaltungen ausgibt.
Wie weiter in 4 zu sehen, ist ein Frequenz-/Phasendetektor 355 mit der Phasenschleife 340 und der Phasenrauschkorrektor 350 gekoppelt und ist des Weiteren mit einem Trägerschleifenfilter 360 gekoppelt, der eine Frequenzkorrektur bereitstellt, wie ebenfalls weiter unten diskutiert wird. Frequenz-/Phasendetektor 355 ist des Weiteren mit einem Rahmensynchronisierer 365 gekoppelt. Verschiedene Synchronisierungssignale können von einer Synchronisierungszustandsmaschine 305 zurück zur Schaltung des gemeinsamen Eingangs ausgegeben werden. Zusätzlich kann eine interne Nebenschnittstelle 380 Kommunikationen bereitstellen, die zum Steuern von Parametern der Komponenten von dem Demodulator 300 verwendet werden.
Im Betrieb kann Satellitendemodulator 300 wie folgt arbeiten. Basisbandsignale, die von dem gemeinsamen Eingang kommen, werden gefiltert und dann in einem hochsperrenden Halbnyquistfilter 310 dezimiert, um dem Entzerrer 330 PSK-Symbole bereitzustellen. Eine automatische digitale Verstärkungssteuerung wird auch an der Nyquistfilterausgabe durchgeführt, um Leistungsentfernung in dem Filter zu kompensieren, so dass die Ausgabesignalleistung optimal ist. Zeitfehlerdetektor 315 stellt einen Fehler dem Schleifenfilter zweiter Ordnung 325 bereit, der ein Zeitkorrektursignal liefert, um den Abtastratenwandler 260 der gemeinsamen Eingangsschaltung 200 zu steuern. Bandbreite und Dämpfungsfaktor der Schleife können programmierbar sein, um sowohl einen hohen Annahmebereich als auch eine gute Leistung/Leistungsfähigkeit während einer Verfolgungsphase zu erreichen.
Beachten Sie, dass die Grobzeitsteuerungsschaltung 320 für gewöhnlich nur im Abtastmodus verwendet wird, um die Symbolrate des Eingabesignals zu schätzen. Sie kann einen Algorithmus implementieren, um den Zeiterfassungsbereich auf einige 10 der Symbolrate zu vergrößern, was das Abtastverfahren sehr beschleunigt. Eine hochprogrammierbare Trägerfrequenzwiederherstellungsfunktion ist vorgesehen, um große Frequenzversätze zu bewältigen. Das Frequenzkorrektursignal wird zurück an den Herunterwandler 240 der gemeinsamen Eingangsschaltung 200 gesandt, die die Frequenzverschiebung auf das Eingabespektrum anwendet.
Eine hochprogrammierbare Trägerphasenwiederherstellungsfunktion wird in der Phasenschleife 340 bereitgestellt, um all die verschiedenen Moden des DVB-S2-Standards zu bewältigen und die Phasenrauschkorrekturschaltung 350 hilft, den Effekt des Abstimmers und LNB-Phasenrauschen in Führungssignalmoden zu reduzieren. Der Rückabbilder (demapper) 370 empfängt die demodulierten Symbole und erzeugt eine Softdecision-Information für den FEC-Block. Rahmensynchronisierung kann über den Rahmensynchronisierer 365 durchgeführt werden unter Verwendung von Korrelation auf die PLHEADER-Sequenz von dem empfangenen DVB-S2-Signal und das gesamte Synchronisationsverfahren des DVB-S2-Demodulators kann durch die konfigurierbare Zustandsmaschine 305 gesteuert werden, die Zustandsinformation von den verschiedenen Blöcken verwendet, um die Synchronisationsalgorithmen zu sequenzieren, was der Synchronisation ermöglicht, vollständig autonom zu sein und was die erforderliche Software sehr einfach macht.
Jetzt bezugnehmend auf 5 wird ein Blockdiagramm eines gemeinsamen Demodulators 400 gezeigt, der verwendet werden kann, um sowohl Kabel- als auch terrestrische Signale zu bearbeiten. Wie zu sehen werden bestimmte Blöcke gemeinsam verwendet, während für die bestimmten Signalarten eine zugeordnete Schaltung existiert. In 5 können eingehende Signale, die komplexe I/Q-Signale sein können, zuerst einem Dezimator 405 bereitgestellt werden, dessen Ausgabe einem Multiplexer 420 und einer spezifisch terrestrischen Schaltung 410 bereitgestellt wird. Der Multiplexer 420 kann von einem Steuersignal gesteuert werden, das eine von zwei Eingaben für den Multiplexer 420 auswählt, in Abhängigkeit davon, ob das eingehende Signal ein Kabelsignal oder ein terrestrisches Signal ist. Wenn es ein Kabelsignal ist, kann die Ausgabe vom Dezimator 405 durch den Multiplexer 420 ausgegeben werden an einen Nachbarkanalinterferenz-finite-Impulsantwort-Nyquist-Filter (ACI/FIR) 425. Wenn stattdessen das Signal ein terrestrisches Signal ist, wird eine zweite Eingabe für den Multiplexer 420 ausgewählt, die nach einiger Verarbeitung in der spezifisch terrestrischen Schaltung 400 empfangen wird. Wie zu sehen, wird das Signal in einem weiteren ACI-/FIR-Filter 415 gefiltert und noch einmal im Dezimator 418 dezimiert, bevor es dem Multiplexer 420 eingegeben wird.
Die spezifisch terrestrische Schaltung 410 umfasst des Weiteren einen Verzögerungsblock 427, einen Impulsrauschlöscher 430, der die Ausgabe vom Filter 425 empfängt und so arbeitet, dass er Impulsrauschen löscht. Das Signal mit gelöschtem Rauschen wird einer Maschine für schnelle Fouriertransformation (FFT) 435 bereitgestellt, die mit FFT-Speicher gekoppelt ist. Die ausgegebenen OFDM-Signale werden einem Echoschieber 445 bereitgestellt, der wiederum mit einem Bitumkehrer 450 gekoppelt ist und der auch mit einem Gemeinsame-Phasenfehler-Korrektor (CPE) 460 gekoppelt ist, der wiederum ein demoduliertes terrestrisches Signal einem zweiten Multiplexer 472 bereitstellt, Kabelsignale werden stattdessen von Filter 425 einer kabelspezifischen Schaltung 470 bereitgestellt, die einen Zeitdetektor 480, einen Zeitschleifenfilter 482 und eine grobe Zeitschaltung 485 umfasst. Steuerung dieser Schaltung kann über eine Synchronisationszustandsmaschine 475 stattfinden, die wiederum mit einem Frequenzabtaster 488 gekoppelt ist. Zusätzliche Schaltung, die im Demodulator 400 vorhanden ist, kann eine interne Nebenschnittstelle 490 umfassen.
Somit ist der terrestrische und Kabel-Demodulator 400 aus DVB-T-spezifischen Funktionen, DVB-C-spezifischen Funktionen und dem gemeinsamen zentralen Filter 425 zum Durchführen der ACI-Filterung im DVB-T-Modus und Halbnyquist-abgestimmte Filterung im DVB-C-Modus gebildet.
Im DVB-T-Modus wird ein Basisbandsignal, das von der gemeinsamen Eingangsschaltung 200 kommt, durch zwei ACI-Filter (415 und 425) gefiltert und in der Annahme, dass die verbleibende benachbarte Energie durch die gemeinsame Eingangsschaltung 200 nicht vollständig zurückgewiesen wird. Eine automatische digitale Verstärkungssteuerung wird an der Ausgabe des zweiten ACI-Filters 425 durchgeführt, um Leistungsentfernung in diesem Filter zu kompensieren, so dass Ausgabesignalleistung an der FFT-Eingabe optimal ist. Das Signal wird dann dem Impulsrauschlöscher 430 eingegeben, dessen Zweck es ist, die Effekte verschiedener Impulsstörungen abzuschwächen.
FFT-Verarbeitung (z. B. 8k/4k/2k) wird dann in der FFT-Maschine 435 durchgeführt, um das DVB-T-Signal in den Frequenzbereich umzusetzen. Beachten Sie, dass die FFT ein OFDM-Symbol in bit-umgekehrter Folge bereitstellt. Bevor es einem DVB-T-Entzerrer ausgegeben wird, wird das Signal weiter verarbeitet. Das Signal wird erst dem Echoschieber 445 eingegeben, der die Unstetigkeiten kompensiert, die durch irgendeinen Sprung in dem FFT-Fenster verursacht werden. Diese Unstetigkeiten werden kompensiert, um dem nachgelagerten Entzerrer zu ermöglichen, die Kanalantwort richtig zu schätzen. Das Signal wird dann dem Bitumkehrer 450 eingegeben, der das OFDM-Symbol neu ordnet. Dann wird das Signal der CPE-Korrekturschaltung 460 eingegeben, die Niederfrequenzkomponenten von Phasenrauschen kompensiert. Der CPE-Block verwendet die kontinuierlichen Führungssignale an der Ausgabe des Echoschiebblocks, um die Phasenrotation zwischen zwei aufeinanderfolgenden OFDM-Symbolen zu schätzen, und führt Phasenkorrektur über das verzögerte OFDM-Symbol durch, das durch den Bitumkehrer 450 bereitgestellt wird. Infolgedessen erfordert die CPE-Schaltung 460 keinen zusätzlichen RAM, um die OFDM-Symbole zu verzögern, sondern profitiert von dem bit-umgekehrten RAM 455.
Die FFT-Fensterpositionierung kann durch den Synchronisierer bereitgestellt werden (der Teil von DSP 160 von 2 sein kann). Dieses Signal wird durch den ACI-Filter 425 verwendet, um seinen nachgelagerten AGC-Befehl zu aktualisieren. Parallel wird das FFT-Startsignal durch die Verzögerung 427 und den Impulsrauschlöscher 430 verzögert, um zu vermeiden, dass die AGC-Aktualisierung während des nützlichen Teils des OFDM-Symbols stattfindet. Die Ausgabe des zweiten Filters 425 wird auch ausgegeben und einem Korrelationsprozessor bereitgestellt, der sich in dem Synchronisierer befinden kann.
Im DVB-C-Modus wird ein Basisbandsignal, das von der gemeinsamen Eingangsschaltung 200 kommt, um 2 verringert, durch einen hochsperrenden Halbnyquistfilter 425 gefiltert und dann noch einmal verringert, um dem Entzerrer QAM-Symbole bereitzustellen. Eine automatische digitale Verstärkungssteuerung wird auch an der Nyquistfilterausgabe durchgeführt, um Leistungsentfernung im Filter zu kompensieren, so dass die Ausgabesignalleistung optimal ist.
Der Zeitfehlerdetektor 480 stellt dem Schleifenfilter zweiter Ordnung 482 ein Fehlersignal bereit, der ein Zeitkorrektursignal liefert, um den Abtastratenwandler 260 in der gemeinsamen Eingangsschaltung 200 zu steuern, Bandbreite und Dämpfungsfaktor der Schleife können programmierbar sein, um sowohl einen hohen Erfassungsbereich als auch gute Leistung/Leistungsfähigkeit während einer Folgephase zu erreichen. Beachten Sie, dass die grobe Zeitschaltung 485 gewöhnlich nur im Abtastmodus verwendet wird, um die Symbolrate eines Eingabesignals zu schätzen. Sie kann einen Algorithmus implementieren, um den Zeiterfassungsbereich um einige Zehner der Symbolrate zu vergrößern, was das Abtastverfahren sehr beschleunigt.
Eine hochprogrammierbare Frequenz-Sweep-Funktion im Frequenzsequenzierer 488 wird bereitgestellt, um großen Frequenzversatz zu bewältigen. Das Frequenzkorrektursignal wird zurück an den Down-Wandler 240 der gemeinsamen Eingangsschaltung 200 geschickt, die die Frequenzverschiebung auf das Eingabespektrum anwendet. Das Gesamtsynchronisationsverfahren des QAM-Demodulators wird durch eine konfigurierbare Zustandsmaschine 475 gesteuert, die Statusinformation von den verschiedenen Blöcken verwendet, um die Synchronisationsalgorithmen zu sequenzieren. Das macht die Synchronisation vollständig unabhängig und macht daher die erforderliche Software sehr einfach.
Jetzt bezugnehmend auf 6 wird ein. Blockdiagramm für einen terrestrischen Entzerrer in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Wie in 5 gezeigt, kann der Entzerrer 500 die OFDM-Symbole von z. B. dem Demodulator 400 empfangen. Wie zu sehen, umfasst der Entzerrer 500 einen Kanalschätzer 510, eine Verzögerungsleitung 535, eine Kanalkorrekturschaltung 550, einen Doppelbegrenzer (slicer) 580 und einen Konfidenzgenerator 570. Somit kann die Ausgabe von dem Entzerrer 500 eine Frequenzbereichskanalschätzung umfassen, d. h. C ^_K, zusammen mit einer Konfidenzentscheidung zur Kanalzustandsinformation (CSI).
Insbesondere kann der Kanalschätzer 510 eine Führungssignalextraktionsschaltung 515, einen Zeitinterpolator 520, der mit einem Führungssignalspeicher 530 gekoppelt ist, und einen Frequenzinterpolator 525 umfassen. Die Führungssignalextraktionsschaltung 515 ist der erste Schritt der Kanalschätzung. Der Zweck dieses Blocks ist, aus den OFDM-Symbolen verteilte Führungssignale zu extrahieren, die in dem Interpolationsverfahren verwendet werden. Der Zeitinterpolator 520 ist wiederum die zweite Stufe der globalen Kanalschätzung, und ist bestrebt, zwischen den verteilten Führungssignalen entlang der Zeitachse zu interpolieren. An der Ausgabe des Zeitinterpolators 520 sind die gesamten verteilten Träger vollständig geschätzt. Dann vervollständigt eine Frequenz, die im Frequenzinterpolator 525 interpoliert, das Kanalschätzverfahren. An der Ausgabe des Zeitinterpolators werden nur die verteilten Träger geschätzt. Der Zweck der Frequenzinterpolation ist, die Interpolation entlang der Frequenzachse zu vervollständigen. Nach diesem Block wird die Kanalantwort im Frequenzbereich global geschätzt und eine Einfachabgriffkanalkorrektur kann auf den eingehenden QAM-Symbolen durchgeführt werden. Ein Verzögerungsleitungsverwalter 540 kann mit der Verzögerungsleitung 535 gekoppelt sein. Der Verzögerungsleitungsverwalter steuert konkurrierende Zugriffe auf den Verzögerungsleitungsspeicher. In einem Ausführungsbeispiel findet ein Schreibzugriff statt, wenn ein QAM-Symbol durch den Demodulatorblock bereitgestellt wird, und ein Lesezugriff findet während des Kanalkorrekturbetriebs statt.
Wie zu sehen, empfängt die Kanalkorrekturschaltung 550 ein verzögertes (und potentiell verzerrtes) Symbol R_K und den interpolierten Frequenzwert H ^_K (d. h. die Kanalschätzung), um eine Symbolschätzung zu erzeugen (und welche in einem Ausführungsbeispiel ein QAM-Symbol sein kann), die auch einem Signaldecodierer 560 bereitgestellt wird, der wiederum mit einem Trägerselektierer 565 gekoppelt ist. Allgemein kann die Kanalkorrekturschaltung 550 die folgende Berechnung durchführen:
Der Signaldecodierer 560 extrahiert von dem OFDM-Symbol die ganze Signalinformation und übernimmt die Demodulation dieser speziellen Träger. Jedes OFDM-Symbol trägt ein Signalbit. Somit ist am Ende von jedem Symbol dieses decodierte Signalbit über ein Register zugänglich. Eine gesamte Signalsequenz (z. B. 68 Bits) kann erhalten werden, um den BCH-Code zu prüfen, um all die Übertragungsparameter zu extrahieren. Der Trägerselektierer kann wiederum die verschiedenen Arten von Trägern innerhalb der OFDM-Symbole auswählen. In einem Ausführungsbeispiel sind die Träger in fünf Kategorien klassifiziert: kontinuierliche Träger, verteilte Träger, Nutzlastträger, Signalträger und Hilfsträger.
Der Doppelbegrenzer (Slicer) 580 kann ein Fehlersignal (ξ_K) auf jedem Symbol erzeugen, das einer Konfidenzschaltung 570 bereitgestellt wird, die wiederum mit einem Konfidenzspeicher 575 gekoppelt ist. Die SNR, die über jeden Träger über ein OFDM-Symbol berechnet wird, ist aus zwei Gründen nicht einheitlich: Jeder Unterträger kann unterschiedlich durch Rauschen/Störungen beeinträchtigt sein (z. B. CCI, ACI, Analogdigitalinterferenz), die über Frequenz veränderlich sind; und frequenzselektives Überblenden lässt die Leistung eines empfangenen Signals von einigen Unterträgern sehr viel geringer sein als die von anderen. Die Konfidenzberechnung in der Konfidenzschaltung 570 evaluiert daher die SNR über jeden Unterträger und stellt Kanalzustandsinformation (CSI) einem Rückabbilder bereit (nicht in 6 gezeigt), um die weichen Bits zu gewichten, bevor sie dem Viterbi-Decodierer eingegeben werden. In einem Ausführungsbeispiel kann es zwei Moden von Konfidenzberechnung geben: reiner Überblendungsmodus (csi_mode=fading), in welchem nur die Kanalschätzung verwendet wird, um die CSI zu berechnen: CSI = |H ^_K|²; und CCI-Modus (csi_mode=cci), in welchem sowohl CCI als auch Überblendung berücksichtigt werden.
wobei σ² die mittlere Rauschleistung ist, die über das OFDM-Symbol berechnet wird und σ 2 / k die Leistung an Unterträger k ist.
Somit wird das Entzerren in OFDM-Systemen im Frequenzbereich durchgeführt und wird auf seinen einfachsten Ausdruck reduziert: einen Einzelabgriffentzerrer. Die Eingaben zu dem Entzerrer 500 sind die OFDM-Symbole im Frequenzbereich. Um jeden Träger zu entzerren, schätzt der Entzerrer 500 die Frequenzantwort des Kanals. Diese Aufgabe wird durch das Einführen von verteilten und kontinuierlichen Führungssignalen bei bestimmten Frequenzen auf der Übertragungsseite vereinfacht. Diese Führungssignale werden moduliert und nachverstärkt, um besseren Empfang abzusichern. Der Entzerrer hat sie zuerst zu demodulieren und kann dann die Kanalantwort dank eines Zweischrittinterpolationsschemas schätzen. Zuerst wird eine Zeitinterpolation angewandt, um die Kanalantwort in der Zeitrichtung zu schätzen. Für die Zeitinterpolation können mehrere Algorithmen bereitgestellt werden. Die Zeitinterpolationsausgabe wird dem Frequenzinterpolator 525 eingegeben, der die Kanalschätzung in der Frequenzrichtung vervollständigt. Dann wird ein Abgriffentzerrer verwendet, um die verzerrten Träger zu glätten.
Gleichzeitig werden die Kanalschätzung und die Symbolfehler, die vom Doppelbegrenzer (Slicer) 580 kommen, verwendet, um Kanalzustandsinformation (CSI) zu berechnen. Die CSI kann somit die mittlere Rauschleistung/-energie auf jeden Träger berücksichtigen, um mit Gleichkanalinterferenzen hohen Niveaus zurechtzukommen. Als solche werden sowohl geschätzte C ^_K als auch CSI ausgegeben und durch einen Rückabbilder verarbeitet, der sich in einer gemeinsamen FEC-Schaltung, wie weiter unten beschrieben, befindet.
Jetzt Bezug nehmend auf 7 wird ein Blockdiagramm eines Kabelentzerrers in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Wie in 7 gezeigt, kann der Entzerrer 600 eingehende Eingabesymbole von dem Kabeldemodulator empfangen und sie einem Entscheidungsrückkoppelentzerrer 605 bereitstellen, der Ausgabesymbole erzeugt und sie Vorwärtsfehlerkorrekturschaltung zusätzlich zu einem Rückabbilder 625 bereitstellt. Der Rückabbilder, der eine programmierbare Konstellationsamplitude unterstützt, empfängt verrauschte Symbole und erzeugt harte Entscheidungsbits für die FEC-Schaltung. Wie zu sehen, kann ein Vorwärtsentzerrer 610 mit einem Frequenzschieber 620 gekoppelt sein, der wiederum durch eine Trägerrückgewinnungsschaltung 630 gesteuert wird, die einen Entscheidungsfehler von dem Rückabbilder (demapper) 625 empfängt. Die Ausgabe des Frequenzschiebers 620 ist wiederum mit einem Summierer 618 gekoppelt, zusammen mit der Ausgabe von Rückkoppelentzerrer 615. Ein Kanal-zu-Rausch-Schätzer 640 und ein Steuerelement 645 können verwendet werden, um automatisch Parameter sowohl des Entzerrers als auch der Trägerrückgewinnung während der Erfassungs- und der Folgephase zu steuern. Wie des Weiteren zu sehen, kann eine interne Busschnittstelle 650 Kommunikation von Steuerinformation über den internen Bus gewährleisten.
Wie zu sehen, implementiert der Kabelentzerrer 600 einen adaptiven Entscheidungsrückkopplungsentzerrer, eine Trägerrückgewinnungsschleife und einen Rückabbilder, der für DTV-C-Standard geeignet ist. Im Allgemeinen ist der DFE-Entzerrer 605 aus zwei Teilen zusammengesetzt: Vorwärtsentzerrer 610, der eine programmierbare Länge aufweist, der Symbole mit der Symbolrate vom Demodulator empfängt; und Rückkopplungsentzerrer 615, der bestimmte Symbole vom Rückabbilder 625 empfängt. Die Koeffizientenanpassung basiert auf einem Gradientenalgorithmus, der Sorge trägt, den mittleren quadratischen Fehler (MSE) an der Entzerrerausgabe zu minimieren, indem er rekursiv die Koeffizienten anpasst.
Die Trägerrückgewinnungsschaltung 630 implementiert einen Phasendetektor und einen programmierbaren Schleifenfilter zweiter Ordnung, und empfängt den Entscheidungsfehler vom Rückabbilder 625. Die Trägerphase wird an der Vorwärtsentzerrerausgabe über Frequenzschieber 620 korrigiert. Die Steuerung des Entzerrers und der Trägerrückgewinnung während Erfassungs- und Folgephasen wird durch ein zugeordnetes Zustandsmaschinensteuerelement 645 und den C/N-Schätzer 650 durchgeführt.
Jetzt bezugnehmend auf 8 wird ein Blockdiagramm einer gemeinsamen FEC-Schaltung in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Wie in 8 gezeigt, kann die gemeinsame FEC-Schaltung 700 einen einzelnen Pfad umfassen, der die verschiedenen Standards bearbeiten kann. Um verschiedenes Verarbeiten unterzubringen, das für verschiedene Schaltungen benötigt wird, kann eine Eingabe zur FEC-Schaltung 700 an verschiedenen Stufen des FEC-Signalverarbeitungspfads über mehrere Eingabeanschlüsse erfolgen, um Unterschiede in den verschiedenen Standards zu berücksichtigen. Wie in 8 zu sehen, kann der Signalverarbeitungspfad von Schaltung 700 einen ersten Eingabeanschluss umfassen, der mit einer Deinterleaving-Einrichtung 701 gekoppelt ist, der verschiedene Blöcke umfassen kann. Wie zu sehen, umfasst die Deinterleaving-Einrichtung 701 eine innere Symbol-Deinterleaving-Einrichtung 705, die so gekoppelt ist, dass sie terrestrisch entzerrte Signale empfängt und die wiederum mit einem Rückabbilder 710 und einer inneren Bit-Deinterleaving-Einrichtung 715 gekoppelt ist. Von dort können die terrestrischen Signale nach dem Deinterleaving zusammen mit satellitendemodulierten Signalen, die über einen zweiten Eingabeanschluss bereitgestellt werden, einer Depuncturing-Einrichtung 720 bereitgestellt werden, die eine Ausgabe aufweist, die mit einem Viterbi-Decodierer 725 gekoppelt ist. Zusätzlich kann verschiedenartige Bitfehlerrateninformation in einem Kanalbitfehlerratendetektor 728 bestimmt werden. Eine Rückkoppelschleife kann eine Synchronisationsdepuncturing-Einrichtung 730 umfassen, die von der Ausgabe des Decodierers 725 mit der Depuncturing-Einrichtung 720 gekoppelt ist.
Wie in 8 zu sehen, können die decodierten Signale einem Paketsynchronisierer 735 bereitgestellt werden, zusammen mit kabelentzerrten Signalen, die über einen dritten Eingabeanschluss bereitgestellt werden. Die synchronisierten Signale werden dann einer äußeren Forney-Deinterleaving-Einrichtung 740 bereitgestellt, und von da einem RS-Decodierer 745 und einer Descrambling-Einrichtung 747, sofern benötigt, bevor sie über einen Multiplexer 748 ausgegeben werden. Beachten Sie, dass verschiedene Fehlerkorrekturinformation im Block 746 bestimmt werden kann.
Diese gemeinsame FEC-Schaltung 700 empfängt Datenströme von entweder dem DVB-T- oder dem DVB-C-Entzerrer oder von dem DVB-S-/DSS-Demodulator. Für DVB-T implementiert die FEC zuerst Frequenz-Deinterleaving des eingehenden OFDM-Symbols. Die Deinterleaving-Einrichtung 701 kann systemeigen oder tiefgründig konfiguriert sein, wobei der systemeigene Modus der Originalmodus der DVB-T-Spezifikation ist und der tiefgründige Modus der spezifische Modus von Anhang F ist. Ratenglätten kann implementiert werden, um die Schwankeffekte der OFDM-Symbolstruktur und der FFT-Fenstersynchronisation zu löschen. Der Rückabbilder 710 berechnet dann weiche Entscheidungsbits aus dem komplexen Symbol nach dem Frequenz-Deinterleaving und der Kanalzustandsinformation. Bit-Deinterleaving wird dann in der Bit-Deinterleaving-Einrichtung 715 durchgeführt, um eine zufällige Anordnungen auf dem Bitstromniveau zu erreichen.
Der Viterbi-Decodierer 725 führt zuerst automatisches Depuncturing des eingehenden Stroms durch, systematisch synchronisiert mit dem Start des OFDM-Symbols in DVB-T oder durch eine Synchronisationszustandsmaschine für DVB-S/DSS. Fehlerkorrektur wird dann durch Zurückverfolgungsdecodierung durchgeführt.
Der Paketsynchronisierer 735 stellt DVB-Pakete von 204 Bytes oder DSS-Pakete von 146 Bytes bereit. In einem Ausführungsbeispiel bereitet der Forney-Deinterleaving-Einrichtung 740 die verbleibenden Bündelfehler nach einer Viterbi-Decodierung aus, um ihre Korrektur durch den RS-Decodierer 745 zu ermöglichen. Die Fähigkeit der Deinterleaving-Einrichtung ist konfigurierbar wie Forney, I = 12 und J = 17, für DVB und Ramsey, I = 146 und J = 12, für DSS. Der RS-Decodierer 745 mit Korrekturfähigkeit von t = 8 Bytes und Paketlängen von n = 146 Bytes (DSS) oder 204 Bytes (DVB) wird die verbleibenden Fehler nach dem Deinterleaving korrigieren und das ausgehende Paket unkorrigierbar erklären, wenn seine Korrekturfähigkeit überstiegen wird. Dann wird Descrambling in der Descrambling-Einrichtung 747 durchgeführt, durch das invertierte SYNC-Byte 0xB8 von DVB synchronisiert oder für DSS umgangen.
Jetzt bezugnehmend auf 9 wird ein Blockdiagramm für eine FEC-Schaltung zur Bearbeitung von Satellitenkommunikationen in Übereinstimmung mit einem DVB-S2-Standard in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Beachten Sie natürlich, dass solch eine FEC-Schaltung auf andere Standards anwendbar sein kann, die entweder jetzt existieren oder in Zukunft realisiert werden. Wie in 9 zu sehen, kann eine FEC-Schaltung 750 satellitendemodulierte Signale empfangen und sie einem Signalverarbeitungspfad, umfassend eine Deinterleaving-Einrichtung 755, einen LDPC-Decodierer 760, einen BCH-Decodierer 765, eine Descrambling-Einrichtung 770 und eine Transportstrompaket- und CRC-Prüfschaltung 780 bereitstellen. Der resultierende MPEG-Transportstrom kann dann beispielsweise einer MPEG-Ausgabeschnittstelle ausgegeben werden.
Wie zu sehen, empfängt die FEC-Schaltung 750 weiche Entscheidungsbits von einem Satellitenrückabbilder (QPSK, 8PSK) von Satellitendemodulator 300. Nach richtigem Deinterleaving in der Deinterleaving-Einrichtung 755 führt sie iterative Decodierung von Rahmen von 64800 weichen Bits im LDPC-Decodierer 760 durch (normaler Rahmen). Das iterative Decodieren ist auf einer flexiblen halbparallelen Architektur basiert, mit konfigurierbaren Zahlen von Bitknotenprozessoren und Prüfknotenprozessoren. Die iterativ decodierten Bits werden durch den BCH-Decodierer 765 geprüft, gefolgt von Descrambling in der Descrambling-Einrichtung 770. Paketsynchronisation basierend auf Rahmenheader-Information und CRC-Prüfung eines Transportstrompakets kann im Block 780 durchgeführt werden, um FEC-Pakete einer Transportstromschnittstelle bereitzustellen.
Jetzt bezugnehmend auf 10 wird ein Blockdiagramm einer Transportstromausgabeschnittstelle in Übereinstimmung mit einem Ausführungsbeispiel der vorliegenden Erfindung gezeigt. Wie in 10 gezeigt, kann eine Ausgabeschnittstelle 800 verwendet werden, um eingehende Transportstromsignale zu empfangen und sie entsprechend zur Ausgabe zu verarbeiten, zum Beispiel für eine SoC oder eine andere Verarbeitungsschaltung. Die Eingaben der Schnittstelle sind die Ausgaben der gemeinsamen FEC-Schaltung 700 (sowohl DVB als auch DVB-S2-Bereiche, wie bezüglich 8 und 9 beschrieben). Um Gestaltungs- und Systembeschränkungen zu locker, können die Eingaben zu der Schnittstelle 800 als asynchron betrachtet werden und werden dann durch den Systemtakt neu synchronisiert, der für die Schnittstellen verwendet wird. Wie zu sehen, werden die eingehenden FEC-Signale durch einen Multiplexer 805 und einen Neusynchronisierer 810 bereitgestellt und einem Parallelisierer 815 bereitgestellt, der den Transportstrom zur Ausgabe über eine von mehreren parallelen Schnittstellen 815 _a–815 _b parallelisiert. Alternierend können Signale über einen von mehreren Serialisierern 825 _a–825 _b ausgegeben werden. Wie zu sehen, können die verschiedenen Schnittstellen mit einem Pufferspeicher 820 gekoppelt sein. Zusätzlich ist eine Schnittstelle 830 für allgemeine Zwecke vorhanden, die mit einem GPIF-Dualpuffer 835 gekoppelt sein kann. Ein Taktteiler 837 kann einen eingehenden Takt teilen, um einen Taktmodus für einen ausgewählten Modus einem Multiplexer 840 bereitzustellen, der so den MPEG-Transportstrom ausgibt. Wie zu sehen, kann MPEG-Prüfer 850 auch vorhanden sein, zusätzlich zu einer internen Schnittstelle 860. Während mit dieser bestimmten Implementierung in dem Ausführungsbeispiel von 10 gezeigt, ist der Bereich der vorliegenden Erfindung nicht darauf beschränkt.
Die Ausgabeschnittstelle 800 ist somit eine hochkonfigurierbare MPEG-Transportstromschnittstelle. Die Transportstromausgabe kann durch drei parallele Moden (parallel, parallel A, parallel B) oder drei serielle Moden (seriell, seriell A, seriell B) oder Schnittstellenmoden für allgemeine Zwecke bereitgestellt werden. Der Transportstromtakt von Moden A und B ist kontinuierlich, frequenzprogrammierbar und ohne Schwankung. In einem Ausführungsbeispiel ermöglicht ein Algorithmus automatisches Berechnen des Frequenzteilers um einen TS-Ausgabetakt zu erhalten, mit einer etwas höheren Rate als die gewöhnliche Byterate des programmierten Sendungsmodus.
Für Moden A wird die Restschwankung des Transportstroms über ein TS_VAL-Signal mitgeteilt, das Teil des MPEG-TS-Ausgabebusses ist (TS_VAL aktiv um die Nutzlastbytes des MPEG-TS-Busses zu signalisieren), der dann auf niedriges Niveau während des Nutzlastteils umschaltet, während für Moden B der Nutzlastteil durch ein Bündel von 188 Bytes (oder 188*8 Bits für seriell B) in 188 (oder 188*8) TS Taktzyklen geliefert wird, und das Restschwanken wird danach während der Niedrigniveaudauer des DEN-Signals zwischen zwei Nutzlasten mitgeteilt. Für GPIF-Modus werden Daten asynchron geliefert (bezüglich des GPIF-Takts) durch Bündel von programmierbarer Länge (z. B. zu 512 Bytes in einem Ausführungsbeispiel).
Zusätzlich können Beobachtungseinrichtungen eingebettet werden, um die Bitfehlerrate auf einem Transporstrom zu berechnen und die Nutzlast kann PRBS23, 0x00, 0xFF oder RAMP kompatibel sein, was BER-Beobachtung auf MPEG-TS-Niveau des geprüften Empfängers mit Standardtestbetriebsmittel ermöglicht.
Während die vorliegende Erfindung mit Bezug auf eine beschränkte Anzahl an Ausführungsbeispielen beschrieben wurde, werden Fachleute zahlreiche Veränderungen und Variationen davon erkennen. Es ist beabsichtigt, dass die angehängten Ansprüche alle solche Veränderungen und Variationen abdecken, wie sie in den wahren Geist und Bereich der vorliegenden Erfindung fallen.

Claims

Vorrichtung, umfasssend: einen ersten Analog-Digital-Wandler (105, ADC), um ein erstes Zwischenfrequenzsignal (IF) eines ersten digitalen Videosendestandards (DVB-T/C) zu empfangen und um das erste Zwischenfrequenzsignal in ein erstes digitales Zwischenfrequenzsignal umzusetzen; einen zweiten Analog-Digital-Wandler (110), um ein zweites Zwischenfrequenzsignal eines zweiten digitalen Videosendestandards (DVB-S) zu empfangen und um das zweite Zwischenfrequenzsignal in ein zweites digitales Zwischenfrequenzsignal umzusetzen; einen gemeinsamen Eingang (120), um ein Signal zu empfangen, das aus dem ersten und dem zweiten digitalen Zwischenfrequenzsignal ausgewählt ist, und um das ausgewählte digitale Zwischenfrequenzsignal auf ein Basisbandsignal umzusetzen; einen ersten digitalen Demodulator (125 _b, 400), um das Basisbandsignal gemäß dem ersten digitalen Videosendestandard (DVB-T/C) digital zu demodulieren, wenn das Basisbandsignal von dem ersten Zwischenfrequenzsignal stammt; einen zweiten digitalen Demodulator (125 _a, 300), um das Basisbandsignal gemäß dem zweiten digitalen Videosendestandard (DVB-S) digital zu demodulieren, wenn das Basisbandsignal von dem zweiten Zwischenfrequenzsignal stammt; einen ersten Entzerrer (130 _b), um das demodulierte Signal zu entzerren, das von dem ersten digitalen Demodulator (125 _b, 400) ausgegeben wird, um ein erstes entzerrtes Signal zu erhalten; einen zweiten Entzerrer (130 _a), um das demodulierte Signal zu entzerren, das von dem zweiten digitalen Demodulator (125 _a, 300) ausgegeben wird, um ein zweites entzerrtes Signal zu erhalten; einen dritten Entzerrer (130 _c), um das demodulierte Signal zu entzerren, das von dem ersten digitalen Demodulator (125 _b, 400) ausgegeben wird, um ein drittes entzerrtes Signal zu erhalten; eine gemeinsame Vorwärtsfehlerkorrekturschaltung (140, FEC), um Vorwärtsfehlerkorrektur auf dem Signal durchzuführen, das aus dem ersten, dem zweiten und dem dritten entzerrten Signal ausgewählt ist, wobei die gemeinsame Vorwärtsfehlerkorrekturschaltung (140, FEC) einen ersten Eingabeanschluss umfasst, um das erste entzerrte Signal an einem Anfangsort eines Signalverarbeitungspfads der gemeinsamen Vorwärtsfehlerkorrekturschaltung (140, FEC) zu empfangen, einen zweiten Eingabeanschluss umfasst, um das zweite entzerrte Signal an einem zweiten Ort des Signalverarbeitungspfads zu empfangen, der dem Anfangsort nachgelagert ist, und einen dritten Eingabeanschluss umfasst, um das dritte entzerrte Signal an einem dritten Ort des Signalverarbeitungspfads zu empfangen, der dem zweiten Ort nachgelagert ist; und eine Transportstromschnittstelle (150), um ein vorwärtsfehlerkorrigiertes Signal zu empfangen und auszugeben, das von der gemeinsamen Vorwärtsfehlerkorrekturschaltung (140, FEC) empfangen wurde wobei wenigstens der gemeinsame Eingang (120), der erste und der zweite digitale Demodulator (125 _b, 400, 125 _a, 300), der erste, der zweite und der dritte Entzerrer (130 _b, 130 _a, 130 _c) und die gemeinsame Vorwärtsfehlerkorrekturschaltung (140, FEC) auf einem einzigen Halbleiterchip integriert sind.
Vorrichtung nach Anspruch 1, welche des Weiteren eine zweite Vorwärtsfehlerkorrekturschaltung (142) umfasst, um eine Vorwärtsfehlerkorrektur an dem ausgewählten zweiten entzerrten Signal durchzuführen, wenn das zweite entzerrte Signal einem dritten digitalen Videosendestandard (DVB-S2) entspricht.
Vorrichtung nach Anspruch 2, bei welcher der erste digitale Videosendestandard ein terrestrischer digitaler Videosendestandard (DVB-T) ist, der zweite digitale Videosendestandard ein erster digitaler Satelliten-Videosendestandard (DVB-S) ist und der dritte digitale Videosendestandard ein zweiter digitaler Satelliten-Videosendestandard (DVB-S2) ist.
Vorrichtung nach Anspruch 1, des Weiteren einen digitalen Signalprozessor (160, DSP) umfassend, der mit dem gemeinsamen Eingang (120), dem ersten und dem zweiten digitalen Demodulator (125 _b, 125 _a), dem ersten, dem zweiten und dem dritten Entzerrer (130 _b, 130 _a, 130 _c) und der gemeinsamen Vorwärtsfehlerkorrekturschaltung (140) gekoppelt ist, um deren Betrieb basierend auf der Art des empfangenen Zwischenfrequenzsignals zu steuern.
Vorrichtung nach Anspruch 4, bei welcher der gemeinsame Eingang (120), der erste und der zweite digitale Demodulator (125 _b, 400, 125 _a, 300), der erste, der zweite und der dritte Entzerrer (130 _b, 130 _a, 130 _c) und die gemeinsame Vorwärtsfehlerkorrekturschaltung (140) jeweils eine zugeordnete Schaltung des einzigen Halbleiterchips umfassen.
Vorrichtung nach Anspruch 1, bei welcher der gemeinsame Eingang eine automatische Verstärkungssteuerungsschaltung (115, AGC) umfasst, um das erste und das zweite Zwischenfrequenzsignal zu empfangen und um einen ersten Verstärkungssteuerbefehl zu erzeugen, um ihn an einen Abstimmer (20, 30) zu schicken, um ein Verstärkungsniveau einer Radiofrequenzkomponente (RF) des Abstimmers (20, 30) zu steuern, und um einen zweiten Verstärkungssteuerbefehl zu erzeugen, um ihn an den Abstimmer (20, 30) zu schicken, um ein Verstärkungsniveau einer Zwischenfrequenzkomponente des Abstimmers (20, 30) zu steuern.
Vorrichtung nach Anspruch 1, bei welcher der erste digitale Demodulator (125 _b, 400) umfasst: einen gemeinsamen Signalverarbeitungspfad, umfassend einen ersten Auswähler (420), der eine erste Eingabe aufweist, um ein dezimiertes Kabelsignal des digitalen Videosendestandards zu empfangen, und der eine zweite Eingabe aufweist, um ein dezimiertes terrestrisches digitales Videosendungssignal zu empfangen, wobei das dezimierte terrestrische digitale Videosendungssignal in einem ersten Filter (415) gefiltert ist, um Nachbarkanalinterferenzfilterung durchzuführen, und in einem zweiten Dezimierer dezimiert wird, und einen zweiten konfigurierbaren Filter (425), um Nachbarkanalinterferenzfilterung oder Nyquistfilterung in Abhängigkeit von der gewählten Ausgabe des ersten Auswählers (420) durchzuführen; einen Signalverarbeitungspfad für spezifisch terrestrische Signale, umfassend: einen Impulsrauschkorrektor (430), um die zweite konfigurierbare Filterausgabe zu empfangen; eine Einrichtung (435, FFT) für eine schnelle Fourier-Transformation, um ein orthogonales Frequenzteilungsmultiplexsymbol zu erzeugen; einen gemeinsamen Phasenschätzer (460, CPE), um eine Phasendrehung zwischen dem orthogonalen Frequenzteilungsmultiplexsymbol und einem verzögerten orthogonalen Frequenzteilungsmultiplexsymbol zu schätzen; einen leitungsspezifischen Signalverarbeitungspfad umfassend einen Zeiteinteilungsdetektors (480), der mit dem ersten Filter (415) gekoppelt ist, und einen Zeiteinteilungsschleifenfilter (482), der mit dem Zeiteinteilungsdetektor (480) gekoppelt ist.
Vorrichtung nach Anspruch 1, bei welcher die Transportstromschnittstelle (150) mehrere parallele Schnittstellen und mehrere serielle Schnittstellen umfasst.
Verfahren, umfassend: Empfangen eines Signals, das aus einem ersten und einem zweiten digitalen Zwischenfrequenzsignal (IF) ausgewählt ist, in einem gemeinsamen Eingang (120) und Umsetzen des ausgewählten digitalen Zwischenfrequenzsignal auf ein Basisbandsignal, das erste digitale Zwischenfrequenzsignal eines ersten digitalen Videosendestandards (DVB-T/C), das zweite digitale Zwischenfrequenzsignal eines zweiten digitalen Videosendestandards (DVB-S); digitales Demodulieren des Basisbandsignals gemäß dem ersten digitalen Videosendestandard in einem ersten digitalen Demodulator (125 _b, 400), wenn das Basisbandsignal von dem ersten Zwischenfrequenzsignal stammt; digitales Demodulieren des Basisbandsignals gemäß dem zweiten digitalen Videosendestandard in einem zweiten digitalen Demodulator (125 _a, 300), wenn das Basisbandsignal von dem zweiten Zwischenfrequenzsignal stammt; Entzerren des demodulierten Signals, das von dem ersten digitalen Demodulator (125b, 400) ausgegeben wird, in einem ersten Entzerrer (130 _b), um ein erstes entzerrtes Signal zu erhalten, wenn die demodulierte Signalausgabe von dem ersten Zwischenfrequenzsignal stammt; Entzerren des demodulierten Signals, das von dem zweiten digitalen Demodulator (125 _a, 300) ausgegeben wird, in einem zweiten Entzerrer (130 _a), um ein zweites entzerrtes Signal zu erhalten, wenn die demodulierte Signalausgabe von dem zweiten Zwischenfrequenzsignal stammt; Entzerren des demodulierten Signals, das von dem ersten digitalen Demodulator (125b, 400) ausgegeben wird, in einem dritten Entzerrer (130 _c), um ein drittes entzerrtes Signal zu erhalten, wenn die demodulierte Signalausgabe von dem ersten Zwischenfrequenzsignal stammt und von einem dritten digitalen Videosendestandard (DVB-S2) ist; Durchführen einer Vorwärtsfehlerkorrektur auf dem Signal, das aus dem ersten, dem zweiten und dem dritten entzerrten Signal ausgewählt ist, in einer gemeinsamen Vorwärtsfehlerkorrekturschaltung (140, FEC), wobei die gemeinsame Vorwärtsfehlerkorrekturschaltung (140, FEC) einen ersten Eingabeanschluss umfasst, um das erste entzerrte Signal an einem Anfangsort eines Signalverarbeitungspfads der gemeinsamen Vorwärtsfehlerkorrekturschaltung (140, FEC) zu empfangen, einen zweiten Eingabeanschluss umfasst, um das zweite entzerrte Signal an einem zweiten Ort des Signalverarbeitungspfads zu empfangen, der dem Anfangsort nachgelagert ist, und einen dritten Eingabeanschluss umfasst, um das dritte entzerrte Signal an einem dritten Ort des Signalverarbeitungspfads zu empfangen, der dem zweiten Ort nachgelagert ist; und Empfangen und Ausgeben eines vorwärtsfehlerkorrigierten Signals, das von der gemeinsamen Vorwärtsfehlerkorrekturschaltung (140, FEC) von einer Transportstromschnittstelle (150) empfangen wurde, wobei wenigstens der gemeinsame Eingang (120), der erste und der zweite digitale Demodulator (125 _b, 400, 125_a, 300), der erste, der zweite und der dritte Entzerrer (130 _b, 130 _a, 130 _c) und die gemeinsame Vorwärtsfehlerkorrekturschaltung (140, FEC) auf einem einzigen Halbleiterchip integriert sind.
Verfahren nach Anspruch 9, des Weiteren umfassend Durchführen einer Vorwärtsfehlerkorrektur auf dem ausgewählten zweiten entzerrten Signal in einer zweiten Vorwärtsfehlerkorrekturschaltung (142), wenn das zweite entzerrte Signal einem vierten digitalen Videosendestandard (DVB-S2) entspricht.
Verfahren nach Anspruch 10, bei welchem der erste digitale Videosendestandard ein terrestrischer digitaler Videosendestandard (DVB-T) ist, der zweite digitale Videosendestandard ein erster digitaler Satelliten-Videosendestandard (DVB-S) ist, der dritte digitale Videosendestandard ein digitaler Kabel-Videosendestandard (DVB-C) ist und der vierte digitale Videosendestandard ein zweiter digitaler Satelliten-Videosendestandard (DVB-S2) ist.
Verfahren nach Anspruch 9, des Weiteren umfassend Steuerung eines Betriebs des gemeinsamen Eingangs (120), des ersten und des zweiten digitalen Demodulators (125 _b, 400, 125 _a, 300), des ersten, des zweiten und des dritten Entzerrers (130 _b, 130 _a, 130 _c) und der gemeinsamen Vorwärtsfehlerkorrekturschaltung (140, FEC), basierend auf der Art des empfangenen Zwischenfrequenzsignals über einen digitalen Signalprozessor (160, DSP).
Verfahren nach Anspruch 9, des Weiteren umfassend Empfangen des ausgewählten Zwischenfrequenzsignals in einer automatischen Verstärkungssteuerungsschaltung (115, AGC) und Erzeugen eines ersten Verstärkungssteuerbefehls, um ihn an einen Abstimmer (20, 30) zu schicken, um ein Verstärkungsniveau einer Radiofrequenzkomponente (RF) des Abstimmers (20, 30) zu steuern, und Erzeugen eines zweiten Verstärkungssteuerungsbefehls, um ihn an den Abstimmer (20, 30) zu schicken, um ein Verstärkungsniveau einer Zwischenfrequenzkomponente des Abstimmers (20, 30) zu steuern.
Verfahren nach Anspruch 13, bei welchem der erste Verstärkungssteuerungsbefehl als Delta-Sigma-kodiertes Signal kodiert ist.