CN102209216A - 用于通过线缆、卫星和地面网络的电视信号广播的多标准数字解调器 - Google Patents

用于通过线缆、卫星和地面网络的电视信号广播的多标准数字解调器 Download PDF

Info

Publication number
CN102209216A
CN102209216A CN2011100799947A CN201110079994A CN102209216A CN 102209216 A CN102209216 A CN 102209216A CN 2011100799947 A CN2011100799947 A CN 2011100799947A CN 201110079994 A CN201110079994 A CN 201110079994A CN 102209216 A CN102209216 A CN 102209216A
Authority
CN
China
Prior art keywords
signal
dvb
digital
standard
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011100799947A
Other languages
English (en)
Other versions
CN102209216B (zh
Inventor
P·布劳因
F·尼古拉斯
D·劳尔特
O·索罗米亚克
E·戈捷
S·福代
E·瓦皮龙
G·纪尧姆
L·阿珀塞尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tiangong Solutions
Original Assignee
Silicon Laboratories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Laboratories Inc filed Critical Silicon Laboratories Inc
Publication of CN102209216A publication Critical patent/CN102209216A/zh
Application granted granted Critical
Publication of CN102209216B publication Critical patent/CN102209216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0054—Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H04N21/42607—Internal components of the client ; Characteristics thereof for processing the incoming bitstream
    • H04N21/4263—Internal components of the client ; Characteristics thereof for processing the incoming bitstream involving specific tuning arrangements, e.g. two tuners
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • H04N21/6112—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving terrestrial transmission, e.g. DVB-T
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/60—Network structure or processes for video distribution between server and client or between remote clients; Control signalling between clients, server and network components; Transmission of management data between server and client, e.g. sending from server to client commands for recording incoming content stream; Communication details between server and client 
    • H04N21/61—Network physical structure; Signal processing
    • H04N21/6106—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network
    • H04N21/6143—Network physical structure; Signal processing specially adapted to the downstream path of the transmission network involving transmission via a satellite
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455—Demodulation-circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector
    • H04L1/203—Details of error rate determination, e.g. BER, FER or WER
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Physics & Mathematics (AREA)
  • Astronomy & Astrophysics (AREA)
  • General Physics & Mathematics (AREA)
  • Artificial Intelligence (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

本发明涉及用于通过线缆、卫星和地面网络的电视信号广播的多标准数字解调器。提供了用于对通过诸如卫星、线缆和地面的多种数字电视手段中的任何一种广播的电视信号进行数字解调的多标准、单芯片接收机。接收机可以接收和解调接收自一个或多个前面调谐器的各种不同信号类型。可以优化根据本发明实施例的解调器架构，以将共同解调处理块重用于不同输入信号类型。

Description

用于通过线缆、卫星和地面网络的电视信号广播的多标准数字解调器
技术领域
从历史上讲，电视接收器主要仅符合诸如PAL、SECAM（在欧洲、中国、印度、东南亚、巴西等）或者NTSC（在北美、韩国、台湾和日本）的模拟地面电视标准。随着全球数字电视（DTV）的部署和某些国家已经发生的模拟电视关闭或者计划在21世纪10年代初期的模拟电视关闭，电视制造者在它们的电视机架嵌入额外的前端系统，以便接收多种数字电视标准。这些多个前端典型地是多个专用单独调谐器/解调器的方式，其均用于给定DTV标准并且均以分立元件方式实现或者经由集成电路（IC）实现。
背景技术
这就是说，因为电视前端应该能够接收地面数字电视，以及通过线缆和卫星网络分发的数字电视，这样消费者可以选择任何分发网络来接收他喜爱的节目。同时，数字电视标准中有些标准（主要是卫星）已经有点过时而且已经创建了第二代标准并已在此领域部署。那些标准可以提供更高的比特率，允许HDTV节目被更容易地广播。对于卫星分发情况已有了从DVB-S到DVB-S2标准的演变，而诸如DVB-T2（地面）和DVB-C2（线缆）第二代标准才刚刚通过ETSI校准化，而且才刚开始在某些国家被部署或者处于测试阶段。所有这些标准的多样性可能明显增加旨在全面“数字兼容”的中端/高端电视机架的成本和复杂度，而同时零售市场总是下调零售价。
发明内容
根据一方面，能够提供一种多标准解调器用在不同系统的主机中，以执行任何类型的数字电视信号的解调。作为一个非限定性的示例，该解调器能够被并入包含多个调谐器（tuner）的系统，所述多个调谐器包括根据依赖于接收的电视信号的地面或线缆标准接收并下变频（downconvert）电视信号的第一调谐器和根据卫星标准接收并下变频电视信号的第二调谐器。
这些调谐器中的每一个都可以耦合到解调器，所述解调器可能包含能够用来执行对各种标准的信号的处理的信号处理电路，从而允许重用及设计的效率。在一个实施例中，解调器可以包括从第一调谐器接收第一中频（IF）信号并将该第一IF信号转换成第一数字IF信号的第一模数转换器（ADC）和从第二调谐器接收第二IF信号并将该第二IF信号转换成第二数字IF信号的第二ADC。继而，可以耦合共享前端，以便接收第一和第二数字IF信号中选定的一个并将其转换成基带信号。然后，可以存在多个数字解调器以便根据给定标准数字地解调该基带信号。
继而，第一、第二和第三均衡器可以耦合到解调器，以分别依赖于所接收的信号类型对从解调器输出的解调信号执行均衡而获得第一、第二和第三均衡信号。这些均衡器的每个继而可以耦合到共享前向纠错（FEC）电路以对第一、第二和第三均衡信号中选定的一个执行前向纠错。给定不同的信号类型，每个可以被提供给FEC电路的不同部分。特别的是，共享FEC电路包括在共享FEC电路的信号处理路径的开始位置处接收第一均衡信号的第一输入端口、在该开始位置下游的信号处理路径的第二位置处接收第二均衡信号的第二输入端口、以及在该第二位置下游的信号处理路径的第三位置处接收第三均衡信号的第三输入端口。
也可能存在额外的电路，例如处理特定信号类型的另一FEC电路。此外，传输流接口可能存在，以将传输流输出到另外的信号处理电路。在很多实现中，解调器可能会形成为具有包含上述电路的单个半导体裸片的集成电路。
附图说明
图1是根据本发明一个实施例的多标准解调器的典型应用的框图。
图2是根据本发明实施例的多标准解调器的框图。
图3是根据本发明一个实施例的共享前端电路的框图。
图4是根据本发明实施例的用于卫星信号的共享解调器和均衡器的框图。
图5是根据本发明一个实施例的可能用来处理线缆和地面信号两者的共享解调器的框图。
图6是根据本发明一个实施例的地面均衡器的框图。
图7是根据本发明一个实施例的线缆均衡器的框图。
图8是根据本发明一个实施例的共享前向纠错（FEC）电路的框图。
图9是根据本发明一个实施例的用于处理卫星信号的FEC电路的框图。
图10是根据本发明实施例的传输流输出接口的框图。
具体实施方式
在各种实施例中，提供了多标准、单芯片接收器，用于对通过诸如卫星(DSS/DVB-S/DVB-S2)、线缆(DVB-C)、和地面(DVB-T)之类的多种数字电视标准中的任何一种广播的电视信号进行数字解调。关于用于DTV接收的数字解调器，实施例可以允许在尺寸、成本和材料清单和易用性上进行简化。此外，与多个IC相比，该多标准单芯片实现降低的功耗。该接收器能够接收和解调接收自一个或多个前面（up-front）调谐器的各种不同信号类型。如下所述，此类调谐器可以是金属罐（can）或者硅类型调谐器。相比之下，典型解决方案需要数个单独数字解调器（至少2个芯片，并多达4个芯片）能够在单个系统中接收多个DVB标准。
能够优化根据本发明的实施例的架构，以重用共同解调处理块，使得同多个数字解调器的螺栓（bolt-on）解决方案（在一个或多个裸片上）相比极大减少多标准解调器的整体尺寸，在所述螺栓解决方案中为每个DVB或其它信号类型提供了完全分离的信号处理路径。
在特定实施例中，以下可能嵌入到单个集成电路中（例如在单个半导体裸片上）：适用于所有标准的共享前端；用于DVB-S/S2和DSS的共享卫星解调器；执行DVB-T中的邻信道干扰（ACI）滤波和DVB-C中的半-奈奎斯特匹配滤波这二者的共享解调器中央滤波器；用于DVB-S、DVB-C、DVB-T、和DSS标准的共享前向纠错（FEC）电路；以及共享传输流接口（例如根据给定的MPEG标准），其与DVB和DVB-S2 FEC异步，以便消除任何时钟关系约束。
对于卫星接收，实施例可进一步嵌入由数字信号处理器（DSP）控制的高性能快速扫描硬件加速器，用于DVB-S和DVB-S2信道的非常快速的盲扫描，使得在盲扫描期间获得的卫星信道的自动标准恢复(DVB-S/DVB-S2)，如下文关于图2所描述的那样。对于DVB-S2，载波恢复算法允许更简单的实现；带有每迭代可编程数目的校检节点处理器子集的灵活的低密度奇偶校验(LDPC)解码器结构，以便获得性能和功率的最优权衡，并提供自动将工作量降到低于准无误码（QEF）水平，以避免无用的功率消耗。
尽管关于这一点并无限制，但根据本发明实施例的解调器能够在不同类型系统中实现，不同类型系统的范围从便携式系统到并入高清（HD）调谐器的电视。例如，应用范围可包括全网络接口模块，集成数字电视（IDTV），数字地面线缆和/或者卫星机顶盒(STB)，PCTV配件，个人录像机，数字通用光盘和蓝光光盘录像机等等。
现参考图1，其示出了根据本发明一个实施例的典型应用的框图。如图1所见，例如，系统10可以是并入电视的一个应用。在图1的实现中，可存在多个单独的集成电路。特别地，可提供多个独立的调谐器，即第一调谐器20和第二调谐器30。在图1所示的实施例中，第一调谐器20可根据例如DVB-T/C的给定DTV标准支持地面和线缆信号的调谐，而第二调谐器30可根据例如DVB-S/S2或者DSS的给定卫星标准支持卫星信号的调谐。在不同的实现中，这些前端调谐器可以是单独的集成电路，每个都含有单个半导体裸片。在其他实施例中，调谐器中的一个或多个可以使用所谓的罐调谐器之类的分立元件来形成。
如图1所见，可以从调谐器提供各种信号到解调器40，解调器40是根据本发明实施例的多标准解调器。在图1的实现中，从第一调谐器20提供的信号可以包含可以是给定中频（IF）处的下变频信号的、模拟信号的差分信号对。可见，这些信号可提供给解调器40的模数转换器（ADC）45。额外的信号可从调谐器20路由到解调器40，包含指示接收信号强度（RSSI）的信号，其继而可被提供到单独的ADC 48。此外，可进行往来于调谐器20的串行通信，例如经由串行线，即耦合到I2C开关50的串行数据线（SDA）和串行时钟线（SCL）。来自主机（例如，系统10的主处理器）的各种通信可通过解调器40被提供，并经由这些串行线提供到调谐器20或30中给定的一个。
相似的下变频信号可从第二调谐器30提供到解调器40。更具体地，差分复信号，即在中频或者零中频（ZIP）处的、下变频的I信号和Q信号，可提供给双ADC 60。如图1中进一步所见，例如由DiSCEqC™接口65例如提供给卫星天线（未在图1中示出）的各种控制信号可提供输入信号至第二调谐器30。
解调器40可处理输入信号以解调信号并生成传输流，所述传输流可以输出到诸如MPEG处理器之类的下游设备以用于进一步处理。注意到尽管示出为图1的实施例中有三个不同的元件，然而在其他实施例中单个元件可包含一个或多个调谐器和该多标准解调器。例如，在一个实现中，包含一个半导体裸片的单个集成电路可含有至少一个前端调谐器和该多标准解调器。此外，尽管在很多实现中解调器和调谐器两者可配置为操纵仅数字信号接收和处理，但在其他实现中，通过相同的调谐器和解调器或者通过系统内的单独元件，系统也可提供对模拟信号的调谐和处理。
现参考图2，所示的是根据本发明实施例的解调器的进一步的细节。特别地，图2示出了进一步包含片上系统（SoC）190的系统100，其可被耦合以接收来自解调器40的输出传输流。此类SoC可被用来执行MPEG解码从而生成将被输出到系统100的显示器（未在图2显示）的音频和视频信号。
图2进一步示出了用于输入信号的一般信号处理路径，用于卫星接收信号和线缆/地面接收信号两者。在各种实施例中，可发生对信号处理路径的元件的大量共享，从而减少芯片基板（real estate）。以这种方式，解调器40可被制作在消耗最小基板量的单个裸片上。也就是说，很多元件可被共享以尽可能提供针对不同标准进行重用的机会，而不是对多个不同标准具有独立（即，专用）信号处理路径，它们或者适于在单个裸片上，或者适于在多个裸片上。
如图2中明确见到的，输入卫星信号经由ADC 110提供给共享前端120。该共享前端120可进一步配置为处理通过ADC 105接收的输入线缆或地面信号。在其他实施例中，双ADC可提供对任何类型DVB信号的进一步接收。关于共享前端的细节在下文中进一步讨论。因此提供单个前端来对可能处于给定IF的输入信号执行各种信号处理，以将它们滤波并下变频成基带信号。输入的卫星信号也通过ADC 110提供到快速扫描硬件加速器。快速扫描硬件加速器首先执行对时域信号的基于FFT的线性谱分析（在双ADC之后），以便提供信道频率和符号率的粗略估计。线性谱分析的结果之后将被馈送到允许细化粗估估计的相同时域信号的非线性形式的FFT分析。此外，细化的信道频率和符号率将被馈送到解调器，以确认搜索结果的有效性。
关于用于卫星信号的信号处理路径，来自共享前端120的经处理信号可提供给卫星解调器125a，其在很多实施例中可包含处理给定DVB-S/S2标准和DSS标准的QPSK和8PSK解调器。解调可在数字信号处理器（DSP）/同步器160的控制下执行，如将在下文中讨论的那样。经解调的信号然后被提供给用于执行信道校正的卫星均衡器130a。依赖于给定标准（例如DVB-S或者DVB-S2），经均衡的信号可被提供到前向纠错（FEC）电路140的不同部分。特别地，第一路径可包含维特比解码器146和里德-所罗门（RS）解码器148，它们可用来处理例如DVB-S和DSS信号的解码。如果输入信息替代地是DVB-S2标准的，则来自均衡器130a的均衡信号可被提供给低密度奇偶校验（LDPC）解码器42和BCH解码器144。LDPC和BCH解码器可提供改善的广播接收，且同时限制了解调器的尺寸和功耗。解码的传输流可被提供给MPEG传输流接口150，所述MPEG传输流接口150继而将各种传输流信息输出到SoC 190。传输流接口可以是可编程的以便提供输出模式的灵活范围，并且传输流接口与任何MPEG解码器或条件接收模块完全兼容，以支持任何后端解码芯片。
对于来自共享前端120的输入地面或者线缆信号，这些信号被提供给第二解调器125b，然后到用于地面的第二均衡器130b，或到用于线缆的信号传输到130c，接着到共享FEC电路140上。经均衡的地面信号可使用维特比解码器146和里德-所罗门解码器148来解码，而经均衡的线缆信号可在通过MPEG传输流接口150输出之前使用里德-所罗门解码器148来解码。注意到的是，与例如DSP 160中出现的通用处理硬件相反，信号处理路径的电路可以是专用硬件。
各种其它电路可存在于解调器40内，包括例如，RSSI ADC 165，自动增益控制电路115，其可基于信号强度信息发送各种控制信号以控制调谐器20和30的增益元件。额外的接口包括用于卫星碟形天线控制的DiSEqC™接口168和可接收输入的复位信号并与DSP/同步器160通信的控制接口162。另外，各种通用IO信号可经由通用IO接口185被传送。I2C通信可经由I2C开关170和I2C接口175。所需要的各种控制和时钟信号可使用可耦合到例如芯片外晶体或其他时钟源的振荡器/锁相环190来生成。尽管以图2实施例中的具体实现方式示出，但本发明的范围并不限于此方面。
同样地，解调器40可以分别针对地面、线缆、和卫星DTV标准被集成到单个CMOS芯片DVB-T、DVB-C、DSS、DVB-S和DVB-S2数字解调器中，并且对每个媒体获得高接收性能同时最小化前端设计复杂性和成本。在一个实施例中，地面和线缆解调能够支持标准IF（36 MHz）或低IF输入信号、ACI带阻滤波器、长和短回波管理、脉冲噪声降低、快速扫描、和先进的均衡器。
在一个实施例中，卫星功能性允许解调广泛部署的DVB-S、DirecTV™ (DSS)遗留标准、及下一代DVB-S2卫星广播（例如HD或SD）、和AMC模式DirecTV™。具有两个高速ADC 110的用于卫星信号的ZIF接口允许无缝连接到符合8PSK的硅调谐器。恒定编码调制（CCM）、QPSK/8PSK（带导频）解调方案和广播方式是DVB-S2解调器的主要规范。
现在参考图3，示出了根据本发明的一个实施例的共享前端电路的框图。共享前端电路200可用来处理用于任何给定标准的输入信号的前端处理。如上所述，输入信号可在IF或者ZIF频率处接收。数字化转换的共享前端200的输入是非常灵活的ZIF或IF接口。IF值范围可从几MHz直到60 MHz，因此它可跟所有现存调谐器技术直接对接。基于应用，IF能够被过采样（over-sample）或者次采样（sub-sample）。在各种实施例中，依赖于选定的标准，采样频率能够被设为大于最大符号率的2倍或4倍。
输入信号可由给定的ADC提供并耦合到模拟AGC电路205，该电路可用来提供控制信号到前端调谐器元件。因此，为了调整ADC输入电平，信号被发送到估计输入功率的AGC电路205，对比选中的参考并生成两个AGC命令（一个用于RF，一个用于IF）。在一个实施例中，AGC输出是Δ-Σ编码的信号，以使得模拟命令电压可通过简单的RC滤波器获得。很多环路参数通过内部接口208是可编程的（内部接口208经由内部总线耦合到I2C主机接口175和DSP处理器160两者，以便根据外部RF和IF电路（调谐器罐、硅调谐器等等）来设置和优化环路）。
共享前端电路200的主要信号处理路径包括DC偏移校正电路210，I/Q增益失配校正电路220、I/Q相位失配校正电路230和脉冲噪声滤波器235。来自滤波器230的经滤波的信号可然后提供给可将信号下变频到基带的移频器/移相器240。下变频的信号然后可提供给一个或多个抗混叠滤波器250，并且从那里经由采样率转换器260和输出速率适配器270、基于信号类型到达选定的解调器。
在DC偏移校正电路210中，DC偏移校正被应用于输入信号，并且在ZIF应用的情况下I/Q增益和相位失配校正可经由I/Q校正电路220和230来执行。当在移频器/移相器240中将信号下变频到基带后，信号穿过移除无用的邻近功率的抗混叠滤波器250，以便避免采样率转换期间的混叠。为了覆盖广阔的采样率范围，可提供两个抗混叠滤波器，并依赖于采样频率和符号率之间的比率自动选择。在抗混叠滤波器输出处也执行自动数字增益控制，以补偿滤波器中的功率移除，使得输出信号功率是最优的。
然后，使用来自同步器或解调器的校正信息的采样率转换器260中的内插允许将信号的采样率转换到固定比率例如，符号率的2倍或4倍。从数据路径的此阶段，仅需要带有高于例如最大所需符号率的2倍或4倍的频率的时钟。同样地，时钟率适配可在输出速率适配器270中执行，以便避免在接下来的块中放置过多不必要的定时约束。
现参考图4，示出了根据本发明实施例的用于卫星信号的共享解调器和均衡器的框图。如图4所见，解调器300的信号路径包含各种电路，以接收输入的基带信号并输出经解调的信号，其可具有软判决或者软比特的形式，进而可以基于卫星信号的类型将其提供给给定FEC电路。
如可见的，解调器300的主要信号处理路径包括奈奎斯特滤波器310，奈奎斯特滤波器310的输出耦合到定时检测器315并且定时检测器315提供信息到继而耦合到定时环路滤波器325的粗定时电路320，所述定时环路滤波器325输出定时校正信号，这将在下文进一步讨论。所述主要信号处理路径进一步包含均衡器330、解扰器335、载波相位环路340、相位噪声校正电路350、及解映射器370，解映射器370将软比特判决输出到FEC电路。
如图4中进一步可见的，频率/相位检测器355耦合到相位环路340和相位噪声校正器350，并还耦合到提供频率校正的载波环路滤波器360，这在下文中也将进一步讨论。频率/相位检测器355进一步耦合到帧同步器365。各种同步信号可从同步状态机305输出，返回到共享前端的电路。另外，内部从接口380可提供用来控制解调器300的元件参数的通信。
在操作中，卫星解调器300可如下工作。来自共享前端的基带信号被滤波，并然后在高排斥（high rejection）半奈奎斯特滤波器310中被抽取（decimate），以提供PSK符号到均衡器330。自动数字增益控制也在奈奎斯特滤波器输出处执行，以补偿在滤波器中的功率移除，从而使得输出信号功率是最优的。定时误差检测器315将误差提供到二阶环路滤波器325，该滤波器递送定时校正信号，以控制共享前端电路200的采样率转换器260。为了在追踪行相位为期间获得高捕获范围（high acquisition range）和良好性能，环路中的带宽和阻尼系数能够是可编程的。
注意到粗定时电路320通常只用在扫描模式中，以估计输入信号的符号率。它可实现算法以将定时捕获范围扩大至几十个符号率，这极大加速了扫描进程。提供高度可编程的载波频率恢复功能，以便应对大频率偏移。频率校正信号被发送回共享前端电路200的下变频器240，其将频移应用于输入谱。
在相位环路340中提供高度可编程的载波相位恢复功能，以应对DVB-S2标准中的所有不同模式，并且相位噪声校正电路350帮助减少调谐器和LNB相位噪声在导频模式下的影响。解映射器370接收经解调的符号并生成用于FEC块的软判决信息。帧同步能够经由帧同步器365、使用DVB-S2接收的信号的PLHEADER序列的相关性来执行，而且DVB-S2解调器的整个同步过程能够由可配置的状态机305控制，所述可配置的状态机305使用来自不同块的状态信息排序（sequence）同步算法，允许同步完全自主并使所需软件非常简单。
现参考图5，示出了是可用来控制线缆和地面信号两者的共享解调器400的框图。如可见的，某些块是共享的，且同时存在一些用于特定信号类型的专用电路。在图5中，可以是复杂I/Q信号的输入信号可首先被提供给抽取器（decimator）405，该抽取器的输出被提供给复用器420和地面特定电路410。复用器420可处于控制信号的控制下，该控制信号依赖于输入信号是线缆信号还是地面信号来选择两个输入之一到复用器420。如果输入信号是线缆信号，则抽取器405的输出可以是由复用器420输出到邻信道干扰（ACI）有限脉冲响应（FIR）/奈奎斯特滤波器425。如果作为代替，该信号是地面信号，则选择第二输入到复用器420，其在地面特定电路400中的一些处理后被接收。如见的，在输入到复用器420之前，信号在另一ACI/FIR滤波器415中滤波并再次在抽取器418中被抽取。
地面特定电路410进一步包含延迟块427、接收滤波器425的输出并操作以消除脉冲噪声的脉冲噪声消除器430。经噪声消除的信号被提供给耦合到FFT存储器440的快速傅立叶变换（FFT）引擎435。输出OFDM信号被提供给回波移位器445，其继而耦合到比特反转器450，所述比特反转器450也耦合到共同相位误差（CPE）校正器460，该校正器继而向第二复用器472提供经解调的地面信号。
线缆信号替代地被从滤波器425提供到线缆特定电路470，所述线缆特定电路470包括定时检测器480、定时环路滤波器482、和粗定时电路485。对该电路的控制可以经由同步状态机475，所述同步状态机475继而耦合到扫频器488。解调器400中存在的额外电路可包括内部从接口490。
因此，地面和线缆解调器400是由DVB-T特定功能，DVB-C特定功能和共享中央滤波器425组成，用于在DVB-T模式中执行ACI滤波并在DVB-C模式中执行半奎斯特匹配滤波。
在DVB-T模式中，来自共享前端电路200的基带信号通过两个ACI滤波器（415和425）滤波，假设残余邻近能量的排斥并没有被共享前端电路200完全排斥。自动数字增益控制在第二ACI滤波器425的输出处执行，以补偿滤波器中的功率移除，从而使得FFT输入处的输出信号功率是最优的。信号然后被馈送到脉冲噪声消除器430，该消除器的目的是减轻各种脉冲扰动的影响。
FFT处理（例如8k/4K/2K）然后在FFT引擎435中执行，以将DVB-T信号转换到频域。注意到FFT以比特反转次序提供OFDM符号。在输出到DVB-T均衡器之前，信号将进一步处理。信号首先被馈送到补偿由FFT窗口的任何跳跃引起的间断（discontinuity）的回波移位器445。补偿这些间断以使下游均衡器能够正确估计信道响应。信号然后被馈送到重新排序OFDM符号的比特反转器450。然后，信号被馈送到补偿相位噪声的低频分量的CPE校正电路460。CPE块使用回波移位块的输出处的连续导频来估计在两个连贯OFDM符号之间的相位旋转并对由比特反转器450提供的经延迟的OFDM符号执行相位校正。因此，CPE电路460不需要额外的RAM来延迟OFDM符号，而是利用比特反转RAM 455。
FFT窗口的定位能够由同步器（其可以是图2的DSP 160的一部分）提供。ACI滤波器425使用此信号以便更新它的下游AGC命令。并行地，FFT开始信号通过延迟427被延迟，并且脉冲噪声消除器430阻止在OFDM符号的有用部分期间发生AGC更新。第二滤波器425的输出也被输出并提供给可位于同步器中的相关处理器。
在DVB-C模式中，来自共享前端电路200的基带信号以2来抽取，通过高排斥半奈奎斯特滤波器425来滤波然后被再次抽取以提供QAM符号到均衡器。自动数字增益控制也在奈奎斯特滤波器输出处执行，以补偿滤波器中的功率移除，从而使得输出信号功率是最优的。
定时误差检测器480向二阶环路滤波器482提供误差信号，所述二阶环路滤波器482递送定时校正信号，以控制共享前端电路200中的采样率转换器260。为了在追踪相位期间获得高捕获范围和良好的性能两者，环路中的带宽和阻尼系数是可编程的。注意到粗定时电路485通常只用在扫描模式，以估计输入信号的符号率。它可实现算法以将定时捕获范围扩大至几十个符号率，这极大加速了扫描进程。
提供了频率定序器488中高度可编程的扫频功能，以便应对大频率偏移。频率校正信号被发送回共享前端电路200的下变频器240，其对输入谱应用频率移位。QAM解调器的整个同步过程由可配置的状态机475控制，其使用来自不同块的状态信息，以排序同步算法。这使得同步完全自主并因此使所需软件非常简单。
现在参考图6，示出了根据本发明一个实施例的用于地面均衡器的框图。正如图5中所示的那样，均衡器500可接收来自例如解调器400的OFDM符号。如所见到的，均衡器500包括信道估计器510、延迟线535、信道校正电路550、限幅器（slicer）580、和置信（confidence）发生器570。因此，来自均衡器500的输出可包括频域信道估计（即
Figure 2011100799947100002DEST_PATH_IMAGE002
）和与信道状态信息（CSI）相对应的置信判决。
更具体地，信道估计器510可包含导频提取电路515，耦合到导频存储器530的时间内插器和频率内插器525。导频提取电路515是信道估计的第一步。这一块的目的在于从将用于内插过程的OFDM符号中提取分散的导频。接下来，时间内插器520是全局信道估计的第二步，并设法沿时间轴在分散导频之间内插。在定时内插器520的输出处，全面估计全部分散载波。然后，在频率内插器525中的频率内插完成了信道估计过程。在时间内插器的输出处，仅仅估计分散的载波。频率内插的目的在于沿频率轴完成内插。在该块之后，在频域中全局估计了信道响应，并且可对输入的QAM符号执行单抽头信道校正。延迟线管理器540可耦合到延迟线535。延迟线管理器控制延迟线存储器的并发访问。在一个实施例中，当QAM符号由解调器块提供时发生写访问，并且在信道校正操作期间发生读访问。
如所见到的，信道校正电路550接收延迟的（并可能失真）符号RK和频率内插值
Figure 2011100799947100002DEST_PATH_IMAGE004
（即信道估计），以生成符号估计（并且其在一个实施例中可以是QAM符号），所述符号估计也提供给继而耦合到载波选择器565的信令解码器560。一般而言，信道校正电路550可执行以下计算：。
信令解码器560从OFDM符号中提取所有信令信息，并承担这些特殊载波的解调。每个OFDM符号承载一个信令比特。因此，在每个符号的末端，经解码的信令比特可经由寄存器来获得。为了提取所有的传输参数，可以获得整个信令序列（例如68比特）以检查BCH码。接下来，载波选择器可在OFDM符号内选择不同类型的载波。在一个实施例中，载波可分为以下五类：连续载波、分散载波、有效载荷载波、信令载波和辅助载波。
限幅器580可在提供给置信电路570的每个符号上生成误差信号(ξK)，所述置信电路570继而耦合到置信存储器575。在一个OFDM符号的每个副载波上计算的SNR并不一致，主要出于两个原因：每个副载波能够通过跨过频率改变的噪声/干扰（例如CCI、ACI、模数干扰）而受到不同影响；而且频率选择性衰落导致一些副载波的接收信号功率比其他的低很多。在置信电路570中的置信计算因此评估每个副载波上的SNR并向解映射器（未在图6显示）提供信道状态信息（CSI），以便在将软比特馈送到维特比解码器之前对它们进行加权。在一个实施例中，可有两种模式的置信计算：纯衰落模式（csi_mode=fading），其中只有信道估计被用来计算CSI：
Figure 2011100799947100002DEST_PATH_IMAGE008
；以及CCI模式（csi_mode=cci），其中CCI和衰落这二者都被考虑在内。
Figure DEST_PATH_IMAGE010
，其中是在OFDM符号上计算的平均噪声功率，并且是副载波k的噪声功率。
因此，在OFDM系统中的均衡在频域中执行，并简化为其最简单的表达：单抽头均衡器。到均衡器500的输入是频域中的OFDM符号。为了均衡每个载波，均衡器500估计信道的频率响应。分散和连续的导频在传送侧的特定频率处的插入促进了这个任务。这些导频被解调和拉升（boost），以确保更好的接收。由于两步骤的内插方案，均衡器必须首先解调它们并然后能够估计信道响应。首先应用时间内插，以便在时间方向上估计信道响应。可提供几个算法以用于定时内插。时间内插器输出被馈送到在频率方向上完成信道估计的频率内插器525。然后单抽头均衡器用来矫正失真的载波。
并发地，信道估计和来自限幅器580的符号误差用来计算信道状态信息（CSI）。CSI因此能够考虑每个载波上的平均噪声功率，以处理高水平共信道干扰。同样地，估计的
Figure 942730DEST_PATH_IMAGE002
和CSI这二者都被输出并如下文所述由位于共享FEC电路中的解映射器处理。
现参考图7，示出了根据本发明的一个实施例的线缆均衡器的框图。如图7中所示，均衡器600可接收来自线缆解调器的进入的输入符号并把它们提供给判决反馈均衡器605，所述判决反馈均衡器605生成输出符号并且除了解映射器625之外还将它们提供给前向纠错电路。支持可编程的星座振幅的解映射器接收有噪声的符号并生成用于FEC电路的硬判决比特。如可见的，前馈均衡器610可耦合到移频器620，所述移频器62继而由载波恢复电路630控制，所述载波恢复电路630接收来自解映射器625的判决误差。移频器620的输出端继而与反馈均衡器615的输出端一起耦合到加法器618。信道对噪声估计器640和控制器645可用来在捕获和追踪相位期间自动控制均衡器和载波恢复两者的参数。进一步可见地，内部总线接口650可经由内部总线提供用于控制信息的传送。
从而，如可见的，线缆均衡器600实现适于DTV-C标准的解映射器、载波恢复环路、和自适应判决反馈均衡器。一般地，DFE均衡器605由两部分组成：以符号率从解调器接收符号的、具有可编程长度的前馈均衡器610；以及从解映射器625接收判决的符号的反馈均衡器615。系数自适应基于梯度算法，其通过递归地适配系数来寻求最小化均衡器输出处的均方误差（MSE）。
载波恢复电路630实现相位检测器和可编程的二阶环路滤波器，并接收来自解映射器625的判决误差。经由移频器620在前馈均衡器输出端处校正载波相位。在捕获和追踪相位期间的载波恢复和均衡器的控制通过专用状态机控制器645和C/N估计器650来执行。
现参考图8，示出了根据本发明一个实施例的共享FEC电路的框图。如图8中所示，共享FEC电路700可包括能够处理各种标准的单个路径。为了适应用于不同电路所需的不同处理，FEC电路700的输入可经由计入不同标准差异的多个输入端口在FEC信号处理路径的不同阶段构成。如图8中可见，电路700的信号处理路径可包括耦合到可包含各种块的解交织器701的第一输入端口。如可见的，解交织器701包括被耦合以接收地面均衡信号并继而耦合到解映射器710和内部比特解交织器715的内部符号解交织器705。从那里，交织的地面信号和经由第二输入端口提供的卫星解调信号可提供到拥有耦合到维特比解码器725的输出端的去穿孔器720。另外，各种误比特率信息可在信道误比特率检测器728中确定。反馈环路可包括从解码器725的输出端耦合到去穿孔器720的同步去穿孔器730。
如图8中所见，经解码的信号可以与经由第三输入端口提供的线缆均衡信号一起被提供到分组同步器735。同步信号然后被提供到外部福尼解交织器740，并且如果需要可在经由复用器748的输出之前从外部福尼解交织器740输出到RS解码器745和解扰器747。注意到，各种纠错信息可在块746中确定。
共享FEC电路700从DVB-T或者DVB-C均衡器或者从DVB-S/DSS解调器接收数据流。对于DVB-T，FEC首先实现输入的OFDM符号的频率解交织。解交织器701能够被配置成本地的（native）或者深入的（in-depth），其中本地模式是DVB-T规范的原始模式，并且深入模式是来自附录F的特定模式。可实现速率平滑以消除OFDM符号结构和FFT窗口同步的抖动影响。解映射器710然后从频率解交织复符号和信道状态信息计算软判决比特。然后在比特解交织器715中执行比特解交织，以在比特流级别获得随机化。
维特比解码器725首先执行输入流的自动去穿孔，系统化地同步到DVB-T中的OFDM符号的起点，或者通过用于DVB-S/DSS的同步状态机。纠错然后可通过回溯解码执行。
分组同步器735提供204字节的DVB分组或146字节的DSS分组。在一个实施例中，福尼解交织器740传播在维特比解码之后的剩余的突发误差，以允许通过RS解码器745对它们校正。解交织器的能力是可配置的，如福尼，对于DVB和拉姆西，I=12且J=17，对于DSS，I=146且J=12。带有校正能力t=8字节和分组长度N=146字节（DSS）或者204字节（DVB）的RS解码器745将在解交织之后校正残差，并且如果超过它的校正能力，则宣告输出分组是不能校正的。解扰然后在解扰器747中被处理，由DVB的反向的SYNC字节0xB8同步或者对于DSS被旁路。
现参考图9，示出了根据本发明一个实施例的、根据DVB-S2标准的用于操作卫星通信的FEC电路的框图。当然会注意到这一FEC电路可应用到现有的或者将来实现的其他标准中。如图9所见，FEC电路750可接收卫星解调信号并将它们提供到包含解交织器755、LDPC解码器760、BCH解码器765、解扰器770、以及传输流分组和CRC校检电路780的信号处理路径。结果所得的MPEG传输流然后可输出到例如MPEG输出接口。
如可见的，FEC电路750接收来自卫星解调器300的卫星解映射器(QPSK, 8PSK)的软判决比特。在解交织器755中的正确解交织之后，它在LDPC解码器760中执行64800软比特（正常帧）的帧迭代解码。迭代解码基于带有可配置数目的比特节点处理器和校检节点处理器的灵活的半平行架构。BCH解码器765校检迭代解码比特，随后跟随着解扰器770中的解扰。基于帧头信息的分组同步和对传输流分组的CRC校检可在模块780中执行，以将FEC分组提供到传输流接口。
现参考图10，示出了根据本发明实施例的传输流输出接口的框图。如图10中所示，输出接口800可用来接收输入的传输流信号并处理它们，从而用于输出到例如SoC或其他处理电路。接口的输入是共享FEC电路700（如图8和图9所述的DVB和DVB-S2两个部分）的输出。为了缓解设计和系统约束，到接口800的输入可认为是异步的，并且然后通过用于接口的系统时钟进行重新同步。如可见到的，输入的FEC信号通过复用器805和重新同步器810提供，并提供到并行化器（parallelizer）815，其经由多个并行接口815a-815b之一来并行化用于输出的传输流。或者，信号可经由多个串行化器825a-825b之一输出。如见到的，各种接口可耦合缓冲存储器820。此外，存在通用接口830，其能够耦合到GPIF双缓冲器835。时钟划分器837可划分输入时钟，以向复用器840提供用于选定模式的时钟模式，复用器840然后输出MPEG传输流。如见到的，除了内部接口860外，MPEG校检器850也可存在。尽管示出了图10实施例的具体实现，但本发明的范围并不限于此方面。
因此输出接口800是高度可配置的MPEG传输流接口。传输流输出可通过三个并行模式（并行，并行A，并行B）或三个串行模式（串行，串行A，串行B）或通用接口模式来提供。模式A和B的传输流时钟是连续的，频率可编程的且无抖动的。在一个实施例中，算法允许自动计算分频器，以获得比编程的广播模式的平均字节率稍高速率的TS输出时钟。
对于模式A，传输流的残余抖动在TS_VAL信号上报告，TS_VAL信号是MPEG-TS输出总线的一部分（TS_VAL激活，以发信号通知MPEG-TS总线的有效载荷字节），其然后在有效载荷部分期间切换到低电平，而对于模式B，由188（或188*8）TS时钟周期中的188字节（或串行B的188*8比特）的突发来递送有效载荷部分，并且残余的抖动之后在两个有效载荷之间的DEN信号的低电平持续时间上报告。对于GPIF模式，由可编程长度的突发（例如在一个实施例中到512字节）异步地（相对于GPIF时钟）递送数据。
此外，能够嵌入监控设备来计算传输流上的误比特率，并且有效载荷能够是PRBS23、0x00、0xFF、或符合RAMP的，使得能够通过标准测试设备在被测试的接收器的MPEG传输流级别进行BER监控。
尽管已经关于有限数量实施例描述了本发明，但本领域技术人员将意识到大量修正和由此产生的变形。意在使所附权利要求覆盖落入本发明真实精神和范围的所有这些修正和变形。

Claims (20)

1. 一种装置，包括：
第一模数转换器（ADC），接收第一数字视频广播（DVB）标准的第一中频（IF）信号，并将所述第一IF信号转换为第一数字IF信号；
第二ADC，接收第二DVB标准的第二IF信号，并将所述第二IF信号转换为第二数字IF信号；
共享前端，接收所述第一和第二数字IF信号中选定的一个，并将所选定的数字IF信号转换为基带信号；
第一数字解调器，如果所述基带信号来自所述第一IF信号，则根据所述第一DVB标准数字地解调所述基带信号；
第二数字解调器，如果所述基带信号来自所述第二IF信号，则根据所述第二DVB标准数字地解调所述基带信号；
第一均衡器，对输出自所述第一数字解调器的解调信号执行均衡，以获得第一均衡信号；
第二均衡器，对输出自所述第二数字解调器的解调信号执行均衡，以获得第二均衡信号；
第三均衡器，对输出自所述第一数字解调器的解调信号执行均衡，以获得第三均衡信号；
共享前向纠错（FEC）电路，对第一、第二和第三均衡信号中选定的一个执行前向纠错，其中，所述共享FEC电路包括第一输入端口、第二输入端口、及第三输入端口，所述第一输入端口在所述共享FEC电路的信号处理路径的开始位置处接收第一均衡信号，所述第二输入端口在所述开始位置下游的信号处理路径的第二位置处接收第二均衡信号，所述第三输入端口在所述第二位置下游的信号处理路径的第三位置处接收第三均衡信号；以及
传输流接口，接收和输出接收自所述共享FEC电路的、经FEC校正的信号，其中，至少所述共享前端，所述第一和第二数字解调器，所述第一、第二、和第三均衡器，及所述共享FEC电路被集成在单个半导体裸片上。
2. 根据权利要求1所述的装置，进一步包括第二FEC电路，以在所选定的第二均衡信号是第三DVB标准时对所述第二均衡信号执行前向纠错。
3. 根据权利要求2所述的装置，其中所述第一DVB标准是DVB地面标准，所述第二DVB标准是第一DVB卫星标准，并且所述第三DVB标准是第二DVB卫星标准。
4. 根据权利要求1所述的装置，进一步包括数字信号处理器（DSP），其耦合到所述共享前端，所述第一和第二数字解调器、所述第一、第二和第三均衡器及所述共享FEC电路，以基于所接收的IF信号的类型控制它们的操作。
5. 根据权利要求4所述的装置，其中所述共享前端、所述第一和第二数字解调器，所述第一、第二和第三均衡器及所述共享FEC电路均包括所述单个半导体裸片的专用电路。
6. 根据权利要求1所述的装置，其中所述共享前端包括自动增益控制（AGC）电路，以接收所述第一和第二IF信号，并生成要发送到调谐器以控制所述调谐器的射频（RF）分量的增益水平的第一增益控制命令及生成要发送到所述调谐器以控制所述调谐器的IF分量的增益水平的第二增益控制命令。
7. 根据权利要求1所述的装置，其中所述第一数字解调器包括：
共享信号处理路径，其包括第一选择器和第二可配置滤波器，所述第一选择器具有接收抽取的DVB线缆信号的第一输入端和接收抽取的DVB地面信号的第二输入端，其中所述抽取的DVB地面信号在第一滤波器中被滤波以执行邻信道干扰（ACI）滤波并在第二抽取器中被抽取，所述第二可配置滤波器依赖于所述第一选择器的选定输出执行ACI滤波或奈奎斯特滤波；
地面特定信号处理路径，其包括：
脉冲噪声校正器，接收所述第二可配置滤波器输出；
快速傅里叶变换（FFT）引擎，生成正交频分复用（OFDM）符号；
共同相位估计器（CPE），估计所述OFDM符号和延迟的OFDM符号之间的相位旋转；
线缆特定信号处理路径，其包括耦合到所述第一滤波器的定时检测器和耦合到所述定时检测器的定时环路滤波器。
8. 根据权利要求1所述的装置，其中所述传输流接口包括多个并行接口和多个串行接口。
9. 一种方法，包括：
在共享前端中接收第一和第二数字中频（IF）信号中选定的一个，并将所选定的数字IF信号转换为基带信号，所述第一IF信号为第一数字视频广播（DVB）标准，所述第二IF信号为第二DVB标准；
如果所述基带信号来自所述第一IF信号，则在第一数字解调器中根据所述第一DVB标准数字地解调所述基带信号；
如果所述基带信号来自所述第二IF信号，则在第二数字解调器中根据所述第二DVB标准数字地解调所述基带信号；
如果解调信号输出来自所述第一IF信号，则在第一均衡器中均衡输出自所述第一数字解调器的解调信号以获得第一均衡信号；
如果解调信号输出来自所述第二IF信号，则在第二均衡器中均衡输出自所述第二数字解调器的解调信号以获得第二均衡信号；
如果解调信号输出来自所述第一IF信号并且为第三DVB标准，则在第三均衡器中均衡输出自所述第一数字解调器的解调信号以获得第三均衡信号；
在共享前向纠错（FEC）电路中对所述第一、第二和第三均衡信号中选定的一个执行前向纠错，其中，所述共享FEC电路包括第一输入端口、第二输入端口及第三输入端口，所述第一输入端口在所述共享FEC电路的信号处理路径的开始位置处接收所述第一均衡信号，所述第二输入端口在所述开始位置下游的信号处理路径的第二位置处接收所述第二均衡信号，所述第三输入端口在所述第二位置下游的信号处理路径的第三位置处接收所述第三均衡信号；以及
从传输流接口接收和输出接收自所述共享FEC电路的、经FEC校正的信号，其中，至少所述共享前端，所述第一和第二数字解调器，所述第一、第二和第三均衡器及所述共享FEC电路被集成在单个半导体裸片上。
10. 根据权利要求9所述的方法，进一步包括在所述第二均衡信号是第四DVB标准时，在第二FEC电路中对所选定的第二均衡信号执行前向纠错。
11. 根据权利要求10所述的方法，其中所述第一DVB标准是DVB地面标准，所述第二DVB标准是第一DVB卫星标准，所述第三DVB标准是DVB线缆标准，并且所述第四DVB标准是第二DVB卫星标准。
12. 根据权利要求9所述的方法，进一步包括经由数字信号处理器（DSP）基于所接收的IF信号的类型来控制所述共享前端、所述第一和第二数字解调器、所述第一、第二和第三均衡器及所述共享FEC电路的操作。
13. 根据权利要求9所述的方法，进一步包括在自动增益控制（AGC）电路中接收所选定的IF信号，并生成要发送到调谐器以控制所述调谐器的射频（RF）分量的增益水平的第一增益控制命令及生成要发送到所述调谐器以控制所述调谐器的IF分量的增益水平的第二增益控制命令。
14. 根据权利要求13所述的方法，其中所述第一增益控制命令被编码为Δ-Σ编码的信号。
15. 一种系统，包括：
形成在第一半导体裸片上的第一调谐器，所述第一调谐器根据依赖于所接收的电视信号的数字视频广播（DVB）-地面标准和DVB-线缆标准之一接收并下变频电视信号；
形成在第二半导体裸片上的第二调谐器，所述第二调谐器根据DVB-卫星标准接收并下变频电视信号；以及
耦合到所述第一和第二调谐器并形成在第三半导体裸片上的多标准解调器，所述多标准解调器包括：接收来自所述第一调谐器的第一中频（IF）信号并将所述第一IF信号转换为第一数字IF信号的第一模数转换器（ADC）；接收来自所述第二调谐器的第二IF信号并将所述第二IF信号转换为第二数字IF信号的第二ADC；接收所述第一和第二数字IF信号中选定的一个并将所选定的数字IF信号转换为基带信号的共享前端；在所述基带信号来自所述第一IF信号的情况下根据所述DVB地面标准或所述DVB-线缆标准数字地解调所述基带信号的第一数字解调器；在所述基带信号来自所述第二IF信号的情况下根据所述DVB-卫星标准数字地解调所述基带信号的第二数字解调器；对输出自所述第一数字解调器的解调信号执行均衡以获得第一均衡信号的第一均衡器；对输出自所述第二数字解调器的解调信号执行均衡以获得第二均衡信号的第二均衡器；对输出自所述第一数字解调器的解调信号执行均衡以获得第三均衡信号的第三均衡器；对所述第一、第二和第三均衡信号中选定的一个执行前向纠错的共享前向纠错（FEC）电路，其中，所述共享FEC电路包括第一输入端口、第二输入端口及第三输入端口，所述第一输入端口在所述共享FEC电路的信号处理路径的开始位置处接收所述第一均衡信号，所述第二输入端口在所述开始位置下游的信号处理路径的第二位置处接收所述第二均衡信号，所述第三输入端口在所述第二位置下游的信号处理路径的第三位置处接收所述第三均衡信号。
16. 根据权利要求15所述的系统，其中所述系统包括机顶盒。
17. 根据权利要求15所述的系统，其中所述系统包括高清电视。
18. 根据权利要求15所述的系统，进一步包括第二FEC电路，以在所选定的第二均衡信号是第二DVB-卫星标准时，对所选定的第二均衡信号执行前向纠错，所述第二FEC电路包括低密度奇偶校检解码器。
19. 根据权利要求15所述的系统，进一步包括多标准数字电视接收机集成电路（IC），其包括所述第一和第二调谐器及所述多标准设备。
20. 根据权利要求15所述的系统，所述第一和第二ADC是用于DVB地面、DVB-线缆、及DVB-卫星接收的共享ADC。
CN2011100799947A 2010-03-31 2011-03-31 用于通过线缆、卫星和地面网络的电视信号广播的多标准数字解调器 Active CN102209216B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/751,022 2010-03-31
US12/751022 2010-03-31
US12/751,022 US8237869B2 (en) 2010-03-31 2010-03-31 Multi-standard digital demodulator for TV signals broadcast over cable, satellite and terrestrial networks

Publications (2)

Publication Number Publication Date
CN102209216A true CN102209216A (zh) 2011-10-05
CN102209216B CN102209216B (zh) 2013-10-30

Family

ID=44697854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011100799947A Active CN102209216B (zh) 2010-03-31 2011-03-31 用于通过线缆、卫星和地面网络的电视信号广播的多标准数字解调器

Country Status (3)

Country Link
US (1) US8237869B2 (zh)
CN (1) CN102209216B (zh)
DE (1) DE102011015743B4 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106125044A (zh) * 2016-06-30 2016-11-16 上海交通大学 基于梯度下降的离线定位方法
CN106941616A (zh) * 2017-02-23 2017-07-11 深圳国微技术有限公司 Cam卡及基于cam卡的组播及修复实现方法、cam卡装置
CN109314531A (zh) * 2016-06-14 2019-02-05 奥迪股份公司 具有无线调制解调器的机动车，无线调制解调器和用于交换通信数据的方法
CN109587422A (zh) * 2018-05-29 2019-04-05 深圳市鼎盛光电有限公司 一种解调全球数字电视信号的方法、装置及终端设备
CN110034370A (zh) * 2014-02-18 2019-07-19 日本电气株式会社 无线通信装置和方法
CN112804583A (zh) * 2020-12-30 2021-05-14 中科院计算技术研究所南京移动通信与计算创新研究院 基于dvb-s2标准的物理层信令码plsc解调方法

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8555131B2 (en) 2010-03-31 2013-10-08 Silicon Laboratories Inc. Techniques to control power consumption in an iterative decoder by control of node configurations
US8521460B2 (en) * 2010-09-28 2013-08-27 Tektronix, Inc. Multi-domain test and measurement instrument
KR101830375B1 (ko) * 2011-06-07 2018-02-21 한국전자통신연구원 지상파 신호와 모바일 신호 융합형 수신장치 및 방법
US8644370B2 (en) 2012-01-25 2014-02-04 Silicon Laboratories Providing slope values for a demapper
US9876595B2 (en) 2012-02-06 2018-01-23 Maxlinear, Inc. Method and system for a distributed receiver
CN103297368B (zh) * 2012-02-28 2016-07-06 电信科学技术研究院 接收信号的处理方法和装置
US8938015B2 (en) 2012-03-15 2015-01-20 Intel Corporation Orthogonal frequency division multiplex (OFDM) demodulator with improved cyclic ambiguity resolution
US8780277B2 (en) 2012-05-22 2014-07-15 Sony Corporation Television receiver, television controller circuitry and method
GB2502297A (en) * 2012-05-22 2013-11-27 Sony Corp Television receiver for suppressing signals on a frequency channel when TV signals are absent
JP5772724B2 (ja) * 2012-05-31 2015-09-02 ソニー株式会社 受信装置および受信方法、並びにプログラム
JP5772725B2 (ja) * 2012-05-31 2015-09-02 ソニー株式会社 受信装置および受信方法、並びにプログラム
US8959408B1 (en) * 2012-06-20 2015-02-17 Arris Enterprises, Inc. Forward error correction for communications systems
FR2992802B1 (fr) * 2012-06-27 2015-04-03 Thales Sa Dispositif emetteur-recepteur pour des systemes de transmission haut debit
US8959274B2 (en) 2012-09-06 2015-02-17 Silicon Laboratories Inc. Providing a serial download path to devices
JP6118616B2 (ja) * 2013-03-29 2017-04-19 富士通株式会社 受信機および同期補正方法
GB2514174B (en) * 2013-05-17 2015-12-02 Cambium Networks Ltd Improvements to adaptive modulation
GB2518476B (en) 2013-09-20 2015-11-04 Silicon Lab Inc Multi-chip modules having stacked television demodulators
US9258596B2 (en) * 2014-03-03 2016-02-09 Silicon Laboratories Inc. Demodulator and multi-chip module for a multi-mode receiver and method therefor
CN105491446B (zh) * 2014-09-18 2018-06-12 扬智科技股份有限公司 解扰方法及其解扰装置
US9420329B2 (en) 2014-10-21 2016-08-16 Bby Solutions, Inc. Multistream tuner stick device for receiving and streaming digital content
US9420214B2 (en) * 2014-10-21 2016-08-16 Bby Solutions, Inc. Television tuner device for processing digital audiovisual content
CN105429920B (zh) * 2015-10-28 2018-09-04 扬智科技股份有限公司 同频信道干扰的检测方法及其检测电路
US20170171604A1 (en) * 2015-12-15 2017-06-15 Le Holdings (Beijing) Co., Ltd. Digital television device, soc decoder chip, and decoder
TWI593238B (zh) * 2016-05-17 2017-07-21 晨星半導體股份有限公司 脈衝雜訊偵測電路與方法
US10033421B2 (en) * 2016-05-31 2018-07-24 Silicon Laboratories Inc. Multi-standard, multi-channel expandable TV/satellite receiver
TWI646795B (zh) * 2017-08-08 2019-01-01 晨星半導體股份有限公司 訊號處理裝置及相關的等化電路與訊號處理方法
CN109428678B (zh) * 2017-09-04 2021-12-03 扬智科技股份有限公司 物理层帧扰码参数搜索方法及电路
WO2021060410A1 (ja) * 2019-09-27 2021-04-01 株式会社ソシオネクスト 復調モジュール
US11563454B1 (en) * 2020-09-11 2023-01-24 Amazon Technologies, Inc. Selective time-interleaved analog-to-digital converter for out-of-band blocker mitigation
EP3982628A1 (en) 2020-10-08 2022-04-13 Vestel Elektronik Sanayi ve Ticaret A.S. User friendly tv signal processing unit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2619443Y (zh) * 2003-06-09 2004-06-02 深圳市佳创视讯技术有限公司 有线多媒体数据接收装置
US20050280742A1 (en) * 2000-12-15 2005-12-22 Jaffe Steven T HDTV chip with a single if strip for handling analog and digital reception
US20060158568A1 (en) * 2005-01-14 2006-07-20 Tarek Kaylani Single integrated high definition television (HDTV) chip for analog and digital reception
CN101155305A (zh) * 2006-09-28 2008-04-02 美国博通公司 一种用于处理多媒体数据的方法和系统

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216882A (ja) 1993-01-19 1994-08-05 Matsushita Electric Ind Co Ltd 誤り訂正送信装置及び受信装置
DE19504566A1 (de) 1995-02-11 1996-08-14 Philips Patentverwaltung Multistandard-Fernsehempfänger
US5666170A (en) * 1995-07-12 1997-09-09 Thomson Consumer Electronics, Inc. Apparatus for decoding video signals encoded in different formats
EP0819355B1 (en) 1996-02-05 2001-10-10 Koninklijke Philips Electronics N.V. Multi-standard signal reception
GB2343815B (en) * 1998-11-12 2003-10-22 Sony Uk Ltd Digital receiver
US6625234B1 (en) 1998-12-10 2003-09-23 Nortel Networks Limited Efficient implementations of proposed turbo code interleavers for third generation code division multiple access
AU745959B2 (en) 1999-04-02 2002-04-11 Huawei Technologies Co., Ltd. Interleaving / deinterleaving apparatus and method for a communication system
US7106388B2 (en) * 1999-12-15 2006-09-12 Broadcom Corporation Digital IF demodulator for video applications
JP3970764B2 (ja) * 2000-10-17 2007-09-05 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ マルチスタンダードチャンネル復号器
US6630964B2 (en) 2000-12-28 2003-10-07 Koninklijke Philips Electronics N.V. Multi-standard channel decoder for real-time digital broadcast reception
US7170849B1 (en) 2001-03-19 2007-01-30 Cisco Systems Wireless Networking (Australia) Pty Limited Interleaver, deinterleaver, interleaving method, and deinterleaving method for OFDM data
US7259799B2 (en) 2002-02-09 2007-08-21 Nxp B.V. AGC detector and method for AGC detecting
US6993702B2 (en) 2002-12-18 2006-01-31 Texas Instruments Incorporated Radix-N architecture for deinterleaver-depuncturer block
US7440392B2 (en) 2003-02-19 2008-10-21 Advanced Micro Devices, Inc. Wireless receiver deinterleaver having partitioned memory
EP1463255A1 (en) 2003-03-25 2004-09-29 Sony United Kingdom Limited Interleaver for mapping symbols on the carriers of an OFDM system
US7634028B2 (en) 2004-05-27 2009-12-15 Silicon Laboratories Inc. Selecting clock frequencies for baseband devices
US7265792B2 (en) 2004-07-01 2007-09-04 Xceive Corporation Television receiver for digital and analog television signals
EP1715589A1 (en) 2005-03-02 2006-10-25 STMicroelectronics N.V. LDPC decoder in particular for DVB-S2 LDCP code decoding
US7369835B2 (en) 2005-03-10 2008-05-06 Xceive Corporation Image rejection mixer providing precision image rejection
US20060222115A1 (en) 2005-03-30 2006-10-05 Silicon Laboratories, Inc. Television receiver with automatic gain control (AGC)
US7966505B2 (en) 2005-06-27 2011-06-21 Thomson Licensing Method and apparatus for power reduction in iterative decoders
JP2008544721A (ja) 2005-06-27 2008-12-04 トムソン ライセンシング 反復デコーダの電力削減のための方法及び装置
US7613981B2 (en) 2006-10-06 2009-11-03 Freescale Semiconductor, Inc. System and method for reducing power consumption in a low-density parity-check (LDPC) decoder
KR101356466B1 (ko) * 2007-02-16 2014-01-28 삼성전자주식회사 디지털 방송 처리장치 및 디지털 방송 처리방법
US8605224B2 (en) 2008-02-27 2013-12-10 Silicon Laboratories Inc. Digital interface for tuner-demodulator communications
US20100110305A1 (en) * 2008-11-06 2010-05-06 Softasic, Inc. Method and Apparatus for Processing Multiple Broadcasting Signal Standards in a Broadcasting Signal Receiver System
JP5445829B2 (ja) 2009-05-29 2014-03-19 ソニー株式会社 受信装置、受信方法、およびプログラム、並びに受信システム
US8433970B2 (en) * 2010-03-31 2013-04-30 Silicon Laboratories Inc. Techniques to control power consumption in an iterative decoder by control of node configurations
US8341486B2 (en) * 2010-03-31 2012-12-25 Silicon Laboratories Inc. Reducing power consumption in an iterative decoder

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050280742A1 (en) * 2000-12-15 2005-12-22 Jaffe Steven T HDTV chip with a single if strip for handling analog and digital reception
CN2619443Y (zh) * 2003-06-09 2004-06-02 深圳市佳创视讯技术有限公司 有线多媒体数据接收装置
US20060158568A1 (en) * 2005-01-14 2006-07-20 Tarek Kaylani Single integrated high definition television (HDTV) chip for analog and digital reception
CN101155305A (zh) * 2006-09-28 2008-04-02 美国博通公司 一种用于处理多媒体数据的方法和系统

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110034370A (zh) * 2014-02-18 2019-07-19 日本电气株式会社 无线通信装置和方法
US11522570B2 (en) 2014-02-18 2022-12-06 Nec Corporation Wireless communication apparatus and structure for mounting communication equipment
US11057071B2 (en) 2014-02-18 2021-07-06 Nec Corporation Wireless communication apparatus and structure for mounting communication equipment
US10911088B2 (en) 2014-02-18 2021-02-02 Nec Corporation Wireless communication apparatus and structure for mounting communication equipment
CN110034370B (zh) * 2014-02-18 2020-12-01 日本电气株式会社 无线通信装置和用于安装无线通信装置的方法
CN109314531B (zh) * 2016-06-14 2021-04-16 奥迪股份公司 具有无线调制解调器的机动车，无线调制解调器和用于交换通信数据的方法
CN109314531A (zh) * 2016-06-14 2019-02-05 奥迪股份公司 具有无线调制解调器的机动车，无线调制解调器和用于交换通信数据的方法
CN106125044A (zh) * 2016-06-30 2016-11-16 上海交通大学 基于梯度下降的离线定位方法
CN106125044B (zh) * 2016-06-30 2018-11-16 上海交通大学 基于梯度下降的离线定位方法
CN106941616B (zh) * 2017-02-23 2020-02-14 深圳国微技术有限公司 Cam卡及基于cam卡的组播及修复实现方法、cam卡装置
CN106941616A (zh) * 2017-02-23 2017-07-11 深圳国微技术有限公司 Cam卡及基于cam卡的组播及修复实现方法、cam卡装置
CN109587422A (zh) * 2018-05-29 2019-04-05 深圳市鼎盛光电有限公司 一种解调全球数字电视信号的方法、装置及终端设备
CN112804583A (zh) * 2020-12-30 2021-05-14 中科院计算技术研究所南京移动通信与计算创新研究院 基于dvb-s2标准的物理层信令码plsc解调方法
CN112804583B (zh) * 2020-12-30 2022-09-13 南京中科晶上通信技术有限公司 基于dvb-s2标准的物理层信令码plsc解调方法

Also Published As

Publication number Publication date
US20110242428A1 (en) 2011-10-06
CN102209216B (zh) 2013-10-30
US8237869B2 (en) 2012-08-07
DE102011015743A1 (de) 2011-10-20
DE102011015743B4 (de) 2015-10-15

Similar Documents

Publication Publication Date Title
CN102209216B (zh) 用于通过线缆、卫星和地面网络的电视信号广播的多标准数字解调器
US10439911B2 (en) Method and apparatus for spectrum monitoring
US5943369A (en) Timing recovery system for a digital signal processor
US6704372B2 (en) Digital implementation of multi-channel demodulators
US6888888B1 (en) Simultaneous tuning of multiple channels using intermediate frequency sub-sampling
US6760078B2 (en) Digital filtering of DTV I-F signal to avoid low-end boost of the baseband signal resulting from in-phase synchrodyne
Fechtel et al. Advanced receiver chip for terrestrial digital video broadcasting: architecture and performance
EP0793365A2 (en) Filter in a digital timing recovery system
Mandl et al. 0.35/spl mu/m CMOS COFDM receiver chip for terrestrial digital video broadcasting
US10681412B2 (en) Method and system for full spectrum capture sample rate adaptation
US8559563B2 (en) Pseudo tone-based symbol timing recovery and carrier tracking loop detectors for vestigial sideband receivers
Anikhindi et al. A commercial DVB-T demodulator chipset
Savvopoulos et al. Architecture and dsp implementation of a dvb-s2 baseband demodulator
EP0793364A2 (en) Oscillation network in a digital timing recovery system
Karam et al. Variable symbol-rate demodulators for cable and satellite TV broadcasting
Shen et al. A high performance QAM receiver for digital cable TV with integrated A/D and FEC decoder
Karam et al. Design and performance of a variable-rate QAM modem for digital cable television
KR100745382B1 (ko) 디지탈신호처리기용의타이밍복원회로망
KR100510699B1 (ko) Ｏｏｂ ｑｐｓｋ 수신기
Karam et al. Variable Symbol-Rate Modem Design for Cable and Satellite TV Broadcasting

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210831

Address after: Massachusetts, USA

Patentee after: Tiangong Solutions

Address before: American Texas

Patentee before: Silicon Laboratories Inc.