-
GEBIET DER ERFINDUNG
-
Die Erfindung bezieht sich auf eine elektronische Vorrichtung und auf ein Verfahren zur DC-DC-Wandlung.
-
HINTERGRUND
-
In einigen Anwendungen wird der Schaltknoten eines Aufwärtswandlers (DC-DC-Wandlers) zum Ansteuern einer zusätzlichen Ladungspumpe verwendet, die mit dem Schaltknoten gekoppelt ist. Eine solche Konfiguration ist in 1 gezeigt. Es gibt einen Leistungstransistor MOS, der Teil des DC-DC-Wandlers ist und in Übereinstimmung mit einem Aufwärtswandler-Regelungsschema geregelt wird. Ferner gibt es ein induktives Bauelement L, das zwischen eine Eingangsspannung VI (Eingangsspannung des DC-DC-Wandlers) und den Schaltknoten SW geschaltet ist. Die Ladungspumpe enthält grundsätzlich einen fliegenden Kondensator CFL und drei Dioden D1, D2 und D3 sowie zwei Pufferkondensatoren CBUF1 und CBUF2. Der Aufwärtswandlerausgang BOOSTOUT wird über die Diode D1 vom Schaltknoten SW gespeist. Diese Spannung ist mit dem Pufferkondensator CBUF1 gepuffert. Die Dioden D2 und D3 erzeugen zusammen mit dem fliegenden Kondensator CLF am Knoten CPOUT eine höhere Ausgangsspannung, die an dem anderen Pufferkondensator CBUF2 gepuffert ist. Dementsprechend ist die Ladungspumpe (grundsätzlich CFL, D2, D3 und CBUF2) zur Verwendung der Ausgangsspannung BOOSTOUT und der Spannung an dem Schaltanschlussstift SW des Aufwärtswandlers zum Verdoppeln der Aufwärtswandlerspannung am Knoten CPOUT konfiguriert. In einer Aufwärtswandlerkonfiguration mit einem Strombetriebsart-Regelmechanismus werden die Strominformationen üblicherweise während der Ein-Zeit des Leistungstransistors MOS, entweder bei dem Leistungstransistor MOS selbst oder bei einem Abtastwiderstand (nicht gezeigt), der mit dem Leistungstransistor in Reihe geschaltet ist, abgetastet. Eine Standard-Spitzenstrom-Regeltopologie ist in 2 gezeigt. Es gibt den MOSFET MOS auf der tiefen Seite des DC-DC-Aufwärtswandlers. Der Leistungstransistor MOS ist mit seinem Kanal zwischen den Schaltknoten SW und Masse geschaltet. Über den Spannungsabfall des Leistungstransistors MOS werden Strominformationen abgetastet. Dies wird durch den Abtastschalter SW1 ausgeführt, der zwischen den Schaltknoten SW und den negativen Eingang VS des Verstärkers A2 geschaltet ist. Der positive Eingang des Verstärkers A2 empfängt eine Spannung, die von der Ausgangsspannung VOUT des DC-DC-Wandlers abgeleitet ist. Mit dem Ausgangsknoten VOUT ist ein Widerstandsteiler R1, R2 gekoppelt. Die geteilte Spannung FB wird dem negativen Eingang des Verstärkers A1 zugeführt. Der positive Eingang empfängt eine Bezugsspannung VREF. Die Ausgabe des Verstärkers A1 wird als Spannung VE (Fehlerspannung) dem positiven Eingang des Verstärkers A2 zugeführt. Mit dem positiven Eingang VE des Verstärkers A2 ist außerdem eine Reihe eines Widerstands R3 und eines Kondensators C1 gekoppelt. Der Ausgang des Verstärkers A2 ist mit dem Rücksetzeingang R eines RS-Flipflops FF gekoppelt. Der Setzeingang S des RS-Flipflops empfängt ein oszillierendes Taktsignal vom Oszillator OSC. Der Ausgang des RS-Flipflops FF ist mit dem Steuer-Gate des Leistungs-MOSFET MOS gekoppelt. Wenn der Strom durch den Kanal des Transistors MOS einen bestimmten Spitzenwert erreicht, der durch die Ausgabe des Fehlerverstärkers A1 bestimmt ist, wird der Transistor MOS ausgeschaltet. Daraufhin wird der Leistungstransistor MOS entweder durch den Oszillator OSC oder durch einen Aus-Zeitgeber (nicht gezeigt) wieder eingeschaltet. Wenn eine Ladungspumpe mit dem Schaltanschlussstift SW verbunden ist, kann aber in den (in 1 gezeigten) fliegenden Kondensator CFL, der mit dem Leistungstransistor MOS des Aufwärtswandlers verbunden ist, ein zusätzlicher Strom indiziert werden. Dieser zusätzliche Strom kann die Strominformationen des Aufwärtswandlers stören und einen Einfluss auf den Tastverhältnis haben. Je kleiner der Tastverhältnis ist und je kleiner der Anstieg beim Knoten VS ist, desto mehr kann die Regelung wegen des zusätzlichen Stroms, der in den Leistungstransistor MOS indiziert wird, gestört werden. Dies kann sich nachteilig auf den Betrieb des Wandlers und der Ladungspumpe auswirken, oder je nach Last der Ladungspumpe und dem Tastverhältnis des Aufwärtswandlers können sogar der Wandler und die Ladungspumpe instabil werden.
-
ZUSAMMENFASSUNG
-
Es ist eine Aufgabe der Erfindung, eine elektronische Vorrichtung und ein Verfahren zur DC-DC-Wandlung zu schaffen, die einen stabilen Betrieb selbst dann ermöglichen, wenn mit dem Schaltknoten eines DC-DC-Wandlers eine Ladungspumpe gekoppelt ist und eine Strombetriebsartsteuerung verwendet wird.
-
In Übereinstimmung mit einem Aspekt der Erfindung wird eine elektronische Vorrichtung für die DC-DC-Wandlung geschaffen, die eine Rückkopplungsschleife umfasst, die mit einem induktiven Bauelement zum Messen eines Stroms über das induktive Bauelement gekoppelt ist. Der Strom über das induktive Bauelement wird mit einer Reihe eines Kondensators und eines Widerstands gemessen. Der Kondensator wird als Zusatzkondensator bezeichnet und der Widerstand wird als Zusatzwiderstand bezeichnet. Eine Reihe des Zusatzkondensators und des Zusatzwiderstands ist zu dem induktiven Bauelement parallel, d. h. zwischen den Eingangsknoten des DC-DC-Wandlers und den Schaltknoten des DC-DC-Wandlers, geschaltet. Mit beiden Seiten des Zusatzkondensators kann dann eine Transkonduktanzstufe gekoppelt sein. Genauer kann ein negativer Eingang der Transkonduktanzstufe mit einer ersten Seite des Zusatzkondensators gekoppelt sein und kann ein positiver Eingang der Transkonduktanzstufe mit einer zweiten Seite des Zusatzkondensators gekoppelt sein. Die zweite Seite kann dann der Knoten zwischen dem Zusatzkondensator und dem Zusatzwiderstand sein. Die erste Seite des Zusatzkondensators kann die Seite sein, die mit der Eingangsspannung gekoppelt ist. Darüber hinaus kann es einen Rampenwiderstand geben, der mit dem Ausgang der Transkonduktanzstufe gekoppelt ist. Die Transkonduktanzstufe ist so konfiguriert, dass sie einen Strom in Abhängigkeit von dem Spannungsabfall über den Zusatzkondensator erzeugt. Der Strom wird dem Rampenwiderstand zugeführt. Der Spannungsabfall über den Rampenwiderstand kann einem Komparator zugeführt werden, der den Spannungsabfall mit einer Bezugsspannung vergleicht, die durch einen Fehlerverstärker erzeugt wird. Der Ausgang des Komparators ist mit einer Gate-Ansteuerstufe zum Ansteuern eines Leistungs-MOSFET des Aufwärtswandlers gekoppelt. Der Leistungs-MOSFET kann zwischen einen Schaltknoten und Masse geschaltet sein.
-
Die Konfiguration beseitigt das Problem der Instabilität, wenn eine Ladungspumpe mit dem Schaltknoten eines DC-DC-Wandlers gekoppelt ist. Die Strominformationen werden von dem induktiven Bauelement über einen Zusatzwiderstand und einen Zusatzkondensator entnommen, die zu dem induktiven Bauelement parallel geschaltet sind. Mit anderen Worten, die Transkonduktanzstufe kann mit einem Stromspiegel realisiert werden, bei dem die Gate-Source-Spannung des Ausgangsspiegeltransistors mit einem Source-Folger moduliert wird. Das Gate des Source-Folgers ist mit dem Zusatzkondensator verbunden. Der Stromspiegel kann ein PMOS-Stromspiegel sein. Die erste Seite des Stromspiegels kann der diodengekoppelte Transistor sein. Die zweite Seite kann der Ausgangstransistor des Stromspiegels sein.
-
Die Vorteile der Topologie der Transkonduktanzstufe in Übereinstimmung mit Aspekten der Erfindung sind geringe Größe, geringe Komplexität und hohe Geschwindigkeit. Darüber hinaus liefert sie automatisch einen Gleichstrom für den Rampenwiderstand, der einen gut definierten Arbeitspunkt herstellt.
-
In einem weiteren Aspekt der Erfindung kann die elektronische Vorrichtung ferner einen Fehlerverstärker, einen Kompensationskondensator und einen Kompensationswiderstand umfassen, die Teil der Spannungsregelschleife des DC-DC-Wandlers sind. Es kann dann einen Schalter geben. Der Kompensationskondensator und der Kompensationswiderstand können mit dem Ausgangsknoten des Fehlerverstärkers, der mit einem zweiten Eingang des Komparators gekoppelt sein kann, in Reihe geschaltet sein. Der Schalter kann so konfiguriert sein, dass er die Rampenspannung während des Starts des DC-DC-Wandlers wahlweise dem Knoten zwischen dem Kompensationskondensator und dem Kompensationswiderstand zuführt. Dies stellt eine sichere und problemlose Startprozedur mit niedrigen Einschaltströmen sicher.
-
Außerdem schafft die Erfindung ein Verfahren zum Ausführen einer DC-DC-Wandlung. Dementsprechend wird ein Spannungsabfall über eine Zusatzkapazität gemessen. Die Zusatzkapazität ist mit einem Zusatzwiderstand in Reihe geschaltet und die Reihe der Zusatzkapazität und des Zusatzwiderstands ist zu einem für die DC-DC-Wandlung verwendeten induktiven Bauelement parallel geschaltet. Es wird ein Strom erzeugt, der von dem Spannungsabfall über den Zusatzkondensator abhängt. Der Strom kann einem Rampenwiderstand zugeführt werden. Der Spannungsabfall über den Rampenwiderstand kann dann mit einer Bezugsspannung verglichen werden, die eine Ausgangsspannung der DC-DC-Wandlung angibt. Das Vergleichsergebnis kann dann zum Schalten eines Leistungstransistors verwendet werden, der für die DC-DC-Wandlung verwendet wird. Um den Strom zu erzeugen, der dem Rampenwiderstand zugeführt wird, kann ein Strom gespiegelt werden und der Wert des gespiegelten Stroms durch Source-Folger gesteuert werden, die mit dem Zusatzkondensator gekoppelt sind. Der Strom kann dann einen konstanten Wert und einen variablen Wert, der proportional zu dem Spannungsabfall über dem Zusatzkondensator sein kann, haben.
-
KURZBESCHREIBUNG DER ZEICHNUNGEN
-
Weitere Aspekte der Erfindung gehen aus der folgenden Beschreibung bevorzugter Ausführungsformen der Erfindung mit Bezug auf die beigefügten Zeichnungen hervor, in denen:
-
1 einen vereinfachten Stromlaufplan einer Ladungspumpe zeigt, die mit einem Ausgang eines DC-DC-Wandlers in Übereinstimmung mit dem Stand der Technik gekoppelt ist,
-
2 einen vereinfachten Stromlaufplan in der Standard-Strombetriebsart-Regelschleife eines DC-DC-Wandlers zeigt,
-
3 einen vereinfachten Stromlaufplan einer Ausführungsform der Erfindung zeigt,
-
4 einen vereinfachten Stromlaufplan einer weiteren Ausführungsform der Erfindung zeigt,
-
5 einen vereinfachten Stromlaufplan einer weiteren Ausführungsform der Erfindung zeigt,
-
6 einen vereinfachten Stromlaufplan eines Aspekts der Erfindung zeigt,
-
7 einen vereinfachten Stromlaufplan einer Transkonduktanzstufe in Übereinstimmung mit Aspekten der Erfindung zeigt,
-
8 ein Diagramm zeigt, das das Verhalten der Signale VRAMP und der Fehlerverstärkerausgabe in der PWM-Betriebsart darstellt,
-
9 ein Diagramm zeigt, das den Betrieb des DC-DC-Wandlers mit sehr kleinen Lasten in einer Energiesparbetriebsart darstellt,
-
10 eine Frequenz-Ausgangsspannungs-Kennlinie zeigt, und
-
11 die Eingangssignale des Modulators für hohen und niedrigen Tastverhältnis zeigt.
-
AUSFÜHRLICHE BESCHREIBUNG VON AUSFÜHRUNGSFORMEN
-
3 zeigt einen vereinfachten Stromlaufplan einer Ausführungsform der Erfindung. Es gibt eine elektronische Vorrichtung 1 für die DC-DC-Wandlung, d. h. z. B. einen Aufwärtswandler. Es gibt einen Leistungs-MOSFET MOS (in diesem Fall ein NMOS-Transistor), der mit seinem Kanal zwischen den Schaltknoten SW und Masse geschaltet ist. Der DC-DC-Wandler empfängt beim Knoten VIN die Eingangsspannung. In Übereinstimmung mit einer Standard-Aufwärtswandlertopologie ist zwischen den Eingangsknoten VIN und den Schaltknoten SW das induktive Bauelement L geschaltet. Parallel zu dem induktiven Bauelement L gibt es eine Reihe eines Zusatzkondensators CAUX und eines Zusatzwiderstands RAUX. Eine erste Seite des Zusatzkondensators CAUX ist mit dem Eingangsknoten VIN gekoppelt. Eine zweite Seite des Zusatzkondensators CAUX ist mit einer ersten Seite des Zusatzwiderstands RAUX gekoppelt. Eine zweite Seite des Zusatzwiderstands RAUX ist mit dem Schaltknoten SW gekoppelt. Der Schaltknoten SW ist mit einer Anode der Diode D gekoppelt, die mit einer Katode mit einem Pufferkondensator CBUF gekoppelt ist. Die Ausgangsspannung VOUT wird bei dem Knoten zwischen CBUF und der Katode der Diode D erzeugt. Die elektronische Vorrichtung kann eine integrierte Schaltung sein. Das induktive Bauelement L und die Diode D brauchen nicht auf der elektronischen Vorrichtung 1 integriert zu sein.
-
Ferner gibt es eine Transkonduktanzstufe GS. Die Transkonduktanzstufe hat einen negativen Eingang und einen positiven Eingang. Der negative Eingang ist mit der ersten Seite des Zusatzkondensators CAUX gekoppelt und der positive Eingang ist mit der zweiten Seite des Zusatzkondensators CAUX gekoppelt. Der Ausgang der Transkonduktanzstufe GS ist mit einem Rampenwiderstand RRAMP gekoppelt. Der durch die Transkonduktanzstufe GS erzeugte Strom wird somit dem Rampenwiderstand RRAMP zugeführt, um über den Widerstand RRAMP einen Spannungsabfall VRAMP zu erzeugen. Die andere Seite des Widerstands RRAMP ist mit Masse gekoppelt.
-
Die Rampenspannung VRAMP wird einem Komparator COMP zugeführt. Der Komparator COMP kann eine Hysterese besitzen. Die andere Seite des Komparators COMP empfängt eine Spannung, die von der Ausgangsspannung VOUT des DC-DC-Wandlers abgeleitet wird. Es gibt einen Widerstandsteiler R1, R2. Die Spannung zwischen den Reihen der Widerstände R1 und R2 ist die Rückkopplungsspannung FB, die dem positiven Eingang eines Fehlerverstärkers A1 zugeführt wird. Der negative Eingang des Fehlerverstärkers A1 empfängt eine Bezugsspannung VREF. Die Ausgabe des Fehlerverstärkers A1 wird dem anderen Eingang des Komparators COMP zugeführt. Ferner gibt es eine Reihe eines Widerstands R3 und eines Kondensators C1, die mit dem Ausgang des Fehlerverstärkers A1 gekoppelt ist. R3 und C1 dienen zum Kompensieren der Spann ungsregelschleife.
-
Die Ausgabe des Komparators COMP wird einer Gate-Ansteuerstufe GD zugeführt. Die Ausgabe der Gate-Ansteuerstufe wird als Signal GATE dem Steuer-Gate des Leistungs-MOSFET MOS zugeführt. Während des Betriebs ist der Mittelwert der Spannung beim Schaltknoten SW gleich der Eingangsspannung VIN. Somit ist die durchschnittliche Spannung über den Zusatzkondensator CAUX null. Der Zusatzkondensator wird über den Zusatzwiderstand RAUX geladen und entladen. Da der Spannungsabfall über den Zusatzwiderstand gleich dem Spannungsabfall über das induktive Bauelement L ist, sind die Spannungswelligkeit und die Spannungsanstiege über den Zusatzkondensator CAUX proportional zu dem Strom IL des induktiven Bauelements. Die Transkonduktanzstufe GS und der Rampenwiderstand RRAMP dienen dazu, die bei dem Zusatzkondensator CAUX vorhandenen Informationen über den Strom des induktiven Bauelements in eine Massebezugsspannung VRAMP umzuwandeln. Da der negative Eingang der Transkonduktanzstufe mit VIN gekoppelt ist, ist dann die Rampenspannung VRAMP umgekehrt proportional zu dem Strom IL des induktiven Bauelements. Somit verursacht ein zunehmender Strom IL des induktiven Bauelements einen Spannungsabfall VRAMP bei dem Widerstand RRAMP.
-
Um die Schaltung zu einem Arbeitspunkt zu verschieben, bei dem der Fehlerverstärker A1 und der Komparator COMP sicher arbeiten können, kann in den Rampenwiderstand RRAMP ein zusätzlicher Gleichstrom eingespeist werden.
-
Der Komparator COMP kann eine Hysterese besitzen. Der Komparator ist zum Vergleichen der Rampenspannung VRAMP über den Rampenwiderstand RRAMP mit dem Ausgangssignal des Fehlerverstärkers A1 konfiguriert. Da die Rampenspannung VRAMP proportional (d. h. in diesem Fall umgekehrt proportional) zu dem Strom IL des induktiven Bauelements ist, ist das resultierende Tastverhältnis immer richtig. Das RC-Netz RAUX, CAUX tastet die Gleichstromkomponenten (alternierenden Komponenten) des Stroms IL des induktiven Bauelements ab. Somit regelt der Fehlerverstärker A1 nur den Gleichstromteil des Stroms IL des induktiven Bauelements. Falls die Ausgangsspannung VOUT abfällt, ist mehr Strom erforderlich und fällt die Ausgabe des Fehlerverstärkers A1 ab, bis die Ausgangsspannung zur normalen Regelung zurückkehrt.
-
Der positive Eingang des Fehlerverstärkers A1 empfängt das von dem Widerstandsteiler R1, R2 von der Ausgangsspannung VOUT abgeleitete Rückkopplungssignal FB. Falls die Eingänge der Transkonduktanzstufe GS vertauscht würden, müssten die Eingänge des Fehlerverstärkers A1 ebenfalls vertauscht werden. Die Transkonduktanzstufe GS ist in 7 genauer gezeigt.
-
4 zeigt einen vereinfachten Stromlaufplan einer weiteren Ausführungsform der Erfindung. Die elektronische Vorrichtung 1 für die DC-DC-Wandlung aus 3 ist etwas angepasst. Die meisten Teile sind ähnlich den in 3 gezeigten, wobei angenommen ist, dass Teile mit demselben Bezugszeichen eine ähnliche Funktion besitzen. Allerdings gibt es anstelle der Diode D einen Leistungstransistor PMOS. Der Transistor auf der tiefen Seite ist nun als NMOS bezeichnet. Der Transistor PMOS wird durch das Signal PGATE angesteuert und der Transistor NMOS wird durch das Signal NGATE angesteuert. Beide Signale werden durch den torgesteuerten Treiber GD erzeugt. Ferner gibt es eine Strombegrenzungsstufe CLIM. Diese Stufe CLIM ist zum Abtasten des Stroms über den Transistor PMOS konfiguriert, der der dem Knoten VOUT zugeführte Strom ist. Falls der Strom einen Grenzwert übersteigt, stellt die Strombegrenzungsstufe sicher, dass der Strom abgeschaltet wird. Die Strombegrenzungsfunktion kann ebenfalls in dem NMOS-Leistungstransistor realisiert werden. Allerdings besitzt die Realisierung in dem PMOS-Transistor je nach der spezifischen Anwendung den Vorteil, dass der Strom des induktiven Bauelements während des Starts besser geregelt wird.
-
Die Regelschleife dieser Aufwärtswandlertopologie kombiniert die Vorteile der Spannungs- und der Strombetriebsart. Einerseits ist die Kompensation der Schleife so einfach wie in Strombetriebsartsystemen. Andererseits erfordert die Topologie kein Abtastnetz, wie es in Standard-Strombetriebsartsystemen erforderlich ist. Dies schafft mehrere Vorteile für diese Topologie, die Spannungsbetriebsartwandler haben. So ermöglicht es, eine extern verbundene Ladungspumpe von dem SW-Anschlussstift ohne Stabilitätsprobleme anzusteuern. Da keine Sperrzeit für die Stromabtastung notwendig ist, kann der Wandler mit kleineren Ein-Zeiten als andere Wandler laufen. Nochmals weiter ist keine Anstiegskompensation erforderlich.
-
In einem Aspekt der Erfindung besitzt der Komparator COMP eine Hysterese. Die Hysterese ist üblicherweise festgesetzt. In Übereinstimmung mit diesem Aspekt der Erfindung kann der Komparator vorteilhaft eine einstellbare Hysterese besitzen. Die Schaltfrequenz des DC-DC-Wandlers kann sich bei einer Änderung des Tastverhältniss erheblich ändern und auf sehr niedrige Frequenzen fallen, was in vielen Anwendungen nicht erwünscht ist. Um diesen Abfall zu vermeiden, wird die Hysterese des Hauptkomparators COMP für höhere Eingangsspannungen vermindert. Die ideale Hysterese für einen Betrieb bei konstanter Frequenz wäre: VHYSTIDEAL = VOUT – VIN / VOUT·f VIN·GMAUX·RRAMP / RAUX·CAUX (1) wobei VHYSTIDEAL die ideale Hysterese ist, VOUT die Ausgangsspannung ist, VIN die Eingangsspannung des DC-DC-Wandlers ist, RRAMP der Rampenwiderstand ist, RAUX und CAUX die Zusatzkapazität und der Zusatzwiderstand sind, f die Schaltfrequenz des DC-DC-Wandlers ist und GMAUX die Verstärkung/Transkonduktanz der Transkonduktanzstufe GS ist.
-
Die ideale Hysterese VHYSTIDEAL wird durch einen gm-Verstärker genähert, der die Eingangsspannung mit einer Bezugsspannung VREF3 vergleicht. VREF3 kann in einer Ausführungsform z. B. 3,7 V sein. Der gm-Verstärker A3 ist so konfiguriert, dass er die Hysterese des Hauptkomparators COMP für Werte von VIN größer als 3,7 V vermindert.
-
5 zeigt einem vereinfachten Stromlaufplan eines Aspekts der Erfindung. Grundsätzlich ist die Schaltung ähnlich der Schaltung aus 4. Allerdings besitzt die in 5 gezeigte Schaltung einen spezifischen Startmechanismus. Ein Hauptproblem dieser Art von DC-DC-Wandlern ist der hohe Einschaltstrom während des Starts. Für den Start ist es wichtig, dass die Ausgangsspannung VOUT auf gesteuerte Weise steigt und dass der Einschaltstrom begrenzt wird. Außerdem ist es entscheidend, den Übergang vom Start zur Regelung mit minimalem Überschwingen und ohne Stromspitzen auszuführen. Diese Probleme werden durch den Schalter SW1 gelöst. Der Schalter SW1 ist zwischen den Knoten VRAMP und den Knoten zwischen R3 und C1 geschaltet. Der Schalter ist zum Verbinden der zwei Ausgänge des Komparators COMP über den Widerstand R3 konfiguriert. C1 wird auf VRAMP geladen. Eine Seite von R3 ist mit dem Ausgang A1OUT des Verstärkers A1 und die andere Seite mit dem Schalter SW1 verbunden. Die andere Seite des Schalters SW1 ist mit VRAMP gekoppelt. A1OUT ist dann gleich VRAMP.
-
Solange die Ausgangsspannung VOUT zu niedrig ist, ist das System ungeregelt. Die Ausgabe A1OUT des Fehlerverstärkers wird dann auf Masse gezogen und der Hauptkomparator COMP versucht, den Leistungstransistor NMOS ständig einzuschalten. Während dieser Zeit arbeitet die Vorrichtung in einer Betriebsart mit konstanter Ein-Zeit (~200-ns-Betriebsart). In der Anwendung sind die durch die Ein-Zeit erzeugten Spitzenströme etwa 200 mA.
-
Für Ausgangsspannungen VOUT kleiner als 1,2 V funktioniert der Stromgrenzwert des PMOS nicht richtig und wird gesperrt. Um zu vermeiden, dass der Strom des induktiven Bauelements zu hoch wird, wird die Frequenz des Betriebs bei konstanter Ein-Zeit auf 500 kHz festgesetzt. Diese Frequenz stellt sicher, dass der Strom IL über das induktive Bauelement auf null fallen kann und dass der Wandler im Dauerbetrieb arbeiten kann.
-
Wenn die Ausgangsspannung VOUT den Schwellenwert von 1,2 V überschritten hat, wird der Stromgrenzwert des Leistungstransistors PMOS aktiviert und auf 200 mA eingestellt, um den Einschaltstrom während des Starts zu begrenzen. Der PMOS-Stromgrenzwert ist ein Talstrom. Das heißt, der PMOS-Transistor bleibt eingeschaltet, bis der Strom IL des induktiven Bauelements unter diesen Schwellenstrom gefallen ist. Nachdem dieser PMOS ausgeschaltet ist und der NMOS mit einer konstanten Ein-Zeit wieder eingeschaltet ist, hat der Strom des induktiven Bauelements dann einen Spitze-Spitze-Strom von 200 mA mit einem Talstromgrenzwert von 200 mA.
-
Wenn die Ausgangsspannung über die Eingangsspannung steigt, beginnt der Leistungstransistor PMOS den normalen Betrieb als synchroner Gleichrichter mit einem Betrieb mit vermindertem Stromgrenzwert und einer konstanten Ein-Zeit.
-
Um das Überschwingen der Ausgangsspannung beim Start zu minimieren und einen stetigen Übergang zur Regelung zu erhalten, wird der Kompensationskondensator am Ausgang des Fehlerverstärkers auf die Endbetriebsspannung vorgeladen. Der Schalter wird für die gesamte Startphase geschlossen und C1 in Übereinstimmung mit dem Zielarbeitspunkt vorgeladen. Wenn der Wandler in der Regelung ist, ist dieser Arbeitspunkt gleich dem Endarbeitspunkt. Während des Starts wird die Ausgabe des Fehlerverstärkers A1 auf Masse gezogen, wobei die Ausgabe von A1 umso näher zu der Spannung von C1 ist, je näher die Ausgangsspannung an die Endspannung kommt. Somit wird der Übergang vor der offenen Schleife zur Regelung automatisch geglättet.
-
Nachdem die Ausgangsspannung VOUT nahe der Zielspannung ist, beginnt der Hauptkomparator COMP zu schalten und übernimmt automatisch die Regelung. Das erste Schalten des Hauptkomparators COMP sperrt auch die Startvorspannung des Kompensationskondensators C1. Wenn der Hauptkomparator COMP die Regelung übernimmt, treten keine Stromspitzen oder andere nicht monotone Bedingungen auf.
-
6 zeigt einen vereinfachten Stromlaufplan, der sich auf die Konfiguration des in 4 und 5 gezeigten PMOS-Transistors bezieht. Der PMOS-Leistungstransistor kann über einen zusätzlichen Substrattransistor TBG in Übereinstimmung mit der Betriebsart konfiguriert werden. Wenn der DC-DC-Wandler deaktiviert wird, müssen der Eingang und der Ausgang voneinander getrennt werden. Von dem Eingang VIN (beim Knoten SW) zu dem Ausgang VOUT oder in der anderen Richtung sollte kein Strom fließen. Somit werden das Gate des PMOS-Leistungstransistors und der Substratschalter TBG an die Maximalspannung (VMAX) der Eingangs- und der Ausgangsspannung gebunden. Dies stellt sicher, dass unabhängig davon, welche Spannung (die Spannung bei SW oder bei VOUT) höher ist, keiner der zwei PMOS-Transistoren PMOS und TBG eingeschaltet wird und dass außerdem die Substratdioden DBG1 und DBG2 in keiner Richtung Strom leiten.
-
Wenn die Ausgangsspannung VOUT während des Starts niedriger als die Eingangsspannung VIN (die Spannung bei SW) ist, bleiben die Gate-Spannungen PGATE und CBG der zwei Transistoren PMOS bzw. TBG auf demselben Spannungspegel wie in dem gesperrten Zustand. Der NMOS-Leistungstransistor wird dann mit einer konstanten Ein-Zeit geschaltet und während der Aus-Phase wird VOUT vom Knoten SW Strom zugeführt. Die Spannung bei SW beginnt auf VIN + VTP zu steigen, bis der PMOS-Leistungstransistor leitet. VTP ist die Schwellenspannung des PMOS-Leistungstransistors. Der Leistungstransistor PMOS wirkt wie eine Gleichrichterdiode mit einem hohen Spannungsabfall (VIN + VTP – VOUT). Das Substrat des Leistungstransistors PMOS wird über die Substratdiode DBG1 auf die Spannung VIN + VTP – Vbe geladen, wobei sich Vbe auf den Spannungsabfall über die Substratdiode DBG1 bezieht. Während dieses Betriebstyps fließt der gesamte Strom über den MOS-Kanal des Leistungstransistors PMOS und kein Strom über das Substrat. Der Transistor leitet nur dann Strom, wenn durch den Leistungstransistor NMOS ein Strom in dem induktiven Bauelement L aufgebaut wird und die Spannung bei SW wesentlich über VIN steigt. Dies ermöglicht einen gesteuerten Start mit begrenztem Strom.
-
Wenn im normalen Betrieb VOUT > VIN ist, wird der Substratschalter geschlossen (das Gate auf Masse gezogen, d. h. das Signal CBG auf Masse gezogen) und der Leistungstransistor PMOS als synchroner Gleichrichter ein- und ausgeschaltet.
-
Um das Überschwingen der Ausgangsspannung beim Start zu minieren und einen stetigen Übergang in die Regelung zu erhalten, wird der Kompensationskondensator am Ausgang des Fehlerverstärkers auf die Endbetriebsspannung vorgeladen. Die Konfiguration ist in 4 gezeigt.
-
Wegen der Art und Weise, in der der Tastverhältnis erzeugt wird, und wenn der PMOS wie in 6 gezeigt implementiert ist, kann der Wandler auch zum Erzeugen kleinerer Ausgangsspannungen als Eingangsspannungen verwendet werden.
-
7 zeigt einen vereinfachten Stromlaufplan einer Transkonduktanzstufe GS in Übereinstimmung mit Aspekten der Erfindung. Es gibt eine Stromquelle ICI, die mit dem Drain und mit dem Gate eines Transistors M3 gekoppelt ist. Der Transistor M3 ist ein PMOS-Transistor. Der Transistor M3 ist mit einem weiteren Transistor M4 (ebenfalls einem PMOS-Transistor) gekoppelt. Die Transistoren M3 und M4 bilden einen PMOS-Stromspiegel. Die Source des Transistors M3 ist mit der Source des Transistors M1 gekoppelt. Der Transistor M1 ist ein NMOS-Transistor. Das Gate des Transistors M1 ist mit dem Knoten VIN gekoppelt. Der Knoten VIN ist der Eingangsknoten des DC-DC-Wandlers, der die Eingangsspannung empfängt. Der Drain des Transistors M1 ist ebenfalls mit VIN gekoppelt. Es gibt den Zusatzkondensator CAUX, der mit einer Seite mit VIN und mit der anderen Seite mit RAUX und mit dem Gate des Transistors M2 gekoppelt ist. Der Drain des Transistors M2 ist mit dem Drain des Transistors M1 gekoppelt. Dementsprechend ist der Drain des Transistors M2 ebenfalls mit dem Knoten VIN gekoppelt. Die Source des Transistors M2 ist mit der Source des Transistors M4 gekoppelt. Der Drain des Transistors M4 ist mit dem Rampenwiderstand RRAMP gekoppelt. Der Zusatzwiderstand RAUX ist mit einer Seite mit dem Gate des Transistors M2 und mit einer Seite des Zusatzkondensators CAUX und mit der anderen Seite mit dem Schaltknoten SW gekoppelt. Dementsprechend gibt es einen Stromspiegel (PMOS-Stromspiegel) M3, M4. Darüber hinaus gibt es zwei Source-Folger M1 und M2. Die Gate-Source-Spannung des Ausgangstransistors M4 des Stromspiegels M3, M4 wird durch die Source-Folger M1, M2 moduliert. Das Gate des Source-Folgers M2 ist mit dem Zusatzkondensator CAUX gekoppelt. Die Transkonduktanzstufe GS ist sehr klein, hat eine hohe Geschwindigkeit und stellt automatisch den Gleichstrom bereit, der zur Sicherstellung eines sicheren Arbeitspunkts für den in 3, 4 und 5 gezeigten Fehlerverstärker A1 erforderlich ist.
-
8 zeigt VRAMP und A1OUT für die in 3 gezeigte Ausführungsform im normalen Betrieb. Im normalen Pulsbreitenmodulationsbetrieb (PWM-Betrieb) wechselt der Schaltanschlussstift SW zwischen Masse und VOUT plus der Diodenspannung. Die Spannungsrampe bei dem Rampenwiderstand RRAMP bewegt sich dann mit dem entsprechenden Tastverhältnis um die Fehlerverstärkerausgangsspannung ±1/2 VHYST.
-
Falls der DC-DC-Wandler in die Betriebsart mit diskontinuierlicher Leitung eintritt, bleibt die Rampenspannung VRAMP flach, während sich die Spannung bei dem Schaltknoten SW VIN annähert und dort verbleibt. Die Rampe bei dem Widerstand RRAMP erreicht dann nicht den oberen Grenzwert der Fehlerverstärkerausgangsspannung 1/2 VHYST, wobei der Leistungstransistor MOS dann nicht mehr eingeschaltet wird. Der DC-DC-Wandler bleibt in diesem Zustand, bis die Fehlerverstärkerausgangsspannung wieder unter den Schwellenwert fällt. Der Übergang von der Dauerbetriebsart in die diskontinuierliche Betriebsart wird auch als ein Übergang von der PWM-Betriebsart in die Pulsfrequenzbetriebsart (PFM-Betriebsart) bezeichnet. Falls als Gleichrichterelement eine Diode verwendet wird, findet der Übergang automatisch statt.
-
9 veranschaulicht den Betrieb in der Pulsfrequenzbetriebsart (PFM-Betrieb) für die Ausführungsform aus 3. Diese Situation bezieht sich auf eine Konfiguration, in der der DC-DC-Wandler nur eine sehr kleine oder keine Last besitzt. Falls es am Ausgang des DC-DC-Wandlers keine erhebliche Last gibt, schaltet der DC-DC-Wandler nur sehr wenige Male. Der Betrieb ist dann am Grenzwert zur Betriebsart mit diskontinuierlicher Leitung. Da der Arbeitspunkt innerhalb einiger mV um die Ausgabe A1OUT des Fehlerverstärkers liegt, falls die Vorrichtung in die PFM eintritt, ist die Welligkeit der Ausgabe VOUT des Wandlers in dieser Betriebsart sehr niedrig. Dies ist der Grund, weshalb ein Lastübergangsvorgang in der PFM-Betriebsart sehr schnell ausgeregelt wird. Ein weiterer Vorteil ist, dass die Vorrichtung in keine Sonderbetriebsart überzugehen braucht und dass keine zusätzlichen Schaltungen oder Logikgatter notwendig sind. Um die PFM-Betriebsart zu vermeiden, kann ein zusätzlicher synchroner Gleichrichter hinzugefügt werden, der ermöglicht, dass der Strom zurückfließt. Die Impedanz dieses Gleichrichters oder Schalters kann verhältnismäßig hoch sein, da er nur den halben Welligkeitsstrom des induktiven Bauelements zu leiten braucht.
-
Die Schaltfrequenz des Wandlers ist durch die konstante Hysterese und durch den Spannungsanstieg über den Zusatzkondensator CAUX gegeben. Zur Berechnung der Frequenz wird die Ein-Zeit des Aufwärtswandlers untersucht. Die Verzögerung des Komparators wird vernachlässigt. Die Ein-Zeit kann dann berechnet werden als: TON = RAUX·CAUX·VHYST / VIN·GMAUX·RAUXRAMP (2)
-
Der Tastverhältnis d des Aufwärtswandlers ist dann gegeben als d = TON·f = VOUT + VD – VIN / VOUT + VD(3)
-
VD ist der Spannungsabfall über die externe Gleichrichterdiode D (3). Die Frequenz kann dann berechnet werden als f = 1 / TON· VOUT + VD – VIN / VOUT + VD (4)
-
Die resultierende Frequenz f ändert sich mit dem Tastverhältnis d des Wandlers. Je kleiner der Tastverhältnis d ist, desto höher ist die Frequenz f. 10 zeigt die Beziehung zwischen der resultierenden Frequenz f in Abhängigkeit von der Ausgangsspannung VOUT. Dort liegt die Ausgangsspannung VOUT zwischen 0 und 20 V. Die Frequenz liegt im Bereich von etwa 5·105 bis 2·106 Hz. Die zwei Kurven beziehen sich auf eine Eingangsspannung von 5 V (durchgezogene Linie) und auf eine Eingangsspannung VIN von 10 V (Strichlinie).
-
Der Spitze-Spitze-Strom des Wandlers kann ebenfalls bestimmt werden. Während einer Ein-Zeit ist die Spannung über das induktive Bauelement L VIN. Das heißt, es ist IPP = TON· VIN / L = RAUX·CAUX·VHYST / L·GMAUX·RRAMP (5)
-
Die Spitze-Spitze-Stromwelligkeit IPP ist ebenfalls konstant und unabhängig von der Eingangsspannung VIN und von der Ausgangsspannung VOUT.
-
11 zeigt ein Diagramm, das die Eingangssignale des DC-DC-Wandlers für hohe und niedrige Tastverhältniswerte veranschaulicht. Das obere Diagramm bezieht sich auf ein hohes Tastverhältniswert und das untere Diagramm auf ein niedriges Tastverhältniswert. Dementsprechend nimmt die Spannung VRAMP in dem oberen Diagramm langsam zu und mit einem scharfen Abfall ab, während die Zunahme in dem unteren Diagramm steil und die Abnahme recht langsam ist. Durch Mittelung der Eingangssignale über eine Zeitdauer kann die Verstärkung bestimmt werden. Der Durchschnitt der zusätzlichen Steigung ist immer 1/2 der Hysterese. Der Durchschnitt des Fehlerverstärkers ändert sich proportional mit dem Tastverhältnis von null auf die Hysterese. Das heißt GMOD = ∂d / ∂VRAMP = 1 / VHYST (6)
-
Die innere Regelschleife, die die Rückkopplung von dem Schaltanschlussstift SW zu dem Hauptkomparator COMP verwendet, erzeugt eine Rückkopplungsrampe VRAMP, die äquivalent dem Strom IL des induktiven Bauelements ist. Die Rückkopplung liefert eine Tiefpassfilterposition mit einem Pol. Die Frequenz des Pols kann auf etwa 5 kHz ausgelegt werden. Diese Polfrequenz ist wesentlich für die Stabilität der gesamten Schleife. Für eine gute Kompensation sollte die Polfrequenz in der Nähe des LC-Doppelpols liegen (wobei C die Pufferkapazität CBUF ist). Da die Schleife des Regelmechanismus in Übereinstimmung mit der Erfindung nur einen einzigen Pol aufweist, ist die innere Schleife immer stabil.
-
Obwohl die Erfindung oben mit Bezug auf spezifische Ausführungsformen beschrieben worden ist, ist sie nicht auf diese Ausführungsformen beschränkt, wobei dem Fachmann auf dem Gebiet zweifellos weitere Alternativen einfallen, die im Umfang der wie beanspruchten Erfindung liegen.
