DE102010038784A1 - Schichtverbund aus einer Schichtanordnung und einer elektrischen oder elektronischen Komponente - Google Patents

Schichtverbund aus einer Schichtanordnung und einer elektrischen oder elektronischen Komponente Download PDF

Info

Publication number
DE102010038784A1
DE102010038784A1 DE102010038784A DE102010038784A DE102010038784A1 DE 102010038784 A1 DE102010038784 A1 DE 102010038784A1 DE 102010038784 A DE102010038784 A DE 102010038784A DE 102010038784 A DE102010038784 A DE 102010038784A DE 102010038784 A1 DE102010038784 A1 DE 102010038784A1
Authority
DE
Germany
Prior art keywords
layer
arrangement
layers
composite
layer arrangement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102010038784A
Other languages
English (en)
Inventor
Daniel Wolde-Giorgis
Erik Sueske
Thomas Kalich
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Priority to DE102010038784A priority Critical patent/DE102010038784A1/de
Publication of DE102010038784A1 publication Critical patent/DE102010038784A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026Bonding areas specifically adapted for layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05568Disposition the whole external layer protruding from the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05573Single external layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05664Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/0567Zirconium [Zr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29075Plural core members
    • H01L2224/2908Plural core members being stacked
    • H01L2224/29083Three-layer arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109Indium [In] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29113Bismuth [Bi] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29164Palladium [Pd] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2917Zirconium [Zr] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/325Material
    • H01L2224/32501Material at the bonding interface
    • H01L2224/32503Material at the bonding interface comprising an intermetallic compound
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/83805Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/83801Soldering or alloying
    • H01L2224/8381Soldering or alloying involving forming an intermetallic compound at the bonding interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074Stacked arrangements of non-apertured devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

Die Erfindung betrifft einen Schichtverbund enthaltend mindestens eine elektrische oder elektronische Komponente und eine Schichtanordnung. Dabei umfasst die Schichtanordnung zumindest eine erste Schicht aus einem ersten Metall und/oder aus einer ersten Metalllegierung und eine an die erste Schicht angrenzende zweite Schicht aus einem zweiten Metall und/oder aus einer zweiten Metalllegierung. Die Schmelztemperaturen der ersten und der zweiten Schicht sind unterschiedlich. Nach einer Temperaturbehandlung der Schichtanordnung ist zwischen der ersten und der zweiten Schicht mindestens ein Bereich mit einer intermetallischen Phase ausgebildet.

Description

  • Die Erfindung betrifft einen Schichtverbund, enthaltend eine Schichtanordnung und eine elektrische oder elektronische Komponente gemäß dem Oberbegriff des Anspruchs 1 sowie eine Schaltungsanordnung, enthaltend einen Schichtverbund gemäß dem Anspruch 14. Weiterhin betrifft die Erfindung ein Verfahren zur Ausbildung eines Schichtverbunds gemäß dem Oberbegriff des Anspruchs 15. Ebenso betrifft die Erfindung eine Schichtanordnung oder eine Schichtgruppe zur Verwendung in einem Schichtverbund oder einer Schaltungsanordnung oder einem Verfahren zur Ausbildung eines Schichtverbunds gemäß dem Oberbegriff des Anspruchs 19.
  • Stand der Technik
  • Leistungselektronik wird in vielen Bereichen der Technik eingesetzt. Gerade in elektrischen oder elektronischen Geräten, in welchen große Ströme fließen, ist der Einsatz von Leistungselektronik unumgänglich. Die in der Leistungselektronik notwendigen Stromstärken führen zu einer Eigenerwärmung der enthaltenen elektrischen oder elektronischen Komponenten. Eine weitere thermische Belastung ist gegeben durch den Einsatz derartiger elektrischer oder elektronischer Geräte an Betriebsorten mit gegenüber der Raumtemperatur deutlich erhöhter Temperatur. Als Beispiele sind Steuergeräte im Automobilbereich zu nennen, die unmittelbar im Motorraum angeordnet sind. Dabei ist das Steuergerät einem ständigen Temperaturwechsel ausgesetzt. Im Allgemeinen sind Temperaturwechsel und die sich dabei ergebende Temperaturbelastung für die Leistungselektronik bis zu einer Temperatur von 200 Grad Celsius üblich. Es werden jedoch zunehmend auch darüber hinaus gehende Einsatztemperaturen gefordert. Dadurch werden insgesamt erhöhte Anforderungen an die Zuverlässigkeit und die Funktionssicherheit von elektrischen oder elektronischen Geräten mit Leistungselektronik gestellt.
  • Üblicherweise erfolgt eine Anbindung von elektrischen oder elektronischen Komponenten – beispielsweise auf ein Trägersubstrat – durch eine Verbindungsschicht. Als eine derartige Verbindungsschicht sind Lotverbindungen, beispielsweise aus Zinn-Silber oder Zinn-Silber-Kupfer, bekannt. Der Einsatz von Lotverbindungen als Verbindungsschicht ist für eine Einsatztemperatur bis 200 Grad Celsius möglich. Bei Einsatztemperaturen über 200 Grad Celsius kommt es zu nachlassenden mechanischen Eigenschaften der eingesetzten Lotverbindungen, da die in den Lotverbindungen eingesetzten Metalle bei hohen Temperaturen erweichen. Zusätzlich kommt es zur Rissbildung innerhalb der Lotverbindung. Ursache hierfür sind insbesondere unterschiedliche Ausdehnungskoeffizienten der Verbindungsschicht im Vergleich zu den zu fügenden elektrischen oder elektronischen Komponenten.
  • Bei höheren Einsatztemperaturen sind bleihaltige Lotverbindungen eine zunächst geeignete Abhilfe. Bleihaltige Lotverbindungen sind jedoch durch gesetzliche Bestimmungen aus Gründen des Umweltschutzes hinsichtlich ihrer zulässigen technischen Anwendungen stark beschränkt.
  • Als Ausweichmöglichkeit für den Einsatz bei erhöhten bzw. hohen Temperaturen, insbesondere über 200 Grad Celsius, bietet sich der Einsatz von bleifreien Hartloten an. Bleifreie Hartlote weisen in der Regel einen höheren Schmelzpunkt als 200°C auf. Problematisch daran ist, dass bei der Verwendung von Hartlot zur Ausbildung einer Verbindungsschicht nur wenige elektrische oder elektronische Komponenten als Fügepartner in Frage kommen, die den hohen Temperaturen zum Schmelzen der Hartlote standhalten können.
  • Eingesetzt werden auch Sinterverbindungen, die bereits bei geringeren Temperaturen verarbeitet werden können, jedoch bei erhöhten Temperaturen eingesetzt werden können. Aufgrund von festkörperdiffusiven Vorgängen innerhalb der in den Sinterwerkstoffen enthaltenen Materialien bildet sich eine Verbindung im Sinterwerkstoff bereits unterhalb der Schmelzpunkte der eingesetzten Materialien aus. Nachteilig ist jedoch der erforderliche große Kontaktdruck, der zwischen den zu fügenden elektrischen oder elektronischen Komponenten und dem Sinterwerkstoff vorliegen muss, damit sich eine Verbindung ausbilden kann.
  • Ebenso bekannt sind pastenförmige Diffusionslote. Diese können bei niedrigen Verarbeitungstemperaturen eingesetzt werden, wobei jedoch kein Kontaktdruck zur Ausbildung der Verbindung erforderlich ist. Diffusionslote weisen eine Metallmischung auf, die nach einer Temperaturbehandlung Legierungsbestandteile ausbildet. Die gebildeten Legierungsbestandteile weisen dabei einen höheren Schmelzpunkt auf als das zuvor im Lotmaterial enthaltene einzelne Metall mit der niedrigsten Schmelztemperatur. Nachteilig bei derartigen Diffusionsloten ist jedoch die Bildung von Lunkern. Ursache hierfür ist ein während der Bildung der Legierungsbestandteile einsetzender Volumenschwund innerhalb der Verbindungsschicht. Dabei erfolgt der Volumenschwund in alle Richtungen der Verbindungsschicht. Die auf die Weise gebildeten Lunker vermindern in starkem Maße die thermische und elektrische Leitfähigkeit der Verbindungsschicht.
  • Offenbarung der Erfindung
  • Vorteile
  • Der Erfindung liegt die Aufgabe zu Grunde, einen Schichtverbund enthaltend mindestens eine elektrische oder elektronische Komponente und eine Schichtanordnung anzugeben, bei welchem in einfacher Weise die Ausbildung einer Verbindung innerhalb des Schichtverbundes und/oder der Schichtanordnung bei niedrigen Verarbeitungstemperaturen erfolgt. Gleichzeitig soll der Schichtverbund und/oder die Schichtanordnung unter nachfolgend auftretenden Betriebsbedingungen bei Temperaturen, die über der Verarbeitungstemperatur liegen, eingesetzt werden können. Dabei soll bei diesen Einsatztemperaturen und bei im Betrieb auftretendem Temperaturwechsel weiterhin eine mechanische, thermische und/oder elektrische Verbindung innerhalb des Schichtverbundes und/oder der Schichtanordnung sichergestellt sein.
  • Ferner ist es Aufgabe, ein Verfahren zur Ausbildung eines derartigen Schichtverbundes und einer Schaltungsanordnung enthaltend einen derartigen Schichtverbund anzugeben.
  • Diese Aufgabe wird durch einen Schichtverbund bzw. eine Schaltungs- und eine Schichtanordnung mit den kennzeichnenden Merkmalen der unabhängigen Ansprüche gelöst.
  • Der erfindungsgemäße Schichtverbund enthält mindestens eine elektrische oder elektronische Komponente und eine Schichtanordnung aus mehreren Schichten. Die Schichtanordnung ist gebildet aus zumindest einer ersten Schicht eines ersten Metalls und/oder einer ersten Metalllegierung und aus einer an die erste Schicht angrenzenden zweiten Schicht eines zweiten Metalls und/oder einer zweiten Metalllegierung. Dabei unterscheiden sich die Schmelztemperaturen der ersten und der zweiten Schicht, beispielsweise um mehr als 100°C, bevorzugt um mehr als 500°C, besonders bevorzugt um mehr als 700°C. Kennzeichnend für die Erfindung ist, dass nach einer Temperaturbehandlung der Schichtanordnung zwischen der ersten und der zweiten Schicht mindestens ein Bereich mit einer intermetallischen Phase ausgebildet ist. Der mindestens eine die intermetallische Phase enthaltende Bereich bildet sich durch Festkörper-Interdiffusionsvorgänge zwischen den Metallen und/oder Metalllegierungen der ersten und/oder zweiten Schicht aus, beispielsweise bis zu einer Verarbeitungstemperatur von 350°C, bevorzugt bis 260°C.
  • In vorteilhafter Weise weist der gebildete Bereich der intermetallischen Phase physikalisch veränderte Eigenschaften auf im Vergleich zu den Ausgangsmetallen bzw. -legierungen. Durch eine geeignete Auswahl der Ausgangsmetalle bzw. -legierungen und einer definiert durchgeführten Temperaturbehandlung lässt sich beispielsweise die Schmelztemperatur bzw. der Schmelzpunkt der gebildeten intermetallischen Phase einstellen. Hierzu kann unterstützend ein sogenanntes Phasendiagramm der gewählten Metalle und/oder Metalllegierungen dienen. Die Auswahl der Prozesstemperatur für die Temperaturbehandlung erfolgt auf Grundlage des Phasendiagramms der Metalle und/oder der Metalllegierungen, in dem der Existenzbereich der angestrebten intermetallischen Phase abzulesen ist. Die Dauer der Temperaturbehandlung richtet sich nach dem Stoffpaarungsspezifischen chem. Interdiffusionskoeffizienten. Dieser wird Tabellenwerken entnommen.
  • Durch die schichtweise und zueinander angrenzende Anordnung des ersten und des zweiten Metalls und/oder der Metalllegierung kommt es bei einer Temperaturbehandlung zuerst mindestens zu einem Aufschmelzen der Grenzbereiche der ersten Schicht und/oder der zweiten Schicht. Die sich dann ergebende flächige Benetzung begünstigt eine gute Kontaktausbildung der Schichten im Grenzbereich und die einsetzende Festkörper-Interdiffusion über die gesamte Fläche der ersten und/oder zweiten Schicht.
  • In besonders vorteilhafter Weise ist der auf Grund der Festkörper-Interdiffusion stattfindende Volumenschwund innerhalb der Schichtanordnung, insbesondere zwischen der ersten und der zweiten Schicht, größtenteils senkrecht zur Fläche der ersten und zweiten Schicht gerichtet. Sich aufgrund eines Volumenschwunds, bedingt durch die Festkörper-Interdiffusion der Metalle und/oder Metalllegierungen, ergebende mechanische Spannungen können innerhalb des Schichtaufbaus während der Ausbildung des Bereichs der intermetallischen Phase optimal aufgenommen werden. Darüber hinaus ist die Gefahr der Lunkerbildung im Gegensatz zu Diffusionsloten nicht gegeben. Zusätzlich werden die mechanischen Spannungen in vorteilhafter Weise nicht bis an die im Schichtverbund außen liegenden Bereiche weitergereicht. Dieser Vorteil kommt besonders dann zum Tragen, wenn der Außenbereich des Schichtverbundes mit der mindestens einen elektrischen oder elektronischen Komponente physisch kontaktiert ist. Elektrische oder elektronische Komponenten sind gegenüber mechanischen und/oder thermomechanischen Spannungen besonders empfindlich und können durch diese beschädigt werden.
  • Durch die in den abhängigen Ansprüchen aufgeführten Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen des erfindungsgemäßen Schichtverbunds möglich.
  • Eine vorteilhafte Ausführungsform ergibt sich, wenn die erste und/oder die zweite Schicht die mindestens eine elektrische oder elektronische Komponente kontaktiert, insbesondere mechanisch, thermisch und/oder elektrisch kontaktiert. Dabei kann die mindestens eine elektrische oder elektronische Komponente beispielsweise ein Schaltungsträger, insbesondere ein DBC-Substrat, oder ein LTCC-Substrat, ein Stanzgitter, eine Leiterplatte bzw. ein aktives Bauelement, insbesondere ein Leistungshalbleiter oder IC, sein.
  • Besonders bevorzugt ist eine Ausführungsform, bei welcher zumindest während der Temperaturbehandlung zwischen der ersten und der zweiten Schicht der Schichtanordnung eine eutektische Zusammensetzung vorliegt. Weist beispielsweise die erste Schicht bezogen auf die zweite Schicht einen niedrigeren Schmelzpunkt auf, so weicht diese bei einer Temperaturbehandlung zuerst auf. Die eutektische Zusammensetzung wird dann gebildet durch die während der Temperaturbehandlung insbesondere im Grenzbereich der ersten und/oder zweiten Schicht einsetzende Festkörper-Interdiffusion der Metalle bzw. Metalllegierungen der ersten und/oder zweiten Schicht. Eutektische Zusammensetzungen von Metallen und/oder Metalllegierungen weisen dabei den niedrigsten Schmelzpunkt aller möglichen Mischungsverhältnisse dieser Metalle bzw. Metalllegierungen auf. Bevorzugt werden dabei erfindungsgemäß eutektische Zusammensetzungen, welche einen Schmelzpunkt kleiner als 300°C aufweisen.
  • In vorteilhafter Weise kann dadurch während der Temperaturbehandlung zwischen der ersten Schicht und der zweiten Schicht bereits bei niedrigen Temperaturen ein Bereich, insbesondere der Grenzbereich der ersten und/oder zweiten Schicht, als Schmelze vorliegen. Dies begünstigt die Interdiffusion der Metalle und/oder Metalllegierungen in die erste und/oder zweite Schicht.
  • Insgesamt ist anzumerken, dass sich der Bereich bzw. Grenzbereich der ersten und/oder zweiten Schicht, in welchem die Interdiffusion der Metalle und/oder Metalllegierungen erfolgt, durch eine während der Temperaturbehandlung zunehmende Diffusionstiefe stetig vergrößern kann. Zusätzlich kann sich in diesem Bereich das vorliegende Mischungsverhältnis der Metalle und/oder Metalllegierungen der ersten und/oder zweiten Schicht über die Zeitdauer der Temperaturbehandlung ändern. Dies kann zusätzlich zur Ausbildung lokal unterschiedlicher Mischungsverhältnisse der in diesem Bereich enthaltenen Metalle und/oder Metalllegierungen führen. Grundsätzlich liegt nach der Temperaturbehandlung der Schichtanordnung zwischen der ersten und der zweiten Schicht mindestens ein Bereich mit einer intermetallischen Phase vor.
  • In Weiterbildung der Erfindung ist mit Vorteil vorgesehen, dass der mindestens eine die intermetallischen Phase enthaltende Bereich die erste und/oder zweite Schicht umfasst. Dabei ist vorzugsweise die erste und/oder die zweite Schicht nach der Temperaturbehandlung durch den gebildeten Bereich der intermetallischen Phase zumindest weitgehend ersetzt. Die möglichen Einsatztemperaturen des Schichtverbundes ergeben sich dann insbesondere in Abhängigkeit der Schmelztemperaturen der gebildeten intermetallischen Phase und den gegebenenfalls noch in der Schichtanordnung vorhandenen Restanteilen der ersten oder zweiten Schicht. Grundsätzlich ist durch die Wahl der Temperatur und die Dauer der Temperaturbehandlung die Diffusionstiefe der Metalle und/oder Metalllegierungen innerhalb der ersten und/oder zweiten Schicht beeinflussbar. In vorteilhafter Weise wird die niedriger schmelzende Schicht der ersten oder zweiten Schicht in ihrer Schichtdicke geringer ausgeführt als die höher schmelzende Schicht. Dadurch kann sichergestellt werden, dass nach einer vorgegebenen Temperaturbehandlung zumindest die niedriger schmelzende Schicht vollständig im mindestens einen die intermetallische Phase enthaltenden Bereich umfasst ist. Vorteilhaft ist die niedriger schmelzende Schicht mit einer Schichtdicke von 0,5 μm–100 μm, insbesondere 0,5 μm–60 μm, bevorzugt 1 μm–30 μm, vorzusehen. Die Dicke der hochschmelzenden Schicht orientiert sich am Bedarf zur vollständigen Umsetzung der niedrigschmelzenden Schicht in die bevorzugte intermetallische Phase.
  • Besonders bevorzugt ist eine Ausführungsform, bei der die gebildete intermetallische Phase einen höheren Schmelzpunkt aufweist als die erste oder zweite Schicht und/oder die eutektische Zusammensetzung. In vorteilhafter Weise ist dadurch die Ausbildung eines Schichtverbundes bei niedrigen Temperaturen möglich. Gleichzeitig kann dann der Schichtverbund bei höheren Betriebstemperaturen eingesetzt werden. Bevorzugt weist die erste Schicht einen niedrigeren Schmelzpunkt aufweist als die zweite Schicht, wobei die erste Schicht und/oder die eutektische Zusammensetzung einen Schmelzpunkt kleiner 300°C aufweist. Weiter bevorzugt ist die Ausbildung der intermetallischen Phase bei einer Temperatur kleiner 350°C, besonders bevorzugt kleiner 260°C.
  • Vorteilhaft ist, wenn die Schichtanordnung aus mindestens drei Schichten gebildet ist, wobei bei drei innerhalb der Schichtanordnung aneinander grenzenden Schichten die mittlere Schicht aus Sn, In, Bi oder deren Legierungen gebildet ist. Bevorzugt ist dann eine Ausführungsform, bei welcher zumindest eine der an die mittlere Schicht angrenzenden Schichten aus Ag, Ni, Cu, Au, Zr, Pd oder deren Legierungen gebildet ist. Aufgrund dieser Ausführungsform lassen sich hohe Einsatztemperaturen des dabei gebildeten Schichtverbundes erreichen. Dabei liegen zwischen allen drei angrenzenden Schichten intermetallische Phasen vor.
  • Weiter vorteilhaft ist, wenn die Schichtanordnung mindestens fünf Schichten umfasst. Hierbei ist bei einer Schichtfolge von fünf innerhalb der Schichtanordnung aneinander grenzenden Schichten zumindest eine der die Schichtfolge aus fünf Schichten abschließenden äußeren Schichten aus aus Ag, Ni, Cu, Au, Zr, Pd oder deren Legierungen gebildet. Weiter ist dann besonders vorteilhaft eine Ausführungsform, bei welcher die mittlere Schicht der fünf angrenzenden Schichten aus Ag, Ni, Cu, Au, Zr, Pd oder deren Legierungen gebildet ist. Ferner ist bevorzugt, dass zumindest eine an die mittlere Schicht bzw. an die äußeren Schichten unmittelbar angrenzende Schicht aus Sn, In, Bi oder deren Legierungen gebildet ist. Nach einer Temperaturbehandlung der Schichtanordnung liegen bei Einsatz der beschriebenen Materialkombination zumindest zwischen allen diesen fünf aneinander angrenzenden Schichten intermetallische Phasen vor.
  • In Weiterbildung des Schichtverbundes ist eine Ausführungsform vorgesehen, bei welcher zumindest eine Schicht der Schichtanordnung in der Funktion einer spannungskompensierenden Schicht ausgebildet ist. Sie bewirkt insbesondere einen Ausgleich von thermischen Ausdehnungsvorgängen der im Schichtverbund beteiligten Fügepartner. Der Ausgleich der unterschiedlichen thermischen Ausdehnungsvorgänge findet dabei sowohl während der Ausbildung des Schichtverbundes als auch im Betrieb des Schichtverbundes statt, insbesondere bei im Betrieb auftretenden Temperaturwechseln. Dies wird ermöglicht, indem die spannungskompensierende Schicht mit einem kleinen Ausdehnungskoeffizienten ausgeführt wird, wobei diese insbesondere den kleinsten Ausdehnungskoeffizienten innerhalb der Schichtanordnung aufweist.
  • Ferner ist vorteilhaft, wenn die spannungskompensierende Schicht mit einem kleineren Ausdehnungskoeffizienten als das Material der mindestens einen elektrischen oder elektronischen Komponente ausgeführt ist. Besonders bevorzugt wird die spannungskompensierende Schicht in der Mitte oder zumindest in unmittelbarer Nähe zur Mitte der Schichtanordnung bzw. des Schichtverbundes angeordnet. Durch diese Anordnung wird erreicht, dass der jeweilige Ausdehnungskoeffizient der beteiligten Fügepartner ausgehend von der spannungskompensierenden Schicht in Richtung der weiter außen innerhalb der Schichtanordnung oder im Schichtverbund angeordneten Fügepartner zunimmt. Dadurch können über den gesamten Bereich der Verarbeitungstemperatur und der Einsatztemperatur die mechanischen und/oder thermomechanischen Spannungen innerhalb des Schichtverbundes bzw. der Schichtanordnung minimiert werden. Vor allem können Schädigungen in Form von Rissbildungen innerhalb des Schichtverbundes bzw. der Schichtanordnung vermieden werden.
  • Bei einer Schichtanordnung mit einer ungeraden Schichtanzahl größer fünf ist bevorzugt die mittlere Schicht als spannungskompensierende Schicht ausgebildet, beispielsweise aus Mo, W, Ti, V, Zr, Stahl oder deren Legierungen oder aus einer InFeNi-Legierung oder einer FeCoNi-Legierung. Besonders vorteilhaft ist dann eine Ausführungsform, bei welcher an die spannungskompensierende Schicht drei weitere Schichten angrenzen, wobei die mittlere dieser drei Schichten bevorzugt aus Sn, In, Bi oder deren Legierungen gebildet ist. Ferner ist bevorzugt zumindest eine der an diese mittlere Schicht angrenzenden Schichten aus Ag, Ni, Cu, Au, Zr, Pd oder deren Legierungen gebildet.
  • Weiter ist eine Ausführungsform vorteilhaft, bei welcher die spannungskompensierende Schicht als eine der äußeren Schichten einer Schichtanordnung von drei aneinander grenzenden Schichten vorliegt. Dabei ist die mittlere dieser drei Schichten bevorzugt aus Sn, In, Bi oder deren Legierungen gebildet. Die neben der spannungskompensierenden Schicht vorliegende weitere äußere Schicht ist bevorzugt aus Ag, Ni, Cu, Au, Zr, Pd oder deren Legierungen gebildet.
  • Der erfindungsgemäße Schichtverbund ist bevorzugt Teil einer Schaltungsanordnung. Eine derartige Schaltungsanordnung kann beispielsweise ein Steuergerät bilden, welches in einem Kraftfahrzeug betrieben wird. Insgesamt kann die Schaltungsanordnung an Einsatzorten betrieben werde, an welchen eine gegenüber der Raumtemperatur deutlich erhöhte Einsatztemperatur vorliegt, beispielsweise im Motorraum eines Kraftfahrzeuges.
  • Die Erfindung führt auch zu einem Verfahren zur Ausbildung eines Schichtverbundes. Erfindungsgemäß wird in einem ersten Schritt ein Rohschichtverbund enthaltend eine Schichtanordnung und mindestens eine elektrische oder elektronische Komponente ausgebildet. Dabei enthält die Schichtanordnung mindestens eine erste Schicht aus einem ersten Metall oder aus einer ersten Metalllegierung und eine an die erste Schicht angrenzende zweite Schicht aus einem zweiten Metall oder einer zweiten Metalllegierung. Ferner weisen die erste Schicht und die zweite Schicht unterschiedliche Schmelztemperaturen auf. In einem weiteren Schritt erfolgt eine Temperaturbehandlung der Schichtanordnung oder des Rohschichtverbundes, wobei dadurch eine Interdiffusion der Metalle und/oder Metalllegierungen in der ersten und/oder zweiten Schicht einsetzt. Schlussendlich wird der Schichtverbund enthaltend zumindest einen Bereiches einer intermetallischen Phase zwischen der ersten und der zweiten Schicht ausgebildet.
  • Die Schichtanordnung kann dabei auch aus mehreren Schichtgruppen gebildet werden. So ist beispielsweise eine Möglichkeit gegeben, die Schichtanordnung aus einer ersten Schichtgruppe und einer auf der ersten Schichtgruppe angeordneten zweiten Schichtgruppe auszubilden. Eine Schichtgruppe kann hierbei aus einer oder auch aus mehreren Schichten bestehen. Bevorzugt wird die erste Schichtgruppe dann derart ausgebildet, dass sie zumindest die erste Schicht der Schichtanordnung und die die zweite Schichtgruppe zumindest die zweite Schicht der Schichtanordnung enthält. Die erste und die zweite Schichtgruppe werden zur Ausbildung der Schichtanordnung in der Weise zueinander angeordnet, so dass die erste und die zweite Schicht aneinandergrenzen.
  • In einer bevorzugten Ausführungsform wird die erste Schichtgruppe aus mindestens zwei Schichten gebildet. Dabei ist die Möglichkeit gegeben, die erste Schichtgruppe in Form eines Großnutzens zu fertigen. Dadurch können die Herstellkosten für die Schichtanordnung insgesamt gesenkt werden. Zusätzlich ist man flexibel, anschließend aus dem Großnutzen kleinere Teile auszubilden, die in Abhängigkeit der Ausgestaltung des auszubildenden Schichtverbundes in ihrer Formgebung angepasst sind.
  • Die zweite Schichtgruppe kann in vorteilhafter Weise auch als eine Metallisierung auf einer Fügefläche der mindestens einen elektrischen oder elektronischen Komponente aufgetragen werden. Eine Metallisierung stellt einen einfachen Prozess dar, eine Schicht der zweiten Schichtgruppe mit der Fügefläche der mindestens einen elektrischen oder elektronischen Komponente zu kontaktieren. So ist es beispielsweise in einfacher Weise möglich, in einem ersten Schritt einen Rohschichtverbund aus einer ersten Schichtgruppe enthaltend mindestens zwei Schichten und aus einer als Metallisierung auf der Fügefläche mindestens einer elektrischen oder elektronischen Komponente aufgetragenen zweiten Schichtgruppe auszubilden. Ebenso ist denkbar, den Rohschichtverbund durch Anordnen einer ersten Schichtgruppe und einer darauf angeordneten zweiten Schichtgruppe und einer auf der ersten und/oder zweiten Schichtgruppe angeordneten elektrischen oder elektronische Komponente zu bilden. Im Sinne der Erfindung sind durch die bereits genannten Ausführungsformen der Schichtanordnung verschiedene Kombinationsvarianten zur Ausbildung des Rohschichtverbundes gegeben. Grundsätzlich wird jedoch nach einer Temperaturbehandlung des Rohschichtverbundes bzw. der enthaltenen Schichtanordnung ein Schichtverbund ausgebildet, welcher zumindest einen Bereich einer intermetallischen Phase zwischen der ersten und der zweiten Schicht innerhalb der Schichtanordnung aufweist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Vorteile, Merkmale und Einzelheiten der Erfindung ergeben sich aus der nachfolgenden Beschreibung bevorzugter Ausführungsbeispiele sowie anhand der Zeichnung. Diese zeigt in:
  • 1a: Ein erstes Ausführungsbeispiel eines Rohschichtverbunds enthaltend eine Schichtanordnung aus fünf Schichten und eine erste und eine zweite elektrische oder elektronische Komponente
  • 1b: Einen Rohschichtverbund gemäß 1a nach einer Temperaturbehandlung und in
  • 2: Ein zweites Ausführungsbeispiel eines Rohschichtverbundes enthaltend eine Schichtanordnung aus 7 Schichten und eine erste und eine zweite elektrische oder elektronische Komponente
  • Ausführungsformen der Erfindung
  • In den Figuren sind funktional gleiche Bauteile jeweils mit gleichen Bezugszeichen gekennzeichnet.
  • 1a zeigt ein erstes Ausführungsbeispiel eines Rohschichtverbunds 100 zur Ausbildung eines erfindungsgemäßen Schichtverbunds 100'. In diesem Ausführungsbeispiel ist eine Schichtanordnung 50 aus insgesamt fünf aneinander grenzenden Schichten 10, 20, 30 gebildet. Auf einer oberen Fügeseite 51 und einer unteren Fügeseite 52 der Schichtanordnung 50 ist jeweils eine elektrische oder elektronische Komponente 80 angeordnet. Alle fünf aneinander grenzenden Schichten 10, 20, 30 stehen in unmittelbarem Kontakt zueinander. Ebenso stehen die elektrischen Komponenten 80 im unmittelbaren Kontakt zur oberen Fügeseite 51 bzw. zur unteren Fügeseite 52. Von der mittleren Schicht 10 ausgehend weist die Schichtanordnung 50 einen symmetrischen Aufbau auf. So grenzen an die mittlere Schicht 10 zwei Schichten 20 aus dem gleichen Material an. Ferner sind die zwei äußeren Schichten 30 der Schichtanordnung 50 jeweils aus dem gleichem Material ausgewählt und grenzen jeweils an eine der Schichten 20 an.
  • Die mittlere Schicht 10 ist vorzugsweise aus Ag, Ni, Cu, Au, Zr, Pd oder deren Legierungen ausgebildet. Ferner sind die Schichten 20 bevorzugt aus Sn, In, Bi oder deren Legierungen ausgewählt. Dagegen enthalten die äußeren Schichten 30 der Schichtanordnung 50 Ag, Ni, Cu, Au, Zr, Pd oder deren Legierungen. Bei der vorliegenden Materialauswahl für die Schichten 10, 20 und 30 unterscheiden sich die aneinander angrenzenden Schichten 10 und 20 bzw. 20 und 30 jeweils sehr stark in ihren Schmelzpunkten. Den niedrigsten Schmelzpunkt weisen in diesem Ausführungsbeispiel die Schichten 20 auf. Bei einer anschließenden Temperaturbehandlung des Rohschichtverbundes 100 bzw. der Schichtanordnung 50 werden bis zum Erreichen der Schmelztemperatur die Schichten 20 erweicht bzw. aufgeschmolzen, während die mittlere Schicht 10 und die äußeren Schichten 30 weiterhin in festem Zustand vorliegen. Gleichzeitig setzen durch die Temperaturbehandlung Festkörperdiffusions-Vorgänge zwischen den Schichten 10, 20 und 30 ein. Dabei vermischen sich die Metalle und/oder Metalllegierungen zumindest in den Grenzbereichen der angrenzenden Schichten 10 und 20 bzw. 20 und 30 und bilden jeweils zwischen den angrenzenden Schichten 10 und 20 bzw. 20 und 30 zumindest einen Bereich mit einer intermetallischen Phase aus. Indem die an die mittlere Schicht 10 angrenzenden Schichten 20 sehr dünn ausgeführt werden, können die Metalle und/oder Metalllegierungen der mittleren Schicht 10 und/oder der äußeren Schichten 30 während der Temperaturbehandlung sehr weit in die Schichten 20 hinein diffundieren. Bevorzugt wird eine Dauer der Temperaturbehandlung gewählt, die zu einer vollständigen Durchdringung und Durchmischung der Metalle und/oder Metalllegierungen der mittleren Schicht 10 und der äußeren Schichten 30 in der an die mittlere Schicht 10 angrenzenden Schichten 20 führt. Dabei ergibt sich nach der Temperaturbehandlung ein Schichtverbund 100' wie er in 1b dargestellt ist. Hierbei sind die elektrischen oder elektronischen Komponenten 80 elektrisch, mechanisch und thermisch mit der oberen und der unteren Fügeseite 51', 52' der Schichtanordnung 50' kontaktiert. Des Weiteren weist die Schichtanordnung 50' eine Schichtfolge auf, bei welcher ausgehend von der mittleren Schicht 10' hierzu symmetrisch die Schichten 90' und 30' folgen. Alle aneinander angrenzenden Schichten 10', 90' und 30' sind stoffschlüssig miteinander verbunden. Der Werkstoff der Schichten 10' und 30' entspricht dem jeweiligen Werkstoff der Schichten 10 und 30 vor der Temperaturbehandlung. Lediglich die jeweiligen Schichtdicken der Schichten 10 und 10' bzw. 30 und 30' können sich durch die während der Temperaturbehandlung eingesetzten Festkörperdiffussions-Vorgänge und dem dadurch bedingten Volumenschwund voneinander unterscheiden.
  • Ferner weist die Schichtanordnung 50' nach der Temperaturbehandlung im Unterschied zur Schichtanordnung 50 vor der Temperaturbehandlung keine Schicht 20 mehr auf. Diese ist durch die während der Temperaturbehandlung zwischen den Schichten 10 und 20 bzw. 20 und 30 gebildeten Bereich einer intermetallischen Phase nun vollkommen in Form der Schicht 90' ersetzt. Insgesamt weist die neu gebildete und die intermetallische Phase enthaltende Schicht 90' erfindungsgemäß einen höheren Schmelzpunkt auf als die von dieser ersetzte Schicht 20.
  • Auf diese Weise kann der erfindungsgemäße Schichtverbund 100' bei niedrigen Verarbeitungstemperaturen hergestellt werden. Dem gegenüber ist der Einsatz des Schichtverbundes 100' bei deutlich höheren Einsatztemperaturen verglichen mit den Verarbeitungstemperaturen möglich. Während die Verarbeitungstemperatur größtenteils durch die am niedrigsten schmelzende Schicht bestimmt ist, in diesem Ausführungsbeispiel durch die Schicht 20, ist die mögliche Einsatztemperatur des Schichtverbundes 100' durch die Schmelztemperatur der gebildeten intermetallischen Phase begrenzt, in diesem Ausführungsbeispiel durch die neu gebildete Schicht 90'. Je nach dem Mischungsverhältnis der Metalle und/oder Metalllegierungen der Schicht 90' und der mittleren Schicht 10' bzw. der äußeren Schicht 30' innerhalb der gebildeten intermetallischen Phase, bewegt sich der Schmelzpunkt der gebildeten intermetallischen Phase zwischen dem Schmelzpunkt der ursprünglich ersetzten Schicht 20 und der mittleren Schicht 10, 10' bzw. und der äußeren Schicht 30, 30'. Mögliche Mischungsverhältnisse und die dazu korrespondierenden Schmelzpunkte können einem Phasendiagramm entnommen werden. Die für die Temperaturbehandlung notwendige Prozesstemperatur sowie die notwendige Dauer der Temperaturbehandlung sind aus entsprechenden Tabellenwerken für das gewünschte Mischungsverhältnis der gewählten Metalle und/oder Metalllegierungen einsehbar.
  • 2 zeigt ein zweites Ausführungsbeispiel eines Rohschichtverbunds 200 zur Ausbildung eines erfindungsgemäßen Schichtverbunds 200' (nicht gezeigt). Im Unterschied zum ersten Ausführungsbeispiel gemäß 1a ist in 2 eine Schichtanordnung 60 gezeigt, welche aus sieben Schichten besteht. Dabei ist eine neue mittlere Schicht 40 eingesetzt, an welche sich jeweils die Schichten 10, 20, 30 gemäß dem ersten Ausführungsbeispiel anschließen und insgesamt wieder eine symmetrische Schichtanordnung 60 bilden. Die mittlere Schicht 40 enthält bevorzugt Mo, W, Ti, V, Zr, Stahl oder deren Legierungen oder eine InFeNi-Legierung oder eine FeCoNi-Legierung.
  • Entsprechend den Ausführungen zum ersten Ausführungsbeispiel ist nach einer Temperaturbehandlung der Schichtanordnung 60 bzw. des Rohschichtverbundes 200 zwischen den Schicht 10, 20 und 30 zumindest ein Bereich mit einer intermetallischen Phase ausgebildet. Die bevorzugt für die an die mittlere Schicht 40 angrenzenden Schichten 10 gewählten Materialen Ag, Ni, Cu, Au, Zr, Pd oder deren Legierungen weisen bereits eine große Haftung auf der mittleren Schicht 40 auf. Aus diesem Grund ist die Ausbildung einer intermetallischen Phase zwischen der mittleren Schicht 40 und der an die mittlere Schicht 40 angrenzenden Schichten 10 zur Erreichung einer Verbindung nicht zwingend notwendig, aber vorteilhaft. Der nach einer Temperaturbehandlung der Schichtanordnung 60 oder des Rohschichtverbundes 200 erhaltene Schichtverbund 200' weist weiterhin gegenüber der Verarbeitungstemperatur deutlich erhöhte mögliche Einsatztemperaturen auf. Dies ist insbesondere dadurch gewährleistet, indem die mittlere Schicht 40 eine Schmelztemperatur aufweist, die höher ist als die Schmelztemperatur der mindestens einen innerhalb der Schichtanordnung 60 gebildeten intermetallischen Phase. Zusätzlich übernimmt die mittlere Schicht 40 die Funktion einer spannungskompensierenden Schicht. Dabei gleicht die mittlere Schicht 40 thermische Ausdehnungen der im Schichtverbund beteiligten Fügepartner 10, 20, 30, 80 aus. Der Ausgleich findet dabei sowohl während der Ausbildung des Schichtverbundes 200' statt als auch im Betrieb des Schichtverbundes 200', insbesondere bei im Betrieb auftretenden Temperaturwechsel. Durch Vorsehen der mittleren Schicht 40 wird der Unterschied der Ausdehnungskoeffizienten der Fügepartner 10, 20, 30, 80 innerhalb des Schichtverbundes 200' reduziert. Dadurch können insbesondere Risse in den durch die Schichtanordnung 60 kontaktierten elektrischen oder elektronischen Komponenten 80 vermieden werden. Die in 2 gezeigte mittlere Schicht 40 kann grundsätzlich auch an einer anderen Position der Schichtanordnung 60 angeordnet werden. Durch die außermittige Anordnung der spannungskompensierenden Schicht 40 innerhalb der Schichtanordnung 60 ist der Übergang der unterschiedlichen Ausdehnungskoeffizienten der jeweiligen Fügepartner unter Umständen wieder stärker ausgeprägt und somit die kompensierende Wirkung im Vergleich zur mittigen Anordnung abgeschwächt.
  • Es sind für die spannungskompensierende Schicht 40 auch andere Materialien denkbar, als die bisher genannten. Erfindungsgemäß ist bevorzugt ein Material auszuwählen, welches einen kleineren Ausdehnungskoeffizienten aufweist als das Material der auf der oberen und/oder unteren Fügeseite 61, 62 der Schichtanordnung 60 angeordneten elektrischen oder elektronischen Komponente 80. Ferner ist auf einen hohen Schmelzpunkt zu achten. Zumindest ist ein Schmelzpunkt von Vorteil, der höher ist, als der Schmelzpunkt des zumindest einen, später gebildeten und die intermetallische Phase enthaltenden Bereichs. Zusätzlich ist von Vorteil, dass das Material der mittleren Schicht 40 ein kleines E-Modul aufweist, da dadurch mechanische und/oder thermomechanische Spannungen wirksam aufgenommen werden können.
  • Grundsätzlich kann die Schichtanordnung 50, 60 innerhalb eines Rohschichtverbundes 100, 200 zur Ausbildung eines erfindungsgemäßen Schichtverbundes 100', 200' aus einer ersten Schichtgruppe 55, 65 und einer zweiten Schichtgruppe 56, 66 gebildet werden. So können beispielsweise im ersten Ausführungsbeispiel entsprechend 1a die Schichtfolge aus den Schichten 20, 10, 20 die erste Schichtgruppe 55 bilden. Im zweiten Ausführungsbeispiel entsprechend der 2 ist denkbar, die angrenzenden Schichten 20, 10, 40, 10, 20 als die erste Schichtgruppe 65 auszubilden. Die erste Schichtgruppe 55, 56 kann beispielsweise im Vorfeld zur Ausbildung der Schichtanordnung 50, 60 in einem separaten Fertigungsprozess hergestellt werden. Die zweite Schichtgruppe 56, 66 kann beispielsweise bereits als eine Metallisierung auf Fügeflächen der dann im Rohschichtverbund 100, 200 angeordneten elektrischen oder elektronischen Komponenten 80 aufgetragen werden. So können die Schichten 30 im ersten und/oder zweiten Ausführungsbeispiel jeweils als derartige Metallisierungen aufgetragen werden. Natürlich können fertigungsbedingt und/oder anwendungsbezogen auch andere Schichtfolgen von aneinander grenzenden Schichten aus der dann später gebildeten Schichtanordnung 50, 60 innerhalb einer ersten Schichtgruppe 55, 65 bzw. einer zweiten Schichtgruppe 56, 66 enthalten sein.
  • Ferner ist es erfindungsgemäß ebenfalls möglich, die Schichtanordnung 50 des ersten Ausführungsbeispiels aus zwei, drei, vier oder mehr als fünf Schichten auszubilden. Ebenso sind auch Alternativen zum zweiten Ausführungsbeispiel denkbar. So sind auch Schichtanordnungen 60 mit vier, fünf, sechs oder mehr als sieben Schichten denkbar. Grundsätzlich ist eine symmetrische Schichtanordnung 50, 60 nicht zwingend notwendig. So können bisher symmetrisch angeordnete Schichten 10, 20 und 30 sowohl mit zueinander unterschiedlichen Schichtdicken als auch aus unterschiedlichen Materialien ausgeführt werden. Eine symmetrische Schichtanordnung 50, 60 vereinfacht jedoch die Ausbildung eines erfindungsgemäßen Schichtverbundes 100', 200'. Durch die reduzierte Anzahl an Materialien für die Schichten 10, 20, 30 ergibt sich eine vereinfachte Temperaturbehandlung. Die Ausbildung der intermetallischen Phasen zwischen den Schichten 10, 20, 30 erfolgt bei gleichen Temperaturen und in gleicher Weise. Ebenso ist der durch die Interdiffusion der Metalle und/Metalllegierungen einsetzende Volumenschwund zwischen den Schichten 10, 20, 30 gleichmäßig.
  • Weiter ist es allgemein möglich, den Rohschichtverbund 100, 200 derart auszubilden, dass grundsätzlich eine oder mehrere elektrische oder elektronischen Komponenten 80 nur auf einer der zwei Fügeseiten 51, 51', 52, 52' der Schichtanordnung 50, 60 angeordnet ist/sind.
  • Die Ausführung der Schichtanordnung 50, 60 und/oder der die Schichtanordnung ausbildenden Schichtgruppen 55, 56, 65, 66 kann auf verschiedene Arten erfolgen. Es ist beispielsweise möglich die einzelnen Schichten zur Ausbildung der Schichtanordnung 50, 60 und/oder der Schichtanordnung 55, 56, 65, 66 durch einen galvanischen Prozess (z. B. durch eine Bandgalvanik) jeweils aufzutragen. Das Auftragen der Schichten kann ebenfalls durch eine außenstromlose chemische Abscheidung erfolgen. Als weitere Möglichkeit bietet sich das Auftragen durch einen Sputterprozess auszuführen. Weiter denkbar ist, die einzelnen Schichten aus Folien vorzusehen, wobei diese durch Aufeinanderstapeln und anschließendes Laminieren die Schichtanordnung 50, 60 und/oder die Schichtgruppen 55, 56, 65, 66 ausbilden.

Claims (19)

  1. Schichtverbund (100', 200') enthaltend mindestens eine elektrische oder elektronische Komponente (80) und eine Schichtanordnung (50, 60) aus zumindest einer ersten Schicht eines ersten Metalls und/oder einer ersten Metalllegierung und aus einer an die erste Schicht angrenzenden zweiten Schicht eines zweiten Metalls und/oder einer zweiten Metalllegierung, wobei die Schmelztemperaturen der ersten und der zweiten Schicht unterschiedlich sind, dadurch gekennzeichnet, dass nach einer Temperaturbehandlung der Schichtanordnung (50, 60) zwischen der ersten und der zweiten Schicht ein Bereich mit mindestens einer intermetallischen Phase (90) ausgebildet ist.
  2. Schichtverbund nach Anspruch 1, dadurch gekennzeichnet, dass zumindest während der Temperaturbehandlung zwischen der ersten und der zweiten Schicht eine eutektische Zusammensetzung vorliegt.
  3. Schichtverbund nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass der Bereich der intermetallischen Phase (90) die erste und/oder die zweite Schicht umfasst.
  4. Schichtverbund nach einem der Ansprüche 2 oder 3, dadurch gekennzeichnet, dass die intermetallische Phase (90) einen höheren Schmelzpunkt aufweist als die erste oder zweite Schicht und/oder die eutektische Zusammensetzung.
  5. Schichtverbund nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, dass die erste Schicht einen niedrigeren Schmelzpunkt aufweist als die zweite Schicht, wobei die erste Schicht und/oder die eutektische Zusammensetzung einen Schmelzpunkt kleiner 300°C aufweist.
  6. Schichtverbund nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die intermetallische Phase (90) bei einer Temperatur kleiner 350°C, bevorzugt kleiner 260°C, ausgebildet ist.
  7. Schichtverbund nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Schichtanordnung (50, 60) aus mindestens drei Schichten gebildet ist, wobei bei drei innerhalb der Schichtanordnung (50, 60) aneinander grenzenden Schichten die mittlere Schicht aus Sn, In, Bi oder deren Legierungen gebildet ist.
  8. Schichtverbund nach Anspruch 7, dadurch gekennzeichnet, dass zumindest eine der an die mittlere Schicht angrenzenden Schichten aus Ag, Ni, Cu, Au, Zr, Pd oder deren Legierungen oder deren Legierungen gebildet ist.
  9. Schichtverbund nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Schichtanordnung (50, 60) aus mindestens fünf Schichten gebildet ist, wobei bei fünf innerhalb der Schichtanordnung (50, 60) aneinander grenzenden Schichten zumindest eine der äußeren Schichten aus Ag, Ni, Cu, Au, Zr, Pd oder deren Legierungen gebildet ist.
  10. Schichtverbund nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass zumindest eine Schicht der Schichtanordnung (50, 60) einen kleineren Ausdehnungskoeffizienten als das Material der mindestens einen elektrischen oder elektronischen Komponente (80) aufweist.
  11. Schichtverbund nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass bei einer Schichtanordnung (50, 60) aus fünf oder sieben Schichten die mittlere Schicht aus Mo, W, Ti, V, Zr, Stahl oder aus deren Legierungen oder aus einer InFeNi-Legierung oder einer FeCoNi-Legierung gebildet ist.
  12. Schichtverbund nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass die erste und/oder die zweite Schicht die mindestens eine elektrische oder elektronische Komponente (80) kontaktiert.
  13. Schichtverbund nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, dass die mindestens eine elektrische oder elektronische Komponente (80) ein Schaltungsträger, insbesondere ein DBC-Substrat, ein LTCC-Substrat, ein Stanzgitter, eine Leiterplatte oder ein aktives Bauelement, insbesondere ein Leistungshalbleiter oder IC, ist.
  14. Schaltungsanordnung enthaltend einen Schichtverbund gemäß einem der Ansprüche 1 bis 13.
  15. Verfahren zur Ausbildung eines Schichtverbundes (100', 200'), insbesondere nach einem der Ansprüche 1 bis 13, umfassend folgende Schritte: – Ausbilden eines Rohschichtverbundes (100, 200) enthaltend eine Schichtanordnung (50, 60) und mindestens eine elektrische oder elektronische Komponente (80), wobei die Schichtanordnung (50, 60) mindestens eine erste Schicht aus einem ersten Metall oder aus einer ersten Metalllegierung und eine an die erste Schicht angrenzende zweite Schicht aus einem zweiten Metall oder einer zweiten Metalllegierung enthält und die erste Schicht und die zweite Schicht unterschiedliche Schmelztemperaturen aufweisen – Temperaturbehandeln der Schichtanordnung (50, 60) oder des Rohschichtverbundes (100, 200), wodurch eine Interdiffusion der Metalle und/oder Metalllegierungen in der ersten und/oder zweiten Schicht erfolgt – Ausbilden des Schichtverbundes (100', 200') enthaltend zumindest einen Bereiches einer intermetallischen Phase (90) zwischen der ersten und der zweiten Schicht.
  16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, dass die Schichtanordnung (50, 60) aus einer ersten Schichtgruppe (55, 65) und einer auf der ersten Schichtgruppe (55, 65) angeordneten zweiten Schichtgruppe (56, 66) gebildet wird, wobei die erste Schichtgruppe (55, 65) aus der zumindest ersten Schicht der Schichtanordnung (50, 60) und die zweite Schichtgruppe (56, 66) aus der zumindest zweiten Schicht der Schichtanordnung (50, 60) gebildet wird.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass die erste Schichtgruppe (55, 65) aus mindestens zwei Schichten gebildet ist.
  18. Verfahren nach einem der Ansprüche 16 bis 17, dadurch gekennzeichnet, dass die zweite Schichtgruppe (56, 66) als Metallisierung auf einer Fügefläche der mindestens einen elektrischen oder elektronischen Komponente (80) aufgebracht wird.
  19. Schichtanordnung oder Schichtgruppe zur Verwendung in einem Schichtverbund gemäß den Ansprüchen 1 bis 13, oder in einer Schaltungsanordnung gemäß Anspruch 14 oder einem Verfahren zur Ausbildung des Schichtverbundes gemäß den Ansprüchen 14 bis 18.
DE102010038784A 2010-08-02 2010-08-02 Schichtverbund aus einer Schichtanordnung und einer elektrischen oder elektronischen Komponente Withdrawn DE102010038784A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102010038784A DE102010038784A1 (de) 2010-08-02 2010-08-02 Schichtverbund aus einer Schichtanordnung und einer elektrischen oder elektronischen Komponente

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102010038784A DE102010038784A1 (de) 2010-08-02 2010-08-02 Schichtverbund aus einer Schichtanordnung und einer elektrischen oder elektronischen Komponente

Publications (1)

Publication Number Publication Date
DE102010038784A1 true DE102010038784A1 (de) 2012-02-02

Family

ID=45471177

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102010038784A Withdrawn DE102010038784A1 (de) 2010-08-02 2010-08-02 Schichtverbund aus einer Schichtanordnung und einer elektrischen oder elektronischen Komponente

Country Status (1)

Country Link
DE (1) DE102010038784A1 (de)

Similar Documents

Publication Publication Date Title
EP0186829B1 (de) Verfahren und Verbindungswerkstoff zum metallischen Verbinden von Bauteilen
EP2761056B1 (de) Schichtverbund aus einer trägerfolie und einer schichtanordnung umfassend eine sinterbare schicht aus mindestens einem metallpulver und eine lotschicht
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
EP2760613B1 (de) Schichtverbund aus einem elektronischen substrat und einer schichtanordnung umfassend ein reaktionslot
EP2812912A2 (de) Verbindungsanordnung eines elektrischen und/oder elektronischen bauelements
EP3624986B1 (de) Bleifreie lötfolie zum diffusionslöten und verfahren zu deren herstellung
DE102013103081A1 (de) Verfahren zum Verbinden von Fügepartnern und Anordnung von Fügepartnern
DE112017000184T5 (de) Lotverbindung
DE3924225A1 (de) Keramik-metall-verbundsubstrat und verfahren zu seiner herstellung
EP2685492B1 (de) Leistungshalbleitermodul mit mindestens einem stressreduzierenden Anpasselement
WO2016155965A2 (de) Kontaktanordnung und verfahren zu herstellung der kontaktanordnung
DE102010001666A1 (de) Elektrisches oder elektronisches Verbundbauteil
EP2501517B1 (de) Piezoelektrisches bauelement ein lotmaterial zur befestigung einer aussenelektrode enthaltend
DE102018207537A1 (de) Verbundanordnung aus drei gestapelten Fügepartnern
EP2287899B1 (de) Lötverbindung mit einer mehrlagigen lötbaren Schicht und entsprechendes Herstellungsverfahren
DE3740773A1 (de) Verfahren zum herstellen elektrisch leitender verbindungen
DE3523808C2 (de)
DE102010038784A1 (de) Schichtverbund aus einer Schichtanordnung und einer elektrischen oder elektronischen Komponente
DE102012216546A1 (de) Halbleiterchip, verfahren zur herstellung eines halbleiterchips und verfahren zum verlöten eines halbleiterchips mit einem träger
EP2850652A2 (de) Elektrische kontaktierung für halbleiter
DE10333840A1 (de) Halbleiterbauteil mit einem Kunststoffgehäuse, das eine Umverdrahrungsstruktur aufweist und Verfahren zu deren Herstellung
DE102006028719B4 (de) Halbleiterbauteil mit Halbleiterchipstapel und Verbindungselementen sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102005024430A1 (de) Siliziumwafer mit einer lötbaren Beschichtung auf seiner Waferrückseite und Verfahren zum Herstellen desselben
DE102004036961B3 (de) Verfahren zum Verbinden eines Halbleiterchips mit einem Substrat
DE112020003541T5 (de) Leistungshalbleitermodul

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee