DE102010010016A1

DE102010010016A1 - Verfahren und Anordnung zur Homogenisierung der Reflexionsverluste von Photodioden in integrierten Schaltungen

Info

Publication number: DE102010010016A1
Application number: DE102010010016A
Authority: DE
Inventors: Konrad Bach
Original assignee: X Fab Semiconductor Foundries GmbH
Current assignee: X Fab Semiconductor Foundries GmbH
Priority date: 2010-03-03
Filing date: 2010-03-03
Publication date: 2011-09-08
Anticipated expiration: 2030-03-04
Also published as: DE102010010016B4

Abstract

Zur Homogenisierung der Reflexionsverluste von Photodioden, die in mit der CMOS-Technologie hergestellten Schaltkreisen integriert sind, werden ein Verfahren und eine Anordnung beschrieben. Dabei erhalten die über den Photodioden befindlichen prozessüblichen Isolations- und oder Passivierungsschichten eine periodische Dickenvariation. Es werden hierzu nur CMOS-typische Verfahren angewendet. In Abhängigkeit von der Dickenvariation (Dicke der Isolatorschicht oder des Isolatorschichtstapels) und deren Ausprägung (sinusförmig oder stufig) können Homogenisierungen bis kleiner 1% erreicht werden.

Description

Die Erfindung bezieht sich auf unter Anwendung der CMOS-Technologie hergestellte integrierte Schaltungen mit Photodioden, bei denen die Photodioden eine definierte spektrale Empfindlichkeit haben sollen, die unabhängig von üblichen Prozesstoleranzen ist, so dass sie vor allem für Messzwecke geeignet sind.
In integrierten Siliziumchips, wie z. B. CMOS-Schaltungen, existieren diverse Dioden, die als Photodetektoren genutzt werden können. Die üblicherweise zur Isolation und Passivierung verwendeten Schichten wie Siliziumoxid und Siliziumnitrid sind lichtdurchlässig und lassen das zu detektierende Licht ohne merkliche Absorption hindurch.
Diese Schichten, die im Folgenden als Isolatorschichten bezeichnet werden, haben eine Brechzahl, die zwischen Luft und Silizium liegt. Durch ihre allgemein planparallele Anordnung ergeben sich Interferenzeffekte, die wie ein Fabry-Perot-Interferometer für spezielle Wellenlängen konstruktiv bzw. destruktiv sein können. Wenn quantitative Messaufgaben für monochromatische Lichtquellen, bzw. Lichtquellen mit Linienspektren anstehen, wirken sich diese ungewollten Interferenzen störend aus. Die optische Dicke (Brechzahl × geometrische Dicke) dieser Isolatorschichten liegt im Bereich mehrerer Wellenlängen; ihre natürliche Toleranz (+/–5%) führt dazu, dass die Interferenzbedingung nicht eingehalten werden kann. Auf einem Wafer, im ungünstigsten Fall sogar auf einem Chip können sowohl Minima als auch Maxima auftreten.
Ein integrierter Photodetektor soll aber eine eindeutige Zuordnung des Eingangssignales (Lichtleistung) zum Ausgangssignal (Photostrom) aufweisen. Prozesstoleranzen sollen diese Übertragungskennlinie nicht beeinflussen. Es besteht also die Aufgabe, die Verluste, die durch Interferenzen und Reflexionen auftreten, entweder zu minimieren oder konstant und berechenbar zu halten. Insbesondere sollen sich die zugelassenen Schichtdickenschwankungen nicht auf die Messgröße des Detektorsignales auswirken.
Eine derzeit favorisierte Lösung besteht darin, den gesamten Isolatorschichtstapel über der Detektordiode zu entfernen und durch eine wesentlich dünnere Schicht zu ersetzen, deren optische Dicke ¼ der Wellenlänge (bzw. ein ungerades Vielfaches davon) beträgt. Diese Lösung ist Bestandteil der Schrift WO 2004/021452 A3 , „Integrated photosensitive structures and passivation method”. Wenn nur eine bestimmte Wellenlänge zu detektieren ist, erlaubt diese Methode eine optimale Anpassung. Für andere Wellenlängen werden Verluste zwar nicht vermieden, sie sind aber reproduzierbar und können einkalkuliert werden. Nachteilig ist der relativ große präparative Aufwand.
Es existieren auch Lösungen, die eine Anpassung an mehrere Wellenlängen erlauben:
US 2007/0072326 A1 , Dong Zheng et al., ”Photodiode for multiple wavelength operation”.
Eine echte breitbandige Entspiegelung mittels Nanostrukturen ist beschrieben in:
WO 2007/042521 A3 , Daniel Gäbler at al., ”Production of self-organized pin-type nanostructures, and the rather extensive applications thereof”.
Alle diese Lösungen verlangen zusätzlichen technologischen Aufwand zum konventionellen CMOS-Prozess und stellen teilweise gewisse Einschränkungen der Kompatibilität, z. B. der Oberflächenbeschaffenheit solcher Chips dar.
Zweck der Erfindung ist die Vermeidung des zusätzlichen Aufwandes zum konventionellen CMOS-Prozess bei Reduzierung der Interferenz/Reflexionsverluste, d. h. der Schwankungen dieser Verluste infolge der prozessbedingt auftretenden Schichtdickentoleranzen der im CMOS-Prozess verwendeten Isolatorschichten.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Anordnung nach den Oberbegriffen der Ansprüche 1 und 12 so zu gestalten, dass die Isolatorschicht oder der Schichtstapel der Isolatorschichten über den Detektorflächen der Photodioden so ausprägt wird, dass die störenden Interferenzen, die bei planparallelen Schichten auftreten, weitestgehend unterdrückt werden.
Gelöst wird die Aufgabe mit den in den Ansprüchen 1 und 12 angegebenen Merkmalen. Innerhalb der Detektorfläche wird dafür gesorgt, dass der Schichtstapel, der die erwähnten störenden Interferenzen erzeugt, nicht mehr planparallel ist. Die optische Dicke (Brechzahl × Dicke) soll Unterschiede aufweisen, die mindestens ¼ der längsten zu detektierenden Wellenlänge entsprechen. Dabei soll der Übergang zwischen den unterschiedlichen Schichtdicken nicht abrupt, sondern stetig erfolgen. Der Übergangsbereich soll einen größeren Anteil im Vergleich zu den verbleibenden parallelen Bereichen einnehmen. Es muss innerhalb der Detektorfläche dieser Übergangsbereich mehrmals auftreten.
Da im Allgemeinen das das zu detektierende Licht die Detektorflaeche ausleuchtet bzw. einen Spot aufweist der einige der erwähnten Übergange überstreicht, erfolgt dann eine Mittelung der verschiedenen vorliegenden Interferenzbedingungen.
Die gefürchteten Dickenschwankungen des gesamten Isolatorstapels haben dann kaum noch einen Effekt auf die im Silizium ankommende Lichtleistung – die Reflexionsverluste werden homogenisiert.
Die Gegenstände der Ansprüche 1 und 12 weisen die Vorteile auf, dass keine zusätzlichen, d. h. der CMOS-Technologie nicht zugehörigen Verfahrensschritte benötigt werden, um die störenden, lichtwellenlängenabhängigen Interferenzen, die sich an einer planparallelen Isolatorschicht oder an einem Schichtstapel aus Isolatorschichten ergeben, weitestgehend zu unterdrücken und so die im Silizium ankommende Lichtleistung der Photodioden zu vereinheitlichen. Dabei werden Reflexionsverluste zwar nicht vermieden aber die Schwankungen dieser Verluste infolge der Schichtdickentoleranzen der Isolatorschichten werden homogenisiert. Es erfolgt eine Mittelung der verschiedenen vorliegenden Interferenzbedingungen.
Die erfindungsgemäße Art der Dickenmodulation und die Dicke selbst der Isolatorschichten oder des Isolatorschichtstapels haben graduellen Einfluss auf den Effekt der Homogenisierung. Ohne die erfindungsgemäße Maßnahme kann im ungünstigsten Fall eine Inhomogenität des erzeugten Fotostromes von 40% auftreten.
Vorteilhafte Ausgestaltungen des Gegenstandes der Ansprüche 1 und 12 sind in den Unteransprüchen angegeben.
Erfolgt die Dickenmodulation der Isolatorschichten zickzackförmig, wie sie z. B. mit einer KOH-Atzung erzeugt werden kann, wird der Bereich der Inhomogenität auf von 40 auf 11% beschränkt. Bei sinusförmiger Modulation erreicht man 6% bei einem Modulationshub von 180 nm, 4% bei 800 nm und < 1% wenn man 2 μm Modulationshub anwendet. Trapezförmige Modulationen sind dagegen weniger effektiv.
Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der Zeichnung erläutert.
Es zeigt 1 schematisch den Teil einer mit CMOS-Technologie hergestellten integrierten Schaltung, welcher eine Photodiode darstellt.
Die aus p-Silizium bestehende Halbleiterscheibe (1) bildet die Anode der Photodiode, das n-leitende CMOS-Wannengebiet (2) die Kathode. Das Feldoxid (3) wurde mit dem LOCOS-Verfahren hergestellt, wobei die notwendige Dickenschwankungen der Isolatorschicht (12) erzielt wurden. Die Schicht (4) ist das Isolationsoxid zwischen Silizium und erster Metalllage (7, 8), die Schicht (5) ist das Isolationsoxid zwischen erster und zweiter Metalllage (9). Den Abschluss bildet die Passvierungsschicht (6), die aus Siliziumoxid oder Silziumnitrid bestehen kann. Entscheidend ist die Form der Schicht (3), welche die Schichtdickenvariationen (12) der gesamten Schichtenfolge als Differenz der maximal auftretenden Schichtdicke des Schichtenstapels (11) und der minimalen Dicke des Schichtstapels (10) bewirkt. Technologisch ist die Ausbildung der Schichtdickenvariation (12) elegant zu realisieren, indem über der Fotodiodenfläche Feldoxidstreifen – hergestellt im LOCOS-Verfahren – platziert werden. Dabei wird bekanntlich Silizium verbraucht, wobei infolge des bekannten „Vogelschnabel”-Effektes das An- und Abschwellen der Dicke fast einer Sinusfunktion entspricht. Da die folgenden Isolatorschichten (4, 5, 6) welche die Metallisierung zu isolieren haben, planarisiert wurden, erhält man den angesprochenen stetigen Übergang der Schichtdicke des Isolationsschichtstapels.
Feldoxide haben üblicherweise eine Mindestdicke von 400 nm. Zur Herstellung werden etwa 180 nm Silizium verbraucht. Damit ist bei einer typischen Brechzahl des Feldoxides von 1.43 eine optische Dickenschwankung von 260 nm erreichbar.
Die oben gestellte Bedingung ist somit für alle Wellenlängen kleiner 1040 nm erfüllt, also nahezu für den gesamten mit Silizium nachweisbaren Lichtbereich.
Andere technische Realisierungen der Schichtdickenvariationen (12) sind sowohl durch Formung der Siliziumoberfläche, z. B. durch Ätzen oder auch Formung einer oder mehrer transparenter Deckschichten möglich.
Bezugszeichenliste

1: p-Silizium (CMOS Ausgangsscheibe), dient als Anode einer Fotodiode
2: n-Silizium (CMOS n-Wanne), dient als Kathode einer Fotodiode
3: Feldoxid, hergestellt im LOCOS-Verfahren
4: ILD – Isolationsoxid zwischen Silizium und erster Metalllage,
5: IMD – Isolationsoxid zwischen erster und zweiter Metalllage
6: Passivierung (Silizium Oxid bzw. Nitrid)
7, 8: Strukturen in einer ersten Metalllage
9: Strukturen in einer zweiten Metalllage
10: minimale Dicke des Isolatorschichtstapels (unterliegt Toleranzen!)
11: maximale Dicke des Isolatorschichtstapels
12: Dickendifferenz des Isolatorschichtstapels innerhalb einer Fotodiode (beabsichtigt, aber konstant)

ZITATE ENTHALTEN IN DER BESCHREIBUNG
Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
Zitierte Patentliteratur

WO 2004/021452 A3 [0005]
US 2007/0072326 A1 [0006]
WO 2007/042521 A3 [0007]

Claims

Verfahren zur Homogenisierung der Reflexionsverluste von Photodioden in integrierten Schaltungen, dadurch gekennzeichnet, dass die über der Kathodenfläche der Photodioden liegende transparente Isolatorschicht oder der transparente Isolatorschichtstapel mit periodischen Schichtdickenschwankungen größer oder gleich 150 nm betragend ausgeprägt wird.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass mindestens 2 Minima und 2 Maxima der Dicke der Isolatorschicht oder des Isolatorschichtstapels ausgeprägt werden.
Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, dass der benötigte Gang von mindestens 150 nm dadurch hergestellt wird, dass die Grenzfläche zwischen Silizium und Isolatorschicht, oder Isolatorschichtstapel entsprechend geformt wird und die äußere Grenzfläche der Isolatorschicht oder des Isolatorschichtstapels planarisiert wird.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die spätere Grenzfläche zwischen Silizium und Isolatorschicht oder Isolatorschichtstapel durch Erzeugung von 150 nm tiefe, nebeneinander angeordnete Gräben oder Gruben von der ursprünglichen Siliziumoberfläche ausgehend, hergestellt mit dem bekannten Verfahren der V-Grubenätzung, geformt wird.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die spätere Grenzfläche zwischen Silizium und Isolatorschicht oder Isolatorschichtstapel so hergestellt wird, dass mit dem dem Fachmann bekannten LOCOS-Verfahren (lokale Oxidation durch Siliziumnitridhartmaske), lateral begrenzt Streifen oder anders geartete Inseln aus Siliziumdioxid mit einer Mindestdicke von 330 nm und einer lateralen Ausdehnung von mindestens 350 nm sowie einem Zwischenraum von mindestens 350 nm auf der ursprünglichen Siliziumoberfläche erzeugt werden, wonach die Isolatorschicht oder ein Isolatorschichtstapel abgeschieden wird.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Einebnung der Isolatorschicht oder des Isolatorschichtstapels mittels chemisch-mechanischem Polieren erfolgt.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Einebnung der Isolatorschicht oder des Isolatorschichtstapels mittels thermischem Verfließens erfolgt.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Einebnung der Isolatorschicht oder des Isolatorschichtstapels durch Verfüllung der Unebenheiten mittels aufschleuderbaren Glasmaterialien erfolgt.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die Einebnung der Isolatorschicht oder des Isolatorschichtstapels durch Verfüllung von Unebenheiten mittels Opferschichten und anschließendem Rückätzen erfolgt, wobei diese Prozedur gegebenenfalls mehrfach wiederholt werden kann.
Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass die Grenzfläche zwischen Silizium und der Isolatorschicht oder des Isolatorschichtstapels eben ist und in die äußere Grenzfläche der transparenten Schicht oder Schichtstapels gezielte Unebenheiten von mindestens 150 nm eingebracht werden.
Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, dass der benötigte Gang von mindestens 150 nm dadurch erreicht wird, dass sowohl die Grenzfläche zwischen Silizium und der Isolatorschicht oder des Isolatorschichtstapels als auch die äußere Grenzfläche geformt werden, so dass die Dickendifferenzen der Isolatorschicht oder des Isolatorschichtstapels insgesamt mindestens 150 nm betragen.
Halbleiteranordnung, bestehend aus einem Gebiet (1) eines ersten Leitungstypes und einem dahinein eingebetteten Gebiet (2) eines zweiten Leitungstypes, so dass beide Gebiete eine Diode zur Lichtdetektion bilden und kontaktierbar ausgeführt sind, aufliegenden transparenten Isolationsschichten (3, 4, 5, 6,) die unter anderem zur Isolation von Metallbahnen (7, 8, 9) in einer oder mehreren Ebenen untereinander sowie zum Halbleiter und zur Außenwelt dienen, dadurch gekennzeichnet, dass die Gesamtdicke (10, 11) aller Isolatorschichten (3, 4, 5, 6) über dem Gebiet des eingebetteten Gebietes 2 nicht konstant ist sondern einen Gang (12) von mindestens 150 nm aufweist, wobei die Unebenheit mehrere, jedoch mindestens zwei Dickenminima und zwei Dickenmaxima aufweist.