DE102009042921B4 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE102009042921B4
DE102009042921B4 DE102009042921.2A DE102009042921A DE102009042921B4 DE 102009042921 B4 DE102009042921 B4 DE 102009042921B4 DE 102009042921 A DE102009042921 A DE 102009042921A DE 102009042921 B4 DE102009042921 B4 DE 102009042921B4
Authority
DE
Germany
Prior art keywords
chip
insulating layer
molded
molded structure
supply lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102009042921.2A
Other languages
English (en)
Other versions
DE102009042921A1 (de
Inventor
Stefan Paulus
Manfred Fries
Martin Petz
Thomas Müller
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102009042921A1 publication Critical patent/DE102009042921A1/de
Application granted granted Critical
Publication of DE102009042921B4 publication Critical patent/DE102009042921B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Halbleiterbauelement (300), umfassend:eine Formstruktur (305), die einen Hohlraum (315) definiert,mehrere, in die Formstruktur (305) eingeformte separate Zuleitungen (303a, 303b, 303c), undeinen in dem Hohlraum (315) an der Formstruktur (305) über mindestens zweien der mehreren separaten Zuleitungen (303a, 303b, 303c) angebrachten Chip (307),wobei sich die mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) in einem Überlappungsgebiet (3099) in einer Projektion orthogonal zu einer Chiphauptfläche zumindest teilweise mit dem Chip (307) überlappen,wobei die mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) derart nach oben gebogen sind, dass sie innerhalb des Hohlraums (315) an freiliegenden Abschnitten an der Formstruktur (305) freiliegen, wobei der Chip (307) mittels verbindender Elemente (319) mit den freiliegenden Abschnitten der mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) elektrisch verbunden ist,wobei die mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) an gegenüberliegenden Seiten aus der Formstruktur (305) herausragen,wobei die Formstruktur (305) eine ausgeformte erste Isolierschicht (311) definiert, die den Chip (307) von den mindestens zweien der mehreren separaten Zuleitungen (303a, 303b, 303c) trennt, undwobei der Chip (307) mit Hilfe eines Klebers (313) an der ausgeformten ersten Isolierschicht (311) angebracht ist und der Kleber (313) eine klebende zweite Isolierschicht bildet, die zwischen dem Chip (307) und der ausgeformten ersten Isolierschicht (311) angeordnet ist.

Description

  • Die vorliegende Erfindung betrifft ein Halbleiterbauelement und ein Verfahren zum Herstellen eines derartigen Halbleiterbauelements.
  • Im Gefolge von zunehmender Funktionsintegration in Halbleiterbauelementen ist die Notwendigkeit, in den Halbleiterbauelementen erzeugte Wärme effizienter abzuleiten, dringend. Gleichzeitig besteht ein Bedarf zur Verbesserung der Zuverlässigkeit, Reduzieren der Größe und zum Senken von Herstellungskosten. Viele der Aufgaben können erfüllt werden, indem die Weise verbessert wird, auf die die Halbleiterchips gekapselt werden. Die US 2007 / 0 126 916 A1 offenbart ein Halbleiterbauelement mit einer Formstruktur, die einen Hohlraum definiert, mehreren Zuleitungen, die in die Formstruktur eingeformt sind und in dem Hohlraum mit einem Chip verbunden sind. Weitere Halbleiterbauelemente sind in der US 2003 / 0 020 147 A1 der US 2007 / 0 251 328 A1 und der US 6 696 753 B2 offenbart.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Halbleiterbauelement zu schaffen, das eine effiziente Ableitung der in dem Halbleiterbauelement erzeugten Wärme ermöglicht. Ferner soll ein Verfahren zur Herstellung eines derartigen Halbleiterbauelements angegeben werden.
  • Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale der unabhängigen Patentansprüche gelöst. Vorteilhafte Weiterbildungen und Ausgestaltungen der Erfindung sind in den Unteransprüchen angegeben.
  • Erfindungsgemäß wird ein Halbleiterbauelement bereitgestellt, das mehrere getrennte (separate), in eine Formstruktur (Moldstruktur) eingeformte Zuleitungen (Leads, Pins) und einen an der Formstruktur über mindestens zweien der mehreren separaten Zuleitungen angebrachten Chip umfasst.
    • 1A und 1B zeigen ein nicht erfindungsgemäßes Beispiel eines Halbleiterbauelements, das mehrere in eine Formstruktur eingeformte Zuleitungen und einen an der Formstruktur angebrachten Chip umfasst.
    • 2 zeigt ein nicht erfindungsgemäßes Beispiel eines Halbleiterbauelements, das mehrere, in eine Formstruktur eingeformte separate Zuleitungen umfasst, wobei ein Chip mit Hilfe eines Klebers an der Formstruktur angebracht ist.
    • 3 zeigt ein nicht erfindungsgemäßes Beispiel eines Halbleiterbauelements, das mehrere in eine Formstruktur eingeformte separate Zuleitungen und einen durch die Formstruktur definierten Hohlraum umfasst.
    • 4A und 4B zeigen eine erfindungsgemäße Ausführungsform eines Halbleiterbauelements, das mehrere, in eine Formstruktur eingeformte separate Zuleitungen umfasst, einen Hohlraum definierend, wobei ein Chip an der Formstruktur angebracht ist, und Bonddrähte, die den Chip mit den mehreren separaten Zuleitungen innerhalb dieses Hohlraums verbinden.
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis der vorliegenden Erfindung zu vermitteln und sind in diese Anmeldung aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen die Ausführungsformen der vorliegenden Erfindung und dienen zusammen mit der Beschreibung der Erläuterung der Prinzipien der Erfindung. Andere Ausführungsformen der vorliegenden Erfindung und viele der damit einhergehenden Vorteile der vorliegenden Erfindung lassen sich ohne weiteres erkennen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1A und 1B zeigen schematisch ein nicht erfindungsgemäßes Beispiel eines Halbleiterbauelements 1, das mehrere in eine Formstruktur (Moldstruktur) 5 eingeformte separate (getrennte) Zuleitungen (Leads, Pins) 3a, 3b, 3c und einen an der Formstruktur 5 über mindestens zweien der mehreren separaten Zuleitungen 3a, 3b, 3c angebrachten Chip 7 umfasst. 1A veranschaulicht einen Querschnitt des Halbleiterbauelements 1 entlang der in 1B gezeigten Linie 1A-1A', während 1B einen Querschnitt des Bauelements 1 entlang der in 1A gezeigten Linie 1B-1B' in einer zu dem Querschnitt von 1A orthogonalen Ebene offenbart. In 1B wurde der Chip 7 mit einer gestrichelten Linie gezeichnet, da er sich außerhalb der durch die Linie 1B-1B' definierten Ebene befindet.
  • 1A und 1B zeigen 3 separate in eine Formstruktur 5 eingeformte Zuleitungen 3a, 3b, 3c und einen an der Formstruktur 5 angebrachten Chip 7. Die Anzahl der mehreren separaten Leitungen 3a, 3b, 3c kann von drei verschieden sein. Es kann sich je nach der Anwendung um eine beliebige Zahl größer als zwei handeln. Der Ausdruck „separat“ bezieht sich auf die Tatsache, dass die mehreren separaten Zuleitungen 3a, 3b, 3c elektrisch voneinander getrennt sind. Bei einer Ausführungsform können mehrere separate Zuleitungen 3a, 3b, 3c integral mit einem Systemträger (Leadframe) (oder mit einem aus einem Array aus Systemträgern bestehenden Systemträgerstreifen) gewesen sein, bis sie nach dem Ausformen von diesem Systemträger (oder Systemträgerstreifen) abgeschnitten wurden. Die Verwendung von Systemträgern ist praktisch, da er ein großes Array von Zuleitungen in Position halten kann, bis die Formstruktur das Halten der Zuleitungen übernehmen kann.
  • Die mehreren separaten Zuleitungen 3a, 3b, 3c können als externe Kontakte für das Empfangen von Spannungen oder Strömen von der Außenseite des Halbleiterbauelements 1 zum Chip 7 oder zum Empfangen von Spannungen oder Strömen vom Chip 7 zur Außenseite des Halbleiterbauelements 1 verwendet werden. Die mehreren separaten Zuleitungen 3a, 3b, 3c können auch als eine mechanische Stütze dienen, um den Chip 7 bezüglich einer Platine oder eines Substrats an seiner Stelle zu halten, an der oder an dem die mehreren separaten Zuleitungen angebracht werden. Beispielsweise können bei einer Ausführungsform die mehreren separaten Zuleitungen 3a, 3b, 3c Teil eines Durchgangslochbauelements (THD - Through-Hole-Device) sein, wo die mehreren separaten Zuleitungen 3a, 3b, 3c durch Durchgangslöcher einer gedruckten Leiterplatte eingeführt und danach daran gelötet werden. Bei einer anderen Ausführungsform können die mehreren separaten Zuleitungen 3a, 3b, 3c Teil eines Oberflächenmontagebauelements (SMD - Surface-Mount-Device) sein, wo die mehreren separaten Zuleitungen 3a, 3b, 3c an die Oberfläche einer gedruckten Leiterplatte gelötet werden, ohne die Zuleitungen durch ein Durchgangsloch einzuführen.
  • Die Formstruktur 5 kann je nach der Anwendung eine beliebige Gestalt besitzen. Die Gestalt der Formstruktur 5 wird üblicherweise durch die Gestalt der Form bestimmt, in der die Formstruktur 5 ausgeformt worden ist. Das Ausformen wird üblicherweise durchgeführt, indem flüssiges Formmaterial (Moldmaterial) unter Druck in eine geschlossene zweiteilige Form eingefüllt wird. Nach der Erhärtung des flüssigen Formmaterials in der Form werden die beiden Teile der zweiteiligen Form auseinandergenommen, um das ausgeformte Bauelement herauszunehmen.
  • Bei einer Ausführungsform kann das flüssige Formmaterial ein einfaches Polymer sein. Bei einer anderen Ausführungsform kann das flüssige Formmaterial ein duroplastisches Epoxidharz sein, das mit einem Füllmaterial (z.B. 70-90 Gew.-% Siliziumoxid) und einem organischen Härter (z.B. 5-25 Gew.-%) gefüllt ist. Zum Verflüssigen wird das Formmaterial auf eine Temperatur von etwa 180°C erhitzt. Die Erhärtung tritt ein, indem das verflüssigte Polymer sich auf etwa Raumtemperatur abkühlen kann.
  • Bei der Ausführungsform ist die Formstruktur 5 ein Quader (siehe 1A und 1B) mit einer definierten Dicke, einer Länge und einer Breite. Bei einer Ausführungsform sind Länge und Breite des Quaders darauf angepasst, so groß zu sein oder größer als Länge und Breite des Chips 7, der an der Formstruktur 5 angebracht werden soll. In diesem Fall kann die Hauptoberfläche der Formstruktur 5 den Chip 7 ganz aufnehmen. Wenn beispielsweise der Chip einen Bereich aufweist, der durch eine Chiplänge von 2 mm und eine Chipbreite von 1 mm gegeben ist, kann die Formstruktur 5 eine Länge von 2,5 mm und eine Breite von 1,5 mm aufweisen.
  • Bei einer Ausführungsform werden die mehreren separaten Zuleitungen 3a, 3b, 3c in die Formstruktur 5 eingeformt, indem Abschnitte der mehreren separaten Zuleitungen 3a, 3b, 3c in den Formhohlraum eingeführt werden, bevor flüssiges Formmaterial in den Formhohlraum gefüllt wird. In diesem Fall kann das Formmaterial um die eingeführten Abschnitte der mehreren separaten Zuleitungen 3 herum fließen, so dass es sich mit den mehreren separaten Zuleitungen 3a, 3b, 3c nach der Erhärtung des Formmaterials verzahnt. Auf diese Weise kann die erhärtete Formstruktur 5 die mehreren separaten Zuleitungen 3a, 3b, 3c zueinander in Position halten.
  • 1A zeigt weiterhin den Chip 7 als an der Formstruktur 5 über den drei separaten Zuleitungen 3a, 3b, 3c angebracht. Der Chip 7 kann ein Halbleiterchip sein, zum Beispiel ein Siliziumchip. Bei einer Ausführungsform kann der Chip 7 eine integrierte Schaltung umfassen. Bei einer Ausführungsform kann der Chip 7 einen Sensor umfassen, zum Beispiel eine Membran zum Erfassen von Druck- oder Akustiksignalen, einen Foto-Sensor zum Detektieren von Licht, einen Gassensor zum Detektieren einer Gaskomponente und dergleichen. Bei einer Ausführungsform kann der Chip 7 eine lichtemittierende Komponente umfassen, zum Beispiel eine Laserdiode.
  • 1A und 1B zeigen, dass der Chip 7 sich über der Formstruktur 5 befindet, d.h. mehrere separate Zuleitungen 3a, 3b, 3c überlappen in einem Überlappungsgebiet 9 zumindest teilweise mit dem Chip 7 in einer Projektion orthogonal zu der Chiphauptfläche. In 1A und 1B besteht das Überlappungsgebiet 9 aus den drei getrennten Überlappungsgebietssegmenten 9a, 9b, 9c.
  • Die 1A und 1B zeigen weiterhin eine ausgeformte Isolierschicht 11, die durch die ausgeformte Schicht definiert wird, die den Chip 7 von den mehreren separaten Zuleitungen 3a, 3b, 3c trennt. Die Dicke D der ausgeformten Isolierschicht 11 definiert den Mindestabstand zwischen dem Chip 7 und den jeweiligen mehreren separaten Zuleitungen 3a, 3b, 3c. Je kleiner die Dicke D, umso besser ist die Wärmeableitung von dem Chip 7 zu den mehreren separaten Zuleitungen 3a, 3b, 3c. Beispielsweise kann, um eine gute Wärmeableitung vom Chip 7 zu mehreren separaten Zuleitungen 3a, 3b, 3c zu erhalten, die Dicke D kleiner ausgeführt werden als zum Beispiel 1000 Mikrometer. Bei einer Ausführungsform kann die ausgeformte Isolierschicht 11 eine Dicke D von 100 Mikrometern oder sogar noch kleiner aufweisen. Andererseits kann eine untere Dickenbegrenzung durch eine Maximalspannung zwischen mehreren separaten Zuleitungen 3a, 3b, 3c und Chip 7 gegeben werden, die die ausgeformte Isolierschicht 11 bei Bauelementbetrieb aushalten muss. Zum Aushalten beispielsweise einer Spannung von 10 V sollte eine ausgeformte Isolierschicht 11, die aus einem duroplastischen Epoxidharz hergestellt ist, dicker als 10 Mikrometer sein. Natürlich hängt eine optimale Dicke D von der Anwendung, der Art des Formmaterials und der geometrischen Gestalt der Formstruktur und der Zuleitungen ab. Dementsprechend kann die Dicke D stark variieren.
  • 2 zeigt schematisch ein nicht erfindungsgemäßes Beispiel eines Halbleiterbauelements 100, das dem Beispiel der 1A und 1B ähnlich sein kann. Beispielsweise können der Chip 107, mehrere separate Zuleitungen 103a, 103b, 103c (in 2 ist nur die Zuleitung 103b gezeigt) und das Überlappungsgebiet 109 identisch sein mit dem Chip 7, den mehreren separaten Zuleitungen 3a, 3b, 3c und dem Überlappungsgebiet 9 der 1A und 1B. Anders als bei der Offenbarung in 1A und 1B jedoch zeigt 2 an, dass der Chip 107 mit Hilfe einer klebenden Isolierschicht 113 mit einer Dicke D an der Formstruktur 105 angebracht ist. Die klebende Isolierschicht 113 trennt den Chip 107 von den mehreren separaten Zuleitungen 103a, 103b, 103c. Bei dieser Ausführungsform kann die klebende Isolierschicht 113 eine oder mehrere der mehreren separaten Zuleitungen 103a, 103b, 103c bedecken oder berühren. Je kleiner die Dicke D der klebenden Isolierschicht 113 ist, umso besser ist der Wärmetransfer von dem Chip 107 zu den mehreren separaten Zuleitungen 103a, 103b, 103c.
  • Bei einer Ausführungsform ist der Kleber 113 ein elektrisch isolierender Kleber, zum Beispiel ein Epoxid, ein Flüssigkristallpolymer (LCP - Liquid Crystal Polymer) usw. Wenn die klebende Isolierschicht 113 aus einem elektrisch isolierenden Material hergestellt ist, kann die klebende Isolierschicht 113 zwei Zwecken dienen, d.h. zum elektrischen Isolieren des Chips 107 von den mehreren separaten Zuleitungen 3a, 3b, 3c und zum Befestigen des Chips 107 an der Formstruktur 105. In diesem Fall wird zum elektrischen Isolieren des Chips 107 gegenüber den mehreren separaten Zuleitungen 103a, 103b, 103c kein Formmaterial benötigt. Dies ermöglicht es, dass der Abstand D der klebenden Isolierschicht 113 lediglich durch die Weise begrenzt wird, auf die die klebende Isolierschicht 113 aufgebracht wird. Typische Dicken können im Bereich zwischen 50 und 250 Mikrometer liegen, zum Beispiel 10 Mikrometer.
  • 3 zeigt schematisch ein nicht erfindungsgemäßes Beispiel eines Halbleiterbauelements 200, das dem Beispiel von 1A und 1B ähnlich sein kann. Beispielsweise können der Chip 207, die mehreren separaten Zuleitungen 203a, 203b, 203c (in 3 ist nur die Zuleitung 203b gezeigt), das Überlappungsgebiet 209 und die ausgeformte Isolierschicht 211 der Dicke D identisch sein mit dem Chip 7, den mehreren separaten Zuleitungen 3a, 3b, 3c, dem Überlappungsgebiet 9 und der ausgeformten Isolierschicht 11 der 1A und 1B.
  • Andererseits ist im Unterschied von der Offenbarung in 1A und 1B die Formstruktur 205 so gestaltet, dass sie einen Hohlraum 215 definiert, und der Chip 207 ist an der Formstruktur 205 in diesem Hohlraum angebracht. In 3 wird der Hohlraum 215 durch einen Basisabschnitt 205a definiert, an dem der Chip 207 angebracht ist, und einen Wandabschnitt 205b, der den Chip 207 umgibt, um den Chip 207 zu schützen. Wie in den vorausgegangenen Ausführungsformen kann der Chip 207 mit Hilfe einer Kleber- oder Haftschicht an der Formstruktur 205 angebracht werden.
  • Bei einer Ausführungsform kann der Wandabschnitt 205b auch als eine Basis für einen Deckel (in 3 nicht gezeigt), der auf dem Wandabschnitt 205b platziert werden kann, um um den Chip 207 herum einen hermetisch abgedichteten Hohlraum auszubilden, dienen. In diesem Fall kann die Höhe des Wandabschnitts 205b größer sein als die Dicke des Chips. Wenn beispielsweise die Dicke des Chips 207 500 Mikrometer beträgt, dann kann die Höhe des Wandabschnitts 205b 1000 Mikrometer betragen, um einen flachen Deckel zu berücksichtigen und Drahtverbindungen, die den Chip mit den mehreren separaten Zuleitungen 203a, 203b, 203c verbinden. Mit einem Deckel, der den Hohlraum 215 abdichtet, kann der Chip 207 vor mechanischem und chemischem Umgebungsstress geschützt werden. Ein hermetisch abgedichteter Hohlraum kann nützlich sein, wenn empfindliche Bonddrähte verwendet werden, um den Chip 207 mit den mehreren separaten Zuleitungen 203a, 203b, 203c zu verbinden, und wenn die Bonddrähte vor mechanischer Zerstörung geschützt werden müssen.
  • Ein hermetisch abgedichteter Hohlraum kann auch nützlich sein, wo sich das Ausformen eines Chips in Formmaterial wegen des hohen mechanischen Stresses (Spannung) verbietet, der durch die vergrößerte Grenzfläche zwischen dem eingebetteten Chip und der einbettenden Formstruktur auf den Chip verursacht wird. Beispielsweise können Halbleiterchips, die integrierte Schaltungen, Drucksensoren, Beschleunigungssensor, magnetische Sensoren, Gassensoren oder andere Sensoren umfassen, gegenüber einem mechanischen Stress anfällig sein, der an der Grenzfläche mit dem Formmaterial verursacht wird, und deshalb werden sie oftmals statt dessen in einem Hohlraum platziert.
  • Die 4A und 4B zeigen schematisch eine erfindungsgemäße Ausführungsform eines Halbleiterbauelements 300 mit sechs separaten Zuleitungen 303a, 303b, 303c, 303d, 303e, 303f, die in eine Formstruktur 305 eingeformt sind. Die Formstruktur 305 besteht aus einem Basisabschnitt 305a und einem Wandabschnitt 305b, um einen Hohlraum 315 zu definieren. Weiterhin ist ein Chip 307 im Hohlraum 315 am Basisabschnitt 305a über den sechs separaten Zuleitungen 303a, 303b, 303c, 303d, 303e, 303f angebracht. 4A veranschaulicht den Querschnitt des Halbleiterbauelements 300 entlang der in 4B gezeigten Linie 4A-4A', während 4B einen Querschnitt des Halbleiterbauelements 300 entlang der in 4A gezeigten Linie 4B-4B' in einer Ebene orthogonal zum Querschnitt von 4A offenbart.
  • Die 4A und 4B zeigen, dass der Chip 307 mit einem elektrisch isolierenden Kleber angebracht ist, der eine klebende Isolierschicht 313 zwischen dem Chip 307 und dem Basisabschnitt 305a bildet. Die Dicke der klebenden Isolierschicht 313 kann im Bereich von 5 bis 250 Mikrometer liegen, z.B. typischerweise 10 Mikrometer. Die 4A und 4B offenbaren weiterhin ein Überlappungsgebiet 309, das aus sechs überlappenden Gebietssegmenten 309a, 309b, 309c, 309d, 309e, 309f besteht. Weiterhin offenbaren die 4A und 4B eine ausgeformte Isolierschicht 311 zwischen der klebenden Isolierschicht 313 und den mehreren separaten Zuleitungen 303a bis 303f innerhalb des Überlappungsgebiets 309. Die Dicke der ausgeformten Isolierschicht 311 kann je nach Chip und Formmaterial im Bereich von zum Beispiel 100 Mikrometer liegen. Die klebende Isolierschicht 313 und die ausgeformte Isolierschicht 311 stellen zusammen eine Isolierschicht dar, die einerseits dick genug ist, um eine gegebene elektrische Mindestdurchschlagsspannung sicherzustellen, und andererseits dünn genug ist, um das effiziente Ableiten von Wärme von dem Chip 307 zu den sechs separaten Zuleitungen 303a bis 303f zu gestatten. Da der Chip 307 über allen sechs separaten Zuleitungen 303a bis 303f angebracht ist, können alle sechs Zuleitungen gleichermaßen an der Wegleitung der Wärme zu der Platine beteiligt sein, an die die sechs separaten Zuleitungen des Halbleiterbauelements 300 gelötet sind.
  • Die 4A und 4B zeigen weiter, das die sechs separaten Zuleitungen 303a bis 303f nach oben gebogen sind, um innerhalb des Hohlraums 315 sichtbar zu werden. Dies soll einen Bereich innerhalb des Hohlraums 315 bereitstellen, wo verbindende Elemente 319, zum Beispiel Bonddrähte, mit den Zuleitungen verbunden werden können, um den Chip 307 elektrisch mit den jeweiligen sechs separaten Zuleitungen 303a bis 303f zu verbinden. Bei einer Ausführungsform sind die verbindenden Elemente 319 Bonddrähte; es können jedoch auch andere verbindende Elemente wie Bondband, Clips usw. verwendet werden.
  • Die 4A und 4B zeigen weiterhin, das die sechs separaten Zuleitungen 303a bis 303f durch den Wandabschnitt 305b geführt sind, damit sie sich zur Außenseite des Package erstrecken. Bei einer Ausführungsform der 4A und 4B sind die sechs separaten Zuleitungen 303a bis 303f an der Außenseite zweimal in entgegengesetzten Richtungen gebogen, um Zuleitungen mit einer Knickflügelform zu erhalten, die an die Oberfläche einer gedruckten Leiterplatte gelötet werden können. Natürlich können die Zuleitungen je nach der Anwendung auch auf andere Weisen oder überhaupt nicht gebogen sein.
  • 4A zeigt weiterhin einen Deckel 317, der an den oberen Rand des Wandabschnitts 305b anschließt, um den Hohlraum 315 hermetisch abzudichten. Der Deckel 317 ist eine flache Abdeckung, die an den Rand des Wandabschnitts 305b angebracht wird, nachdem der Chip 307 an den Basisabschnitt 305a geklebt worden ist und nachdem Bonddrähte 319 zum Verbinden des Chips 307 mit den Zuleitungen 303a bis 303f innerhalb des Hohlraums 315 angebracht worden sind. Mit dem am Wandabschnitt 305b der Formstruktur 305 angebrachtem Deckel 317 ist der Hohlraum 315 hermetisch abgedichtet, um den Chip 307 vor mechanischen oder chemisch schädlichen Umgebungen zu schützen.
  • In den 4A und 4B ist nicht gezeigt, dass der Chip 307 mit einer gelartigen Substanz bedeckt sein kann. Wegen der weichen Konsistenz eines Gels kann ein Gel dazu verwendet werden, die empfindliche Oberfläche des Chips zu schützen, ohne für die Chipoberfläche einen Stress zu verursachen. Ein Gel kann beispielsweise verwendet werden, wenn die empfindliche Membran eines Siliziummikrophons oder eines Silizium-Drucksensors geschützt wird.
  • Wenngleich hierin spezifische Ausführungsformen dargestellt und beschrieben worden sind, versteht der Durchschnittsfachmann, dass eine Vielzahl alternativer und/oder äquivalenter Implementierungen für die gezeigten und beschriebenen spezifischen Ausführungsformen substituiert werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen.
  • Während die hierin dargestellten Ausführungsformen beispielsweise mehrere separate Zuleitungen mit drei oder sechs separaten Zuleitungen offenbaren, können Halbleiterbauelemente zwei, vier, fünf, sieben, zehn oder sogar Hunderte von separaten Zuleitungen aufweisen, ohne von dem Schutzbereich der Erfindung abzuweichen.
  • Während weiterhin die hierin dargestellten Ausführungsformen Chips offenbaren, die sich über allen der mehreren separaten Zuleitungen befinden, liegt es durchaus innerhalb des Schutzbereichs der Erfindung, dass sich der Chip 7 nur über zweien oder einem Bruchteil der Gesamtzahl von separaten Zuleitungen befindet.
  • Weiterhin erwähnen die hierin dargestellten Ausführungsformen zwar, dass der Deckel den jeweiligen Hohlraum hermetisch abdichten soll, doch kann der Deckel je nach der Anwendung auch eine oder mehrere Öffnungen aufweisen. Wenn beispielsweise der Chip einen Drucksensor oder ein Mikrophon umfasst, kann der Deckel eine oder mehrere Öffnungen aufweisen, damit der Chip Zugang zu dem Umgebungsdruck oder den Schallwellen außerhalb des Hohlraums hat.
  • Allgemein soll diese Anmeldung alle Adaptionen oder Variationen der hierin erörterten spezifischen Ausführungsformen abdecken. Ein Beispiel einer Variation ist eine Halbbrückenkonfiguration mit zwei Freilaufdioden, parallel jeweils zu dem ersten und zu dem zweiten Leistungstransistor geschaltet. Deshalb soll die vorliegende Erfindung nur durch die Ansprüche und die Äquivalente davon beschränkt werden.

Claims (8)

  1. Halbleiterbauelement (300), umfassend: eine Formstruktur (305), die einen Hohlraum (315) definiert, mehrere, in die Formstruktur (305) eingeformte separate Zuleitungen (303a, 303b, 303c), und einen in dem Hohlraum (315) an der Formstruktur (305) über mindestens zweien der mehreren separaten Zuleitungen (303a, 303b, 303c) angebrachten Chip (307), wobei sich die mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) in einem Überlappungsgebiet (3099) in einer Projektion orthogonal zu einer Chiphauptfläche zumindest teilweise mit dem Chip (307) überlappen, wobei die mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) derart nach oben gebogen sind, dass sie innerhalb des Hohlraums (315) an freiliegenden Abschnitten an der Formstruktur (305) freiliegen, wobei der Chip (307) mittels verbindender Elemente (319) mit den freiliegenden Abschnitten der mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) elektrisch verbunden ist, wobei die mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) an gegenüberliegenden Seiten aus der Formstruktur (305) herausragen, wobei die Formstruktur (305) eine ausgeformte erste Isolierschicht (311) definiert, die den Chip (307) von den mindestens zweien der mehreren separaten Zuleitungen (303a, 303b, 303c) trennt, und wobei der Chip (307) mit Hilfe eines Klebers (313) an der ausgeformten ersten Isolierschicht (311) angebracht ist und der Kleber (313) eine klebende zweite Isolierschicht bildet, die zwischen dem Chip (307) und der ausgeformten ersten Isolierschicht (311) angeordnet ist.
  2. Halbleiterbauelement (300) nach Anspruch 1, wobei die verbindenden Elemente (319) Bondrähte und/oder Bänder und/oder Clips sind.
  3. Halbleiterbauelement (300) nach einem der vorhergehenden Ansprüche, wobei der Chip (307) einen Sensor umfasst.
  4. Halbleiterbauelement (300) nach einem der vorhergehenden Ansprüche, wobei der Chip (307) mit einer gelartigen Substanz bedeckt ist.
  5. Halbleiterbauelement (300) nach einem der vorhergehenden Ansprüche, wobei der Chip (307) über allen der mehreren separaten Zuleitungen (303a, 303b, 303c) angebracht ist.
  6. Halbleiterbauelement (300) nach einem der vorhergehenden Ansprüche, wobei die mehreren separaten Zuleitungen (303a, 303b, 303c) zur Oberflächenmontage des Halbleiterbauelements (300) an einer Platine ausgebildet sind.
  7. Verfahren zum Herstellen eines Halbleiterbauelements (300), umfassend: Bereitstellen von mehreren, in eine Formstruktur (305) eingeformten separaten Zuleitungen (303a, 303b, 303c), wobei die Formstruktur (305) einen Hohlraum (315) definiert; Anbringen eines Chips (307) an der Formstruktur (305) in dem Hohlraum (315) über mindestens zweien der mehreren separaten Zuleitungen (303a, 303b, 303c); und elektrisches Verbinden des Chips (307) mit den mehreren separaten Zuleitungen (303a, 303b, 303c), wobei sich die mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) in einem Überlappungsgebiet (309) in einer Projektion orthogonal zu einer Chiphauptfläche zumindest teilweise mit dem Chip (307) überlappen, wobei die mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) derart nach oben gebogen sind, dass sie innerhalb des Hohlraums (315) an freiliegenden Abschnitten an der Formstruktur (305) freiliegen, wobei der Chip (307) mittels verbindender Elemente (319) mit den freiliegenden Abschnitten der mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) elektrisch verbunden wird, wobei die mindestens zwei der mehreren separaten Zuleitungen (303a, 303b, 303c) an gegenüberliegenden Seiten aus der Formstruktur (305) herausragen, wobei die Formstruktur (305) eine ausgeformte erste Isolierschicht (311) definiert, die den Chip (307) von den mindestens zweien der mehreren separaten Zuleitungen (303a, 303b, 303c) trennt, und wobei der Chip (307) mit Hilfe eines Klebers (313) an der ausgeformten ersten Isolierschicht (311) angebracht ist und der Kleber (313) eine klebende zweite Isolierschicht bildet, die zwischen dem Chip (307) und der ausgeformten ersten Isolierschicht (311) angeordnet ist.
  8. Verfahren nach Anspruch 7, wobei ein Gel auf dem Chip (307) aufgebracht wird.
DE102009042921.2A 2008-09-26 2009-09-24 Halbleiterbauelement Expired - Fee Related DE102009042921B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/238,468 2008-09-26
US12/238,468 US7868430B2 (en) 2008-09-26 2008-09-26 Semiconductor device

Publications (2)

Publication Number Publication Date
DE102009042921A1 DE102009042921A1 (de) 2010-04-29
DE102009042921B4 true DE102009042921B4 (de) 2021-04-29

Family

ID=42055300

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009042921.2A Expired - Fee Related DE102009042921B4 (de) 2008-09-26 2009-09-24 Halbleiterbauelement

Country Status (2)

Country Link
US (1) US7868430B2 (de)
DE (1) DE102009042921B4 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102589753B (zh) * 2011-01-05 2016-05-04 飞思卡尔半导体公司 压力传感器及其封装方法
JP5441956B2 (ja) * 2011-05-26 2014-03-12 三菱電機株式会社 樹脂封止形電子制御装置及びその製造方法
TW201330332A (zh) * 2012-01-02 2013-07-16 Lextar Electronics Corp 固態發光元件及其固態發光封裝體
US20140377915A1 (en) * 2013-06-20 2014-12-25 Infineon Technologies Ag Pre-mold for a magnet semiconductor assembly group and method of producing the same
DE102014105861B4 (de) * 2014-04-25 2015-11-05 Infineon Technologies Ag Sensorvorrichtung und Verfahren zum Herstellen einer Sensorvorrichtung
JP6406235B2 (ja) * 2015-12-16 2018-10-17 オムロン株式会社 電子装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020147A1 (en) * 2001-07-26 2003-01-30 Rohm Co., Ltd. Method of making leadframe by mechanical processing
US6696753B2 (en) * 2002-05-17 2004-02-24 Denso Corporation Enhancement of wire bondability in semiconductor device package
US20070126916A1 (en) * 2005-12-02 2007-06-07 Altus Technology Inc. Image sensor chip packaging method
US20070251328A1 (en) * 2006-04-26 2007-11-01 Honeywell International Inc. Force sensor package and method of forming same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5683944A (en) * 1995-09-01 1997-11-04 Motorola, Inc. Method of fabricating a thermally enhanced lead frame
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
US6215175B1 (en) * 1998-07-06 2001-04-10 Micron Technology, Inc. Semiconductor package having metal foil die mounting plate
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
TW518729B (en) * 2001-09-04 2003-01-21 Siliconware Precision Industries Co Ltd Quad flat non-leaded semiconductor package structure and manufacturing process
JP2004179253A (ja) * 2002-11-25 2004-06-24 Nec Semiconductors Kyushu Ltd 半導体装置およびその製造方法
US7495325B2 (en) * 2005-05-05 2009-02-24 Stats Chippac, Ltd. Optical die-down quad flat non-leaded package
TWI306658B (en) * 2006-08-07 2009-02-21 Chipmos Technologies Inc Leadframe on offset stacked chips package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030020147A1 (en) * 2001-07-26 2003-01-30 Rohm Co., Ltd. Method of making leadframe by mechanical processing
US6696753B2 (en) * 2002-05-17 2004-02-24 Denso Corporation Enhancement of wire bondability in semiconductor device package
US20070126916A1 (en) * 2005-12-02 2007-06-07 Altus Technology Inc. Image sensor chip packaging method
US20070251328A1 (en) * 2006-04-26 2007-11-01 Honeywell International Inc. Force sensor package and method of forming same

Also Published As

Publication number Publication date
US7868430B2 (en) 2011-01-11
US20100078796A1 (en) 2010-04-01
DE102009042921A1 (de) 2010-04-29

Similar Documents

Publication Publication Date Title
DE102011053871B4 (de) Multichip-Halbleitergehäuse und deren Zusammenbau
DE102009042921B4 (de) Halbleiterbauelement
EP2422367B1 (de) Gekapselte schaltungsvorrichtung für substrate mit absorptionsschicht sowie verfahren zu herstellung derselben
US5893726A (en) Semiconductor package with pre-fabricated cover and method of fabrication
DE102012224355B4 (de) Leistungsmodul
DE102014213564A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4329083A1 (de) Baugruppe zur Aufnahme elektronischer Bauelemente
DE102014113376A1 (de) Verfahren zum herstellen eines chip-package, chip-package, verfahren zum herstellen einer chip-baugruppe und chip-baugruppe
DE112009000686T5 (de) Halbleiterpackage mit eingebetteter magnetischer Komponente und Verfahren zur Herstellung
DE102015105575B4 (de) Elektronisches Modul und Verfahren zum Herstellen desselben
DE102018114426A1 (de) Stromsensorpackage mit kontinuierlicher Isolation
DE102006033175A1 (de) Elektronikanordnung
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102014103275A1 (de) Chipbaugruppe mit isoliertem Stift, isolierter Kontaktstelle oder isoliertem Chipträger und Verfahren zu ihrer Herstellung
DE102017107715B4 (de) Magnetisches Sensor-Package und Verfahren zur Herstellung eines magnetischen Sensor-Packages
DE19752195A1 (de) Halbleiterelement mit einer Tragevorrichtung und einem Zuleitungsrahmen und einem damit verbundenen Halbleiterchip
EP1835538A1 (de) Elektronisches Bauelement, elektronische Baugruppe sowie Verfahren zur Herstellung einer elektronischen Baugruppe
DE102013207111B4 (de) Optoelektronisches Bauelement
DE102014103432B4 (de) Halbleitergehäuse mit oberseitiger Isolierschicht und Verfahren zur Fertigung desselben
DE212021000513U1 (de) Anordnung aus einem Leistungshalbleitermodul und einem Kühler
JPH08204071A (ja) 半導体装置
DE4041224A1 (de) Chip-modul aus wenigstens zwei halbleiterchips
DE102007034949A1 (de) Einheitlich normierte Leistungspackages
JPH10229220A (ja) チップマウント型発光ダイオードの製造方法
DE102018212443A1 (de) Halbleitergehäuse mit passivem elektrischem Bauteil und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R082 Change of representative
R084 Declaration of willingness to licence
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee