-
Die Erfindung betrifft eine Photoempfängeranordnung und ein Verfahren zum Betreiben eines Photoempfängers.
-
Ultra-schnelle Photoempfänger, die im seriellen 100 Gbit/s Datenratenbereich arbeiten und für die Gleichspannungskopplung zu nachfolgenden elektronischen Schaltkreisen, z. B. einem Demultiplexer-Schaltkreis (DEMUX) ausgebildet sind, bestehen nach dem Stand der Technik im einfachsten Fall aus einer pin-Photodiode. In 1 ist ein pin-Photoempfänger 1 nach dem Stand der Technik dargestellt, der eine rückseitige Bias-Einspeisung aufweist. Der Photoempfänger 1 wandelt einen optischen Datenstrom, der über eine Glasfaser in die Photodiode 2 eingekoppelt wird, in ein elektrisches Ausgangssignal gleicher Datenrate um. Entsprechend 1 weist der bekannte Photoempfänger 1, der auf einem Chip integriert sein kann, einen Anschluss Vbias auf, der über einen Widerstand Rbias im dargestellten Stand der Technik mit der Kathode der Photodiode 2 verbunden ist. Die Anode der Photodiode 2 ist mit einem Signalausgang SIG verbunden, wobei zwischen Signalausgang SIG und Erde (GND) ein Abschlusswiderstand R50 geschaltet ist. Ein Abblockkondensator Cbias liegt zwischen Kathode der Photodiode 2 und Erde (GND). Der Photoempfänger 1 bzw. die Photodiode 2 wird über den Anschluss Vbias mit einer Sperrspannung versorgt. Der Widerstand R50 dient der Verringerung der RC-Konstante zur Erzielung höherer Grenzfrequenzen und zur Vermeidung von Reflexionen, die von einer nachgeschalteten Elektronik auf den Photoempfänger 1 zulaufen könnten und bei erneuter Reflexion die Signalintegrität degradieren würden.
-
In 1 ist rechts ein Demultiplexer DEMUX dargestellt, der mit dem Ausgang des Photoempfängers 1 verbunden wird und das hochfrequente Ausgangssignal des Photoempfängers 1 empfängt, der ebenfalls als IC ausgebildet ist, und demultiplext im dargestellten Beispiel ein 100 Gbit/s elektrisches Datensignal in zwei Datensignale mit 50 Gbit/s, die an seinen Ausgängen Dout1 und Dout2 erscheinen. Der Demultiplexer ist nur andeutungsweise dargestellt und weist einen Eingangswiderstand R'50 auf. Es soll hier nur sein elektrischer Eingang Vin erwähnt sein, dessen maximaler Spannungshub in einem sicheren Arbeitsbereich von typisch –0,6 V bis +0,4 V liegen soll, wobei in vielen Fällen das beste Schaltverhalten erzielt wird, wenn die mittlere Gleichspannung am Eingang Vin um 0 V liegt. Üblicherweise wird von außen am Anschluss Vin ein bestimmter Gleichspannungs-Arbeitspunkt definiert, der für eine optimale Schaltschwelle sorgt.
-
Bei direkter Zusammenschaltung des Photoempfängers 2 und des Demultiplexers 3 würde der mittlere Photostrom beleuchtungsabhängig das Eingangspotential des Demultiplexers 3 ins Positive verschieben, bei realistischen Photoströmen im 5–10 mA-Bereich so weit, dass kein optimaler Schaltvorgang des Demultiplexers mehr zustande kommt. Außerdem sind nach dem Stand der Technik die Demultiplexer-Schaltkreise an ihrem Eingang äußerst empfindlich auf Überspannungen, da bei den hohen Schaltfrequenzen die empfindlichen Eingangstransistoren kaum mit Schutzschaltungen gegen Spannungsspitzen versehen werden können, die sofort die Grenzfrequenz vermindern würden. Demzufolge muss der Anwender, der einem Demultiplexer-IC einen Photoempfänger-Chip vorschaltet, dafür Sorge tragen, dass mögliche Spannungsspitzen und auch DC-Offsets innerhalb enger Toleranzen bleiben, ansonsten ist mit dem Funktionsausfall oder Verlust des Demultiplexer-ICs zu rechnen. Die Photoempfänger und Demultiplexer-ICs sind derzeit im 100 Gbit/s-Bereich sehr kostenaufwendige Schaltkreise.
-
Um alle Flexibilitäten für die Einstellung des Arbeitspunkts am Eingang des Demultiplexers 3 zu nutzen und um Risiken transienter Überspannungsimpulse auszuschließen, hat sich die Zwischenschaltung eines sogenannten Bias-Ts 4 eingebürgert, wie in 2 dargestellt ist, die eine Ausführung eines Photoempfängers 1 in Koplanarausbildung und eines Demultiplexers 3, die durch ein Bias-T 4 verbunden sind, zeigt. Das Bias-T 4 weist einen in der Signalleitung liegenden Kondensator und einen zu einem Einstellanschluss Vin führenden Widerstand bzw. Induktivität auf. In dem dargestellten Photoempfänger 1 ist der Bias-Anschluss in zwei Teilanschlüsse +Vpd2 und +Vpd1 aufgeteilt, wobei in entsprechender Weise der Widerstand Rbias in zwei Teilwiderstände beispielsweise mit 20 und 10 Ohm aufgeteilt ist. Es sind gleichfalls zwei Erdleitungen und zwei Abschlusswiderstände zwischen Signalausgang und Erdleitung vorgesehen, die jeweils 100 Ohm betragen und zusammen den Abschlusswiderstand R50 bilden. In den Leitungen zwischen Kathode der Photodiode PD und dem Erdanschluss G sind jeweils ein Abblockkondensator CMIM geschaltet.
-
Die in einer Schaltung nach 2 verwendeten Bias-Ts müssen für Grenzfrequenzen im 100 GHz-Bereich tauglich sein und auch untere Grenzfrequenzen herab zumindest 100 kHz erreichen, um damit sowohl die Signalbandbreite als auch einen sogenannten Rahmentakt zu übertragen. Sie sind daher ebenfalls sehr kostenaufwendig. Weiterhin reduzieren sie die Bandbreite, bedämpfen das Hochfrequenz-Ausgangssignal um etwa 2 dB und machen damit einen Teil der Konversionseffizienz der Photodiode zunichte.
-
Wenn in Entwicklungsvorstufen Photoempfänger 1 und Demultiplexer 3 in separaten Gehäusen vorliegen, ist ein Dazwischenschalten eines Bias-Ts 4 leicht möglich, wenn auch mit den zuvor erwähnten Nachteilen behaftet. Es wird aber mit dem sogenannten Co-Packaging angestrebt, beide Komponenten in einem einzigen Gehäuse einzubringen, um einerseits Gehäusekosten einzusparen und andererseits auch die Signaldämpfungen zwischen beiden optoelektrischen ICs (OEIC) zu reduzieren, die sich sonst zusätzlich durch die notwendigen HF-Verbindungsstecker und -Leitungen ergeben (ca. 2 dB pro Gehäuse). Weiterhin verlassen in diesem bevorzugten Co-Packaging-Design nur mittelfrequente Signale das Gehäuse, so dass Verbindungskosten für Höchstfrequenzstecker eingespart werden. Liegt dieser bevorzugte Co-Packaging-Fall vor, so werden beide OEICs in einem Gehäuse dichter zusammengepackt und direkt mit ultrakurzen Bonddrähten verbunden. In dieser Ausführung kann aber kein Bias-T mehr eingefügt werden. Damit würde auch die photostromabhängige Kontrollmöglichkeit der Eingangsspannung Vin des Demultiplexers 3 bzw. eines anderen nachgeschalteten Schaltkreises entfallen.
-
Aus der Veröffentlichung ”Design and Fabrication of 60-Gb/s InP-based Monolithic Photoreceiver OEICs and Modules”, H.-G. Bach et al., IEEE Journal of Selected Topics in Quantum Electronics, 2002, Vol. 8, No. 6, Seiten 1445–1450 ist ein Photoempfänger mit nachgeschaltetem Wanderwellenverstärker bekannt. Die Photodiode ist über eine Koplanarleitung mit einem die Gateeingangsleitung des Verstärkers abschließenden Widerstand verbunden, der aufgrund des geringen Photostroms im Wesentlichen stromlos ist. Dieser Widerstand liegt an einem negativen Biasanschluss und über einen Abblockkondensator an der Erdleitung des Signalausgangs am Ausgang des Verstärkers.
-
Der Erfindung liegt die Aufgabe zugrunde, eine Photoempfängeranordnung bzw. ein Verfahren zum Betreiben eines Photoempfängers zu schaffen, die eine einfache Möglichkeit zur Steuerung und Einstellung des Eingangsspannungspotentials eines nachfolgenden Schaltkreises, wie eines Multiplexers oder eines Verstärkers gestatten, wobei eine direkte DC-Kopplung zwischen Photoempfänger und nachgeschaltetem elektronischem Schaltkreis derart realisierbar sein soll, dass auf das standardmäßige Bias-T verzichtet werden kann und ein Co-Packaging möglich wird. Außerdem sollen Kosten eingespart werden und somit eine kostengünstige Ausführung erzielt werden.
-
Diese Aufgabe wird erfindungsgemäß durch die Merkmale des sich auf die Photoempfängeranordnung beziehenden unabhängigen Anspruchs und die Merkmale des unabhängigen Verfahrensanspruchs gelöst.
-
Durch die in den Unteransprüchen angegebenen Maßnahmen sind vorteilhafte Weiterbildungen und Verbesserungen möglich.
-
Dadurch, dass zusätzlich zu dem ersten Bias-Anschluss ein zweiter Bias-Anschluss vorgesehen wird, der mit dem Abschlusswiderstand zur Steuerung und Einstellung des Potentials am Signalausgang des Photoempfängers verbunden ist, und dass ein weiterer Abblockkondensator zur HF-technischen Erdung des Abschlusswiderstands vorgesehen ist, kann das Potential des Abschlusswiderstands von außen in gewünschter Weise kontrolliert bzw. eingestellt werden, so dass eine Folgeelektronik, wie z. B. ein Verstärker oder ein Demultiplexer-Schaltkreis, bezüglich ihrer Eingangsschaltschwelle optimal eingestellt werden kann, wodurch möglichen Verschiebungen des Eingangspotentials abhängig von der Beleuchtung entgegengewirkt werden kann. Eine Zwischenschaltung eines Bias-Ts ist nicht mehr nötig, so dass das HF-Signal ungedämpft in die Folgeelektronik übertragen werden kann und außerdem kann ein Co-Packaging durch kurze Bonddrähte realisiert werden und Photoempfänger und Folgeelektronik können in einem Gehäuse dichtest zusammengepackt werden.
-
In einem bevorzugten Ausführungsbeispiel können zur Erzielung einer koplanaren Anordnung und zur hochfrequenztechnischen Symmetrisierung Komponenten ”gespiegelt” werden, d. h. es sind zwei Erdleitungen mit entsprechenden Anschlüssen vorgesehen und der weitere Abblockkondensator und der Abschlusswiderstand sind in jeweils zwei Teilelemente aufgeteilt. Unabhängig von der Ausführung in Koplanarleitung (CPW-Coplanar Waveguide) sind jedoch auch andere Leitungen möglich, wie Mikrostreifenleitungen, CPS (Coplanar Stripe).
-
Vorteilhafterweise kann der erste Bias-Anschluss für die rückseitige Sperrspannungseinspeisung in zwei Teil-Biasanschlüsse aufgeteilt werden, wodurch eine variable Vorgabe der Sperrspannung für die Photodiode möglich ist und die Schutzwirkung gegenüber elektrischen Überspannungen erhöht wird.
-
Die Photodiode kann in unterschiedlicher Art ausgeführt werden, beispielsweise als pin-Photodiode, MSM-Photodiode (Metal Semiconducter Metal) als LawinenPhotodiode (APD) oder als Photoleiter. Sie kann selbst vertikal oder auch lateral integriert sein, als pin-Mesa-Diode ausgeführt werden oder in einer Variante der seitlichen Beleuchtung aus einem Wellenleiter bzw. in einer Wellenleiterintegration für evaneszente Lichteinkopplung. Weiterhin können Photodiode, Abblockkondensatoren, Abschlusswiderstand und Bias-Anschlüsse auf einem Chip integriert sein und auch ein möglicher nachgeschalteter elektronischer Schaltkreis, wie Demultiplexer und Verstärker, beispielsweise Wanderwellenverstärker, kann auf dem gleichen Chip integriert und/oder in einem Gehäuse dicht gepackt sein. Selbstverständlich können, wie bisher, Photoempfänger und Folgeelektronikkreis in getrennten Gehäusen untergebracht sein, wobei deren elektrische Verbindung dann direkt vorgenommen werden kann und kein Zwischenschaltkreis, wie das Bias-T, vorgesehen werden muss.
-
Die Photodiode kann derart im Photoempfänger angeordnet werden, dass die Anode oder die Kathode zum Signalausgang gerichtet ist. In vorteilhafter Weise wird das Potential an den Bias-Anschlüssen abhängig von der Schaltungsrichtung (Anode-Kathode) der Photodiode gewählt, durch die aus dem optischen Eingangspuls wahlfrei positive oder negative elektrische Pulse aus der Photodiode, die immer in Sperrrichtung betrieben wird, erhalten werden können.
-
Die oben erwähnten Vorteile sollen kurz zusammengefasst werden. Der neuartige Photoempfänger (Bias-Feeding-Photodiodenempfänger) und ein integrierter Schaltkreis, wie ein Demultiplexer-IC oder ein Verstärker-IC, wie ein Wanderwellenverstärker, können ohne HF-Dämpfungsverluste direkt DC-gekoppelt verbunden werden, wobei eine exakte Kontrolle des Spannungspotentials des Eingangs des Folgeschaltkreises gegeben ist, ohne dass an der empfindlichen HF-Signalleitung Messanzapfungen oder Bias-Ts erforderlich wären. Die damit nun betreibbare DC-Kopplung der beiden optoelektronischen OEICs vermeidet nennenswerte hochfrequente Signaldämpfungen, die im separat gehäusten Fall im Bereich von ca. 6 dB liegen, und erspart zusätzlich hohe Kosten für ein Höchstfrequenz-Bias-T. Damit können beide OEICs in einem einzigen Gehäuse dichtest gepackt aufgebaut und arbeitspunktmäßig optimal und sicher betrieben werden.
-
Besonders vorteilhaft ist die Erfindung für Höchstfrequenzen anwendbar, sie kann jedoch auch in einem niedrigeren Frequenzbereich eingesetzt werden.
-
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden in der nachfolgenden Beschreibung näher erläutert. Es zeigen
-
1 eine schaltungsgemäße Ausgestaltung eines Photoempfängers mit rückseitiger Bias-Einspeisung und einen nachzuschaltenden Demultiplexer nach dem Stand der Technik,
-
2 einen Photodiodenempfänger und einen nachgeschalteten Demultiplexer, die mit Hilfe eines Höchstfrequenz-Bias-Ts miteinander verbunden sind, nach dem Stand der Technik,
-
3 eine schaltungsgemäße Ausgestaltung eines erfindungsgemäßen Photoempfängers mit nachgeschaltetem Demultiplexer,
-
4 ein Ausführungsbeispiel des erfindungsgemäßen Photoempfängers als monolithisch integrierte optoelektronische Baugruppe in Wellenleiterintegration mit einem Schichtaufbau,
-
5 ein Maskenlayout eines erfindungsgemäßen Photoempfängers mit Anode am Signalausgang,
-
6 Frequenzgänge von vier erfindungsgemäßen Photoempfängern mit unterschiedlicher Anoden-Kathoden Verschaltung der Photodiode und
-
7 am Ausgang des Photoempfängers gemessene Augendiagramme unter Einsatz der Arbeitspunktverschiebung, wirkend am Signalausgang.
-
In 3 ist eine schaltungsgemäße Ausgestaltung der erfindungsgemäßen Photoempfängeranordnung dargestellt, wobei ein Photoempfänger 5 und ein Demultiplexer 6 als nachgeschalteter elektronischer Schaltkreis vorgesehen sind. Der Photoempfänger 5 ist auf einem Chip monolithisch integriert und in gleicher Weise ist der Demultiplexer 6 als integrierte Schaltung auf einem bzw. in einem Chip aufgebaut. Grundsätzlich ist der Empfänger 5 ähnlich zu dem Empfänger nach 2 aufgebaut und die Beschreibung der 1 und 2 gelten auch für die Ausführungsform nach 3. Die Photodiode PD ist so geschaltet, dass die Anode zum Signalausgang S zeigt und die Kathode ist jeweils mit einem Abblockkondensator CMIM verbunden, die auch an die Ground-Anschlüsse G angeschlossen sind. Die Kathode der Photodiode PD ist über den Widerstand 7 und einen Widerstand 8 mit einem ersten Bias-Anschluss verbunden, der zwei Teilanschlüsse 9, 10 aufweist, die auch mit +Vpd2 und +Vpd1 bezeichnet sind. Unterschiedlich zu dem aufgeführten Stand der Technik nach 2 ist hier ein zweiter Bias-Anschluss 11, der auch mit –Vpd bezeichnet wird, vorgesehen, der über jeweils einen weiteren Abblockkondensator CMIM2 mit der jeweiligen Erdleitung bzw. dem jeweiligen Ground-Anschluss der Koplanarleitung HF-mäßig verbunden ist. An den zweiten Biasanschluss 11 ist außerdem der Abschlusswiderstand Zterm angeschlossen, der in zwei Teilwiderstände aufgeteilt ist und der mit dem Signalausgang S verbunden ist.
-
Der Demultiplexer 6 ist lediglich durch seinen Eingangswiderstand Zin und durch zwei Ausgangsanschlüsse Dout1 und Dout2 angedeutet, wobei der Eingangswiderstand mit dem Signalausgang S und mit den Ground-Anschlüssen G des Photoempfängers 5 verbunden ist. Diese Verbindung stellt eine direkte Gleichsspannungskopplung dar, die im Co-Packaging-Fall durch ultrakurze multiple Bonddrähte realisiert wird.
-
Die Teilbias-Anschlüsse 9 und 10 des Photoempfängers 5 geben die Sperrspannung für die rückseitige Bias-Einspeisung zur Photodiode PD vor, während der zweite Bias-Anschluss 11 das Potential des modifiziert über die weiteren Abblockkondensatoren CMIM2 angeschlossenen, im Chip integrierten Abschlusswiderstands Zterm von z. B. 50 Ohm als Parallelschaltung aus dem 2 × 100 Ohm von außen zu kontrollieren erlaubt. HF-technisch ist das kalte Ende, d. h. das zur Erdleitung gerichtete Ende des integrierten Abschlusswiderstands wie im Stand der Technik nach 2 geerdet, was durch den weiteren Abblockkondensator CMIM2 zur Erdleitung bzw. zum Ground-Anschluss G realisiert wird. Der Signalpfad an der Anode der Photodiode PD sieht daher weiterhin einen 50 Ohm-Abschluss. Im dargestellten Ausführungsbeispiel, bei dem die Anode der Photodiode PD zum Signalausgang S zeigt, sind die Teilanschlüsse 9, 10 des ersten Bias-Anschlusses mit +Vpd2 und +Vpd1 bezeichnet, während der zweite Bias-Anschluss 11 mit –Vpd bezeichnet wird. Dies soll andeuten, dass eine gegenläufige Stromeinspeisung am Pad ”–Vpd”, d. h. am Anschluss 11 stattfindet. Üblicherweise ist in dem Beschaltungsfall an die Anschlüsse 9, 10 eine positivere Spannung als an den Bias-Anschluss 11 anzulegen und grundsätzlich kann gesagt werden, dass die Spannung am Anschluss 11 betragsmäßig kleiner sein soll als die an den Anschlüssen 9 und 10.
-
Ausgehend vom zweiten Bias-Anschluss 11 zeigt die Verfolgung der galvanischen Verbindung über den Widerstand Zterm, dass das Eingangspotential des Demultiplexers 6 direkt kontrolliert bzw. eingestellt werden kann. Mit der Möglichkeit der gegenläufigen Stromeinspeisung kann dem Photostrom der Diode PD so entgegengewirkt werden, dass sich am Signalpfad das gewünschte Potential einstellen lässt. In der Praxis wird für einen positiven Photostrom aus der Anode der Photodiode am Anschluss 11 ein entsprechend negatives Potential gelegt, so dass eine dem Photostrom entgegengesetzte Kompensationswirkung am Demultiplexereingang erzielt wird. Dies kann zu einer Schaltschwelle am Demultiplexereingang von beispielsweise 0 V führen oder auch zu einem beliebigen anderen gewünschten Schaltschwellenpotential. Das HF-Signal wird ungedämpft auf den Demultiplexer übertragen.
-
In 4 ist ein Ausführungsbeispiel einer wellenleiterintegrierten pin-Photodiode in einer vertikalen Epitaxieschichtfolge mit integrierten Dielektrika und Metallisierungen dargestellt, wobei ein solcher monolithisch integrierter Photoempfänger in Form einer optoelektronischen Baugruppe für den Hochfrequenzbereich eingesetzt wird. Der Schichtaufbau weist ein InP:Fe-Substrat 21 und eine darauf angeordnete Schichtenfolge von allesamt semi-isolierenden GaInAsP-Leitschichten 22 und zwischen diesen angeordnete InP-Abstandsschichten 12 auf. Die oberste Schicht des Schichtpakets, das epitaktisch hergestellt ist, ist eine GaInAsP:Fe-semiisolierende Wellenleiterschicht 13, die einen Eingangstaper 23 beinhaltet, in den Licht von einer Faser eingekoppelt wird. Auf bzw. in der Wellenleiterschicht 13 ist eine Photodiode 24 angeordnet, die aus einer auf der Wellenleiterschicht 13 aufgebrachten n-dotierten GaInAsP:Si-Kontaktschicht 14 und einer p-Kontaktschicht besteht, wobei die letzten zwei Schichten zum Bezugszeichen 15 zusammengefasst sind. Die wellenleiterintegrierte Photodiode 24 wird von einer ersten Dielektrikumsschicht 16 umgeben bzw. eingebettet, die im Ausführungsbeispiel als BCB-Schicht ausgebildet ist. Auf der Schichtanordnung der wellenleiterintegrierten Photodiode 24 sowie der n-Kontaktschicht 14 sind Metallstrukturierungen 17 aufgebracht, die als entsprechende Kontakte und Verbindungsleitungen ausgebildet sind. Die RC-Elemente, sowie Signalleitungen und DC-Biasleitungen sind durch die Metallisierungen 18, 19, 20 und 26 angedeutet. Unter Zuhilfenahme der passiven R-, C- und Leitungselemente 18, 19, 20, 26 wird die Verschaltung der pin-Diode PD gemäß 3 vorgenommen.
-
In 5 ist das Masken- oder Chiplayout der vertikal integrierten Baugruppe nach 4 in der Verschaltung nach 3 dargestellt. Der Photoempfänger (Bias-Feeding-Photodiodenchip) vom WG-PD-Typ (Waveguide-PD-Typ) weist eine aktive pin-Photodiode 24 mit Abmessungen von 5 × 20 μm2 auf. Die Anschlusspads der Bias-Anschlüsse 9, 10, 11 entsprechen geometrisch direkt den Anschlüssen der 3. Beidseitig der Photodiode 24 sind die Kondensatoren CMIM zu erkennen und die weiteren Abblockkondensatoren CMIM2 sind beidseitig zur Signalausgangsleitung 25 angeordnet, wobei die Teile des Abschlusswiderstand Zterm in die Abschlusskondensatoren CMIM2 im Layout eingefügt sind und mit der Signalausgangsleitung 25 verbunden sind. Die Verbindung von der pin-Photodiode 24 zu der Signalausgangsleitung wird über eine kurze Luftbrücke 27 realisiert. Die Ground-Pads und das Signalpad sind wie in 3 mit G und S bezeichnet.
-
In 6 sind die Frequenzgänge von vier Photoempfängern (Bias-Feeding-Photodioden) mit einem optischen Heterodynverfahren auf Chiplevel gemessen mit Variationen der Anschlussart der pin-Photodiode dargestellt. PEL.NOR bezeichnet dabei die elektrische Ausgangsleistung normiert auf 0 dB bei tiefen Frequenzen. Bei Dioden vom WG-PD-Typ ist die Anode und bei Dioden vom INV-PD-Typ die Kathode mit dem HF-Signalausgang verbunden, wodurch der Anwender aus einem optischen Eingangspuls wahlfrei positive oder negative elektrische Pulse aus der Photodiode erhalten kann. Die Symbole mit Dreieck und Stern zeigen die Frequenzgänge der pin-Dioden mit der Anode am Signalausgang (WG-PD) und die Quadrate oder Kreise an den Kurven bezeichnen pin-Dioden mit der Kathode am Signalausgang (INV-PD). Der zweite Bias-Anschluss 11 war hier extern geerdet, am Standard-Bias-Anschluss 9, 10 lagen 2 V Sperrspannung an. Die erreichten Bandbreiten betragen 90–105 GHz und sind damit Bandbreiten gleich großer passivierter Wellenleiter-integrierter Photodioden bekannter Ausführungen entsprechend 1 gleichgestellt. Wie aus der Legende zu erkennen ist, werden Responsivitäten um 0,55 A/W (unentspiegelt) erreicht und polarisationsabhängige Verluste (PDL) von nur < 0,35 dB, die Bestwerte darstellen. Damit sind keine negativen Auswirkungen des erfindungsgemäßen Photoempfängers erkennbar, so dass der Anwender vorteilhaft flexiblere Biasing-Konzepte unter Verwendung des zweiten Bias-Anschlusses 11 in der DC-Kopplung mit Folgeelektroniken einsetzen kann, ohne HF-Verluste befürchten zu müssen.
-
In 7 sind drei am HF-Ausgang des erfindungsgemäßen Photoempfängers (Bias-Feeding-Photodetektors) einzeln gemessene Augendiagramme dargestellt, die die optische Signalwandlung bei einer Datenrate von 107 Gbit/s demonstrieren. Das optische Eingangssignal wurde durch optisches Multiplexen von sehr kurzen Impulsen mit 2,6 ps Breite erzeugt und repräsentiert eine PRBS-Folge (pseudo-random binary sequence) der Statistik 231 – 1. Die Augendiagramme demonstrieren die Fähigkeit des neuen Detektorchips, eine wahlfreie Biasspannung durch den Chip hindurch für eine Folgeelektronik an deren Eingang dem HF-Signal zu überlagern, ohne Einfluss auf die Qualität oder Dämpfung des HF-Signals des Detektors bzw. Photoempfängers zu nehmen. Demgemäß kann das Signalauge, d. h. die Repräsentation statistischer ”0”- und ”1”-Folgen beliebig um die Nullachse herum durch variierende Gleichspannungen am Anschlußpad 11 bzw. –Vpd verschoben werden. Damit kann der Detektor optimal an die Eigenschaften und Bedürfnisse einer Folgeelektronik angepasst werden, ohne im 100 Gbit/s Datenratenbereich sehr teure und dämpfende (–2 dB) Bias-Ts verwenden zu müssen.
