DE102008023216A1 - Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens - Google Patents

Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens Download PDF

Info

Publication number
DE102008023216A1
DE102008023216A1 DE102008023216A DE102008023216A DE102008023216A1 DE 102008023216 A1 DE102008023216 A1 DE 102008023216A1 DE 102008023216 A DE102008023216 A DE 102008023216A DE 102008023216 A DE102008023216 A DE 102008023216A DE 102008023216 A1 DE102008023216 A1 DE 102008023216A1
Authority
DE
Germany
Prior art keywords
gate electrode
mos
temperature
gate
contact point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102008023216A
Other languages
English (en)
Inventor
Michael Stoisiek
Michael Gross
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
Friedrich Alexander Univeritaet Erlangen Nuernberg FAU
X Fab Semiconductor Foundries GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Friedrich Alexander Univeritaet Erlangen Nuernberg FAU, X Fab Semiconductor Foundries GmbH filed Critical Friedrich Alexander Univeritaet Erlangen Nuernberg FAU
Priority to DE102008023216A priority Critical patent/DE102008023216A1/de
Priority to PCT/EP2009/056070 priority patent/WO2009141347A1/de
Priority to US12/993,559 priority patent/US20110182324A1/en
Publication of DE102008023216A1 publication Critical patent/DE102008023216A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
    • G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
    • G01K7/18—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer
    • G01K7/186—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements the element being a linear resistance, e.g. platinum resistance thermometer using microstructures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K1/00—Details of thermometers not specially adapted for particular types of thermometer
    • G01K1/14—Supports; Fastening devices; Arrangements for mounting thermometers in particular locations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
    • G01K2217/00—Temperature measurement using electric or magnetic components already present in the system to be measured

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Es wird ein Verfahren zur Messung der Betriebstemperatur von MOS-gesteuerten Halbleiterleistungsbauelementen angegeben. Dabei wird bei bekanntem Temperaturkoeffizienten des elektrischen Widerstandes des Gateelektrodenmaterials der elektrische Widerstand des Gateelektrodenmaterials während des Betriebes des Bauelementes zwischen zwei Kontaktpunkten auf der Gateelektrode durch eine der Gatespannung überlagerte Messspannung und dadurch die Temperatur gemessen. Die Temperaturmessung kann bei einer Mehrzahl von Kontaktpunktpaaren, die voneinander elektrisch isolierte Mess- und Steuerstrecken begrenzen ortsaufgelöst erfolgen, sie ist genau und erfolgt quasi verzögerungsfrei. Zur Durchführung des Messverfahrens mit zusätzlichen Kontakten versehene MOS-Bauelemente werden beschrieben.

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Betriebstemperaturmessung von MOS-gesteuerten Halbleiterleistungsbauelementen wie z. B. eines MOS-Leistungstransistors oder eines IGBT, sowohl auf Bauelemente mit einer Transistorzelle als auch auf solche, die aus einer Vielzahl identischer und parallel geschalteter Einzelzellen bestehen, bei denen die Gesamtbauelementfläche groß im Vergleich zur Fläche der Einzelzelle ist, und die aktive Fläche des Halbleiterchips in einzelne voneinander elektrisch isolierte Teile des Gateelektrodennetzwerkes unterteilt sein kann, wobei zur Durchführung des Verfahrens das entsprechende Bauelement mit zusätzlichen elektrischen Gatekontakten versehen ist. Die Erfindung bezieht sich weiterhin sowohl auf Halbleiterleistungsbauelemente mit vertikalem Stromfluss durch das Halbleiterchip als auch auf Bauelemente zur Integration in einem so genannten Smart-Power-IC mit lateralem Fluss des Hauptstromes und kommt zur Anwendung in Bauelementen aus Halbleitermaterial Silizium aber auch aus anderen Halbleitermaterialien, z. B. Siliziumkarbid (SiC), in Betracht, wobei es dann jeweils einen zusätzlichen elektrischen Kontakt je Bauelement gibt. Zur Durchführung des Verfahrens wird während des Bauelementbetriebes dessen Temperatur integral oder in einzelnen Flächenelementen des Bauelementchip gemessen. Einerseits wird damit dafür gesorgt, dass kein frühzeitiger Ausfall des Bauelementes durch Überlastung erfolgt, andererseits kann die mögliche Bauelementleistung besser ausgeschöpft werden.
  • Wünschenswert ist ein Betrieb der Halbleiterbauelemente nahe der durch Bauelementzuverlässigkeit und Einhaltung der Bauelementkenndaten gesetzten oberen Temperaturgrenze von je nach Bauelementtyp und Entwicklungsstand z. B. 150°C bis 200°C. Die während des Betriebes durch die umgesetzte elektrische Verlustleistung auftretende Wärme muss abgeführt werden. Der Betrieb bei der prinzipiell durch die Bauelementkonstruktion vorgegebenen oberen Temperaturgrenze und deren Einhaltung ist meist nur eingeschränkt möglich, da auf Grund inhomogener Wärmeableiteigenschaften und/oder einer inhomogenen elektrischen Ansteuerung des Bauelements eine inhomogene Temperaturverteilung über die Bauelementoberfläche mit lokalen Temperaturspitzen, so genannten Hot- Spots entsteht. Unter Umständen kann durch eine thermisch/elektrische Mitkopplung die Temperatur der Hot-Spots sich dabei unkontrolliert bis zur Zerstörung des Bauelements erhöhen. Von besonderer Bedeutung ist diese thermische Grenzbelastung bei periodischem oder einmaligem Betreib des Bauelements nahe der elektrischen und thermischen Belastungsgrenzen, wie z. B. dem ungeklemmten Abschalten einer induktiven Last oder dem Abschalten des Bauelements nach dem Auftreten eines Kurzschlusses der Last.
  • Zur Lösung des Problems des sicheren Bauelementebetriebes, d. h. zum Vorbeugen einer Zerstörung bestehen verschiedene Wege.
  • Ein Weg ist die Vorausberechnung und/oder die direkte Messung der Temperaturentwicklung in Abhängigkeit von der dissipierten Verlustleistung und Angabe eines transienten thermischen Widerstandes mit Hilfe dessen sich dann die im aktuellen Bereich auftretende Chiptemperaturen berechnen lassen, wie das bei D. Schröder, "Leistungselektronische Bauelemente", Kap. 10, Springer-Verlag, Berlin Heidelberg, 2006 angegeben ist.
  • Da es sich hierbei in der Regel um eine auf die ganze Bauelementchipfläche bezogene Angabe handelt, können innerhalb der Bauelementchipfläche unterschiedliche Temperaturen nicht beschrieben werden und insbesondere das Auftreten von Hot-Spots nicht vermieden werden.
  • Eine andere Möglichkeit ist die Messung der während des Betriebes des Bauelements auftretenden Temperatur mit Hilfe eines eigens zu diesem Zweck in das Bauelement oder in die unmittelbare Umgebung des Bauelements integrierten Temperatursensors, z. B. eines in Durchlassrichtung betriebenen pn-Überganges, wie das zu entnehmen ist bei: V. Khemka et al., "Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve Energy Capability", IEEE Transactions an Electron Devices, Vol. 51, No. 6, 1025–1032, 2004 ebenso bei: M. Glavanovics and H. Zitta, „Dynamic Hot Spot Temperature Sensing in Smart Power Switches", ESSCIRC 2002, 295–298, 2002.
  • Nachteilig bei dem Verfahren ist, dass die Temperatur nur jeweils am Ort eines solchen Sensors gemessen werden kann und die Zahl der zu integrierenden Sensoren wegen ihres Chipflächenverbrauchs begrenzt ist. Darüber hinaus besteht zwischen Temperatursensor und benachbartem aktiven Bauelementbereich ein designtechnisch bedingter Mindestabstand, der dazu führt, dass die am Ort des Sensors gemessene Temperatur und die Temperatur im benachbarten aktiven Chipbereich voneinander abweichen und eine zeitliche Änderung der Temperatur des aktiven Chipbereiches erst mit erheblicher Verzögerung am Sensor gemessen wird.
  • In vielen Fällen, insbesondere wenn der aktive Bauelementbereich von einem nicht elektrisch aktiven, jedoch zur Wärmeableitung beitragenden Chipbereich umgeben ist, kommt es zu in der Mitte der Bauelementfläche zentrierten Hot-Spots. Ein bekanntes Verfahren zur Vermeidung dieser Hot-Spots besteht darin, dass man die im Zentrum des Bauelementes gelegenen aktiven Zellen, z. B. eines vertikalen Leistungs-MOSFET, durch das Layout mit einem größeren Wert des Einschaltwiderstandes versieht als Zellen der peripheren Chipbereiche, wie das bekannt ist durch: V. Khemka et al., "Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve Energy Capability", IEEE Transactions an Electron Devices, Vol. 51, No. 6, 1025–1032, 2004. Damit wird dann ein bestimmter Wert durch das Design vorgegeben, wobei auch bestimmte Sicherheitsgrenzen einzuhalten sind, was auch zu bestimmten Leistungseinbußen führt und keine Regelmöglichkeit beinhaltet.
  • Zweck der Erfindung ist es, bei der Messung der Temperatur des Halbleiterchips während des Betriebes des MOS-gesteuerten Halbleiterbauelementes die Genauigkeit und Schnelligkeit der Reaktionszeit bei Gegenmaßnahmen, z. B. bei Überhitzung zu steigern und damit die Bauelementezuverlässigkeit zu steigern.
  • Der Erfindung liegt die Aufgabe zu Grunde, ein elektrisches Temperaturmessverfahren der Betriebstemperatur und ein modifiziertes Bauelement zur Durchführung des Verfahrens anzugeben, welches die Überwachung des Bauelementes verbessert, d. h. Temperaturmesswerte ohne Zeitverzögerung liefert, keine zusätzlichen Flächen für Temperatursensoren benötigt und ggf. ortsbezogene Temperwerte liefern kann.
  • Gelöst wird diese Aufgabe mit den in den Ansprüchen 1 bis 4, 6, 8, 10 und 13 angegebenen Merkmalen.
  • Vorteilhafte Ausgestaltungen der Gegenstände der Ansprüche 1 bis 4, 6, 8, 10 und 13 sind in den übrigen Unteransprüchen gegeben.
  • Die Gegenstände dieser Ansprüche weisen die Vorteile auf, dass Betriebstemperaturen genau, ortsnah und mit einer vernachlässigbaren Zeitverzögerung gemessen werden können. Die Ausbildung von Hot Spots kann schneller erkannt und einem Ausfall des Bauelementes besser vorgebeugt werden. Damit wir die Zuverlässigkeit verbessert. Während des Betriebes des Bauelementes wird der temperaturabhängige elektrische Widerstand der Gateelektrode oder des sowieso vorhandenen Gateelektrodennetzwerkes gemessen und bei bekanntem Temperaturkoeffizienten des Widerstandes des Gateelektrodenmaterials zur Bestimmung der aktuellen Bauelementtemperatur am Messort benutzt. Das üblicherweise nur mit einem Kontakt versehene Gateelektrodennetzwerk muss zur Widerstandsmessung mit mindestens einem zusätzlichen Kontakt versehen werden. Die ortsaufgelöste Erfassung der Temperatur geschieht durch mehrere von solchen zusätzlichen Kontaktierungen des Gateelektrodennetzwerkes, so dass durch die Widerstandsmessung zwischen jeweils zwei benachbarten Kontakten die Temperatur im Bereich zwischen diesen beiden Kontakten bestimmt werden kann. Zweckmäßigerweise wird die Gateelektrode bzw. das Gateelektrodennetzwerk in voneinander isolierte Segmente aufgeteilt, die dann unabhängig voneinander ohne Störeinflüsse gemessen werden können.
  • Grundsätzlich ist diese Verfahrensweise bei allen Gateelektrodenmaterialien mit einem geeigneten Temperaturkoeffizienten des Widerstandes zu verwenden. Da die Gateelektrode zum großen Teil nur über ein dünnes Gateoxid thermisch an das darunter liegende Silizium gekoppelt ist, stellt die gemessene Gateelektrodentemperatur ein gutes Maß für die Temperatur des darunter liegenden Siliziums dar. Außerdem folgt dadurch die Gateelektrodentemperatur mit nur einer sehr geringen Verzögerung einer Temperaturänderung im darunter liegenden Silizium.
  • Durch die Positionierung der zusätzlichen Gatekontakte besteht eine weitestgehende Flexibilität bezüglich Ausdehnung und Position des durch die Temperaturmessung erfassten Bauelementbereichs. Mit weit auseinander liegenden Kontakten kann die mittlere Temperatur ausgewählter Flächensegmente des Bauelements bestimmt werden, z. B. die Temperatur in konzentrischen ringförmigen Segmenten der Bauelementfläche. Andererseits lässt sich durch sehr nahe beieinander liegende Gatekontakte die Temperatur mit hoher Ortsauflösung bestimmen.
  • Da die Messspannung zur Bestimmung des Gatewiderstandes klein im Vergleich zur Gatespannung bei ausgesteuertem Bauelement gewählt werden kann, ist die Messung des Gatewiderstandes durch eine der Gatespannung überlagerte Hilfsspannung und damit während des Betriebes des Bauelements möglich. Mit geeigneten Ansteuer- und Signalauswerteschaltungen lassen sich Gleichspannung oder Wechselspannung als Sonde zur Widerstandsmessung verwenden. Wechselspannungsmessungen besitzen dabei den Vorteil der größeren Empfindlichkeit und besseren Entkopplung der Temperaturmessung von der primären Gateansteuerung.
  • Die Erfindung wird nun anhand eines Ausführungsbeispiels unter Zuhilfenahme der schematischen Zeichnung erläutert. Es zeigen
  • 1 Aufsicht und Schnitt eines konventionellen 1-Finger-MOS-Transistors mit im Zentrum liegenden Source-Body-Kontakt und zwei dazu symmetrisch angeordnete Driftzonen und Drainbereiche, der dem Stand der Technik entspricht,
  • 2 einen für das erfindungsgemäße Verfahren modifizierten, d. h. mit einem zusätzlichen Gatekontakt versehenen MOS-Transistor sonst gleichen Aufbaus wie in 1,
  • 3 einen mit mehreren zusätzlichen Gatekontakten versehenen erfindungsgemäßen MOS-Transistor sonst gleichen Aufbaus wie in 2, wie er für die Widerstandsmessung mit einer Vierpunktmethode mit unabhängigen Kontakten zur Messstromeinspeisung und Spannungsmessung geeignet ist. Mit geänderten elektrischen Anschlüssen und einer Trennstelle (Isolation) mitten zwischen den vier zusätzlichen Gatekontakten (nicht dargestellt) ist die Anordnung für eine auf dem mehrfach kontaktierten Zweig der Gateelektrode ortsaufgelöste Temperaturmessung geeignet.
  • 4 die Aufsicht auf einen MOS-Transistor mit einer realen Flächengröße von ca. 0,4 mm × 0,4 mm, der aus einer Vielzahl identischer nebeneinander senkrecht angeordneten fingerförmigen Einzelzellen besteht,
  • 5 das System der Gateanschlüsse eines erfindungsgemäßen MOS-Transistors mit einem vergleichbaren Grundaufbau wie in 4,
  • 6 die Aufteilung des in der 5 gezeigten MOS-Transistors in drei konzentrisch liegende Gebiete, welche durch die zusätzlichen Gatekontakte bezüglich der Temperaturmessung getrennt erfasst werden können und
  • 7 die Aufsicht und den Schnitt eines MOS-Transistors mit quadratischen Einzelzellen.
  • 1 zeigt eine Aufsicht auf einen konventionellen langgestreckten 1-Finger-Transistor mit dem im Zentrum liegenden Source-Body-Komplex (1) und zwei dazu symmetrisch angeordnete Driftzonen- und Drainbereiche (2, 3). Eingezeichnet sind in der schematischen Anordnung die Gateelektrode in Form eines gestreckten Kreisringes (4) und metallische Leitbahnen zur Kontaktierung der Source- und Drainbereiche (5, 6) sowie der Gateelektrode (7). Die Figur zeigt darüber hinaus die typischen Dotierungszonen und Materialschichtfolgen entlang eines Schnittes A-B.
  • Der gemäß der Erfindung modifizierte MOS-Transistor der 1 ist in 2 abgebildet. An dem Kontaktpunkt (9) ist die ringförmige Gatelektrode (4) mit einem zusätzlichen Kontakt und angeschlossener Leiterbahn (10) versehen. Zwischen dem Gatekontakt (7) und und der Leiterbahn (10) kann nun im Rahmen einer Zweipunktmessung der Gateelektrodenwiderstand zwischen den Kontaktpunkten (8) und (9) gemessen und damit auch die Temperatur in diesem Bereich indirekt gemessen werden. Damit die Widerstandsmessung sich nur auf die in der Abbildung unten liegende Verbindung zwischen den Kontaktpunkten (8) und (9) bezieht, ist die zweite mögliche stromführende Verbindung durch eine Trennstelle (17) unterbrochen. Die Messung des Gateelektrodenwiderstandes mit einer Zweipunktmessung ist möglich, wenn der Widerstand der Leiterbahnen vernachlässigbar klein gegen den zu messenden Widerstand der Gateelektrode ist. Wenn dies nicht der Fall ist, muss die Messung mit einer Vierpunktmethode mit unabhängigen Kontakten zur Messstromeinspeisung und Spannungsmessung erfolgen (siehe 3). In 3 ist eine erfindungsgemäße Ausführungsvariante eines MOS-Transistors mit mehreren zusätzlichen Gatekontakten (12, 14, 16) für die Vierpunktmessung des zwischen den Kontaktpunkten (11) und (13) befindlichen Gateelektrodenbereiches abgebildet. Bei Anwendung der Zweipunktmessung kann wahlweise der Widerstand zwischen zwei beliebig wählbaren Kontaktpunkten der Gateelektrode gemessen werden, z. B. zwischen den Kontaktpunkten (8) und (15), zwischen den Kontaktpunkten (15) und (13) oder auch zwischen (15) und (9) und damit jeweils die mittlere Temperatur des durch die Kontaktpunkte eingeschlossenen Bereichs bestimmt werden. Bei Vorhandensein weiterer Trennstellen (17) der Gateelektrode (nicht dargestellt), z. B. zwischen den Kontaktpunkten (8) und (15) sowie (13) und (11) wobei zwei elektrisch isolierte Abschnitte der Gateelektrode entstehen, kann unabhängig voneinander die Betriebstemperatur in den kleineren benachbarten Abschnitten der Gateelektrode gemessen werden.
  • In den 5 und 6 ist eine erfindungsgemäße Ausgestaltung eines großflächigen MOS-Leistungstransistors dargestellt. Das Transistorchip ist quadratisch mit einer Seitenlänge von ca. 0,4 mm. Der aktive Innenbereich ist mit einer großen Zahl identischer nebeneinander senkrecht angeordneter fingerförmiger Einzelzellen entsprechend der 1 belegt. Die nebeneinander liegenden Gateelektrodenbahnen sind nach dem Schema der 5 zum Teil an dem gemeinsamen Gatekontakt (7) angeschlossen und zum Teil mit zusätzlichen Kontakten versehen. Zum Teil sind darüber hinaus ursprünglich zusammenhängende Gateelektrodenbahnen (4) durch Trennstellen (17) unterbrochen, wodurch sich bestimmte Abschnitte der Gateelektrode ergeben, die gegeneinander elektrisch isoliert sind und an ihren Enden jeweils einen Kontaktpunkt mit einer zusätzlichen Leiterbahn als Gatekontakt besitzen (Kontaktpunktpaare), z. B. führen die zusätzlichen Gatekontakte (71(1)/72(1); 71(2)/72(2); 71(3)/72(3)) zu solchen Kontaktpunktpaaren. Der Aufteilung der zusätzlichen Gateanschlüsse und elektrischen Unterbrechungen der Gateelektrode liegt eine Aufteilung der Bauelementfläche in drei konzentrische Bereiche nach 6 zugrunde, in denen jeweils getrennt die Temperatur erfasst werden kann. Im Bereich 3 (5) sind alle Gateelektroden auf den gemeinsamen Gateanschluss (7) gezogen. Jeweils nur eine fingerförmige Zelle auf der linken und rechten Seite von Bereich 3 ist zusätzlich kontaktiert zur Temperaturmessung mit der Zweipunktmethode (71(3), 72(3)) im Randbereich des aktiven Bauelementchip. Die Gateelektrodenabschnitte in den Bereichen 1 bis 3 sind unabhängig voneinander messbar. Die Gateelektroden im Bereich 1 mit den Kontakten 71(1) und 72(1) erlauben z. B. eine von den Bereichen 2 und 3 unabhängige Temperaturerfassung im Bereich 1, wobei der gesamte Bereich messend erfasst wird, während im Bereich 2 nur ein Teil der Gateelektrode zur Temperaturmessung kontaktiert ist.
  • Das in 5 gezeigte Beispiel zeichnet sich dadurch aus, dass die Bauelementfläche durch fingerförmige parallele Einzelzellen belegt ist und das Gateelektrodennetzwerk aus nebeneinander liegenden Streifen oder langgestreckten Ringbahnen besteht. Grundsätzlich sind auch Transistortopologien möglich, insbesondere bei Einzeltransistoren mit vertikaler Stromführung, bei denen die aktive Bauelementfläche mit einer Vielzahl von quadratischen oder hexagonalen Einzelzellen belegt ist. Das Gateelektrodennetzwerk hat in diesem Fall die Struktur einer über die gesamte Bauelementfläche ausgedehnten Platte, in der im Zentrum der periodisch wiederholten Grundzellen jeweils eine Aussparung vorgenommen wurde. Auch hier ist es möglich, mit Hilfe zusätzlicher Gateelektrodenkontakte den Widerstand der Gateelektrode zu messen und damit die Bauelementtemperatur während des Betriebes zu bestimmen. Die zusätzlichen Kontakte werden hierbei vorteilhafterweise in einer so genannten Van-der Pauw-Geometrie an der Peripherie eines zusammenhängenden Netzwerkbereiches angeordnet (Van der Pauw, L. J., „Messung des spez. Widerstandes und des Hall-Koeffizienten an Scheiben beliebiger Form", Philips Techn. Rundschau, No. 20, 230, 1959).
  • Die bei der Widerstandsmessung erforderlichen Stromeinspeisungskontakte und Kontakte zur Spannungsmessung sind dabei in der in der 7 gezeigten Form angeordnet. Wenn die Darstellung in 7 sich auf die gesamte Oberfläche des Bauelements bezieht, wird bei der Widerstandsmessung nur eine über die gesamte Bauelementfläche gemittelte Aussage über die Temperatur gemacht. Zur lokalisierten Temperaturerfassung wird sinngemäß die gesamte Bauelementoberfläche wieder in Segmente wie in 7 gezeigt unterteilt, deren Gateelektrodennetzwerke durch passende Trennstellen (17) voneinander isoliert sind.
    • 1
    Source-Body-Bereich
    2
    Driftzonenbereich
    3
    Drainbereich
    4
    Gateelektrode
    5
    Sourcekontakt (Source-Leiterbahn)
    6
    Drainkontakt (Drain-Leiterbahn)
    7
    Gatekontakt
    71(1)
    erster Gatekontakt des Gateabschittes 1
    72(1)
    zweiter Gatekontakt des Gateabschittes 1
    71(2)
    erster Gatekontakt des Gateabschittes 2
    72(2)
    zweiter Gatekontakt des Gateabschittes 2
    71(3)
    erster Gatekontakt des Gateabschnittes 3
    72(3)
    zweiter Gatekontakt des Gateabschnittes 3
    71(4)
    erster Gatekontakt für 4-Punktmesseung
    72(4)
    zweiter Gatekontakt für 4-Punktmesseung
    73(4)
    dritter Gatekontakt für 4-Punktmesseung
    74(4)
    vierter erster Gatekontakt für 4-Punktmesseung
    8
    Kontaktpunkt der Gateelektrode
    9
    zusätzlicher Kontaktpunkt der Gateelektrode
    10
    zusätzlicher Gatekontakt (Leiterbahn des zusätzlichen Kontaktpunktes der Gateelektrode
    11
    zusätzlicher Kontaktpunkt der Gateelektrode
    12
    zusätzlicher Gatekontakt (Leiterbahn des zusätzlichen Kontaktpunktes (11) der Gateelektrode
    13
    zusätzlicher Kontaktpunkt der Gateelektrode
    14
    zusätzlicher Gatekontakt (Leiterbahn des zusätzlichen Kontaktpunktes (13) der Gateelektrode
    15
    zusätzlicher Kontaktpunkt der Gateelektrode
    16
    zusätzlicher Gatekontakt (Leiterbahn des zusätzlichen Kontaktpunktes (15) der Gateelektrode
    17
    Trennstelle der Gateelektrode
    18
    überkreuzende Leiterbahnen
    19
    Randbereich des großflächigen MOS-Transistors
    20
    fingerförmige Einzelzelle wie in 1–3
    B1
    Bereich 1 des MOS-Transistors
    B2
    Bereich 2 des MOS-Transistors
    B3
    Bereich 3 des MOS-Transistors
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Nicht-Patentliteratur
    • - D. Schröder, ”Leistungselektronische Bauelemente”, Kap. 10, Springer-Verlag, Berlin Heidelberg, 2006 [0004]
    • - V. Khemka et al., ”Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve Energy Capability”, IEEE Transactions an Electron Devices, Vol. 51, No. 6, 1025–1032, 2004 [0006]
    • - M. Glavanovics and H. Zitta, „Dynamic Hot Spot Temperature Sensing in Smart Power Switches”, ESSCIRC 2002, 295–298, 2002 [0006]
    • - V. Khemka et al., ”Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve Energy Capability”, IEEE Transactions an Electron Devices, Vol. 51, No. 6, 1025–1032, 2004 [0008]
    • - Van der Pauw, L. J., „Messung des spez. Widerstandes und des Hall-Koeffizienten an Scheiben beliebiger Form”, Philips Techn. Rundschau, No. 20, 230, 1959 [0028]

Claims (15)

  1. Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes mit einem Gateelektrodenmaterial, dessen Temperaturkoeffizient des elektrischen Widerstandes bekannt ist, dadurch gekennzeichnet, dass der elektrische Widerstand des Gateelektrodenmaterials während des Betriebes des Bauelementes zwischen zwei in einem bestimmten Abstand auf der Gateelektrode befindlichen Kontaktpunkten (8, 9) mittels einer der Gatespannung überlagerten Messpannung gemessen wird, wobei die zwischen den beiden Kontaktpunkten (8, 9) liegende Messstrecke von parallel geschalteten Teilen der Gateelektrode durch Trennstellen (17) elektrisch isoliert ist und einer der beiden Kontaktpunkte durch den Gateanschluss (7) mit dem Kontaktpunkt (8) definiert sein kann.
  2. Verfahren zur ortsbezogenen elektrischen Messung der Betriebstemperatur eines MOS-gesteuerten Halbleiterleistungsbauelementes mit einem Gateelektrodenmaterial, dessen Temperaturkoeffizient des elektrischen Widerstandes bekannt ist, dadurch gekennzeichnet, dass die elektrischen Widerstände des Gateelektrodenmaterials während des Betriebes des Bauelementes mittels mehreren auf der Gateelektrode an unterschiedlichen Orten befindlichen Kontaktpunktpaaren, verbunden jeweils mit Kontakten (71(1)/72(1); 71(2)/72(2); 71(3)/72(3)) und mittels einer der Gatespannung überlagerten Messpannung gemessen werden, wobei die Kontaktpunkte jedes Kontaktpunktpaares einen bestimmten Abstand haben und die zwischen den Kontaktpunktpaaren liegenden Messstrecken jeweils von anderen Messstrecken und übrigen Teilen der Gateelektrode elektrisch z. B. durch Trennstellen (17) so isoliert sind, dass keine elektrische Beeinflussung gegeben ist, wobei einer der beiden Kontaktpunkte einer Messstrecke durch den Gateanschluss definiert sein kann.
  3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass es sich um ein diskretes MOS-gesteuertes Leistungsbauelement handelt.
  4. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass es sich um ein MOS-gesteuertes Leistungsbauelement handelt, welches aus einer Vielzahl gleich aufgebauter Einzelzellen besteht.
  5. Verfahren nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, das die Abstände der Kontaktpunkte aller Kontaktpunktpaare den gleichen Abstand haben.
  6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das MOS-gesteuerte Leistungsbauelement Bestandteil einer integrierten Schaltung ist und die Temperaturerfassung und -bewertung der Temperaturmessstrecke oder -messstrecken sowie die Leistungsbeaufschlagung des Bauelementes automatisch durch eine entsprechende Schaltung als Bestandteil der Integrierten Schaltung geschieht.
  7. Verfahren nach einem der Ansprüchen 2 und 4 bis 6, dadurch gekennzeichnet, dass die Kontaktpunktpaare so über die Bauelementfläche verteilt sind, dass eine Zuordnung der Temperaturverteilung zu bestimmten Flächenanteilen der Gesamtbauelementfläche gegeben ist.
  8. MOS-gesteuertes diskretes Halbleiterleistungsbauelement zur elektrischen Messung des temperaturabhängigen Widerstandes der Gateelektrodenmaterials zum Zweck der Temperatursteuerung während des Betriebes, dadurch gekennzeichnet, dass neben dem Gatekontakt (7) mit dem Kontaktpunkt der Gateelektrode (8) mindestens an einem weiteren Kontaktpunkt (9) der Gateelektrode ein zusätzlicher Kontakt an der Gateelektrode (10) vorhanden ist, so dass ein bestimmter Abstand der Kontaktpunkte (8) und 9) der Gateelektrode bestimmt ist und die Teilstrecke der Gateelektrode zwischen Kontaktpunkt (8) und Kontaktpunkt (9) durch eine Trennstelle (17) von anderen Teilen der Gateelektrode isoliert ist.
  9. MOS-gesteuertes diskretes Halbleiterleistungsbauelement nach Anspruch 8, dadurch gekennzeichnet, dass mehrere gegeneinander elektrisch isolierte Teilstrecken der Gateelektrode vorhanden sind, die jeweils an ihren Enden an Kontaktpunkten ansetzende Kontakte haben.
  10. MOS-gesteuertes Halbleiterleistungsbauelement, welches aus einer Vielzahl gleich aufgebauter Einzelzellen mit einem gemeinsamen Gateanschluss besteht, zur ortsbezogenen elektrischen Messung des temperaturabhängigen Widerstandes des Gateelektrodenmaterials, dadurch gekennzeichnet, dass mehrere paarweise zusammengehörende zusätzliche Kontaktpunkte der Gateelektrode mit Kontakten (71(1)/72(1); 71(2)/72(2); 71(3)/72(3)) vorhanden sind, die auf unterschiedliche Orte des aktiven Halbleiterbauelementchips verteilt sind, wobei die Kontaktpunkte eines Kontaktpunktpaares einen bestimmten Abstand voneinander aufweisen, wodurch jeweils eine bestimmte Messstrecke definiert ist und die verschiedenen definierten Messstrecken der Kontaktpunktpaare elektrelektrisch durch Trennstellen (17) voneinander isoliert sind.
  11. MOS-gesteuertes Halbleiterleistungsbauelement nach Anspruch 10, dadurch gekennzeichnet, dass die Messstrecken aller Kontaktpunktpaare auf der Gateelektrode gleich groß sind.
  12. MOS-gesteuertes Halbleiterleistungsbauelement nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass die Messstrecken so über die Bauelementfläche verteilt sind, dass eine Zuordnung der Temperaturverteilung zu bestimmten Flächenanteilen der Gesamtbauelementfläche gegeben ist.
  13. MOS-gesteuertes Halbleiterleistungsbauelement, welches aus einer Vielzahl gleich aufgebauter Einzelzellen besteht, bei dem mehrere der Einzelzellen zusammen jeweils ein Teilgebiet des Bauelementes bilden, das einen eigenen für die Zellen des Teilgebietes gemeinsamen Gateanschluss besitzt und bezüglich der Gateelektroden anderer Teilgebiete elektrisch isoliert ist, zur Messung des temperaturabhängigen Widerstandes des Gateelektrodenmaterials zum Zweck der Temperaturbestimmung während des Betriebes, dadurch gekennzeichnet, dass je Teilgebiet des Bauelements mindestens ein Paar von Kontaktpunkten der Gateelektrode mit entsprechenden Kontakten und Zuleitungen vorhanden ist, wobei die Kontaktpunkte eines Kontaktpunktpaares einen bestimmten Abstand voneinander aufweisen, wodurch jeweils eine bestimmte Messstrecke definiert ist und bei Vorhandensein mehrerer solcher Messstrecken in einem Teilgebiet des Bauelemntes die Messstrecken der Kontaktpunktpaare elektrisch durch Trennstellen voneinander isoliert sind.
  14. MOS-gesteuertes Halbleiterleistungsbauelement nach Anspruch 13, dadurch gekennzeichnet, dass die Messstrecken aller Kontaktpunktpaare gleich lang sind
  15. MOS-gesteuertes Halbleiterleistungsbauelement nach Anspruch 13 oder 14, dadurch gekennzeichnet, dass die Messstrecken so über die Bauelementfläche verteilt sind, dass eine Zuordnung der Temperaturverteilung zu bestimmten Flächenanteilen der Gesamtbauelementfläche gegeben ist.
DE102008023216A 2008-05-19 2008-05-19 Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens Withdrawn DE102008023216A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102008023216A DE102008023216A1 (de) 2008-05-19 2008-05-19 Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
PCT/EP2009/056070 WO2009141347A1 (de) 2008-05-19 2009-05-19 Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens
US12/993,559 US20110182324A1 (en) 2008-05-19 2009-05-19 Operating temperature measurement for an mos power component, and mos component for carrying out the method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102008023216A DE102008023216A1 (de) 2008-05-19 2008-05-19 Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens

Publications (1)

Publication Number Publication Date
DE102008023216A1 true DE102008023216A1 (de) 2009-12-03

Family

ID=41253614

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008023216A Withdrawn DE102008023216A1 (de) 2008-05-19 2008-05-19 Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens

Country Status (1)

Country Link
DE (1) DE102008023216A1 (de)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010029147A1 (de) * 2010-05-20 2011-11-24 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Ermittlung der Temperatur eines Leistungshalbleiters
DE102010050315C5 (de) * 2010-11-05 2014-12-04 Danfoss Silicon Power Gmbh Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule
WO2015105625A1 (en) * 2014-01-09 2015-07-16 Marvell World Trade Ltd. Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices
DE102014013485A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Verfahren zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors mittels eines polykristallinen PNP- oder PNP-Transistors
DE102014013490A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Temperaturmessvorrichtung zur Regelung der Leistungsbelastung eines Leistungstransistors
DE102014013483A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Temperaturmessvorrichtung zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors
DE102014013484A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Verfahren zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors mittels einer polykristallinen PN-Diode
DE102014013482A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft 3D-integrierte monolithische Schaltung und zugehörige elektronische Bauteile zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors
DE102014013493A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Verfahren zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948847B2 (en) * 2002-05-08 2005-09-27 Infineon Technologies Ag Temperature sensor for a MOS circuit configuration

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6948847B2 (en) * 2002-05-08 2005-09-27 Infineon Technologies Ag Temperature sensor for a MOS circuit configuration
DE10220587B4 (de) * 2002-05-08 2007-07-19 Infineon Technologies Ag Temperatursensor für MOS-Schaltungsanordnung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
D. Schröder, "Leistungselektronische Bauelemente", Kap. 10, Springer-Verlag, Berlin Heidelberg, 2006
M. Glavanovics and H. Zitta, "Dynamic Hot Spot Temperature Sensing in Smart Power Switches", ESSCIRC 2002, 295-298, 2002
V. Khemka et al., "Detection and Optimization of Temperature Distribution Across Large Area Power MOSFETs to improve Energy Capability", IEEE Transactions an Electron Devices, Vol. 51, No. 6, 1025-1032, 2004
Van der Pauw, L. J., "Messung des spez. Widerstandes und des Hall-Koeffizienten an Scheiben beliebiger Form", Philips Techn. Rundschau, No. 20, 230, 1959

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010029147A1 (de) * 2010-05-20 2011-11-24 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Ermittlung der Temperatur eines Leistungshalbleiters
DE102010029147B4 (de) * 2010-05-20 2012-04-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Ermittlung der Temperatur eines Leistungshalbleiters
US9010999B2 (en) 2010-05-20 2015-04-21 Semikron Elektronik Gmbh & Co., Kg Method for determining the temperature of a power semiconductor
EP2388563A3 (de) * 2010-05-20 2015-05-27 SEMIKRON Elektronik GmbH & Co. KG Verfahren zur Ermittlung der Temperatur eines Leistungshalbleiters
DE102010050315C5 (de) * 2010-11-05 2014-12-04 Danfoss Silicon Power Gmbh Verfahren zur Herstellung von gesinterten, elektrischen Baugruppen und damit hergestellte Leistungshalbleitermodule
US9397218B2 (en) 2014-01-09 2016-07-19 Marvell World Trade Ltd. Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices
WO2015105625A1 (en) * 2014-01-09 2015-07-16 Marvell World Trade Ltd. Method and apparatus for mitigating effects of parasitic capacitance in semiconductor devices
DE102014013485A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Verfahren zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors mittels eines polykristallinen PNP- oder PNP-Transistors
DE102014013490A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Temperaturmessvorrichtung zur Regelung der Leistungsbelastung eines Leistungstransistors
DE102014013483A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Temperaturmessvorrichtung zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors
DE102014013484A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Verfahren zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors mittels einer polykristallinen PN-Diode
DE102014013482A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft 3D-integrierte monolithische Schaltung und zugehörige elektronische Bauteile zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors
DE102014013493A1 (de) 2014-09-08 2016-03-10 Elmos Semiconductor Aktiengesellschaft Verfahren zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors
DE102014013482B4 (de) 2014-09-08 2018-07-05 Elmos Semiconductor Aktiengesellschaft Bipolares elektronisches Bauelement
DE102014013485B4 (de) 2014-09-08 2023-02-09 Elmos Semiconductor Se Vorrichtung zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors mittels eines polykristallinen NPN- oder PNP-Transistors
DE102014013493B4 (de) 2014-09-08 2023-02-09 Elmos Semiconductor Se Verfahren zur Regelung der Leistungsbelastung eines MOS-Leistungstransistors

Similar Documents

Publication Publication Date Title
DE102008023216A1 (de) Verfahren zur Betriebstemperaturmessung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
US9461104B2 (en) Semiconductor device integrating a voltage divider and process for manufacturing a semiconductor device
DE102013111154B4 (de) Testverfahren und Testanordnung, Halbleiterbauelemente und Verfahren zur Verarbeitung eines Halbleiterbauelements
DE102013213734B4 (de) Strom-Sense-Transistor mit Einbettung von Sense-Transistorzellen und Verfahren zur Herstellung
US7939882B2 (en) Integration of sense FET into discrete power MOSFET
WO2009141347A1 (de) Betriebstemperaturmessung eines mos-leistungsbauelements und mos bauelement zur ausfuehrung des verfahrens
EP1279966B1 (de) Vorrichtung und Verfahren zur Erfassung der Zuverlässigkeit von integrierten Halbleiterbauelementen bei hohen Temperaturen
US8779794B2 (en) Transistor power switch device and method of measuring its characteristics
DE102014112823B4 (de) Halbleiterschalter mit integriertem Temperatursensor
DE112013005295T5 (de) Halbleitervorrichtung
DE102014107003B4 (de) Halbleiterbauelement mit integriertem Bruchsensor und Verfahren zum Detektieren eines Bruchs in einem Halbleiterbauelement
DE102008023217A1 (de) Elektrisches Verfahren zur ortsbezogenen Betriebstemperatureinstellung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
DE102013212478A1 (de) Gassensor
CN107833887A (zh) 多指fet中的热管理
DE102016113837B4 (de) Halbleiterbauelement, Verfahren zum Testen eines Halbleiterbauelements und Verfahren zum Bilden eines Halbleiterbauelements
DE102005043270B4 (de) Vorrichtung zur Temperaturüberwachung von planaren Feldeffekttransistoren sowie zugehöriges Herstellungsverfahren
DE102008022201B4 (de) Vorrichtung und Verfahren zum Messen einer lokalen Oberflächentemperatur eines Halbleiterbauelements
DE102006031539A1 (de) Integrierter Halbleiterchip mit lateraler Wärmedämmung
DE102020112193A1 (de) Halbleiterbauelement mit mehrzweigige gatekontaktstruktur
DE3831012A1 (de) Verfahren und anordnung zur bestimmung der temperatur innerhalb von mosfet-strukturen integrierter mos-schaltungen
CN103426866B (zh) 围栏间隔的设计规则测试电路
DE102014201781A1 (de) Anordnung und verfahren zum messen der chiptemperatur in einem leistungshalbleitermodul
DE102008023215A1 (de) Verfahren zur Betriebstemperatursteuerung eines MOS-gesteuerten Halbleiterleistungsbauelementes und Bauelement zur Ausführung des Verfahrens
CN107015133B (zh) Mos管导通电阻的测试结构及方法
DE112018002348T5 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

R082 Change of representative

Representative=s name: LEONHARD & PARTNER PATENTANWAELTE, DE

R120 Application withdrawn or ip right abandoned

Effective date: 20140204