DE102008015696A1

DE102008015696A1 - Anordnung, Verwendung einer Anordnung, Referenzspannungsquelle sowie Verfahren zur Erzeugung eines zur Temperatur linear-proportionalen Spannungswertes

Info

Publication number: DE102008015696A1
Application number: DE102008015696A
Authority: DE
Inventors: Roland Dr. Thewes; Ralf Dr. Brederlow
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2008-03-26
Filing date: 2008-03-26
Publication date: 2009-10-08
Anticipated expiration: 2028-03-27
Also published as: DE102008015696B4; US20090322404A1; US8183906B2

Abstract

Die Erfindung betrifft eine Anordnung mit einer Logarithmiereinheit und einer Subtrahiereinheit, wobei die Subtrahiereinheit einen Ausgang aufweist, an dem ein Spannungswert abgreifbar ist, der linearproportional zur Temperatur ist.

Description

Die Erfindung betrifft eine Anordnung, eine Verwendung, eine Referenzspannungsquelle sowie ein Verfahren zur Erzeugung eines zur Temperatur linearproportionalen Spannungswertes mit einer Logarithmiereinheit und einer Subtrahiereinheit, wobei am Ausgang der Subtrahiereinheit ein Spannungswert abgreifbar ist und dieser Spannungswert linearproportional zur Temperatur ist.
In integrierten Schaltungen werden heutzutage Referenzspannungsquellen benötigt, die weitestgehend unabhängig von Prozessschwankungen, Schwankungen der Versorgungsspannung und Schwankungen der Umgebungsvariablen sind. Als Umgebungsvariablen seien hier beispielhaft die Temperatur, der Druck und der gleichen genannt. Des Weiteren werden in hochvolumigen integrierten Schaltungen Temperatursensoren benötigt, welche einen Wert, der die Umgebungstemperatur in der Schaltung repräsentiert, erfassen und mit dem Ergebnis dieser Erfassung entsprechende Kompensationsschaltungen oder aktiv die Schaltungen steuern.
Zur Erzeugung eines Referenzwertes, beispielsweise einer Referenzspannung, der insbesondere temperaturunabhängig oder linear proportional zur Temperatur ist, ist bislang eine Vielzahl von Schaltungen und Schaltungskonzepten bekannt. Eine bekannte Methode zur Erzeugung eines Referenzwertes ist das Prinzip der Kompensation von Schwankungen, die in Form additiver Störung auf einem Referenzwert aufaddiert sind. Da bei wird häufig eine Temperaturkompensation durchgeführt. Die Referenzwerte sind in vielen Fällen durch den Vorfaktor k·T/e bestimmt, wobei k die Boltzmannkonstante, T die Temperatur und e die Elementarladung ist.
Zur Bestimmung der Temperatur werden bislang üblicherweise Leitfähigkeitsänderungen von temperaturempfindlichen Bauelementen ausgenutzt. Als temperaturempfindliche Bauelemente seien hier Metall- oder Halbleiterwiderstände, PN oder Tunnelübergang von Bauelementen beziehungsweise Bipolartransistoren angegeben. Diese Leitfähigkeiten der Bauteile sind keine absoluten Größen. Sie sind den Herstellungstoleranzen unterworfen und benötigen zumeist Kalibrierungsroutinen für eine genaue Temperaturmessung. Hierbei wird zumeist ein Temperatursensor mit bekannten Temperaturzyklen durchfahren und die gemessene Leitfähigkeit oder der der Temperatur entsprechende Stromwert abgespeichert. Diese gespeicherten Werte werden später mit den gemessenen Werten verglichen, um den eigentlichen Temperaturwert zu rekonstruieren. Bei tiefen Temperaturen wird in speziellen Fällen auch das thermische Rauschen zur Messung der Temperatur eingesetzt.
Alle bislang bekannten Methoden zur Erzeugung eines Referenzwertes benötigen zur Unterdrückung von Prozessschwankungen und Schwankungen der Versorgungsspannung, eine entsprechend hohe Versorgungsspannung.
Es wird eine Anordnung mit zumindest zwei Logarithmiereinheiten aufgezeigt, wobei jede Logarithmiereinheit einen Eingang und einen Ausgang aufweist, mit dem Eingang mit einem ersten Anschluss einer Spannungsquelle verbunden ist, wobei die Spannungsquelle eine Eingangsspannung bereitstellt und einen zweiten Anschluss aufweist, der mit Bezugspotenzial verbunden ist, ein Halbleiterbauelement und eine Arbeitspunkteinstelleinheit aufweist, wobei die Arbeitspunkteinstelleinheit einen Arbeitspunkt im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements einstellt und einer Subtrahiereinheit, wobei die Subtrahiereinheit einen ersten Eingang, einen zweiten Eingang sowie einen Ausgang aufweist, wobei jeweils einer der Eingänge der Subtrahiereinheit mit einem der Ausgänge der Logarithmiereinheiten verbunden ist und wobei am Ausgang der Subtrahiereinheit ein Spannungswert abgreifbar ist und der Spannungswert linear proportional zur Temperatur ist.
Weiterhin wird eine Verwendung der Anordnung als Temperatursensor vorgesehen, wobei das Halbleiterbauelement ein Feldeffekttransistor ist, der Subtrahiereinheit eine Auswerteeinheit nachgeschaltet ist, die Auswerteeinheit den abgreifbaren Spannungswert erfasst und mittels einer Berechnungseinheit innerhalb der Auswerteeinheit die Temperatur ermittelt, wobei der abgreifbare Spannungswert nur von der Verarmungszonenkapazitäten, der Boltzmannkonstante, der Elementarladung und dem Logarithmus naturalis eines Widerstandsverhältnisses innerhalb der Logarithmiereinheit abhängt.
Weiterhin wird eine Referenzspannungsquelle mit Verwendung der Anordnung vorgesehen, wobei die Temperaturabhängigkeit des abgreifbaren Spannungswertes kompensiert wird.
Darüber hinaus wird ein Verfahren zur Erzeugung eines zur Temperatur linear proportionalen Spannungswertes mittels Halbleiterbauelement aufgezeigt, mit den Verfahrensschritten Einstellen eines ersten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements, Logarithmieren einer temperaturabhängigen Eingangsspannung, unter Verwendung des Halbleiterbauelement, Differenzieren der logarithmischen Eingangsspannung und Abgreifen oder Bereitstellen des zur Temperatur linear proportionalen Spannungswerts.
Weiterhin ist ein Verfahren zur Erzeugung eines zur Temperatur linear proportionalen Spannungswertes mittels Halbleiterbauelementen vorgesehen, mit den Verfahrensschritten Einstellen eines ersten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie eines ersten Halbleiterbauelements, Einstellen eines zweiten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie eines zweiten Halbleiterbauelements zeitlich parallel zum Einstellen des ersten Arbeitspunktes, wobei der erste Arbeitspunkt ungleich dem zweiten Arbeitspunkt ist, Logarithmieren einer temperaturabhängigen Eingangsspannung, unter gleichzeitiger Verwendung beider Halbleiterbauelemente, Differenzbildung beider logarithmischer Eingangsspannungen und Abgreifen oder Bereitstellen des der Temperatur linear proportionalen Spannungswerts.
Schließlich wird ein Verfahren zur Erzeugung eines zur Temperatur linear proportionalen Spannungswertes mittels Halbleiterbauelement beschrieben mit den Verfahrensschritten Einstellen eines ersten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements, Logarithmieren einer temperaturabhängigen Eingangsspannung, unter Verwendung des Halbleiterbauelement, Zwischenspeichern der logarithmierten Eingangsspannung, Einstellen eines zweiten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements, Logarithmieren einer temperaturabhängigen Eingangsspannung, unter Verwendung des Halbleiterbauelement mit geänderten Arbeitspunkt, Zwischenspeichern der zweiten logarithmierten Eingangsspannung, Differenzbildung beider logarithmierter Eingangsspannungen Abgreifen oder Bereitstellen des der Temperatur linear proportionalen Spannungswerts.
Weitere Ausgestaltungen sind in den unabhängigen Patentansprüchen beschrieben.
Nachfolgend wird anhand von Ausführungsbeispielen die Erfindung mit Bezugnahme auf die Zeichnungen erläutert. Hierbei sind gleiche oder gleich wirkende Bestandteile der Figuren jeweils mit den gleichen Bezugszeichen gekennzeichnet. Die dargestellten Elemente sind nicht als maßstabsgerecht anzusehen, vielmehr können einzelne Elemente zum besseren Verständnis übertrieben groß beziehungsweise übertrieben vereinfacht dargestellt sein.
Es zeigen:
1 eine Eingangskennlinie eines Halbleiterbauelements mit einer logarithmischen Darstellung des Drainstroms I_D über die Gatespannung V_g,
2 ein Ausführungsbeispiel einer Anordnung zur Bereitstellung eines Spannungswertes der linearproportional zur Temperatur ist,
3 eine Weiterbildung des in 2 dargestellten Ausführungsbeispiels,
4 ein alternatives Ausführungsbeispiel des in 1 dargestellten Ausführungsbeispiels,
5 ein Spannungszeitdiagramm eines Schaltsignals,
6 ein Halbleiterbauelement,
7 ein alternatives Halbleiterbauelement,
8 in a und b ein alternatives Halbleiterbauelement in verschiedenen Verschaltungsvarianten,
9 eine Subtrahiereinheit,
10a eine Anordnung zur Erzeugung einer Spannungsreferenz,
10b eine alternative Anordnung zu der in 10a dargestellten Anordnung,
11 ein Ausführungsbeispiel zur Erzeugung eines temperaturunabhängigen Spannungswertes,
12 ein Verfahrensablaufdiagramm für ein Verfahren zur Erzeugung eines zur Temperatur linearproportionalen Spannungswertes,
13 ein Verfahrensablaufdiagramm für ein alternatives Verfahren zur Erzeugung eines zur Temperatur linearproportionalen Spannungswertes,
14 ein Verfahrensablaufdiagramm für ein alternatives Verfahren zur Erzeugung eines zur Temperatur linearproportionalen Spannungswertes.
In 1 ist eine Eingangskennlinie eines Halbleiterbauelements 3 angegeben. Hierbei ist der Drainstrom I_D durch dieses Halbleiterbauelement 3 logarithmisch über der Gatespannung V_g dargestellt. Der hier dargestellte Unterschwellspannungsbereich V_g,sub erstreckt sich von 0 Volt bis circa 0,6 Volt. In diesem Bereich ist die Kennlinie des Halbleiterbauelements 3 als nahezu exponentiell anzusehen. Durch die logarithmische Darstellung ist die Eingangskennlinie des Halbleiterbauelements 3 im Bereich V_g,sub eine Gerade. In diesem Beispiel wurde ein NMOS-Feldeffekttransistor als Halbleiterbauelement 3 mit einer Drainspannung von einem Volt betrieben. Der NMOS-Feldeffekttransistor weist eine Gateweite von 0,3 μm und eine Gatelänge von 0,25 μm auf. Nahezu alle Halbleiterbauelemente 3 weisen im Unterschwellspannungsbereich V_g,sub eine exponentielle Eingangskennlinie auf. Unabhängig von der Art des Halbleiterbauelements 3 ist die Kennlinie im Unterschwellspannungsbereich V_g,sub mit folgender Formel beschreibbar: dVg/dln(ID) = (k·T/e)·ln(10)·(1 + Cd/Ci)
Ist das Halbleiterbauelement 3 ein Bipolartransistors, so entfällt der letzte Term (1 + C_d/C_i).
Der Term dV_g/dln(I_D) wird als inverse Unterschwellsteilheit, oder als inverse subthreshold slope bezeichnet. Ausgehend von dieser Gleichung ist die inverse Unterschwellsteilheit von der Bolzmannkonstante k, der Elementarladung e und der Temperatur T abhängig. Speziell bei einem MOS-Transistor ist noch eine zusätzliche Abhängigkeit von der Verarmungskapazität C_d und der Dielektrikumskapazität C_i vorhanden.
In den folgenden Darstellungen werden Anordnungen und Verfahren aufgezeigt, die diese exponentielle inverse Unterschwell steilheit ausnutzen und einen Spannungswert bereitstellen der linearproportional zur Temperatur ist. Dazu wird eine Eingangsspannung V_e zunächst logarithmiert. Anschließend erfolgt eine Differenzierung nach der Gatespannung V_g. Nach dem Differenzieren ist ein Spannungswert V_out abgreifbar, der linear proportional zur Temperatur T ist. In einem Ausführungsbeispiel wird anstelle der Differenziation eine Differenzbildung durchgeführt, die aufgrund des logarithmierten exponentiellen Zusammenhangs zwischen Drainstrom I_D und Gatespannung V_g zum gleichen Ergebnis führt.
In 2 ist ein Ausführungsbeispiel einer Anordnung zur Erzeugung eines linear zur Temperatur proportionalen Spannungswertes aufgezeigt. Hierzu sind zwei Logarithmiereinheiten 1 vorgesehen. Die Logarithmiereinheiten 1 weisen jeweils einen Eingang 101 und einen Ausgang 102 auf. Die beiden Eingänge 101 der Logarithmiereinheit 1 sind mit einem ersten Anschluss 201 einer Spannungsquelle 2 verbunden. Die Spannungsquelle 2 weist einen zweiten Anschluss 202 auf, welcher mit einem Bezugspotenzial GND verbunden ist. Die Spannungsquelle 2 stellt eine Eingangsspannung V_e bereit. Jede der Logarithmiereinheiten 1 enthält eine Arbeitspunkteinstelleinheit 4 sowie ein Halbleiterbauelement 3. Die beiden Ausgänge 102 der Logarithmiereinheit 1 sind jeweils mit einem Eingang 501, 502 einer Subtrahiereinheit 5 verbunden. Die Subtrahiereinheit 5 weist zudem einen Ausgang 503 auf, an dem ein einer Temperatur T linearproportionaler Spannungswert V_out abgreifbar ist.
Die Arbeitspunkteinstelleinheit 4 stellt einen Arbeitspunkt auf der Eingangskennlinie des Halbleiterbauelements 3 nach 1 ein, wobei der Arbeitspunkt im Unterschwellspannungsbereich V_g,sub des Halbleiterbauelements 3 liegt. Am Ausgang 102 der Logarithmiereinheit 1 steht ein logarithmierter Un terschwellspannungswert bereit. Die beiden Halbleiterbauelemente 3 sind insbesondere gleicher Bauart. Bei Verwendung eines MOSFET-Transistors werden bevorzugt Transistoren gleicher Gateweite und Gatelänge verwendet. Jede Arbeitspunkteinstelleinheit 4 stellt einen anderen Arbeitspunkt auf der in 1 dargestellten Kennlinie ein. Dadurch sind an beiden Ausgängen 102 der Logarithmiereinheit 1 verschiedene Spannungen abgreifbar, die in der Subtrahiereinheit 5 voneinander abgezogen, sprich subtrahiert, werden. Das Einstellen unterschiedlicher Arbeitspunkte in der Kennlinie und das nachfolgende Subtrahieren der beiden Spannungen ist die schaltungstechnische Realisierung einer Differenzbildung zum Erhalt des Spannungswertes. Die Spannung V_out ist linear proportional zur Temperatur T. Alternativ ist auch das Differenzieren nach der Gatespannung V_g des am Ausgang der Logarithmiereinheit 1 verfügbaren Spannungswertes möglich.
In 3 ist eine Weiterbildung der in 2 dargestellten Ausführungsbeispiels aufgezeigt. Im Folgenden wird nur auf die Unterschiede zwischen 2 und 3 eingegangen. Im Wesentlichen ist in 3 die Logarithmiereinheit 1 detaillierter dargestellt. In der Logarithmiereinheit 1 ist die Arbeitspunkteinstelleinheit 4 und das Halbleiterbauelement 3 aufgezeigt. Die Arbeitspunkteinstelleinheit 4 weist einen Eingang 401 auf, der mit dem Eingang der Logarithmiereinheit 101 verbunden ist. Der Ausgang 402 der Arbeitspunkteinstelleinheit 4 ist mit einem ersten Anschluss 301 des Halbleiterbauelements 3 verbunden. Der zweite Anschluss 302 des Halbleiterbauelements 3 ist wiederum mit dem Ausgang 102 der Logarithmiereinheit 1 verbunden. Parallel zum Halbleiterbauelement 3 ist ein Operationsverstärker 6 angeordnet. Der Operationsverstärker 6 ist mit seinem negativen Eingang 602 mit dem ersten Anschluss 301 des Halbleiterbauelements ver bunden. Der Ausgang 603 des Operationsverstärkers 6 ist mit dem zweiten Anschluss 302 des Halbleiterbauelements 3 verbunden. Der Operationsverstärker 6 weist einen positiven Eingang 601 auf. Der positive Eingang 601 des Operationsverstärkers 6 ist mit einem ganzzahligen Vielfachen r der Eingangsspannung V_e der Spannungsquelle 2 verbunden.
Die Arbeitspunkteinstelleinheit 4 ist hier ein ohmscher Widerstand mit dem Wert R. Die zweite Logarithmiereinheit 1, die mit dem zweiten Eingang 502 der Subtrahiereinheit 5 verbunden ist, ist identisch wie die eben beschrieben Logarithmiereinheit aufgebaut. Lediglich der Widerstandswert R der Arbeitspunkteinstelleinheit 4 beträgt das n-fache. Somit stellt jede der beiden Arbeitspunkteinstelleinheiten 4 einen anderen Arbeitspunkt im Unterschwellspannungsbereich V_g,sub des Halbleiterbauelements 3 ein.
Durch die Verwendung eines Operationsverstärkers 6 in der Logarithmiereinheit 1 wird eine hohe Gleichtakt und eine Versorgungsspannungsunterdrückung erzeugt. Der Operationsverstärker ist als Logarithmierer verschaltet, indem in seinem Rückkoppelpfad das Halbleiterbauelement 3 angeordnet ist. Der Ausgang 603 des Operationsverstärkers 6 muss einen Strom I_S = V_e·(r – 1)·R durch die Auswerteeinstelleinheit 4 treiben, um den negativen Eingang 602 des Operationsverstärkers 6 auf dieselbe Spannung wie den positiven Eingang 601 zu stabilisieren. Diese Stabilisierung ist die grundlegende Aufgabe des Operationsverstärkers 6. Da dieser Strom I_S ebenfalls durch das Halbleiterbauelement 3 fließt, liegt am Ausgang 603 des Operationsverstärkers 6 eine Spannung: V = (k·T/e)·ln(Ve)·(r – 1)/IS·R) an. Im Falle der Verwendung von MOSFET-Transistoren kommt noch ein Term (1 + C_d/C_i) hinzu. I_S beschreibt hierbei einen Strom, der durch das jeweilige Halbleiterbauelement fließt. V_e ist die Eingangsspannung V_e der Spannungsquelle 2.
Dadurch, dass die zweite Logarithmiereinheit 1, die mit dem zweiten Eingang 502 der Subtrahiereinheit 5 verbunden ist, einen anderen Arbeitspunkt im Halbleiterbauelement 3 einstellt und am Ausgang 503 der Subtrahiereinheit 5 eine Differenz beider Logarithmiereinheitsausgangsspannungswerte abgreifbar ist, ergibt sich am Ausgang 503 der Subtrahiereinheit 5 eine Spannung: ΔV = k·T/e·ln(n)
Das bedeutet, dass die resultierende Spannung ΔV am Ausgang 503 nur noch von der Temperatur T und den Naturkonstanten k und e abhängig ist. n stellt hierbei das Verhältnis beider Widerstände R, nR dar. Das Verhältnis ist vorzugsweise so zu wählen, dass der Unterschied im Spannungsabfall groß gegenüber Prozessschwankungen aber auch klein genug ist, dass von einer konstanten Unterschwellspannungssteilheit ausgegangen werden kann. Typischerweise liegt n zwischen 4 und 16.
Werden MOSFET Transistoren verwendet, ist ein Produktterm (1 + C_d/C_i) hinzuzufügen. Dabei entspricht die Kapazität der Verarmungszone dem Wert C_d, die Dielektrikumskapazität dem Wert C_i.
In 4 ist ein alternatives Ausführungsbeispiel zu 2 aufgezeigt. In 4 ist im Unterschied zu 1 nur eine Logarithmiereinheit 1 vorgesehen. Die Logarithmiereinheit 1 weist einen Eingang 101 und einen Ausgang 102 auf. Der Eingang 101 ist wiederum mit dem ersten Potenzial 201 der Spannungsquelle 2 verbunden. Zwischen Logarithmiereinheit 1 und Subtrahiereinheit 5 ist eine Umschalteinheit 8 vorgesehen. Die Umschalteinheit 8 weist zwei Ausgänge auf, wobei jeder Ausgang mit jeweils nur einem Eingang 501 oder 502 der Subtrahiereinheit 5 verbunden ist. Am Ausgang 503 der Subtrahiereinheit 5 ist wieder eine Spannung V_out abgreifbar, die linearproportional zur Temperatur ist. In der Logarithmiereinheit 1 ist wiederum ein Operationsverstärker 6, ein Halbleiterbauelement 3 und eine Arbeitspunkteinstelleinheit 4 aufgezeigt. Im Unterschied zu 1 ist in 4 die Arbeitspunkteinstelleinheit 4 alternativ ausgeführt. Die Arbeitspunkteinstelleinheit 4 weist einen Eingang 401 und einen Ausgang 402 auf. In der Arbeitspunkteinstelleinheit 4 sind zwei Widerstände R und nR vorgesehen. Zusätzlich ist in die Arbeitspunkteinstelleinheit 4 ein Schaltelement 7 eingefügt. Dieses Schaltelement 7 weist einen ersten Eingang 701 der mit einem Anschluss des Widerstands R verbunden ist auf. Ein zweiter Eingang 702 des Schaltelements 7 ist mit dem Widerstand nR verbunden. Ein Ausgang 703 des Schaltelements 7 ist mit dem Ausgang 402 der Arbeitspunkteinstelleinheit 4 verbunden. Die Arbeitspunkteinstelleinheit 4 weist zusätzlich einen Steuereingang 403 auf. Die Widerstände R und nR sind mit dem jeweils anderen Anschluss miteinander verbunden und mit dem Eingang 401 der Arbeitspunkteinstelleinheit 4 verbunden.
Die Umschalteinheit 8 weist ebenfalls ein Schaltelement 7 auf. Dieses Schaltelement 7 ist identisch mit dem Schaltelement 7 der Arbeitspunkeinstelleinheit 4. Das Schaltelement 7 in der Umschalteinheit 8 ist mit dem Ausgang 102 der Logarithmiereinheit 1 verbunden. Der erste Eingang 701 des Schaltelements ist mit einem Speicherelement 802 verbunden. Das Speicherelement 802 ist wiederum mit dem ersten Eingang 501 der Subtrahiereinheit 5 verbunden. Der zweite Eingang 702 ist ebenfalls mit einem weiteren Speicherelement 802 verbunden. Das weitere Speicherelement 802 ist wiederum mit dem zweiten Eingang 502 der Subtrahiereinheit 5 verbunden. Beide Schaltelemente 7 weisen zwei Schaltzustände 704, 705 auf. Mittels eines Schaltsignals 706 werden beide Schaltelemente 7 von dem ersten Schaltzustand 704 in den zweiten Schaltzustand 705 versetzt und umgekehrt.
Ein entsprechendes Schaltsignal Φ₁ ist in 5 dargestellt. Ein erster Schaltzustand 704 des Schaltsignals 706 ist beispielsweise ein Highzustand eines digitalen Signales und der zweite Schaltzustand 705 ist der Lowzustand des Schaltsignals 706.
Im Gegensatz zu 2 ist in 4 nur eine Logarithmiereinheit nötig. Mittels der Arbeitspunkteinstelleinheit 4 wird durch den ersten Schaltzustand 704 des Schaltelements 7 zunächst ein erster Arbeitspunkt des Halbleiterelements 3 eingestellt. Da beide Schaltelemente 7 jeweils stets den gleichen Schaltzustand aufweisen ist der Ausgang der Logarithmiereinheit 102 zunächst mit dem ersten Eingang 501 über das Speicherelement 802 verknüpft. Das Speicherelement 802 ist beispielsweise ein Kondensator, der mit Bezugspotenzial GND verbunden ist. Ist der entsprechende erste Spannungswert des Ausgangs 102 der Logarithmiereinheit 1 im Speicherelement 802 abgespeichert, wird mittels des Schaltsignals 706 jedes Schaltelement 7 vom ersten Schaltzustand 704 in den zweiten Schaltzustand 705 versetzt. Im zweiten Schaltzustand 705 ist der Widerstand nR in der Arbeitspunkteinstelleinheit 4 mit dem negativen Eingang 602 des Logarithmieroperationsverstärker 6 verbunden. Dadurch wird ein zweiter Arbeitspunkt, der verschieden ist vom ersten Arbeitspunkt, im Halbleiterbauele ment 3 eingestellt. Der Ausgangsspannungswert am Ausgang 102 der Logarithmiereinheit 1 wird im weiteren Speicherelement 802 abgespeichert. Die Subtrahiereinheit subtrahiert beide gespeicherten Werte der Speicherelemente 802 und stellt am Ausgang 503 die Spannung V_out bereit. Mittels des Schaltsignals 706 wechseln die Schaltelemente 7 ihren Zustand, wodurch unterschiedliche Arbeitspunkte in dem Unterschwellspannungsbereichen des Halbleiterbauelements 3 eingestellt werden.
Das Ausführungsbeispiel nach 4 benötigt weniger Platz.
In 6, 7, 8a und 8b sind jeweils alternative Ausführungsbeispiele von Halbleiterbauelementen 3 aufgezeigt. In 6 ist ein NMOSFET-Transistor 9 dargestellt. Dieser ist als Diode verschaltet, das heißt der Gateanschluss 901 des Transistors 9 ist mit dem Sourceanschluss 903 verbunden. Der Drain-anschluss 902 entspricht dem zweiten Anschluss 302 des Halbleiterbauelements 3, wohingegen der Sourceanschluss 903 dem ersten Anschluss 301 des Halbleiterbauelements 3 entspricht. Wird ein NMOSFET-Transistor als Halbleiterbauelement verwendet ist die abgreifbare Spannung V_out zusätzlich abhängig von der Kapazität der Verarmungszone C_d und der Dielektrikumskapazität C_i. Realisieren lässt sich die Schaltung ebenfalls mit einem PMOSFET-Transistor. Die Kapazität der Verarmungszone C_d ist in allen Fällen prozessunabhängig. Idealerweise sind langkanalige Transistoren bzw. Transistoren mit langkanaligem Verhalten zu verwenden. Als langkanalig wird ein Halbleiterbauelement 3 bezeichnet, wenn dessen Gatelänge um ein Vielfaches, beispielsweise zehn, höher ist, als die in der Technologie verwendbare minimale Gatelänge. Beispielsweise sollte die entsprechenden Gatelänge des Transistors 9 zehnmal größer als die, in der jeweiligen Technologie verfügbare minimale Gatelänge sein.
In 7 ist ein alternatives Halbleiterbauelement dargestellt. Eine Diode 10 als Halbleiterbauelement 3 weist hierbei einen Anodenanschluss 110, der dem ersten Anschluss 301 des Halbleiterbauelements 3 entspricht, auf. Der Kathodenanschluss 111 ist der zweite Anschluss 302 des Halbleiterbauelements 3.
In 8a ist ein alternatives Halbleiterbauelement 3 aufgezeigt. Hierbei ist ein Bipolartransistor 11 verwendet, der mit seinem Basisanschluss 114 mit Bezugspotenzial GND verbunden ist. Der Emitteranschluss 112 entspricht dem zweiten Anschluss 302 des Halbleiterbauelements 3. Der Kollektoranschluss 113 des Bipolartransistors 11 ist mit dem ersten Anschluss 301 des Halbleiterbauelements 3 identisch. Bei der Verwendung eines Bipolartransistors 11 sind die Verarmungszonenkapazität C_d und die Dielektrikumskapazität C_i nicht als Parameter des abgreifbaren Spannungswertes V_out enthalten.
In 8b ist dasselbe Halbleiterbauelement 3 wie in 8a verwendet. Im Unterschied zu 8a ist der Basisanschluss 114 nicht mit Bezugspotenzial GND verbunden, sondern mit dem Kollektoranschluss 113.
In 9 ist eine Subtrahiereinheit 5 detaillierter dargestellt. Bevorzugt ist die Operationsverstärkervariante zu verwenden. Eine Beschreibung an dieser Stelle kann entfallen, da die Schaltung aus dem Stand der Technik ist.
Die bislang dargestellten Figuren zeigen eine Anordnung auf, die einem linearen Temperatursensor entspricht, der nur von physikalischen Konstanten k, e und einem konstanten Verteilerverhältnis n abhängt. In Spezialfällen sind noch die Kapa zität der Verarmungszone C_d und die Dielektrikumskapazität C_i als Parameter vorhanden. Wird die Spannung V_out abgeriffen und erfasst, kann auf die Temperatur auf einfachem Weg zurückgeschlossen werden. Dies geschieht vorrangig in einer der Subtrahiereinheiten nachgeschalteten Auswerteeinheit. Die Auswerteeinheit besitzt bevorzugt eine Berechnungseinheit, die die bekannte Formel umsetzt und einen aktuellen Temperaturwert T liefert. Die Auswerteeinheit kann hardware- oder auch softwaretechnisch ausgeführt sein. Somit eignet sich diese Schaltung als absoluter und linearer Temperatursensor, der damit einen relativ großen Temperaturbereich abdeckt. Durch den Aufbau mit Operationsverstärkern 6 lässt sich außerdem ein hohes Maß an Unterdrückung von Störeinflüssen durch Versorgungsspannungsschwankungen erzielen.
Soll nun eine Referenzspannungsquelle erzeugt werden, ist Idealerweise die Temperaturabhängigkeit der Anordnung zu eliminieren. Hierbei sind in den 10a und 10b aufgezweigte temperaturkompensierte Spannungen erzeugt. Diese Schaltungen sind dem Stand der Technik entnommen. Sie stellen eine weitere Referenz V_T,ref zur Verfügung, die einen negativen Temperaturkoeffizienten aufweist. Auf die Beschreibung der 10a und 10b wird an dieser Stelle verzichtet.
Die Anordnungen aus 10a und 10b sind unempfindlich gegen Schwankung der Versorgungsspannung. V_T,ref als Ausgangsspannung der Anordnung aus 10a entspricht ungefähr dem Schwellspannungswert V_th,T1 des Transistors T1 in Abhängigkeit von der Temperatur. Es gilt: UT,ref ≈ Vth,T1(T1) ≈ Vth,T1(T0)·(T0/T – 1)
Dabei ist V_th,T1 die Schwellspannung des Transistors T1 und T₀ die Zimmertemperatur, also circa 300 Kelvin.
Die Variante nach 10b liefert hingegen Prozessparameter, die wesentlich unabhängigere Spannungsreferenzen V_T,ref ergibt.
In 11 ist nun ein Ausführungsbeispiel einer Anordnung angegeben, die eine temperaturunabhängige Spannungsreferenz V_T,out als Ausgangsspannung liefert. Die Subtrahiereinheit 5 ist, wie in 9 dargestellt, ausgeführt. Zusätzlich ist am positiven Eingang 901 des Operationsverstärkers 9 der Subtrahiereinheit 5 eine weitere Verzweigung vorgesehen, an die eine Reihenschaltung aus einem a-fachen ohmschen Widerstand und der in 10a dargestellten Einheit 12 angeschlossen ist. Mittels des Widerstandes aR ist die Temperaturkompensation erreicht.
Ebenfalls kann für die Schaltung aus 10a eine temperaturkompensierte Spannungsquelle durch eine Taylorreihenentwicklung der Gleichung für V_T,ref erzeugt werden. Die Teilerverhältnisse a und b der Widerstandswerte aR, bR sind dabei so zu wählen, dass die Temperaturabhängigkeit ΔV_ref gerade kompensiert ist. Analog kann so auch eine temperaturunabhängige Spannungsreferenz nach 10b erzeugt werden.
Zur Erzeugung von V_T,ref kann ebenfalls ein einfacher, auf wenige Grad genauer Temperatursensor verwendet werden. Die entsprechende Genauigkeit wird durch die Anordnung nach 11 erhalten.
Zusätzlich zu den prinzipiellen Darstellungen der Operationsverstärkerschaltung sind noch Offsetkompensationsverfahren denkbar. Dadurch werden Fehler in den Übertragungsfunktionen durch Offsetspannungen minimiert. Vorrangig sind hierfür autokalibrierende Verfahren zu verwenden. Solche Verfahren werden als correlated double sampling CDS oder chopper stabilization bezeichnet. Beim CDS Verfahren wird eine Bewertung nicht absolut, sondern auf einen Referenzwert bezogen durchgeführt.
Sollte der Temperaturgang der Referenzschaltung keinen linearen Gesetzen folgen so kann die Spannung der Spannungsreferenzen und damit auch deren Temperaturen durch geeignete Schaltung invertiert oder mit quadratischen Gliedern versehen sein. Somit ist die Temperaturgenauigkeit der Spannungsreferenz erhöhbar.
In 12 ist ein Verfahrensablaufdiagramm für ein Verfahren zur Erzeugung eines zur Temperatur linearproportionalen Spannungswertes dargestellt. Das Verfahren beinhaltet einen ersten Schritt 14, indem ein erster Arbeitspunkt im Unterschwellspannungsbereich eines Halbleiterbauelements 3 eingestellt wird. In einem weiteren Schritt 15 wird die Eingangsspannung V_e mit Hilfe dieses eingestellten Halbleiterbauelements 3 logarithmiert. Im Folgeschritt 16 wird der logarithmierte Spannungswert im Arbeitspunkt nach der Gatespannung V_g differenziert. Abschließend wird im Verfahrensschritt 17 eine Spannung bereitgestellt, die linearproportional zur Temperatur T ist.
In 13 ist ein Verfahrensablaufdiagramm für ein alternatives Verfahren aus 12 aufgezeigt. Hierbei wird im Schritt 18 ein erster Arbeitspunkt im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements, zeitlich parallel zu einem zweiten Arbeitspunkt im Unterschwellspannungsbereich der Eingangskennlinie eines weiteren Halbleiterbauelements 3 eingestellt. Es folgt der Verfahrensschritt 15, indem in der Logarithmiereinheit 1 die Eingangsspannung V_e mit Hilfe der Halbleiterbauelemente 3 zeitgleich logarithmiert wird. Es stehen demnach zwei unterschiedliche logarithmierte Eingangsspannungswerte zur Verfügung. Anschließend erfolgt mit Verfahrensschritt 19 eine Differenzbildung beider logarithmierten Eingangsspannungswerte. Im anschließenden Verfahrensschritt 17 wird ein der Temperatur linear proportionaler Spannungswert bereitgestellt.
In 14 ist ein Verfahrensablaufdiagramm für ein weiteres alternatives Verfahren aus 12 aufgezeigt. Hierbei wird zunächst im Schritt 14 ein erster Arbeitspunkt im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements 3 eingestellt, im Folgeschritt 15 der Eingangsspannungswert V_e mit Hilfe des eingestellten Halbleiterbauelements 3 logarithmiert und im Folgeschritt 20 der logarithmierte Spannungswert zwischengespeichert. Im folgenden Verfahrensschritt 21 erfolgt das Einstellen eines zweiten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements. Daran schließt sich mit dem Logarithmieren der Eingangsspannungswert V_e mit Hilfe des neu eingestellten Halbleiterbauelements 3 der Verfahrensschritt 15 an. Mit dem Zwischenspeichern des zweiten logarithmierten Eingangsspannungswertes, erfolgt Schritt 20. Im Schritt 19 erfolgt dann die Differenzbildung beider logarithmischer Spannungswerte. Abschließend wird im Verfahrensschritt 17 wiederum für das Bereitstellen eines der Temperatur linear proportionalen Spannungswerts gesorgt.

1: Logarithmiereinheit
101: Eingang der Logarithmiereinheit
102: Ausgang der Logarithmiereinheit
2: Spannungsquelle
201: Erstes Potenzial der Spannungsquelle
202: Zweites Potenzial der Spannungsquelle
3: Halbleiterbauelement 1
301: Erster Anschluss des Halbleiterbauelements
302: Zweiter Anschluss des Halbleiterbauelements 1
4: Arbeitspunkteinstelleinheit
401: Eingang der Arbeitspunkteinstelleinheit
402: Ausgang der Arbeitspunkteinstelleinheit
403: Steuereingang der Arbeitspunkteinstelleinheit
5: Subtrahiereinheit
501: Erster Eingang der Subtrahiereinheit
502: Zweiter Eingang der Subtrahiereinheit
503: Ausgang der Subtrahiereinheit
6: Operationsverstärker
601: Positiver Eingang des OPV
602: Negativer Eingang des OPV
603: Ausgang des OPV
7: Schaltelement
701: Erster Anschluss des Schaltelements
702: Zweiter Anschluss des Schaltelements
703: Dritter Anschluss des Schaltelements
704: Erster Schaltzustand
705: Zweiter Schaltzustand
706: Schaltsignal
8: Umschalteinheit
801: Steuereingang der Umschalteinheit
802: Speicherelement
9: Feldeffekttransistor
901: Gateanschluss
902: Drainanschluss
903: Sourceanschluss
10: Diode
110: Anode
111: Kathode
11: Bipolartransistor
112: Emitteranschluss
113: Kollektoranschluss
114: Basisanschluss
12: MOSFET basierte Hilfsreferenzspannung
13: Bipolartransistor basierte Hilfsreferenzspannung
14: Einstellen eines ersten Arbeitspunktes
15: Logarithmieren
16: Differenzieren
17: Bereitstellen
18: Zeitlich paralleles Einstellen eines ersten und zweiten Arbeitspunktes
19: Differenzbildung
20: Zwischenspeicherung
21: Einstellen eines zweiten Arbeitspunktes

C_d – Verarmungskapazität
C_i – Dielektrikumskapazität
e – Elementarladung (e = 1,602 176 487·10^–19 C)
GND – Bezugspotenzial, Ground
I_D – Drainstrom
k – Boltzmannkonstante (k = 1,3806504·10^–23 J/K)
n – Verhältnis der Widerstandswerte
R – Ohmscher Widerstand mit Wert R nR – Ohmscher Widerstand mit n-fachen Wert R aR – Ohmscher Widerstand mit a-fachen Wert R bR – Ohmscher Widerstand mit b-fachen Wert R
T – Temperatur [K]
T₀ – Zimmertemperatur (T₀ = 300 K)
T1, T2, T3, T4 – Transistoren der Hilfsreferenzspannung
V_e – Eingangsspannung
rV_e – r-faches der Eingangsspannung V_e
V_g – Gatespannung
V_g,sub – Unterschwellspannung
V_ref – Referenzspannung
V_T,ref – Hilfsreferenzspannung
V_th,T1 – Schwellspannung des Transistors T1
V_out – Abgreifbarer Spannungswert
Φ₁ – Schaltsignal
– Invertiertes Schaltsignal

Claims

Anordnung mit: – zumindest zwei Logarithmiereinheiten (1), wobei jede Logarithmiereinheit (1): – einen Eingang (101) und einen Ausgang (102) aufweist, – mit dem Eingang (101) mit einem ersten Anschluss (201) einer Spannungsquelle (2) verbunden ist, wobei die Spannungsquelle (2) eine Eingangsspannung (Ve) bereitstellt und einen zweiten Anschluss (202) aufweist, der mit Bezugspotenzial verbunden ist, – ein Halbleiterbauelement (3) und – eine Arbeitspunkteinstelleinheit (4) aufweist, wobei – die Arbeitspunkteinstelleinheit (4) einen Arbeitspunkt im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements (3) einstellt und – einer Subtrahiereinheit (5), wobei die Subtrahiereinheit (5) einen ersten Eingang (501), einen zweiten Eingang (502) sowie einen Ausgang (503) aufweist, wobei jeweils einer der Eingänge (501, 502) der Subtrahiereinheit (5) mit einem der Ausgänge (102) der Logarithmiereinheiten (1) verbunden ist und wobei am Ausgang (503) der Subtrahiereinheit (5) ein Spannungswert (Vout) abgreifbar ist und der Spannungswert (Vout) linear proportional zur Temperatur (T) ist.
Anordnung nach Anspruch 1, wobei – das Halbleiterbauelement (1) zwei Anschlüsse (301, 302) aufweist, – die Arbeitspunkteinstelleinheit (4) einen Eingang (401) und einen Ausgang (402) aufweist, – der Eingang (401) der Arbeitspunkteinstelleinheit (4) mit dem Eingang (101) der Logarithmiereinheit (1) verbunden ist, – der Ausgang (402) der Arbeitspunkteinstelleinheit (4) mit dem ersten Anschluss (301) des Halbleiterbauelements (3) verbunden ist, – der zweite Anschluss (302) des Halbleiterbauelements (3) mit dem Ausgang (102) der Logarithmiereinheit (1) verbunden ist.
Anordnung nach Anspruch 1 oder 2, wobei die Arbeitspunkteinstelleinheiten (4) ohmsche Widerstände (R, nR) sind und die verschiedenen Arbeitspunkte durch unterschiedliche ohmsche Widerstandswerte einstellbar sind.
Anordnung nach Anspruch 3, wobei das Verhältnis (n) der unterschiedlichen Widerstandswerte zwischen 4 und 16 beträgt.
Eine Anordnung mit: – einer Logarithmiereinheit (1), wobei die Logarithmiereinheit (1): – einen Eingang (101) und einen Ausgang (102) aufweist, – mit dem Eingang (101) mit einem ersten Anschluss (201) einer Spannungsquelle (2) verbunden ist, wobei die Spannungsquelle (2) eine Eingangsspannung (Ve) bereitstellt und einen zweiten Anschluss (202) aufweist, der mit Bezugspotenzial verbunden ist, – ein Halbleiterbauelement (3) aufweist und – eine Arbeitspunkteinstelleinheit (4) aufweist, wobei – die Arbeitspunkteinstelleinheit (4) voneinander verschiedene Arbeitspunkte im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements (3) einstellt, – einer Subtrahiereinheit (5), wobei die Subtrahiereinheit (5): einen ersten Eingang (501), einen zweiten Eingang (502) sowie einen Ausgang (503) aufweist, – zwischen Logarithmiereinheit (1) und Subtrahiereinheit (5) eine Umschalteinheit (8) angeordnet ist, – die durch die verschiedenen Arbeitspunkte erzeugten verschiedenen Ausgangsspannungen der Logarithmiereinheit mittels der Umschalteinheit (8) dem jeweiligen Eingang (501, 502) der Subtrahiereinheit (5) bereitgestellt werden, – ein Wechseln zwischen den verschiedenen Arbeitspunkten und dementsprechenden Wechsel der Eingänge (501, 502) der Subtrahiereinheit (5) mittels Schaltelementen (7) erfolgt, wobei: – jedes Schaltelement (7) einen ersten und einen zweiten Schaltzustand (704, 705) aufweist, – im ersten Schaltzustand (704) ein erster Arbeitspunkt im Halbleiterbauelement (3) eingestellt und der Ausgang (102) der Logarithmiereinheit (1) mit dem ersten Eingang (501) der Subtrahiereinheit (5) verbunden wird, – im zweiten Schaltzustand (705) ein zweiter Arbeitspunkt im Halbleiterbauelement (3) eingestellt und der Ausgang (102) der Logarithmiereinheit (1) mit dem zweiten Eingang (502) der Subtrahiereinheit (5) verbunden wird und – zwischen dem ersten und dem zweiten Schaltzustand (704, 705) mittels eines Schaltsignals (Φ₁) gewechselt wird.
Anordnung nach Anspruch 5, wobei die Arbeitspunkteinstelleinheit (4) zwei ohmsche Widerstände (R, nR) aufweist und die verschiedenen Arbeitspunkte durch unterschiedliche ohmsche Widerstandswerte der Widerstände (R, nR) einstellbar sind.
Anordnung nach Anspruch 6, wobei das Verhältnis (n) der unterschiedlichen Widerstandswerte zwischen 4 und 16 beträgt.
Anordnung nach einem der vorhergehenden Ansprüche, wobei die Logarithmiereinheit (1) eine Operationsverstärkerschaltung mit einem Operationsverstärker (6) ist, der Operationsverstärker (6) rückgekoppelt ist und im Rückkoppelpfad das Halbleiterbauelement (3) angeordnet ist, der positive Eingang (601) des Operationsverstärkers (6) mit einer Referenzspannungsquelle (Vref) verbunden ist, der negative Eingang (602) des Operationsverstärkers (6) mit dem Ausgang (402) der Arbeitspunkteinstelleinheit (4) verbunden ist und der Ausgang (603) des Operationsverstärkers (6) der Ausgang (102) der Logarithmiereinheit (1) ist.
Anordnung nach einem der vorhergehenden Ansprüche, wobei das Halbleiterbauelement (3) eine Diode (10) ist, der Anodenanschluss (110) der Diode (10) der erste Anschluss (301) des Halbleiterbauelements (3) und der Kathodenanschluss (111) der Diode (10) der zweite Anschluss (302) des Halbleiterbauelements (3) ist.
Anordnung nach einem der Ansprüche 1 bis 8, wobei das Halbleiterbauelement (3) ein Feldeffekttransistor (9) ist, der Feldeffekttransistor (9) als Diode verschaltet ist und der Sourceanschluss (903) des Feldeffekttransistors (9) der erste Anschluss (301) des Halbleiterbauelements (3) und der Drainanschluss (902) des Feldeffekttransistors (9) der zweite Anschluss (302) des Halbleiterbauelements (3) ist.
Anordnung nach Anspruch 10, wobei der Feldeffekttransistor (9) langkanalig ist.
Anordnung nach einem der Ansprüche 1 bis 8, wobei das Halbleiterbauelement (3) ein Bipolartransistor (11) ist, der Basisanschluss (114) des Bipolartransistors (11) mit Bezugspo tenzial (GND) verbunden ist, der Kollektoranschluss (113) des Bipolartransistors (11) der erste Anschluss (301) des Halbleiterbauelements (3) und der Emitteranschluss (112) des Bipolartransistors (11) der zweite Anschluss (302) des Halbleiterbauelements (3) ist.
Anordnung nach Anspruch 10, wobei der abgreifbare Spannungswert (Vout) nur von der Temperatur T, der Verarmungskapazitäten (C_d), der Dielektrikumskapazität (C_i) der Boltzmannkonstanten (k), der Elementarladung (e) und dem Logarithmus des Widerstandsverhältnisses (n) abhängt.
Anordnung nach Anspruch 12, wobei der abgreifbare Spannungswert (Vout) nur von der Temperatur T, der Boltzmannkonstante (k), der Elementarladung (e) und dem Logarithmus des Widerstandsverhältnisses (n) abhängt.
Anordnung nach einem der Ansprüche 8 bis 14, wobei der Operationsverstärker (9) offsetkompensiert ist.
Verwendung einer Anordnung aus den Ansprüchen 1 bis 15 als Temperatursensor, wobei: – das Halbleiterbauelement ein Feldeffekttransistor ist, – der Subtrahiereinheit eine Auswerteeinheit nachgeschaltet ist, – die Auswerteeinheit den abgreifbaren Spannungswert erfasst und mittels einer Berechnungseinheit innerhalb der Auswerteeinheit die Temperatur ermittelt, wobei der abgreifbare Spannungswert nur von der Verarmungszonenkapazitäten, der Boltzmannkonstante, der Elementarladung und dem Logarithmus naturalis eines Widerstandsverhältnisses innerhalb der Logarithmiereinheit abhängt.
Verwendung einer Anordnung aus den Ansprüchen 1 bis 15 als Temperatursensor, wobei – das Halbleiterbauelement ein Bipolartransistor ist, – der Subtrahiereinheit eine Auswerteeinheit nachgeschaltet ist, – die Auswerteeinheit den abgreifbaren Spannungswert erfasst und mittels einer Berechnungseinheit innerhalb der Auswerteeinheit die Temperatur ermittelt, wobei der abgreifbare Spannungswert nur von der Boltzmannkonstante, der Elementarladung und dem Logarithmus naturalis eines Widerstandsverhältnisses innerhalb der Logarithmiereinheit abhängt.
Referenzspannungsquelle mit Verwendung einer Anordnung nach einem der Ansprüche 1 bis 15, wobei die Temperaturabhängigkeit des abgreifbaren Spannungswertes kompensiert wird.
Referenzspannungsquelle nach Anspruch 18, wobei die Kompensation mittels Temperatursensor oder mittels eines Bauteils mit negativem Temperaturkoeffizienten erfolgt.
Verfahren zur Erzeugung eines zur Temperatur linear proportionalen Spannungswertes mittels Halbleiterbauelement mit den Verfahrensschritten: – Einstellen eines ersten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements, – Logarithmieren einer temperaturabhängigen Eingangsspannung, unter Verwendung des Halbleiterbauelement, – Differenzieren der logarithmischen Eingangsspannung und – Abgreifen oder Bereitstellen des zur Temperatur linear proportionalen Spannungswerts.
Verfahren zur Erzeugung eines zur Temperatur linear proportionalen Spannungswertes mittels Halbleiterbauelementen mit den Verfahrensschritten: – Einstellen eines ersten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie eines ersten Halbleiterbauelements, – Einstellen eines zweiten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie eines zweiten Halbleiterbauelements zeitlich parallel zum Einstellen des ersten Arbeitspunktes, wobei der erste Arbeitspunkt ungleich dem zweiten Arbeitspunkt ist, – Logarithmieren einer temperaturabhängigen Eingangsspannung, unter gleichzeitiger Verwendung beider Halbleiterbauelemente, – Differenzbildung beider logarithmischer Eingangsspannungen und – Abgreifen oder Bereitstellen des der Temperatur linear proportionalen Spannungswerts.
Verfahren zur Erzeugung eines zur Temperatur linear proportionalen Spannungswertes mittels Halbleiterbauelement mit den Verfahrensschritten: – Einstellen eines ersten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements, – Logarithmieren einer temperaturabhängigen Eingangsspannung, unter Verwendung des Halbleiterbauelement, – Zwischenspeichern der logarithmierten Eingangsspannung, – Einstellen eines zweiten Arbeitspunktes im Unterschwellspannungsbereich der Eingangskennlinie des Halbleiterbauelements, – Logarithmieren einer temperaturabhängigen Eingangsspannung, unter Verwendung des Halbleiterbauelement mit geänderten Arbeitspunkt, – Zwischenspeichern der zweiten logarithmierten Eingangsspannung, – Differenzbildung beider logarithmierter Eingangsspannungen – Abgreifen oder Bereitstellen des der Temperatur linear proportionalen Spannungswerts.
Verfahren nach Anspruch 21 oder 22, wobei die Arbeitspunkteinstellung mittels ohmscher Widerstände erfolgt und das Verhältnis der Widerstände zwischen 4 und 16 beträgt.
Verfahren nach Anspruch 23, wobei mittels Operationsverstärkerschaltung logarithmiert wird und das Halbleiterbauelement im Rückkoppelzweig des Operationsverstärkers ist.
Verfahren nach einem der Ansprüche 22 bis 24, wobei das Halbleiterbauelement ein Feldeffekttransistor, eine Diode oder ein Bipolartransistor ist, und der Spannungswert von der Boltzmannkonstante, dem logarithmischen Verhältnis der Widerstandswerte und der Elementarladung abhängt.
Verfahren nach einem der Ansprüche 20 bis 25, wobei der bereitgestellte Spannungswert temperaturkompensiert wird.