DE102007057684A1 - Verfahren und Teststruktur zur Überwachung von CMP-Prozessen in Metallisierungsschichten von Halbleiterbauelementen - Google Patents

Verfahren und Teststruktur zur Überwachung von CMP-Prozessen in Metallisierungsschichten von Halbleiterbauelementen Download PDF

Info

Publication number
DE102007057684A1
DE102007057684A1 DE102007057684A DE102007057684A DE102007057684A1 DE 102007057684 A1 DE102007057684 A1 DE 102007057684A1 DE 102007057684 A DE102007057684 A DE 102007057684A DE 102007057684 A DE102007057684 A DE 102007057684A DE 102007057684 A1 DE102007057684 A1 DE 102007057684A1
Authority
DE
Germany
Prior art keywords
metal
region
layer
test
leakage current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102007057684A
Other languages
English (en)
Other versions
DE102007057684B4 (de
Inventor
Michael Grillberger
Matthias Lehr
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Original Assignee
AMD Fab 36 LLC and Co KG
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMD Fab 36 LLC and Co KG, Advanced Micro Devices Inc filed Critical AMD Fab 36 LLC and Co KG
Priority to DE102007057684A priority Critical patent/DE102007057684B4/de
Priority to US12/165,725 priority patent/US7829357B2/en
Publication of DE102007057684A1 publication Critical patent/DE102007057684A1/de
Application granted granted Critical
Publication of DE102007057684B4 publication Critical patent/DE102007057684B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

Durch Bilden einer großen Metallfläche und Entfernen von überschüssigem Material wird eine ausgeprägte abgesenkte Oberflächentopographie geschaffen, die auch die weitere Ausbildung einer Metallisierungsschicht eines Halbleiterbauelements beeinflusst, wodurch die Wahrscheinlichkeit des Beibehaltens mit Metallresten über der abgesenkten Oberflächentopographie erhöht wird. Durch Vorsehen von Testmetallleitungen in dem Bereich der abgesenkten Oberflächentopographie kann folglich das Leistungsverhalten eines entsprechenden CMP-Prozesses mit erhöhter Effizienz abgeschätzt werden.

Description

  • Gebiet der vorliegenden Offenbarung
  • Im Allgemeinen betrifft der hierin offenbarte Gegenstand das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere CMP-(chemisch-mechanische Polier-)Prozessverfahren, die zur Herstellung von Metallisierungsstrukturen von Halbleiterbauelementen eingesetzt werden.
  • Beschreibung des Stands der Technik
  • Typischerweise erfordert die Herstellung moderner integrierter Schaltungen eine große Anzahl von einzelnen Prozessschritten, wobei eine typische Prozesssequenz das Abscheiden von leitenden, halbleitenden oder isolierenden Schichten auf einem geeigneten Substrat umfasst. Nach dem Abscheiden der entsprechenden Schicht werden Bauteilstrukturelemente hergestellt, indem die entsprechende Schicht mit gut bekannten Mitteln strukturiert wird, etwa Photolithographie und Ätzen. Folglich wird durch das Strukturieren einer abgeschiedenen Schicht eine gewisse Topographie hervorgerufen, die das Abscheiden und Strukturieren nachfolgender Schichten somit beeinflusst. Da moderne integrierte Schaltungen das Herstellen einer Vielzahl von aufeinanderfolgenden Ebenen erfordern, wurde es eine übliche Praxis, regelmäßig die Oberfläche des Substrats einzuebnen, um damit gut definierte Bedingungen für das Abscheiden und Strukturieren nachfolgender Materialschichten zu schaffen. Dies gilt insbesondere für sogenannte Metallisierungsschichten, in denen Metallverbindungen hergestellt werden, um die einzelnen Bauteilstrukturelemente elektrisch miteinander zu verbinden, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, um die für die Schaltungsgestaltung erforderliche Funktion einzurichten.
  • In dieser Hinsicht wurde CMP eine häufig verwendete Prozesstechnik zum Verringern der „Unregelmäßigkeiten" in der Substrattopographie, die durch vorhergehende Prozesse hervorgerufen wurden, um damit verbesserte Bedingungen für einen nachfolgenden Prozess, etwa die Photolithographie, und dergleichen, zu erzeugen. Obwohl der Polierprozess selbst eine gewisse mechanische Schädigung an der polierten Oberfläche hervorruft, allerdings in dem sehr geringen Maße, d. h. auf atomarer Ebene, abhängig von den Prozessbedingun gen, kann unerwünschtes Material mit moderat hoher Geschwindigkeit und mit einem relativ hohen Maß an Gleichmäßigkeit abgetragen werden. Jedoch besitzen CMP-Prozesse auch eine Vielzahl von Nebeneffekten, die es zu berücksichtigen gilt, um die Anwendbarkeit auf Prozesse aufrecht zu erhalten, die für die Herstellung moderner Halbleiterbauelemente erforderlich sind.
  • Z. B. ist die sogenannte Damaszener- oder Einlegetechnik ein bevorzugtes Verfahren bei der Herstellung von Metallisierungsschichten, wobei eine dielektrische Schicht abgeschieden und strukturiert wird, so dass diese Gräben und Kontaktöffnungen erhält, die nachfolgend mit einem geeigneten Metall, etwa Aluminium, Kupfer, Kupferlegierungen, Silber, Wolfram, und dergleichen gefüllt werden. Da der Vorgang des Bereitstellens des Metalls als ein „ganzflächiger" Abscheideprozess auf der Grundlage von beispielsweise elektrochemischen Abscheideverfahren durchgeführt wird, erfordert das entsprechende Muster des dielektrischen Materials eine signifikante Menge an zuviel abgeschiedenem Material, um schmale Öffnungen und weite Gebiete oder Gräben in einem gemeinsamen Prozess zuverlässig zu füllen. Das überschüssige Material wird dann entfernt und die resultierende Oberfläche wird eingeebnet, indem eine Prozesssequenz ausgeführt wird, die einen oder mehrere mechanische Polierprozesse umfasst, in der auch eine chemische Komponente enthalten ist. Das chemisch-mechanische Polieren (CMP) hat sich als eine zuverlässige Technik zum Entfernen des überschüssigen Materials und zum Einebnen der resultierende Oberfläche erwiesen, um damit Metallgräben und Kontaktdurchführungen zu erhalten, die elektrisch voneinander isoliert sind, wie dies durch die entsprechende Schaltungsanordnung erforderlich ist. Das chemisch mechanische Polieren erfordert typischerweise, dass das Substrat auf einem Träger befestigt wird, einem sogenannten Polierkopf, so dass die einzuebnende Substratoberfläche frei liegt und gegen ein Polierkissen gedrückt werden kann. Der Polierkopf und das Polierkissen werden relativ zueinander belegt, indem für gewöhnlich der Polierkopf und das Polierkissen beide individuell in Bewegung versetzt werden. Typischerweise werden der Kopf und Kissen gegeneinander in Drehung versetzt, wobei die Relativbewegung so gesteuert wird, dass lokal eine Sollmaterialabtragsrate erreicht wird. Während des Poliervorgangs wird typischerweise ein Schleifmittel, das ein chemisch reaktives Mittel und möglicherweise abreibende Teilchen enthält, der Oberfläche des Polierkissens zugeführt.
  • Ein Problem, das beim chemisch-mechanischen Polieren von Substraten auftritt, sind die sehr unterschiedlichen Abtragsraten der unterschiedlichen Materialien, etwa von Metall und dielektrischem Material, vom dem das überschüssige Metall zu entfernen ist. Z. B. ist in einem Polierzustand, in welchem das dielektrische Material und das Metall gleichzeitig behandelt werden, d. h., nachdem der wesentliche Anteil des Metalls bereits entfernt ist, ist die Abtragsrate für das Metall typischerweise größer als die Abtragsrate des dielektrischen Material. Dies kann zu einem gewissen Maße wünschenswert sein, da das gesamte Metall zuverlässig von allen isolierenden Oberflächen abzutragen ist, um damit die erforderliche elektrische Isolierung sicherzustellen. Andererseits kann ein deutlicher Metallabtrag in den Gräben und Kontaktdurchführungen dazu führen, dass diese einen größeren elektrischen Widerstand auf Grund der geringen Querschnittsfläche des Metalls aufweisen. Ferner kann die lokale Abtragsrate deutlich von der lokalen Struktur, d. h. von der lokalen Musterdichte, abhängen, was zu einem lokal variierenden Grad an Erosion des dielektrischen Materials in einer späten Phase des Polierprozesses führen kann. Um einen typischen Damaszener-Prozess deutlicher darzustellen, wird auf die 1a bis 1c Bezug genommen.
  • 1a bis 1c zeigen schematisch Querschnittsansichten einer Halbleiterstruktur 100 in die diversen Phasen bei der Herstellung einer Metallisierungsschicht gemäß einer typischen Damaszener-Prozesssequenz.
  • In 1a weist die Halbleiterstruktur 100 ein Substrat 101 auf, das Schaltungsstrukturelemente (nicht gezeigt) und eine isolierende Deckschicht besitzt, auf der Metallleitungen auszubilden sind. Eine strukturierte dielektrische Schicht 102 ist über dem Substrat 101 ausgebildet und enthält Öffnungen, beispielsweise in Form von schmalen Gräben (103) und breiten Gräben (104). Die Öffnungen für die Gräben 103 und 104 sind entsprechend den Entwurfsregeln für die betrachtete Metallisierungsebne strukturiert, um damit Metallleitungen herzustellen, die die erforderlichen elektrischen Eigenschaften im Hinblick auf die Funktion und die Leitfähigkeit besitzen. Z. B. ist der Graben 104 als eine sogenannte breite Leitung gestaltet, um damit einen geringen elektrischen Widerstand zu erzielen. Das Abscheiden des dielektrischen Materials 102 sowie das Strukturieren der Gräben 103 und 104 kann durch gut etablierte Abscheide-, Ätz- und Photolithographieverfahren verwirklicht werden.
  • 1b zeigt schematisch die Halbleiterstruktur 100 nach dem Abscheiden einer Metallschicht 105, beispielsweise einer Kupferschicht, wenn moderne integrierte Schaltungen betrachtet werden. Wie aus 1b ersichtlich ist, wird die Topographie der Metallschicht 105 durch das darunter liegende Muster der dielektrischen Schicht 102 beeinflusst. Die Metallschicht 105 kann durch chemische Dampfabscheidung, Sputter-Abscheidung oder wie dies für gewöhnlich für Kupfer bevorzugt ist, durch Elektroplattieren mit einem vorhergehenden Sputter-Abscheideschritt einer entsprechenden Kupfersaatschicht abgeschieden werden. Obwohl die genaue Form des Oberflächenprofils der Metallschicht 105 von der verwendeten Abscheidetechnik abhängen kann, wird im Prinzip eine Oberflächentopographie erreicht, wie sie in 1b gezeigt ist.
  • Nachfolgend wird die Halbleiterstruktur 100 einem chemisch-mechanischen Polierprozess unterzogen, in welchem, wie zuvor erwähnt ist, das Schleifmittel und das Polierkissen so ausgewählt sind, um in optimaler Weise das überschüssige Metall der Metallschicht 105 abzutragen. Während des chemisch-mechanischen Polierens wird das überschüssige Metall entfernt und schließlich werden Oberflächenbereiche 108 des dielektrischen Materials 102 freigelegt, wobei es notwendig ist, den Poliervorgang für eine gewisse Nachpolierzeit fortzusetzen, um damit ein Ablösen des Metalls von allen isolierenden Oberflächen sicherzustellen, um damit einen elektrischen Kurzschluss zwischen benachbarten Metallleitungen zu vermeiden. Wie zuvor erläutert ist, unterscheiden sich die Abtragsrate des dielektrischen Materials und des Metalls in der Regel deutlich voneinander, so dass beim Nachpolieren der Halbleiterstruktur 100 das Kupfer in den Gräben 103 und 104 abgesenkt wird.
  • 1c zeigt schematisch ein typisches Ergebnis eines chemisch-mechanischen Poliervorgangs der Struktur, wie sie in 1b gezeigt ist. Wie aus 1c hervorgeht, werden während des Nachpolierens der Halbleiterstruktur 100 unterschiedliche Materialien gleichzeitig mit unterschiedlichen Abtragsraten polierten. Die Abtragsrate hängt auch zu einem gewissen Grade von dem darunter liegenden Muster ab. Beispielsweise wird das Vertiefen des Metalls während der Nachpolierzeit, was auch als Einkerbung bezeichnet wird, sowie das Abtragen des dielektrischen Materials, das auch als Erosion bezeichnet wird, deutlich von der Art des zu polierenden Musters beeinflusst. In 1c sind die Einkerbung und die Erosion an den breiten Gräben 104, wie dies durch 107 und 106 angegeben ist, relativ moderat ausgeprägt, wohingegen in den schmalen Leitungen 103, die Einkerbung 107 und die Erosion 106 deutlich stärker ausgeprägt sind. Für das Erreichen einer erforderlichen elektrischen Leitfähigkeit müssen daher die Schaltungsentwurfsingenieure ein gewisses Maß an Einkerbung und Erosion berücksichtigen, was unter Umständen nicht mit den Entwurfserfordernissen für modernste Halbleiterbauelemente verträglich ist.
  • Folglich muss der für das Entfernen von überschüssigen Material und des Einebnen der resultierenden Oberflächentopographie von Metallisierungsschichten verwendete CMP-Prozess auf der Grundlage sehr enger Parameterbereiche ausgeführt werden, insbesondere wenn stark größenreduzierte Halbleiterbauelemente betrachtet werden. Daher werden zusätzlich zu komplexen Steuerungsstrategien, die bei modernen CMP-Prozessen eingesetzt werden, im Allgemeinen auch geeignete Messdaten auf der Grundlage entsprechender Teststrukturen erzeugt, wie dies nachfolgend detaillierter mit Bezug zu 1d erläutert ist.
  • 1d zeigt schematisch eine Querschnittsansicht des Halbleiterbauelements 100, das nunmehr den Testbereich 150 zum Bewerten des CMP-Prozesses aufweist, der zum Entfernen von überschüssigem Material während der Herstellung der Metallgebiete 104, 105 in einem Bauteilbereich angewendet wird, wie dies zuvor mit Bezug zu den 1a bis 1c beschrieben ist. Zu diesem Zweck beinhaltet die betrachtete Metallisierungsebene, die als Metallisierungsschicht 110 bezeichnet ist, ein Paar aus Metallgebieten 151, d. h. entsprechende Metallleitungen 151a, 151b, die auf der Grundlage der entsprechenden Entwurfsregeln der Metallisierungsschicht 110 und der entsprechenden Entwurfsregeln einer Metallisierungsschicht, die unter der Schicht 110 angeordnet ist, hergestellt wurden. Somit können die Metallleitungen 151a, 151b auf der Grundlage der Prozesssequenz hergestellt werden, wie sie zuvor beschrieben ist, wobei während des Abtragens des überschüssigen Materials abhängig von der Qualität des entsprechenden CMP-Prozesses Metallreste weiterhin zwischen den Metallleitungen 151a, 151b vorhanden sein können. Beispielsweise sei angenommen, dass der CMP-Prozess zu der Erzeugung von Metallresten führt, beispielsweise auf Grund einer Schwankung eines oder mehrerer Prozessparameter, wodurch ein Leckstromweg 153 entsteht, der aus einem Barrierenmaterial 111, das typischerweise in Verbindung mit Metallisierungsschichten auf Kupferbasis verwendet wird, und einem entsprechenden Kupfermaterial aufgebaut ist. Nach dem Abscheiden der isolierenden Deckschicht 109, die aus Siliziumnitrid, stickstoffangereichertem Siliziumkarbid, und dergleichen aufgebaut sein kann, entsteht somit ein leitender Weg zwischen den Metallleitungen 151a, 151b, der elektrisch erkannt werden kann, indem die Leitungen 151a, 151b mit einer externen Testeinrichtung verbunden werden. Zu diesem Zweck wird eine geeignete Verbindungs struktur in dem Testbereich 150 so vorgesehen, dass ein Zugriff auf die Metallleitungen 151a, 151b während einer geeigneten Fertigungsphase möglich ist. Beispielsweise können die Metallleitungen 151a, 151b nach dem Herstellen der Metallisierungsschicht 110 kontaktiert werden, wodurch Ankopplungsmessdaten zum Steuern des CMP-Prozesses für nachfolgende Halbleiterbauelemente gewonnen werden. Obwohl ein gewisses Maß an Bewertung des CMP-Prozesses auf der Grundlage des Testbereichs 150 erreicht wird, ist die Bestimmung des aktuellen Verhaltens des CMP-Prozesses in einer quantitativeren Weise sehr schwierig, da die Teststruktur mit den Metallleitungen 151a, 151b eine entsprechende quantitative Bewertung nur erlaubt, wenn der Leckstromweg 153 tatsächlich während des CMP-Prozesses hervorgerufen wird. Somit kann im Hinblick auf das Erkennen der „Lage" des aktuell angewendeten Parametersatzes innerhalb der sehr eng festgelegten „Prozessfensters" des CMP-Prozesses die Menge an Information, die aus der Teststruktur 150 erhalten wird, unter Umständen nicht ausreichend.
  • Angesicht der zuvor beschriebenen Situation betrifft der hierin offenbarte Gegenstand Verfahren und Teststrukturen zum Verbessern des Bewertens von CMP-Prozessen auf der Grundlage von Leckstromteststrukturen, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in ihrer Auswirkung reduziert werden.
  • Überblick über die vorliegende Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung Techniken und entsprechende Teststrukturen zum Bewerten von Einebnungsprozessen, die während der Ausbildung von Metallisierungsschichten moderner Halbleiterbauelemente angewendet werden, indem empfindliche Leckstromteststrukturen verwendet werden, um damit eine detailliere Information über das Verhalten des zu bewertenden Einebnungsprozesses zu gewinnen. Zu diesem Zweck wird die Oberflächentopographie einer Materialschicht innerhalb eines Testgebiets geeignet modifiziert, d. h. innerhalb gut definierter lateraler Abmessungen abgesenkt, um die Topographie einer Metallisierungsschicht, die über der modifizierten Oberflächentopographie zu bilden ist, in geringfügiger Weise zu modifizieren. Folglich wird während einer entsprechenden Prozesssequenz zum Bilden von Metallgebieten die Wahrscheinlichkeit des Erzeugens eines Leckstromweges während des CMP-Prozesses erhöht, wodurch entsprechende Leckstromwege für CMP-Parameterwerte erhalten werden, die in den jeweiligen Bauteilbereichen weiterhin akzeptabel sind, während dennoch eine wertvolle Informati on im Hinblick auf das Leistungsverhalten des CMP-Prozesses gewonnen wird. Beispielswiese kann durch bewusstes Verletzen entsprechender Entwurfsregeln die dadurch bewusst erzeugte Oberflächentopographie, die in Bauteilgebieten nicht akzeptabel wäre, für eine verbesserte Messauflösung und Empfindlichkeit sorgen. Somit kann die Bewertung und die Steuerung des CMP-Prozesses verbessert werden.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Erzeugen eines vertieften Oberflächenbereichs in einer ersten Metallisierungsschicht eines Testbereichs für ein Halbleitebauelement durch Ausführen eines ersten CMP-Prozesses an der ersten Metallisierungsschicht. Das Verfahren umfasst ferner das Bilden eines ersten Metallgebiets und eines zweiten Metallgebiets in einem Leckstrombereich einer zweiten Metallisierungsschicht, die auf der ersten Metallisierungsschicht gebildet ist, indem Öffnungen in dem Leckstrombereich mit Metall gefüllt werden und überschüssiges Metall durch Ausführen eines zweiten CMP-Prozesses entfernt wird, wobei der Leckstrombereich zu dem vertieften Oberflächenbereich ausgerichtet ist. Des weiteren umfasst das Verfahren das Bewerten des zweiten CMP-Prozesses durch Bestimmen eines Leckstromes zwischen dem ersten und dem zweiten Metallgebiet.
  • Ein weiteres anschauliches hierin offenbartes Verfahren betrifft die Bewertung eines CMP-Prozesses, wobei das Verfahren das Bilden einer Leckstromteststruktur umfasst, indem ein Schichtbereich einer Materialschicht in einem Testbereich eines Halbleiterbauelements so gebildet wird, dass dieser eine lateral definierte vertiefte Oberflächentopographie aufweist. Das Bilden der Leckstromteststruktur umfasst ferner das Bilden einer Metallisierungsschicht über der Materialschicht und das Verwenden des CMP-Prozesses zum Entfernen von überschüssigem Material der Metallisierungsschicht, die ein erstes Metallgebiet und ein zweites Metallgebiet aufweist, die über dem Schichtbereich ausgebildet sind und einen Abstand gemäß einem vordefinierten Sollwert besitzen. Ferner umfasst das Verfahren das Bestimmen eines Leckstromes in der Teststruktur, um den CMP-Prozess zu bewerten.
  • Ein anschauliches Leckstromtestbauelement, das hierin offenbart ist, umfasst eine Materialschicht, die über einem Substrat ausgebildet ist, das zur Herstellung von Halbleiterbauelementen geeignet ist, wobei die Materialschicht einen ersten Schichtbereich mit einer vertieften bzw. abgesenkten Oberflächentopographie aufweist. Das Leckstromtestbauelement umfasst ferner eine Metallisierungsschicht, die über der Materialschicht gebildet ist. Des weiteren ist ein erstes Paar aus Metallgebieten mit einem ersten Metallgebiet und einem zweiten Metallgebiet in der Metallisierungsschicht ausgebildet und ist zu dem ersten Schichtbereich justiert, wobei das erste und das zweite Metallgebiet einen lateralen Abstand gemäß einem vordefinierten ersten Sollwert aufweisen. Das Leckstromtestbauelement umfasst ferner ein erstes Leckstromgebiet, das lateral zwischen dem ersten Paar aus Metallgebieten ausgebildet ist, wobei das erste Leckstromgebiet eine laterale Erstreckung aufweist, die im Wesentlichen durch die vertiefte Oberflächentopographie des ersten Schichtbereichs definiert ist, wobei das erste Paar und das erste Leckstromgebiet eine erste Teststruktur bilden. Des weiteren umfasst das Leckstromtestbauelement eine Verbindungsstruktur, die ausgebildet ist, eine elektrische Verbindung der ersten Teststruktur mit einem externen elektrischen Testgerät zu ermöglichen.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Aspekte der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen auch aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1c schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer modernen Metallisierungsstruktur unter Anwendung eines CMP-Prozesses zeigen, um überschüssiges Metall zu entfernen und die resultierende Oberflächentopographie im Wesentlichen einzuebnen gemäß konventioneller Strategien;
  • 1d schematisch ein Testgebiet zeigt, das eine Teststruktur auf der Grundlage von Metallleitungen enthält, die gemäß den Entwurfsregeln zum Bewerten des CMP-Prozesses gemäß konventioneller Strategien hergestellt sind;
  • 2a bis 2c schematisch Querschnittsansichten eines Halbleiterbauelements oder eines Testbauelements während diverser Fertigungsphasen bei der Herstellung einer Teststruktur zeigen, die eine erhöhte Empfindlichkeit im Hinblick auf Prozessparameter aufweist, die zum Entfernen von überschüssigem Material einer Metallisierungsschicht gemäß anschaulicher Ausführungsformen angewendet werden;
  • 2d schematisch einen Testbereich eines Halbleiterbauelements mit zwei oder mehreren Teststrukturen zeigt, um die Gesamtempfindlichkeit und Effizienz zum Bewerten von Prozessparametern eines CMP-Prozesses gemäß noch weiterer anschaulicher Ausführungsformen zu verbessern;
  • 2e schematisch eine Draufsicht des Testgebiets aus 2d zeigt;
  • 2f und 2g schematisch eine Querschnittsansicht bzw. eine Draufsicht eines Testbereichs mit mehreren Teststrukturen mit unterschiedlich vertieften Oberflächentopographien zeigen, so dass unterschiedliche Leckstromgebiete gemäß weiterer anschaulicher Ausführungsformen erhalten werden;
  • 2h und 2i schematisch Querschnittsansichten einer Teststruktur während diverser Fertigungsphasen zeigen, wobei eine erhöhte Wahrscheinlichkeit für das Erzeugen eines Leckstromweges auf der Grundlage eines Schichtbereichs erreicht wird, der mehrere dichtliegende Metallgebiete gemäß noch weiteren anschaulichen Ausführungsformen enthält;
  • 3 schematisch eine Querschnittsansicht eines Bauteilgebiets und eines Testbereichs eines Halbleiterbauelements zeigt, in welchem ein CMP-Prozess, der für die erste Metallisierungsebene verwendet wird, auf der Grundlage einer Teststruktur mit erhöhter Empfindlichkeit gemäß anschaulicher Ausführungsformen bewertet wird; und
  • 4 schematisch ein Testgebiet mit mehreren Teststrukturen zusammen mit einer Verbindungsstruktur zeigt, um damit die gleichzeitig Verbindung der mehreren Teststrukturen mit einem externen elektrischen Testgerät mit einer reduzierten Anzahl an Kontaktflächen gemäß anschaulicher Ausführungsformen zu ermöglichen.
  • Detaillierte Beschreibung
  • Es ist zu beachten, dass obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den begleitenden Zeichnungen dargestellt sind, die detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, den Gegenstand auf die speziellen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen Ausführungsformen stellen ledig lich beispielhaft die diversen Aspekte der vorliegenden Offenbarung dar, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Im Allgemeinen stellt der hierin offenbarte Gegenstand Verfahren und Testbauelemente bereit, die eine erhöhte Empfindlichkeit im Hinblick auf die Bewertung von CMP-Prozessen besitzen, indem die Wahrscheinlichkeit des Erzeugens von Metallresten und damit von Leckstrompfaden erhöhen, indem bewusst eine Oberflächentopographie unter einer Metallisierungsschicht, die zu bewerten ist, erzeugt wird, um damit möglicherweise bewusst Entwurfsregeln zu verletzen und somit anspruchsvollere Bedingungen während des entsprechenden CMP-Prozesses zu schaffen. Die Bewertung des CMP-Prozesses kann das Bestimmen zumindest eines Parameters beinhalten, der die Wahrscheinlichkeit des Erzeugens von Metallresten während des zu bewertenden CMP-Prozesses beschreibt. Beispielsweise kann das Vorhandensein eines Leckstromes, die Größe des Leckstromes, oder der elektrische Widerstand des Leckstrompfades als Bewertungsparameter für den zu betrachtenden CMP-Prozess verwendet werden. Die Messwerte, die von den Teststrukturen und hierin offenbarten Verfahren erhalten werden, können auch als Rückkopplungsmessdaten für moderne APC-Techniken eingesetzt werden. Wie zuvor erläutert ist, ist das Bereitstellen von Metallleitungen oder anderer Metallgebiete in einer entsprechenden Metallisierungsschicht im Wesentlichen durch die minimale kritische Abmessung bestimmt, die für die betrachtete Bauteilschicht zu erreichen ist. D. h., Lithographie und entsprechende Ätzprozesse werden so ausgewählt, dass eine gewünschte minimale kritische Abmessung von beispielsweise Gräben, erreicht wird, wobei auch ein minimaler lateraler Abstand zwischen jeweiligen Gräben und damit Metallleitungen durch die minimale kritische Abmessung definiert ist. Somit ist in konventionellen Leckstromteststrukturen für das Bewerten von CMP-Prozessen die Detektionsauflösung zum Erkennen eines Leckstrompfades zwischen zwei benachbarten Metallleitungen durch die kritische Abmessung der betrachteten Metallisierungsschicht beschränkt. Somit ist, solange ein Leckstrompfad durch den betrachteten CMP-Prozess nicht erzeugt wird, eine Bewertung des aktuellen Status des CMP-Prozesses schwierig, so dass konventionelle Techniken weniger effizient sind, insbesondere wenn modernste Halbleiterbauelemente betrachtet werden, die deutliche Unterschiede in der Musterdichte aufweisen, die für gewöhnlich zu ausgeprägten Oberflächentopographien führt und damit sehr schmale Prozessfenster erfordert. Wie zuvor erläutert ist, sind ggf. anspruchsvolle Parametereinstellungen erforderlich, die innerhalb der eng gesetzten Prozessgrenzen eingehalten werden müssen, wobei eine Bewertung von Prozessparametern selbst innerhalb eines zulässigen Prozessfenster höchst wünschenswert ist, um damit selbst geringere Prozessschwankungen zu erkennen und eine verbesserte Prozesssteuerung zu ermöglichen, indem die entsprechenden elektrischen Messdaten als zusätzliche Information für APC-(fortschrittliche Prozesssteuerung-)Strategien eingesetzt werden. Entsprechend dem hierin offenbarten Gegenstand wird die Empfindlichkeit einer Teststruktur für eine gegebene kritische Abmessung einer betrachteten Metallisierungsschicht erhöht, indem in geeigneter Weise die Oberflächentopographie einer Materialschicht modifiziert wird, die unter der Metallisierungsschicht liegt, um damit den zu bewertenden CMP-Prozess Prozessbedingungen zu schaffen, die die Wahrscheinlichkeit des Erzeugens von Metallresten und damit des Erzeugen eines Leckstrompfades erhöhen. In diesem Falle kann sich für einen gegebenen lateralen Abstand entsprechender Testmetallleitungen in der Metallisierungsschicht ein Leckstrompfad bereits bei CMP-Parametern ergeben, die in Bauteilgebieten noch akzeptabel sind, wobei dennoch das Erkennen und das Bewerten des Leckstrompfades in den Testbereich möglich ist, wodurch ebenfalls Information im Hinblick auf das Leistungsverhalten des betrachteten CMP-Prozesses gewonnen wird.
  • In einigen anschaulichen hierin offenbarten Aspekten wird die geeignete Oberflächentopographie der darunter liegenden Materialschicht durch einen CMP-Prozess erzeugt, wobei Material mit einer deutlich unterschiedlichen Abtragsrate vorgesehen wird, um eine vertiefte Topographie im Hinblick auf das benachbarte Material zu erhalten. Beispielsweise kann ein Metallgebiet mit geeigneter Größe gebildet werden, das ohne Einschränkung auf eine Entwurfsregel vorgesehen wird, das ein erhöhtes Maß an Einkerbung während eines entsprechenden CMP-Prozesses erfährt, wodurch eine gewünschte vertiefte bzw. abgesenkte Oberflächentopographie geschaffen wird, deren lateralen Abmessungen im Wesentlichen durch die lateralen Abmessungen des Metallgebiets definiert ist. Auf Grund des Einkerbungseffektes, der beabsichtigt erzeugt wird, wird auch bei der Bildung der nachfolgenden Metallisierungsschicht eine leicht modifizierte Oberflächentopographie geschaffen, die zu einer höheren Wahrscheinlichkeit für das Erzeugen von Metallresten auf Grund der nunmehr anspruchsvolleren Prozessbedingungen ergibt, wobei das Maß an Erzeugen von Metallresten von dem Status des CMP-Prozesses abhängt. Somit kann durch Vorsehen eines oder mehrerer Paare an Testmetallleitungen mit unterschiedlichem lateralen Abstand eine geeignete Bewertung von Leckstrompfaden und damit von CMP-Eigenschaften erreicht werden. Zusätzlich oder alternativ können mehrere vertiefte Oberflächentopographien mit unterschiedlicher lateraler Abmessung erzeugt werden und können mit entsprechenden Paaren an Testmetallleitungen kombiniert werden, die den gleichen oder einen unterschiedlichen lateralen Abstand aufweisen, um damit den zum Entfernen von überschüssigem Material verwendeten CMP-Prozess zu bewerten, wenn die Testmetallleitungen gebildet werden. In anderen Fällen wird die vertiefte Oberflächentopographie mit gut definierten lateralen Abmessungen mit anderen Mechanismen erzeugt, etwa einem Ätzprozess und dergleichen. Wie nachfolgend detaillierter beschrieben ist, können die hierin offenbarten Techniken und Teststrukturen für eine beliebige Metallisierungsebene vorgesehen werden, selbst für die erste Metallisierungsebene, indem beispielsweise eine entsprechende Oberflächentopographie in der Kontaktschicht eines Halbleiterbauelements geschaffen wird, wodurch die Überwachung eines entsprechenden CMP-Prozesses für jede gewünschte Metallisierungsebene möglich ist. Des weiteren können die hierin offenbarten Teststrukturen effizient mit einer effizienten Teststrukturkette auf der Grundlage lediglich einer geringen Anzahl an Anschlussflächen kombiniert werden, wodurch die durch die Teststruktur eingenommene Fläche gering bleibt, wobei dennoch eine hohe Empfindlichkeit bei reduzierten Zugriffszeiten während der Messung erreicht wird.
  • Mit Bezug zu den 2a bis 2i, 3 und 4 werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 2a zeigt schematisch eine Querschnittsansicht eines Testbauelements 200, das einen Teil eines Halbleiterbauelements repräsentiert oder das ein spezielles Bauteilgebiet während der Herstellung von Halbleiterbauelementen repräsentiert, während in anderen Fällen das Bauelement 200 auf speziellen Testsubstraten hergestellt wird. Das Bauelement 200 umfasst ein Substrat 201, das ein beliebiges geeignetes Trägermaterial repräsentiert und darauf und darin Halbleiterbauelemente herzustellen, die eine oder mehrere Verdrahtungsebene erfordern, d. h. Metallisierungsschichten, die die elektrische Verbindung entsprechend dem spezifizierten Schaltungsaufbau ermöglichen. Somit kann das Substrat 201 ein Halbleitermaterial, ein isolierendes Material mit einer darauf ausgebildeten Halbleiterschicht, etwa in Form von Siliziumsubstraten, SOI-(Silizium auf Isolator)Substraten und dergleichen repräsentieren. Es sollte beachtet werden, dass das Substrat 201 ein Bauteilgebiet aufweisen kann, in welchem Schaltungselemente hergestellt sind, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, wie sie typischerweise in integrierten Schaltungen vorgesehen sind. Der Einfachheit halber sind derartige Schaltungselemente in 2a nicht gezeigt. In anderen Fällen umfasst das Substrat 201 mehrere Teststrukturen und dergleichen, die für diverse Testprozeduren eingesetzt werden können, wobei auch funktionale Halbleiterbauelemente darauf hergestellt sein können, die für Messprozesse und dergleichen verwendet werden können. Das Bauelement 200 umfasst eine Materialschicht 210, die in anschaulichen Ausführungsformen eine Metallisierungsschicht mit einem dielektrischen Material 202 und einem Metallgebiet 204 repräsentiert. Das dielektrische Material 202 ist aus einem beliebigen geeigneten Material, etwa konventionellen Dielektrika in Form von Siliziumdioxid, Siliziumnitrid, Siliziumoxinitrid, und dergleichen aufgebaut, während auch dielektrische Materialien mit kleinem ε, d. h. Materialien mit einer relativen Permittivität von 3,0 oder weniger, in dem dielektrischen Material 202 vorgesehen sein können. Die Materialschicht 210 repräsentiert somit eine spezielle Schicht eines betrachteten Halbleiterbauelements, etwa eine Metallisierungsschicht, eine Kontaktschicht, und dergleichen. In anderen anschaulichen Ausführungsformen repräsentiert das Gebiet 204 eine geeignete Materialzusammensetzung, in der eine gewünschte Oberflächentopographie in einer späteren Fertigungsphase erreicht wird, wie dies nachfolgend mit Bezug zu 2h beschrieben ist. Des weiteren weist in der gezeigten Ausführungsform das Metallgebiet 204 eine Barrierenschicht 211 auf, wie sie typischerweise in Verbindung mit gut leitenden Metallen, etwa Kupfer und dergleichen vorgesehen ist. Die Barrierenschicht 211 kann aus einem geeigneten Material, etwa Tantal, Tantalnitrid, Titan, Titannitrid, und dergleichen aufgebaut sein.
  • Das in 2a gezeigte Bauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Ausbildung von Schaltungselementen, wenn das Bauelement 200 einen Teil eines Halbleiterbauelements repräsentiert oder wenn das Substrat 201 auch Bauteilgebiete aufweist, wie dies nachfolgend erläutert ist, wird das dielektrische Material 202 auf der Grundlage einer geeigneten Abscheidetechnik, etwa CVD, Aufschleudertechniken, und dergleichen aufgebracht. Als nächstes wird eine Öffnung in der dielektrischen Schicht 202 gebildet, wobei entsprechende Öffnungen auch über Bauteilgebieten hergestellt werden, wenn diese auf dem Substrat 201 vorgesehen sind, wobei typischerweise entsprechende Entwurfsregeln eingehalten werden, wenn die jeweiligen Öffnungen gebildet werden. Die Öffnung der Teststruktur 250 wird jedoch mit geeigneten Abmessungen unabhängig von den grundlegenden Entwurfsregeln für die Schicht 210 hergestellt, um damit eine gewünschte abgesenkte bzw. vertiefte Oberflächentopographie während einer späteren Fertigungsphase zu erhalten, wobei die Vertiefung lateral im Wesentlichen durch die jeweilige Öffnung definiert ist, die in der Teststruktur 250 gebildet ist. Beispielsweise wird mindestens eine laterale Abmessung der Öffnung vergleichbar zu oder größer als ein late raler Abstand von Testmetallleitungen ausgewählt, die noch in einer Metallisierungsschicht zu bilden sind, die über der Schicht 210 hergestellt wird. Somit kann in diesem Falle die abgesenkte Oberflächentopographie zu einer erhöhten Wahrscheinlichkeit des Erzeugens von Metallresten führen, wenn die nachfolgende Metallisierungsebene gebildet wird, wie dies nachfolgend detaillierter erläutert ist. Nach dem Strukturieren des dielektrischen Materials 202 wird ggf. die Barrierenschicht 211 gemäß Prozesstechniken hergestellt, wie sie für das Bilden der Materialschicht 210 erforderlich sind. Beispielsweise werden moderne PVD-(physikalische Dampfabscheide-)Techniken, ALD-(Atomlagenabscheidung), elektrochemische Abscheideverfahren und dergleichen eingesetzt. Danach wird die Metallschicht 204 beispielsweise durch elektrochemische Abscheideverfahren aufgebracht, wobei bei Bedarf eine geeignete Saatschicht vor dem Bilden der Metallschicht 204 aufgebracht wird. Als nächstes wird überschüssiges Material der Schicht 204 und der Schicht 211 auf Grundlage einer geeigneten Prozesstechnik, beispielsweise elektrochemisches Ätzen und/oder CMP entfernt, wobei der entsprechende Abtragungsprozess zu einer abgesenkten Oberflächentopographie auf Grund einer Differenz in der Abtragsrate zwischen dem dielektrischem Material 202 und dem Material der Schichten 204 und 211 führt. Wie beispielsweise zuvor erläutert ist, wird während eines CMP-Prozesses das überschüssige Material der Schicht 204 und der Schicht 211 abgetragen, wobei auch das dielektrische Material freigelegt wird, wobei während einer abschließenden Polierphase zunehmend das Material 204 auf Grund seiner höheren Abtragsrate entfernt wird, da eine gewisse Nachpolierzeit erforderlich ist, wie dies zuvor erläutert ist.
  • 2b zeigt schematisch das Bauelement 200 nach dem oben beschriebenen Abtragungsprozess. Somit umfasst das Bauelement 200 das Metallgebiet 204a mit einer abgesenkten Oberflächentopographie 204s in Bezug auf das umgebende dielektrische Material 202, wobei die abgesenkte bzw. vertiefte Oberflächentopographie 204s im Wesentlichen durch die laterale Abmessung des Metallgebiets 204a bestimmt ist, wie dies zuvor erläutert ist. Im Falle der Anwendung eines CMP-Prozesses zum Entfernen des überschüssigen Materials der Schicht 204 wird die Oberflächentopographie 204s durch die unterschiedlichen Abtragsraten während des CMP-Prozesses hervorgerufen, wodurch ein gewisses Maß an Einkerbung 207 erzeugt wird, wie dies auch mit Bezug zu dem Halbleiterbauelement 100 erläutert ist. In anderen anschaulichen Ausführungsformen kann die vertiefte Oberflächentopographie 204s erreicht werden, indem ein selektiver Ätzprozess angewendet wird, beispielsweise in andere Bauteilgebiete, wenn diese vorgesehen sind, maskiert werden und selektiv Material in dem Gebiet 204a im Hinblick auf das dielektrische Material 202 abgetragen wird. Somit kann in diesem Falle die abgesenkte Oberflächentopographie 204s mit einem geringen Maß an Abhängigkeit von dem Abtragungsprozess zum Entfernen des überschüssigen Materials der Schicht 204 geschaffen werden, wodurch die Gesamtprozessgleichmäßigkeit beim Definieren der abgesenkten Oberflächentopographie 204s verbessert wird.
  • 2c zeigt schematisch das Bauelement 200 in einem weiter fortgeschrittenen Herstellungsstadium. Wie gezeigt, umfasst das Bauelement 200 eine Metallisierungsschicht 220, die über der Materialschicht 210 ausgebildet und davon durch eine entsprechende Deckschicht 209 getrennt ist. Die Metallisierungsschicht 220 umfasst ein dielektrisches Material 222, das eine beliebige geeignete Materialzusammensetzung aufweisen kann, etwa konventionelle Dieletrika, Dielektrika mit kleinem ε, und dergleichen, wie dies auch zuvor mit Bezug zu dem dielektrischen Material 202 erläutert ist. Ferner ist ein Paar aus Metallgebieten 251 in dem Testgebiet 250 derart ausgebildet, dass dieses zu der vertieften Oberflächentopographie 204s ausgerichtet bzw. dazu justiert ist, wobei das Paar 251 ein erstes Metallgebiet 251a, beispielsweise in Form einer Metallleitung, und ein zweites Metallgebiet 251b, beispielsweise in Form einer Metallleitung, aufweist. Die Metallgebiete 251a, 251b können mit einem lateralen Abstand 251d vorgesehen werden, der auf der Grundlage der Bauteilerfordernisse ausgewählt ist, d. h. der Abstand 251d repräsentiert in einigen anschaulichen Ausführungsformen den minimalen kritischen Abstand für Metallleitungen der Metallisierungsschicht 220, während in anderen anschaulichen Ausführungsformen der Abstand 251b größer gemacht wird im Hinblick auf das Vergrößern des Messbereichs, wenn beispielsweise mehrere Paare 251 vorgesehen sind, wie dies nachfolgend detaillierter erläutert ist. Der laterale Abstand 251d kann kleiner sein im Vergleich zum lateralen Abstand des Gebiets 204a, so dass die abgesenkte Oberflächentopographie 204s den Abstand 251d beinhaltet. In diesem Falle wird die Wahrscheinlichkeit des Erzeugens eines Leckstrompfades zwischen den Metallgebieten 251a, 251b deutlich erhöht, so dass ein Leckstrompfad 253 zwischen den Gebieten 251a, 251b ausgebildet ist.
  • Das Bauelement 200, wie es in 2c gezeigt ist, kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach dem Erzeugen der abgesenkten Oberflächentopographie 204s (siehe 2b) wird die Deckschicht 209 auf der Grundlage geeigneter Techniken hergestellt, beispielsweise durch Abscheiden von Siliziumnitrid, Siliziumkarbid, stickstoff enthaltendem Siliziumkarbid, oder einer Kombination dieser Materialien in Abhängigkeit von den Prozesserfordernissen. Als nächstes wird das dielektrische Material 222 beispielsweise durch Aufschleudern, CVD oder eine andere geeignete Abscheidetechnik entsprechend der Metallisierungsschicht 220 aufgebracht. Daran anschließend wird das dielektrische Material 222 auf der Grundlage von Photolithographie und Ätzverfahren gemäß den Prozesserfordernissen und den Entwurfsregeln für die Metallisierungsschicht 220 strukturiert. Beispielsweise kann die laterale Größe der Metallgebiete 251a, 251b auf Grundlage der lateralen Größe entsprechender Metallleitungen definiert werden, wie sie auch in Bauteilgebieten eingesetzt werden, während in anderen Fällen eine geeignete laterale Größe angewendet wird, um damit entsprechende Bedingungen für einen CMP-Prozess zu schaffen, der für das Entfernen von überschüssigem Metall auszuführen ist. In ähnlicher Weise wie dies mit Bezug zu der Schicht 210 erläutert ist, kann auch in diesem Falle ein Barrierenmaterial 223, falls dieses erforderlich ist, auf freiliegenden Oberflächen des strukturierten dielektrischen Materials 222 aufgebracht werden, was auf der Grundlage geeigneter Abscheidetechniken bewerkstelligt werden kann, wie sie auch zuvor mit Bezug zur Barrierenschicht 221 beschrieben sind. Danach wird das Metall, etwa Kupfer, Kupferlegierung und dergleichen aufgebracht, möglicherweise auf der Grundlage einer zuvor abgeschiedenen Saatschicht, wodurch auch eine gewisse Menge an überschüssigem Material erzeugt wird. Als nächstes wird das überschüssige Material auf der Grundlage eines CMP-Prozesses entfernt, wozu vorgegebene Prozessparameter erforderlich sind, wie dies auch zuvor mit Bezug zur 1c erläutert ist, da anspruchsvolle Oberflächentopographie in Verbindung mit stark reduzierten Strukturgrößen in Metallisierungsschichten moderner Halbleiterbauelemente auftreten. Während des CMP-Prozesses führt die vertiefte Oberflächentopographie, die mehr oder weniger stark ausgeprägt nach dem Abscheiden der Schichten 209 und des Materials 222 weiterhin vorhanden ist, zu einer erhöhten Wahrscheinlichkeit des Erzeugens nicht vollständig entfernter Metallreste auf Grundlage des jeweiligen CMP-Rezepts, wodurch der Leckstrompfad 253 erhalten wird. Somit wird der Leckstrompfad 253 bei Prozessparametern erzeugt, der noch innerhalb des akzeptablen Bereichs liegen können, da die Oberflächentopographie 204s auf Grundlage des Gebiets 204a erhalten wurde, die nicht den Entwurfsregeln für die Schicht 210 entspricht.
  • Somit kann durch Detektieren eines Leckstromes zwischen den Metallgebieten 251a, 251b beispielsweise auf der Grundlage einer geeignet gestalteten Verbindungsstruktur (nicht gezeigt) und durch Verbinden mit einer externen elektrischen Messanlage das Verhalten ei nes CMP-Prozesses mit erhöhter Empfindlichkeit überwacht werden, da der Leckstrompfad 253 mit höherer Wahrscheinlichkeit im Vergleich zu konventionellen Strategien geschaffen wird, in denen die Nachweisempfindlichkeit im Wesentlichen durch den kritischen minimalen Abstand zwischen jeweiligen Testmetallleitungen festgelegt ist, wie dies zuvor mit Bezug zu 1d erläutert ist.
  • 2d zeigt schematisch das Testbauelement 200 gemäß weiterer anschaulicher Ausführungsformen, in denen zwei oder mehr Teststrukturen 250a, 250b vorgesehen sind, die grundsätzlich die gleiche Konfiguration wie die Teststruktur 250 aufweist mit der Ausnahme einer unterschiedlichen Wahrscheinlichkeit für das Erzeugen eines Leckstrompfades zwischen den jeweiligen Metallgebieten 251a, 251b. In der gezeigten Ausführungsform wird die Teststruktur 250a auf Grundlage der vertieften Oberflächentopographie 204s geschaffen, wie sie in 2c gezeigt ist, während auch die Metallgebiete 251a, 251b den gleichen lateralen Abstand 251d aufweisen, der einem spezifizierten Entwurfssollwert entspricht, etwa einer minimalen kritischen Abmessung für die Metallisierungsschicht 220. In ähnlicher Weise wird die Teststruktur 250b auf der Grundlage der vertieften Oberflächentopographie 204s geschaffen, die durch ein Metallgebiet geschaffen wird, das die gleiche Konfiguration wie das Metallgebiet 204a aufweist. Jedoch werden die Metallgebiete 251a, 251b mit einem größeren lateralen Abstand 2518 gebildet, der vergleichbar oder größer als eine laterale Abmessung der vertieften Oberflächentopographie 204s sein kann. Somit wird die Wahrscheinlichkeit des Erzeugens eines Leckstrompfades zwischen den Metallgebieten 251a, 251b kleiner, obwohl die Metallreste 253 ebenfalls auf Grund der abgesenkten Oberflächentopographie 204s erzeugt werden.
  • 2e zeigt schematisch das Bauelement 200 in einer Draufsicht. Wie gezeigt wird in der gezeigten Ausführungsform eine im Wesentlichen kreisförmige Anordnung für das Metallgebiet 204a verwendet, woraus sich ein Leckstromgebiet 253 ergibt, das ebenfalls eine im Wesentlichen kreisförmige Gestalt aufweist. In diesem Falle kann ein kontinuierlich zunehmender leitender Pfad erzeugt werden, da das Leckstromgebiet 253 zunehmend mit den Metallleitungen 251a, 251b „überlappt", wenn sich der Radius des Leckstromgebiets 253 mit einem abnehmenden Leistungsverhalten des betrachteten CMP-Prozesses vergrößert, was zu zunehmend empfindlicheren Veränderung des schließlich erzeugten Widerstands des Leckstrompfads, der durch das Gebiet 253 definiert ist, führt. Es sollte jedoch beachtet werden, dass auch jede andere beliebige Form verwendet werden kann, etwa eine quadra tische Form, eine rechteckige Form und dergleichen. Es sei ferner angenommen, dass das Bauelement 200 auf der Grundlage eines CMP-Prozesses gebildet wurde, der zu einer Erzeugung eines Leckstrompfades für die Teststruktur 250a führt, d. h. das Leckstromgebiet 253 ist mit den Metallgebieten 251a, 251b in Kontakt, so dass tatsächlich ein Stromfluss erhalten wird, wenn die Gebiete 251a, 251b der Teststruktur 250a mittels eines externen elektrischen Testgates kontaktiert werden. Andererseits kann das Leistungsverhalten des CMP-Prozesses unter Umständen ausreichend sein, um überschüssiges Material an Bereichen zwischen den Leitungen 251a, 251b zu entfernen, in denen die Oberflächentopographie 204s weniger ausgeprägt ist oder nicht mehr vorhanden ist, abhängig von der Größe des lateralen Abstands 251e. Somit wird in diesem Falle ein Spalt 254 zwischen dem Leckstromgebiet 253 und den jeweiligen Metallleitungen 251a, 251b erzeugt. In diesem Falle ist beim Kontakt der Metallleitungen 251a, 251b der zweiten Teststruktur 250b zusätzlich Messinformation zum Bewerten des entsprechenden CMP-Prozesses verfügbar. Wenn beispielsweise das Leistungsverhalten des CMP-Prozesses etwa auf Grund einer Beeinträchtigung und dergleichen abnimmt, wird der Spalt 254 kleiner und kann bei einer speziellen Ausmaß an Leistungseinbuße zu einem Leckstrompfad führen, der dann erkannt wird, wenn die zweite Teststruktur 250b mit dem externen Gerät verbunden wird. Somit kann die entsprechende Leistungseinbuße des CMP-Prozesses mit hoher Zuverlässigkeit und Effizienz detektiert werden, wobei die entsprechende Detektion beispielsweise noch einen akzeptablen Status des CMP-Prozesses entsprechen kann, obwohl dennoch angezeigt wird, dass der CMP-Prozess sich einem Bereich des Prozessfensters nähert, der nicht zulässigen Prozessbedingungen entspricht.
  • Wenn andererseits der betrachtete CMP-Prozess ein sehr „aggressives" Abtragungsverhalten aufweist, das zu einem elektrisch isolierten Gebiet 253 in der ersten Teststruktur 250a führt, kann auch in diesem Falle eine erhöhte Detektionsempfindlichkeit im Vergleich zu konventionellen Strategien erreicht werden.
  • 2f zeigt schematisch das Bauelement 200, das mehrere Teststrukturen 250a, 250b, 250c aufweist, die eine unterschiedliche Wahrscheinlichkeit zum Erzeugen eines Leckstrompfades während eines CMP-Prozesses besitzen. In der gezeigten Ausführungsform können die Teststrukturen 250a, 250b, 250c ähnliche Konfigurationen im Hinblick auf den lateralen Abstand 251d aufweisen, d. h. es kann der gleiche Sollwert verwendet worden sein, um die entsprechenden Paare 251 zu strukturieren, während die jeweiligen vertieften Oberflächentopographien 204s für jede der Teststruktur 205a, ..., 250c unterschiedlich ist. Somit können die Oberflächentopographien 204s unterschiedliche laterale Abstände 204d, 204e, 204f aufweisen, woraus sich unterschiedliche CMP-Bedingungen und somit eine unterschiedliche Wahrscheinlichkeit zum Erzeugen von Leckstrompfaden in den jeweiligen Teststrukturen 250a, ..., 250c ergeben. In der gezeigten Ausführungsform besitzt etwa die Teststruktur 250c, die abgesenkte Oberflächentopographie 204s auf Grundlage der größten lateralen Abmessung 204f besitzt, die höchste Wahrscheinlichkeit zum Erzeugen eines Leckstrompfades, da Metallreste mit hoher Wahrscheinlichkeit auf Grund der ausgeprägten Topographie zwischen den Metallleitungen 251a, 251b der Teststruktur 250c verbleiben. In ähnlicher Weise besitzt die Teststruktur 250b eine ausgeprägte Wahrscheinlichkeit für eine tatsächliche Kontaktierung der Metallleitungen 251a, 251b, da die laterale Ausdehnung 204e und somit die resultierende Oberflächentopographie geringer ist im Vergleich zu der Teststruktur 250c. Schließlich ist die entsprechende Wahrscheinlichkeit in der Teststruktur 250a auf Grund der kleinsten lateralen Abmessung 204d am geringsten.
  • 2g zeigt schematisch eine Draufsicht des Bauelements 200 aus 2f, wobei gezeigt ist, dass eine entsprechende Isolation 254 noch in den Teststrukturen 250b, 250a vorhanden, während ein tatsächlicher Leckstrompfad in der Teststruktur 250c erzeugt ist. Folglich kann beim geeigneten Kontaktieren der Teststrukturen 250a, ..., 250c mit der externen elektrischen Messeinrichtung der Status des CMP-Prozesses mit zunehmender Empfindlichkeit bewertet werden, wobei für eine „digitale" Messstrategie, d. h. für das Erkennen, ob ein Leckstrompfad vorhanden oder ist, eine gewünschte hohe Auflösung erreicht wird, indem eine gewünschte Anzahl an Teststrukturen vorgesehen wird. In diesem Falle kann das geringe Leistungsverhalten für das Abtragen sowie ein nicht gewünschtes über Gebühr aggressives Abtragsverhalten des CMP-Prozesses auf der Grundlage digitaler Information erkannt und diese kann erhalten werden, indem eine geeignete Anzahl an Teststrukturen 250a, ..., 250c verwendet wird. Es sollte beachtet werden, dass in den mit Bezug zu den 2d bis 2g beschriebenen Ausführungsformen die lateralen Abstände 251d, 251e der Metallgebiete 251a, 251b oder die lateralen Abmessungen 204d, ..., 204f der abgesenkten Oberflächentopographie unterschiedlich gewählt wurden. In anderen anschaulichen Ausführungsformen werden beide Parameter, d. h. die lateralen Abstände und die lateralen Ausdehnungen, bei Bedarf geändert.
  • 2h zeigt schematisch eine Querschnittsansicht des Bauelements 200, in der das Gebiet 204a auf der Grundlage mehrerer dichtliegender Metallgebiete gebildet ist, um damit eine entsprechend abgesenkte Oberflächentopographie während der weiteren Bearbeitung des Bauelements 200 zu erzeugen. Die mehreren Metallgebiete in dem Gebiet 204a können mit minimalen kritischen Abmessungen der Metallisierungsschicht 210 gebildet werden, um damit die Metallgebiete mit einem hohen Maß an Reproduzierbarkeit herzustellen, wobei die Anzahl an Metallgebieten so gewählt ist, dass die gewünschte laterale Abmessung der abgesenkten Oberflächentopographie erreicht wird. Nach dem Bilden einer entsprechenden Anzahl an Öffnungen können somit diese Öffnungen mittels eines Barrierenmaterials bei Bedarf und mittels eines Metalls, wie dies zuvor erläutert ist, gefüllt werden und nachfolgend kann überschüssiges Material beispielsweise durch CMP entfernt werden, wobei die durch die mehreren Metallgebiete erzeugte Musterdichte für eine größere Abtragsrate sorgt, wie dies zuvor erläutert ist. Somit kann eine lokal abgesenkte Oberflächentopographie in dem Gebiet 204a nach der Beendigung des CMP-Prozesses erhalten werden.
  • 2i zeigt schematisch das Bauelement 200 in einer weiter fortgeschrittenen Fertigungsphase, wobei die Teststruktur 250 vorgesehen ist und die Metallgebiete 251a, 251b aufweist, und wobei das Leckstromgebiet 253 auf Grund der erhöhten Wahrscheinlichkeit zur Beibehaltung von Metallresten dazwischen ausgebildet ist, wie dies zuvor erläutert ist. Somit kann durch das Strukturieren des Gebiets 204a auf der Grundlage mehrerer Metallgebiete auch ein deutlich geändertes Abtragsverhalten lokal geschaffen werden, was zu einer ausgeprägten Oberflächentopographie während der Herstellung der Metallisierung 220 führen kann. Somit werden ein oder mehrere Testgebiete 250 so hergestellt, dass diese eine unterschiedliche Wahrscheinlichkeit für das Erzeugen von Leckstrompfaden aufweisen, wobei die Wahrscheinlichkeit auf der Grundlage der lateralen Abmessung des Gebiets 204a variiert werden kann.
  • 3 zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 300, in dem eine Teststruktur mit größerer Empfindlichkeit im Hinblick auf Schwankungen eines CMP-Prozesses in der ersten Metallisierungsebene vorgesehen ist. Somit weist das Halbleiterbauelement 300, wie gezeigt, ein Substrat 301 auf, das im Wesentlichen die gleiche Konfiguration besitzt, wie dies zuvor mit Bezug zu den Substraten 101 und 201 beschrieben ist. In der dargestellten Ausführungsform repräsentiert das Substrat 301 ein Produktsubstrat mit einem Bauteilgebiet 330 und einer oder mehreren Teststrukturen 350, die in der Um rahmung jeweiliger Chipgebiete oder in anderen entsprechenden Testbereichen des Substrats 301 vorgesehen sind. Des weiteren umfasst das Bauelement 300 eine Bauteilschicht 310, in der entsprechende Schaltungselemente 331 vorgesehen sind, etwa Transistoren, Kondensatoren, Widerstände und dergleichen, die in einem dielektrischen Zwischenschichtmaterial 302 eingebettet sind. Es sollte beachtet werden, dass entsprechende Schaltungselemente, etwa Widerstände und dergleichen (nicht gezeigt) auch in der Bauteilschicht 310 in Bereichen vorhanden sein können, die der Teststruktur 350 entsprechen, falls dies gewünscht ist. Ferner sind entsprechende Kontakte 332, die beispielsweise aus Wolfram oder einem anderen geeigneten Material hergestellt sind, in dem dielektrischen Zwischenschichtmaterial 302 ausgebildet und stellen eine Verbindung zu Metallleitungen 321 der ersten Metallisierungsschicht 320 her. Ein Metallgebiet 304a ist in der Teststruktur 350 vorgesehen, wobei eine laterale Größe des Metallgebiets 304a so gewählt ist, dass eine gewünschte hohe Wahrscheinlichkeit zum Erzeugen eines Leckstrompfades zwischen Metallgebieten 351a, 351b der Teststruktur 350 erzeugt wird. Somit ist ein Leckstromgebiet 353 zwischen den Gebieten 351a, 351b ausgebildet, wobei das Leckstromgebiet 353 die Gebiete 351a, 351b in Abhängigkeit des Leistungsverhaltens eines entsprechenden CMP-Prozesses tatsächlich kontaktiert. In anderen anschaulichen Ausführungsformen sind mehrere Teststrukturen 350 vorgesehen, wovon jede eine unterschiedliche Wahrscheinlichkeit zum Erzeugen eines Leckstrompfades aufweist, so dass einige der jeweiligen Leckstromgebiete 353 die entsprechenden Metallgebiete 351a, 351b nicht miteinander verbinden, während andere einen Kontakt herstellen, wie dies zuvor erläutert ist.
  • Das in 3 dargestellte Bauelement 300 wird auf der Grundlage gut etablierter Prozessverfahren zur Herstellung der Schaltungselemente 331 in der Bauteilschicht 310 gefolgt von dem Abscheiden des dielektrischen Zwischenschichtmaterials 302 und der Ausbildung der Kontakte 332 hergestellt. Im Gegensatz zu konventionellen Vorgehensweisen wird jedoch das Metallgebiet 304a beispielsweise durch bewusstes Verletzen der Entwurfsregeln für die Schicht 310 gebildet, um damit eine gewünschte abgesenkte Oberflächentopographie während der Herstellung der Metallisierungsschicht 320 zu schaffen. Die Metallisierungsschicht 320 kann auf der Grundlage gut etablierter Techniken hergestellt werden, wobei auch das Strukturieren des einen oder der mehreren Teststrukturen 350 erfolgt, wobei dort eine unterschiedliche Wahrscheinlichkeit zum Erzeugen eines Leckstrompfades durch Variieren der Größe des Metallgebiets 304a und/oder des lateralen Abstands zwischen den Metallgebieten 351a, 351b erzeugt wird, wie dies zuvor mit Bezugnahme zu dem Bauelement 200 erläutert ist. Somit kann die Teststruktur 350 ebenfalls vorteilhaft zum Bewerten eines CMP-Prozesses eingesetzt werden, der für die Herstellung der aller ersten Metallisierungsebene 320 angewendet wird.
  • 4 zeigt schematisch ein Testbauelement 400 mit mehreren Teststrukturen 450a, ..., 450n, wovon jedes eine Konfiguration aufweist, wie sie zuvor mit Bezug zu den Teststrukturen 250 oder 350 beschrieben ist. D. h., jede der Teststrukturen 450a, ..., 450n umfasst eine entsprechendes Paar aus Metallgebieten 451a, 451b mit einem dazwischen definierten Leckstromgebiet 453, das eine unterschiedliche Wahrscheinlichkeit zum Erzeugen eines tatsächlichen Leckstrompfades auf Grund der jeweiligen abgesenkten Oberflächentopographie besitzt, die durch eine darunter liegende Materialschicht hervorgerufen wird. Das Bauelement 400 umfasst eine Verbindungsstruktur 460, die schematisch als einfache Linien dargestellt ist, wobei jedoch zu beachten ist, dass in einem tatsächlichen Aufbau die Verbindungsstruktur 460 Metallleitungen und Metallgebiete möglicherweise in unterschiedlichen Metallisierungsebenen aufweist, um damit die Metallgebiete 451a, 451b entsprechend zu verbinden. In der gezeigten Ausführungsform ist die Verbindungsstruktur 460 so ausgebildet, dass jede der mehreren Teststrukturen 450a, ..., 450n gleichzeitig mit entsprechenden Anschlussflächen 461a, 461b verbunden ist, die durch entsprechende Sonden einer externen Messanlage kontaktiert werden können, etwa eine Anlage zur Widerstandsmessung, zur Strommessung, und dergleichen. Des weiteren kann die Verbindungsstruktur 460 mehrere Widerstandsschaltungselemente 461a, ..., 462n aufweisen, die durch geeignete Bauelemente repräsentiert sind, etwa dotierte Halbleiterelemente in der Bauteilebene des Bauelements 400. Somit können in der gezeigten Ausführungsform die Teststrukturen 450a, ..., 450n als „Schalter" während eines entsprechenden CMP-Prozesses gebildet sein, wenn die jeweilige Metallisierungsebene gebildet wird, wie dies zuvor erläutert ist, wobei angenommen werden kann, dass die Teststruktur 450a die geringste Wahrscheinlichkeit zum Erzeugen eines Leckstrompfades aufweist, während die Teststruktur 450 die höchste Wahrscheinlichkeit besitzt. Wenn beispielsweise das Leistungsverhalten des CMP-Prozesses so ist, dass Metallreste in nicht ausreichender Weise von allen Teststrukturen mit Ausnahme der Teststruktur 450a entfernt werden, d. h. die „Schalter" 450b, ..., 450n sind geschlossen, bis der zwischen den Anschlussflächen 461a, ..., 461b gemessene Widerstand im Wesentlichen durch die Widerstände 462a, 462b definiert, die einen deutlich höheren Wert im Vergleich zum Widerstand eines typisch erzeugten Leckstrompfades aufweisen können. Somit kann auf der Grundlage des bestimmten Widerstandswertes die An zahl der nicht kurzgeschlossenen Teststrukturen bestimmt werden, d. h. in dem vorliegenden Beispiel die Teststruktur 450a, wodurch eine quantitative Bewertung des entsprechenden CMP-Prozesses erreicht wird. Folglich können viele Teststrukturen vorgesehen werden, wobei lediglich eine geringe Anzahl an Anschlussflächen erforderlich ist, die im Wesentlichen den Gesamtbetrag an Fläche bestimmen, der für eine entsprechende Teststruktur erforderlich ist. Es sollte beachtet werden, dass andere Verdrahtungsschemata für die Verbindungsstruktur und die jeweiligen Widerstandsschaltungselemente 462a, ..., 462n eingesetzt werden können, um damit das Erkennen der Teststruktur zu ermöglichen, die einen „Leckstrompfad" 453 besitzt. Beispielsweise können die Teststrukturen 450 in Verbindung mit einem dazugehörigen Widerstandsschaltungselement parallel geschaltet werden und es kann der gesamte resultierende Widerstand bewertet werden.
  • Es gilt also: Der hierin offenbarte Gegenstand stellt Techniken und Testbauelemente bereit, in denen eine erhöhte Empfindlichkeit zum Bewerten eines CMP-Prozesses erreicht wird, indem bewusst eine abgesenkte bzw. vertiefte Oberflächentopographie unterhalb einer Metallisierungsschicht geschaffen wird, indem beispielsweise eine große Metallfläche vorgesehen wird. Folglich wird beim Herstellen der darüber liegenden Metallisierungsschicht auf der Grundlage gut etablierter Einlegetechniken die entsprechende abgesenkte Oberflächentopographie auch die Abscheideprozesse während des Ausbildens der Metallisierungsschicht beeinflussen und beeinflusst auch damit den CMP-Prozess zum Entfernen von überschüssigen Metall. Daher wird die Wahrscheinlichkeit zum Beibehalten von Metallresten erhöht, wodurch sich auch die Wahrscheinlichkeit des Erzeugens von Leckstrompfaden von entsprechenden Metallleitungen erhöht, die in der Metallisierungsebene in justierter Weise zu der abgesenkten Oberflächentopographie gebildet sind. Somit kann die Empfindlichkeit zum Erzeugen eines Leckstrompfades vergrößert werden und ist nicht mehr auf einen minimalen kritischen Abstand zwischen benachbarten Metallleitungen beschränkt. Durch Vorsehen mehrerer entsprechender Leckstromteststrukturen, wovon jede eine unterschiedliche Wahrscheinlichkeit zum Erzeugen eines Leckstrompfades aufweist, kann eine gewünschte hohe Auflösung der Messempfindlichkeit und ein erweiterter Messbereich erhalten werden, selbst wenn jede Teststruktur lediglich eine digitale „ja/nein"-Information bereitstellt.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist diese Beschreibung als lediglich anschaulich und für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Prinzipien zu vermitteln. Selbstverständlich sind die hierin gezeigten und beschriebenen Formen als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (23)

  1. Verfahren mit: Erzeugen eines abgesenkten Oberflächenbereichs in einer ersten Metallisierungsschicht eines Testbereichs für ein Halbleiterbauelement durch Ausführen eines ersten CMP-Prozesses an der ersten Metallisierungsschicht; Bilden eines ersten Metallgebiets und eines zweiten Metallgebiets in einem Leckstrombereich einer zweiten Metallisierungsschicht, die auf der ersten Metallisierungsschicht gebildet ist, indem Öffnungen in dem Leckstrombereich mit einem Metall gefüllt und überschüssiges Metall durch Ausführen eines zweiten CMP-Prozesses entfernt wird, wobei der Leckstrombereich zu dem abgesenkten Oberflächenbereich justiert ist; und Bewerten des zweiten CMP-Prozesses durch Bestimmen eines Leckstromes zwischen dem ersten und dem zweiten Metallgebiet.
  2. Verfahren nach Anspruch 1, wobei der abgesenkte Oberflächenbereich erzeugt wird, indem eine Metallfläche gebildet und überschüssiges Metall durch den ersten CMP-Prozess entfernt wird.
  3. Verfahren nach Anspruch 2, wobei die erste Metallisierungsschicht auf der Grundlage eines ersten Satzes an Entwurfsregeln für ein Bauteilgebiet des Halbleiterbauelements gebildet wird, und wobei die Metallfläche auf der Grundlage von Entwurfsregeln hergestellt wird, die den ersten Satz an Entwurfsregeln verletzen.
  4. Verfahren nach Anspruch 1, das ferner umfasst: Erzeugen eines zweiten abgesenkten Oberflächenbereichs in der ersten Metallisierungsschicht des Testbereichs auf der Grundlage des ersten CMP-Prozesses und Bilden eines ersten Metallgebiets und eines zweiten Metallgebiets in einem zweiten Leckstrombereich auf der Grundlage des zweiten CMP-Prozesses.
  5. Verfahren nach Anspruch 4, wobei der Leckstrombereich und der zweite Leckstrombereich sich in einem lateralen Abstand zwischen jeweiligen ersten und zweiten Metallgebie ten und/oder einer lateralen Ausdehnung des Leckstrombereichs und des zweiten Leckstrombereichs unterscheiden.
  6. Verfahren nach Anspruch 1, wobei der Testbereich über einem speziellen Testsubstrat vorgesehen ist.
  7. Verfahren nach Anspruch 1, wobei der Testbereich in einem Produktsubstrat mit mehreren Halbleiterbauelementen vorgesehen wird.
  8. Verfahren nach Anspruch 2, wobei die Metallfläche unter Verwendung eines kupferenthaltenden Metalls gebildet wird.
  9. Verfahren nach Anspruch 2, wobei die Metallfläche unter Verwendung eines wolframenthaltenden Metalls gebildet wird.
  10. Verfahren nach Anspruch 1, wobei der abgesenkte Oberflächenbereich gebildet wird, indem mehrere dichtliegende Öffnungen gebildet werden, die mehreren dichtliegenden Öffnungen mit einem Metall gefüllt werden und überschüssiges Metall durch Ausführen des ersten CMP-Prozesses entfernt wird.
  11. Verfahren zum Bewerten eines CMP-Prozesses, wobei das Verfahren umfasst: Bilden einer Leckstromteststruktur durch Bilden eines Schichtbereichs einer Materialschicht in einem Testbereich eines Halbleiterbauelements so, dass der Schichtbereich eine lateral definierte abgesenkte Oberflächentopographie besitzt; Bilden einer Metallisierungsschicht über der Materialschicht unter Anwendung des CMP-Prozesses zum Entfernen von überschüssigem Metall der Metallisierungsschicht, wobei die Metallisierungsschicht ein erstes Metallgebiet und ein zweites Metallgebiet aufweist und wobei das erste und das zweite Metallgebiet über dem Schichtbereich ausgebildet sind und einen Abstand entsprechend einem vordefinierten Sollwert besitzen; und Bestimmen eines Leckstromes in der Teststruktur, um den CMP-Prozess zu bewerten.
  12. Verfahren nach Anspruch 11, wobei Bilden des Schichtbereichs umfasst: Behandeln des Schichtbereichs zumindest teilweise so, dass dieser eine reduzierte Abtragsrate während eines spezifizierten CMP-Prozesses aufweist, und Ausführen des spezifizierten CMP-Prozesses, um überschüssiges Material der Materialschicht zu entfernen.
  13. Verfahren nach Anspruch 12, wobei Behandeln des Schichtbereichs zumindest teilweise so, dass dieser eine reduzierte Abtragsrate aufweist, umfasst: Bilden einer oder mehrerer Öffnungen in einem dielektrischen Material der Materialschicht und Wiederbefüllen der einen oder der mehreren Öffnungen mit einem Metall und Entfernen von überschüssigem Metall durch den spezifizierten CMP-Prozess, um ein oder mehrere Metallgebiete bereitzustellen.
  14. Verfahren nach Anspruch 13, wobei ein einzelnes Metallgebiet als eine Metallfläche vorgesehen wird.
  15. Verfahren nach Anspruch 11, das ferner umfasst: Bilden einer oder mehrerer weiterer Teststrukturen, wobei die Teststruktur und die eine oder die mehreren weiteren Teststrukturen sich in einer Wahrscheinlichkeit zum Erzeugen eines Leckstrompfade während des CMP-Prozesses unterscheiden.
  16. Verfahren nach Anspruch 15, wobei Bilden der einen oder der mehreren weiteren Teststrukturen umfasst: Bilden eines oder mehrerer Schichtbereiche so, dass diese eine lateral definierte abgesenkte Oberflächentopographie aufweisen, und Bilden für jeden der einen oder mehreren weiteren Schichtbereiche ein entsprechendes erstes Metallgebiet und ein entsprechendes zweites Metallgebiet in der Metallisierungsschicht, wobei die einen oder die mehreren Teststrukturen sich von der Teststruktur in einer lateralen Abmessung der abgesenkten Oberflächentopographie und/oder einem lateralen Abstand des ersten und des zweiten Metallgebiets unterscheiden.
  17. Verfahren nach Anspruch 16, wobei die Teststruktur und die eine oder die mehreren weiteren Teststrukturen sich in der lateralen Abmessung der abgesenkten Oberflächentopographie unterscheiden.
  18. Verfahren nach Anspruch 16, wobei die Teststruktur und die eine oder die mehreren weiteren Teststrukturen sich in dem lateralen Abstand des ersten und des zweiten Metallgebiets unterscheiden.
  19. Leckstromtestbauelement mit: einer Materialschicht, die über einem Substrat ausgebildet ist, das zur Herstellung von Halbleiterbauelementen geeignet ist, wobei die Materialschicht einen ersten Schichtbereich mit abgesenkter Oberflächentopographie aufweist; einer Metallisierungsschicht, die über der Materialschicht gebildet ist; einem ersten Paar aus Metallgebieten mit einem ersten Metallgebiet und einem zweiten Metallgebiet, die in der Metallisierungsschicht justiert zu dem ersten Schichtbereich ausgebildet sind, wobei das erste und das zweite Metallgebiet einen lateralen Abstand gemäß einem vordefinierten ersten Sollwert besitzen; einem ersten Leckstromgebiet, das lateral zwischen dem ersten Paar aus Metallgebieten ausgebildet ist, wobei das erste Leckstromgebiet eine laterale Ausdehnung aufweist, die im Wesentlichen durch die abgesenkte Oberflächentopographie des ersten Schichtbereichs definiert ist, und wobei das erste Paar und das erste Leckstromgebiet eine erste Teststruktur bilden; und einer Verbindungsstruktur, die ausgebildet ist, die erste Teststruktur mit einem externen elektrischen Gerät zu verbinden.
  20. Leckstromtestbauelement nach Anspruch 19, das ferner umfasst: einen zweiten Schichtbereich mit abgesenkter Oberflächentopographie in der ersten Materialschicht; ein zweites Paar aus Metallgebieten mit einem ersten Metallgebiet und einem zweiten Metallgebiet, die in der Metallisierungsschicht justiert zu dem zweiten Schichtbereich ausgebil det ist, wobei das erste und das zweite Metallgebiet des zweiten Paares einen lateralen Abstand gemäß einem vordefinierten zweiten Sollwert besitzen; und ein zweites Leckstromgebiet, das lateral zwischen dem zweiten Paar aus Metallgebieten ausgebildet ist, wobei das zweite Leckstromgebiet eine laterale Ausdehnung aufweist, die im Wesentlichen durch die abgesenkte Oberflächentopographie des zweiten Schichtbereichs definiert ist, und wobei das zweite Paar und das zweite Leckstromgebiet eine zweite Teststruktur bilden und sich die erste und die zweite Teststruktur in der lateralen Abmessung und/oder dem lateralen Abstand voneinander unterscheiden.
  21. Leckstromtestbauelement nach Anspruch 20, wobei die lateralen Abmessungen des ersten und des zweiten Leckstromgebiets unterschiedlich sind und der erste und der zweite Sollwert gleich sind.
  22. Leckstromtestbauelement nach Anspruch 20, wobei die lateralen Abmessungen des ersten und des zweiten Leckstromgebiets im Wesentlichen gleich sind und der erste und der zweite Sollwert sich voneinander unterscheiden.
  23. Leckstromtestbauelement nach Anspruch 20, wobei die Verbindungsstruktur weniger als 3 Kontaktflächen zum gleichzeitigen Verbinden der ersten und der zweiten Teststruktur mit der externen elektrischen Testanlage aufweist.
DE102007057684A 2007-11-30 2007-11-30 Verfahren und Teststruktur zur Überwachung von CMP-Prozessen in Metallisierungsschichten von Halbleiterbauelementen Expired - Fee Related DE102007057684B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102007057684A DE102007057684B4 (de) 2007-11-30 2007-11-30 Verfahren und Teststruktur zur Überwachung von CMP-Prozessen in Metallisierungsschichten von Halbleiterbauelementen
US12/165,725 US7829357B2 (en) 2007-11-30 2008-07-01 Method and test structure for monitoring CMP processes in metallization layers of semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007057684A DE102007057684B4 (de) 2007-11-30 2007-11-30 Verfahren und Teststruktur zur Überwachung von CMP-Prozessen in Metallisierungsschichten von Halbleiterbauelementen

Publications (2)

Publication Number Publication Date
DE102007057684A1 true DE102007057684A1 (de) 2009-06-04
DE102007057684B4 DE102007057684B4 (de) 2011-08-25

Family

ID=40585834

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007057684A Expired - Fee Related DE102007057684B4 (de) 2007-11-30 2007-11-30 Verfahren und Teststruktur zur Überwachung von CMP-Prozessen in Metallisierungsschichten von Halbleiterbauelementen

Country Status (2)

Country Link
US (1) US7829357B2 (de)
DE (1) DE102007057684B4 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090077506A1 (en) * 2007-05-16 2009-03-19 Eugene Anikin Simultaneous Multi-Layer Fill Generation
KR100971214B1 (ko) 2008-05-30 2010-07-20 주식회사 동부하이텍 반도체 소자의 테스트 패턴, 패턴의 제조 방법 및 그패턴을 이용한 테스트 방법
US9043743B2 (en) * 2013-10-22 2015-05-26 International Business Machines Corporation Automated residual material detection

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952674A (en) * 1998-03-18 1999-09-14 International Business Machines Corporation Topography monitor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5952674A (en) * 1998-03-18 1999-09-14 International Business Machines Corporation Topography monitor

Also Published As

Publication number Publication date
DE102007057684B4 (de) 2011-08-25
US20090140246A1 (en) 2009-06-04
US7829357B2 (en) 2010-11-09

Similar Documents

Publication Publication Date Title
DE102005030585B4 (de) Halbleiterbauelement mit einem vertikalen Entkopplungskondensator und Verfahren zu seiner Herstellung
DE102005041283B4 (de) Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
DE102010028460B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist
DE102007015506B4 (de) Verfahren und Halbleiterstruktur zur Überwachung von Ätzeigenschaften während der Herstellung von Kontaktdurchführungen von Verbindungsstrukturen
DE102010038745B4 (de) Teststruktur für Prüfung von Zwischenschichtdielektrikumshohlräumen und Kontaktwiderstandsmessungen in einem Halbleiterbauelement
DE102011002769B4 (de) Halbleiterbauelement und Verfahren zur Herstellung einer Hybridkontaktstruktur mit Kontakten mit kleinem Aspektverhältnis in einem Halbleiterbauelement
DE69838202T2 (de) Endpunktfühlung und Apparat
DE102008059650A1 (de) Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE102011085203B4 (de) Herstellungsverfahren für Halbleiterbauelemente mit Durchgangskontakten
DE102006062034B4 (de) Teststruktur mit erhöhter Robustheit im Hinblick auf Barrieredefekte in Kontaktlochöffnungen beim Abschätzen von Elektromigrationseffekten sowie dazugehöriges Herstellungsverfahren
DE102005046975A1 (de) Technik zur Herstellung einer kupferbasierten Metallisierungsschicht mit einer leitenden Deckschicht
DE102005057076A1 (de) Technik zum Verbessern der Haftung von Metallisierungsschichten durch Vorsehen von Platzhalterkontaktdurchführungen
DE102004037089A1 (de) Technik zur Herstellung einer Passivierungsschicht vor dem Abscheiden einer Barrierenschicht in einer Kupfermetallisierungsschicht
DE102012207116A1 (de) Mehrschichtverbindungsstrukturen und Verfahren für integrierte Schaltungen
DE102006056625B4 (de) Verfahren und Teststruktur zum Bestimmen von Fokuseinstellungen in einem Lithographieprozess auf der Grundlage von CD-Messungen
DE102010064289A1 (de) Größenreduzierung von Kontaktelementen und Kontaktdurchführungen in einem Halbleiterbauelement durch Einbau eines zusätzlichen Abschrägungsmaterials
DE102010063780A1 (de) Halbleiterbauelement mit einer Kontaktstruktur mit geringerer parasitärer Kapazität
DE4139462C2 (de) Verfahren zur Verbindung von Schichten in einer Halbleitervorrichtung
DE112019002455T5 (de) Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren
DE10348902A1 (de) MIM-Kondensatorstruktur und Herstellungsverfahren
DE10240405A1 (de) Verfahren zum Ausbilden einer selbstjustierten Antifuse-Verbindung
DE102009039421A1 (de) Doppelkontaktmetallisierung mit stromloser Plattierung in einem Halbleiterbauelement
DE102007057684B4 (de) Verfahren und Teststruktur zur Überwachung von CMP-Prozessen in Metallisierungsschichten von Halbleiterbauelementen
DE69730577T2 (de) Verbesserungen im chemisch-mechanischen Polieren von Halbleiterscheiben
DE102008044964A1 (de) Verringerung der Leckströme und des dielektrischen Durchschlags in dielektrischen Materialien von Metallisierungssysteme von Halbleiterbauelementen durch die Herstellung von Aussparungen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: AMD FAB 36 LLC & CO. KG, 01109 DRESDEN, DE

Owner name: GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: AMD FAB 36 LLC & CO. KG, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: AMD FAB 36 LLC & CO. KG, GLOBALFOUNDRIES INC., , KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: AMD FAB 36 LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: AMD FAB 36 LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20110426

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R020 Patent grant now final

Effective date: 20111126

R081 Change of applicant/patentee

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNER: GLOBALFOUNDRIES DRESDEN MODULE , GLOBALFOUNDRIES INC., , KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES INC., KY

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

Owner name: GLOBALFOUNDRIES DRESDEN MODULE ONE LIMITED LIA, DE

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LTD. LIABILITY COMPANY & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

Effective date: 20120125

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20120125

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20120125

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee