DE102007040552A1

DE102007040552A1 - PWM-Verfahren für Direktumrichter

Info

Publication number: DE102007040552A1
Application number: DE102007040552A
Authority: DE
Inventors: Lateef A. San Pedro Kajouke; Silva Redondo Beach Hiti
Original assignee: GM Global Technology Operations LLC
Current assignee: GM Global Technology Operations LLC
Priority date: 2006-08-29
Filing date: 2007-08-28
Publication date: 2008-03-27
Also published as: US20080055938A1; CN101136596A; US7483282B2; CN101136596B; JP2008061496A

Abstract

Ein Verfahren zur Verwendung eines Direktumrichters schaltet einen ersten Schalter des ersten Topologietyps in einen Ein-Zustand, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist, und schaltet einen zweiten Schalter des ersten Topologietyps in einen Aus-Zustand, sobald eine erste Zeit nach dem Schalten des ersten Schalters in den Ein-Zustand vergangen ist. Der Direktumrichter umfasst Knoten an einem ersten Anschluss, Knoten an einem zweiten Anschluss, ein Schalterpaar, das zwischen einen ersten Knoten des ersten Anschlusses und einen ersten Knoten des zweiten Anschlusses gekoppelt ist, ein Schalterpaar, das zwischen einen zweiten Knoten des ersten Anschlusses und einen ersten Knoten des zweiten Anschlusses gekoppelt ist, ein Schalterpaar, das zwischen einen ersten Knoten des ersten Anschlusses und einen zweiten Knoten des zweiten Anschlusses gekoppelt ist, und ein Schalterpaar, das zwischen einen zweiten Knoten des ersten Anschlusses und einen zweiten Knoten des zweiten Anschlusses gekoppelt ist. Jedes Schalterpaar umfasst einen Schalter jedes Topologietyps.

Description

HINTERGRUND DER ERFINDUNG
Gebiet der Erfindung
Die vorliegende Erfindung betrifft Elektrofahrzeuge und Hybrid-Elektrofahrzeuge. Insbesondere betrifft die Erfindung Hilfsenergiesysteme, die von derartigen Fahrzeugen verwendet werden, um Hilfsenergie bereitzustellen.
Beschreibung des Standes der Technik
Der Anmelder der vorliegenden Erfindung entwirft und entwickelt Elektro- und Hybrid-Elektrofahrzeuge und Energiesysteme zur Verwendung darin. Energiesysteme nach Stand der Technik umfassen eine Beschreibung von Hilfsenergiesystemen, bei denen das Hauptenergiesystem für einen Traktionsantrieb angezapft wird, um Hilfsenergie für andere Zwecke bereitzustellen. Das Hilfsenergiesystem kann verwendet werden, um elektrische Energie für andere elektrische Anwendungen bereitzustellen, die normalerweise in das Fahrzeug eingebaut sind oder damit ausgeliefert werden, beispielsweise ein Radio, Scheinwerfer, Klimaanlagenventilatoren etc. Zu anderen Zeiten kann das elektrische Hilfsenergiesystem beansprucht werden, um elektrische Energie für elektrische Anwendungen bereitzustellen, die häufig an das Fahrzeug "angesteckt" werden, beispielsweise ein Zigarettenanzünder und Netzteile zum Wiederaufladen von Mobiltelefonen, Laptop-Computern und anderen Einrichtungen, die typischerweise in die Buchse des Zigarettenanzünders eingesteckt werden. Zu noch anderen Zeiten kann das elektrische Hilfsenergiesystem beansprucht werden, um elektrische Wechsel- oder Gleichspannung mit 110 V für elektrische Anwendungen bereitzustellen, die normalerweise nicht mit dem Fahrzeug verbunden sind, beispielsweise einen Elektrorasierer oder ein Elektrowerkzeug, wie zum Beispiel eine Elektrosäge, einen Elektrobohrer, einen Elektroschleifer oder eine Vielfalt von elektrischen Anwendungen, die verwendet werden, wenn das Fahrzeug zum Campen oder Angeln verwendet wird.
1 stellt ein Hilfsenergiesystem dar, das eine Gleichspannungsquelle, einen Hochfrequenzumrichter 3, einen Hochfrequenztransformator 5 und einen Direktumrichter 7 umfasst, welcher mit einer Last verbunden ist. Schalter in dem Hochfrequenzumrichter 3 und dem Direktumrichter 7 werden durch einen Controller 1 gesteuert. Die verschiedenen Weisen, auf welche diese Schalter gesteuert werden, unterscheiden ein bekanntes System von einer Ausführungsform der vorliegenden Erfindung.
2 stellt den Hochfrequenzumrichter 3 (HF-Umrichter 3) dar, der zwischen die Gleichspannung (V_DC) von der Gleichspannungsquelle und den Hochfrequenztransformator 5 (HF-Transformator 5) geschaltet ist. Der HF-Umrichter umfasst vier Schalter S1, S2, S3, S4. Der Schalter S1 umfasst eine Umgehungsdiode 30 und ein entsprechendes aktives Schaltelement 20. Auf ähnliche Weise umfassen die Schalter S2, S3, S4 Umgehungsdioden 32, 34, 36 und entsprechende aktive Schaltelemente 22, 24, 26.
Das aktive Schaltelement 20 des Schalters S1 ist in Abhängigkeit von einem Steuerungssignal, das an das aktive Schaltelement 20 angelegt wird, in der Lage, entweder einen Strom von V_DC (+) an den HF-Transformator zu leiten oder eine Stromleitung zu sperren. Die Umgehungsdiode 30 ist in der Lage, einen Strom von dem HF-Transformator zu V_DC (+) zu leiten, aber nicht in die andere Richtung. Auf ähnliche Weise ist das aktive Schaltelement 24 des Schalters S3 in der Lage, einen Strom selektiv zu leiten oder eine Stromleitung von V_DC (+) an den HF-Transformator zu sperren. Die Umgehungsdiode 34 ist in der Lage, einen Strom von dem HF-Transformator zu V_DC (+) zu leiten, aber nicht in die andere Richtung.
Das aktive Schaltelement 22 des Schalters S2 ist in Abhängigkeit von einem Steuerungssignal, das an das aktive Schaltelement 22 angelegt wird, in der Lage, entweder einen Strom von dem HF-Transformator zu V_DC (–) zu leiten oder eine Stromleitung zu sperren. Die Umgehungsdiode 32 ist in der Lage, einen Strom von V_DC (–) zu dem HF-Transformator zu leiten, aber nicht in die andere Richtung. Auf ähnliche Weise ist das aktive Schaltelement 26 des Schalters S4 in der Lage, einen Strom selektiv zu leiten oder eine Stromleitung von dem HF-Transformator zu V_DC (–) zu sperren. Die Umgehungsdiode 36 ist in der Lage, einen Strom von V_DC (–) zu dem HF-Transformator zu leiten, aber nicht in die andere Richtung. Die aktiven Schaltelemente 20, 22, 24, 26 umfassen typischerweise einen Bipolartransistor mit isolierter Steuerelektrode (IGBT von insulate gate bipolar transistor). Andere Schaltertechnologien können jedoch auch verwendet werden.
Im Betrieb wird die Schaltfrequenz des HF-Umrichters zwischen 3.000 und 30.000 Hz gewählt. Der HF-Umrichter wandelt die Versorgungsgleichspannung V_DC in Rechteckspannungsimpulse um, die den HF-Transformator 5 passieren, um zwischen den A_BUS (d.h. verbunden mit einem Anschluss A) und den B_BUS (d.h. verbunden mit einem Anschluss B) des Direktumrichters 7 angelegt zu werden.
3 zeigt den HF-Transformator 5 und den Direktumrichter 7. Der Direktumrichter 7 umfasst vier Schalterpaare AU, BU, AV und BV, die in einer Brückenkonfiguration angeordnet sind. Der Transformator 5 ist über den A_BUS und den B_BUS (die A- und B-Anschlüsse der Brücke) mit der Brücke gekoppelt. Ein lastseitiges Filter umfasst eine Spule L, einen Halleffektsensor H und einen Kondensator C. Das lastseitige Filter ist zwischen Knoten U und V mit der Brücke gekoppelt.
Jedes Schalterpaar umfasst zwei Schalter: einen P-Topologie-Schalter und einen N-Topologie-Schalter. Der letzte Buchstabe der Schalterbezeichnung aus drei Buchstaben zeigt an, ob der Schalter ein P-Topologie-Schalter oder ein N-Topologie-Schalter ist. P-Topologie-Schalter sind diejenigen Schalter, die sich in einem eingeschalteten Zustand befinden, um es dem Strom durch die Spule L zu ermöglichen, von dem Knoten U an den Knoten V zu fließen. Die Stromrichtung von dem Knoten U an den Knoten V wird als positiv angesehen (daher der Begriff P-Topologie).
N-Topologie-Schalter sind diejenigen Schalter, die sich in einem eingeschalteten Zustand befinden, um es dem Strom durch die Spule L zu ermöglichen, von dem Knoten V an den Knoten U zu fließen. Gemäß der angewandten Konvention wird die Stromrichtung von V nach U als negativ angesehen (daher der Begriff N-Topologie).
Das Schalterpaar AU ist mit dem A_BUS verbunden und umfasst Schalter AUP und AUN. Das Schalterpaar AV ist auch mit dem A_BUS verbunden und umfasst Schalter AVP und AVN. Das Schalterpaar BU ist mit dem B-BUS verbunden und umfasst Schalter BUP und BUN. Das Schalterpaar BV ist auch mit dem B_BUS verbunden und umfasst Schalter BVP und BVN.
Der Controller 1 steuert die zwei Schaltelemente eines jeden Schalterpaars, um potenziell vier Betriebszustände zu erzeugen. Das Schalterpaar AU wird als ein Beispiel verwendet. AU ist AUS, wenn ein Strom von dem A_BUS weder in die eine, noch in die andere Richtung durch das Schalterpaar AU an die Spule L fließen kann. In dem AUS-Zustand sperren beide Schaltelemente einen Stromfluss und die zwei Dioden sind in einer Rücken-an-Rücken-Konfiguration verbunden, um einen Stromfluss in jede Richtung zu sperren. In dem EIN-Zustand sind beide Schaltelemente leitfähig, sodass ein Strom in beide Richtungen durch das Schalterpaar AU fließen kann.
In einem dritten Zustand ist das Schaltelement des Schalters AUP eingeschaltet, um ein Leiten von dem A_BUS, um die Diode des Schalters AUP herum, durch die Diode des Schalters AUN an den Knoten U zu ermöglichen. Das Schaltelement des Schalters AUN ist ausgeschaltet, um einen Stromfluss von dem Knoten U an den Schalter AUP zu sperren, und daher kann die Diode des Schalters AUN nicht umgangen werden. Ein Stromfluss wird sowohl durch die Diode als auch durch das Schaltelement des Schalters AUN gesperrt, sodass ein Strom von dem Knoten U an einem Fließen durch den Schalter AUN, durch den Schalter AUP zu dem A_BUS gehindert wird.
In einem vierten Zustand ist das Schaltelement des Schalters AUN eingeschaltet, um ein Leiten von dem Knoten U, um die Diode des Schalters AUN herum, durch die Diode des Schalters AUP an den A_BUS zu ermöglichen. Das Schaltelement des Schalters AUP ist ausgeschaltet, um einen Stromfluss von dem A_BUS an den Schalter AUN zu sperren, und daher kann die Diode des Schalters AUP nicht umgangen werden. Ein Stromfluss wird sowohl durch die Diode als auch durch das Schaltelement des Schalters AUP gesperrt, sodass ein Strom von dem A_BUS an einem Flie ßen durch den Schalter AUP durch den Schalter AUN zu dem Knoten U gehindert wird.
Jedes der anderen Schalterpaare AV, BU und BV arbeitet auf ähnliche Weise, sodass jedes vier Betriebszustände erzeugt, die durch den Controller 1 (1) gesteuert werden. Der Direktumrichter 7 kann so angesteuert werden, dass er sich in einem beliebigen von 256 verschiedenen Leitungszuständen befindet.
Die Spannungsimpulse, die sich durch den HF-Tansformator ausbreiten, werden an den Direktumrichter 7 (3) angelegt, um den A_BUS mit Bezug auf den B_BUS für eine Hälfte des HF-Zyklus positiv zu machen, und um den B_BUS mit Bezug auf den A_BUS für die andere Hälfte des HF-Zyklus positiv zu machen.
Es wird eine direkte Betriebsart definiert, so dass die Schalter des Direktumrichters 7 sicherstellen, dass die Spannung an dem Knoten U größer als die Spannung an dem Knoten V sein wird, wenn die Spannung an dem A_BUS größer als die Spannung an dem B_BUS ist, und so dass die Schalter des Direktumrichters 7 sicherstellen, dass die Spannung an dem Knoten U kleiner als die Spannung an dem Knoten V sein wird, wenn die Spannung an dem A_BUS kleiner als die Spannung an dem B_BUS ist. Es wird eine invertierte Betriebsart so definiert, dass die Schalter des Direktumrichters 7 sicherstellen, dass die Spannung an dem Knoten U kleiner als die Spannung an dem Knoten V ist, wenn die Spannung an dem A_BUS größer als die Spannung an dem B_BUS ist, und sodass die Schalter des Direktumrichters 7 sicherstellen, dass die Spannung an dem Knoten U größer als die Spannung an dem Knoten V sein wird, wenn die Spannung an dem A_BUS kleiner als die Spannung an dem B_BUS ist.
Durch ein Verwenden des korrekten zyklischen Schaltens der Schalter AUP, AVN, BUN, BVP, AUN, AVP, BUP und BVN kann der Direktumrichter 7 so betrieben werden, dass er zwischen direkten und invertierten Betriebsarten schaltet, um sicherzustellen, dass (1) die Spannung an dem Knoten U immer größer als die Spannung an dem Knoten V ist, (2) die Spannung an dem Knoten U immer kleiner als die Spannung an dem Knoten V ist, oder (3) die Polarität der Spannung an dem Knoten U bezüglich der Spannung an dem Knoten V mit einer Frequenz wechselt, die von dem zyklischen Schalten der Schalter AUP, AVN, BUN, BVP, AUN, AVP, BUP und BVN abhängt und nicht von der Frequenz HF abhängt.
Wenn es beispielsweise gewünscht ist, ohne Berücksichtung der Phasen der HF-Zyklen sicherzustellen, dass die Spannung an dem Knoten U immer größer als die Spannung an dem Knoten V ist, steuert der Controller 1 (1) alle Schaltelemente des Direktumrichters 7, um zu bewirken, dass die Spannung an dem Knoten U immer positiver als die Spannung an dem Knoten V ist.
Während derjenigen Hälfte eines HF-Zyklus, bei der die Spannung an dem A_BUS bezüglich der Spannung an dem B_BUS positiv ist (siehe 4) und der Spulenstrom positiv ist, wird die Spannung an dem A_BUS von dem A_BUS durch das Schaltelement des Schalters AUP, durch die Diode des Schalters AUN an den Knoten U geleitet. Zu dem gleichen Zeitpunkt wird ein Strom von dem Knoten V, durch das Schaltelement des Schalters BVP, durch die Diode des Schalters BVN, an den B_BUS gezogen, bis die Spannung an dem Knoten V im Wesentlichen gleich der Spannung an dem B_BUS ist (ein wenig Spannung fällt über den Schaltern des Schalterpaars BV ab).
Auf ähnliche Weise wird während der anderen Hälfte des HF-Zyklus, bei der die Spannung an dem B_BUS bezüglich der Spannung an dem A_BUS positiv ist (siehe 5) und der Spulenstrom positiv ist, die Spannung an dem B_BUS von dem B_BUS durch das Schaltelement des Schalters BUP, durch die Diode des Schalters BUN an den Knoten U geleitet. Zu dem gleichen Zeitpunkt wird ein Strom von dem Knoten V, durch das Schaltelement des Schalters AVP, durch die Diode des Schalters AVN an den A_BUS gezogen, bis die Spannung an dem Knoten V im Wesentlichen gleich der Spannung an dem A_BUS ist (ein wenig Spannung fällt über den Schaltern des Schalterpaars BV ab).
Folglich werden die Schalter des Direktumrichters durch den Controller 1 auf die in 4 und 5 dargestellte Weise betrieben, um eine Spannung an den Knoten U anzulegen, die immer positiver als die an den Knoten V angelegte Spannung ist, unabhängig davon, ob der A_BUS positiver als der B_BUS ist oder umgekehrt. Auf ähnliche Weise kann bei der N-Topologie, wenn die Schalter des Direktumrichters auf die in 6 und 7 dargestellte Weise betrieben werden, eine Spannung an den Knoten U angelegt werden, die immer negativer (daher der Begriff N-Topologie) als die an den Knoten V angelegte Spannung ist, unabhängig davon, ob der A_BUS positiver als der B_BUS ist oder umgekehrt. Wenn es beispielsweise gewünscht ist, ohne Berücksichtigung der Phasen der HF-Zyklen sicherzustellen, dass die Spannung an dem Knoten V immer größer als die Spannung an dem Knoten U ist, steuert der Controller 1 (1) alle Schaltelemente des Direktumrichters 7, um zu bewirken, dass die Spannung an dem Knoten V immer positiver als die Spannung an dem Knoten U ist.
Bei einem Beispiel mit wechselnder Wellenform, beispielsweise einem Wechseln mit 60 Hz, wird der Direktumrichter 7 betrieben, sodass er zwischen dem voranstehenden ersten Beispiel (4 und 5) und dem voran stehenden zweiten Beispiel (6 und 7) wechselt. Durch ein Wechseln zwischen den voranstehend beschriebenen Topologien kann zwischen den Knoten U und V eine Wechselspannungswellenform bereitgestellt werden, bei der die Schaltrate zwischen den Topologien in einem Bereich zwischen Gleichstrom (d.h. entweder die erste Topologie alleine oder die zweite Topologie alleine, aber nicht abwechselnd) und einer Frequenz knapp unter der Schaltfrequenz des HF-Umrichters, bei welcher ein Aliasing problematisch sein kann, frei gewählt werden kann.
Die spezielle Frequenz der Wechsel zwischen der ersten Topologie und der zweiten Topologie wird durch die Logik in dem Controller 1 definiert, der die Steuerungssignale erzeugt, welche die Schalter in dem Direktumrichter 7 betätigen. Bei den meisten Systemen wird die Wechselfrequenz zwischen der ersten und zweiten Betriebsart und zurück 60 Hz betragen, um mit Lasten kompatibel zu sein, die für einen Betrieb an terrestrischen Wechselspannungssystemen entworfen wurden, die mit 60 Hz arbeiten. Es sind jedoch auch andere Frequenzen wünschenswert, beispielsweise 400 Hz, 900 Hz und sogar 1600 Hz, da auch diese Frequenzen bei Standardwechselspannungssystemen gelegentlich verwendet werden.
Der Halleffektsensor H, der Kondensator C und die Spule L bilden ein Filter, das sich über die Knoten U und V erstreckt. Die Filterkonstante LC dieses Filters ist als ein Tiefpassfilter entworfen, um Frequenzen zu entfernen, die höher als die Frequenz der Wechsel zwischen den P- und N-Topologien ist, hauptsächlich die HF-Frequenz des Umrichters. Der Halleffektsensor H stellt eine Rückmeldung an den Controller 1 bereit, um den Controller über die Richtung des Stroms zu informieren, der durch die Spule L geht. Da das LC-Filter Energie speichert und da Lasten aufgrund eines Blindwiderstands voreilende oder nacheilende Leistungsfaktoren aufweisen, ist der Strom durch den Sensor H eine Funktion der Stromver läufe durch das LC-Filter, des Blindwiderstands des LC-Filters und einer beliebigen äußeren Last.
Bei einem typischen Betrieb schaltet der HF-Umrichter 3 mit einer ausreichenden Rate, sodass sich ein vollständiger Zyklus mit einer vorbestimmten Rate wiederholt, die von 2.000 Hz bis 40.000 Hz oder typischer zwischen 3.000 Hz und 30.000 Hz gewählt werden kann. Während eines ersten Halbzyklus sind die Schalter S1 und S4 eingeschaltet, während die Schalter S2 und S3 ausgeschaltet sind, sodass ein Strom in die mit einem Punkt markierte Seite des Transformators 5 fließt, und die Spannung V_DC wird so von der Gleichspannungsquelle an den Transformator 5 angelegt, dass die an die mit einem Punkt markierte Seite der Primärwicklung des Transformators 5 angelegte Spannung positiver als die an die andere Seite der Primärwicklung angelegte Spannung ist. Während des anderen Halbzyklus werden die Schalter S2 und S3 eingeschaltet, während die Schalter S1 und S4 ausgeschaltet werden, sodass ein Strom aus der mit einem Punkt markierten Seite des Transformators 5 fließt, und die Spannung V_DC von der Gleichspannungsquelle wird so an den Transformator 5 angelegt, dass die an die mit einem Punkt markierte Seite der Primärwicklung des Transformators 5 angelegte Spannung negativer als die an die andere Seite der Primärwicklung angelegte Spannung ist. Durch ein Abwechseln dieser Halbzyklen wird eine Rechteckspannung an die Primärwicklung des Transformators 5 angelegt. Die Schalter S1 und S4 werden für einen ersten Halbzyklus geschlossen, während die Schalter S2 und S3 geöffnet sind, sodass ein Strom durch die Primärwicklung des Transformators 5 in eine Richtung fließt. Dann werden für den anderen Halbzyklus die Schalter S2 und S3 geschlossen, während die Schalter S1 und S4 geöffnet sind, sodass ein Strom in die entgegengesetzte Richtung durch die Primärwicklung des Transformators 5 fließt. Allgemein werden die Größe des Transformators und insbesondere das Kernmaterial des Transformators, die Wicklungen etc. des Transformators so gewählt, dass das Kernmaterial während eines Halbzyklus nicht magnetisch gesättigt wird.
Wenn der Controller 1 den Direktumrichter 7 entweder in einer ersten Topologie oder in einer zweiten Topologie betreibt, wie voranstehend mit Bezug auf 4–7 erörtert wurde, wird die an den Direktumrichterausgang AUSGANG (4–7) übertragene Energie während einer als Energieübertragungsperiode (PT-Periode) bezeichneten Periode maximiert. In vielen Fällen jedoch wird weniger als die volle Energieübertragung gewünscht. Um dies zu erreichen, wird eine Pulsweitenmodulation (PWM) der Schalter in dem Direktumrichter 7 verwendet, um während einer als Freilaufperiode (FW-Periode) bezeichneten Periode, welche nachfolgend beschrieben ist, keine Energieübertragung und wichtigerweise keinen Energieverlust bereitzustellen.
Um zu verstehen, wie PWM eine FW-Periode erzeugt, wird nur die voranstehend mit Bezug auf 4 und 5 beschriebene erste Topologie betrachtet, bei der die Schalter des Direktumrichters 7 von dem Controller 1 betrieben werden, um eine Spannung an den Knoten U anzulegen, die immer positiver als die an den Knoten V angelegte Spannung ist, unabhängig davon, ob der A_BUS positiver als der B_BUS ist oder umgekehrt. Während eines ersten Halbzyklus des HF-Zyklus (50% des Arbeitszyklus des vollen HF-Zyklus) werden die Schalter des Schalterpaars AU betrieben, um eine positive Spannung von dem A_BUS an den Knoten U anzulegen, und während der anderen Hälfte des HF-Zyklus (50% des Arbeitszyklus des vollen HF-Zyklus) werden die Schalter des Schalterpaars BU betrieben, um eine positive Spannung von dem B_BUS an den Knoten U anzulegen, wie voranstehend erörtert wurde.
Um weniger als die volle Energieübertragung bereitzustellen, wird jeder Halbzyklus (50% des Arbeitszyklus des vollen HF-Zyklus) in eine Energieübertragungs-PT-Periode (unter Verwendung entweder der P- oder der N-Topologie, die voranstehend erörtert wurden) und eine Freilauf-FW-Periode unterteilt. Beispielsweise kann in der ersten Hälfte eines HF-Zyklus die Energieübertragungs-PT-Periode 25% des vollen HF-Zyklus betragen, und die Freilauf-FW-Periode kann die verbleibenden 25% des vollen HF-Zyklus betragen. Dann kann in der anderen Hälfte des HF-Zyklus die Energieübertragungs-PT-Periode ebenfalls 25% des vollen HF-Zyklus betragen, und die Freilauf-FW-Periode kann ebenfalls die verbleibenden 25% des vollen HF-Zyklus betragen.
Während einer Freilaufperiode steuert der Controller 1 die Schalter des Direktumrichters 7 so, dass die Knoten U und V kurzgeschlossen sind. Ein Weg, dies zu tun, besteht darin, den A_BUS mit den beiden Knoten U und V kurzzuschließen, wie in 8 (ein Strom fließt von dem Knoten U an den Knoten V durch die Spule L und den Sensor H) und 9 (ein Strom fließt von dem Knoten V an den Knoten U durch die Spule L und den Sensor H) dargestellt ist. Ein anderer Weg, dies zu tun, besteht darin, den B_BUS mit den beiden Knoten U und V kurzzuschließen. In beiden Fällen ist es unerwünscht, den Strom abrupt zu andern, da diese abrupte Stromänderung zu großen Spannungsspitzen führt, die einige der Schaltungskomponenten beschädigen können.
Wenn ein Strom von der Spule L durch den Halleffektsensor H in den Kondensator C fließt, werden die Schaltelemente der Schalter AUP und AVP eingeschaltet, wie in 8 dargestellt ist, sodass der Strom fortfährt, in einem Kreis von dem Kondensator C durch das Schaltelement des Schalters AVP, durch die Diode des Schalters AVN, an den A_BUS, dann durch das Schaltelement des Schalters AUP, durch die Diode des Schal ters AUN und zurück in die Spule L zu fließen. Die Spannung zwischen den Knoten U und V wird kurzgeschlossen und mit Ausnahme einiger kleiner Spannungsabfälle über den Schaltern auf die Spannung an dem A_BUS festgelegt, aber der Strom durch die Spule L fährt fort, ohne Unterbrechung zu fließen. Dem Controller 1 ist die Richtung des Stromflusses bekannt, weil der Halleffektsensor H die Stromrichtung misst und die Richtung an den Controller meldet.
Auf ähnliche Weise werden, wenn ein Strom von dem Kondensator C durch den Halleffektsensor H in die Spule L fließt, die Schaltelemente der Schalter AUN und AVN eingeschaltet, wie in 9 dargestellt ist. Der Strom fährt fort, in einem Kreis von der Spule L, durch das Schaltelement des Schalters AUN, durch die Diode des Schalters AUP, an den A_BUS, dann durch das Schaltelement des Schalters AVN, durch die Diode des Schalters AVP und zurück in den Kondensator C zu fließen. Die Spannung zwischen den Knoten U und V ist kurzgeschlossen und mit Ausnahme einiger kleiner Spannungsabfälle über den Schaltern auf die Spannung an dem A_BUS festgelegt, aber der Strom durch die Spule L fährt fort, ohne Unterbrechung zu fließen. Dem Controller 1 ist die Richtung des Stromflusses bekannt, weil der Halleffektsensor H die Stromrichtung misst und die Richtung an den Controller meldet.
Alternativ könnte der Controller 1 die Schaltelemente der Schalter AUP, AVP und AUN, AVN so steuern, dass sie während der FW-Periode alle eingeschaltet sind, und es bestünde kein Bedarf zur Messung der Stromrichtung durch den Halleffektsensor H. Diese Anordnung würde die Spannungen an den Knoten U und V auf den A_BUS festlegen.
Alternativ könnte der Controller 1 die Schalter des Direktumrichters 7 während der Freilaufperiode steuern, um die Spannungen an den Knoten U und V auf den B_BUS festzulegen, indem er die Schaltelemente der Schalter BUP und BVP auf ähnliche Weise so steuert, dass sie eingeschaltet sind, wenn der Halleffektsensor H misst, dass ein Strom von der Spule L durch den Halleffektsensor H in den Kondensator C fließt, und indem er die Schaltelemente der Schalter BUN und BVN so steuert, dass sie eingeschaltet sind, wenn der Halleffektsensor H misst, dass ein Strom von dem Kondensator C durch den Halleffektsensor H in die Spule L fließt. Auch kann der Controller 1 bei einer alternativen Variante die Schalter des Direktumrichters 7 während der Freilaufperiode so steuern, dass die Schaltelemente der Schalter BUP, BUN, BVN und BVP unabhängig von der Richtung eines Stromflusses alle eingeschaltet sind.
Bei allen voranstehend erörterten Freilauffällen wird während der Freilaufperiode keine Energie durch den Direktumrichter 7 übertragen, weil die Spannung zwischen den Knoten U und V kurzgeschlossen ist. Dies verringert den Energiebetrag, der in die Spule L und den Kondensator C übertragen wird und verringert als ein Ergebnis den Energiebetrag, der an die Last übertragen wird. Bei dem speziellen beispielhaften Fall beträgt die Energieübertragungs-PT-Periode 25% des vollen HF-Zyklus während der ersten Hälfte des HF-Zyklus und die Freilauf-FW-Periode beträgt 25% des vollen HF-Zyklus. In der anderen Hälfte des HF-Zyklus beträgt die Energieübertragungs-PT-Periode 25% des vollen HF-Zyklus und die Freilauf-FW-Periode beträgt 25% des vollen HF-Zyklus. Daher werden nur 50% (z.B. 25% eines jeden Halbzyklus) der maximal übertragbaren Energie tatsächlich durch den Direktumrichter 7 übertragen. Die Filterkonstante LC des Filters zwischen den Knoten U und V ist so gewählt, dass sie eine Zeitkonstante LC aufweist, welche die HF-Spannungsimpulse ausglättet. Dies wird die Schwankungen an dem Ausgangsanschluss (d.h. dem Knoten zwischen dem Kondensator C und dem Halleffektsensor H) und dem Knoten V ausmitteln. In diesem Kontext funktioniert der Kondensator C als ein Parallelkondensator zwischen dem Ausgangsanschluss AUSGANG (d.h. dem Knoten zwischen dem Kondensator C und dem Halleffektsensor H) und dem Knoten V, und die Spule L funktioniert als eine Eingangsdrossel, eine sogenannte Schwingdrossel, um Spannungsspitzen zu verringern, bevor sie den Ausgangsanschluss AUSGANG erreichen.
Um eine sinusförmige Ausgangsspannungswellenform zu erreichen, steuert der Controller 1 die Schalter des Direktumrichters 7, um den prozentualen Anteil eines Halbzyklus, der für Freilauf-FW-Perioden verwendet wird, und den entsprechenden prozentualen Anteil des Halbzyklus, der für Energieübertragungs-PT-Perioden verwendet wird, zu modulieren. Bei einer Sinuswelle, die bei einem Phasenwinkel Null beginnt, wird anfänglich der gesamte Halbzyklus (d.h. 50% des vollen Zyklus) für die Freilauf-FW-Perioden verwendet, und nichts von dem Halbzyklus wird für die Energieübertragungs-PT-Periode verwendet. Daher ist der Spannungsausgang des Direktumrichters anfänglich Null. Der prozentuale Anteil des Halbzyklus, der für die Energieübertragungs-PT-Periode verwendet wird, wird allmählich erhöht, bis bei einem Phasenwinkel von 90 Grad (dem höchsten Punkt einer Sinuswelle) eine Spitze erreicht wird, und dann wird der prozentuale Anteil allmählich wieder auf Null verringert, bei einem Phasenwinkel von 180 Grad. Der entsprechende prozentuale Anteil des Halbzyklus, der für die Freilauf-FW-Periode verwendet wird, wird entsprechend allmählich auf ein Minimum verringert und dann allmählich erhöht. Die genaue Rate von Erhöhungen und Verringerungen bei diesen prozentualen Anteilen wird gewählt, um eine Halbperiode einer sinusförmigen Ausgangsspannung an dem Ausgangsanschluss AUSGANG, bezüglich des Knotens V mit der gewünschten Ausgangsfrequenz, beispielsweise 60 Hz, bereitzustellen. Wenn beispielsweise die gewünschte Ausgangsfrequenz 60 Hz beträgt, ist die Halbperiode der 1/120 Teil einer Sekunde oder Achteindrittel Millisekunden. Durch ein Steuern der Schalter des Direktum richters auf diese Weise können auch Dreieck- oder Rechteckwellenformen erzeugt werden.
Zusätzlich zur Ausbildung der Wellenformgrundgestalt befiehlt der Controller 1 den Direktumrichter 7, um die Skalierung der Ausgangsspannungswellenform zu steuern, d.h. den Effektivwert (RMS) der gelieferten Spannung. Der Controller 1 befiehlt dem Direktumrichter 7, den prozentualen Anteil eines Halbzyklus, der für Freilauf-FW-Perioden verwendet wird, auf eine derartige Weise zu modulieren, dass die Ausgangsspannungswellenform in der Größe gemäß einer gewünschten Sinusspitzenamplitude skaliert wird.
An dem Ende einer Halbwellenformzyklusperiode von Achteindrittel Millisekunden tritt ein Spannungsnulldurchgang auf und die Halbwellenformzyklusperiode von Achteindrittel Millisekunden wird mit umgekehrten Spannungen an den Knoten U und V wiederholt.
Durch diesen Betrieb des Direktumrichters kann eine frei wählbare Ausgangswellenform mit einer frei wählbaren, aber vorbestimmten Frequenz, welche durch den Controller definiert wird, bereitgestellt werden. Die vorbestimmte Frequenz kann eine beliebige Frequenz von Gleichstrom bis knapp unter der HF-Umrichter-Zyklusfrequenz (z.B. 3.000 Hz bis 30.000 Hz) sein.
M. Matsui, M. Nagai, M. Mochizuki und Nabae beschreiben einen Betrieb eines Direktumrichters in einer PWM-Betriebsart in einer Schrift mit dem Titel "High-Frequency Link AC/DC Converter With Suppressed Voltage Claim Circuits – Naturally Commutated Phase Angle Control With Self Turn-Off Devices", veröffentlicht in IEEE Transactions On Industry Applications, Vol. 33, Nr. 2, März/April 1996, S. 293–300. In der Schrift be schreiben Matsui et al. Übergänge zwischen drei verschiedenen Zustanden des Direktumrichters: einem Direktzustand, in dem die Spannung zwischen den Knoten U und V so gesteuert wird, dass sie gleich der Spannung zwischen dem A_BUS und dem B_BUS ist, einem invertierten Zustand, in dem die Spannung zwischen den Knoten U und V so gesteuert wird, dass sie gleich dem Negativen der Spannung zwischen dem A_BUS und dem B_BUS ist, und einem Nullzustand, in dem die Spannung zwischen den Knoten U und V kurzgeschlossen ist, indem entweder die Schalter an der A-Seite mit dem A_BUS oder die Schalter an der B-Seite mit dem B_BUS verbunden werden. Der Controller 1 veranlasst, dass der Direktumrichter bei hohen Frequenzen (HF) zwischen dem Direkt-, dem invertierten und dem Nullzustand geschaltet wird, um eine Ausgangsspannungssteuerung sicherzustellen. In Abhängigkeit von der Polarität der Spannung zwischen dem A_BUS und dem B_BUS und in Abhängigkeit von der Richtung des Stroms durch die Spule L, wie sie durch die Halleffekteinrichtung H gemessen wird, veranlasst der Controller 1 spezifische Übergänge zwischen dem Direkt-, dem invertierten und dem Nullzustand.
Wenn die Spannung zwischen dem A_BUS und dem B_BUS größer als Null ist und wenn der Strom durch die Spule L in die Richtung von dem Knoten U zu dem Knoten V auch größer als Null ist, verwendet Matsui et al. die P-Topologie und erlaubt vier spezielle Übergange. Der Controller 1 kann einen Übergang veranlassen, der aus einem beliebigen der nachstehenden vier Übergänge gewählt ist: von dem Nullzustand (A-Seite) in den Direktzustand; von dem Nullzustand (B-Seite) in den Direktzustand; von dem invertierten Zustand in den Nullzustand (A-Seite); und von dem invertierten Zustand in den Nullzustand (B-Seite).
Wenn die Spannung zwischen dem B_BUS und dem A_BUS größer als Null ist und wenn der Strom durch die Spule L in die Richtung von dem Knoten V zu dem Knoten U auch größer als Null ist, verwendet Matsui et al. die N-Topologie und erlaubt auch vier spezielle Übergange. Der Controller 1 kann einen Übergang veranlassen, der aus einem beliebigen der nachstehenden vier Übergänge gewählt ist: von dem Nullzustand (A-Seite) in den Direktzustand; von dem Nullzustand (B-Seite) in den Direktzustand; von dem invertierten Zustand in den Nullzustand (A-Seite); und von dem invertierten Zustand in den Nullzustand (B-Seite).
Wenn die Spannung zwischen dem A_BUS und dem B_BUS größer als Null ist und wenn der Strom durch die Spule L in die Richtung von dem Knoten V zu dem Knoten U auch größer als Null ist, verwendet Matsui et al. die N-Topologie und erlaubt vier spezielle Übergange. Der Controller 1 kann einen Übergang veranlassen, der aus einem beliebigen der nachstehenden vier Übergänge gewählt ist: von dem Direktzustand in den Nullzustand (A-Seite); von dem Direktzustand in den Nullzustand (B-Seite); von dem Direktzustand in den invertierten Zustand; und von dem invertierten Zustand in den Direktzustand.
Wenn die Spannung zwischen dem B-BUS und dem A_BUS größer als Null ist und wenn der Strom durch die Spule L in die Richtung von dem Knoten U zu dem Knoten V auch größer als Null ist, verwendet Matsui et al. die P-Topologie und erlaubt vier spezielle Übergange. Der Controller 1 kann einen Übergang veranlassen, der aus einem beliebigen der nachstehenden vier Übergänge gewählt ist: von dem Direktzustand in den Nullzustand (A-Seite); von dem Direktzustand in den Nullzustand (B-Seite); von dem Direktzustand in den invertierten Zustand; und von dem invertierten Zustand in den Direktzustand.
Die Stromkommutierung gemäß Matsui et al. vertraut auf eine Kenntnis der Richtung eines Stroms durch die Spule L, wie sie durch den Hallef fektsensor H gemessen werden kann. Wenn sich der Strom durch die Spule L jedoch in der Nähe eines Nulldurchgangs befindet, versagen auch gute Sensoren bei einer verlässlichen Detektion der Stromrichtung. Der wahre Signalausgang des Sensors, der proportional zu dem Strom durch den Sensor H ist, wird durch ein Rauschen überlagert. Ein Ermitteln des Nullstromdurchgangs des Stroms durch die Spule L kann ziemlich schwierig sein. Wenn die Richtung des Spulenstroms falsch ermittelt wird, wird Matsui fälschlich von der P-Topologie zu der N-Topologie oder umgekehrt schalten, wodurch der Spulenstrom unterbrochen wird und eine Spannungsspitze zwischen den Knoten U und V verursacht wird, die möglicherweise die Komponenten der Schaltung beschädigt. Obwohl der Controller 1 im Allgemeinen über eine a priori Kenntnis der an das Ausgangsfilter LC (d.h. zwischen den Knoten U und V) angelegten Spannung verfügen wird und obwohl der Controller so entworfen sein kann, dass er über eine a priori Kenntnis der Werte der Spule L und des Kondensators C verfügt, wird der Controller 1 im Allgemeinen nicht über eine a priori Kenntnis des Blindwiderstands der Systemlast, sei sie kapazitiv oder induktiv, verfügen. Der Strom durch die Spule L wird in der Phase von der zwischen den Knoten U und V angelegten Spannung um einen Betrag variieren, den man nicht wissen kann. Es besteht daher ein Bedarf, über ein verbessertes Verfahren zur Stromkommutierung in der Nähe des Stromnulldurchgangspunkts zu verfügen, das keine Kenntnis der Richtung des Stroms durch die Spule L erfordert.
ZUSAMMENFASSUNG DER ERFINDUNG
Ein Direktumrichter umfasst einen ersten Anschluss, der erste und zweite Knoten [A, B] aufweist, und einen zweiten Anschluss, der erste und zweite Knoten [U, V] aufweist. Der Direktumrichter umfasst ferner erste, zweite, dritte und vierte Schalterpaare. Das erste Schalterpaar [AU] ist zwischen den ersten Knoten [A] des ersten Anschlusses und den ersten Knoten [U] des zweiten Anschlusses gekoppelt. Das zweite Schalterpaar [BU] ist zwischen den zweiten Knoten [B] des ersten Anschlusses und den ersten Knoten [U] des zweiten Anschlusses gekoppelt. Das dritte Schalterpaar [AV] ist zwischen den ersten Knoten [A] des ersten Anschlusses und den zweiten Knoten [V] des zweiten Anschlusses gekoppelt. Das vierte Schalterpaar [BV] ist zwischen den zweiten Knoten [B] des ersten Anschlusses und den zweiten Knoten [V] des zweiten Anschlusses gekoppelt. Jedes Schalterpaar umfasst einen Schalter eines ersten Topologietyps und einen Schalter eines zweiten Topologietyps in einer Reihenschaltung.
Eine Ausführungsform eines erfindungsgemäßen Verfahrens umfasst ein Schalten eines ersten Schalters des ersten Topologietyps in einen Ein-Zustand, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist. Die Ausführungsform des Verfahrens umfasst ferner ein Schalten eines zweiten Schalters des ersten Topologietyps in einen Aus-Zustand, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten Schalters des ersten Topologietyps in den Ein-Zustand vergangen ist.
Eine Ausführungsform eines anderen erfindungsgemäßen Verfahrens umfasst ein Schalten eines ersten Schalters des ersten Topologietyps in einen Ein-Zustand, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist, und ein Schalten eines zweiten Schalters des ersten Topologietyps in einen Aus-Zustand, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten Schalters des ersten Topologietyps in den Ein-Zustand vergangen ist. Die Ausführungsform des Verfahrens umfasst ferner ein Schalten eines ersten Schalters des zweiten Topologietyps in einen Ein-Zustand, sobald eine zweite vorbestimmte Zeit nach dem Schalten des zweiten Schalters des ersten Topologietyps in den Aus-Zustand vergangen ist, und ein Schalten eines zweiten Schalters des zweiten Topologietyps in einen Aus-Zustand, sobald eine dritte vorbestimmte Zeit nach dem Schalten des ersten Schalters des zweiten Topologietyps in den Ein-Zustand vergangen ist.
Ein computerlesbares Medium umfasst Module, die in der Lage sind, einen Prozessor zur Steuerung eines Direktumrichters zu steuern. Eine Ausführungsform eines erfindungsgemäßen computerlesbaren Mediums umfasst ein erstes Modul zur Steuerung des Prozessors, um einen ersten Schalter eines ersten Topologietyps in einen Ein-Zustand zu schalten, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist (S1 von 11 oder S5 von 12), und ein zweites Modul zur Steuerung des Prozessors, um einen zweiten Schalter des ersten Topologietyps in einen Aus-Zustand zu schalten, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten Schalters des ersten Topologietyps in den Ein-Zustand vergangen ist (S2 von 11 oder S6 von 12).
Eine Ausführungsform eines anderen erfindungsgemäßen computerlesbaren Mediums umfasst ein erstes Modul zur Steuerung des Prozessors, um einen ersten Schalter eines ersten Topologietyps in einen Ein-Zustand zu schalten, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist (S1 von 11 oder S5 von 12), und ein zweites Modul zur Steuerung des Prozessors, um einen zweiten Schalter des ersten Topologietyps in einen Aus-Zustand zu schalten, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten Schalters des ersten Topologietyps in den Ein-Zustand vergangen ist (S2 von 11 oder S6 von 12). Das computerlesbare Medium umfasst ferner ein drittes Modul zur Steuerung des Pro zessors, um einen ersten Schalter eines zweiten Topologietyps in einen Ein-Zustand zu schalten, sobald eine zweite vorbestimmte Zeit nach dem Schalten des zweiten Schalters des ersten Topologietyps in den Aus-Zustand vergangen ist (S3 von 11 oder S7 von 12), und ein viertes Modul zur Steuerung des Prozessors, um einen zweiten Schalter des zweiten Topologietyps in einen Aus-Zustand zu schalten, sobald eine dritte vorbestimmte Zeit nach dem Schalten des ersten Schalters des zweiten Topologietyps in den Ein-Zustand vergangen ist (S4 von 11 oder S8 von 12).
KURZBESCHREIBUNG DER ZEICHNUNGEN
Die Erfindung wird in der nachfolgenden Beschreibung bevorzugter Ausführungsformen mit Bezug auf die nachfolgenden Figuren genau beschrieben.
1 ist ein Funktionsblockdiagramm, das ein Gleichstrom-zu-Wechselstrom-System des Typs darstellt, der erfindungsgemäß gesteuert wird.
2 ist ein Schaltplan des HF-Umrichters von 1.
3 ist ein Schaltplan des Direktumrichters von 1.
4 ist ein Stromlaufplan des Direktumrichters von 3, der eine P-Topologiebetriebsstellung der Schalter für einen Energieübertragungszustand zeigt, wenn die Spannung an dem A_BUS größer als die Spannung an dem B_BUS ist.
5 ist ein Stromlaufplan des Direktumrichters von 3, der eine P-Topologiebetriebsstellung der Schalter für einen Energieübertragungszustand zeigt, wenn die Spannung an dem A_BUS kleiner als die Spannung an dem B_BUS ist.
6 ist ein Stromlaufplan des Direktumrichters von 3, der eine N-Topologiebetriebsstellung der Schalter für einen Energieübertragungszustand zeigt, wenn die Spannung an dem A_BUS größer als die Spannung an dem B_BUS ist.
7 ist ein Stromlaufplan des Direktumrichters von 3, der eine N-Topologiebetriebsstellung der Schalter für einen Energieübertragungszustand zeigt, wenn die Spannung an dem A_BUS kleiner als die Spannung an dem B_BUS ist.
8 ist ein Stromlaufplan des Direktumrichters von 3, der eine Betriebsstellung der Schalter für einen Freilaufzustand zeigt.
9 ist ein Stromlaufplan des Direktumrichters von 3, der eine andere Betriebsstellung der Schalter für einen Freilaufzustand zeigt.
10 ist ein Flussdiagramm, das eine Ausführungsform des erfindungsgemäßen Controllers zeigt.
11 ist ein Flussdiagramm, das eine Ausführungsform eines Verfahrens des Steuerungsschemas gemäß der vorliegenden Erfindung zeigt.
12 ist ein Flussdiagramm, das eine andere Ausführungsform eines Verfahrens des Steuerungsschemas gemäß der vorliegenden Erfindung zeigt.
GENAUE BESCHREIBUNG BEVORZUGTER AUSFÜHRUNGSFORMEN
Einleitend wird darauf hingewiesen, dass es aus mindestens zwei Gründen einfach ist, die Polarität der Spannung an dem A_BUS relativ zu dem B_BUS zu ermitteln. Erstens stellt der HF-Umrichter 3 eine zerhackte Wellenform bereit, die sich einer Rechteckwelle annähert. Die Spannung an dem A_BUS und die Spannung an dem B_BUS sind während keiner wesentlichen Zeitspanne jemals gleich. Daher kann zumindest ein Spannungsdifferenzsensor die Spannungsdifferenz leicht detektieren. Zweitens stellt der Controller 1 bei fast allen bevorzugten Ausführungsformen Steuerungssignale sowohl an den HF-Umrichter 3 als auch an den Direktumrichter 7 bereit; daher verfügt der Controller 1 über eine a priori Kenntnis der Spannung an dem A_BUS relativ zu dem B_BUS, da der Controller 1 diese Spannungsdifferenz durch die Weise verursacht, in der er den HF-Umrichter 3 steuert. Es besteht kein Bedarf für einen separaten Sensor, um die Spannung an dem A_BUS relativ zu dem B_BUS zu ermitteln.
Bei einer Ausführungsform der vorliegenden Erfindung wird der Ausgang des Halleffektsensors H von dem Controller gelesen. Die Spitzen-zu-Spitzen-Amplitude der Stromwellenform wird ermittelt, und ein Schwellenwert wird als ein vorbestimmter Prozentsatz dieser Amplitude ermittelt. Die Größe des durch den Halleffektsensor angezeigten Stroms wird ermit telt und mit dem Schwellenwert verglichen. Wenn die Größe des Stroms kleiner als der Schwellenwert ist, wird in eine sichere Kommutierungsbetriebsart eingetreten. Die sichere Kommutierungsbetriebsart wird nicht verlassen, bis die Größe des Stroms wieder größer als der Schwellenwert ist. Der Schwellenwert wird derart gewählt, dass der von dem Halleffektsensor H angezeigte Strom von einem Nullstrom ausreichend entfernt ist, um unter Berücksichtigung des Umgebungsrauschens des Systems zuverlässig detektiert zu werden.
Bei einem Betrieb in der sicheren Kommutierungsbetriebsart wird eine spezielle Kommutierungssequenz verwendet. Diese Kommutierungssequenz stellt, anders als die von Matsui et al. voranstehend zitierten Sequenzen, mindestens einen Strompfad von einem Ende der Sekundärwicklung des HF-Transformators durch die Spule L zu dem anderen Ende der Sekundärwicklung des HF-Transformators bereit. Eine Leckinduktivität in der Sekundärwicklung des Transformators kann große Spannungsspitzen verursachen, wenn der Strompfad auch nur kurzfristig unterbrochen wird.
Daher gibt es in der sicheren Kommutierungsbetriebsart immer einen Strompfad, durch welchen eine in einem Magnetfeld der Leckinduktivität gespeicherte Energie weitergeleitet werden kann. Da ein Strom durch die Spule L bei Punkten in der Nähe des Nulldurchgangs in beide Richtungen gehen kann, muss dieser Strompfad darüber hinaus Ströme aufnehmen, die in beide Richtungen durch die Spule L gehen.
Bei der sicheren Kommutierungsbetriebsart, bei der Ströme in beide Richtungen durch die Spule L fließen können, ist es notwendig, einem Spannungsdurchschuss vorzubeugen. Ein Spannungsdurchschuss ist ein Zustand, in dem die Schalter derart eingeschaltet sind, dass ein Strom direkt von dem A_BUS zu dem B_BUS oder umgekehrt fließen kann, ohne durch die Spule L hindurchzugehen. Bei einer beispielhaften Ausführungsform wird dies in einer Vierschrittfolge erreicht.
Bei einer allgemeinen Ausführungsform der Erfindung, die einen Direktumrichter verwendet, wie er voranstehend erörtert wurde, umfasst ein Verfahren ein Schalten eines ersten Schalters des ersten Topologietyps in einen Ein-Zustand, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist (S1 von 11 oder S5 von 12). Das Verfahren umfasst ferner ein Schalten eines zweiten Schalters des ersten Topologietyps in einen Aus-Zustand, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten Schalters des ersten Topologietyps in den Ein-Zustand vergangen ist (S2 von 11 oder S6 von 12). Bei dieser Ausführungsform ist entweder der erste Topologietyp eine P-Topologie und der zweite Topologietyp eine N-Topologie, wie in 11 dargestellt ist, oder der erste Topologietyp ist eine N-Topologie und der zweite Topologietyp ist eine P-Topologie, wie in 12 dargestellt ist.
Bei einer anderen allgemeinen Ausführungsform des Verfahrens umfasst das Verfahren ein Schalten eines ersten Schalters des ersten Topologietyps in einen Ein-Zustand, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist (S1 von 11 oder S5 von 12), und umfasst ferner ein Schalten eines zweiten Schalters des ersten Topologietyps in einen Aus-Zustand, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten Schalters des ersten Topologietyps in den Ein-Zustand vergangen ist (S2 von 11 oder S6 von 12). Das Verfahren umfasst ferner ein Schalten eines ersten Schalters des zweiten Topologietyps in einen Einzustand, sobald eine zweite vorbestimmte Zeit nach dem Schalten des zweiten Schalters des ersten Topologietyps in den Aus-Zustand vergangen ist (S3 von 11 oder S7 von 12), und das Verfahren umfasst ferner ein Schalten eines zweiten Schalters des zweiten Topologietyps in einen Aus-Zustand, sobald eine dritte vorbestimmte Zeit nach dem Schalten des ersten Schalters des zweiten Topologietyps in den Ein-Zustand vergangen ist (S4 von 11 oder S8 von 12). Bei dieser Ausführungsform ist entweder der erste Topologietyp eine P-Topologie und der zweite Topologietyp ist eine N-Topologie, wie in 11 dargestellt ist, oder der erste Topologietyp ist eine N-Topologie und der zweite Topologietyp ist eine P-Topologie, wie in 12 dargestellt ist.
Eine erste beispielhafte Ausführungsform des Steuerungsverfahrens wird auf einem Direktumrichter 7 ausgeführt, der einen ersten Anschluss umfasst, welcher einen ersten Knoten A und einen zweiten Knoten B aufweist. Der Direktumrichter 7 umfasst ferner einen zweiten Anschluss, welcher einen ersten Knoten U und einen zweiten Knoten V aufweist. Der Direktumrichter 7 umfasst ferner ein erstes Schalterpaar AU, das zwischen den ersten Knoten A des ersten Anschlusses und den ersten Knoten U des zweiten Anschlusses gekoppelt ist. Der Direktumrichter 7 umfasst ferner ein zweites Schalterpaar BU, das zwischen den zweiten Knoten B des ersten Anschlusses und den ersten Knoten U des zweiten Anschlusses gekoppelt ist. Der Direktumrichter 7 umfasst ferner ein drittes Schalterpaar AV, das zwischen den zwischen den ersten Knoten A des ersten Anschlusses und den zweiten Knoten V des zweiten Anschlusses gekoppelt ist. Der Direktumrichter 7 umfasst ferner ein viertes Schalterpaar BV, das zwischen den zweiten Knoten B des ersten Anschlusses und den zweiten Knoten V des zweiten Anschlusses gekoppelt ist. Jedes Schalterpaar umfasst einen P-Topologie-Schalter und einen N-Topologie-Schalter in einer Reihenschaltung.
Bei der ersten beispielhaften Ausführungsform umfasst das Verfahren ein Schalten eines ersten P-Topologie-Schalters in einen Ein-Zustand, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist (S1 von 11). Auf diese Weise wird beim Eintreten in die sichere Kommutierungsbetriebsart der erste P-Topologie-Schalter in einen Ein-Zustand geschaltet. Das Verfahren umfasst ferner ein Schalten eines zweiten P-Topologie-Schalters in einen Aus-Zustand, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten P-Topologie-Schalters in den Ein-Zustand vergangen ist (S2 von 11).
Bei einer ersten Variante der ersten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem DIREKT-Zustand in einen NULL-Zustand über, in dem die Knoten U und V mit dem A_BUS verbunden sind. Bei dieser ersten Variante der ersten Ausführungsform schaltet das Schalten des ersten P-Topologie-Schalters den P-Topologie-Schalter AVP des dritten Schalterpaars AV, und das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter BVP des vierten Schalterpaars BV.
Bei einer zweiten Variante der ersten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem DIREKT-Zustand in einen NULL-Zustand über, in dem die Knoten U und V mit dem B_BUS verbunden sind. Bei dieser zweiten Variante der ersten Ausführungsform schaltet das Schalten des ersten P-Topologie-Schalters den P-Topologie-Schalter BUP des zweiten Schalterpaars BU, und das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter AUP des ersten Schalterpaars AU.
Bei einer dritten Variante der ersten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem DIREKT-Zustand in einen NULL-Zustand über, in dem die Knoten U und V mit dem A_BUS verbunden sind. Bei dieser dritten Variante der ersten Ausführungsform schaltet das Schalten des ersten P-Topologie-Schalters den P-Topologie-Schalter AUP des ersten Schalterpaars AU, und das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter BUP des zweiten Schalterpaars BU.
Bei einer vierten Variante der ersten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem DIREKT-Zustand in einen NULL-Zustand über, in dem die Knoten U und V mit dem A_BUS verbunden sind. Bei dieser vierten Variante der ersten Ausführungsform schaltet das Schalten des ersten P-Topologie-Schalters den P-Topologie-Schalter BVP des vierten Schalterpaars BV, und das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter AVP des zweiten Schalterpaars AV.
Bei einer fünften Variante der ersten Ausführungsform umfasst das Verfahren ferner ein Schalten eines ersten N-Topologie-Schalters in einen Ein-Zustand, sobald eine zweite vorbestimmte Zeit nach einem Schalten des zweiten P-Topologie-Schalters in den Aus-Zustand vergangen ist (S3 von 11), und ein Schalten eines zweiten N-Topologie-Schalters in einen Aus-Zustand, sobald eine dritte vorbestimmte Zeit nach dem Schalten des ersten N-Topologie-Schalters in den Ein-Zustand vergangen ist (S4 von 11). Die ersten, zweiten und dritten vorbestimmten Zeiten müs sen nicht gleich sein. Üblicherweise sind sie jedoch gleich, da sie durch Steuerungssignale definiert sind, die von dem Controller 1 stammen.
Bei einem ersten Beispiel der fünften Variante der ersten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem DIREKT-Zustand in einen NULL-Zustand über, in dem die Knoten U und V mit dem A_BUS verbunden sind. Bei diesem ersten Beispiel der fünften Variante der ersten Ausführungsform schaltet das Schalten des ersten P-Topologie-Schalters den P-Topologie-Schalter AVP des dritten Schalterpaars AV. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter BVP des vierten Schalterpaars BV. Das Schalten des ersten N-Topologie-Schalters schaltet den N-Topologie-Schalter AVN des dritten Schalterpaars AV. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter BVN des vierten Schalterpaars BV.
Bei einem zweiten Beispiel der fünften Variante der ersten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem DIREKT-Zustand in einen NULL-Zustand über, in dem die Knoten U und V mit dem B_BUS verbunden sind. Bei diesem zweiten Beispiel der fünften Variante der ersten Ausführungsform schaltet das Schalten des ersten P-Topologie-Schalters den P-Topologie-Schalter BUP des zweiten Schalterpaars BU. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter AUP des ersten Schalterpaars AU. Das Schalten des ersten N-Topologie-Schalters schaltet den N-Topologie-Schalter BUN des zweiten Schalterpaars BU. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter AUN des ersten Schalterpaars AU.
Bei einem dritten Beispiel der fünften Variante der ersten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem DIREKT-Zustand in einen NULL-Zustand über, in dem die Knoten U und V mit dem A_BUS verbunden sind. Bei diesem dritten Beispiel der fünften Variante der ersten Ausführungsform schaltet das Schalten des ersten P-Topologie-Schalters den P-Topologie-Schalter AUP des ersten Schalterpaars AU. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter BUP des zweiten Schalterpaars BU. Das Schalten des ersten N-Topologie-Schalters schaltet den N-Topologie-Schalter AUN des ersten Schalterpaars AU. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter BUN des zweiten Schalterpaars BU.
Bei einem vierten Beispiel der fünften Variante der ersten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem DIREKT-Zustand in einen NULL-Zustand über, in dem die Knoten U und V mit dem B_BUS verbunden sind. Bei diesem vierten Beispiel der fünften Variante der ersten Ausführungsform schaltet das Schalten des ersten P-Topologie-Schalters den P-Topologie-Schalter BVP des vierten Schalterpaars BV. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter AVP des dritten Schalterpaars AV. Das Schalten des ersten N-Topologie-Schalters schaltet den N-Topologie-Schalter BVN des vierten Schalterpaars BV. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter AVN des dritten Schalterpaars AV.
Eine zweite beispielhafte Ausführungsform des Steuerungsverfahrens wird auf einem Direktumrichter 7 ausgeführt, der im Wesentlichen gleich dem Direktumrichter 7 ist, der voranstehend mit Bezug auf die erste beispielhafte Ausführungsform erörtert wurde.
Bei der zweiten beispielhaften Ausführungsform umfasst das Verfahren ein Schalten eines ersten N-Topologie-Schalters in einen Ein-Zustand, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist (S5 von 12). Daher wird beim Eintreten in die sichere Kommutierungsbetriebsart der erste N-Topologie-Schalter in einen Ein-Zustand geschaltet. Das Verfahren umfasst ferner ein Schalten eines zweiten N-Topologie-Schalters in einen Aus-Zustand, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten N-Topologie-Schalters in den Ein-Zustand vergangen ist (S6 von 12). Diese Handlungen werden für jeden Übergang von einem Freilaufzustand in eine direkte Betriebsart durch ein Festlegen entweder an den A_BUS oder an den B_BUS benötigt.
Bei einer ersten Variante der zweiten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem NULL-Zustand, in dem die Knoten U und V an den A_BUS festgelegt sind, in einen DIREKT-Zustand über. Bei dieser ersten Variante der zweiten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter BVN des vierten Schalterpaars BV, und das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter AVN des dritten Schalterpaars AV.
Bei einer zweiten Variante der zweiten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem NULL-Zustand, in dem die Knoten U und V an den B_BUS festgelegt sind, in einen DIREKT-Zustand über. Bei dieser zweiten Variante der zweiten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter AUN des ersten Schalterpaars AU, und das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter BUN des zweiten Schalterpaars BU.
Bei einer dritten Variante der zweiten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem NULL-Zustand, in dem die Knoten U und V an den A_BUS festgelegt sind, in einen DIREKT-Zustand über. Bei dieser dritten Variante der zweiten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter BUN des zweiten Schalterpaars BU, und das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter AUN des ersten Schalterpaars AU.
Bei einer vierten Variante der zweiten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem NULL-Zustand, in dem die Knoten U und V an den B_BUS festgelegt sind, in einen DIREKT-Zustand über. Bei dieser vierten Variante der zweiten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter AVN des dritten Schalterpaars AV, und das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter BVN des vierten Schalterpaars BV.
Bei einer fünften Variante der zweiten Ausführungsform umfasst das Verfahren ferner ein Schalten eines ersten P-Topologie-Schalters in einen Ein- Zustand, sobald eine zweite vorbestimmte Zeit nach dem Schalten des zweiten N-Topologie-Schalters in den Aus-Zustand vergangen ist (S7 von 12), und ein Schalten eines zweiten P-Topologie-Schalters in einen Aus-Zustand, sobald eine dritte vorbestimmte Zeit nach dem Schalten des ersten P-Topologie-Schalters in den Ein-Zustand vergangen ist (S8 von 12). Die ersten, zweiten und dritten vorbestimmten Zeiten müssen nicht gleich sein. Üblicherweise sind sie jedoch gleich, da sie durch Steuerungssignale definiert werden, die von dem Controller 1 stammen.
Bei einem ersten Beispiel der fünften Variante der zweiten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem NULL-Zustand, in dem die Knoten U und V an den A_BUS festgelegt sind, in einen DIREKT-Zustand über. Bei diesem ersten Beispiel der fünften Variante der zweiten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter BVN des vierten Schalterpaars BV. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter AVN des dritten Schalterpaars AV. Das Schalten des ersten P-Topologie-Schalters schaltet den P-Topologie-Schalter BVP des vierten Schalterpaars BV. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter AVP des dritten Schalterpaars AV.
Bei einem zweiten Beispiel der fünften Variante der zweiten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem NULL-Zustand, in dem die Knoten U und V an den B_BUS festgelegt sind, in einen DIREKT-Zustand über. Bei diesem zweiten Beispiel der fünften Variante der zweiten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter AUN des ersten Schalterpaars AU. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter BUN des zweiten Schalterpaars BU. Das Schalten des ersten P-Topologie-Schalters schaltet den P-Topologie-Schalter AUP des ersten Schalterpaars AU. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter BUP des zweiten Schalterpaars BU.
Bei einem dritten Beispiel der fünften Variante der zweiten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem NULL-Zustand, in dem die Knoten U und V an den A_BUS festgelegt sind, in einen DIREKT-Zustand über. Bei diesem dritten Beispiel der fünften Variante der zweiten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter BUN des zweiten Schalterpaars BU. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter AUN des ersten Schalterpaars AU. Das Schalten des ersten P-Topologie-Schalters schaltet den P-Topologie-Schalter BUP des zweiten Schalterpaars BU. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter AUP des ersten Schalterpaars AU.
Bei einem vierten Beispiel der fünften Variante der zweiten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem NULL-Zustand, in dem die Knoten U und V an den B_BUS festgelegt sind, in einen DIREKT-Zustand über. Bei diesem vierten Beispiel der fünften Variante der zweiten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter AVN des dritten Schalterpaars AV. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter BVN des vierten Schalterpaars BV. Das Schalten des ersten P-Topologie-Schalters schaltet den P-Topologie-Schalter AVP des dritten Schalterpaars AV. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter BVP des vierten Schalterpaars BV.
Eine dritte beispielhafte Ausführungsform des Steuerungsverfahrens wird auf einem Direktumrichter 7 ausgeführt, der im Wesentlichen gleich dem Direktumrichter 7 ist, der voranstehend mit Bezug auf die erste beispielhafte Ausführungsform erörtert wurde.
Bei der dritten beispielhaften Ausführungsform umfasst das Verfahren ein Schalten eines ersten N-Topologie-Schalters in einen Ein-Zustand, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist (S5 von 12). Daher wird beim Eintreten in die sichere Kommutierungsbetriebsart der erste N-Topologie-Schalter in einen Ein-Zustand geschaltet. Das Verfahren umfasst ferner ein Schalten eines zweiten N-Topologie-Schalters in einen Aus-Zustand, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten N-Topologie-Schalters in den Ein-Zustand vergangen ist (S6 von 12). Diese Handlungen werden für jeden Übergang von einer invertierten Betriebsart in einen Freilaufzustand durch ein Festlegen entweder an den A_BUS oder an den B_BUS benötigt.
Bei einer ersten Variante der dritten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem invertierten Zustand in einen NULL-Zustand über, in dem die Knoten U und V an den A_BUS festgelegt sind. Bei dieser ersten Variante der dritten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter AUN des ersten Schal terpaars AU, und das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter BUN des zweiten Schalterpaars BU.
Bei einer zweiten Variante der dritten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem invertierten Zustand in einen NULL-Zustand über, in dem die Knoten U und V an den B_BUS festgelegt sind. Bei dieser zweiten Variante der dritten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter BVN des vierten Schalterpaars BV, und das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter AVN des dritten Schalterpaars AV.
Bei einer dritten Variante der dritten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem invertierten Zustand in einen NULL-Zustand über, in dem die Knoten U und V an den A_BUS festgelegt sind. Bei dieser dritten Variante der dritten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter AVN des dritten Schalterpaars AV, und das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter BVN des vierten Schalterpaars BV.
Bei einer vierten Variante der dritten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem invertierten Zustand in einen NULL-Zustand über, in dem die Knoten U und V an den B_BUS festgelegt sind. Bei dieser vierten Variante der dritten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter BUN des zweiten Schalterpaars BU, und das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter AUN des ersten Schalterpaars AU.
Bei einer fünften Variante der dritten Ausführungsform umfasst das Verfahren ferner ein Schalten eines ersten P-Topologie-Schalters in einen Ein-Zustand, sobald eine zweite vorbestimmte Zeit nach dem Schalten des zweiten N-Topologie-Schalters in den Aus-Zustand vergangen ist (S7 von 12), und ein Schalten eines zweiten P-Topologie-Schalters in einen Aus-Zustand, sobald eine dritte vorbestimmte Zeit nach dem Schalten des ersten P-Topologie-Schalters in den Ein-Zustand vergangen ist (S8 von 12). Die ersten, zweiten und dritten vorbestimmten Zeiten müssen nicht gleich sein. Üblicherweise sind sie jedoch gleich, da sie durch Steuerungssignale definiert werden, die von dem Controller 1 stammen.
Bei einem ersten Beispiel der fünften Variante der dritten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem invertierten Zustand in einen NULL-Zustand über, in dem die Knoten U und V an den A_BUS festgelegt sind. Bei diesem ersten Beispiel der fünften Variante der dritten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter AUN des ersten Schalterpaars AU. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter BUN des zweiten Schalterpaars BU. Das Schalten des ersten P-Topologie-Schalters schaltet den P-Topologie-Schalter AUP des ersten Schalterpaars AU. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter BUP des zweiten Schalterpaars BU.
Bei einem zweiten Beispiel der fünften Variante der dritten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses positiv, und der Controller geht von einem invertierten Zustand in einen NULL-Zustand über, in dem die Knoten U und V an den B_BUS festgelegt sind. Bei diesem zweiten Beispiel der fünften Variante der dritten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter BVN des vierten Schalterpaars BV. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter AVN des dritten Schalterpaars AV. Das Schalten des ersten P-Topologie-Schalters schaltet den P-Topologie-Schalter BVP des vierten Schalterpaars BV. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter AVP des dritten Schalterpaars AV.
Bei einem dritten Beispiel der fünften Variante der dritten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem invertierten Zustand in einen NULL-Zustand über, in dem die Knoten U und V an den A_BUS festgelegt sind. Bei diesem dritten Beispiel der fünften Variante der dritten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter AVN des dritten Schalterpaars AV. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter BVN des vierten Schalterpaars BV. Das Schalten des ersten P-Topologie-Schalters schaltet den P-Topologie-Schalter AVP des dritten Schalterpaars AV. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter BVP des vierten Schalterpaars BV.
Bei einem vierten Beispiel der fünften Variante der dritten Ausführungsform ist die Spannung an dem ersten Knoten A des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten B des ersten Anschlusses negativ, und der Controller geht von einem invertierten Zustand in einen NULL-Zustand über, in dem die Knoten U und V an den B_BUS festgelegt sind. Bei diesem vierten Beispiel der fünften Variante der dritten Ausführungsform schaltet das Schalten des ersten N-Topologie-Schalters den N-Topologie-Schalter BUN des zweiten Schalterpaars BU. Das Schalten des zweiten N-Topologie-Schalters schaltet den N-Topologie-Schalter AUN des ersten Schalterpaars AU. Das Schalten des ersten P-Topologie-Schalters schaltet den P-Topologie-Schalter BUP des zweiten Schalterpaars BU. Das Schalten des zweiten P-Topologie-Schalters schaltet den P-Topologie-Schalter AUP des ersten Schalterpaars AU.
Bei einer Ausführungsform eines erfindungsgemäßen Controllers ist der Controller ein Prozessor, der jedes Schaltelement jedes Schalters in dem Direktumrichter (insgesamt 8) mit einem diskreten Steuerungssignal versorgt, und der auch jedes Schaltelement jedes Schalters in dem HF-Umrichter (insgesamt 4) mit einem diskreten Steuerungssignal versorgt. Der Prozessor umfasst auch einen Eingang von einem Stromsensor H. Obwohl der Prozessor ein analoger Prozessor sein kann, ist er typischerweise ein digitaler Prozessor, der eine Prozessoreinheit, einen Speicher zur Speicherung eines Programms und Daten, und eine Eingabe/Ausgabe-Struktur umfasst. Der Speicher kann in zwei Speicher unterteilt sein: ein Nurlesespeicher (ROM) oder ein Flash-Speicher zur Speicherung des Programms, und einen statischen oder dynamischen Speicher mit wahlfreiem Zugriff (Daten flüchtig oder im Flash) zur Datenspeicherung. Die Eingabestruktur kann einen Analog-Digital-Wandler umfassen (beispielsweise einen einfachen und groben Zweifachrampen- oder irgendeinen Wandler auf einem Chip), um ein Analogsignal von dem Sensor H in ein digitales Wort umzuwandeln, das von dem Prozessor gelesen werden soll. Die Ausgabestruktur kann ein 12-Bit-Register umfassen, um die 12 Bits zu halten, welche die Zustande des HF-Umrichters und des Direktumrichters definieren, und umfasst ferner 12 geeignete Treiber, um die Steuerungssigna le an den HF-Umrichter und den Direktumrichter zu treiben. Alternativ kann die Schaltung, die den Controller 1 bildet, aus einem Satz von Treibern plus einem Mikrocomputer, einem gewöhnlichen Prozessor, einer anwendungsspezifischen integrierten Schaltung (ASIC) oder einer äquivalenten, aus diskreten Komponenten aufgebauten Schaltung bestehen. Der Controller ist einfach eine sequenzielle Maschine, welche die Steuerungssignale zum Einschalten und Ausschalten der acht aktiven Schaltelemente in dem Direktumrichter 7 und der vier aktiven Schaltelemente in dem HF-Umrichter bereitstellt. Wie voranstehend erörtert, können die ersten, zweiten und dritten vorbestimmten Zeiten einfach die Perioden zwischen den Uhrimpulsen sein, die den Mikroprozessor antreiben. Eine beispielhafte Ausführungsform eines erfindungsgemäßen Verfahrens ist in dem Computerprogramm codiert, das in dem Controller läuft.
Bei einer Ausführungsform eines erfindungsgemäßen computerlesbaren Mediums enthält das Medium Logikmodule, die zur Steuerung des Prozessors des Controllers in der Lage sind. Bei einer allgemeinen Ausführungsform eines erfindungsgemäßen Mediums, das einen Direktumrichter verwendet, wie voranstehend erörtert wurde, umfasst das Medium ein Modul zur Steuerung des Prozessors, um einen ersten Schalter des ersten Topologietyps in einen Ein-Zustand zu schalten, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist (S1 von 11 oder S5 von 12). Das Medium umfasst ferner ein Modul zur Steuerung des Prozessors, um einen zweiten Schalter des ersten Topologietyps in einen Aus-Zustand zu schalten, sobald eine erste vordefinierte Zeit nach dem Schalten des ersten Schalters des ersten Topologietyps in den Ein-Zustand vergangen ist (S2 von 11 oder S6 von 12). Bei dieser Ausführungsform ist entweder der erste Topologietyp eine P-Topologie und der zweite Topologietyp ist eine N-Topologie, wie in 11 dargestellt ist, oder der erste Topologietyp ist eine N-Topologie und der zweite Topologietyp ist eine P-Topologie, wie in 12 dargestellt ist.
Bei einer anderen allgemeinen Ausführungsform eines erfindungsgemäßen Mediums, das einen Direktumrichter verwendet, wie voranstehend erörtert wurde, umfasst das Medium ein Modul zur Steuerung des Prozessors, um einen ersten Schalter des ersten Topologietyps in einen Ein-Zustand zu schalten, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert geworden ist (S1 von 11 oder S5 von 12) und umfasst ferner ein Modul zur Steuerung des Prozessors, um einen zweiten Schalter des ersten Topologietyps in einen Aus-Zustand zu schalten, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten Schalters des ersten Topologietyps in den Ein-Zustand vergangen ist (S2 von 11 oder S6 von 12). Das Medium umfasst ferner ein Modul zur Steuerung des Prozessors, um einen ersten Schalter des zweiten Topologietyps in einen Ein-Zustand zu schalten, sobald eine zweite vorbestimmte Zeit nach dem Schalten des zweiten Schalters des ersten Topologietyps in den Aus-Zustand vergangen ist (S3 von 11 oder S7 von 12), und das Medium umfasst ferner ein Modul zur Steuerung des Prozessors, um einen zweiten Schalter des zweiten Topologietyps in einen Aus-Zustand zu schalten, sobald eine dritte vorbestimmte Zeit nach dem Schalten des ersten Schalters des zweiten Topologietyps in den Ein-Zustand vergangen ist (S4 von 11 oder S8 von 12). Bei dieser Ausführungsform ist entweder der erste Topologietyp eine P-Topologie und der zweite Topologietyp ist eine N-Topologie, wie in 11 dargestellt ist, oder der erste Topologietyp ist eine N-Topologie und der zweite Topologietyp ist eine P-Topologie, wie in 12 dargestellt ist.
Nachdem bevorzugte Ausführungsformen eines neuen Steuerungsschemas für einen Gleichstrom/Wechselstrom-Direktumrichter (welche zu Zwecken der Darstellung und nicht der Einschränkung gedacht sind) beschrieben wurden, wird angemerkt, dass im Lichte der voranstehenden Lehren Modifikationen und Veränderungen von Fachleuten durchgeführt werden können. Es ist daher zu verstehen, dass in den speziellen Ausführungsformen der offenbarten Erfindung Änderungen durchgeführt werden können, welche in den Schutzumfang der Erfindung fallen, wie er durch die beigefügten Ansprüche definiert ist.
Nachdem die Erfindung mit den Details und der Genauigkeit beschrieben wurde, die durch die Patentgesetze gefordert sind, wird in den beigefügten Ansprüchen dargelegt, was beansprucht ist und durch das Patent geschützt werden soll.

Claims

Verfahren bei einem Direktumrichter, der einen ersten Anschluss mit ersten und zweiten Knoten, einen zweiten Anschluss mit ersten und zweiten Knoten, ein erstes Schalterpaar, das zwischen den ersten Knoten des ersten Anschlusses und den ersten Knoten des zweiten Anschlusses gekoppelt ist, ein zweites Schalterpaar, das zwischen den zweiten Knoten des ersten Anschlusses und den ersten Knoten des zweiten Anschlusses gekoppelt ist, ein drittes Schalterpaar, das zwischen den ersten Knoten des ersten Anschlusses und den zweiten Knoten des zweiten Anschlusses gekoppelt ist, und ein viertes Schalterpaar, das zwischen den zweiten Knoten des ersten Anschlusses und den zweiten Knoten des zweiten Anschlusses gekoppelt ist, umfasst, wobei jedes Schalterpaar einen Schalter eines ersten Topologietyps und einen Schalter eines zweiten Topologietyps in einer Reihenschaltung umfasst, wobei das Verfahren umfasst, dass ein erster Schalter des ersten Topologietyps in einen Ein-Zustand geschaltet wird, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert wird; und ein zweiter Schalter des ersten Topologietyps in einen Aus-Zustand geschaltet wird, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten Schalters des ersten Topologietyps in den Ein-Zustand vergangen ist.
Verfahren nach Anspruch 1, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; der erste Topologietyp eine P-Topologie ist und der zweite Topologietyp eine N-Topologie ist; das Schalten des ersten Schalters des ersten Topologietyps einen P-Topologie-Schalter des dritten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps einen P-Topologie-Schalter des vierten Schalterpaars schaltet.
Verfahren nach Anspruch 1, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; der erste Topologietyp eine P-Topologie ist und der zweite Topologietyp eine N-Topologie ist; das Schalten des ersten Schalters des ersten Topologietyps einen P-Topologie-Schalter des zweiten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps einen P-Topologie-Schalter des ersten Schalterpaars schaltet.
Verfahren nach Anspruch 1, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; der erste Topologietyp eine P-Topologie ist und der zweite Topologietyp eine N-Topologie ist; das Schalten des ersten Schalters des ersten Topologietyps einen P-Topologie-Schalter des ersten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps einen P-Topologie-Schalter des zweiten Schalterpaars schaltet.
Verfahren nach Anspruch 1, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; der erste Topologietyp eine P-Topologie ist und der zweite Topologietyp eine N-Topologie ist; das Schalten des ersten Schalters des ersten Topologietyps einen P-Topologie-Schalter des vierten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps einen P-Topologie-Schalter des dritten Schalterpaars schaltet.
Verfahren nach Anspruch 1, ferner umfassend: ein Schalten eines ersten Schalters des zweiten Topologietyps in einen Ein-Zustand, sobald eine zweite vorbestimmte Zeit nach dem Schalten des zweiten Schalters des ersten Topologietyps in den Aus-Zustand vergangen ist; und ein Schalten eines zweiten Schalters des zweiten Topologietyps in einen Aus-Zustand, sobald eine dritte vorbestimmte Zeit nach dem Schalten des ersten Schalters des zweiten Topologietyps in den Ein-Zustand vergangen ist.
Verfahren nach Anspruch 6, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; der erste Topologietyp eine P-Topologie ist und der zweite Topologietyp eine N-Topologie ist; das Schalten des ersten Schalters des ersten Topologietyps einen P-Topologie-Schalter des dritten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps einen P-Topologie-Schalter des vierten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps einen N-Topologie-Schalter des dritten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps einen N-Topologie-Schalter des vierten Schalterpaars schaltet.
Verfahren nach Anspruch 6, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; der erste Topologietyp eine P-Topologie ist und der zweite Topologietyp eine N-Topologie ist; das Schalten des ersten Schalters des ersten Topologietyps einen P-Topologie-Schalter des zweiten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps einen P-Topologie-Schalter des ersten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps einen N-Topologie-Schalter des zweiten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps einen N-Topologie-Schalter des ersten Schalterpaars schaltet.
Verfahren nach Anspruch 6, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; der erste Topologietyp eine P-Topologie ist und der zweite Topologietyp eine N-Topologie ist; das Schalten des ersten Schalters des ersten Topologietyps einen P-Topologie-Schalter des ersten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps einen P-Topologie-Schalter des zweiten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps einen N-Topologie-Schalter des ersten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps einen N-Topologie-Schalter des zweiten Schalterpaars schaltet.
Verfahren nach Anspruch 6, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; der erste Topologietyp eine P-Topologie ist und der zweite Topologietyp eine N-Topologie ist; das Schalten des ersten Schalters des ersten Topologietyps einen P-Topologie-Schalter des vierten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps einen P-Topologie-Schalter des dritten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps einen N-Topologie-Schalter des vierten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps einen N-Topologie-Schalter des dritten Schalterpaars schaltet.
Verfahren nach Anspruch 1, wobei der erste Topologietyp eine N-Topologie ist und der zweite Topologietyp eine P-Topologie ist.
Verfahren nach Anspruch 11, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; das Schalten des ersten Schalters des ersten Topologietyps den N-Topologie-Schalter des vierten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps den N-Topologie-Schalter des dritten Schalterpaars schaltet.
Verfahren nach Anspruch 11, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; das Schalten des ersten Schalters des ersten Topologietyps den N-Topologie-Schalter des ersten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps den N-Topologie-Schalter des zweiten Schalterpaars schaltet.
Verfahren nach Anspruch 11, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; das Schalten des ersten Schalters des ersten Topologietyps den N-Topologie-Schalter des zweiten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps den N-Topologie-Schalter des ersten Schalterpaars schaltet.
Verfahren nach Anspruch 11, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; das Schalten des ersten Schalters des ersten Topologietyps den N-Topologie-Schalter des dritten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps den N-Topologie-Schalter des vierten Schalterpaars schaltet.
Verfahren nach Anspruch 6, wobei der erste Topologietyp eine N-Topologie ist und der zweite Topologietyp eine P-Topologie ist.
Verfahren nach Anspruch 16, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; das Schalten des ersten Schalters des ersten Topologietyps den N-Topologie-Schalter des vierten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps den N-Topologie-Schalter des dritten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps den P-Topologie-Schalter des vierten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps den P-Topologie-Schalter des dritten Schalterpaars schaltet.
Verfahren nach Anspruch 16, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; das Schalten des ersten Schalters des ersten Topologietyps den N-Topologie-Schalter des ersten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps den N-Topologie-Schalter des zweiten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps den P-Topologie-Schalter des ersten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps den P-Topologie-Schalter des zweiten Schalterpaars schaltet.
Verfahren nach Anspruch 16, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; das Schalten des ersten Schalters des ersten Topologietyps den N-Topologie-Schalter des zweiten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps den N-Topologie-Schalter des ersten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps den P-Topologie-Schalter des zweiten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps den P-Topologie-Schalter des ersten Schalterpaars schaltet.
Verfahren nach Anspruch 16, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; das Schalten des ersten Schalters des ersten Topologietyps den N-Topologie-Schalter des dritten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps den N-Topologie-Schalter des vierten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps den P-Topologie-Schalter des dritten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps den P-Topologie-Schalter des vierten Schalterpaars schaltet.
Verfahren nach Anspruch 11, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; das Schalten des ersten Schalters des ersten Topologietyps einen N-Topologie-Schalter des ersten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps einen N-Topologie-Schalter des zweiten Schalterpaars schaltet.
Verfahren nach Anspruch 11, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; das Schalten des ersten Schalters des ersten Topologietyps einen N-Topologie-Schalter des vierten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps einen N-Topologie-Schalter des dritten Schalterpaars schaltet.
Verfahren nach Anspruch 11, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; das Schalten des ersten Schalters des ersten Topologietyps einen N-Topologie-Schalter des dritten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps einen N-Topologie-Schalter des vierten Schalterpaars schaltet.
Verfahren nach Anspruch 11, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; das Schalten des ersten Schalters des ersten Topologietyps einen N-Topologie-Schalter des zweiten Schalterpaars schaltet; und das Schalten des zweiten Schalters des ersten Topologietyps einen N-Topologie-Schalter des ersten Schalterpaars schaltet.
Verfahren nach Anspruch 16, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; das Schalten des ersten Schalters des ersten Topologietyps einen N-Topologie-Schalter des ersten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps einen N-Topologie-Schalter des zweiten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps einen P-Topologie-Schalter des ersten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps einen P-Topologie-Schalter des zweiten Schalterpaars schaltet.
Verfahren nach Anspruch 16, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses positiv ist; das Schalten des ersten Schalters des ersten Topologietyps einen N-Topologie-Schalter des vierten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps einen N-Topologie-Schalter des dritten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps einen P-Topologie-Schalter des vierten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps einen P-Topologie-Schalter des dritten Schalterpaars schaltet.
Verfahren nach Anspruch 16, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; das Schalten des ersten Schalters des ersten Topologietyps einen N-Topologie-Schalter des dritten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps einen N-Topologie-Schalter des vierten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps einen P-Topologie-Schalter des dritten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps einen P-Topologie-Schalter des vierten Schalterpaars schaltet.
Verfahren nach Anspruch 16, wobei: die Spannung an dem ersten Knoten des ersten Anschlusses bezüglich der Spannung an dem zweiten Knoten des ersten Anschlusses negativ ist; das Schalten des ersten Schalters des ersten Topologietyps einen N-Topologie-Schalter des zweiten Schalterpaars schaltet; das Schalten des zweiten Schalters des ersten Topologietyps einen N-Topologie-Schalter des ersten Schalterpaars schaltet; das Schalten des ersten Schalters des zweiten Topologietyps einen P-Topologie-Schalter des zweiten Schalterpaars schaltet; und das Schalten des zweiten Schalters des zweiten Topologietyps einen P-Topologie-Schalter des ersten Schalterpaars schaltet.
Computerlesbares Medium, das Module enthält, die zur Steuerung eines Prozessors in der Lage sind, um einen Direktumrichter zu steuern, wobei das Medium umfasst: ein erstes Modul zur Steuerung des Prozessors, um einen ersten Schalter eines ersten Topologietyps in einen Ein-Zustand zu schalten, nachdem eine Größe eines Stroms durch eine Ausgangsspule kleiner als ein vorbestimmter Stromschwellenwert wird; und ein zweites Modul zur Steuerung des Prozessors, um einen zweiten Schalter des ersten Topologietyps in einen Aus-Zustand zu schalten, sobald eine erste vorbestimmte Zeit nach dem Schalten des ersten Schalters des ersten Topologietyps in den Ein-Zustand vergangen ist.
Computerlesbares Medium nach Anspruch 29, wobei der erste Topologietyp eine P-Topologie ist und der zweite Topologietyp eine N-Topologie ist.
Computerlesbares Medium nach Anspruch 29, wobei der erste Topologietyp eine N-Topologie ist und der zweite Topologietyp eine P-Topologie ist.
Computerlesbares Medium nach Anspruch 29, ferner umfassend: ein drittes Modul zur Steuerung des Prozessors, um einen ersten Schalter eines zweiten Topologietyps in einen Ein-Zustand zu schalten, sobald eine zweite vorbestimmte Zeit nach dem Schalten des zweiten Schalters des ersten Topologietyps in den Aus-Zustand vergangen ist; und ein viertes Modul zur Steuerung des Prozessors, um einen zweiten Schalter des zweiten Topologietyps in einen Aus-Zustand zu schalten, sobald eine dritte vorbestimmte Zeit nach dem Schalten des ersten Schalters des zweiten Topologietyps in den Ein-Zustand vergangen ist.
Computerlesbares Medium nach Anspruch 32, wobei der erste Topologietyp eine P-Topologie ist und der zweite Topologietyp eine N-Topologie ist.
Computerlesbares Medium nach Anspruch 32, wobei der erste Topologietyp eine N-Topologie ist und der zweite Topologietyp eine P-Topologie ist.