DE102007024461B4

DE102007024461B4 - Halbleiterelement und Verfahren zu seiner Herstellung

Info

Publication number: DE102007024461B4
Application number: DE102007024461A
Authority: DE
Inventors: Manfred Pfaffenlehner; Hans-Joachim Schulze; Franz-Josef Niedernostheide
Original assignee: Infineon Technologies Austria AG
Current assignee: Infineon Technologies Austria AG
Priority date: 2007-05-25
Filing date: 2007-05-25
Publication date: 2012-10-11
Anticipated expiration: 2027-05-26
Also published as: DE102007024461A1; US20080290466A1; US8035195B2

Abstract

Halbleiterelement (1) mit folgenden Merkmalen: einer Halbleiterschicht (10) mit einer ersten Dotierungsdichte, einer Metallisierung (12); und einem Kontaktbereich (14) zwischen der Halbleiterschicht (10) und der Metallisierung (12), wobei der Kontaktbereich folgende Merkmale aufweist: zumindest einen ersten Halbleiterbereich (16) in der Halbleiterschicht (10) in Kontakt mit der Metallisierung (12), wobei der erste Halbleiterbereich (16) eine zweite Dotierungsdichte aufweist, die höher als die erste Dotierungsdichte ist; und zumindest einen zweiten Halbleiterbereich (18) in der Halbleiterschicht (10) in Kontakt mit der Metallisierung (12), der einen geringeren ohmschen Widerstand zu der Metallisierung (12) als ein direkter Kontakt zwischen der Halbleiterschicht (10) und der Metallisierung (12) liefert oder liefern würde und der eine geringere Injektionsneigung aufweist als der erste Halbleiterbereich (16), und wobei die Halbleiterschicht (10) und der erste und zweite Halbleiterbereich denselben Dotierungstyp aufweisen.

Description

Hintergrund der Erfindung
Die vorliegende Erfindung bezieht sich auf ein Halbleiterelement, das verbesserte Betriebseigenschaften und insbesondere verbesserte Stoßstromeigenschaften aufweist.
Leistungsdioden, wie sie beispielsweise in der Kfz-Elektronik oder allgemein in Schaltkreisen mit Brückentreibern Verwendung finden, werden hinsichtlich ihrer vielfältigen Bauelementeparameter optimiert. Dabei muss zwischen unterschiedlichen Kriterien bzw. Diodenparametern abgewägt werden. So sind einerseits Dioden mit sehr guten Abschalteigenschaften gefragt, bei denen der Strom in Rückwärtsrichtung nicht scharf abreißt, sondern sanft ausläuft, um induzierte Spannungsspitzen und Oszillationen zu vermeiden, andererseits auch Dioden, die eine ausreichende Stoßstromfestigkeit aufweisen. Im Stoßstromfall kann mehr als das Zehnfache des Nennstromes der Diode fließen. Zusätzlich werden die im Betrieb der Diode auftretenden Leistungsverluste so gering wie möglich gehalten. Durch Schaltvorgänge an den Leistungsdioden und den damit verbundenen Leistungsverlusten können Temperaturen auftreten, die zu einer Degradation oder Zerstörung des Bauelementes und der dazugehörenden Schaltkreise führen können.
In der DE 10 2004 005 084 A1 ist beispielsweise ein Halbleiterbauelement mit einem ersten und einen zweiten Kontaktierungsbereich und ein zwischen dem ersten und zweiten Kontaktierungsbereich angeordnetem Halbleitervolumen offenbart. Das Halbleitervolumen und/oder die Kontaktierungsbereiche werden so ausgestaltet, dass der lokale Strömungsquerschnitt eines lokal erhöhten Stromflusses, der durch eine Stromfilamentierung verursacht wird, wenigstens in Teilbereichen des Halbleitervolumens vergrößert wird.
Die EP 1 608 025 A2 zeigt eine Überspannungsschutzdiode in einem Substrat, wobei das Substrat zum einen eine starke Dotierung eines ersten Dotierungstyps aufweist und eine weitere epitaktische Schicht mit einer schwächeren Dotierung Desselben Dotierungstyps. Die epitaktische Schicht weist ferner schwächer und starker dotierte erste und zweite Zellen auf, die mit einem zweiten Dotierungstyp dotiert sind. Die Zellen sind so zueinander angeordnet, dass im Falle eines Überspannungspulses, die stärker dotierten Zellen zuerst beginnen die entsprechende Energie zu absorbieren, bevor dann die schwacher dotierten Zellen die Energie absorbieren. Dadurch kann eine, im Vergleich zu konventionellen Zenerdioden, verbesserte Temperaturbeständigkeit erreicht werden.
In der WO 98/52232 A1 ist eine pn-Diode aus SiC gezeigt, die aus einer, mit einem ersten Dotierungstyp dotierten, Halbleiterschicht, und einer ersten und zweiten Zone, welche mit einem zweiten Dotierungstyp dotiert sind und die in der Halbleiterschicht angeordnet sind, ausgebildet ist. Die erste Zone ist dabei gitterförmig in der Halbleiterschicht ausgebildet. Im Sperrbetrieb kann nun ein hohes elektrisches Feld am pn-Übergang durch die gitterförmigen Zonen abgeschirmt werden.
Häufig sind Möglichkeiten zur Optimierung der oben genannten Diodenparameter mit Nachteilen bezüglich anderer Diodenparametern verbunden. Beispielsweise kann ein softes Abschaltverhalten einer Diode durch geeignete Dotierungsmaßnahmen in der Diode erreicht werden, was aber häufig mit einer reduzierten Stoßstromfestigkeit des Bauelementes einhergeht.
Wünschenswert wäre also ein Halbleiterelement für eine Leistungsdiode, das eine gute Stoßstromfestigkeit aufweist, ohne große Abstriche in anderen wichtigen Diodenparametern, wie dem Abschaltverhalten, den Leistungsverlusten oder der Durchlassspannung in Kauf zu nehmen.
Zusammenfassung der Erfindung
Gemäß Ausführungsbeispielen schafft die vorliegende Erfindung ein Halbleiterelement mit einer Halbleiterschicht mit einer ersten Dotierung, einer Metallisierung und einem Kontaktbereich zwischen der Halbleiterschicht und der Metallisierung, wobei der Kontaktbereich zumindest einen ersten Halbleiterbereich in der Halbleiterschicht im Kontakt mit der Metallisierung aufweist, der eine zweite Dotierungsdichte aufweist, die höher als die erste Dotierungsdichte ist und zumindest einen zweiten Halbleiterbereich in der Halbleiterschicht in Kontakt mit der Metallisierung, der einen geringeren ohmschen Widerstand zu der Metallisierung liefert als ein direkter Kontakt zwischen der Halbleiterschicht und der Metallisierung liefert oder liefern würde und der eine geringere Injektionsneigung aufweist als der erste Halbleiterbereich, wobei die Halbleiterschicht und der erste und der zweite Halbleiterbereich denselben Dotierungstyp aufweisen.
Kurzbeschreibung der Figuren
Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend bezugnehmend auf die beiliegende Figuren näher erläutert. Es zeigen:
1 den schematischen Querschnitt eines Halbleiterelementes, gemäß einem Ausführungsbeispiel der vorliegenden Erfindung;
2 den schematischen Querschnitt einer Diode;
3 den schematischen Querschnitt einer Diode mit einem ersten Halbleiterbereich, der eine zweite Dotierungsdichte aufweist;
4 den schematischen Querschnitt einer Diode mit einem ersten Halbleiterbereich, der eine zweite Dotierungsdichte aufweist und sehr schmale zweite Halbleiterbereiche, die eine dritte Dotierungsdichte aufweisen;
5 einen schematischen Querschnitt einer Diode, welche eine maskiert implantierte Akzeptorzone aufweist;
6 einen schematischen Querschnitt einer Diode, welche eine ganzflächig implantierte Akzeptorzone aufweist;
7 einen Querschnitt einer Diode, welche eine maskiert implantierte amorphisierte Damage-Zone aufweist;
8a einen Querschnitt einer Diode, welche keine schwach dotierte p^–-Zone aufweist;
8b einen Querschnitt einer Diode ohne schwach dotierte p^–-Zone, die überlappende zweite Halbleiterbereiche aufweist;
9 einen Querschnitt einer Diode mit einer Isolationsschicht;
10 ein schematisiertes Flussdiagramm zu dem Verfahren zur Herstellung eines Halbleiterelementes mit einem geringen Kontaktwiderstand und einer kontrollierten Injektionsneigung; und
11 einen schematischen Querschnitt zur Darstellung der Unterdiffusion bei einer Dotierung mit einem geringem Maskenmaß.
Detaillierte Beschreibung der Erfindung
Im Nachfolgendem werden nun bezugnehmend auf die vorliegenden 1–11 Ausführungsbeispiele des Halbleiterelementes mit geringem ohmschen Kontaktwiderstand und kontrollierter Injektionsneigung, sowie zu dem Verfahren zur Herstellung eines Halbleiterelementes mit einem geringen Kontaktwiderstand und einer kontrollierten Injektionsneigung detailliert dargelegt.
Bezüglich der nachfolgenden Beschreibung der Ausführungsbeispiele der vorliegenden Erfindung sollte beachtet werden, dass in den unterschiedlichen Figuren für funktional identische beziehungsweise gleich wirkende oder funktionsgleiche beziehungsweise äquivalente Elemente zur Vereinfachung in der gesamten Beschreibung die gleichen Bezugszeichen verwendet werden, wobei die Beschreibung aufeinander anwendbar und austauschbar ist.
Bezugnehmend auf 1 wird der Aufbau des Halbleiterelements gemäß einem Ausführungsbeispiel der vorliegenden Erfindung detailliert erläutert. Ein Halbleiterelement 1 weist eine Halbleiterschicht 10 mit einer ersten Dotierungsdichte, eine Metallisierung 12 und einen Kontaktbereich 14 zwischen der Halbleiterschicht 10 und der Metallisierung 12 auf. Der Kontaktbereich 14 weist zumindest einen ersten Halbleiterbereich 16 in der Halbleiterschicht 10 im Kontakt mit der Metallisierung 12 auf, wobei der erste Halbleiterbereich 16 eine zweite Dotierungsdichte aufweist, die höher als die erste Dotierungsdichte ist und zumindest einen zweiten Halbleiterbereich 18 in der Halbleiterschicht 10 in Kontakt mit der Metallisierung 12, der einen geringeren ohmschen Widerstand zu der Metallisierung 12 liefert als ein direkter Kontakt zwischen der Halbleiterschicht 10 und der Metallisierung 12 liefert oder liefern würde und der eine geringere Injektionsneigung aufweist als der erste Halbleiterbereich 16.
Die Halbleiterschicht 10 des Halbleiterelementes 1 kann beispielsweise Silizium aufweisen, aber auch andere für die Realisierung des Halbleiterelementes verwendeten und in der Halbleitertechnik eingesetzten Materialien, wie zum Beispiel SiC, SiGe, GaAs, InP. Das Halbleiterelement 1 kann Teil eines Halbleiterbauelementes sein, zum Beispiel kann das Halbleiterelement Teil einer Diode, insbesondere einer Leistungsdiode oder anderen Leistungsbauelementen, wie zum Beispiel eines Isolated-Gate-Bipolartransistors (IGBT) oder eines Thyristors sein. Bei der ersten Dotierungsdichte kann es sich um eine p- oder n-Dotierung handeln, abhängig davon welches Halbleiterelement in welcher Halbleiterherstellungstechnik hergestellt werden soll. Dementsprechend gilt für die folgenden Ausführungsbeispiele, dass die beispielhaft angegebenen n- oder p-Dotierungen in entsprechender Weise getauscht werden können, und die beispielhaften Ausführungsbeispiele somit keine Einschränkung in Bezug auf den Dotierungscharakter darstellen.
Bei der Metallisierung 12 kann es sich zum Beispiel um Aluminium handeln, aber auch andere metallische Verbindungen oder Silizidverbindungen, wie sie in der Halbleitertechnik zur Herstellung von Metall-Halbleiterkontakten eingesetzt werden. Die ersten und zweiten Halbleiterbereiche mit ihren jeweiligen Dotierungsdichten können durch gängige Halbleiterdotierungsverfahren, wie zum Beispiel Implantation und/oder Diffusion hergestellt werden.
Bezugnehmend auf 2 wird beispielhaft der Aufbau einer Leistungsdiode mit einem zufriedenstellenden Abschaltverhalten dargestellt. Die Leistungsdiode zeigt ein hinreichend softes Abschaltverhalten, so dass nahezu kein abrupter Rückstromflussabriss auftritt, der zu unerwünschten induzierten Spannungen oder Oszillationen in der Leistungsdiode beziehungsweise dem entsprechenden Schaltkreis führen kann. Dies kann durch die Anwendung des sogenannten Emitter-Controlled-Prinzips (EMCON) erreicht werden, bei dem ein relativ schwacher p-Emitter 10 an einen schwach dotierten, bzw. intrinsischen n-Bereich 22, an dem sich eine stark dotierte n-Schicht 24 anschließt, ausgebildet ist. Auf den schwachen p-Emitter 10 kann eine Metallisierungsschicht 12 aufgebracht werden. Eine etwaige rückseitige Metallisierung zu den hochdotierten n⁺-Schicht ist in den folgenden Ausführungsbeispielen nicht dargestellt. Nachteilig an dieser Anordnung ist eine reduzierte Stoßstromfestigkeit, da über den schwachen p-Emitter 10 im Stoßstromfall, d. h. bei typischerweise etwa zehnfachem Nennstrom, nicht genügend Ladungsträger injiziert werden können, was zu einem erhöhten Spannungsabfall über der Diode führen kann. Diese hohe Spannung kann zu einer erhöhten Ausfallrate solcher Leistungsdioden führen.
Dies kann zum Beispiel dadurch verbessert werden, dass die Ladungsträgerverteilung in der Diode gezielt beeinflusst wird, wie es zum Beispiel bei den Controlled-Axial-Lifetime-Dioden (CAL) praktiziert wird. Bei diesen Dioden kann ein stark dotierter p-Emitter eingesetzt werden, was zwar einerseits zu einer verbesserten Injektionsneigung führt, wie sie zum Beispiel im Stoßstromfall benötigt wird, aber andererseits auch zu einer Erhöhung der Abschaltverluste führen kann, da durch die verbesserte Injektion die gespeicherte Ladung innerhalb der Diode erhöht wird. Um dies zu vermeiden, können bei den CAL-Dioden im Bereich des pn-Überganges durch eine Helium- oder beispielsweise auch Protonenbestrahlung Ladungsträgerrekombinationszentren erzeugt werden. Dies kann zu einer gezielten lokalen Absenkung der Ladungsträgerlebensdauer eingesetzt werden, um so die Abschaltleistungsverluste der Diode zu verringern.
3 zeigt den schematisierten Querschnitt durch eine herkömmliche Diode, die mehrere erste Halbleiterbereiche 16 in der Halbleiterschicht 10 in Kontakt mit einer Metallisierung 12 aufweist. Der erste Halbleiterbereich 16 weist eine zweite Dotierungsdichte auf, die höher ist als eine erste Dotierungsdichte der Halbleiterschicht 10. In dem Beispiel schließt sich an die Halbleiterschicht 10 wieder eine Halbleiterschicht 22, die zum Beispiel schwach n^–-dotiert sein kann und eine weitere Schicht 24, die zum Beispiel stark n⁺-dotiert sein kann. Die Halbleiterschicht 10 kann zum Beispiel p^–-dotiert sein, während die ersten Halbleiterbereiche 16 eine hohe p⁺-Dotierung aufweisen können. Diese Diodenvariante zeichnet sich durch eine hohe Stoßstromfestigkeit aus, da sie mit den ersten Halbleiterbereichen 16 stark dotierte p⁺-Gebiete aufweist, über die im Stoßstromfall eine hohe Anzahl von Ladungsträgern injiziert werden kann. Diese Diodenvariante wird deshalb auch als Self-Adjusting-p-Emitter-Efficiency-Diode (SPEED) bezeichnet. Sie zeichnet sich durch einen strukturierten anodenseitigen Emitter aus, der im Wesentlichen dadurch gekennzeichnet ist, dass die hochdotierte p⁺-Zone 16 nur lokal vorhanden ist. Durch geeignete Auslegung der Dotierungsprofile der p⁺-Zonen und der p^–-Zone, sowie deren geometrischer Abmessung, kann man erreichen, dass der Durchlassstrom unter üblichen Betriebsbedingungen im Wesentlichen über die p^–-Zone fließt, während im Stoßstromfall ein großer Anteil des Stromes über die hochdotierten p⁺-Zonen injiziert wird. Je nach Flächenverhältnis der beiden Annodenbereiche kann also entweder die Stoßstromfestigkeit oder das Abschaltverhalten optimiert werden. Aufgrund unterschiedlicher Übergangspotentiale zwischen den p⁺-p^–-n und den p^–n-Übergängen fließen die Elektronen bevorzugt über das p^–-dotierte Gebiet zu der Metallisierung. Bei hohen Stromdichten führt diese Inhomogenität in den Elektronendichte zu einer nicht vernachlässigbaren Potentialdifferenz zwischen den p⁺-dotierten ersten Halbleiterbereichen 16 und den p^–-Gebieten der Halbleiterschicht 10, was zu einer erhöhten Injektion von Löchern über die p⁺-dotierten Halbleiterbereiche 16 führt. Die SPEED-Dioden können jedoch relativ hohe Leistungsverluste aufweisen und auch in Bezug auf die dynamische Robustheit problematisch sein.
In Bauelementsimulationen kann gezeigt werden, dass das Konzept einer SPEED-Diode nur wirksam ist, wenn einerseits die Dotierung der p⁺-Gebiete ausreichend hoch ist, andererseits aber die Dotierung des schwächer dotierten p^–-Gebietes ausreichend niedrig. Problematisch ist hierbei, dass die Dotierung des schwächer dotierten p^–-Gebietes so stark abgesenkt werden sollte, dass die Randkonzentration dieses Gebietes unter 10¹⁶-Atomen pro cm³ liegt. Dies bringt wiederum mit sich, dass in Verbindung mit der auf der Halbleiteroberfläche aufgebrachten Metallisierung 12 bei Dotierungsdichten, die in dieser Größenordnung liegen, kein ohmscher Kontakt mit geringem Kontaktwiderstand ausgebildet wird. Typischerweise kann sich stattdessen ein Schottkykontakt oder im Falle einer etwas höheren Dotierungsdichte ein hochohmiger Kontakt zwischen der Metallisierung und dem schwach dotierten p^–-Gebiet 10 ausbilden. Dieser erhöhte Kontaktwiderstand kann zu einer unerwünschten Erhöhung der Durchlassspannung der Diode führen, weshalb eine solche Dimensionierung der Diode unerwünscht ist.
4 zeigt einen schematisierten Querschnitt des Halbleiterelementes 1 mit einer Halbleiterschicht 10 mit einer ersten Dotierungsdichte, hier zum Beispiel mit einer p^–-Dotierung, einer Metallisierung 12 und einem Kontaktbereich zwischen der Halbleiterschicht 10 und der Metallisierung 12, wobei der Kontaktbereich mehrere erste Halbleiterbereiche 16 in der Halbleiterschicht 10 in Kontakt mit der Metallisierung 12 aufweist, wobei die ersten Halbleiterbereiche 16 eine zweite Dotierungsdichte aufweisen, hier z. B. eine p⁺-Dotierung, die höher ist als die Dotierungsdichte der Halbleiterschicht 10. Außerdem weist bei diesem Ausführungsbeispiel die Halbleiterschicht mehrere zweite Halbleiterbereiche 18 in der Halbleiterschicht 10 auf, die in Kontakt mit der Metallisierung 12 sind. Durch das Einbringen der zweiten Halbleiterbereiche 18 in die Halbleiterschicht 10, die in Kontakt mit der Metallisierung 12 stehen, kann auch bei einer relativ geringen Dotierung der Halbleiterschicht 10 eine gute Kontaktierung dieses Gebietes zur Metallisierung erreicht werden. Es kann sich also ein niederohmiger Kontaktbereich zu der Metallisierung ausbilden. Damit sich ein niederohmiger Kontakt ausbilden kann, können die zweiten Halbleiterbereiche 18 eine dritte p-Dotierungsdichte aufweisen, die einerseits größer ist als die schwache p^–-Dotierungsdichte der Halbleiterschicht 10 und andererseits kleiner ist als die zweite Dotierungsdichte des ersten Halbleiterbereiches 16, mit seiner hohen p⁺-Dotierung. Beispielsweise kann der zweite Halbleiterbereich 18 eine Dotierungsdosis zwischen 1 × 10¹² cm^–2 und 1 × 10¹⁵ cm^–2 oder auch zwischen 5 × 10¹² cm^–2 und 1 × 10¹⁴ cm^–2 aufweisen und der erste Halbleiterbereich 16 beispielsweise eine Dotierungsdosis zwischen 5 × 10¹³ cm^–2 und 5 × 10¹⁶ cm^–2 oder zwischen 1 × 10¹⁵ cm^–2 und 1 × 10¹⁶ cm^–2. Die zweiten Halbleiterbereiche 18 sollten zum einen eine Dotierung aufweisen, die zu einem guten ohmschen Kontakt mit der Metallisierung 12 führt, zum anderen sollten sie eine relativ geringe laterale Ausdehnung aufweisen, so dass durch diese zusätzlichen Kontaktbereiche im Durchlassbetrieb der Diode relativ wenig Ladungsträger injiziert werden. Die laterale Ausdehnung dieser zweiten Halbleiterbereiche sollte im Gegensatz zu den stark p⁺-dotierten ersten Halbleiterbereichen 16, über die im Stoßstromfall ausreichend Ladungsträger injiziert werden können, so gering wie möglich sein. Das heißt, über die zweiten Halbleiterbereiche 18 sollen im Durchlassbetrieb unter üblichen Betriebsbedingungen relativ wenig Ladungsträger injiziert werden, da diese beim Abschalten der Diode zu einer erhöhten Verlustleistung und einem Rückstromabriss führen können. Die geringere Injektionsneigung der zweiten Halbleiterbereiche 18, die als Kontaktverbesserungsbereiche dienen, kann erreicht werden, indem diese entweder eine kleinere laterale Abmessung aufweisen und/oder geringer dotiert sind, als die hochdotierten ersten Halbleiterbereiche 16, die im Stoßstromfall als Injektionsbereiche wirken. Die Injektionsneigung höher dotierter Bereiche in einem niedrig dotierten Bereich wird dabei durch den lateralen Widerstand des niedrig dotierten Bereichs, den sogenannten Querwiderstand, dominiert, weshalb die Kontaktverbesserungsbereiche, die zweiten Halbleiterbereiche 18, möglichst kleine laterale Abmessungen aufweisen sollten. Die Untergrenze der Abmessung ist dabei durch die Lithographietechnik, durch die Maskentechnik und die laterale Unterdiffusion der Dotierung bestimmt. Die Erzeugung dieser Gebiete sollte möglichst weit am Ende des Herstellungsprozesses des Halbleiterelementes vorgenommen werden. Über die laterale Ausdehnung der zweiten Halbleiterbereiche 18 kann also die Injektionsneigung kontrolliert werden. Der Abstand dieser zweiten Halbleiterbereiche 18 sollte so gewählt werden, dass der laterale ohmsche Spannungsabfall in den dazwischen liegenden schwächer p^–dotierten Gebieten nicht zu stark ist. Der Abstand und die Breite der zweiten Halbleiterbereiche 18 ist dabei typischerweise maximal das ein- bis dreifache der Ladungsträgerdiffusionslänge. Beispielsweise kann die laterale Ausdehnung der zweiten Halbleiterbereiche 18 für eine 3 kV Leistungsdiode zwischen 0,5 μm und 30 μm oder zwischen 3 μm und 10 μm liegen. Der Abstand zwischen den zweiten Halbleiterbereichen 18 kann beispielsweise für eine 3 kV Leistungsdiode zwischen 5 μm und 50 μm liegen. Diese Abmessungen können mit gängigen Lithographietechniken gut implementiert werden.
Die maximale laterale Ausdehnung des zweiten Halbleiterbereiches 18 saute vorzugsweise kleiner sein, als die maximale laterale Ausdehnung des ersten Halbleiterbereiches 16. Beispielsweise kann der zweite Halbleiterbereich 18 eine maximale laterale Ausdehnung, die kleiner als 30 μm, kleiner als 15 μm oder auch kleiner als 10 μm ist, aufweisen. Der erste Halbleiterbereich 16 kann beispielsweise eine laterale Ausdehnung zwischen 40 μm und 100 μm oder auch zwischen 50 μm und 70 μm aufweisen.
Die geringere Injektionsneigung der zusätzlichen Kontaktverbesserungsbereiche – der zweiten Halbleiterbereiche 18 – kann also auch durch deren geringere laterale Ausdehnung erreicht werden. Dabei kann die Dotierungsdichte der Kontaktverbesserungsbereiche und der Injektionsbereiche – der ersten Halbleiterbereiche 16 – gleich sein. Die geringere Injektionswirkung der zweiten Halbleiterbereiche 18 kann aber beispielsweise auch erzielt werden, wenn diese schwächer dotiert werden als die ersten Halbleiterbereiche 16. Eine solch unterschiedliche Dotierungsdichte in den ersten und zweiten Halbleiterbereichen kann jedoch aufwendig in der Implementierung sein, da es nötig sein kann, einen zusätzlichen Implantationsschritt durchzuführen. Ist das Maskenmaß 30 für die zweiten Halbleiterbereiche 18 jedoch ausreichend gering, und zwar z. B. zwischen 5 und 50% der Ausdehnung der lateralen Unterdiffusion 32 (siehe 11), ergibt sich auch hier zwangsläufig durch die Diffusion in vertikaler und in lateraler Richtung eine Absenkung der Dotierungskonzentration gegenüber den in lateraler Richtung deutlich ausgedehnteren Zonen 16; d. h. in diesem Fall hat man ohne großen technologischen Aufwand eine Kombination der beschriebenen Maßnahmen.
Wie in der 4 veranschaulicht, können mehrere zweite Halbleiterbereiche 18 zwischen zwei ersten Halbleiterbereichen 16 angeordnet sein. Sind beispielsweise in einer Diodenstruktur, bei der die ersten und zweiten Halbleiterbereiche eine gleiche Dotierungsdichte aufweisen und bei der in einer radialsymmetrischen Struktur fünf schmale zweite Halbleiterbereiche 18 mit einem Durchmesser von 11 μm und einem Abstand von 10 μm zwischen zwei ersten Halbleiterbereichen 16 angeordnet, so kann diese Diodenstruktur bei einer Nennstromdichte von ca. 100 A/cm² einen mit einer Diodenstruktur nach 2 – einer EMCON-Diode – vergleichbaren Spannungsabfall aufweisen, während die Diodenspannung im Stoßstromfall um ca. 25% verringert werden kann. Beide Diodentypen weisen dabei näherungsweise das gleiche Sperrvermögen auf.
In 5 und 6 sind weitere Ausführungsbeispiele eines Halbleiterelementes nach der vorliegenden Erfindung dargestellt. Um den Kontaktwiderstand zwischen dem schwach p^–-dotiertem Gebiet 10 und der Metallisierung 12 zu verringern, kann zum Beispiel möglichst weit am Ende des Herstellungsprozesses des Halbleiterelementes eine maskierte oder auch ganzflächige Implantation durchgeführt werden. Bei der Implantation kann es sich, je nach Aufbau des Halbleiterelementes, um eine Akzeptorimplantation oder auch um eine Donatorimplantation handeln. In den Ausführungsbeispielen der 5 und 6 wird eine Akzeptorimplantation verwendet, da die Halbleiterschicht 10 in diesem Beispiel eine schwache p^–-Dotierung aufweist. Diese Implantation kann anschließend bei relativ geringen Temperaturen ausgeheilt werden. Beispielsweise kann die Ausheiltemperatur in einem Bereich zwischen 350°C und 450°C liegen, wobei typische Ausheilzeiten zwischen 15 Minuten und 2 Stunden liegen. In den Ausführungsbeispielen in 5 und 6 können also die Kontaktverbesserungsbereiche, die zweiten Halbleiterbereiche 18, durch eine maskierte (5) oder auch ganzflächige Implantation (6) ausgebildet werden, die anschließend bei relativ geringen Temperaturen ausgeheilt wird. Dadurch wird die Implantation nicht vollständig aktiviert und zusätzlich wirkt sich auch aufgrund der resultierenden geringen Eindringtiefe diese Schicht 18, die je nach Implantationsenergie typischerweise zwischen 100 nm und 400 nm liegt, die Ladungsträgerrekombination an der Grenzfläche zwischen dem Halbleitermaterial und der Metallisierung aus, weshalb die Injektionsneigung bzw. die Emitterwirkung dieser Bereiche geringer ist, als die Emitterwirkung der hochdotierten ersten Halbleiterbereiche 16. Andererseits kann aber durch die implantationsbedingten Defekte, die zu zusätzlichen Energieniveaus in der Bandlücke führen, ein verbesserter ohmscher Kontakt zwischen der Metallisierung 12 und den zweiten Halbleiterbereichen 18 erzielt werden, im Vergleich zu dem Kontakt zwischen der Metallisierung 12 und der Halbleiterschicht 10.
Einen zu 5 vergleichbaren schematisierten Querschnitt einer Diode nach einem weiteren Ausführungsbeispiel der vorliegenden Erfindung zeigt 7. In diesem Ausführungsbeispiel können die zweiten Halbleiterbereiche 18, die maskiert, wie in 7 dargestellt sind, oder auch ganzflächig, ähnlich wie in 6 dargestellt, durch eine amorphisierende Damage-Ionenimplantation ausgebildet werden. Bei der Damage-Ionenimplantation können die zweiten Halbleiterbereiche 18 durch eine Implantation mit Ionen wie z. B. Argonionen, die elektrisch inaktiv sind, ausgebildet werden. Durch die Damage-Ionenimplantation kann die kristalline Struktur der Halbleiterschicht 10 in den betreffenden Stellen amorphisiert werden, weshalb diese Bereiche im Folgenden auch als Damage-Zonen bezeichnet werden. Die Ionen, die bei der Damage-Ionenimplantation in der amorphisierten Gitterstruktur verbleiben, sind elektrisch inaktiv. Die resultierenden amorphen Damage-Zonen, die die zweiten Halbleiterbereiche 18 darstellen, ermöglichen im Fall einer anschließenden Metallisierung ein verstärktes Eindringen der Metallisierungsatome in diese zweiten Halbleiterbereiche 18. Als Metallisierung kann z. B. Aluminium verwendet werden. In diesen zweiten Halbleiterbereichen 18 ergibt sich dadurch einerseits ein sehr geringer ohmscher Kontaktwiderstand und andererseits auch eine geringe Injektionsneigung, da sich bei einer anschließenden Temperung bei Temperaturen, die typischerweise im Bereich zwischen 350°C und 500°C liegen können, nicht nur eine relativ hohe elektrisch aktive Aluminiumkonzentration, sondern auch eine hohe Dichte von Metallisierungsspikes ausbilden kann. Diese Spikes führen zu einer erhöhten Rekombination und in gewissem Maße auch zu einer Vershortung dieser Zone, d. h. zu lokalen Kurzschlüssen zwischen der Zone 10 und der Metallisierung 12, so dass der Emitterwirkungsgrad der so erzeugten Zonen 18 verringert wird. Durch die Damage-Ionenimplantation kann also ein zweiter Halbleiterbereich 18 mit einem ohmschen Kontaktwiderstand ausgebildet werden, der geringer ist als der Kontaktwiderstand zwischen der Metallisierung 12 und der Halbleiterschicht 10. Zudem weisen diese zweiten Halbleiterbereiche 18 eine geringere Injektionsneigung auf, als die ersten Halbleiterbereiche 16.
In dem Ausführungsbeispiel der 8a ist ein schematisierter Querschnitt einer Diode dargestellt, bei dem bei geeigneter Dimensionierung der ersten und zweiten Halbleiterbereiche die beispielsweise schwach p^–-dotierte Halbleiterschicht 10 weggelassen werden kann, so dass sich ein direkter Kontaktbereich zwischen der Metallisierung 12 und in diesem Fall beispielsweise der schwach n^–-dotierten Schicht 22 ausbilden kann. Damit mit dieser Anordnung ebenfalls eine funktionsfähige Diode gebildet werden kann, sollten die ersten und zweiten Halbleiterbereiche so eng benachbart sein, dass ein Durchgreifen des elektrischen Feldes der Diode auf den metallischen Kontakt 12 verhindert wird. Die stark p⁺-dotierten ersten Halbleiterbereiche 16 können z. B. einen Durchmesser von ca. 60 μm aufweisen und der Abstand zwischen benachbarten zweiten Halbleiterbereichen und zwischen benachbarten ersten und zweiten Halbleiterbereichen zwischen 12 μm und 20 μm liegen, wobei sich die benachbarten Halbleiterbereiche auch nach der Diffusion nicht überlappen. Es ist auch denkbar, dass der Abstand zwischen benachbarten zweiten Halbleiterbereichen und zwischen benachbarten ersten und zweiten Halbleiterbereichen zwischen 0 μm und 12 μm liegt und sich die benachbarten Halbleiterbereiche nach einer Diffusion überlappen (siehe 8b). Wie in 8b angedeutet, sollte diese Überlappung lediglich an der Oberfläche der Halbleiterschicht ausgebildet sein, während in der Tiefe ein Abstand zwischen den Halbleiterbereichen gegeben sein sollte.
9 zeigt ein weiteres Ausführungsbeispiel der vorliegenden Erfindung, wobei bei diesem schematisierten Querschnitt die Halbleiterschicht 10 ebenfalls weggelassen ist und zwischen den ersten Halbleiterbereichen 16 und zwischen den zweiten Halbleiterbereichen 18 eine Isolationsschicht 28 zwischen der Metallisierung 12 und der schwach n-dotierten Schicht 22 angeordnet ist. Die Isolationsschicht kann z. B. eine SiO₂-Schicht sein. Dabei kann die Halbleiterschicht 22 eine oder mehrere zweite Halbleiterbereiche 18 aufweisen. Die Isolationsschicht 28 kann also einen direkten elektrischen Kontakt zwischen der Metallisierung 12 und der Halbleiterschicht 22 verhindern.
In 10 ist ein Flussdiagramm zum Verfahren zur Herstellung eines Halbleiterelementes mit geringem Kontaktwiderstand und kontrollierter Injektionsneigung dargestellt. Das Verfahren weist ein Bereitstellen 50 einer Halbleiterschicht mit einer ersten Dotierungsdichte und dem Ausbilden eines Kontaktbereiches in der Halbleiterschicht auf. Das Ausbilden eines Kontaktbereiches weist ein Ausbilden zumindest eines ersten Halbleiterbereiches 52 in der Halbleiterschicht auf, wobei der erste Halbleiterbereich eine zweite Dotierungsdichte aufweist, die höher als die erste Dotierungsdichte ist. Zudem weist es ein Ausbilden zumindest eines zweiten Halbleiterbereiches 54 in der Halbleiterschicht auf, der einen geringeren ohmschen Widerstand zu einer Metallisierung liefert, als ein direkter Kontakt zwischen der Halbleiterschicht und einer Metallisierung liefert oder liefern würde und der eine geringere Injektionsneigung aufweist, als der erste Halbleiterbereich. Außerdem weist das Verfahren ein Aufbringen 56 einer Metallisierung vor oder nach dem Ausbilden des zweiten Halbleiterbereiches auf, so dass der erste und zweite Halbleiterbereich in Kontakt mit der Metallisierung ist.
Das Ausbilden des zweiten Halbleiterbereiches 54 kann dabei so durchgeführt werden, dass der zweite Halbleiterbereich eine dritte Dotierungsdichte aufweist, die größer ist als die erste Dotierungsdichte und die kleiner ist als die zweite Dotierungsdichte. Bei den Dotierungsdichten kann es sich um p- oder n-Dotierungsdichten handeln, je nach Ausführungsform des herzustellenden Halbleiterelementes. Die Ausbildung des ersten Halbleiterbereiches 52 und des zweiten Halbleiterbereiches 54 kann so durchgeführt werden, dass die maximale laterale Ausdehnung des zweiten Halbleiterbereichs kleiner ist als die maximale laterale Ausdehnung des ersten Halbleiterbereiches. Beispielsweise kann das Ausbilden des zweiten Halbleiterbereiches 54 so durchgeführt werden, dass der zweite Halbleiterbereich eine maximale laterale Ausdehnung kleiner 30 μm, kleiner 15 μm oder kleiner 10 μm aufweist. Das Ausbilden der ersten Halbleiterbereiche 52 kann beispielsweise so durchgeführt werden, dass die ersten Halbleiterbereiche eine laterale Ausdehnung zwischen 50 μm und 100 μm oder zwischen 50 μm und 70 μm aufweisen. Das Ausbilden zumindest eines ersten Halbleiterbereiches 52 und das Ausbilden zumindest eines zweiten Halbleiterbereiches 54 kann in einem Implantationsschritt durchgeführt werden, d. h. das Ausbilden zumindest eines ersten Halbleiterbereiches 52 und das Ausbilden zumindest eines zweiten Halbleiterbereiches 54 kann so durchgeführt werden, dass beide Halbleiterbereiche dieselbe Dotierungsdichte aufweisen. Das Ausbilden des ersten und zweiten Halbleiterbereiche kann durch gängige Verfahren der Halbleitertechnik zur Ausbildung einer Dotierung in einer Halbleiterschicht durchgeführt werden. Das Ausbilden eines zweiten Halbleiterbereiches 54 kann so durchgeführt werden, dass die Halbleiterschicht mehrere zweite Halbleiterbereiche zwischen zwei ersten Halbleiterbereiche aufweist. Der zweite Halbleiterbereich kann auch durch eine maskierte oder ganzflächige amorphisierende Damage-Ionenimplantation der Halbleiterschicht und einer Temperung nach der Metallisierung ausgebildet werden. Eine weitere Möglichkeit für das Ausbilden zumindest eines zweiten Halbleiterbereichs 54 besteht in der maskierten oder ganzflächigen Akzeptor- oder Donatorimplantation der Halbleiterschicht und einer anschließenden Temperung bei einer Temperatur, die beispielsweise zwischen 250°C und 600°C liegen kann.
Bezugszeichenliste

1: Halbleiterelement
10: Halbleiterschicht
12: Metallisierung
14: Kontaktbereich
16: Erster Halbleiterbereich
18: Zweiter Halbleiterbereich
22: Schwach dotierte n^–-Schicht
24: Stark dotierte n⁺-Schicht
28: Isolationsschicht
30: Maskenmaß
32: Unterdiffusion
50: Bereitstellen einer Halbleiterschicht
52: Ausbilden zumindest eines ersten Halbleiterbereiches
54: Ausbilden zumindest eines zweiten Halbleiterbereiches
56: Aufbringen einer Metallisierung

Claims

Halbleiterelement (1) mit folgenden Merkmalen: einer Halbleiterschicht (10) mit einer ersten Dotierungsdichte, einer Metallisierung (12); und einem Kontaktbereich (14) zwischen der Halbleiterschicht (10) und der Metallisierung (12), wobei der Kontaktbereich folgende Merkmale aufweist: zumindest einen ersten Halbleiterbereich (16) in der Halbleiterschicht (10) in Kontakt mit der Metallisierung (12), wobei der erste Halbleiterbereich (16) eine zweite Dotierungsdichte aufweist, die höher als die erste Dotierungsdichte ist; und zumindest einen zweiten Halbleiterbereich (18) in der Halbleiterschicht (10) in Kontakt mit der Metallisierung (12), der einen geringeren ohmschen Widerstand zu der Metallisierung (12) als ein direkter Kontakt zwischen der Halbleiterschicht (10) und der Metallisierung (12) liefert oder liefern würde und der eine geringere Injektionsneigung aufweist als der erste Halbleiterbereich (16), und wobei die Halbleiterschicht (10) und der erste und zweite Halbleiterbereich denselben Dotierungstyp aufweisen.
Halbleiterelement (1) gemäß Anspruch 1, bei dem der zweite Halbleiterbereich (18) eine dritte Dotierungsdichte aufweist, die größer ist als die erste Dotierungsdichte und die kleiner ist als die zweite Dotierungsdichte.
Halbleiterelement (1) gemäß einem der Ansprüche 1 oder 2, bei dem die maximale laterale Ausdehnung des zweiten Halbleiterbereiches (18) kleiner ist als die maximale laterale Ausdehnung des ersten Halbleiterbereiches (16).
Halbleiterelement (1) gemäß Anspruch 3, bei dem der erste und zweite Halbleiterbereich gleiche Dotierungsdichten am Kontaktbereich (14) aufweisen.
Halbleiterelement (1) gemäß einem der vorhergehenden Ansprüche, bei dem der zweite Halbleiterbereich (18) eine maximale laterale Ausdehnung kleiner 30 μm, kleiner 15 μm oder kleiner 10 μm aufweist.
Halbleiterelement (1) gemäß einem der vorhergehenden Ansprüche, bei dem der erste Halbleiterbereich (16) eine laterale Ausdehnung zwischen 40 μm und 100 μm oder zwischen 50 μm und 70 μm aufweist.
Halbleiterelement (1) gemäß einem der vorhergehenden Ansprüche, bei dem mehrere zweite Halbleiterbereiche (18) zwischen zwei ersten Halbleiterbereichen (16) angeordnet sind.
Halbleiterelement (1) gemäß Anspruch 7, bei dem ein Abstand zwischen benachbarten zweiten Halbleiterbereichen (18) zwischen 3 μm und 40 μm oder zwischen 5 μm und 30 μm liegt.
Halbleiterelement (1) gemäß einem der vorhergehenden Ansprüche, bei dem der zweite Halbleiterbereich (18) eine Dotierungsdosis zwischen 1 × 10¹² cm^–2 und 1 × 10¹⁵ cm^–2 oder zwischen 5 × 10¹² cm^–2 und 1 × 10¹⁴ cm^–2 aufweist.
Halbleiterelement (1) gemäß einem der Ansprüche 1 bis 3 oder 5 bis 9, bei dem der zweite Halbleiterbereich (18) eine geringere Dotierungsdichte als der erste Halbleiterbereich aufweist und einen Dotierungsgradienten, ausgebildet durch eine Unterdiffusion einer Maske.
Halbleiterelement (1) gemäß einem der vorhergehenden Ansprüche, bei dem der erste Halbleiterbereich (16) eine Dotierungsdosis zwischen 5 × 10¹³ cm^–2 und 5 × 10¹⁶ cm^–2 oder zwischen 1 × 10¹⁵ cm^–2 und 1 × 10¹⁶ cm^–2 aufweist.
Halbleiterelement (1) gemäß Anspruch 2, bei der der zweite Halbleiterbereich (18) ganzflächig dort vorgesehen ist, wo der erste Halbleiterbereich (16) nicht vorgesehen ist.
Halbleiterelement (1) gemäß einem der vorhergehenden Ansprüche, bei dem mehrere zweite Halbleiterbereiche (18) vorgesehen sind, wobei der maximale Abstand zwischen benachbarten zweiten Halbleiterbereichen und zwischen benachbarten ersten und zweiten Halbleiterbereichen zwischen 10 und 30 μm, vorzugsweise zwischen 15 μm und 25 μm liegt.
Halbleiterelement (1) gemäß Anspruch 13, bei dem zwischen den ersten und zweiten Halbleiterbereichen und zwischen den zweiten Halbleiterbereichen eine Isolationsschicht (28) zwischen der Metallisierung (12) und der Halbleiterschicht (22) angeordnet ist.
Halbleiterelement (1) gemäß einem der vorhergehenden Ansprüche, bei dem mehrere zweite Halbleiterbereiche vorgesehen sind, wobei der maximale Abstand zwischen benachbarten zweiten Halbleiterbereichen und zwischen benachbarten ersten und zweiten Halbleiterbereichen zwischen 0 μm und 12 μm liegt.
Halbleiterelement (1) gemäß einem der vorhergehenden Ansprüche, bei dem in dem zweiten Halbleiterbereich (18) Atome aus der Metallisierung angeordnet sind.
Halbleiterelement (1) gemäß Anspruch 16, bei der der zweite Halbleiterbereich (18) eine implantierte amorphisierte Damage-Zone ist.
Integrierte Schaltung mit einem Halbleiterelement gemäß einem der vorhergehenden Ansprüche.
Halbleiterdiodenstruktur mit einem Halbleiterelement gemäß Anspruch 1, wobei die Halbleiterschicht (10) von einem ersten Dotierungstyp ist und eine zweite Halbleiterschicht (22), die an die erste Halbleiterschicht (10) angrenzt, einen zweiten Dotierungstyps aufweist.
Halbleiterdiodenstruktur gemäß Anspruch 19, bei der der zweite Halbleiterbereich eine dritte Dotierungsdichte aufweist, die größer ist als die erste Dotierungsdichte und die kleiner ist als die zweite Dotierungsdichte.
Halbleiterdiodenstruktur gemäß einem der Ansprüche 19 oder 20, bei dem die maximale laterale Ausdehnung des zweiten Halbleiterbereiches kleiner ist als die maximale laterale Ausdehnung des ersten Halbleiterbereiches.
Halbleiterdiodenstruktur gemäß Anspruch 19, bei der in dem zweiten Halbleiterbereich Atome aus der Metallisierung angeordnet sind.
Integrierte Schaltung mit einer Halbleiterdiodenstruktur gemäß einem der Ansprüche 19 bis 22.
Halbleiterdiodenstruktur mit folgenden Merkmalen: einer Halbleiterschicht mit einer ersten Dotierungsdichte eines ersten Dotierungstyps; einer Metallisierung; und einem Kontaktbereich zwischen der Halbleiterschicht und der Metallisierung, wobei der Kontaktbereich folgende Merkmale aufweist: einen ersten Halbleiterbereich in der Halbleiterschicht in Kontakt mit der Metallisierung, wobei der erste Halbleiterbereich eine zweite Dotierungsdichte eines zweiten Dotierungstyps aufweist; und mehrere zweite Halbleiterbereiche in dem Halbleitersubstrat in Kontakt mit der Metallisierung, die einen kleineren ohmschen Widerstand zu der Metallisierung liefern als ein direkter Kontakt zwischen dem Halbleitersubstrat und der Metallisierung liefert oder liefern würde und die eine geringere Injektionsneigung aufweisen als der erste Halbleiterbereich, wobei der maximale Abstand zwischen benachbarten zweiten Halbleiterbereichen und zwischen benachbarten ersten und zweiten Halbleiterbereichen zwischen 10 μm und 30 μm liegt und sich die benachbarten Halbleiterbereiche nicht überlappen.
Halbleiterdiodenstruktur gemäß Anspruch 24, wobei der maximale Abstand zwischen benachbarten zweiten Halbleiterbereichen und zwischen benachbarten ersten und zweiten Halbleiterbereichen zwischen 15 μm und 30 μm liegt und sich die benachbarten Halbleiterbereiche nicht überlappen.
Halbleiterdiodenstruktur gemäß einem der Ansprüche 24 oder 25, bei dem zwischen den ersten und zweiten Halbleiterbereichen und zwischen den zweiten Halbleiterbereichen eine Isolationsschicht zwischen der Metallisierung und der Halbleiterschicht angeordnet ist.
Halbleiterdiodenstruktur gemäß einem der Ansprüche 24 bis 26, bei der die maximale laterale Ausdehnung des zweiten Halbleiterbereiches kleiner ist als die maximale laterale Ausdehnung des ersten Halbleiterbereiches.
Halbleiterdiodenstruktur gemäß einem der Ansprüche 24 bis 27, bei dem der zweite Halbleiterbereich eine geringere Dotierungsdichte als der erste Halbleiterbereich aufweist und einen Dotierungsgradienten, ausgebildet durch eine Unterdiffusion einer Maske.
Integrierte Schaltung mit einer Halbleiterdiodenstruktur gemäß einem der Ansprüche 24 bis 28.
Verfahren zur Herstellung eines Halbleiterelements, das Folgendes aufweist: Bereitstellen (50) einer Halbleiterschicht mit einer ersten Dotierungsdichte eines Dotierungstyps; Ausbilden eines Kontaktbereiches in der Halbleiterschicht durch: Ausbilden (52) zumindest eines ersten Halbleiterbereichs in der Halbleiterschicht, wobei der erste Halbleiterbereich eine zweite Dotierungsdichte desselben Dotierungstyps aufweist, die höher als die erste Dotierungsdichte ist; Ausbilden (54) zumindest eines zweiten Halbleiterbereichs desselben Dotierungstyps in der Halbleiterschicht, der einen geringeren ohmschen Widerstand zu einer Metallisierung liefert als ein direkter Kontakt zwischen der Halbleiterschicht und einer Metallisierung liefert oder liefern würde und der eine geringere Injektionsneigung aufweist als der erste Halbleiterbereich; und Aufbringen (56) einer Metallisierung vor oder nach dem Ausbilden des zweiten Halbleiterbereiches, so dass der erste und zweite Halbleiterbereich in Kontakt mit der Metallisierung sind.
Verfahren gemäß Anspruch 30, bei dem das Ausbilden des zweiten Halbleiterbereiches so durchgeführt wird, dass der zweite Halbleiterbereich eine dritte Dotierungsdichte aufweist, die größer ist als die erste Dotierungsdichte und die kleiner ist als die zweite Dotierungsdichte.
Verfahren gemäß einem der Ansprüche 30 oder 31, bei dem die Ausbildung des ersten und zweiten Halbleiterbereiches so durchgeführt wird, dass die maximale laterale Ausdehnung des zweiten Halbleiterbereiches kleiner ist als die maximale laterale Ausdehnung des ersten Halbleiterbereiches.
Verfahren gemäß einem der Ansprüche 30 bis 32, bei dem das Ausbilden des ersten und zweiten Halbleiterbereiches in einem Dotierungsschritt durchgeführt wird, wobei das Maskenmaß für die Ausbildung des zweiten Halbleiterbereiches zwischen 5 und 50% der Ausdehnung einer lateralen Unterdiffusion der Dotierung liegt.
Verfahren gemäß einem der Ansprüche 30 bis 33, bei dem das Ausbilden des zweiten Halbleiterbereiches so durchgeführt wird, dass der zweite Halbleiterbereich eine maximale laterale Ausdehnung kleiner 30 μm, kleiner 15 μm oder bevorzugt kleiner 10 μm aufweist.
Verfahren gemäß einem der Ansprüche 30 bis 34, bei dem das Ausbilden des ersten und zweiten Halbleiterbereiches in der Halbleiterschicht in einem Implantationsschritt durchgeführt wird.
Verfahren gemäß einem der Ansprüche 30 bis 35, bei dem das Ausbilden des zweiten Halbleiterbereiches durch eine maskierte oder ganzflächige amorphisierende Damage-Ionenimplantation der Halbleiterschicht und ferner einer Temperung nach der Metallisierung durchgeführt wird.
Verfahren gemäß einem der Ansprüche 30 bis 36, bei dem das Ausbilden des zweiten Halbleiterbereiches durch eine maskierte oder ganzflächige Dotierung und einer Temperung bei Temperaturen zwischen 250°C und 600°C durchgeführt wird.
Verfahren gemäß Anspruch 37, bei dem das Ausbilden des zweiten Halbleiterbereiches so durchgeführt wird, dass der zweite Halbleiterbereich eine Eindringtiefe kleiner oder gleich 400 nm aufweist.