DE102005061821A1 - Verfahren zum Steuern einer Dicke einer ersten Schicht und Verfahren zum Anpassen der Dicke unterschiedlicher erster Schichten - Google Patents

Verfahren zum Steuern einer Dicke einer ersten Schicht und Verfahren zum Anpassen der Dicke unterschiedlicher erster Schichten Download PDF

Info

Publication number
DE102005061821A1
DE102005061821A1 DE102005061821A DE102005061821A DE102005061821A1 DE 102005061821 A1 DE102005061821 A1 DE 102005061821A1 DE 102005061821 A DE102005061821 A DE 102005061821A DE 102005061821 A DE102005061821 A DE 102005061821A DE 102005061821 A1 DE102005061821 A1 DE 102005061821A1
Authority
DE
Germany
Prior art keywords
layer
plasma
thickness
layers
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005061821A
Other languages
English (en)
Other versions
DE102005061821B4 (de
Inventor
James Lo
Axel Buerke
Sven Schmidbauer
Chiang-Hung Lin
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Nanya Technology Corp
Original Assignee
Infineon Technologies AG
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG, Nanya Technology Corp filed Critical Infineon Technologies AG
Publication of DE102005061821A1 publication Critical patent/DE102005061821A1/de
Application granted granted Critical
Publication of DE102005061821B4 publication Critical patent/DE102005061821B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Die vorliegende Erfindung betrifft ein Verfahren zum Steuern einer Dicke einer ersten Schicht eines elektrischen Kontakts eines Halbleiterbausteins, wobei der Halbleiterbaustein eine Halbleiterschicht aufweist, sowie eine erste und eine zweite Schicht, wobei mindestens ein Teil der Halbleiterschicht mit der ersten Schicht bedeckt ist, wobei mindestens ein Teil der ersten Schicht mit der zweiten Schicht bedeckt ist, wobei die zweite Schicht mit einem Plasmagas behandelt wird, wobei eine obere Fläche der ersten Schicht, die an die zweite Schicht angrenzt, mit dem Plasmagas behandelt wird und eine Zwischenschicht zwischen der ersten und der zweiten Schicht erzeugt wird, welche die Dicke der ersten Schicht verringert.

Description

  • Fachgebiet der Erfindung
  • Die vorliegende Erfindung betrifft das Fachgebiet von elektrischen Kontakten auf einem Halbleiterbaustein.
  • Hintergrund der Erfindung
  • Halbleiterbausteine mit elektrischen Kontakten werden in unterschiedlichen technischen Gebieten eingesetzt, beispielsweise in Speichern. Bei dynamischen Halbleiterspeichern mit wahlfreiem Zugriff, sowie in Logik- und Flash-Speicherchips stehen die elektrischen Kontakte zwischen Halbleitermaterial und leitenden Metallschichten im Vordergrund. Jedoch sind elektrische Kontakte zwischen leitfähigen Leitungen und Halbleitermaterial auch in anderen technischen Gebieten von Bedeutung und die vorliegende Erfindung kann dort eingesetzt werden. Für die Herstellung des elektrischen Kontakts zwischen dem Metall und dem Halbleitermaterial ist es erforderlich, einen guten elektrischen Kontakt zur Verfügung zu stellen, d.h. einen geringen Ohmschen Widerstand zwischen dem Metall und dem Halbleitermaterial zu erreichen. Auf der anderen Seite ist es notwendig, Leckströme am Übergang zu verringern, die durch den Kontakt zwischen Halbleitermaterial und Metall verursacht werden können.
  • Es ist bekannt, ein Siliziumsubstrat zur Verfügung zu stellen und auf dem Substrat silizidhaltige Bereiche vorzusehen. Silizid ist eine Legierung aus Silizium und Metall und entsteht durch die Reaktion eines hitzebeständigen Metalls oder eines Beinahe-Edelmetalls mit Silizium. Silizide werden auf unterschiedliche Weise eingesetzt. Beispielsweise können Silizide für den Source/Drain-Bereich und/oder den Gate-Bereich eines Transistors verwendet werden, oder beispielsweise zur Her stellung eines Gates oder lokaler Verbindungsleitungen. Ein Silizid wird in der Regel durch Aufbringen einer Metallschicht auf einer Siliziumschicht und anschließendes Ausheilen der Halbleiter-Metall-Struktur hergestellt. Durch den Kontakt des Metalls mit dem Silizium entsteht das Silizid. Silizidmaterialien werden häufig in fortgeschrittenen CMOS-Technologien eingesetzt. Silizide verringern den Flächenwiderstand und den Kontaktwiderstand, was vor allem dann vorteilhaft ist, wenn ein Silizid beispielsweise über einem Source-, Drain- oder Gate-Bereich eines Transistors aufgebracht ist. In der Vergangenheit wurde in CMOS-Technologien überwiegend Titansilizid (TiSi2) eingesetzt, obwohl Kobaltsilizid (CoSi2) als Silizidmaterial größere Verwendung findet als Titansilizid, insbesondere in CMOS-Technologien für kleinere Strukturgrößen, z.B. im Bereich von weniger als 250 nm. Um jedoch einen Kontakt mit gutem Widerstand und einem Minimum an Leckströmen zu erhalten, ist es notwendig, die Ausheiltemperatur und die Ausheilzeit genau zu steuern.
  • Um ein hohes Aspektverhältnis bei den Kontaktlöchern zu erhalten, ist es bekannt, die Kontaktlöcher mit Polysilizium aufzufüllen, um das Aspektverhältnis zu verringern, und anschließend das Kontaktloch mit Metall, beispielsweise mit Wolfram (W), aufzufüllen.
  • Darüber hinaus offenbart das US-Patent Nr. US 5,858,183 die Herstellung eines elektrischen Kontakts auf einem Halbleitermaterial durch das anfängliche Aufbringen einer Titanschicht, gefolgt von der Aufbringung einer Titan-Nitrid-Schicht auf der Titanschicht und zusätzlich dem Aufbringen einer Wolframschicht auf der Titan-Nitrid-Schicht. Die Titanschicht sorgt für eine gute Adhäsion und einen geringen Kontaktwiderstand zwischen der Metallisierung und dem Halbleitermaterial. Wenn als oberste leitende Schicht eine Wolframschicht unter Verwendung eines üblichen CVD-Verfahrens aufgebracht wird, dient die Titan-Nitrid-Schicht als Barriere, um chemische Reaktionen zwischen dem Titan und dem Fluor, das während eines sol chen CVD-Verfahrens entsteht, zu verhindern. Das Titannitrid kann durch PVD-Verfahren, CVD-Verfahren oder MOCVD-Verfahren aufgebracht werden.
    •
  • Zusammenfassung der Erfindung
  • Die vorliegende Erfindung stellt ein Verfahren zum Steuern einer Dicke einer ersten Schicht eines elektrischen Kontakts in einem Bauelement zur Verfügung.
  • Gemäß einer Ausführungsform der vorliegenden Erfindung kann die Dicke der ersten Schicht nach dem Aufbringen unter Verwendung eines Gas-Plasma-Verfahrens angepasst werden. Durch das vorgeschlagene Verfahren kann eine Dicke einer ersten Schicht verringert werden. Dieses Verfahren ist insbesondere dann vorteilhaft, wenn Kontaktlöcher mit hohen Aspektverhältnissen mit einem elektrischen Kontakt aufgefüllt werden müssen. Insbesondere für Kontaktlöcher mit hohem Aspektverhältnis ist es vorteilhaft, die Dicke der auf der Schicht aufgebrachten ersten Schicht zu steuern, da sich die Dicke der Schicht, die auf dem Boden des Kontaktloches aufgebracht wird, von der Dicke der ersten Schicht, die auf einer Oberfläche des Bauelements neben dem Kontaktloch aufgebracht wird, unterscheiden kann. Aus diesem Grund weist das beschriebene Verfahren den Vorteil auf, dass eine erste Schicht mit einer größeren Dicke aufgebracht werden kann, und nach dem Aufbringen einer zweiten Schicht auf der ersten Schicht die Dicke der ersten Schicht durch ein Gasplasma-Verfahren verringert werden kann, wobei eine größere Dicke der ersten Schicht für das Aufbringen der zweiten Schicht vorteilhaft ist.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Anpassen unterschiedlicher Dicken von ersten Schichten von elektrischen Kontakten in einem Bauelement beschrieben.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung wird ein Verfahren zum Herstellen eines elektrischen Kontakts in einem Bauelement beschrieben, wobei der elektrische Kontakt eine erste Schicht aufweist, die auf der Schicht mit einer ausreichenden Dicke aufgebracht wird, wobei die Dicke durch einen Verfahrensschritt gesteuert werden kann, der nach dem Aufbringen einer zweiten Schicht auf der ersten Schicht eingesetzt werden kann.
  • In einer weiteren Ausführungsform der vorliegenden Erfindung ist ein Verfahren offenbart, das zum Steuern einer Dicke einer ersten Schicht eines elektrischen Kontakts in einem Halbleiterbauelement dient, wobei das Bauelement eine Schicht, die erste Schicht und die zweite Schicht aufweist, wobei mindestens ein Teil der Schicht mit der ersten Schicht bedeckt ist, wobei mindestens ein Teil der ersten Schicht mit der zweiten Schicht bedeckt ist, wobei die zweite Schicht mit einem Plasmagas behandelt wird, wobei eine obere Fläche der ersten Schicht neben der zweiten Schicht mit dem Plasmagas behandelt wird und eine Zwischenschicht zwischen der ersten und der zweiten Schicht erzeugt wird, die die Dicke der ersten Schicht verringert.
  • In einer weiteren Ausführungsform betrifft die vorliegende Erfindung zusätzlich ein Verfahren zum Anpassen unterschiedlicher Dicken von ersten Schichten elektrischer Kontakte in einem Bauelement, wobei das Bauelement eine mit einer Isolationsschicht bedeckte Schicht aufweist, wobei die Isolationsschicht Kontaktlöcher zu einer Oberfläche der Schicht mit unterschiedlichen Aspektverhältnissen aufweist, wobei erste Schichten mit unterschiedlichen Dicken in den Kontaktlöchern aufgebracht werden, wobei zweite Schichten auf den ersten Schichten in den Kontaktlöchern aufgebracht werden, wobei die oberen Flächen der ersten Schichten neben den zweiten Schichten mit dem Plasmagas behandelt werden und Zwischenschichten zwischen den ersten und den zweiten Schichten erzeugt werden, die die Dicke der ersten Schichten reduzieren, wobei die Di cken der Zwischenschichten der dickeren ersten Schichten dicker sind als die Zwischenschichten der kleineren ersten Schichten.
  • In einer weiteren Ausführungsform stellt die vorliegende Erfindung ein Verfahren zum Herstellen eines elektrischen Kontakts auf einem Bauelement zur Verfügung, wobei die Dicke einer mit einer zweiten Schicht bedeckten ersten Schicht durch die Behandlung mit Plasmagas verringert werden kann, wobei die Behandlung mit Plasmagas nach dem Aufbringen der ersten und der zweiten Schicht durchgeführt wird. Dies hat den Vorteil, dass die Dicke der ersten Schicht unabhängig von dem Aufbringungsverfahren angepasst werden kann.
  • In einer weiteren Ausführungsform betrifft die vorliegende Erfindung eine weitere Idee zum Vorsehen eines Verfahrens zum Anpassen unterschiedlicher Dicken von ersten Schichten von elektrischen Kontakten in einem Bauelement, wobei diese in Kontaktlöchern mit unterschiedlichen Aspektverhältnissen hergestellt werden. Dieses Verfahren hat den Vorteil, dass trotz der unterschiedlichen Aspektverhältnisse der Kontaktlöcher erste Schichten mit gleicher Dicke hergestellt werden können.
    •
  • Kurze Beschreibung der Figuren
  • Diese und andere Aufgaben der vorliegenden Erfindung werden in der nachfolgenden Beschreibung anhand der beigefügten Zeichnungen näher erläutert.
  • 1 zeigt einen ersten Verfahrensschritt zum Herstellen eines Halbleiterbausteins.
  • 2 zeigt einen zweiten Verfahrensschritt zum Herstellen des Halbleiterbausteins.
  • 3 zeigt eine Abscheidevorrichtung.
  • 4 bis 6 zeigen drei Verfahrensschritte.
  • 7 bis 10 zeigen Verfahrensschritte zum Herstellen eines Halbleiterbausteins mit Kontaktlöchern mit unterschiedlichen Aspektverhältnissen.
  • 11 bis 14 zeigen Schritte eines anderen Verfahrens.
  • 15 zeigt ein Diagram, das den Leckstrom des Kontakts in Abhängigkeit von der Dicke der ersten Schicht darstellt.
  • 16 zeigt ein Diagram des Widerstands zwischen dem Kontakt und dem Metall.
  • 17 zeigt ein Diagram des Widerstands zwischen dem Kontakt und der Halbleiterschicht.
  • 18 zeigt ein Diagram, das eine mit dem Leckstrom verbundene Ausbeute von drei unterschiedlichen Beispielen darstellt.
  • 19 zeigt ein Diagram, das einen mittleren Ohmschen Widerstand zwischen dem Kontakt und dem Metall zweier Proben darstellt.
  • 20 zeigt ein Diagram, das einen mittleren Ohmschen Widerstand zwischen dem Kontakt und der Halbleiterschicht von drei Proben darstellt.
  • Beschreibung der Erfindung
  • Die Erfindung wird anhand eines Halbleiterbausteins mit einer Halbleiterschicht beschrieben. Die Erfindung kann jedoch in jedem beliebigen Bauelement eingesetzt werden, in dem andere Materialien für das Substrat und die Schicht verwendet werden. Abhängig von der jeweiligen Ausführungsform kann die Schicht aus Metall bestehen.
  • Die 1 und 2 zeigen in einem Diagramm und im Querschnitt zwei Phasen der Herstellung eines Halbleiterbausteins mit einem Halbleitersubstrat 1, das beispielsweise aus n-dotiertem monokristallinem Silizium besteht, in dem Isolationsbereiche 2 und eine an eine Oberfläche angrenzende Halbleiterschicht 3 vorgesehen sind. Die Halbleiterschicht 3 kann Teil eines Substrats 1 sein, das in gleicher Weise oder anders dotiert ist, beispielsweise p-dotiert. Der Isolierbereich 2 kann ein Feldoxidbereich sein. Je nach Ausführungsform kann die Schicht 3 Metall aufweisen oder aus Metall bestehen und das Substrat kann aus anderen Materialien bestehen, beispielsweise aus Metall.
  • Auf einer Oberfläche 4 des Substrats 1 ist eine Leiterbahn 5 vorgesehen. Die Leiterbahn 5 besteht z.B. aus polykristallinem Silizium oder Aluminium. Die Oberfläche 4 und die Leiterbahn 5 werden von einer Isolierschicht 6, beispielsweise aus Siliziumoxid, Siliziumnitrid oder Siliziumoxynitrid, bedeckt. In der Isolierschicht 6 sind Kontaktlöcher 7 zum Kontaktieren von Oberflächenbereichen auf der Halbleiterschicht 3 vorgesehen.
  • 2 zeigt eine Stufe des Herstellungsverfahrens nach dem Aufbringen einer ersten Schicht 8 in dem Kontaktloch 7 und auf einer Oberfläche der Isolierschicht 6. Die erste Schicht 8 besteht beispielsweise aus Titan, Kobalt, Nickel oder Wolfram. Die erste Schicht wird beispielsweise durch ein PVD-Verfahren aufgebracht. Die Dicke der ersten Schicht 8 liegt in einem Bereich von weniger als 30 nm, vorzugsweise von weniger als 15 nm. Je nach Ausführungsform liegt die Dicke der ersten Schicht 8 auf der Oberfläche der Halbleiterschicht 3 in dem Kontaktloch 7 in einem Bereich zwischen 15 und 5 nm. Aufgrund des Aspektverhältnisses des Kontaktloches 7 hängt die Dicke der ersten Schicht 8 in dem Kontaktloch 7 von der Stufenabdeckung beim Aufbringen ab und kann die Hälfte oder weniger als die Hälfte der Dicke der ersten Schicht 8 auf der Oberfläche der Isolierschicht 6 betragen. In einem PVD- Verfahren kann ein Source-Material im Vakuum physisch auf das Substrat übertragen werden, ohne dass dabei eine chemische Reaktion stattfindet, einschließlich Verdampfung (thermisch oder Elektronenstrahlverdampfung) und Sputtern, wie sie üblicherweise für das Aufbringen von Metallen eingesetzt wird.
  • In einem weiteren Verfahrensschritt wird eine zweite Schicht 9 auf der ersten Schicht 8 aufgebracht. Eine zweite Schicht 9, die Titannitrid aufweist, wird vorzugsweise durch ein MOCVD-Verfahren aufgebracht. Ein MOCVD-Verfahren ist ein CVD-Verfahren, in dem als Quellmaterialien metallisch-organische Verbindungen eingesetzt werden. Metall-organische Materialien zerfallen bei einer geringeren Temperatur als andere metallische Verbindungen. Die zweite Schicht 9 wird mit einer Dicke aufgebracht, die geringer ist als die der ersten Schicht 8 und im Bereich von zwischen 20 und 3 nm liegt. In einer weiteren Ausführungsform des Verfahrens wird die zweite Schicht durch ein PVD-Verfahren aufgebracht.
  • In einem weiteren Verfahrensschritt werden die erste und die zweite Schicht 8, 9 einer nachfolgenden Plasmabehandlung unterzogen, beispielsweise einem plasmagestützten CVD-Verfahren. Das Plasma kann ein Direkt-Plasma oder ein Remote-Plasma sein. Das Plasma kann ein beliebiges Gas, vorzugsweise N2/H2, NH3 oder Argon, aufweisen.
  • In einem weiteren Verfahrensschritt wird eine Metallschicht 10 auf der zweiten Schicht 9 aufgebracht. Die Metallschicht 10 kann mit einer Bitleitung oder einer Wortleitung eines Speicherelements verbunden sein.
  • 3 zeigt eine schematische Darstellung einer Aufbringkammer 11 einer Abscheidevorrichtung. In der Abscheidekammer 11 werden die erste und die zweite Schicht 8, 9 auf dem Substrat 1 aufgebracht. Das Substrat 1 wird zu diesem Zweck in der Kammer 11 auf einem Träger 12 platziert, der sich etwa 5 cm entfernt von einem Targetmaterial 13 aus Titan befindet.
  • Das Target 13 ist von einer kreisförmigen Anode 14 umgeben. Um den Träger 12 herum ist eine geerdete Abschirmung 15 angebracht. Dann wird über eine Zuleitung 16 ein Gas oder ein Gasgemisch in die Aufbringkammer 12 eingebracht. Zwischen dem Target 13 und der kreisförmigen Anode 14 ist eine elektrische Versorgungsquelle 17 angeschlossen. In dem Gas oder Gasgemisch wird ein Plasma 18 erzeugt. Das Plasma ist zwischen dem Target 13 und dem Substrat 1 und in der Nähe des Targets 13 durch hinter dem Target angebrachte Magneten 19 eingeschlossen.
  • Die Magneten 19 können gemeinsam um eine Achse 20 gedreht werden. In der Praxis sollten die Magnete während des Abscheideverfahrens einige Male pro Sekunde um die Achse 20 rotieren, so dass das Plasma 18 um dieselbe Achse rotiert. Somit kann erreicht werden, dass Atome gleichmäßig über die gesamte Oberfläche des Targets 13 verteilt werden, so dass eine gleichmäßige Verteilung auf dem Substrat 1 erreicht wird. Das Substrat 1 kann eine Siliziumhalbleiterscheibe sein, die eine elektrische Struktur aufweist, d.h. um einen Halbleiterbaustein herzustellen, beispielsweise ein Speicherelement.
  • Das Substrat 1 wird während des Aufbringens durch Aufrechterhalten eines Gaskissens 23 mit einem Druck von 100 bis 2000 Pascal, das sich zwischen dem Träger 12 und dem Substrat 1 befindet, gekühlt.
  • Nachdem das Substrat 1 auf dem Träger 12 platziert wurde, wird von dem Target 13 über das Plasma 18, das in der Nähe des Targets 13 in Argon-Gas erzeugt wird, Material zum Aufbringen der ersten Schicht 8 gesputtert, die beispielsweise eine Titanschicht ist. In einem nachfolgenden Verfahrensschritt wird die zweite Schicht in einem Gasgemisch aus Argon und Stickstoff, beispielsweise Titannitrid, abgeschieden. Dem Stickstoffgas wird das Argongas über die Zuleitung 16 zugeführt.
  • Nach dem Aufbringen der zweiten Schicht 9 wird das Substrat 1 mit der ersten und der zweiten Schicht einer Plasmabehandlung unterzogen. Während der Plasmabehandlung beträgt der Druck in der Kammer 11 für eine Halbleiterscheibe mit 300 mm Durchmesser zwischen 0,8 und 2 Torr. Die Plasmabehandlung kann 5 bis 30 Sekunden dauern. Während der Plasmabehandlung wird zusätzlich eine Plasmaenergie von 1000 bis 2000 Watt eingesetzt. Die Dauer der Behandlung kann im Wesentlichen zwischen 3 bis 60 Sekunden schwanken.
  • In anderen Kammern mit anderen Größen für Halbleiterscheiben mit anderen Durchmessern werden andere Drücke, Behandlungszeiten und Energieleistungen eingesetzt. Bei einer Halbleiterscheibe mit einem Durchmesser von 200 mm beträgt bei einer Behandlung mit Plasmagas die Energieleistung zwischen 300 und 800 W. Die Energieleistung kann im Wesentlichen im Bereich zwischen 300 bis 3000 W liegen.
  • Wenn Titannitrid als zweite Schicht unter Verwendung eines MOCVD-Verfahrens aufgebracht wird, so wird als Vorprodukt (Precursor) zum Abscheiden von Titannitrid TDMAT (Tetradimethylaminotitan) oder TDEAT (Tetradiethylaminotitan) verwendet. Beim Zerlegevorgang beeinflussen die Temperatur und der Mengendurchfluss die Wachstumsrate bei der Schichtbildung, die Stufenabdeckung und die Schichteigenschaften. Die Temperatur des Substrats 1 sollte bei der Verwendung eines TDMAT-Verfahrens im Bereich von etwa 400°C liegen. Da sich die aufgebrachte Titannitridschicht in einer amorphen Phase mit einem hohen Kohlenstoff- und Wasserstoffgehalt befindet, was zu einem hohen Substratwiderstand führt, ist es vorteilhaft, den Widerstand der Filmschicht durch eine Plasmaentladung zu verbessern, die durch einen 350-kHz-RF-Generator bei 1750 Watt erzeugt wird.
  • Die Plasmabehandlung nach dem Aufbringen der ersten und der zweiten Schicht hat die Erzeugung einer Zwischenschicht 21 in einem oberen Schichtbereich der zweiten Schicht 9 zur Folge, der an die erste Schicht 8 angrenzt.
  • 4 zeigt eine schematische Darstellung eines Substrats 1 mit einer ersten und einer zweiten Schicht 8, 9 nach dem Aufbringen. Diese Struktur wird so mit Plasma behandelt, dass nicht nur die zweite Schicht 9 behandelt wird, sondern auch ein Teilabschnitt des oberen Teils der ersten Schicht 8, wie in 5 gezeigt ist. Die Plasmabehandlung ist durch Pfeile dargestellt. Durch die Plasmabehandlung wird ein oberer Abschnitt der ersten Schicht 8 in eine Zwischenschicht 21, wie in 6 gezeigt, umgewandelt. Dies bedeutet, dass in der Zwischenschicht 21 die elektrischen und/oder chemischen Eigenschaften im Vergleich zur ersten Schicht 8 verändert werden. Daher steht für chemische Reaktionen und elektrisches Verhalten weniger Material der ersten Schicht 8 zur Verfügung, d.h. es steht weniger Material zum Erzeugen von Silizid zur Verfügung. Durch die Plasmabehandlung können Gasatome in die Zwischenschicht eingebracht werden, oder die Struktur der ersten Schicht wird beschädigt, wodurch Fehler entstehen. Die Zwischenschicht 21 verringert die effektive Dicke der ersten Schicht 8. Die Plasmabehandlung hat daher den Vorteil, dass die Dicke der ersten Schicht 8 nach dem Aufbringen der zweiten Schicht 9 verändert werden kann und dass grundsätzlich unabhängig vom Abscheideverfahren die Dicke der ersten Schicht 8 auf eine vorbestimmte Dicke verringert werden kann. Dies hat den Vorteil, dass die Dicke der ersten Schicht 8 steuerbar ist. Die Dicke der Zwischenschicht 21 hängt von Verfahrensparametern der Plasmabehandlung und der Dicke und dem Material der zweiten Schicht 9 ab. Die Steuerung der ersten Schichtdicke 8 wird eingesetzt, um einen Kontakt mit einem guten Ohmschen Widerstand zwischen Metall und Silizium zu erreichen, wofür eine ausreichende Dicke der ersten Schicht 8 erforderlich ist, und um Leckströme am Übergang zu minimieren, die durch die Bildung großer und unkontrollierbarer Silizidkörner verursacht werden, wofür eine begrenzte Dicke der ersten Schicht 8 notwendig ist. Das Prozessfenster der Dicke der ersten Schicht 8 wird für Kontaktlöcher mit hohem Aspektverhältnis verringert und daher ist das Steuern der Dicke der ersten Schicht vorteilhaft.
  • In einem Beispiel zur Verwendung einer durch ein PVD-Verfahren aufgebrachten ersten Schicht 8 aus Titan und einer durch ein MOCVD-Verfahren aufgebrachten zweiten Schicht 9 aus Titannitrid, kann die erste Schicht 8 nach dem Aufbringen eine Dicke zwischen 20 und 30 nm neben den Kontaktlöchern 7 und eine Dicke von 10 bis 15 nm auf dem Boden der Kontaktlöcher 7 aufweisen. Die zweite Schicht 9 kann eine Dicke von 2 bis 6 nm, vorzugsweise 3 nm, aufweisen. Je nach verwendeter Ausführungsform können für die Dicken der ersten und der zweiten Schicht 8, 9 andere Werte verwendet werden.
  • Die erste und die zweite Schicht 8, 9 werden für eine Dauer von 15 bis 30 Sekunden mit Plasma behandelt, vorzugsweise für 20 Sekunden mit einer Plasmaenergie von etwa 1250 Watt. Die Plasmabehandlung verringert die Dicke der ersten Schicht auf etwa 30% bis 50%, wodurch sich nach der Plasmabehandlung eine Dicke von 3 bis 7 nm ergibt. Die durch die Plasmabehandlung erzeugte Zwischenschicht 21 hat eine Dicke von etwa 10% bis 50% der Dicke der ersten Schicht 8. Als Plasmagas wird ein Gemisch aus Stickstoff und Wasserstoff verwendet. Je nach Ausführungsform wird auch Argon oder Ammoniakgas oder ein Gemisch aus Argon und Ammoniak verwendet. Die erste Schicht kann aus Titan, Kobalt, Nickel, Wolfram oder einer Kombination aus diesen bestehen. Wenn darüber hinaus Kobalt, Nickel oder Wolfram als erste Schicht verwendet werden, kann die zweite Schicht aus TiN hergestellt werden. Je nach Ausführungsform kann die Plasmabehandlung während dem Aufbringen der zweiten Schicht oder nach dem Aufbringen der zweiten Schicht durchgeführt werden.
  • Die 7 bis 10 zeigen unterschiedliche Verfahrensschritte zur Erläuterung eines weiteren Verfahrens.
  • 7 zeigt schematisch ein Substrat 1 mit einem ersten und einem zweiten Kontaktloch 7, 22. Das erste Kontaktloch 7 hat ein kleineres Aspektverhältnis als das zweite Kontaktloch 21. In dieser Ausführungsform haben das erste und das zweite Kontaktloch 7, 2 dieselbe Tiefe, jedoch weist das zweite Kontaktloch 22 eine geringere Breite auf. Das erste und das zweite Kontaktloch 7, 22 haben im Wesentlichen eine kreisförmige Querschnittsfläche. In den 7 bis 10 ist das Aufbringen der ersten und der zweiten Schicht nur in den Kontaktlöchern 7, 22 dargestellt. Die erste und die zweite Schicht 8, 9 werden auch auf der Oberfläche des Substrats 1 aufgebracht, jedoch sind diese aufgebrachten Schicht in den Figuren im Interesse einer einfacheren Darstellung nicht gezeigt. In einem ersten Verfahrensschritt wird die erste Schicht 8 in dem ersten und dem zweiten Kontaktloch 7, 22 wie in 7 gezeigt aufgebracht.
  • Im ersten Kontaktloch 7 weist die erste Schicht 8 eine größere erste Dicke T1 im Vergleich zur geringeren Dicke T2 der ersten Schicht 8 im zweiten Kontaktloch 22 auf. Der Unterschied zwischen der ersten und der zweiten Dicke der ersten Schicht 8 im ersten und im zweiten Kontaktloch 7, 22 hängt von dem Unterschied zwischen dem Aspektverhältnis des ersten und des zweiten Kontaktlochs 7, 22 ab. In dem gezeigten Beispiel wird Titan als eine erste Schicht 8 aufgebracht. Je höher das Aspektverhältnis des Kontaktlochs 7, 22, um so geringer ist die Dicke der aufgebrachten ersten Schicht.
  • 8 zeigt einen zweiten Verfahrensschritt nach dem Aufbringen der zweiten Schicht 9 auf der ersten Schicht 8 des ersten und des zweiten Kontaktloches 7, 22. Grundsätzlich unterscheidet sich die Dicke der zweiten Schicht 9 der ersten und der zweiten Kontaktlöcher 7, 22 ebenfalls. Als zweite Schicht 9 wird z.B. Titannitrid aufgebracht. Die erste und die zweite Schicht 8, 9 des ersten und des zweiten Kontaktloches 7, 22 werden in der Kammer 11, wie oben erläutert, mit Plasmagas behandelt. Das Gas weist z.B. Stickstoff und Was serstoff auf und die erste und die zweite Schicht 8, 9 werden, wie durch die Pfeile in 9 dargestellt, behandelt.
  • Wie oben erläutert wird aufgrund der Plasmabehandlung eine Zwischenschicht 21 erzeugt, die an einer oberen Fläche der an die zweite Schicht 9 angrenzenden ersten Schicht 8 beginnt, wie in 10 gezeigt ist. Aufgrund des hohen Aspektverhältnisses des zweiten Kontaktloches 22 wird im Vergleich zur ersten Schicht des ersten Kontaktloches 7 ein weniger tiefer Bereich der oberen Fläche der ersten Schicht 8 in die Zwischenschicht 21 verwandelt. Daher ist die Zwischenschicht des zweiten Kontaktloches 22 weniger dick als die Zwischenschicht des ersten Kontaktloches 7 von 10. Dies hat den Effekt, dass die Dicke der ersten Schicht des ersten Kontaktloches 7 und des zweiten Kontaktloches 22 ähnliche Werte aufweisen. Folglich können durch dieses Verfahren eine ähnliche Dicke und eine ähnliche Menge von verbleibendem wirksamen Material der ersten Schicht auf dem Boden des ersten und des zweiten Kontaktloches 7, 22 erreicht werden. Das Verfahren ermöglicht daher das Aufbringen einer ersten Schicht in Kontaktlöchern mit unterschiedlichen Aspektverhältnissen unter Verwendung eines herkömmlichen Verfahrens, wobei eine ähnliche Dicke der ersten Schicht erreicht werden kann. Die Dicke der ersten Schicht in dem ersten und dem zweiten Kontaktloch 7, 22 ist vorzugsweise gleich; zumindest werden jedoch die Unterschiede zwischen der Dicke der ersten und der zweiten Schicht nach dem Aufbringen durch die Plasmabehandlung verringert.
  • Dieses Verfahren lässt sich auch mit anderen Materialien für die erste Schicht durchführen, beispielsweise mit Kobalt, Nickel, Wolfram, und auch unter Verwendung anderer Plasmagase, d.h. Argon oder Ammoniak.
  • Die Verringerung der Dicke der ersten Schicht hängt von der Energie, der Dauer und dem Druck bei der Plasmabehandlung ab. Die Dicke der ersten Schicht wird mithilfe von mehr Energie, längerer Dauer und höherem Druck bei der Plasmabehandlung weiter verringert. Die erste Schicht 8 wird bei der Plasmabehandlung weniger verringert, wenn die zweite Schicht 9 eine größere Dicke aufweist.
  • In den 11 bis 14 sind Verfahrensschritte eines weiteren vorteilhaften Verfahrens dargestellt. In diesem Zusammenhang zeigt 11 ein Substrat 1, d.h. eine Silizium-Halbleiterscheibe mit mehreren Kontaktlöchern 7. Die Kontaktlöcher befindet sich in unterschiedlichen Bereichen des Substrats 1 und aufgrund der Ungleichmäßigkeit des Abscheideverfahrens haben die ersten Schichten 8 in den Kontaktlöchern 7 unterschiedliche Dicken. Die erste Schicht 8 wird durch ein PVD-Verfahren in der Mitte des Substrats mit einer höheren Aufbringrate aufgebracht als in den Randbereichen des Substrats 1. Daher ist die erste Schicht 8 in einem mittleren Kontaktloch 7 dicker als bei den ersten Schichten 8 in den Kontaktlöchern 7, die sich im Randbereich des Substrats 1 befinden. Dieser Verfahrensschritt ist in 11 gezeigt. In einem nachfolgenden Verfahrensschritt wird die zweite Schicht 9 in den Kontaktlöchern 7 aufgebracht, wie in 12 gezeigt ist. Im Interesse einer einfacheren Darstellung sind die ersten und die zweiten Schichten 8, 9 in den Figuren nur in den Kontaktlöchern 7 und nicht auf der oberen Fläche des Substrats 7 gezeigt, wo die erste und die zweite Schicht 8, 9 ebenfalls aufgebracht wird.
  • Dieses Verfahren führt zu einer Struktur von ersten und zweiten Schichten 8, 9, wobei die ersten Schichten 8 in den Kontaktlöchern 7 unterschiedliche Dicken haben. Die Dicken der ersten Schichten 8 sind jedoch entscheidende Merkmale für den Ohmschen Widerstand des Kontakts und für den Leckstrom, weshalb sich die Dicken der ersten Schichten 8 der unterschiedlichen Kontaktlöcher 7 nicht zu sehr voneinander unterscheiden sollten.
  • Aus diesem Grund wird in einem nachfolgenden Verfahrensschritt eine nicht-gleichmäßige Plasmabehandlung verwendet.
  • Wie in 13 gezeigt ist, wird die Plasmabehandlung so gesteuert, dass sie eine stärkere Auswirkung auf die ersten Schicht 8 der Kontaktlöcher 7 in einem mittleren Bereich der Halbleiterscheibe und weniger Auswirkungen auf die ersten Schichten 8 der Kontaktlöcher 7 in den Rand- oder Kantenbereichen des Substrats 1 haben. Aufgrund des stärkeren Effekts auf die erste Schicht 8 in dem mittleren Kontaktloch 7 wird die Dicke der ersten Schicht 8 des mittleren Kontaktloches 7 durch die Plasmabehandlung stärker verringert als die ersten Schichten 8 der Kontaktlöcher in den Rand- oder Kantenbereichen des Substrats 1. Daher wird in dem mittleren Kontaktloch 7 eine dickere Zwischenschicht 21 generiert als in den anderen in 14 dargestellten Kontaktlöchern. Folglich werden die unterschiedlichen Dicken der ersten Schichten 8 der Kontaktlöcher 7 ausgeglichen, was dazu führt, dass die ersten Schichten 8 der Kontaktlöcher in der Mitte und in den Rand- oder Kantenbereichen in etwa dieselbe Dicke haben, wie in 14 gezeigt. Die Füllhöhen in den Kontaktlöchern unterscheiden sich immer noch voneinander. Dieses Verfahren kann auch mit anderen Materialien als erste Schicht, z.B. mit Titan, Kobalt, Nickel oder Wolfram, durchgeführt werden.
  • 15 zeigt ein Diagram, das den Zusammenhang zwischen dem Leckstrom des elektrischen Kontakts und der Dicke der ersten Schicht darstellt, welche in diesem Beispiel aus Titan besteht. Wie in dem Diagram gezeigt, steigt der Leckstrom mit der größeren Dicke der ersten Schicht. Der Leckstrom ist für eine Dicke der ersten Schicht 8 von 15 nm, 20, 25 und 35 nm gemessen. Die angegebenen Werte beziehen sich auf die obere Dicke neben dem Kontaktloch auf der Oberfläche der Isolierschicht. Die relevante Dicke im unteren Bereich des Kontakts kann weniger als oben angegeben betragen. Ausgehend von den experimentellen Daten ist offenkundig, dass der Leckstrom zwischen einem Siliziumsubstrat und einer ersten Titanschicht von der Dicke der ersten Schicht abhängt.
  • 16 zeigt die Abhängigkeit des Ohmschen Widerstands einer Kontakt-Metall-Grenzfläche einer E-Probe und einer N-Probe. Die E-Probe und die N-Probe weisen ein Siliziumsubstrat, eine erste Schicht aus Titan mit einer Dicke von 25 nm und eine Titannitridschicht auf der ersten Schicht auf, wobei die zweite Schicht der E-Probe für 16 Sekunden und der N-Probe für 24 Sekunden aufgebracht wurde. Dies bedeutet, dass die zweite Schicht – die Titannitridschicht aus der E-Probe – weniger dick ist als die zweite Schicht aus der N-Probe. Sowohl die E-, als auch die N-Probe wurden mit demselben Plasma behandelt. Die N-Probe zeigt einen höheren Ohmschen Widerstand zischen Kontakt und Metall, was zeigt, dass die Dicke der zweiten Schicht die Verringerung der Dicke der ersten Schicht beeinflusst. Aufgrund der größeren Dicke der zweiten Schicht der N-Probe ist die Verringerung der ersten Schicht der N-Probe geringer als der E-Probe.
  • Der höhere Ohmsche Kontaktwiderstand zwischen der in 16 dargestellten Kontaktschicht und der Metallschicht der N-Probe im Vergleich der E-Probe zeigt, dass die zweite Schicht 9 nicht über die gesamte Dicke mit Plasma behandelt wurde, während die erste Schicht 8 gar nicht behandelt wurde. Dies resultiert in einem höheren Ohmschen Widerstand an der Kontakt-Metall-Grenzfläche. Aus diesem Grund wurde in der N-Probe keine Zwischenschicht 21 erzeugt, die die Dicke der ersten Schicht verringert.
  • Wie aus 17 ersichtlich, ist der Ohmsche Widerstand zwischen Kontakt und Substrat der N-Probe ebenfalls höher als der E-Probe. Dies resultiert aus der geringeren Behandlung der ersten Schicht aufgrund der größeren Dicke der zweiten Schicht der N-Probe im Vergleich zur E-Probe.
  • 18 zeigt eine vom Leckstrom abhängige Ausbeute der E-Probe im Vergleich zur N-Probe. Wie in 18 gezeigt, ist die Ausbeute bei der N-Probe im Vergleich zur E-Probe um 5% verringert. Dies bedeutet, dass das Beispiel aufgrund einer verringerten effektiven Dicke der ersten Schicht eine höhere Ausbeute mit einem geringeren Leckstrom mit sich bringt. Die N-Probe weist eine geringere Ausbeute und einen höheren Leckstrom aufgrund einer dickeren ersten Schicht auf, was zur Bildung von Silizidkörnern – im vorliegenden Beispiel Titan-Silizium-Körner – führt.
  • Die 17 und 18 zeigen, dass die Dicke der zweiten Schicht die Plasmabehandlung der ersten Schicht beeinflusst, was eine geringere Reduktion der Dicke der ersten Schicht im Fall einer größeren Dicke der zweiten Schicht zur Folge hat.
  • 19 zeigt ein Diagram, das den Zusammenhang zwischen dem Ohmschen Widerstand des Kontakts mit Metal in einer B- und einer E-Probe anzeigt, wobei jedes Beispiel ein Substrat 1 mit einer ersten Titanschicht mit einer Dicke von 25 nm aufweist. Die erste Schicht der B-Probe wird mittels eines PVD-Verfahrens mit einer zweiten Schicht aus Titannitrid während einer Aufbringzeit von 16 Sekunden aufgebracht. Schließlich wird die B-Probe für 20 Sekunden mit Plasma bei einer Plasmaenergie von 1250 W behandelt.
  • Die erste Schicht der E-Probe wird mittels eines CVD-Verfahrens mit einer zweiten Titannitridschicht in einer Aufbringzeit von zweimal 8 Sekunden abgeschieden. Dann wird das Beispiel mit Plasma behandelt, wobei dasselbe Plasma wie bei der B-Probe eingesetzt wird, jedoch mit mehr Plasmaenergie, d.h. 1750 W für 22 Sekunden. Wie aus 19 ersichtlich ist, ist der Ohmsche Widerstand zwischen dem Kontakt und dem Metall nahezu gleich. Dies zeigt dass die B- und die E-Proben beide ausreichend behandelt wurden und die gesamten Dicken der zweiten Schichten mit Plasma behandelt wurden.
  • 20 zeigt den Ohmschen Widerstand zwischen dem Kontakt und dem Substrat 1 der B- und der E-Probe. Wie in 20 gezeigt, ist der Ohmsche Widerstand zwischen dem Kontakt und dem Substrat 1 der E-Probe größer. Es ist bekannt, dass die Kontakte mit Silizium sensibel auf die Dicke der ersten Schicht reagieren. Die dünnere erste Schichtdicke geht mit einem höheren Ohmschen Widerstand des Kontakts mit Silizium einher. Aus diesem Grund zeigt die E-Probe eine zu starke Behandlung mit einer zu dicken Zwischenschicht und mit einer zu kleinen ersten Schicht zur Ausbildung einer Silizidschicht zur Verfügung steht, in diesem Beispiel ein Titan-Silizium-Silizid.
  • Die beschriebenen Verfahren können zur Herstellung von DRAM-Speichern, Flash-Speichern oder integrierten Logikspeicherchips eingesetzt werden. Die beschriebenen Verfahren können grundsätzlich in jedem Fachgebiet eingesetzt werden, in dem es vorteilhaft ist, die Dicke einer ersten Schicht eines elektrischen Kontakts, der nach dem Aufbringen einer zweiten Schicht mit einer zweiten Schicht bedeckt ist, zu steuern und zu verändern. Die beschriebenen Verfahren können sich für jedes Herstellungsverfahren von Kontakten zwischen einem Halbleitermaterial, z.B. Silizium, und einem Metall, z.B. Wolfram oder Aluminium, als vorteilhaft erweisen.
  • Figurenbeschriftung
  • 4, 5, 6
    • Plasma treatment – Plasmabehandlung
    • Process flow – Prozessverlauf
  • 7
    • Large contacts – große Kontakte
    • Small – klein
  • 9
    • Power – Energie
    • Treatment – Behandlung
  • 11, 12, 13, 14
    • Edge – Rand
    • Wafer center – Mitte des Wafers
    • Non-uniform N2/H2 treatment – nicht-gleichmäßige N2/H2-Behandlung
    • TiN + Uniform Ti – TiN + gleichmäßiges Ti
  • 15
    • Thickness on top beside contact hole – Schichtdicke auf der Oberfläche neben dem Kontaktloch
    • Abs. leakage – absoluter Leckstrom
  • 16
    • Contact to metal – Kontakt zu Metall
    • E: TiN 25 nm/MOCVD TiN 16 sec deposition time – E: TiN 25 nm/MOCVD TiN Abscheidezeit 16 Sekunden
    • N: TiN 25 nm MOCVD TiN 24 sec deposition time – N: TiN 25 nm MOCVD TiN Abscheidezeit 24 Sekunden
  • 17
    • Contact to Si – Kontakt zu Silizium
  • 18
    • Leakage related yield – Ausbeute in Abhängigkeit vom Leckstrom
  • 19, 20
    • Contact to metal – Kontakt zu Metall
    • Contact to Si – Kontakt zu Silizium
    • B: Ti 25 nm MOCVD TiN 16 sec deposition time – B: Ti 25 nm MOCVD TiN Abscheidezeit 16 Sekunden
    • Treatment power 1250 W – Behandlungsleistung 1250 W
    • E: Ti 25 nm MOCVD TiN 8 sec deposition time – E: Ti 25 nm MOCVD TiN Abscheidezeit 8 Sekunden
    • Treatment power 1750 W – Behandlungsleitung 1750 W
    • 1
    Substrat
    2
    Isolierbereich
    3
    Halbleiterschicht
    4
    Oberfläche
    5
    Leiterbahn
    6
    Isolierschicht
    7
    Kontaktloch
    8
    erste Schicht
    9
    zweite Schicht
    11
    Kammer
    12
    Träger
    13
    Target
    14
    Anode
    15
    Abschirmung
    16
    Zuführleitung
    17
    Versorgungsquelle
    18
    Plasma
    19
    Magneten
    20
    Achse
    21
    Zwischenschicht
    22
    zweites Kontaktloch
    23
    Gasumgebung

Claims (39)

  1. Verfahren zum Steuern einer Dicke einer ersten Schicht eines elektrischen Kontakts eines Halbleiterbausteins, welcher eine Schicht mit einer ersten und einer zweiten Schicht aufweist, aufweisend: Abdecken mindestens eines Teils der Schicht mit der ersten Schicht; Abdecken mindestens eines Teils der ersten Schicht mit der zweiten Schicht; Behandeln der zweiten Schicht mit einer Plasmabehandlung; Behandeln einer oberen Seite der ersten Schicht, die an der zweiten Schicht anliegt, mit einem Gasplasma-Verfahren; und Erzeugen einer Zwischenschicht zwischen der ersten und der zweiten Schicht, die die Dicke der ersten Schicht verringert.
  2. Verfahren nach Anspruch 1, wobei die erste Schicht Titan aufweist.
  3. Verfahren nach Anspruch 2, wobei die zweite Schicht Titan-Nitrid aufweist
  4. Verfahren nach Anspruch 1, wobei das Plasma Wasserstoff und Stickstoff umfasst.
  5. Verfahren nach Anspruch 2, wobei das Titan durch ein PVD-Verfahren aufgebracht wird.
  6. Verfahren nach Anspruch 3, wobei das Titan-Nitrid durch ein CVD-Verfahren aufgebracht wird.
  7. Verfahren nach Anspruch 1, wobei die erste Schicht Kobalt aufweist.
  8. Verfahren nach Anspruch 1, wobei die erste Schicht Nickel aufweist.
  9. Verfahren nach Anspruch 1, wobei die erste Schicht Wolfram aufweist.
  10. Verfahren nach Anspruch 1, wobei das Plasmagas Ammoniak aufweist.
  11. Verfahren nach Anspruch 1, wobei das Plasmagas Argon aufweist.
  12. Verfahren nach Anspruch 1, wobei das Plasma Wasserstoff und Stickstoff aufweist, wobei das Plasmagas Ammoniak und wobei das Plasmagas Argon aufweist.
  13. Verfahren nach Anspruch 1, wobei die zweite Schicht durch ein PVD-Verfahren aufgebracht wird.
  14. Verfahren nach Anspruch 1, wobei die zweite Schicht durch ein metall-organisches CVD-Verfahren aufgebracht wird.
  15. Verfahren nach Anspruch 1, wobei die Plasmabehandlung mit einer elektrischen Leistung zwischen 300 und 3000 W durchgeführt wird.
  16. Verfahren nach Anspruch 1, wobei die Plasmabehandlung über eine Dauer von 5 bis 60 Sekunden durchgeführt wird.
  17. Verfahren nach Anspruch 1, wobei die Schicht eine Halbleiterschicht und der Baustein ein Halbleiterbaustein ist.
  18. Verfahren nach Anspruch 17, wobei ein Speicherbaustein hergestellt wird.
  19. Verfahren nach Anspruch 17, wobei ein Logikbaustein hergestellt wird.
  20. Verfahren nach Anspruch 1, wobei die Schicht eine Metallschicht ist.
  21. Verfahren zum Anpassen unterschiedlicher Dicken von ersten Schichten von elektrischen Kontakten in einem Baustein, wobei der Baustein Kontaktlöcher mit unterschiedlichen Aspektverhältnissen aufweist, aufweisend: Aufbringen von ersten Schichten mit unterschiedlichen Dicken in den Kontaktlöchern; Aufbringen von zweiten Schichten auf den ersten Schichten in den Kontaktlöchern, wobei die zweiten Schichten mit Gasplasma behandelt werden; Behandeln des oberen Abschnitts der ersten Schichten angrenzend an die zweiten Schichten durch das Gasplasma und Erzeugen von Zwischenschichten zwischen den ersten und den zweiten Schichten, wodurch die Dicke der ersten Schichten verringert wird, wobei die Dicke der Zwischenschichten von dickeren ersten Schichten dicker ist als die Zwischenschichten von dünneren ersten Schichten, und die Unterschiede der ersten Schichtdicken durch die Plasmabehandlung verringert werden.
  22. Verfahren nach Anspruch 21, wobei die erste Schicht Titan aufweist.
  23. Verfahren nach Anspruch 22, wobei die zweite Schicht Titan-Nitrid aufweist.
  24. Verfahren nach Anspruch 21, wobei das Gasplasma Wasserstoff und Sauerstoff aufweist.
  25. Verfahren nach Anspruch 22, wobei das Titan durch ein PVD-Verfahren aufgebracht wird.
  26. Verfahren nach Anspruch 23, wobei das Titan-Nitrid durch ein CVD-Verfahren aufgebracht wird.
  27. Verfahren nach Anspruch 21, wobei die erste Schicht Kobalt aufweist.
  28. Verfahren nach Anspruch 21, wobei die erste Schicht Nickel aufweist.
  29. Verfahren nach Anspruch 21, wobei die erste Schicht Wolfram aufweist.
  30. Verfahren nach Anspruch 21, wobei das Plasmagas Ammoniak aufweist.
  31. Verfahren nach Anspruch 19, wobei das Plasmagas Argon aufweist.
  32. Verfahren nach Anspruch 21, wobei die erste Schicht durch ein PVD-Verfahren aufgebracht wird.
  33. Verfahren nach Anspruch 21, wobei die zweite Schicht durch ein CVD-Verfahren aufgebracht wird.
  34. Verfahren nach Anspruch 21, wobei die Plasmabehandlung mit einer elektrischen Leistung zwischen 300 und 3000 W durchgeführt wird.
  35. Verfahren nach Anspruch 21, wobei die Plasmabehandlung über eine Dauer von 5 bis 60 Sekunden durchgeführt wird.
  36. Verfahren nach Anspruch 21, wobei die Schicht eine Halbleiterschicht und der Baustein ein Halbleiterbaustein ist.
  37. Verfahren nach Anspruch 21, wobei die Schicht eine Metallschicht ist.
  38. Verfahren nach Anspruch 21, wobei die Plasmabehandlung mit einer größeren Auswirkung an dickeren ersten Schichten in Kontaktlöchern und mit kleinerer Auswirkung an dünneren ersten Schicht in Kontaktlöchern durchgeführt wird.
  39. Verfahren zum Steuern der Dicke einer ersten Schicht eines elektrischen Kontakts eines Bausteins, wobei der Baustein eine Schicht, eine erste Schicht und eine zweite Schicht aufweist, wobei mindestens ein Teil der Schicht mit der ersten Schicht bedeckt ist, wobei mindestens ein Teil der ersten Schicht mit der zweiten Schicht bedeckt ist, wobei die zweite Schicht mit einem Gasplasma behandelt wird, wobei eine obere Seite der ersten Schicht angrenzend an die zweite Schicht durch das Gasplasma behandelt und die Dicke der ersten Schicht auf eine vorgegebene Dicke reduziert wird.
DE102005061821A 2005-12-07 2005-12-23 Verfahren zum Steuern einer Dicke einer ersten Schicht und Verfahren zum Anpassen der Dicke unterschiedlicher erster Schichten Expired - Fee Related DE102005061821B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/295,726 US7341950B2 (en) 2005-12-07 2005-12-07 Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers
US11/295,726 2005-12-07

Publications (2)

Publication Number Publication Date
DE102005061821A1 true DE102005061821A1 (de) 2007-06-14
DE102005061821B4 DE102005061821B4 (de) 2010-05-27

Family

ID=38056137

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005061821A Expired - Fee Related DE102005061821B4 (de) 2005-12-07 2005-12-23 Verfahren zum Steuern einer Dicke einer ersten Schicht und Verfahren zum Anpassen der Dicke unterschiedlicher erster Schichten

Country Status (2)

Country Link
US (1) US7341950B2 (de)
DE (1) DE102005061821B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6034095B2 (ja) * 2012-08-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567483A (en) * 1995-06-05 1996-10-22 Sony Corporation Process for plasma enhanced anneal of titanium nitride
WO1999028955A2 (en) * 1997-12-02 1999-06-10 Applied Materials, Inc. Chemical vapor deposition of titanium on a wafer comprising an in-situ precleaning step
US6207567B1 (en) * 1999-04-12 2001-03-27 United Microelectronics Corp. Fabricating method of glue layer and barrier layer
EP1204140A2 (de) * 2000-10-26 2002-05-08 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE10240116A1 (de) * 2002-08-30 2004-03-11 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung lokaler Verbindungsbarrierenschichten

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5232872A (en) 1989-05-09 1993-08-03 Fujitsu Limited Method for manufacturing semiconductor device
DE69329412T2 (de) 1992-10-15 2001-03-22 Koninklijke Philips Electronics N.V., Eindhoven Verfahren zur Bildung einer Ti- und einer TiN-Schicht auf einem Halbleiterkörper durch eine Sputter-Methode, mit einer zusätzlichen Stufe zur Reinigung des Targets
US6215186B1 (en) * 1998-01-12 2001-04-10 Texas Instruments Incorporated System and method of forming a tungstein plug
US6916729B2 (en) 2003-04-08 2005-07-12 Infineon Technologies Ag Salicide formation method
US6844591B1 (en) * 2003-09-17 2005-01-18 Micron Technology, Inc. Method of forming DRAM access transistors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567483A (en) * 1995-06-05 1996-10-22 Sony Corporation Process for plasma enhanced anneal of titanium nitride
WO1999028955A2 (en) * 1997-12-02 1999-06-10 Applied Materials, Inc. Chemical vapor deposition of titanium on a wafer comprising an in-situ precleaning step
US6207567B1 (en) * 1999-04-12 2001-03-27 United Microelectronics Corp. Fabricating method of glue layer and barrier layer
EP1204140A2 (de) * 2000-10-26 2002-05-08 Matsushita Electric Industrial Co., Ltd. Halbleitervorrichtung und Verfahren zu dessen Herstellung
DE10240116A1 (de) * 2002-08-30 2004-03-11 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung lokaler Verbindungsbarrierenschichten

Also Published As

Publication number Publication date
DE102005061821B4 (de) 2010-05-27
US7341950B2 (en) 2008-03-11
US20070125748A1 (en) 2007-06-07

Similar Documents

Publication Publication Date Title
DE19521150B4 (de) Verdrahtungsstruktur eines Halbleiterbaulementes und Verfahren zu ihrer Herstellung
DE69127402T2 (de) Elektrode für einen vertikalen Feldeffekttransistor und Verfahren zu deren Herstellung
DE69231389T2 (de) Verfahren zur Herstellung eines elektrischer Kontaktes über einem Silizium-Halbleiterplättchen
DE69132569T2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit komplementären Feldeffekttransistoren
DE69120371T2 (de) Verfahren zur Herstellung einer dünnen Schicht und Halbleitervorrichtungen
DE3850624T2 (de) Verfahren zum Herstellen von Halbleiterkontakten.
DE69215926T2 (de) Verfahren zum Herstellen einer Halbleiteranordnung, wobei ein selbstregistrierendes Kobalt- oder Nickelsilizid gebildet wird
DE69123175T2 (de) Verfahren zur Verdrahtung einer Halbleiterschaltung
DE10065454B4 (de) Verfahren zur Herstellung eines Aluminiumoxidfilms zur Verwendung in einem Halbleitergerät
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE3211761A1 (de) Verfahren zum herstellen von integrierten mos-feldeffekttransistorschaltungen in siliziumgate-technologie mit silizid beschichteten diffusionsgebieten als niederohmige leiterbahnen
DE3873903T2 (de) Verfahren, um eine elektrische verbindung auf einer silizium-halbleitervorrichtung herzustellen.
DE69109366T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Gatestruktur.
EP1152459A2 (de) Verfahren zum Herstellen einer Barriereschicht in einem elektronischen Bauelement
DE19911149C1 (de) Integrierte Schaltungsanordnung, die eine in einem Substrat vergrabene leitende Struktur umfaßt, die mit einem Gebiet des Substrats elektrisch verbunden ist, und Verfahren zu deren Herstellung
DE3541587A1 (de) Verfahren zur herstellung eines duennen halbleiterfilms
DE19820147A1 (de) Verfahren zur Bildung einer leitfähigen Schicht mittels eines atomaren Schichtdepositionsprozesses
DE102005052001B4 (de) Halbleiterbauelement mit einem Kontaktpfropfen auf Kupferbasis und ein Verfahren zur Herstellung desselben
DE102005023122A1 (de) Integrierte Schaltungsanordnung mit Schichtstapel und Verfahren
DE3314879A1 (de) Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
DE4420052A1 (de) Verfahren zur Herstellung eines Gates in einer Halbleitereinrichtung
DE102017118292A1 (de) Sperrschichtbildung unter Verwendung einer thermischen Bearbeitung
DE10135580C1 (de) Kontaktintegrationsschema für Halbleiteranordnungen
DE69026669T2 (de) Verfahren zur Herstellung einer abgeschiedenen Schicht unter Verwendung von Alkylaluminiumhydrid und Verfahren zur Herstellung eines Halbleiterbauelements
DE10208904B4 (de) Verfahren zur Herstellung unterschiedlicher Silicidbereiche auf verschiedenen Silicium enthaltenden Gebieten in einem Halbleiterelement

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: NANYA TECHNOLOGY COOPERATION, KUEISHAN, TAOYUA, TW

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8364 No opposition during term of opposition
R081 Change of applicant/patentee

Owner name: NANYA TECHNOLOGY CORPORATION, KUEISHAN, TW

Free format text: FORMER OWNER: NANYA TECHNOLOGY COOPERATION, QIMONDA AG, , TW

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: NANYA TECHNOLOGY COOPERATION, QIMONDA AG, , TW

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNERS: NANYA TECHNOLOGY COOPERATION, KUEISHAN, TAOYUAN, TW; QIMONDA AG, 81739 MUENCHEN, DE

Owner name: NANYA TECHNOLOGY CORPORATION, KUEISHAN, TW

Free format text: FORMER OWNERS: NANYA TECHNOLOGY COOPERATION, KUEISHAN, TAOYUAN, TW; QIMONDA AG, 81739 MUENCHEN, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee