DE102005016574B4

DE102005016574B4 - Rechnergestütztes Verfahren zur Vorbereitung der messtechnischen Schnittstellen-Charakterisierung eines Halbleiter-Chips

Info

Publication number: DE102005016574B4
Application number: DE102005016574.5A
Authority: DE
Inventors: Christian Müller
Original assignee: Intel Mobile Communications GmbH
Current assignee: Intel Deutschland GmbH
Priority date: 2005-04-11
Filing date: 2005-04-11
Publication date: 2015-12-31
Anticipated expiration: 2025-04-12
Also published as: DE102005016574A1; DE102005016574B8

Abstract

Rechnergestütztes Verfahren – zur Bestimmung eines geeigneten Abtastzeitpunkts mindestens eines digitalen Ausgangssignals oder – zur Bestimmung einer geeigneten Zeitlage der Flanken mindestens eines digitalen Eingangssignals für die Messung zeitabhängiger Kenngrößen eines Halbleiter-Chips, mit den Schritten: a) Entgegennahme eines simulierten Zeitverlaufs – des Ausgangssignals bzw. – des Chip-internen Abtaststeuersignals des Eingangssignals; b) Bestimmen eines relativen Umschaltzeitpunkts des Ausgangssignals bzw. des Abtaststeuersignals aus dem simulierten Zeitverlauf, wobei ein relativer Umschaltzeitpunkt die Zeitlage einer oder mehrerer gleichartiger oder verschiedenartiger Flanken des jeweiligen Signals innerhalb einer sich wiederholenden Periode mit einer Periodendauer T angibt, wobei die Anzahl gleichartiger oder verschiedenartiger Flanken in dem Zeitverlauf oder in einem Teilabschnitt des Zeitverlaufs des jeweiligen Signals für verschiedene Zeitlagen innerhalb der Periode ermittelt wird, und wobei diejenige Zeitlage mit der maximalen Anzahl gleichartiger oder verschiedenartiger Flanken einen relativen Umschaltzeitpunkt festlegt; und c) Ermitteln des geeigneten Abtastzeitpunkts des digitalen Ausgangssignals bzw. der geeigneten Zeitlage des digitalen Eingangssignals in Abhängigkeit des relativen Umschaltzeitpunkts des Ausgangssignals bzw. des Abtaststeuersignals, wobei sich – der geeignete Abtastzeitpunkt aus dem relativen Umschaltzeitpunkt des Ausgangssignals bzw. – die geeignete Zeitlage aus dem relativen Umschaltzeitpunkt des Abtaststeuersignals zuzüglich oder abzüglich eines vorgegebenen oder wählbaren Bruchteils der Periodendauer T ergibt.

Description

Die Erfindung betrifft ein rechnergestütztes Verfahren zur Bestimmung eines geeigneten Abtastzeitpunkts für Ausgangssignale sowie zur Bestimmung einer geeigneten Zeitlage von Eingangssignal-Flanken für die spätere Messung eines Halbleiter-Chips.
Der zeitliche Ablauf ausgehend von dem Entwurf eines digitalen Halbleiter-Chips bis hin zur Massenfertigung des Halbleiter-Chips gliedert sich in mehrere Phasen. Nach dem Abschluss der Entwurfsphase steht eine Gate-Level-Netzliste zur Verfügung, welche den entworfenen Halbleiter-Chip auf Gatter-Ebene beschreibt. Basierend auf der Gate-Level-Netzliste wird der Schaltungsentwurf mit Simulationswerkzeugen funktional verifiziert. Bei der AC-Verifikation werden eingangsseitige und ausgangsseitige Testmuster (AC-Pattern oder Test-Pattern) funktional geprüft. Nach dem sogenannten Tape-Out, d. h. der Überleitung der Maskendaten des Halbleiter-Chips an die Chip-Fertigung, erfolgen erste Vorbereitungen für den späteren Test des gefertigten Halbleiter-Chips in einer automatisierten messtechnischen Testumgebung.
Erst nach der Verfügbarkeit der ersten Muster des Halbleiter-Chips kann die sogenannte AC-Charakterisierung der digitalen Schnittstelle des Halbleiter-Chips in der Testumgebung durchgeführt werden. Bei der AC-Charakterisierung werden zeitabhängige Kenngrößen, welche auch als Timing-Parameter bezeichnet werden, der Chip-extern sichtbaren digitalen Schnittstelle des Halbleiter-Chips vermessen. Der tolerierte Wertebereich dieser Timing-Parameter ist generell in der Spezifikation des Halbleiter-Chips angegeben.
Beispiele für Timing-Parameter sind die Verzögerung einer Umschaltflanke eines ersten Ausgangs zu der Umschaltschaltflanke eines zweiten Ausgangs (beispielsweise für einen Takt- und einen Datenausgang) oder die Pulsbreite eines einzelnen Ausgangssignals. Generell werden Timing-Parameter als Differenzen der Zeitlagen der Flanken verschiedener Schnittstellen-bezogener Signale oder desselben Schnittstellen-bezogenen Signals ermittelt. Handelt es sich bei einem derartigen Schnittstellen-bezogenen Signal um ein Eingangssignal, ist bei der Berechnung des entsprechenden Timing-Parameters nicht die Signalflanke des Eingangssignals, sondern die Signalflanke des internen Abtaststeuersignals, auch als Latch-Signal bezeichnet, des das Eingangssignal eintaktenden Flipflops maßgeblich. Im Fall eines Ausgangs wird hingegen direkt die Zeitlage der Flanke des jeweiligen Ausgangssignals ermittelt.
Bei der AC-Charakterisierung in einer messtechnischen Testumgebung müssen zur Bestimmung der Timing-Parameter zunächst die Zeitlagen der jeweiligen Signalflanken ermittelt werden. Bei der messtechnischen Bestimmung der Timing-Parameter wird der Signalverlauf auf eine wiederholende Periode mit der Periodendauer T abgebildet. Innerhalb dieser sich wiederholenden Periode werden dann die Flanken gesucht. Dies erfolgt in der messtechnischen Testumgebung iterativ, beispielsweise mittels sukzessiver Approximation. Bei einem Signalausgang wird dabei zeitlich nacheinander bei verschiedenen Pattern-Durchläufen und jeweils im Raster der Periode verschobenen Betrachtungszeitpunkten, welche auch als Strobe-Zeitpunkte bezeichnet werden, überprüft, ob ein Signalwechsel stattgefunden hat. Je nach gewählter Genauigkeit der Flankenbestimmung erfolgt die Suche mehr oder weniger schnell. Bei einem Signaleingang findet die Suche der Zeitlage der Signalflanke des nach außen nicht direkt sichtbaren Latch-Signals – im folgenden als Latch-Zeitpunkt bezeichnet – über ein extern sichtbares Ergebnissignal statt, welches angibt, ob das Einlesen über das eintaktende Flipflop fehlerfrei („pass”) oder fehlerbehaftet („fail”) erfolgt ist. Dazu wird die Flanke des Signals am Signaleingang in zeitlich nacheinander durchgeführten Pattern-Durchläufen solange variiert, bis das dem Signaleingang zugeordnete Ergebnissignal von „pass” auf „fail” umschaltet.
Sind in der vorstehend beschriebenen Weise die Zeitlagen der Signalflanken messtechnisch ermittelt worden, können die Timing-Parameter über eine Differenzbildung der Zeitlagen berechnet werden.
Nachteilig an der wie vorstehend beschriebenen messtechnischen AC-Charakterisierung eines Halbleiter-Bausteins ist, dass die AC-Charakterisierung erst bei Verfügbarkeit erster Muster für den Halbleiter-Chip durchgeführt werden kann. Ob der entworfene Baustein den spezifizierten Anforderungen an die Timing-Parameter gerecht wird, kann somit zeitlich erst nach dem Tape-Out überprüft werden. Hiermit ist ein erhebliches Design-Risiko der Art verbunden, dass der Baustein die Spezifikation nicht erfüllt.
Kommt es zusätzlich bei der AC-Charakterisierung zu Komplikationen, wird die AC-Charakterisierung häufig zum zeitkritischen Element des Projektzeitplans und verzögert so die Qualifikation des Bausteins und das Hochlaufen der Chip-Produktion. Ein typisches Problem bei der AC-Charakterisierung sind insbesondere falsche Berechnungsvorschriften für die Timing-Parameter. Derartige Fehler sind vor dem Hintergrund nachvollziehbar, dass für die Bestimmung der Timing-Parameter Testingenieure zuständig sind, die nicht aktiv an der Chip-Entwicklung teilgenommen haben.
Außerdem werden bei der AC-Charakterisierung häufig ungeeignete Strobe-Zeitpunkte für Ausgangssignale und in Bezug auf die Latch-Zeitpunkte ungeeignete Zeitlagen für die Flanken der Eingangssignale verwendet, so dass die Messung verfälscht wird. Hierfür ist bei den Signaleingängen die begrenzte Setup- und Hold-Zeit der eingangsseitigen Flipflops sowie die Zeitverzögerung (insbesondere aufgrund kombinatorischer Logik) zwischen dem Signaleingang und dem ersten Flipflop verantwortlich, so dass die Signalübernahme in den Chip bei einer ungeeigneten Zeitlage fehlerhaft sein kann. Bei Signalausgängen ergeben sich aufgrund endlicher Ausgangswiderstände und großer Ausgangskapazitäten (typischerweise durch das Messgerät oder die Test-Platine hervorgerufen) hohe Anstiegs- und Abfallzeiten, so dass bei ungeeigneten Strobe-Zeitpunkten die Detektion der Ausgangssignale nicht gewährleistet werden kann.
US 5,651,012 A beschäftigt sich mit Zeitanalyse von Pfaden in einem Schaltkreis, um diejenigen Pfadverzögerungen zu detektieren, die größer als eine nominale Phasenzeit des Schaltkreises sind. Die Zeitanalyse wird auf der Basis der Verknüpfung von Halb-Pfaden durchgeführt.
US 5,507,029 A beschäftigt sich mit der Analyse von Signaldifferenzen.
Ein rechnergestütztes Verfahren kann der rechnergestützten Bestimmung des Werts mindestens einer zeitabhängigen Kenngröße, d. h. eines Timing-Parameters, der digitalen Schnittstelle eines Halbleiter-Chips dienen. Vorteilhafterweise werden aber auf analoge Weise mehrere zeitabhängige Kenngrößen bestimmt. Typischerweise werden die Ausgabewerte des Verfahrens auch bei der anschließenden messtechnischen AC-Charakterisierung der digitalen Schnittstelle des Halbleiter-Chips verwendet.
In einem ersten Schritt des Verfahrens wird ein simulierter Zeitverlauf eines oder mehrerer elektrischer Signale, welche die digitale Schnittstelle betreffen, eingelesen. In einem zweiten Schritt werden pro Timing-Parameter zwei relative Umschaltzeitpunkte für das eine elektrische Signal oder zwei relative Umschaltzeitpunkte für verschiedene elektrische Signale aus dem Zeitverlauf bzw. den Zeitverläufen ermittelt.
Dabei gibt ein relativer Umschaltzeitpunkt die Zeitlage einer oder mehrerer gleichartiger oder verschiedenartiger Flanken des jeweiligen Signals innerhalb einer sich wiederholenden Periode mit einer Periodendauer T an. Die Periodendauer T entspricht typischerweise der Periodendauer des den digitalen Signale zugrunde liegenden Takts, insbesondere des schnellsten Taktsignals des Chips. Anschließend wird der Wert des Timing-Parameters in Abhängigkeit der relativen Umschaltzeitpunkte ermittelt.
Die Erfindung beruht auf der Erkenntnis, dass das Zeitverhalten der Schnittstelle des Halbleiter-Chips bereits vor der Verfügbarkeit der ersten Muster des Halbleiter-Chips durch eine rechnergestützte Simulation je nach Genauigkeit der der Simulation zugrunde liegenden Modelle mehr oder weniger genau nachgebildet werden kann. Die bei der messtechnischen AC-Charakterisierung durchgeführten Arbeitsschritte, nämlich der Ablauf eines Testmusters, die Bestimmung der Zeitlagen der für den jeweiligen Timing-Parameter relevanten Signalflanken und die Berechnung des jeweiligen Timing-Parameters, werden bei der rechnergestützten AC-Charakterisierung auf einem Rechner durchgeführt.
Indem bereits vor dem Tape-Out mittels des Verfahrens der Wert einzelner Timing-Parameter simulationstechnisch ermittelt werden kann, lässt sich das Risiko reduzieren, dass einzelne Timing-Parameter des Halbleiter-Chips den spezifizierten Toleranzbereich nicht erfüllen. Das Design-Risiko wird somit reduziert.
Außerdem wird durch das Verfahren ermöglicht, dass die Projektdauer für die messtechnische AC-Charakterisierung deutlich verringert werden kann. Dies liegt insbesondere daran, dass ein großer Teil des mit der messtechnischen AC-Charakterisierung zusammenhängenden Aufwands bereits während der erfindungsgemäßen rechnergestützten AC-Charakterisierung anfällt, beispielsweise die Aufstellung und Verifikation der Berechnungsvorschriften für die Timing-Parameter oder die Erzeugung geeigneter Testmuster. Darüber hinaus wird das für die AC-Charakterisierung notwendige Baustein-spezifische Wissen des Schaltungsentwicklers zeitnah abgefragt, d. h. nicht erst nach Verfügbarkeit der ersten Muster des Halbleiter-Chips wie bei der messtechnischen AC-Charakterisierung. Ferner können die Ergebnisse der rechnergestützten AC-Charakterisierung zur Verifikation der Ergebnisse der messtechnischen AC-Charakterisierung herangezogen werden, so dass Fehler bei der messtechnischen AC-Charakterisierung frühzeitig erkannt werden. Hierbei ist zu berücksichtigen, dass die messtechnische AC-Charakterisierung im Vergleich zu der rechnergestützten AC-Charakterisierung wesentlich fehleranfälliger ist, insbesondere deshalb, weil bei der AC-Charakterisierung die Zeitlagen der Flanken iterativ gesucht werden müssen.
Die dem Verfahren zugrunde liegenden Zeitverläufe ergeben sich vorteilhafterweise als Ausgabe einer Gate-Level-Simulation des Chips. Durch die der Gate-Level-Simulation zugrunde liegende Modellierung ist es möglich, eine ausreichende Genauigkeit bei der Bestimmung der Timing-Parameter zu gewährleisten. Einzelne Timing-Parameter werden typischerweise durch Subtraktion zweier relativen Umschaltzeitpunkte ermittelt. Bei den Berechnungsvorschriften für die Timing-Parameter wird ferner zusätzlich häufig ein Vielfaches der Periodendauer T subtrahiert oder addiert.
Bei dem rechnergestützten Verfahren zur AC-Charakterisierung wird vorteilhafterweise ein Vergleich des Timing-Parameters mit einem oder mehreren vorgegebenen Vergleichswerten für diesen Timing-Parameter durchgeführt, insbesondere mit einem spezifizierten Maximalwert und/oder mit einem spezifizierten Minimalwert. In diesem Fall wird vorteilhafterweise in Abhängigkeit des Vergleichs ein ermittelter Wert eines Timing-Parameters bewertet, d. h. der Wert des Timing-Parameters wird als spezifikationsgemäß oder nicht spezifikationsgemäß beurteilt.
Es ist daher Aufgabe der vorliegenden Erfindung, ein Verfahren anzugeben, welches die messtechnische AC-Charakterisierung vorbereitet, insbesondere dahingehend, dass geeignete Strobe-Zeitpunkte für Ausgangssignale und in Bezug auf die Latch-Zeitpunkte geeignete Zeitlagen für die Flanken der Eingangssignale in Hinblick auf die spätere messtechnische AC-Charakterisierung ermittelt werden.
Die der Erfindung zugrunde liegende Aufgabenstellung wird durch die Merkmale des unabhängigen Anspruchs 1 gelöst.
Die Erfindung ist auf ein rechnergestütztes Verfahren zur Bestimmung eines geeigneten Abtastzeitpunktes (Strobe-Zeitpunkt) eines digitalen Ausgangssignals und/oder zur Bestimmung der in Bezug auf die Latch-Zeitpunkte geeignete Zeitlage der Flanken mindestens eines digitalen Eingangssignals gerichtet. Vorteilhafterweise werden jedoch für mehrere Ausgangssignale jeweils der geeignete Abtastzeitpunkt und/oder für mehrere Eingangssignale jeweils die geeignete Zeitlage der Flanken bestimmt.
Die mittels des erfindungsgemäßen Verfahrens generierten Informationen werden für eine anschließende Messung des Halbleiter-Chips verwendet, insbesondere für eine messtechnische Bestimmung zeitabhängiger Kenngrößen der Schnittstelle des Halbleiter-Chips. Bei dem erfindungsgemäßen Verfahren wird ein simulierter Zeitverlauf des Ausgangssignals bzw. des Chip-internen Latch-Signals des Eingangssignals eingelesen, wobei der Zeitverlauf vorteilhafterweise auf einer Gate-Level-Simulation des Chips beruht. Anschließend wird analog zum ersten Aspekt der Erfindung ein relativer Umschaltzeitpunkt des Ausgangssignals bzw. des Latch-Signals aus dem simulierten Zeitverlauf ermittelt. Basierend auf dem so ermittelten relativen Umschaltzeitpunkt des Ausgangssignals bzw. des Abtaststeuersignals wird der geeignete Abtastzeitpunkt bzw. die geeignete Zeitlage der Flanken bestimmt.
Wie bereits vorstehend ausgeführt, werden bei der messtechnischen AC-Charakterisierung häufig ungeeignete Strobe-Zeitpunkte für Ausgangssignale und in Bezug auf die Latch-Zeitpunkte ungeeignete Zeitlagen der Flanken der Eingangssignale verwendet. Aufgrund von Messtoleranzen und Bauteiltoleranzen kann es so zu Messfehlern kommen. Mittels des erfindungsgemäßen Verfahrens können bereits im Vorfeld der AC-Charakterisierung bei Kenntnis der Umschaltzeitpunkte des jeweiligen Ausgangssignals bzw. des jeweiligen Latch-Signals rechnergestützt robuste Strobe-Zeitpunkte bzw. robuste Zeitlagen für die Flanken ermittelt werden. Typischerweise lässt sich der geeignete Strobe-Zeitpunkt aus dem relativen Umschaltpunkt des Ausgangssignals zuzüglich oder abzüglich eines vorgegebenen oder wählbaren Bruchteils der Periodendauer T ermitteln (beispielsweise zuzüglich 75% der Periodendauer T). Analog lässt sich die geeignete Zeitlage für ein Eingangssignal aus dem relativen Umschaltzeitpunkt des Latch-Signals zuzüglich oder abzüglich eines vorgegebenen oder wählbaren Bruchteils der Periodendauer T berechnen (beispielsweise zuzüglich 25% der Periodendauer T).
Werden diese geeigneten Strobe-Zeitpunkte bzw. geeigneten Zeitlagen der Eingangsflanken der messtechnischen AC-Charakterisierung zugrunde gelegt, können im Zusammenhang mit der Signal-Detektion (Ausgangssignale) bzw. Signal-Einspeisung (Eingangssignale) stehende Fehler bei der messtechnische AC-Charakterisierung weitgehend ausgeschlossen werden. Dies geht im Allgemeinen damit einher, dass die messtechnische AC-Charakterisierung wesentlich zügiger durchgeführt werden kann.
Nachfolgend beschriebene vorteilhafte Ausgestaltungen betreffen sowohl das nicht erfindungsgemäße Verfahren zur rechnergestützten Ermittlung von Timing-Parametern als auch das erfindungsgemäße Verfahren.
Typischerweise gilt für beide Verfahren, dass bei der Bestimmung eines relativen Umschaltzeitpunktes eines Signals dieser sich aus dem Zeitpunkt einer oder mehrerer Flanken des Signals modulo T ergibt, wobei die Operation „modulo” den Divisionsrest bei einer Division mit ganzzahligem Divisionsergebnis bestimmt. Liegt dem jeweiligen Verfahren beispielsweise eine Periodendauer T = 38,4 ns ≈ (26 MHz)^–1 zugrunde, wobei der Zeitverlauf eine Flanke bei t = 1362,2 ns aufweist, ergibt sich ein relativer Umschaltzeitpunkt bei 19,2 ns (t modulo T = 1362,2 ns modulo 38,4 ns = 19,2 ns).
Vorteilhafterweise werden zur Bestimmung eines Umschaltzeitpunktes zunächst die Zeitpunkte der Flanken des eingelesenen Zeitverlaufs oder eines Teilabschnitts dieses Verlaufs auf Zeitlagen innerhalb der Periode transformiert. Die Simulationsergebnisse werden also quasi in eine periodenbasierte Darstellung gewandelt. Zu diesem Zweck wird vorteilhafterweise die Anzahl gleichartiger (steigender oder fallender) oder auch verschiedenartiger Flanken in dem Zeitverlauf oder in einem Teilabschnitt des Zeitverlaufs des jeweiligen Signals für verschiedene Zeitlagen innerhalb der Periode ermittelt. Weitere Flanken sind natürlich denkbar. In diesem Fall wird also für jedes Signal ein Histogramm bezüglich der Verteilung der Zeitlagen der Signalflanken innerhalb der Periode generiert. Bei der Generierung eines derartigen Histogramms können lediglich steigende, fallende oder sowohl steigende als auch fallende Flanken zugrunde gelegt werden. Außerdem können pro Signal eine Mehrzahl von Histogrammen, nämlich für steigende, für fallende und sowohl für steigende als auch für fallende Flanken, generiert werden.
Insbesondere bei dem Verfahren zur rechnergestützten Bestimmung der Timing-Parameter ist es in diesem Fall zweckmäßig, wenn der einem Timing-Parameter zugrunde gelegte relative Umschaltzeitpunkt diejenige Zeitlage mit der maximalen Anzahl von gleichartigen oder verschiedenenartigen Flanken beschreibt. Liegen beispielsweise 30% der dem Histogramm zugrunde gelegten Flanken bei 5,1 ns und 70% der dem Histogramm zugrunde gelegten Flanken bei 7,2 ns wird als relativer Umschaltzeitpunkt die Zeitlage bei 7,2 ns seitens des Verfahrens identifiziert und der Berechnungsvorschrift für den Timing-Parameter zugrunde gelegt.
Die Erfindung wird nachfolgend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert; in diesen zeigen:
1 die für die AC-Charakterisierung wesentlichen Signale und Flanken;
2 die für die Angabe eines robusten Timings wesentlichen Signale, Flanken und Abstände;
3 eine robuste Zeitlage der Flanke eines Eingangssignals (oben) sowie einen robusten Latch-Zeitpunkt für ein Ausgangssignal (unten);
4 eine beispielhafte Definition der Chip-Schnittstelle in der Konfigurations-Datei;
5 ein Beispiel zur Berechnung eines Timing-Parameters in Abhängigkeit Perioden-bezogener Zeitlagen der Signalflanken;
6 eine beispielhafte Definition mehrerer Timing-Parameter in der Konfigurations-Datei;
7 einen Ausschnitt der in der Simulationsergebnis-Datei enthaltenen Zeitverläufe;
8 eine Mehrzahl von Histogrammen;
9 einen erfindungsgemäß ermittelten robusten Strobe-Zeitpunkt für ein Ausgangssignal;
10 eine erfindungsgemäß ermittelte robuste Zeitlage für eine Eingangsflanke;
11 die Ermittelung der Werte für die den Timing-Parametern zugrunde liegenden Variablen;
12 eine vom Programm generierte Ausgabe der Timing-Parameter; und
13 eine vom Programm generierte Ausgabe der Pattern-Statistik.
Beide Verfahren sind in Form eines einzigen auf einem Computer lauffähigen Programms realisiert worden.
Das Programm liest eine Simulationsergebnis-Datei (eine sogenannte VCD-Datei) ein, welche von einem Gate-Level-basierten Schaltungssimulator erzeugt worden ist und die simulierten Zeitverläufe der Schnittstellen-relevanten Signale umfasst. Die Zeitverläufe basieren auf einem sogenannten „print-on-change-format”, d. h. nur bei einer Signaländerung wird ein Wert in der Simulationsergebnis-Datei abgelegt. Die Simulationsergebnis-Datei umfasst für jeden Ausgang ein Strobe-Signal mit erwarteten Signalwerten sowie für jeden Signaleingang ein Latch-Signal (s. 2).
Ferner nimmt das Programm eine Konfigurations-Datei entgegen, welche der Konfiguration des Programms dient. Die Konfigurations-Datei umfasst u. a. die Schnittstellen-Definition, die Berechnungsvorschriften für die Timing-Parameter sowie die Definition der Periodendauer T.
Basierend auf diesen Eingaben generiert das Programm eine Vielzahl von Ausgaben, welche u. a. berechnete Timing-Parameter sowie ein robustes Timing, d. h. robuste Strobe-Zeitpunkte und robuste Zeitlagen der Eingangsflanken, betreffen.
Zur Berechnung der Timing-Parameter müssen dem Programm die Anschlüsse des Halbleiter-Chips sowie die Latch-Signale der die Eingangssignale einlesenden Flipflops bekannt gemacht werden. In 1 ist im linken Teil der Figur in vereinfachter Weise ein Halbleiter-Chip dargestellt, welcher einen Ausgang O1, einen Eingang I1 mit einem Flipflop sowie einen digitalen Schaltungskern umfasst. Das Flipflop wird mit einem Taktsignal (Latch-Signal) CLK abgetastet. Die Signalübernahme erfolgt mit der fallenden Flanke des Taktsignals CLK.
In dem rechten Teil der Figur sind beispielhafte Signalverläufe dargestellt. Für die Berechnung von Timing-Parametern sind für Ausgangssignale die Flanken des jeweiligen Ausgangssignals (hier O1) relevant, wohingegen für Eingangssignale (hier I1) die eintaktende Flanke der Latch-Signale (hier CLK) maßgeblich ist.
2 betrifft die erfindungsgemäße Berechnung eines robusten Timings für den in 1 dargestellten Halbleiter-Chip. Ausgangssignale, wie beispielsweise am Ausgang O1, werden zu Messzwecken im Takt eines Strobe-Signals (hier das Signal _exp_O1) abgetastet. Derartige Strobe-Signale sind auch in der Simulationsergebnis-Datei für jeden Signalausgang enthalten. Diese Strobe-Signale geben ferner noch den im Abtastzeitpunkt erwarteten Wert des entsprechenden Ausgangssignals an. Falls das Ausgangssignal den High- oder Low-Zustand aufweist, ist auch das entsprechende Strobe-Signal zum Abtastzeitpunkt high bzw. low. In den Zeitpunkten zwischen den Abtastzeitpunkten weist das entsprechende Strobe-Signal den Tristate-Zustand auf (vgl. den Verlauf des Signals _exp_O1 im rechten Teil von 2).
Bei der Berechnung eines robusten Timings wird einerseits ein für die messtechnische AC-Charakterisierung robuster Strobe-Zeitpunkt bestimmt, welcher sich im Allgemeinen von dem Strobe-Zeitpunkt des bei der Simulation verwendeten Strobe-Signals (hier _exp_O1) unterscheidet und bei der messtechnischen AC-Charakterisierung eine höhere Messsicherheit gewährleistet. Zur Gewährleistung einer höheren Messsicherheit sollten bestimmte Abstände zwischen den Abtastzeitpunkten und den Flanken des Ausgangssignals eingehalten werden (vgl. die im Verlauf des Signals O1 eingezeichneten Abstände). Für die Berechnung eines robusten Strobe-Zeitpunkts erwartet das Programm für jeden Signalausgang die Angabe des entsprechenden Strobe-Signals (hier _exp_O1).
Ferner werden bei der Berechnung eines robusten Timings für die messtechnische AC-Charakterisierung robuste Zeitlagen der Flanken der Eingangssignale bestimmt, die sich typischerweise von der Zeitlage der Flanken der bei der Simulation verwendeten Eingangssignale (hier I1) unterscheiden. Die Zeitlage der Eingangsflanken sollte dabei vom Programm so gewählt werden, dass mittels der Chip-internen Latch-Signale (hier CLK) eine sichere Übernahme der Eingangssignale gewährleistet wird. Hierzu sollte bestimmte Abstände zwischen den Flanken der Eingangssignale und den Abtastzeitpunkten (hier fallende Flanke des Signals CLK) gewählt werden (vgl. die im Verlauf des Signals I1 eingezeichneten Abstände). Für die Berechnung der Zeitlage erwartet das Programm für jeden Signaleingang die Angabe des Eingangssignals (hier I1) sowie des entsprechenden Latch-Signals (hier CLK).
In 3 sind im oberen Teil der Figur ein Signalverlauf für ein Eingangssignal (beispielsweise I1) sowie die entsprechenden Latch-Zeitpunkte des Latch-Signals (beispielsweise CLK) dargestellt. Dabei sind die Flanken des von außen zugeführten Eingangssignals variabel wählbar, wohingegen der Latch-Zeitpunkt durch das entsprechende Chip-interne Latch-Signal festgelegt ist. Für ein robustes Timing – insbesondere aufgrund der begrenzten Setup- und Hold-Zeit der eingangsseitigen Flipflops sowie die Zeitverzögerung zwischen dem Signaleingang und dem ersten Flipflop – sollte die Zeitlage der Flanke des Eingangssignals beispielsweise 25% des Abstandes zwischen zwei Latch-Zeitpunkten entsprechen.
Im unteren Teil von 3 sind ein Signalverlauf für ein Ausgangssignal (beispielsweise O1) sowie die entsprechenden Strobe-Zeitpunkte des externen Strobe-Signals (beispielsweise _exp_O1) dargestellt. Dabei sind die Flanken des Strobe-Signals variabel wählbar, wohingegen die Zeitlage der Flanken des Ausgangssignals fest ist. Aufgrund einer großen Ausgangskapazität ergeben sich für das in 3 dargestellte Ausgangssignal eine hohe Anstiegs- und Abfallzeit. Um eine sichere Detektion des Ausgangssignals zu gewährleisten, sollte der Strobe-Zeitpunkt beispielsweise 75% des Abstandes zwischen der steigenden und der fallenden Flanke des Ausgangssignals betragen.
In 4 ist für eine beispielhafte Chip-Schnittstelle die in der Konfigurations-Datei enthaltene Definition der Schnittstelle dargestellt. Jeder relevante Signaleingang wird mittels eines „InterfaceInput”-Ausdrucks bekannt gemacht. Hierbei werden der Name des Signaleingangs (hier i2s1_rx) sowie der Name des entsprechenden Latch-Signals (hier f2Em) definiert. Außerdem muss die Ziel-Zeitlage (target) der optimierten Flanke des Eingangssignals in Bezug auf den Latch-Zeitpunkt als Prozentangabe der Periodendauer T vorgegeben werden (hier 25%). Ferner muss für jeden relevanten Eingang ein extern sichtbares Ergebnissignal (result observe signal, hier t_out0) definiert werden, welches angibt, ob das Einlesen über das eintaktende Flipflop fehlerfrei oder fehlerbehaftet erfolgt ist. Für jedes Ergebnissignal, welches ein Ausgangssignal darstellt, sollte ferner ein Strobe-Signal (hier _exp_t_out0) definiert werden.
Jeder relevante Signalausgang wird mittels eines „InterfaceOutput”-Ausdrucks bekannt gemacht. Hierbei werden der Name des Signalausgangs (beispielsweise i2s1_clk0) sowie der Name des entsprechenden Strobe-Signals (beispielsweise _exp_i2s1_clk0) definiert. Ferner wird die Verzögerung zwischen dem optimierten Strobe-Signal und der Zeitlage der Flanke als Prozentangabe der Periodendauer T vorgegeben (hier 75%).
Bei dem erfindungsgemäßen Programm werden die absoluten Zeitpunkte der Flanken auf Zeitlagen innerhalb der Periode mit der Periodendauer T transformiert. Dieser Tatsache muss bei der Angabe der Berechnungsvorschriften für die Timing-Parameter Rechnung getragen werden. In 5 sind zwei Signalverläufe für zwei Anschlüsse A und B dargestellt. Der Timing-Parameter td, welcher die Verzögerung der Flanken beider Signalverläufe angibt, berechnet sich in diesem Beispiel in Abhängigkeit der Perioden-bezogenen Zeitlagen (auch als relative Umschaltzeitpunkte bezeichnet) t1p und t2p der Flanken des Signals am Anschluss A bzw. am Anschluss b zu: td = 2·T + t2p – t1p.
Bei der Berechnung der Timing-Parameter werden daher im Allgemeinen Vielfache der Periodendauer zu den Perioden-bezogenen Zeitlagen der Flanken addiert oder davon subtrahiert.
In 6 ist die Definition mehrerer beispielhafter Timing-Parameter (t_I2Snm1 – t_I2Snm7) in der Konfigurations-Datei dargestellt. Für jeden Timing-Parameter ist in der Konfigurations-Datei eine eigene Berechnungsvorschrift („Formular”) angegeben. Dabei beschreiben die Variablen jeder Berechnungsvorschrift die Perioden-bezogenen Zeitlagen der Flanken in Nanosekunden. Die Suffixe „_ir”, „_if”, „_or” und „_of” geben dabei an, dass es sich um eine steigende Eingangsflanke, eine fallende Eingangsflanke, eine steigende Ausgangsflanke bzw. eine fallende Ausgangsflanke handelt. Die Suffixe „_ib” und „_ob” beschreiben sowohl steigende als auch fallende (both) Eingangs- bzw. Ausgangsflanken. Bei einem Eingangssignal ergibt sich die Zeitlage der Flanke aus der Zeitlage der Flanke des entsprechenden Latch-Signals. Der Ausdruck „Periode” entspricht der Periodendauer T, welche in der Konfigurations-Datei mit dem Ausdruck „CyclizationPeriod =” definiert wird (beispielsweise wie hier zu 38,4 ns). Außerdem sollten für die einzelnen Timing-Parameter Bereichsgrenzen spezifiziert werden („Low Spec Limit”; „High Spec Limit”).
Die Zeitverläufe der Simulationsergebnis-Datei gliedern sich in drei Pattern-Abschnitte, nämlich den Initialisierungsabschnitt, den AC-Charakterisierungsabschnitt und den Ergebnisauswerteabschnitt. In dem Initialisierungsabschnitt werden der Chip und die Schnittstelle initialisiert; typischerweise dauert dieser Zeitabschnitt am längsten. Lediglich in dem sich daran anschließenden AC-Charakterisierungsabschnitt werden die Perioden-bezogenen Zeitlagen der Flanken zur Berechnung der Timing-Parameter herangezogen. In dem Ergebnisauswerteabschnitt werden Ergebnissignale ausgewertet. Das Ende des Initialisierungsabschnitts und das Ende des AC-Charakterisierungsabschnitts werden in der Konfigurations-Datei mittels der Ausdrücke „InitializationEnd =” bzw. „CharEnd =” definiert.
In 7 ist ein Ausschnitt der in der Simulationsergebnis-Datei enthaltenen Zeitverläufe dargestellt. Der Ausschnitt betrifft dabei lediglich einen Teils des AC-Charakterisierungsabschnitts. Ferner sind in 7 die in 6 angegebenen Timing-Parameter t_I2Snm1 – t_I2Snm7 sowie die Periodendauer T dargestellt.
Das Programm transformiert in der Simulationsergebnis-Datei enthaltene Signalverläufe in eine Perioden-bezogene Darstellungsform. Dazu wird für jedes relevante Signal die Anzahl der steigenden und fallenden Flanken in dem AC-Charakterisierungsabschnitt pro Zeitlage innerhalb der Periode ermittelt. Auf diese Weise werden Flanken-Histogramme generiert, wobei das Programm basierend auf diesen Flanken-Histogrammen als Datenbasis die Ermittelung der Timing-Parameter und die Bestimmung eines robusten Timings durchführt.
In 8 sind beispielhaft mehrere Flanken-Histogramme dargestellt, welche von dem Programm in dieser Weise ausgegeben werden. Hierbei wird pro Signal zwischen steigenden (Suffix „r”) und fallenden Flanken (Suffix „f”) sowie zwischen Eingangsrichtung (Suffix „i”) und Ausgangsrichtung (Suffix „o”) unterschieden, so dass sich pro Signal 4 Histogramme ergeben. Die Periode ist in 50 diskrete Zeitlagen untergliedert, wobei eine Zeitlage einer Histogramm-Kategorie zugeordnet ist. Dabei symbolisiert das Zeichen „.”, das Zeichen „4” und das Zeichen „9” eine relative Auftrittsrate von 0%, 50% bzw. 100%. In der rechten oberen Ecke von 8 sind die Histogramme für die Signale f26m_ir, i2_s1_rx_of und i2s1_rx_or nochmals graphisch dargestellt.
In 9 ist ein von dem Programm ermitteltes robustes Timing dargestellt. Hierbei wird pro Signal zwischen steigenden Flanken (Suffix „r”), fallenden Flanken (Suffix „f”) oder sowohl steigenden als auch fallenden Flanken (Suffix „b”) sowie zwischen Eingangsrichtung (Suffix „i”) und Ausgangsrichtung (Suffix „o”) unterschieden. Für die Flanken können außerdem mehrere verschiedene Zeitlagen existieren (vgl. 8). Diese Tatsache trägt die dem Signal nachgestellte Prozentangabe Rechnung, welche die relative Auftrittsrate und somit die Verteilung des jeweiligen Flanken-Typs über die jeweilige Zeitlagen beschreibt. Die Ausgabe „edge” gibt die Perioden-bezogene Zeitlage des jeweiligen Flanken-Typs in Nanosekunden an. Die Ausgabe „Latch/strobe” beschreibt den bei der Simulation verwendeten Perioden-bezogenen Latch- (bei Eingangssignalen) bzw. Strobe-Zeitpunkt (bei Ausgangssignalen) in Nanosekunden. Die Angabe „opt. edge/strobe” beschreibt die von dem Programm ermittelte optimale Zeitlage des Signals (bei Eingangssignalen) bzw. den optimalen Strobe-Zeitpunkt (bei Ausgangssignalen) in Nanosekunden. Die Angabe „delta to last” beschreibt den Abstand zwischen dem Latch- bzw. Strobe-Zeitpunkt und der vorherigen Signalflanke, wohingegen die Angabe „delta to next” den Abstand zwischen dem Latch- bzw. Strobe-Zeitpunkt und der nachfolgenden Signalflanke angibt. Beide Angaben werden als Prozentsatz der Periodendauer T berechnet.
In der Mitte von 9 sind die vorstehend beschriebenen Angaben für das Ausgangssignal i2s1_clk0_or graphisch dargestellt. Statt des bei der Simulation verwendeten Strobe-Zeitpunkts von 37,6 ns schlägt das erfindungsgemäße Programm einen optimierten Strobe-Zeitpunkt von 28,8 ns vor.
In 10 sind die vorstehend im Zusammenhang mit 9 beschriebenen Angaben für das Eingangssignal i2s1_rx_ir graphisch dargestellt. Laut der Angaben des Programms sollte statt der bei der Simulation verwendeten Zeitlage der Signalflanke von 20,0 ns eine optimierte Zeitlage von 9,6 ns bei der messtechnischen AC-Charakterisierung verwendet werden.
Zur Berechnung der gemäß 6 definierten Timing-Parameter t_I2Snmi werden die Variablen in den einzelnen Berechnungsvorschriften durch die im Zuge der Bestimmung eines robusten Timings ermittelten Werte ersetzt (vgl. 11). Variablen, welche Ausgangsflanken betreffen, werden durch die Zeitlage der jeweiligen Ausgangsflanke ersetzt (s. beispielsweise i2s1_clk0_or in 11). Demgegenüber werden Variablen, welche Eingangsflanken betreffen, durch den jeweiligen Latch-Zeitpunkt ersetzt (s. beispielsweise i2s1_rx_ir in 11). Falls für einen Flanken-Typ und ein Signal mehrere Zeitlagen existieren (s. beispielsweise i2s1_clk0_ob) wird die Zeitlage mit der höheren Anzahl von Flanken (hier 70% gegenüber 30%) zur Berechnung des jeweiligen Timing-Parameters herangezogen.
In 12 ist die vom Programm generierte Ausgabe der Timing-Parameter t_I2Snmi dargestellt. Die gemäß der Berechnungsvorschriften ermittelten Werte („value”) der Timing-Parameter t_I2Snmi werden mit den spezifizierten Grenzen für die Timing Parameter („Spec min”; „Spec max”) verglichen. Liegt der jeweilige Wert innerhalb der spezifizierten Grenzen, bewertet das Programm den Wert als spezifikationsgemäß („pass”). Andernfalls bewertet das Programm den Wert als nicht spezifikationsgemäß („fail”).
Das Programm erzeugt ferner eine als Pattern-Statistik bezeichnete Ausgabe (vgl. 13), welche basierend auf den Simulationsdaten den Aufwand bei der messtechnischen AC-Charakterisierung abschätzt. Der Parameter „cycle count” gibt hierbei die Anzahl der Perioden an. Der Parameter „pattern runtime” dient der Angabe der Laufzeit des gesamten Patterns (inklusive des Initialisierungsabschnitts, des AC-Charakterisierungsabschnitts und des Ergebnisauswerteabschnitts), wobei sich diese Größe aus dem Produkt des Parameters „cycle count” und der Periodendauer T ergibt. Der Parameter „# of edges to be measured” gibt die Anzahl der Flanken an, deren Zeitlagen zur Berechnung der Timing-Parameter ermittelt werden müssen. Der Parameter „# of pattern runs per edge” gibt die Anzahl der Pattern-Durchläufe an, welche zur Bestimmung der Zeitlage einer Flanke bei vorgegebener Genauigkeit (hier 100 ps Genauigkeit) notwendig sind. Hierbei wird angenommen, dass bei der messtechnischen AC-Charakterisierung die Flanken-Suche mittels sukzessiver Approximation erfolgt. Der Parameter „pattern runtime per edge” beschreibt die Pattern-Laufzeit pro Flanke, wobei sich diese Größe aus dem Produkt des Parameters „pattern runtime” und des Parameters „# of pattern runs per edge” bestimmt. Der Parameter „pattern runtime per volt. or temp.” gibt die benötigte Gesamtlaufzeit zur Suche sämtlicher Flanken (entspricht dem Produkt der Parameter „# of pattern runs per edge” und „# of edges to be measured”). Bei der messtechnischen AC-Charakterisierung ist in diesem Fall eine Messdauer von 80,86 ms notwendig, um die Timing-Parameter zu ermitteln. Sollen die Timing-Parameter ferner in Abhängigkeit der Versorgungsspannung und/oder der Temperatur ermittelt werden, ist diese Messdauer entsprechend zu multiplizieren.
Um die Messdauer zu reduzieren, ist es möglich, den Initialisierungsabschnitt während der Messung lediglich einmal zu durchlaufen. In diesem Fall reduziert sich die Messdauer um den Faktor „runtime reduction”, hier also um 93,08%. Die sich dann ergebende Messdauer beträgt hier 5,59 ms („optimized runtime”).
Nachfolgende Ausführungen betreffen die Struktur des erfindungsgemäßen Programms. Die Struktur des Programms wird im Folgenden anhand von Ablaufdiagrammen beschrieben.
Das Ablaufdiagramm 1 (Hauptmodul) beschreibt die Grundstruktur des Programms. Das Programm liest zunächst einige Programm-Optionen ein, legt den Datei-Namen der Ausgabe-Datei fest und liest die Konfigurations-Datei ein. Anschließend werden in dem Schritt „Fasse die Simulationsergebnis-Datei zusammen” die in der Simulationsergebnis-Datei enthaltenen Signalverläufe in eine Perioden-bezogene Darstellungsform transformiert. Dann wird die Konfiguration anhand der Simulationsergebnisse aktualisiert. Hierbei können Anschlüsse, die in der Konfigurations-Datei nicht aufgeführt sind, nachträglich vom Programm mitberücksichtigt werden. Anschließend werden die Programm-Ausgaben (vgl. Schritt „Erzeuge Ausgaben”) sowie eine Konfigurations-Datei für ein spezielles Wave-Display-Tool erzeugt, welches der Darstellung von Signalverläufen dient.
Ablaufdiagramm 1
Das Ablaufdiagramm 2 beschreibt die einzelnen Teilschritte des im Ablaufdiagramm 1 aufgeführten Schritts „Erzeuge Ausgaben”. Zunächst werden in dem Schritt „Signal-Überprüfung” die einzelnen Signale auf mögliche Probleme hin überprüft, u. a. ob diese Signale Flanken innerhalb des Patterns aufweisen. Im Schritt „Histogramme” werden die Histogramme für die einzelnen Signale ausgegeben (vgl. 8). In dem Schritt „Vorschlag für ein robustes Timing” wird ein robustes Timing, d. h. robuste Strobe-Zeitpunkte und robuste Zeitlagen der Eingangsflanken, zur Messung berechnet und ausgegeben (vgl. 9 und 10). Anschließend werden in dem Schritt „Berechnung der AC-Parameter” die Timing-Parameter berechnet und ausgegeben (vgl. 12). Schließlich wird in dem Schritt „Test-Pattern-Statistik” die Pattern-Statistik erzeugt (vgl. 13).
Ablaufdiagramm 2
Das Ablaufdiagramm 3 beschreibt die einzelnen Teilschritte des im Ablaufdiagramm 1 aufgeführten Schritts „Fasse die Simulationsergebnis-Datei zusammen”. Zunächst wird aus dem Kopf (Header) der Simulationsergebnis-Datei ermittelt, welche Signalverläufe in der Simulationsergebnis-Datei enthalten sind. Anschließend werden Zähler für jede Kombination aus Signal, Zustand (beispielsweise getriebenes high und low bei Eingangssignalen sowie erwartetes high oder low bei Ausgangssignalen) und Pattern-Abschnitt (Intialisierungs-, AC-Charakterisierungs- und Ergebnisauswertungsabschnitt) zurückgesetzt. Danach wird für jedes Strobe- und Latch-Signal gespeichert, dass sich dieses Signal zum letzten Mal bei 0 Sekunden (Anfang der Simulation) in seinem Zustand geändert hat. Im Anschluss daran werden sämtliche Histogramm-Kategorien, d. h. sämtliche Zeitlagen in dem Histogramm, für jede Kombination aus Signal und Flanken-Typ initialisiert.
Anschließend wird eine Schleife durchlaufen, deren Teilschritte solange wiederholt werden, bis das Ende der Simulationsergebnis-Datei erreicht ist. In der Schleife werden zunächst alle Signalwerte nach der nächsten Signaländerung eines oder mehrerer Signale aus der Simulationsergebnis-Datei ausgelesen. Anschließend wird der aktuelle Pattern-Abschnitt durch Vergleich des aktuellen Zeitpunkts und der in der Simulationsergebnis-Datei enthaltenen Definition der Pattern-Abschnitte ermittelt. Schließlich wird gespeichert, wann sich die einzelnen Strobe- und Latch-Signale das letzte Mal geändert haben.
Die folgenden Schritte werden nun für sämtliche Signale aus der Simulationsergebnis-Datei durchgeführt. Zunächst wird geprüft, ob der jeweilige Zustand einem Eingangssignal zugeordnet ist. Ist dies der Fall, wird der entsprechende Zähler für diesen Zustand, das aktuelle Signal und den aktuellen Pattern-Abschnitt erhöht. Andernfalls wird der entsprechende Zähler nur dann erhöht, wenn entweder kein Strobe-Signal diesem Ausgangssignal zugewiesen ist oder sich das Strobe-Signal in der letzten Periode vor dem aktuellen Zeitpunkt geändert hat. Anschließend wird überprüft, ob für das aktuelle Signal zu dem aktuellen Zeitpunkt ein Übergang vorliegt. Lediglich für den Fall, dass das Signal einen Übergang aufweist, wird die Datenrichtung an die Zustände angepasst. In diesem Fall wird die Ausgangsrichtung entfernt, wenn ein Strobe-Signal für dieses Ausgangssignal verfügbar ist und dieses Strobe-Signal während der letzten Periode den Tristate-Zustand aufgewiesen hat. Anschließend wird geprüft, ob die Signalflanke eine steigende oder fallende Signalflanke ist. Dann wird die Histogramm-Kategorie für diesen Übergang ermittelt. Die Histogramm-Kategorie ergibt sich als absoluter Flankenzeitpunkt modulo der Periodendauer T. Anschließend wird der Zähler der ermittelten Kategorie erhöht. Danach wird der aktuelle Übergangszeitpunkt als aktuelle Dauer der Simulation gespeichert. Die vorstehenden Schritte werden für alle anderen Signale wiederholt.
Nachdem das Ende der Simulationsergebnis-Datei erreicht ist, wird die Liste der Eingangs- und Ausgangsanschlüsse derart erweitert, dass Anschlüsse ergänzt werden, welche in der Simulationsergebnis-Datei erscheinen, ohne dass diese in der Konfigurations-Datei spezifiziert worden sind. Optional werden diesen Signalen Standard-Latch- bzw. Standard-Strobe-Signale zugewiesen.
Ablaufdiagramm 3
Das Ablaufdiagramm 4 stellt die einzelnen Teilschritte des im Ablaufdiagramm 2 aufgeführten Schritts „Signal-Überprüfung” dar. Während der Signal-Überprüfung wird zunächst die im Ablaufdiagramm 3 erstellte Zusammenfassung des Simulationsergebnisses überprüft (vgl. den Schritt „Überprüfe Zusammenfassung des Simulationsergebnisses”). Die sich hieraus ergebenden Fehler werden in der Ausgabe aufgeführt. Diejenigen Signale, welche Fehler aufweisen, werden in die Liste der Debug-Signale aufgenommen, wobei die Debug-Signale zur Detektion von Fehlern separat angezeigt werden können.
Ablaufdiagramm 4
Das Ablaufdiagramm 5 zeigt die einzelnen Teilschritte des im Ablaufdiagramm 4 aufgeführten Schritts „Überprüfe Zusammenfassung des Simulationsergebnisses”. Zunächst werden Fehler-Listen derart initialisiert, dass zunächst keine Fehler vorhanden sind. Die nachfolgenden Schritte werden für sämtliche in der Zusammenfassung des Simulationsergebnisses aufgeführten Signale durchgeführt. Nur für den Fall, dass das jeweilige Signal zur Schnittstelle des Chips gehört oder explizit nicht ausgelassen werden soll, findet eine Signal-Überprüfung für die einzelnen Fehlerarten statt. Beispielsweise wird in diesem Fall geprüft, ob das Signal während des Patterns den Tristate-Zustand aufweist. Falls ja, wird die Liste der Tristate-Fehler um dieses Signal ergänzt. Für einige Fehlerarten findet nur dann eine Prüfung statt, wenn überhaupt ein AC-Charakterisierungsabschnitt definiert ist.
Ablaufdiagramm 5
Das Ablaufdiagramm 6 zeigt die einzelnen Teilschritte des im Ablaufdiagramm 2 aufgeführten Schritts „Histogramme”. Es wird für sämtliche in der Zusammenfassung des Simulationsergebnisses aufgeführten Signale geprüft, ob das jeweils aktuelle Signal Teil der Schnittstelle ist, d. h. ein Eingangs-, Ausgangs-, Latch- oder Strobe-Signal ist. Falls ja, wird sowohl für sämtliche Signal-Richtungen als auch für sämtliche Flanken-Typen (fallend oder steigend) des jeweiligen Signals eine Histogramm-Zeile ausgegeben (vgl. 8).
Ablaufdiagramm 6
In dem Ablaufdiagramm 7 sind die einzelnen Teilschritte des im Ablaufdiagramm 6 aufgeführten Schritts „Drucke Histogramm-Zeile für jedes Signal, jede Richtung und jeden Flanken-Typ” angegeben. Zunächst wird geprüft, ob eine vollständige Ausgabe vom Benutzer gewünscht wird. Nur in diesem Fall wird eine Histogramm-Zeile ausgegeben. Zur Ausgabe einer Histogramm-Zeile wird die Anzahl der Flanken in allen Histogramm-Kategorien in Abhängigkeit der Parameter Signal, Signal-Richtung und Flanken-Typ ermittelt. Anschließend wird das Signal, die Richtung und der Flanken-Typ ausgegeben. Dann wird für jede Histogramm-Kategorie die relative Auftrittsrate ermittelt und in Form eines Zeichens c kodiert, wobei das Zeichen c an die Histogramm-Zeile angefügt wird. Schließlich wird die gesamte Histogramm-Zeile ausgegeben.
Ablaufdiagramm 7
Das Ablaufdiagramm 8 zeigt die einzelnen Teilschritte des im Ablaufdiagramm 2 aufgeführten Schritts „Vorschlag für ein robustes Timing”. Zunächst wird geprüft, ob ein Gate-Level-basiertes Simulationsergebnis verwendet wird. Lediglich für den Fall, dass ein Gate-Level-basiertes Simulationsergebnis vorliegt, wird ein Vorschlag für ein robustes Timing generiert. Eine reine VHDL-Simulation (very high speed integrated circuit hardware description language) ohne Abbildung auf einzelne in der jeweilige Halbleiter-Technologie modellierte Gatter ist nicht ausreichend. Nachfolgende Schritte werden für sämtliche in der Simulationsergebnis-Zusammenfassung aufgeführten Signale durchgeführt. Die Berechnung eines robusten Timings findet lediglich für Eingangs-, Ausgangs- oder Ergebnissignale statt.
Pro Signal wird für sämtliche Signal-Richtung und Flanken-Typen (steigend, fallend oder sowohl steigend als auch fallend) eine Timing-Vorschlagszeile ausgegeben (vgl. Schritt „Drucke Timing-Vorschlagszeile für jedes Signal, jede Richtung und jeden Flanken-Typ”).
Ablaufdiagramm 8
Im Ablaufdiagramm 9 sind die einzelnen Teilschritte des im Ablaufdiagramm 8 enthaltenen Schritts „Drucke Timing-Vorschlagszeile für jedes Signal, jede Richtung und jeden Flanken-Typ” aufgeführt. Zunächst wird die Periodendauer T aus der Konfigurations-Datei ausgelesen. Weiter werden die Informationen über das jeweilige Signal aus der Konfigurations-Datei (vgl. 4) sowie aus der Zusammenfassung des Simulationsergebnisses ermittelt. Anschließend wird der Signalname zusammen mit dem jeweiligen Richtungs- und Flanken-Suffix ausgegeben.
Danach wird abgefragt, ob die aktuelle Richtung eine Eingangsrichtung und das aktuelle Signal als Eingangssignal in der Konfigurations-Datei definiert ist. Falls dies der Fall ist, werden die Flanken des Eingangssignals aus dem Signal-Histogramm ermittelt (s. Schritt „Hole die Flanken des Eingangssignals aus dem Signal-Histogramm”). Anschließend werden in analoger Weise die Flanken des zugehörigen Latch-Signals ermittelt. Unter der Voraussetzung, dass Latch-Flanken verfügbar sind, wird in diesem Fall die Latch-Spalte in der Ausgabe (s. „latch/strobe” in 10) auf die Perioden-bezogene Zeitlage mit den häufigsten Latch-Flanken gesetzt. Für den Fall, dass Eingangsflanken verfügbar sind, wird für jede Eingangsflanken-Zeitlage eine Mehrzahl von Schritten durchlaufen. Zunächst wird geprüft, ob Latch-Flanken verfügbar sind. Wenn keine Latch-Flanken verfügbar sind, wird die prozentuale Flanken-Auftrittsrate und die Zeitlage der Eingangsflanke (s. „edge” in 10) entsprechend der aktuellen Histogramm-Kategorie gesetzt. Falls Latch-Flanken verfügbar sind, werden die prozentuale Flanken-Auftrittsrate, die Zeitlage der Eingangsflanke, die optimierte Zeitlage der Eingangsflanke („opt. edge”) und die übrigen in 10 dargestellten Ausgabewerte aus den jeweiligen Histogramm-Kategorien ausgelesen bzw. berechnet. Anschließend wird die Vorschlagszeile ausgegeben und die häufigste Latch-Flanke als Wert der entsprechenden Variablen für die Berechnung der Timing-Parameter gespeichert.
Falls eine Ausgangsrichtung vorliegt sowie Ausgangsflanken und Strobe-Flanken verfügbar sind, wird in ähnlicher Weise eine Vorschlagszeile bestimmt, wobei statt Latch-Signalen Strobe-Signale betrachtet werden. Bei der Ausgangsrichtung wird ferner zwischen in der Konfigurations-Datei definierten Ausgangssignalen und Ergebnissignalen unterschieden. Im Unterschied zur Eingangsrichtung wird als Wert für die entsprechende Variable bei der Timing-Parameter-Berechnung die häufigste Ausgangsflanke abgespeichert.
Ablaufdiagramm 9
Das Ablaufdiagramm 10 zeigt die einzelnen Teilschritte des mehrfach im Ablaufdiagramm 9 aufgeführten Schritts „Hole die Flanken aus dem Signal-Histogramm”. Zunächst wird ein leeres Feld initialisiert, in welchem die sortierten Flanken gespeichert werden. Dann wird für alle Kategorien des jeweiligen Histogramms die Anzahl der Flanken bestimmt. Falls in dem Histogramm Flanken verfügbar sind, wird für sämtliche Kategorien des Histogramms, welche Flanken aufweisen, die jeweilige Zeitlage und die Auftrittsrate in dem Feld für sortierte Flanken ergänzt. Anschließend wird das Feld bezüglich der Anzahl der Flanken in aufsteigender Reihenfolge sortiert.
Ablaufdiagramm 10
In dem Ablaufdiagramm 11 sind die einzelnen Teilschritte des im Ablaufdiagramm 2 aufgeführten Schritts ”Berechnung der Timing-Parameter” angegeben. Hierbei werden für jeden in der Konfigurations-Datei aufgeführten Timing-Parameter in dem Teilschritt „Drucke Timing-Parameter-Zeilen” Timing-Parameter-Zeilen ausgegeben (vgl. 12).
Ablaufdiagramm 11
Das Ablaufdiagramm 12 zeigt die einzelnen Teilschritte des im Ablaufdiagramm 11 aufgeführten Schritts „Drucke Timing-Parameter-Zeilen”. Zunächst wird die Berechnungsvorschrift für den jeweiligen Timing-Parameter aus der Konfigurations-Datei geholt. Anschließend werden die Variablen in der Berechnungsvorschrift durch Werte ersetzt, die zuvor während der Generierung des Timing-Vorschlags ermittelt worden sind (vgl. Schritt „Ersetze die Variablen in den Formel (...)”). Dann wird die Berechnungsvorschrift ausgewertet. Danach werden spezifizierte Grenzen für die Timing-Parameter aus der Konfigurations-Datei ausgelesen. Außerdem wird die Variable „Ergebnis” auf „pass” gesetzt, d. h. der jeweilige Timing-Parameter wird zunächst als spezifikationsgemäß initialisiert. Wenn der Wert des Timing-Parameters entweder kleiner als der untere Grenzwert oder größer als der obere Grenzwert ist, wird die Variable „Ergebnis” auf „error” gesetzt, d. h. in diesem Fall ist der Wert des jeweiligen Timing-Parameters nicht innerhalb der spezifizierten Grenzen. Schließlich werden die in 12 dargestellten Zeilen für einen Timing-Parameter ausgegeben.
Ablaufdiagramm 12
Im Ablaufdiagramm 13 sind die einzelnen Teilschritte des im Ablaufdiagramm 12 enthaltenen Schritts „Ersetze die Variablen in der Formel (...)” aufgeführt. Für alle in der Konfigurations-Datei definierten Konstanten wird der Name der jeweiligen Konstanten in der Berechnungsvorschrift durch den jeweiligen Wert ersetzt. In ähnlicher Weise wird für alle Variablen, welche während der Ermittlung des robusten Timings ermittelt worden sind, der Name der jeweiligen Variablen in der Berechnungsvorschrift durch den abgespeicherten Wert ersetzt. In ähnlicher Weise gestaltet sich die Ersetzung der Periodendauer T durch den Wert der Periodendauer T in der Berechnungsvorschrift.
Ablaufdiagramm 13
Das Ablaufdiagramm 14 zeigt die einzelnen Teilschritte des im Ablaufdiagramm 2 aufgeführten Schritts „Pattern-Statistik” (vgl. 13). Hierbei wird die Laufzeit des gesamten Patterns („pattern runtime” in 13) aus der Zusammenfassung der Simulationsergebnis-Datei ermittelt. Anschließend wird die Anzahl der zu messenden Flanken („# of edges to be measured” in 13) anhand der Anzahl der Anschlüsse der Chip-Schnittstelle geschätzt. Die Anzahl der Pattern-Durchläufe („# of pattern runs per edge” in 13) bestimmt sich bei Verwendung der sukzessiven Approximation zur Bestimmung der Zeitlagen aus dem Logarithmus zur Basis 2 des Verhältnisses zwischen der Periodendauer T und der Genauigkeit. Schließlich wird die Gesamtlaufzeit (vgl. „pattern runtime per volt, or temp.” in 13) zur Suche sämtlicher Flanken als Produkt der Anzahl der Pattern-Druchläufe, der Laufzeit eines Patterns und der Anzahl der zu messenden Flanken berechnet. Danach wird der Faktor der Reduktion der Messdauer (vgl. „runtime reduction” in 13) und die sich dann ergebende optimierte Messdauer (vgl. „optimized runtime” in 13) berechnet, falls der Initialisierungsabschnitt lediglich einmal während der Messung durchlaufen wird. Schließlich werden vorstehend berechnete Werte ausgegeben.
Ablaufdiagramm 14
Im Ablaufdiagramm 15 sind die einzelnen Teilschritte des im Ablaufdiagramm 1 enthaltenen Schritts „Erzeuge eine Konfigurations-Datei für das Wave-Display-Tool” aufgeführt. Die Konfigurations-Datei dient der Konfiguration des Wave-Display-Tools in der Weise, dass sämtliche Debug-Signale, Markierungen betreffend das Ende des Initialisierungsabschnittes und des Charakterisierungsabschnittes sowie im Raster der Periodendauer T angeordnete Markierungen bei Aufruf des Wave-Display-Tools dargestellt werden.
Ablaufdiagramm 15

Claims

Rechnergestütztes Verfahren – zur Bestimmung eines geeigneten Abtastzeitpunkts mindestens eines digitalen Ausgangssignals oder – zur Bestimmung einer geeigneten Zeitlage der Flanken mindestens eines digitalen Eingangssignals für die Messung zeitabhängiger Kenngrößen eines Halbleiter-Chips, mit den Schritten: a) Entgegennahme eines simulierten Zeitverlaufs – des Ausgangssignals bzw. – des Chip-internen Abtaststeuersignals des Eingangssignals; b) Bestimmen eines relativen Umschaltzeitpunkts des Ausgangssignals bzw. des Abtaststeuersignals aus dem simulierten Zeitverlauf, wobei ein relativer Umschaltzeitpunkt die Zeitlage einer oder mehrerer gleichartiger oder verschiedenartiger Flanken des jeweiligen Signals innerhalb einer sich wiederholenden Periode mit einer Periodendauer T angibt, wobei die Anzahl gleichartiger oder verschiedenartiger Flanken in dem Zeitverlauf oder in einem Teilabschnitt des Zeitverlaufs des jeweiligen Signals für verschiedene Zeitlagen innerhalb der Periode ermittelt wird, und wobei diejenige Zeitlage mit der maximalen Anzahl gleichartiger oder verschiedenartiger Flanken einen relativen Umschaltzeitpunkt festlegt; und c) Ermitteln des geeigneten Abtastzeitpunkts des digitalen Ausgangssignals bzw. der geeigneten Zeitlage des digitalen Eingangssignals in Abhängigkeit des relativen Umschaltzeitpunkts des Ausgangssignals bzw. des Abtaststeuersignals, wobei sich – der geeignete Abtastzeitpunkt aus dem relativen Umschaltzeitpunkt des Ausgangssignals bzw. – die geeignete Zeitlage aus dem relativen Umschaltzeitpunkt des Abtaststeuersignals zuzüglich oder abzüglich eines vorgegebenen oder wählbaren Bruchteils der Periodendauer T ergibt.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass sich in Verfahrensschritt b) ein relativer Umschaltzeitpunkt aus dem Zeitpunkt einer oder mehrerer Flanken des Signals modulo T ergibt.
Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass in Verfahrensschritt b) zunächst die Zeitpunkte der Flanken des bzw. der in Verfahrensschritt a) entgegengenommenen Zeitverläufe oder eines Teilabschnitts dieses bzw. dieser Verläufe auf Zeitlagen innerhalb der Periode transformiert werden.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass in Verfahrensschritt b) die Anzahl gleichartiger oder verschiedenartiger Flanken in dem Zeitverlauf oder in einem Teilabschnitt des Zeitverlaufs des jeweiligen Signals für verschiedene Zeitlagen innerhalb der Periode ermittelt wird.
Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass in Verfahrensschritt b) diejenige Zeitlage mit der maximalen Anzahl gleichartiger oder verschiedenartiger Flanken einen relativen Umschaltzeitpunkt festlegt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass dem bzw. den simulierten Zeitverläufen eine Gate-Level-Simulation zugrunde liegt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass mehrere zeitabhängige Kenngrößen bestimmt werden bzw. für mehrere Ausgangssignale jeweils der geeignete Abtastzeitpunkt und/oder für mehrere Eingangssignale jeweils die geeignete Zeitlage der Flanken bestimmt werden.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Ausgabewerte des Verfahrens bei der messtechnischen Charakterisierung der digitalen Schnittstelle des Halbleiter-Chips Verwendung finden.