DE102005009364A1 - Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements; sowie Spannungsversorgungs- Steuereinrichtung - Google Patents

Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements; sowie Spannungsversorgungs- Steuereinrichtung Download PDF

Info

Publication number
DE102005009364A1
DE102005009364A1 DE102005009364A DE102005009364A DE102005009364A1 DE 102005009364 A1 DE102005009364 A1 DE 102005009364A1 DE 102005009364 A DE102005009364 A DE 102005009364A DE 102005009364 A DE102005009364 A DE 102005009364A DE 102005009364 A1 DE102005009364 A1 DE 102005009364A1
Authority
DE
Germany
Prior art keywords
voltage
semiconductor device
output terminal
ref
mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102005009364A
Other languages
English (en)
Other versions
DE102005009364B8 (de
DE102005009364B4 (de
Inventor
Jens Dr. Barrenscheen
Frank Dr. Praemassing
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005009364A priority Critical patent/DE102005009364B8/de
Priority to US11/366,351 priority patent/US7620835B2/en
Publication of DE102005009364A1 publication Critical patent/DE102005009364A1/de
Application granted granted Critical
Publication of DE102005009364B4 publication Critical patent/DE102005009364B4/de
Publication of DE102005009364B8 publication Critical patent/DE102005009364B8/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Die Erfindung betrifft eine Spannungsversorgungs-Steuereinrichtung sowie ein Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements (1), welches in mindestens zwei verschiedenen Spannungs-Versorgungs-Modi betrieben werden kann,
dadurch gekennzeichnet, daß das Verfahren die Schritte aufweist:
(a) Ermitteln der Höhe einer an einem Ausgangs-Anschluss (VREF), insbesondere Spannungs-Ausgangs-Anschluss (VREF) des Halbleiter-Bauelements (1) anliegenden Spannung, und
(b) Betreiben des Halbleiter-Bauelements (1) im ersten oder zweiten Spannungs-Versorgungs-Modus, abhängig vom Ergebnis der Ermittlung.

Description

  • Die Erfindung betrifft ein Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements, sowie eine Spannungsversorgungs-Steuereinrichtung.
  • Bei Halbleiter-Bauelementen, z.B, bei Rechenschaltkreisen, z.B. Mikrocontrollern oder Mikroprozessoren, und/oder Speicherbauelementen, z.B. DRAMs (DRAM = Dynamic Random Access Memory bzw. dynamischer Schreib-Lese-Speicher) kann sich ein intern im Bauelement verwendeter Spannungspegel von einem außerhalb des Bauelements verwendeten externen Spannungspegel unterscheiden.
  • Des weiteren können mehrere, verschiedene interne Spannungspegel verwendet werden – z.B. zwischen 1,5 V und 2,5 V für den Core eines Microcontrollers, und zwischen 3 V und 5 V für die Microcontroller-Ein- und Ausgangs-Stufen (Ports).
  • Ein relativ geringer Core-Spannungspegel hat den Vorteil, dass hierdurch die Verlustleistungen im Halbleiter-Bauelement reduziert werden können, und die Elemente des Microcontroller-Cores relativ kleine Abmessungen aufweisend ausgestaltet werden können.
  • Ein relativ hoher Port-Spannungspegel kann notwendig sein, um eine Kommunikation des Halbleiter-Bauelements mit anderen, externen, entsprechende Spannungspegel verwendenden Bauelementen zu ermöglichen.
  • Der o.g. externe Spannungspegel kann relativ starken Schwankungen unterworfen sein, und wird deshalb üblicherweise – damit das Bauelement fehlerfrei betrieben werden kann – mittels eines Spannungsreglers in eine (nur relativ geringen Schwankungen unterworfene, auf einen bestimmten, konstanten, verringerten Wert hin geregelte) interne Spannung umgewandelt.
  • Zu diesem Zweck kann ein – vom jeweiligen Halbleiter-Bauelement unabhängiger – externer Spannungsregler verwendet werden (z.B. ein externer Spannungsregler, der sowohl die o.g. Core-Spannung, als auch die o.g. Port-Spannung bereitstellt).
  • Bei einer alternativen Variante kann auf dem Halbleiter-Bauelement selbst ein entsprechender – interner – Spannungsregler vorgesehen sein (sog. EVR (embedded voltage regulator bzw. Eingebetteter Spannungsregler)), der aus der o.g, externen Spannung die o.g. Core-Spannung erzeugt.
  • Das Vorsehen eines internen Spannungsreglers hat u.a. den Nachteil, dass über das Halbleiter-Bauelement-Gehäuse eine relativ große, vom internen Spannungsregler erzeugte Verlustleistung abgeführt werden muss.
  • Herkömmliche, interne Spannungsregler können z.B. einen Differenzverstärker, und einen Feldeffekttransistor aufweisen. Das Gate des Feldeffekttransistors kann an einen Ausgang des Differenzverstärkers angeschlossen sein, und die Source des Feldeffekttransistors z.B. an die externe Spannungsversorgung.
  • An den Plus-Eingang des Differenzverstärkers wird eine – nur relativ geringen Schwankungen unterworfene – Referenzspannung angelegt. Die am Drain des Feldeffekttransistors ausgegebene Spannung kann direkt, oder z.B. unter Zwischenschaltung eines Spannungsteilers an den Minus-Eingang des Differenzverstärkers rückgekoppelt werden.
  • Der Differenzverstärker regelt die am Gate-Anschluß des Feldeffekttransistors anliegende Spannung so, dass die (rückgekoppelte) Drain-Spannung – und damit die vom Spannungsregler ausgegebene Spannung – konstant ist, und gleich groß, wie die Referenzspannung, oder z.B. um einen bestimmten Faktor größer.
  • Bei einer weiteren, alternativen Variante für eine Spannungsversorgung eines Halbleiter-Bauelements kann auch ein externes, vom Halbleiter-Bauelement gesteuertes Leistungselement, insbesondere eine Spannungs-Tracking-Vorrichtung, verwendet werden, in welches bzw. welche eine externe Spannung eingegeben wird, und welches bzw. welche hieraus – unter Steuerung durch das Halbleiter-Bauelement – eine entsprechende, dem Halbleiter-Bauelement zugeführte Core-Spannung erzeugt.
  • Die zwei letztgenannten Varianten (EVR, und externes Leistungselement) haben den Vorteil, dass die Core-Spannung direkt durch das Halbleiter-Bauelement selbst kontrolliert werden kann. Dadurch kann die Core-Spannung den jeweils vorliegenden Gegebenheiten variabel angepasst werden, und dadurch – insgesamt – der Energieverbrauch des Halbleiter-Bauelement-Systems vermindert werden.
  • Es sind auch Ausgestaltungen bekannt, bei denen zwischen verschiedenen Spannungs-Versorgungs-Modi (Versorgung durch einen EVR, oder ein externes Leistungselement, etc.) umgeschaltet werden kann, indem an einem separaten, zusätzlichen Anschluss des Halbleiter-Bauelements ein entsprechendes, separates Modus-Umschalt-Steuersignal angelegt wird.
    •
  • Die Erfindung hat zur Aufgabe, ein neuartiges Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements zur Verfügung zu stellen, sowie eine neuartige Spannungsversorgungs-Steuereinrichtung.
  • Sie erreicht dieses und weitere Ziele durch den Gegenstand des Anspruchs 1 und 16.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem Aspekt der Erfindung wird ein Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements zur Verfügung gestellt, welches in mindestens zwei verschiedenen Spannungs-Versorgungs-Modi betrieben werden kann, wobei das Verfahren die Schritte aufweist:
    • (a) Ermitteln der Höhe einer an einem Ausgangs-Anschluss (VREF), insbesondere Spannungs-Ausgangs-Anschluss (VREF), z.B. Referenz-Spannungs-Ausgangs-Anschluss (VREF) des Halbleiter-Bauelements anliegenden Spannung, und
    • (b) Betreiben des Halbleiter-Bauelements im ersten oder zweiten Spannungs-Versorgungs-Modus, abhängig vom Ergebnis der Ermittlung.
  • Besonders vorteilhaft ist der zweite Spannungs-Versorgungs-Modus ein Modus, bei dem zur Spannungsversorgung des Halbleiter-Bauelements eine intern auf dem Halbleiter-Bauelement vorgesehene Spannungs-Erzeugungs-Vorrichtung (EVA bzw. Embedded Voltage Regulator) verwendet wird.
  • Bei einer bevorzugten Ausgestaltung der Erfindung ist der erste Spannungs-Versorgungs-Modus ein Modus, bei dem zur Spannungsversorgung des Halbleiter-Bauelements eine extern vom Halbleiter-Bauelement vorgesehene Spannungs-Versorgungs-Einrichtung, z.B. eine Spannungs-Tracking-Vorrichtung, oder ein Spannungsregler, insbesondere Festspannungsregler verwendet wird.
  • Vorteilhaft wird beim ersten Spannungs-Versorgungs-Modus der Ausgangs-Anschluss (VREF) des Halbleiter-Bauelements vom Halbleiter-Bauelement zur Ausgabe eines Steuer-Signals verwendet.
  • Besonders vorteilhaft kann das beim ersten Spannungs-Versorgungs-Modus am Ausgangs-Anschluss (VREF) des Halbleiter-Bauelements vom Halbleiter-Bauelement ausgegebene Steuer-Signal zur Steuerung der Spannungs-Tracking-Vorrichtung verwendet werden.
  • Mit Hilfe des o.g. Verfahrens kann zwischen den verschiedenen Spannungs-Versorgungs-Modi umgeschaltet werden, ohne dass ein separater, zusätzlicher Anschluss, insbesondere Pin bzw. Pad notwendig wäre, an dem ein entsprechendes, separates Modus-Umschalt-Steuersignal anzulegen wäre.
    •
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine schematische Darstellung eines Abschnitts eines Halbleiter-Bauelements, und einer daran anschließbaren externen Spannungsversorgungs-Einrichtung, zur Veranschaulichung eines Verfahrens zur Steuerung der Spannungsversorgung des Halbleiter-Bauelements gemäß einem Ausführungsbeispiel der vorliegenden Erfindung.
  • In 1 ist eine schematische Darstellung eines Abschnitts eines Halbleiter-Bauelements 1, und einer daran anschließbaren externen Spannungsversorgungs-Einrichtung 2 gezeigt.
  • Die externe Spannungsversorgungs-Einrichtung 2 weist eine Spannungs-Tracking-Vorrichtung („Voltage Tracker") 2b auf, sowie einen externen Spannungsregler („External Voltage Regulator") 2b.
  • Beim Halbleiter-Bauelement 1 kann es sich im Prinzip um ein beliebiges Halbleiter-Bauelement handeln, z.B. um ein Speicherbauelement, z.B. DRAM, und/oder um einen Rechenschaltkreis, z.B. einen Mikroprozessor, oder – beim vorliegenden Ausführungsbeispiel – um einen Mikrocontroller, beispielsweise um einen zur Steuerung einer oder mehrerer in ein Kraftfahrzeug eingebauter Komponenten verwendeten Mikrocontroller.
  • Im o.g. Halbleiter-Bauelement können mehrere, verschiedene interne Spannungspegel verwendet werden – z.B. eine relativ niedrige Spannung VDD für den Core des Microcontrollers (z.B. zwischen 1,5 V und 2,5 V), und eine relativ hohe Spannung VDDP für die Microcontroller-Ein- und Ausgangs-Stufen (Ports) (z.B. zwischen 3 V und 5 V).
  • Ein relativ geringer Core-Spannungspegel hat den Vorteil, dass hierdurch die Verlustleistungen im Halbleiter-Bauelement 1 reduziert werden können, und die Elemente des Microcontroller-Cores relativ kleine Abmessungen aufweisend ausgestaltet werden können.
  • Ein relativ hoher Port-Spannungspegel kann notwendig sein, um eine Kommunikation des Halbleiter-Bauelements 1 mit anderen, externen, entsprechende Spannungspegel verwendenden Bauelementen zu ermöglichen.
  • Zur Bereitstellung der Port-Spannung VDDP kann der o.g. – vom Halbleiter-Bauelement 1 unabhängige – externe Spannungsregler 2a verwendet werden .
  • Die Spannungsversorgungs-Einrichtung 2, bzw. der externe Spannungsregler 2a ist – wie aus 1 hervorgeht – über eine Leitung 37 mit einer externen Spannungsquelle 3 verbunden, hier: einer Batterie 3 (bzw. mit deren Plus-Pol + VBAT) Die von der Batterie 3 bereitgestellte Spannung kann relativ starken Schwankungen unterworfen sein.
  • Die von der Batterie 3 bereitgestellte Spannung wird mittels des externen Spannungsreglers 2a in eine (nur relativ geringen Schwankungen unterworfene, auf einen bestimmten, konstanten, verringerten Wert hin geregelte) Spannung VOUT umgewandelt, welche an einem Anschluss 12a (Anschluss VOUT) des externen Spannungsreglers 2a ausgegeben, und – über eine Leitung 32 – einem (ersten) Pin des Halbleiter-Bauelements 1, und somit einem mit diesem verbundenen (ersten) Anschluss 12b (Anschluss VDDP), insbesondere Pad des Halbleiter-Bauelements 1 zugeführt wird, und dort als Port-Spannung VDDP verwendet wird.
  • Wie beispielhaft in 1 dargestellt ist, und wie im folgenden noch genauer erläutert wird, kann bei einem ersten Betriebsmodus des Halbleiter-Bauelements 1 („Voltage Tracker Modus") ein (zweiter) Anschluss 13c (Anschluss VREF), insbesondere (zweiter) Pad des Halbleiter-Bauelements 1 – über einen entsprechenden Halbleiter-Bauelement-Pin, und eine Leitung 33a – mit einem Eingangs-Anschluss 13a (Anschluss VTR) der Spannungs-Tracking-Vorrichtung 2b verbunden werden, und ein Ausgangs-Anschluss 13b (Anschluss VTO) der Spannungs-Tracking-Vorrichtung 2b – über eine Leitung 33b – mit einem entsprechenden (dritten) Pin des Halbleiter-Bauelements 1, und somit mit einem mit diesem verbundenen (dritten) Anschluss 13d (Anschluss VDD), insbesondere Pad des Halbleiter-Bauelements 1.
  • Die dem (dritten) Anschluss 13d (Anschluss VDD) des Halbleiter-Bauelements 1 von der Spannungs-Tracking-Vorrichtung 2b zugeführte Spannung VTO wird – im o.g. ersten Betriebsmodus („Voltage Tracker Modus") des Halbleiter- Bauelements 1 – im Halbleiter-Bauelement 1 als Core-Spannung VDD verwendet.
  • Wie aus 1 weiter hervorgeht, ist ein Minus-Pol (-VBAT) der Batterie 3 über eine Leitung 34 an die Spannungsversorgungs-Einrichtung 2 angeschlossen, und über eine (Masse-)Leitung 35 an einen entsprechenden (vierten) Pin des Halbleiter-Bauelements 1, und somit an einen mit diesem verbundenen (vierten) Anschluss 14 (Masse-Anschluss VSS), insbesondere Pad des Halbleiter-Bauelements 1.
  • Zwischen die (Masse-)Leitung 35, und die o.g. Leitungen 32, und/oder 33a, und/oder 33b können jeweils entsprechende Block-Kondensatoren 41, 42, 43 geschaltet sein.
  • Soll das Halbleiter-Bauelement 1 statt im o.g. ersten Betriebsmodus („Voltage Tracker Modus") in einem zweiten Betriebsmodus („EVR Modus") betrieben werden, kann – wie in 1 gestrichelt dargestellt ist (und wie im folgenden noch genauer erläutert wird) – der (erste) Anschluss 12b (Anschluss VDDP), insbesondere Pad des Halbleiter-Bauelements 1 (direkt) leitend mit dem (zweiten) Anschluss 13c (Anschluss VREF), insbesondere Pad des Halbleiter-Bauelements 1 verbunden werden, z.B. über eine – gestrichelt dargestellte – Leitung 33c, insbesondere einen die beiden Pads verbindenden Bond-Draht (alternativ können z.B. auch die entsprechenden Pins leitend miteinander verbunden werden).
  • Im zweiten Betriebsmodus („EVR Modus") ist die Spannungs-Tracking-Vorrichtung 2b vom Halbleiter-Bauelement 1 getrennt, d.h. es sind – anders als in 1 dargestellt – keine Leitungen 33a, 33b zwischen der Spannungs-Tracking-Vorrichtung 2b, und dem Halbleiter-Bauelement vorhanden (bzw. es ist – anders als in 1 gezeigt – keine Spannungs-Tracking-Vorrichtung 2a vorgesehen (und demnach auch nicht die gemäß der Darstellung von 1 an die Anschlüsse 13c, 13d angeschlossenen Leitungen 33a, 33b)).
  • Auf dem Halbleiter-Bauelement 1 ist ein entsprechender – interner – Spannungsregler vorgesehen (sog. EVR (embedded voltage regulator bzw. Eingebetteter Spannungsregler)) (hier nicht dargestellt (durch den Slave-Transistor 112b angedeutet)).
  • Wie im folgenden noch genauer erläutert wird, kann sich der EVR – im o.g. zweiten Betriebsmodus („EVR Modus") – zunächst in einem deaktivierten Zustand befinden, und dann in einen aktivierten Zustand gebracht werden.
  • Im aktivierten Zustand wandelt der – auf dem Halbleiter-Bauelement 1 vorgesehene – EVR eine ihm zugeführte externe Spannung (z.B. die – im zweiten Betriebsmodus – am Anschluss 12b des Halbleiter-Bauelements anliegende, vom externen Spannungsregler 2a zugeführte Spannung VOUT) in eine – relativ niedrige, und relativ geringen Schwankungen unterworfene – Spannung um, die an einem entsprechenden (mit dem Anschluss 13d des Halbleiter-Bauelements 1 verbundenen) Anschluss des EVR ausgegeben, und im Halbleiter-Bauelement 1 als Core-Spannung VDD verwendet wird.
  • Soll das Halbleiter-Bauelement 1 statt im o.g. ersten oder zweiten Betriebsmodus („Voltage Tracker Modus", oder „EVR Modus") in einem dritten Betriebsmodus („External Voltage Regulator Modus") betrieben werden, kann – wie in 1 gestrichelt dargestellt ist (und wie im folgenden noch genauer erläutert wird) – der (zweite) Anschluss 13c (Anschluss VREF), insbesondere Pad des Halbleiter-Bauelements 1 (direkt) leitend mit dem (dritten) Anschluss 13d (Anschluss VDD), insbesondere Pad des Halbleiter-Bauelements 1 verbunden werden, z.B. über eine – gestrichelt dargestellte – Leitung 33d, insbesondere einen die beiden Pads verbindenden Bond-Draht (alternativ können z.B. auch die entsprechenden Pins leitend miteinander verbunden werden).
  • Im dritten Betriebsmodus („External Voltage Regulator Modus") ist die Spannungs-Tracking-Vorrichtung 2b – entsprechend wie beim zweiten Betriebsmodus („EVR Modus") – vom Halbleiter-Bauelement 1 getrennt, d.h. es sind – anders als in 1 dargestellt – keine Leitungen 33a, 33b zwischen der Spannungs-Tracking-Vorrichtung 2b, und dem Halbleiter-Bauelement vorhanden (bzw. es ist – anders als in 1 gezeigt – keine Spannungs-Tracking-Vorrichtung 2a vorgesehen (und demnach auch nicht die gemäß der Darstellung von 1 an die Anschlüsse 13c, 13d angeschlossenen Leitungen 33a, 33b)); ausserdem ist – anders als beim zweiten Betriebsmodus („EVR Modus") (und entsprechend wie beim ersten Betriebsmodus („Voltage Tracker Modus") – keine (direkte) leitende Verbindung zwischen dem ersten und zweiten Anschluss 12b, 13c (Anschluss VDDP, und VREF) des Halbleiter-Bauelements 1 vorgesehenen (d.h. keine – in 1 gestrichelt dargestellte – Leitung 33c, oder eine entsprechende Leitung).
  • Wie aus 1 hervorgeht, weist der externe Spannungsregler 2a – neben dem Anschluss 12a (Anschluss VOUT) – noch einen weiteren Anschluss 12c (Anschluss VOUT2) auf.
  • Die von der Batterie 3 bereitgestellte Spannung wird mittels des externen Spannungsreglers 2a – ausser in die o.g., am Anschluss 12a (Anschluss VOUT) ausgegebene Spannung VOUT – zusätzlich in eine weitere, am weiteren Anschluss 12c (Anschluss VOUT2) ausgegebene Spannung VOUT2 umgewandelt (welche – entsprechend wie die Spannung VOUT2 – nur relativ geringen Schwankungen unterworfen ist, und auf einen bestimmten, konstanten – im Vergleich mit dem Wert der Spannung VOUT geringeren – Wert hin geregelt ist).
  • Im o.g. dritten Betriebsmodus („External Voltage Regulator Modus") ist – wie in 1 gestrichelt dargestellt (und wie im folgenden noch genauer erläutert wird) – der zweite und dritte Anschluss 13c, 13d (Anschluss VREF, VDD) des Halbleiter-Bauelements 1, bzw. die entsprechenden Pads oder Pins (direkt) leitend mit dem o.g. (weiteren) Anschluss 12c (Anschluss VOUT2) des externen Spannungsreglers 2a verbunden, z.B. über eine – in 1 gestrichelt dargestellte – Leitung 33e.
  • Die auf diese Weise dem (dritten) Anschluss 13d (Anschluss VDD) des Halbleiter-Bauelements 1 von dem externen Spannungsregler 2a zugeführte Spannung VOUT2 wird – im o.g. dritten Betriebsmodus („External Voltage Regulator Modus") des Halbleiter-Bauelements 1 – im Halbleiter-Bauelement 1 als Core-Spannung VDD verwendet.
  • Wie aus 1 hervorgeht, weist das Halbleiter-Bauelement 1 eine Referenzspannungs-Erzeugungseinrichtung 101, einen ersten und zweiten Transistor 112a, 112b (hier: zwei p-Kanal-Feldeffekttransistoren), einen Operationsverstärker bzw. Differenzverstärker 102, sowie einen ersten Widerstand 103, und einen zweiten – verstellbaren – Widerstand 104 auf.
  • Die Widerstände 103, 104 bilden einen Spannungs-Teiler.
  • Als Referenzspannungs-Erzeugungseinrichtung 101 kann ein entsprechendes Bandgap-Schaltungs-Modul verwendet werden, welches – wie aus 1 hervorgeht – über eine Leitung 101a mit dem Anschluss 14 (Anschluss VSS) (und damit mit Masse) verbunden ist, und über eine Leitung 101b mit dem Anschluss 12b (und damit mit der o.g. – vom externer Spannungsregler 2a gelieferten – Spannung VDDP).
  • Die Referenzspannungs-Erzeugungseinrichtung 101 erzeugt aus der ihr zugeführten Spannung VDDP eine – gegenüber der zugeführten Spannung VDDP einen kleineren Wert aufweisende – Konstant-Vergleichs-Spannung (z.B. eine Spannung von 1,2V), welche über eine Leitung 101c einem ersten Eingang des Operationsverstärkers 102 zugeführt wird.
  • Wie aus 1 weiter hervorgeht, wird durch den die Widerstände 103, 104 aufweisenden Spannungs-Teiler die am Anschluss 13d (Anschluss VDD) des Halbleiter-Bauelements 1 anliegende Spannung VDD heruntergeteilt (und zwar auf einen mittels des verstellbaren Widerstands 104 einstellbaren Wert), und die heruntergeteilte Spannung über eine Leitung 101d einem zweiten Eingang des Operationsverstärkers 102 zugeführt.
  • Der Ausgang des Operationsverstärkers 102 ist über eine Leitung 105 mit dem Gate des Feldeffekttransistors 112a, und mit dem Gate des Feldeffekttransistors 112b verbunden.
  • Der Drain-Source-Pfad der Feldeffekttransistoren 112a, 112b ist zwischen den o.g. Anschluss 12b (Anschluss VDDP), und den o.g. Anschluss 13c (Anschluss VREF) des Halbleiter-Bauelements 1 geschaltet.
  • Bei einem alternativen Ausführungsbeispiel kann der Drain-Source-Pfad des Feldeffekttransistors 112b (Slave-Transistor) auch zwischen den o.g. Anschluss 12b (Anschluss VDDP), und den o.g. Anschluss 13d (Anschluss VDD) des Halbleiter-Bauelements 1 geschaltet sein, und/oder es können mehrere – entsprechend verschaltete – Slave-Transistoren vorgesehen sein (z.B. mehr als drei, fünf oder sieben – verteilt auf dem Halbleiter-Bauelement 1 angeordnete – Slave-Transistoren).
  • Im o.g. ersten Betriebsmodus („Voltage Tracker Modus") wird – wie oben bereits angedeutet – die von den Feldeffekttransistoren 112a, 112b am Anschluss 13c (Anschluss VREF) ausgegebene Spannung VREF über die o.g. Leitung 33a dem Anschluss 13a (Anschluss VTR) der Spannungs-Tracking-Vorrichtung 2b zugeführt. Dabei fließt nur ein relativ geringer Dauer-Strom, z.B. ein Strom im μA-Bereich – um programmierte Spannungsänderungen abbilden zu können, muss in den Übergangsphasen mehr Strom zur Verfügung stehen.
  • In der Spannungs-Tracking-Vorrichtung 2b wird auf herkömmliche Weise eine Impedanzwandlung durchgeführt, und am Anschluss 13b (Anschluss VTO) der Spannungs-Tracking-Vorrichtung 2b eine – der Spannung VREF am Anschluss 13a der Spannungs-Tracking-Vorrichtung 2b entsprechende, dieser „nachfolgende" – Spannung VTO erzeugt, und über die o.g. Leitung 33b an das Halbleiter-Bauelement 1 rückgekoppelt (d.h. dem Anschluss 13d (Anschluss VDD) des Halbleiter-Bauelements 1, und damit dem o.g. Widerstand 103 des Spannungs-Teilers des Halbleiter-Bauelements 1 zugeführt). Dabei fließt ein relativ großer Strom, z.B. ein Strom im höheren mA-Bereich.
  • Durch den u.a. durch den Spannungs-Teiler (Widerstände 103, 104), den Operationsverstärker 102, die Feldeffekttransistoren 112a, 112b, und die Spannungs-Tracking-Vorrichtung 2b gebildeten Regelkreis wird die Spannung VREF am Anschluss 13c (Anschluss VREF), und damit auch die Spannung VDD am Anschluss 13d (Anschluss VDD) – und somit die Core-Spannung VDD – auf einen – der Höhe nach durch Ändern des Widerstands 104 entsprechend einstellbaren – Wert hin geregelt (wobei die Spannungen VREF bzw. VDD z.B. 1,5 V betragen können).
  • Im Halbleiter-Bauelement 1 ist eine – hier nicht dargestellte – (zwischen den (Masse-)Anschluss 14 (Anschluss VSS), und den Anschluss 13c (Anschluss VREF) geschaltete) Spannungs-Vergleichs-Einrichtung vorgesehen, welche die am Anschluss 13c (Anschluss VREF) anliegende Spannung mit einem vorbestimmten Schwellwert Vthreshold vergleicht. Der vorbestimmte Schwellwert liegt vorzugsweise etwas oberhalb der (gewünschten) Core-Spannung (z.B. VDD), z.B. mehr als 20% oder mehr als 50% oberhalb der Core-Spannung (z.B. VDD), z.B. bei 2,5V.
  • Wird von der Spannungs-Vergleichs-Einrichtung ermittelt, dass die am Anschluss 13c (Anschluss VREF) anliegenden Spannung – wie beim o.g. ersten Betriebsmodus („Voltage Tracker Modus") der Fall – unterhalb des o. g. Schwellwerts Vthreshold (z. B. unterhalb von 2,5V) liegt, wird – wie im folgenden noch genauer erläutert – der EVR deaktiviert; die Core-Spannung wird dann – alleine – von der o.g. Spannungs-Tracking-Vorrichtung 2b bereitgestellt (unter Steuerung durch das Halbleiter-Bauelement 1) (und die Port-Spannung von dem externen Spannungsregler 2a).
  • Wie bereits oben erläutert, sind im o.g. dritten Betriebsmodus („External Voltage Regulator Modus") – wie in 1 gestrichelt dargestellt – der zweite und dritte Anschluss 13c, 13d (Anschluss VREF, VDD) des Halbleiter-Bauelements 1 leitend miteinander verbunden, und über die o.g. Leitung 33e mit dem o.g. (weiteren) Anschluss 12c (Anschluss VOUT2) des externen Spannungsreglers 2a verbunden.
  • Die auf diese Weise dem (zweiten und dritten) Anschluss 13c, 13d (Anschluss VREF, VDD) des Halbleiter-Bauelements 1 von dem externen Spannungsregler 2a zugeführte Spannung VOUT2 kann z.B. zwischen 1,5V und 1,7V betragen. Demnach wird auch beim dritten Betriebsmodus („External Voltage Regulator Modus") – entsprechend wie beim ersten Betriebsmodus („Voltage Tracker Modus") – von der Spannungs-Vergleichs-Einrichtung ermittelt, dass die am Anschluss 13c (Anschluss VREF) anliegenden Spannung unterhalb des o. g. Schwellwerts Vthreshold (z.B. unterhalb von 2,5V) liegt.
  • Somit wird – wie im folgenden noch genauer erläutert – auch in diesem Fall der EVR deaktiviert; die Core-Spannung wird dann – alleine – von dem externen Spannungsregler 2a bereitgestellt (ohne Steuerungsmöglichkeit durch das Halbleiter-Bauelement 1) (und die Port-Spannung – ebenfalls – von dem externen Spannungsregler 2a).
  • Wie ebenfalls bereits oben erläutert, sind im o.g. zweiten Betriebsmodus („EVR Modus") – wie in 1 gestrichelt dargestellt – der erste und zweite Anschluss 12b, 13c (Anschluss VDDP, VREF) des Halbleiter-Bauelements 1 leitend miteinander verbunden, und über die o.g. Leitung 32 mit dem o.g. (ersten) Anschluss 12b (Anschluss VOUT) des externen Spannungsreglers 2a verbunden.
  • Die auf diese Weise dem ersten und zweiten Anschluss 12b, 13c (Anschluss VDDP, VREF) des Halbleiter-Bauelements 1 von dem externen Spannungsregler 2a zugeführte Spannung VOUT kann z.B. zwischen 3 V und 5 V betragen.
  • Demnach wird – anders als beim ersten und dritten Betriebsmodus („Voltage Tracker Modus", und „External Voltage Regulator Modus") – beim zweiten Betriebsmodus („EVR Modus") von der Spannungs-Vergleichs-Einrichtung ermittelt, dass die am Anschluss 13c (Anschluss VREF) anliegende Spannung oberhalb des o.g. Schwellwerts Vthreshold (z.B. oberhalb von 2,5V) liegt.
  • In diesem Fall wird – wie im folgenden noch genauer erläutert – der EVR in einen aktiven Zustand gebracht; die Core-Spannung wird dann – alleine – von dem intern auf dem Halbleiter-Bauelement 1 vorgesehenen EVR bereitgestellt (und kann durch das Halbleiter-Bauelement 1 entsprechend gesteuert werden) (und die Port-Spannung – wiederum – von dem externen Spannungsregler 2a).
  • Durch den o.g. (Teil des o.g. Regelkreises bildenden) Block-Kondensator 43 kann erreicht werden, dass die Störempfindlichkeit der am Anschluss 13c (Anschluss VREF) anliegenden Spannung verringert wird.
  • Mit Hilfe des o.g. Verfahrens kann zwischen den verschiedenen Betriebsmodi umgeschaltet werden, ohne dass ein separater, zusätzlicher Pin bzw. ein separates, zusätzliches Pad notwendig wäre, an dem ein entsprechendes Modus-Umschalt-Steuersignal angelegt wird.
  • Vorteilhaft wird beim bzw. nach dem Hochfahren („Power-On") des Systems der EVR zunächst in jedem Fall in einem deaktivierten Zustand belassen (z.B. dadurch, dass ein Signal EVVR_OFF in einen „logisch hohen" Zustand gebracht wird, wodurch ein deaktivierter Zustand der die am Anschluss 13c (Anschluss VREF) anliegende Spannung überwachenden Spannungs-Vergleichs-Einrichtung, und ein deaktivierter Zustand des EVR erzwungen wird), und abgewartet, bis die am Anschluss 12b (Anschluss VDDP) angelegte Spannung in einem gültigen Bereich liegt.
  • Zu diesem Zweck ist im Halbleiter-Bauelement 1 eine weitere – hier nicht dargestellte – (zwischen den (Masse-)Anschluss 14 (Anschluss VSS), und den Anschluss 12b (Anschluss VDDP) geschaltete) Spannungs-Vergleichs-Einrichtung („Supply Watchdog") vorgesehen, welche die am Anschluss 12b (Anschluss VDDP) anliegende Spannung überwacht.
  • Ist diese ausreichend groß, und wird von der Spannungsversorgungs-Einrichtung 2 an einer Leitung 50 kein Hochfahr-Rücksetz-Signal (PORST-Signal bzw. Power-On Reset Signal) an das Halbleiter-Bauelement 1 gesendet, wird das Signal EVVR_OFF in einen „logisch niedrigen" Zustand gebracht, und hierdurch die die am Anschluss 13c (Anschluss VREF) anliegende Spannung überwachende Spannungs-Vergleichs-Einrichtung aktiviert.
  • Wird dann von der Spannungs-Vergleichs-Einrichtung ermittelt, dass die am Anschluss 13c (Anschluss VREF) anliegende Spannung oberhalb des o. g. Schwellwerts Vthreshold (z.B. oberhalb von 2,5V) liegt (zweiter Betriebsmodus („EVR Modus")), wird ein in einem Register EVRINT gespeicherter Bit-Wert auf „1" gesetzt, ansonsten (d.h. dann, wenn die am Anschluss 13c (Anschluss VREF) anliegende Spannung unterhalb des o.g. Schwellwerts Vthreshold (z.B. unterhalb von 2,5V) liegt) erfolgt ein Setzen des in dem Register EVRINT gespeicherten Bit-Werts auf „0" (erster bzw, dritter Betriebsmodus („Voltage Tracker Modus", bzw. „External Voltage Regulator Modus")).
  • Bei einem Register-Bit-Wert „0" wird der EVR in einen deaktivierten Zustand gebracht (bzw. verbleibt in einem solchen Zustand); bei einem Register-Bit-Wert „1" wird der EVR aktiviert.
  • Der in dem Register EVRINT gespeicherte Bit-Wert wird dann – unabhängig von der von der Spannungs-Vergleichs-Einrichtung in Folge ermittelten Spannung am Anschluss 13c (höher, oder geringer als der Schwellwert Vthreshold) – nicht mehr geändert, es sei denn, das o.g. Signal EVVR_OFF wird in einen „logisch hohen" Zustand gebracht (s.o.). Ist dies der Fall, wird der in dem Register gespeicherte Bit-Wert (wieder) auf „0" gesetzt.
  • Mit anderen Worten wird – um Fehlern vorzubeugen – das von der die Spannung am Anschluss 13c überwachenden Spannungs-Vergleichs-Einrichtung gelieferte Entscheidungsergebnis (Spannung am Anschluss 13c höher, oder geringer als der Schwellwert Vthreshold) – bis zu einem Power-On Reset – gespeichert bzw. eingefroren; erst dann findet eine Neu-Bewertung statt.
    • 1
    Halbleiter-Bauelement-Abschnitt
    2
    Spannungsversorgungs-Einrichtung
    2a
    externer Spannungsregler
    2b
    Spannungs-Tracking-Vorrichtung
    3
    Spannungsquelle
    12a
    Anschluss
    12b
    Anschluss
    12c
    Anschluss
    13a
    Anschluss
    13b
    Anschluss
    13c
    Anschluss
    13d
    Anschluss
    14
    Anschluss
    32
    Leitung
    33a
    Leitung
    33b
    Leitung
    33c
    Leitung
    33d
    Leitung
    33e
    Leitung
    34
    Leitung
    35
    Leitung
    37
    Leitung
    41
    Kondensator
    42
    Kondensator
    43
    Kondensator
    50
    Leitung
    101
    Referenzspannungs-Erzeugungseinrichtung
    101a
    Leitung
    101b
    Leitung
    101c
    Leitung
    101d
    Leitung
    102
    Operationsverstärker
    103
    Widerstand
    104
    Widerstand
    107
    Leitung
    112a
    Transistor
    112b
    Transistor

Claims (16)

  1. Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements (1), welches in mindestens zwei verschiedenen Spannungs-Versorgungs-Modi betrieben werden kann dadurch gekennzeichnet, daß das Verfahren die Schritte aufweist: (a) Ermitteln der Höhe einer an einem Ausgangs-Anschluss (VREF), insbesondere Spannungs-Ausgangs-Anschluss (VREF) des Halbleiter-Bauelements (1) anliegenden Spannung, und (b) Betreiben des Halbleiter-Bauelements (1) im ersten oder zweiten Spannungs-Versorgungs-Modus, abhängig vom Ergebnis der Ermittlung.
  2. Verfahren nach Anspruch 1, wobei beim ersten Spannungs-Versorgungs-Modus der Ausgangs-Anschluss (VREF) des Halbleiter-Bauelements (1) vom Halbleiter-Bauelement (1) zur Ausgabe eines Steuer-Signals verwendet wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei der erste Spannungs-Versorgungs-Modus ein Modus ist, bei dem zur Spannungsversorgung des Halbleiter-Bauelements (1) eine extern vom Halbleiter-Bauelement (1) vorgesehene Spannungs-Tracking-Vorrichtung (2b) verwendet wird.
  4. Verfahren nach Anspruch 3, wobei das beim ersten Spannungs-Versorgungs-Modus am Ausgangs-Anschluss (VREF) des Halbleiter-Bauelements (1) vom Halbleiter-Bauelement (1) ausgegebene Steuer-Signal zur Steuerung der Spannungs-Tracking-Vorrichtung (2b) verwendet wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleiter-Bauelement (1) im ersten Spannungs-Versorgungs-Modus betrieben wird, wenn beim Schritt (a) ermittelt wird, dass die Spannung am Ausgangs-Anschluss (VREF) kleiner ist, als ein vorbestimmer Schwellwert (Vthreshold)
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleiter-Bauelement (1) im zweiten Spannungs-Versorgungs-Modus betrieben wird, wenn beim Schritt (a) ermittelt wird, dass die Spannung am Ausgangs-Anschluss (VREF) grösser ist, als ein vorbestimmer Schwellwert (Vthreshold).
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der zweite Spannungs-Versorgungs-Modus ein Modus ist, bei dem zur Spannungsversorgung des Halbleiter-Bauelements (1) eine intern auf dem Halbleiter-Bauelement (1) vorgesehene Spannungs-Erzeugungs-Vorrichtung (EVR bzw. Embedded Voltage Regulator) verwendet wird.
  8. Verfahren nach einem der Ansprüche 3 bis 7, wobei beim ersten Spannungs-Versorgungs-Modus ein Eingangs-Anschluss (VDD), insbesondere Spannungs-Eingangs-Anschluss (VDD) des Halbleiter-Bauelements (1) mit einem Ausgangs-Anschluss (VTO) der Spannungs-Tracking-Vorrichtung (2b) verbunden wird.
  9. Verfahren nach Anspruch 8, wobei beim zweiten Spannungs-Versorgungs-Modus der Ausgangs-Anschluss (VREF), insbesondere Spannungs-Ausgangs-Anschluss (VREF) des Halbleiter-Bauelements (1) mit einem weiteren Eingangs-Anschluss (VDDP), insbesondere einem weiteren Spannungs-Eingangs-Anschluss (VDDP) des Halbleiter-Bauelements (1) verbunden wird.
  10. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Halbleiter-Bauelement (1) in drei oder mehr verschiedenen Spannungs-Versorgungs-Modi betrieben werden kann.
  11. Verfahren nach Anspruch 10, wobei der dritte Spannungs-Versorgungs-Modus ein Modus ist, bei dem zur Spannungsversorgung des Halbleiter-Bauelements (1) ein extern vom Halbleiter-Bauelement (1) vorgesehener, von diesem unabhängiger Spannungsregler (2a) verwendet wird.
  12. Verfahren nach Anspruch 11, wobei beim dritten Spannungs-Versorgungs-Modus der Eingangs-Anschluss (VDD), insbesondere Spannungs-Eingangs-Anschluss (VDD) des Halbleiter-Bauelements (1) mit dem Ausgangs-Anschluss (VREF), insbesondere Spannungs-Ausgangs-Anschluss (VREF) des Halbleiter-Bauelements (1) verbunden wird.
  13. Verfahren nach einem der Ansprüche 9 bis 12, wobei die Höhe der Spannung am Ausgangs-Anschluss (VREF), insbesondere Spannungs-Ausgangs-Anschluss (VREF) des Halbleiter-Bauelements (1) erst dann ermittelt wird, wenn die am weiteren Eingangs-Anschluss (VDDP), insbesondere am weiteren Spannungs-Eingangs-Anschluss (VDDP) des Halbleiter-Bauelements (1) anliegende Spannung in einem vorgegebenen Bereich liegt.
  14. Verfahren nach einem der Ansprüche 9 bis 13, wobei das Halbleiter-Bauelement (1) frühestens dann in den zweiten Spannungs-Versorgungs-Modus gebracht wird, wenn die am weiteren Eingangs-Anschluss (VDDP), insbesondere am weiteren Spannungs-Eingangs-Anschluss (VDDP) des Halbleiter-Bauelements (1) anliegende Spannung in einem vorgegebenen Bereich liegt.
  15. Verfahren nach einem der vorhergehenden Ansprüche, wobei das beim Schritt (a) erhaltene Ermittlungs-Ergebnis in einem Register (EVRINT) gespeichert wird.
  16. Spannungsversorgungs-Steuereinrichtung, welche aufweist: eine Einrichtung zum Ermitteln der Höhe einer an einem Ausgangs-Anschluss (VREF), insbesondere Spannungs-Ausgangs-Anschluss (VREF) eines Halbleiter-Bauelements (1) anliegenden Spannung, und eine Einrichtung zum Aktivieren oder Deaktivieren einer intern auf dem Halbleiter-Bauelement (1) vorgesehenen Spannungs-Erzeugungs-Vorrichtung, abhängig vom Ergebnis der Ermittlung.
DE102005009364A 2005-03-01 2005-03-01 Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements, sowie Halbleiter-Bauelement Active DE102005009364B8 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE102005009364A DE102005009364B8 (de) 2005-03-01 2005-03-01 Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements, sowie Halbleiter-Bauelement
US11/366,351 US7620835B2 (en) 2005-03-01 2006-03-01 Voltage supply control device and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005009364A DE102005009364B8 (de) 2005-03-01 2005-03-01 Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements, sowie Halbleiter-Bauelement

Publications (3)

Publication Number Publication Date
DE102005009364A1 true DE102005009364A1 (de) 2006-09-14
DE102005009364B4 DE102005009364B4 (de) 2008-07-17
DE102005009364B8 DE102005009364B8 (de) 2008-10-16

Family

ID=36914511

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005009364A Active DE102005009364B8 (de) 2005-03-01 2005-03-01 Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements, sowie Halbleiter-Bauelement

Country Status (2)

Country Link
US (1) US7620835B2 (de)
DE (1) DE102005009364B8 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7952939B2 (en) * 2008-06-23 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for VDD-tracking CVDD voltage supply
CN104159479B (zh) * 2011-12-29 2016-07-06 阿塞里克股份有限公司 在感应加热炊具上操作的无线厨房用具
US10182472B2 (en) 2011-12-29 2019-01-15 Arcelik Anonim Sirketi Wireless kitchen appliance operated on induction heating cooker
US9766678B2 (en) * 2013-02-04 2017-09-19 Intel Corporation Multiple voltage identification (VID) power architecture, a digital synthesizable low dropout regulator, and apparatus for improving reliability of power gates

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996032039A1 (de) * 1995-04-14 1996-10-17 Gabriele Gamberoni Matratze mit eingebautem lattenrost
US20030099145A1 (en) * 2001-11-29 2003-05-29 Clark Lawrence T. Low voltage operation of static random access memory

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5632039A (en) * 1995-01-24 1997-05-20 Compaq Computer Corporation Circuit that automatically switches between supplying a microprocessor with a first voltage and a second voltage
US6268716B1 (en) * 1998-10-30 2001-07-31 Volterra Semiconductor Corporation Digital voltage regulator using current control
US6230276B1 (en) * 1999-02-01 2001-05-08 Douglas T Hayden Energy conserving measurement system under software control and method for battery powered products
US7612546B2 (en) * 2004-03-16 2009-11-03 Intersil Americas Inc. Configurable internal/external linear voltage regulator
US7864615B2 (en) * 2005-02-25 2011-01-04 Kingston Technology Corporation Flash memory controller utilizing multiple voltages and a method of use

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996032039A1 (de) * 1995-04-14 1996-10-17 Gabriele Gamberoni Matratze mit eingebautem lattenrost
US20030099145A1 (en) * 2001-11-29 2003-05-29 Clark Lawrence T. Low voltage operation of static random access memory

Also Published As

Publication number Publication date
DE102005009364B8 (de) 2008-10-16
US20060220592A1 (en) 2006-10-05
DE102005009364B4 (de) 2008-07-17
US7620835B2 (en) 2009-11-17

Similar Documents

Publication Publication Date Title
DE602004004597T2 (de) Spannungs-Abwärts-Wandler mit reduzierter Welligkeit
DE10110273C2 (de) Spannungsgenerator mit Standby-Betriebsart
DE102012100146A1 (de) Spannungsregler
DE4420041C2 (de) Konstantspannungs-Erzeugungsvorrichtung
DE102017212354B4 (de) Niederohmiger Lastschalter mit Ausgangsstromstärkesteuerung
DE102014119097B4 (de) Spannungsregler mit schneller übergangsreaktion
DE102004031393A1 (de) Gleichspannungswandler und Verfahren zur Umsetzung einer Gleichspannung
DE102006007479B4 (de) Shunt-Regler
DE102005009364B4 (de) Verfahren zur Steuerung der Spannungsversorgung eines Halbleiter-Bauelements, sowie Halbleiter-Bauelement
DE102016204571B4 (de) Ladungsinjektion zur ultraschnellen spannungssteuerung in spannungsregler
DE102004004775B4 (de) Spannungsregelsystem
EP1649587B1 (de) Schaltungsanordnung zur spannungsregelung und verfahren zum betreiben einer schaltungsanordnung zur spannungsregelung
DE60121962T2 (de) Spannungsregler mit niedrigem energieverbrauch zur verwendung in integrierten schaltungen
DE102006054547B4 (de) Chip mit einer Schaltungsanordnung zur Spannungsregelung
DE102018116669B4 (de) Verfahren zum Betrieb eines stützkondensatorfreien Low-Drop-Spannungsreglers mit großem Spannungsbereich
DE10211912B4 (de) Integrierter Schaltkreis und Verfahren zum Steuern einer Stromversorgung desselben
DE10332864B4 (de) Spannungsregler mit Stromspiegel zum Auskoppeln eines Teilstroms
DE102004022425B4 (de) Integrierte Schaltungsanordnung zur Stabilisierung einer Spannung
EP3741020B1 (de) Elektrische schaltung zur versorgung eines verbrauchers aus verschiedenen spannungsquellen
DE10361724A1 (de) Spannungsregelsystem
EP0821471B1 (de) Vorrichtung zur selbst-justierenden Arbeitspunkt-einstellung in Verstärker-schaltungen mit Neuron-MOS-Transistoren
DE102019116700B4 (de) Stützkondensatorfreier Low-Drop-Spannungsregler mit großem Spannungsbereich mit einem DIMOS Transistor und Verfahren zu dessen Betrieb
DE102006016330A1 (de) Ein/Aus-Ladungspumpe
DE10315303B4 (de) Halbleiter-Bauelement-Spannungsversorgung für System mit mindestens zwei, insbesondere gestapelten, Halbleiter-Bauelementen
DE102004043034A1 (de) Integrierte Schaltung zur Regelung eines Spannungsgenerators

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8396 Reprint of erroneous front page
8364 No opposition during term of opposition
R082 Change of representative