DE102004039617B4

DE102004039617B4 - SBD-Sendeempfänger und SBD-Sendeempfängeranordnung

Info

Publication number: DE102004039617B4
Application number: DE102004039617A
Authority: DE
Inventors: Jung-hwan Suwon Choi
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2003-08-08
Filing date: 2004-08-06
Publication date: 2009-07-09
Anticipated expiration: 2024-08-07
Also published as: KR100539241B1; DE102004039617A1; US20050030820A1; KR20050015856A; US7078935B2

Abstract

SBD-Sendeempfänger,
gekennzeichnet durch
– einen ersten Differenzverstärker (310), welcher ein erstes Eingabeanschlusspaar, ein erstes Ausgabeanschlusspaar und eine erste Konstantstromquelle (321) umfasst,
– einen zweiten Differenzverstärker (330), welcher ein zweites Eingabeanschlusspaar, ein zweites Ausgabeanschlusspaar und eine zweite Konstantstromquelle (341) umfasst,
– einen dritten Differenzverstärker (350B), welcher ein drittes Eingabeanschlusspaar, ein drittes Ausgabeanschlusspaar und eine dritte Konstantstromquelle (363) umfasst, und
– einen vierten Differenzverstärker (350A), welcher ein viertes Eingabeanschlusspaar, ein viertes Ausgabeanschlusspaar und eine vierte Konstantstromquelle (373) umfasst,
– wobei jeder Anschluss des ersten Eingabeanschlusspaars mit je einem Anschluss des zweiten Eingabeanschlusspaars verbunden ist, jeder Anschluss des ersten Ausgabeanschlusspaars mit je einem Anschluss des vierten Eingabeanschlusspaars verbunden ist, jeder Anschluss des zweiten Ausgabeanschlusspaars mit je einem Anschluss des dritten Eingabeanschlusspaars verbunden ist und jeder Anschluss des dritten Ausgabeanschlusspaars mit je einem Anschluss des vierten Ausgabeanschlusspaars verbunden ist.

Description

Die Erfindung betrifft einen bidirektionalen Simultansendeempfänger (SBD-Sendeempfänger) und eine SBD-Sendeempfängeranordnung.
Halbleiterbausteine wie Prozessoren, Steuerschaltungen und Speicherbausteine umfassen allgemein Datensendeempfänger zum Senden und Empfangen von Daten. Diese Sendeempfänger senden und/oder empfangen Daten üblicherweise über eine einzige zugewiesene Übertragungsleitung. Neuerdings werden Halbleiterbausteine entwickelt, welche in der Lage sind, gleichzeitig und bidirektional Daten zu senden und zu empfangen. Simultane bidirektionale Sendeempfänger, vorliegend auch als SBD-Sendeempfänger bezeichnet, sind in der Lage, während einer Taktsignalperiode über eine einzige Übertragungsleitung gleichzeitig Daten zu senden und zu empfangen.
1 zeigt eine Kombination von zwei herkömmlichen SBD-Sendeempfängern 10a und 10b, die über eine Übertragungsleitung miteinander verbunden sind, welche einen Datenübertragungskanal 16 bildet. Der SBD-Sendeempfänger 10a umfasst einen Datentreiber 12a und ei nen Datenempfänger 14a. Ein zu übertragendes internes Datensignal Dout1 wird als Eingabesignal an den Datentreiber 12a und als Steuersignal an den Datenempfänger 14a angelegt. Ein Ausgabeanschluss, der mit dem Ausgabetreiber 12a verknüpft ist, ist mit einem Eingabeanschluss verbunden, der mit dem Datenempfänger 14a verknüpft ist.
Typischerweise empfängt der Datenempfänger 14a zwei Referenzspannungen VrefH und VrefL, die benutzt werden, um Signalpegel zu vergleichen. Ist ein Spannungspegel des internen Datensignals Dout1 auf einem hohen Pegel „V_H", dann wählt der Datenempfänger 14a die Referenzspannung VrefH aus, vergleicht den Pegel des internen Datensignals Dout1 mit dem Pegel der Referenzspannung VrefH und gibt ein Datensignal Din1 gemäß dem Vergleichsergebnis aus. Ist der Spannungspegel des internen Datensignals Dout1 auf einem niedrigen Pegel „V_L", dann wählt der Datenempfänger 14a die Referenzspannung VrefL aus, vergleicht den Pegel des internen Datensignals Dout1 mit dem Pegel der Referenzspannung VrefL und gibt das Datensignal Din1 gemäß dem Vergleichsergebnis aus.
Der SBD-Sendeempfänger 10b umfasst analog einen Datentreiber 12b und einen Datenempfänger 14b. Ein zu übertragendes internes Datensignal Dout2 wird als Eingabesignal an den Datentreiber 12b und als Steuersignal an den Datenempfänger 14b angelegt. Ein Ausgabeanschluss, der mit dem Ausgabetreiber 12b verknüpft ist, ist mit einem Eingabeanschluss verbunden, der mit dem Datenempfänger 14b verknüpft ist.
Der Datenempfänger 14b arbeitet auf die gleiche Weise wie der Datenempfänger 14a und vergleicht den Pegel des internen Datensignals Dout2 jeweils mit einer der beiden Referenzspannungen VrefH und VrefL und gibt ein Datenausgabesignal Din2 abhängig von dem Vergleich aus.
2 zeigt den Zusammenhang zwischen ausgewählten Eingabedatensignalen und Ausgabedatensignalen, welche mit den SBD-Sendeempfängern 10a und 10b aus 1 verknüpft sind. Wie aus den 1 und 2 ersichtlich ist, ist das interne Datensignal Dout1 während Zeitperioden T1, T2 und T5 auf dem hohen Pegel „V_H" und das interne Datensignal Dout2 ist während Zeitperioden T1, T3 und T5 auf dem hohen Pegel „V_H".
Während der Zeitperiode T1 erscheint eine Spannung V_CH mit einem hohen Pegel einer Versorgungsspannung VDDQ auf dem Übertragungskanal 16. Daher vergleicht der Datenempfänger 14a die Spannung V_CH auf dem Übertragungskanal 16 mit der Referenzspannung VrefH und gibt das Ausgabesignal Din1 mit dem hohen Pegel V_H aus. Der Datenempfänger 14b vergleicht die Spannung V_CH auf dem Übertragungskanal 16 mit der Referenzspannung VrefH und gibt das Ausgabesignal Din2 mit dem hohen Pegel V_H aus.
Während der Zeitperiode T2 hat die Spannung V_CH auf dem Übertragungskanal 16 ungefähr einen mittleren Pegel Vmid, der im Wesentlichen in der Mitte zwischen der Versorgungsspannung VDDQ und einer Massespannung VSS liegt. Der Datenempfänger 14a vergleicht die Spannung V_CH auf dem Übertragungskanal 16 mit der Referenzspannung VrefH und gibt das Ausgabesignal Din1 mit dem niedrigen Pegel V_L aus. Der Datenempfänger 14b vergleicht die Spannung V_CH auf dem Übertragungskanal 16 mit der Referenzspannung VrefL und gibt das Ausgabesignal Din2 mit dem hohen Pegel V_H aus.
Während der Zeitperiode T3 hat die Spannung V_CH auf dem Übertragungskanal 16 weiterhin ungefähr den mittleren Pegel Vmid. Der Datenempfänger 14a vergleicht die Spannung V_CH auf dem Übertragungskanal 16 mit der Referenzspannung VrefL und gibt das Ausgabesignal Din1 mit dem hohen Pegel V_H aus. Der Datenempfänger 14b vergleicht die Spannung V_CH auf dem Übertragungskanal 16 mit der Referenzspannung VrefH und gibt das Ausgabesignal Din2 mit dem niedrigen Pegel V_L aus.
Während der Zeitperioden T4 und T5 arbeiten die beiden SBD-Sendeempfänger weiter auf die gleiche, oben erläuterte Weise.
Jeder der Datentreiber 12a uns 12b schwingt zwischen der Versorgungsspannung VDDQ und der Massespannung VSS, wodurch eine beträchtliche Strommenge verbraucht wird. Da der schwingende Spannungspegel auf dem Kanal 16 ungefähr die Hälfte der Versorgungsspannung betragen muss, kann es sein, dass die Datentreiber 12a und 12b entsprechend groß auszulegen sind. Daraus resultiert, dass parasitäre Kapazitäten im Zusammenhang mit den SBD-Sendeempfängern 10a und 10b aus der Perspektive des Datenübertragungskanals 16 signifikant werden. Die Verzögerungs- und Signalverzerrungseffekte dieser parasitären Kapazitäten können die Datenübertragung zwischen den SBD-Sendeempfängern 10a und 10b beeinflussen. Dies gilt insbesondere für ansteigende Datenübertragungsgeschwindigkeiten.
In der Offenlegungsschrift US 2003/0123570 A1 ist eine SBD-Sendeempfängeranordnung aus zwei SBD-Sendeempfängern offenbart, die jeweils einen Daten-Treiber, einen Replika-Treiber und eine Empfängereinheit umfassen. Ein Eingangssignal wird parallel an den Daten-Treiber und den Replika-Treiber angelegt und über Ausgänge des Daten-Treibers auf zugehörigen Datenübertragungskanälen an den jeweils anderen Sendeempfänger gesendet. Eingänge der Empfängereinheit sind an die Ausgänge des Daten-Treibers und des Replika-Treibers gekoppelt. In der Empfängereinheit werden die vom Daten-Treiber und vom Replika-Treiber gelieferten Signale über ein Widerstandsnetzwerk miteinander verknüpft, und das daraus resultierende Signal wird an einen differentiellen Verstärker gesendet, dessen Ausgangssignal dem Signal entspricht, das vom Daten-Treiber des anderen, entfernten Sendeempfängers gesendet wurde.
Die Patentschrift US 6.507.225 B2 offenbart eine SBD-Sendeempfängeranordnung mit zwei kommunizierenden SBD-Sendeemfängern, die jeweils aus einem Ausgangstreiber, einem Rückführungstreiber und einer Empfängereinheit aufgebaut sind, wobei der Rückführungstreiber gegenüber dem Ausgangstreiber skaliert ist, um den Energieverbrauch des Sendeempfängers niedrig zu halten.
Es ist Aufgabe der Erfindung, einen SBD-Sendeempfänger und eine zugehörige SBD-Sendeempfängeranordnung anzugeben, welche mit relativ wenig Leistung betreibbar sind und eine hohe Datenübertragungsfrequenz ermöglichen.
Die Erfindung löst diese Aufgabe durch einen SBD-Sendeempfänger mit den Merkmalen des Patentanspruchs 1, 5 oder 8 und durch eine SBD-Sendeempfängeranordnung mit den Merkmalen des Patentanspruchs 12.
Vorteilhafte Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.
Vorteilhafte, nachfolgend beschriebene Ausführungsformen der Erfindung sowie das zu deren besserem Verständnis oben erläuterte, herkömmliche Ausführungsbeispiel sind in den Zeichnungen dargestellt. Es zeigen:
1 ein Schaltbild einer typischen Kombination von zwei herkömmlichen SBD-Sendeempfängern, welche über einen Datenübertragungskanal miteinander verbunden sind,
2 ein Diagramm von Signalverläufen zur Darstellung des Zusammenhangs zwischen ausgewählten Dateneingabe- und Datenausgabesignalen im Zusammenhang mit den SBD-Sendeempfängern aus 1,
3 ein Schaltbild eines erfindungsgemäßen SBD-Sendeempfängers,
4 ein Schaltbild von zwei mittels Übertragungsleitungen miteinander verbundenen erfindungsgemäßen SBD-Sendeempfängern,
5A bis 5D Diagramme von Signalverläufen zur Darstellung des Zusammenhangs zwischen Eingabedaten und Ausgabedaten im Zusammenhang mit den SBD-Sendeempfängern aus 4 und
6 ein Schaltbild einer bevorzugten Ausführungsform für eine oder mehrere Stromquellen aus 3.
3 zeigt einen erfindungsgemäßen Sendeempfänger 300 in Form eines voll differentiellen SBD-Sendeempfängers. Im dargestellten Aus führungsbeispiel umfasst der SBD-Sendeempfänger 300 einen ersten bis vierten Differenzverstärker 310, 330, 350B und 350A.
Der erste Differenzverstärker 310 umfasst ein erstes Differenzverstärkerpaar, das einen ersten Transistor 315 und einen zweiten Transistor 317, eine erste Konstantstromquelle 321 und zwei Lastwiderstände 312 und 314 beinhaltet. Der erste Transistor 315 ist vorzugsweise als NMOS-Transistor ausgeführt und zwischen einem ersten Knoten 311 und einem zweiten Knoten 319 eingeschleift. Ein erstes Eingabesignal Dout wird an einen Gateanschluss des ersten Transistors 315 angelegt. Der zweite Transistor 317 ist vorzugsweise als NMOS-Transistor ausgeführt und zwischen einem dritten Knoten 313 und dem zweiten Knoten 319 eingeschleift. Ein zweites Eingabesignal DoutB wird an einen Gateanschluss des zweiten Transistors 317 angelegt. Hierbei sind das erste Eingabesignal Dout und das zweite Eingabesignal DoutB Differenzsignale. Ausgabesignale, welche am ersten Knoten 311 und am dritten Knoten 313 auftreten, sind Differenzsignale.
Die erste Konstantstromquelle 321 ist vorzugsweise als NMOS-Transistor implementiert und zwischen dem zweiten Knoten 319 und einer Massespannung VSS eingeschleift. Eine Treibervorspannung DRB wird an einen Gateanschluss der ersten Konstantstromquelle 321 angelegt. Die erste Konstantstromquelle 321 erzeugt in Reaktion auf die Treibervorspannung DRB einen ersten konstanten Vorstrom 0,5i₂. Daher wird bei diesem Ausführungsbeispiel die Treibervorspannung DRB im SBD-Sendeempfänger benutzt, um die Datenübertragung zu beeinflussen. Der Lastwiderstand 312 ist zwischen einer ersten Versorgungsspannung VDDQ und dem ersten Knoten 311 eingeschleift und der Lastwiderstand 314 ist zwischen der ersten Versorgungsspannung VDDQ und dem dritten Knoten 313 eingeschleift. Der erste Differenzverstärker 310 wird auch als „Replikaausgabetreiber" bezeichnet.
Der zweite Differenzverstärker 330 umfasst ein zweites Differenzverstärkerpaar, das einen dritten Transistor 335 und einen vierten Transistor 337, eine zweite Konstantstromquelle 341 und zwei Lastwiderstände 332 und 334 beinhaltet. Der dritte Transistor 335 ist vorzugsweise als NMOS-Transistor ausgeführt und zwischen einem ersten Knoten 331 und einem zweiten Knoten 339 eingeschleift. Das erste Eingabesignal Dout wird an einen Gateanschluss des dritten Transistors 335 angelegt. Zur Vereinfachung der Bezugnahme sind hierbei die Knoten in jedem der analog aufgebauten Differenzverstärker jeweils in gleicher Weise als erste, zweite und dritte Knoten bezeichnet. Der vierte Transistor 337 ist vorzugsweise als NMOS-Transistor ausgeführt und zwischen einem dritten Knoten 333 und dem zweiten Knoten 339 eingeschleift. Das zweite Eingabesignal DoutB wird an einen Gateanschluss des vierten Transistors 337 angelegt. Signale, welche am ersten Knoten 331 und am zweiten Knoten 333 auftreten, sind Differenzsignale.
Die zweite Konstantstromquelle 341 ist vorzugsweise als NMOS-Transistor implementiert und zwischen dem zweiten Knoten 339 und der Massespannung VSS eingeschleift. Die Treibervorspannung DRB wird an einen Gateanschluss der zweiten Konstantstromquelle 341 angelegt. Die zweite Konstantstromquelle 341 erzeugt in Reaktion auf die Treibervorspannung DRB einen zweiten konstanten Vorstrom i₂.
Der zweite, von der zweiten Konstantstromquelle 341 erzeugte konstante Vorstrom i₂ ist vorzugsweise doppelt so groß wie der erste konstante Vorstrom 0,5i₂, der von der ersten Konstantstromquelle 321 erzeugt wird. Durch Steuern der Breitenverhältnisse und Längen der entsprechenden Transistorkanäle der ersten Konstantstromquelle 321 und der zweiten Konstantstromquelle 341 kann der zweite konstante Vorstrom, der selektiv von der zweiten Konstantstromquelle 341 erzeugt wird, allgemein n Mal so groß wie der erste konstante Vorstrom sein, welcher selektiv von der ersten Konstantstromquelle 321 erzeugt wird, wobei n eine beliebige reelle Zahl vorzugsweise größer als eins ist.
Der Lastwiderstand 332 ist zwischen der ersten Versorgungsspannung VDDQ und dem ersten Knoten 331 eingeschleift und der Lastwiderstand 334 ist zwischen der ersten Versorgungsspannung VDDQ und dem dritten Knoten 333 eingeschleift. Vorzugsweise ist der Widerstandswert Z0 der Lastwiderstände 312, 314, 332 und 334 identisch. Der zweite Differenzverstärker 330 wird auch als „Hauptausgabetreiber" des SBD-Sendeempfängers 300 bezeichnet.
Der dritte Differenzverstärker 350B umfasst ein drittes Differenzverstärkerpaar 355, das einen fünften Transistor 359 und einen sechsten Transistor 357 sowie eine dritte Konstantstromquelle 363 beinhaltet. Der fünfte Transistor 359 ist vorzugsweise als NMOS-Transistor ausgeführt und zwischen einem ersten Knoten 353 und einem zweiten Knoten 361 eingeschleift. Ein drittes Eingabesignal D_chB wird über einen Anschluss 303 an einen Gateanschluss des fünften Transistors 359 angelegt. Der sechste Transistor 357 ist vorzugsweise als NMOS-Transistor ausgeführt und zwischen einem dritten Knoten 351 und dem zweiten Knoten 361 eingeschleift. Ein viertes Eingabesignal D_ch wird über einen Anschluss 301 an einen Gateanschluss des sechsten Transistors 357 angelegt.
Die dritte Konstantstromquelle 363 ist vorzugsweise als NMOS-Transistor implementiert und zwischen dem dritten Knoten 361 und der Massespannung VSS eingeschleift. Eine Empfangsvorspannung RCB wird an einen Gateanschluss der dritten Konstantstromquelle 363 angelegt. Die dritte Konstantstromquelle 363 erzeugt in Reaktion auf die Empfangsvorspannung RCB einen dritten konstanten Vorstrom i₁. Daher wird bei diesem Ausführungsbeispiel die Empfangsvorspannung RCB im SBD-Sendeempfänger benutzt, um Daten zu empfangen.
Der vierte Differenzverstärker 350A umfasst ein viertes Differenzverstärkerpaar 365, das einen siebten Transistor 367 und einen achten Transistor 369, eine vierte Konstantstromquelle 373 und zwei Lastwiderstände 352 und 354 beinhaltet. Die Kombination des dritten Differenzverstärkers 350B und des vierten Differenzverstärkers 350A wird vorzugsweise als „Eingabepuffer" oder „Empfänger" 350 bezeichnet. Der siebte Transistor 367 ist vorzugsweise als NMOS-Transistor ausgeführt und zwischen dem ersten Knoten 353 und einem zweiten Knoten 371 eingeschleift. Ein Gateanschluss des siebten Transistors 367 ist mit dem ersten Knoten 311 des ersten Differenzverstärkers 310 verbunden. Der achte Transistor 369 ist vorzugsweise als NMOS-Transistor ausgeführt und zwischen dem dritten Knoten 351 und dem zweiten Knoten 371 eingeschleift. Ein Gateanschluss des achten Transistors 369 ist mit dem dritten Knoten 313 des ersten Differenzverstärkers 310 verbunden.
Die vierte Konstantstromquelle 373 ist vorzugsweise als NMOS-Transistor implementiert und zwischen dem zweiten Knoten 371 und der Massespannung VSS eingeschleift. Die Empfängervorspannung RCB wird an einen Gateanschluss der vierten Konstantstromquelle 373 angelegt. Die vierte Konstantstromquelle 373 erzeugt in Reaktion auf die Empfängervorspannung RCB einen vierten konstanten Vorstrom 0,5i₁.
Vorzugsweise ist der dritte, von der dritten Konstantstromquelle 363 erzeugte konstante Vorstrom doppelt so groß wie der vierte konstante Vorstrom, der von der vierten Konstantstromquelle 373 erzeugt wird. Durch Steuern der Breitenverhältnisse und Längen der entsprechenden Transistorkanäle der dritten Konstantstromquelle 363 und der vierten Konstantstromquelle 373 kann der dritte konstante Vorstrom, der selektiv von der dritten Konstantstromquelle 363 erzeugt wird, n Mal so groß wie der vierte konstante Vorstrom sein, welcher selektiv von der vierten Konstantstromquelle 373 erzeugt wird, wobei n eine beliebige reelle Zahl vorzugsweise größer als eins ist. Die erste bis vierte Konstantstromquelle 321, 341, 363 und 373 sind Beispiele von Vorstromgeneratoren.
Der Lastwiderstand 354 ist zwischen einer zweiten Versorgungsspannung VDD und dem ersten Knoten 353 eingeschleift und der Lastwiderstand 352 ist zwischen der zweiten Versorgungsspannung VDD und dem dritten Knoten 351 eingeschleift.
4 zeigt zwei SBD-Sendeempfänger, die jeweils gemäß dem Ausführungsbeispiel aus 3 ausgeführt sind und durch Übertragungsleitungen miteinander verbunden sind. Wie aus 4 ersichtlich ist, sendet ein erster SBD-Sendeempfänger 350a Daten an einen zweiten SBD-Sendeempfänger 350b und empfängt gleichzeitig Daten vom zweiten SBD-Sendeempfänger 350b über den ersten und zweiten Kanal D_ch und D_chB. Hierbei wird angenommen, dass die Treibervorspannung DRB und die Empfangsvorspannung RCB erforderlich sind, um vorbestimmte Ströme i₁ und i₂ zu erzeugen. Daher werden NMOS-Transistoren 321a, 341a, 363a, 373a, 321b, 341b, 363b und 373b leitend geschaltet. Vorzugsweise sind die beiden SBD-Sendeempfänger 350a und 350b gleich ausgeführt. Der Übersichtlichkeit halber sind entsprechende Elemente wie in 3 mit gleichen Bezugsziffern bezeichnet, ergänzt um den Zusatz "a" bzw. "b".
Anhand dieses speziellen Ausführungsbeispiels wird nun die Funktionsweise der beiden SBD-Sendeempfänger aus 4 beschrieben. Sind die auszugebenden Daten Dout1 und Dout2 auf hohem Pegel „H" und die komplementären auszugebenden Daten Dout1B und Dout2B auf niedrigem Pegel „L", dann ist die Funktionsweise des ersten SBD-Sendeempfängers 350a und des zweiten SBD-Sendeempfängers 350b wie folgt.
Da der NMOS-Transistor 335a in Reaktion auf die Daten Dout1 mit hohem Pegel H leitend geschaltet wird, nimmt die Spannung am ersten Knoten 331a den niedrigen Pegel L an. Daher ist die Spannung am Anschluss 301a auf dem niedrigen Pegel L. Da der NMOS-Transistor 337a jedoch in Reaktion auf die Daten Dout1B mit dem niedrigen Pegel L in einem sperrenden Zustand gehalten wird, ist die Spannung am dritten Knoten 333a auf dem hohen Pegel H. Daher ist die Spannung am Anschluss 303a auf dem hohen Pegel H. Da der NMOS-Transistor 335b in Reaktion auf die Daten Dout2 mit hohem Pegel leitend geschaltet wird, nimmt die Spannung am dritten Knoten 313b den niedrigen Pegel L an. Daher ist die Spannung am Anschluss 301b auf dem niedrigen Pegel L. Da der NMOS-Transistor 337b jedoch in Reaktion auf die Daten Dout2B mit dem niedrigen Pegel L in einem sperrenden Zustand gehalten wird, ist die Spannung am ersten Knoten 333b auf dem hohen Pegel H. Daher ist die Spannung am Anschluss 303b auf dem hohen Pegel H. Als Konsequenz ist die Spannung auf dem Kanal D_ch auf dem niedrigen Pegel L und die Spannung auf dem Kanal D_chB ist auf dem hohen Pegel.
Da der NMOS-Transistor 315a leitend geschaltet wird, wird die Spannung am ersten Knoten 311a auf die Massespannung VSS hinunter gezogen. Daher wird der NMOS-Transistor 367a in einem sperrenden Zustand gehalten. Da jedoch der NMOS-Transistor 317a in einem sperrenden Zustand gehalten wird, bleibt die Spannung am dritten Knoten 313a auf dem Pegel der ersten Versorgungsspannung VDDQ.
Daher wird, da der NMOS-Transistor 369a leitend geschaltet wird, ein von der zweiten Versorgungsspannung VDD verursachter Strom über den entsprechenden Widerstand R und die NMOS-Transistoren 369a und 373a zur Massespannung VSS entladen. Als Konsequenz ergibt sich am dritten Knoten 351a eine theoretische Spannung „V351a" die sich durch folgende Gleichung (1) ausdrücken lässt: V351a = VDD – 0,5i1R. (1)
Der NMOS-Transistor 357a bleibt in Reaktion auf die Spannung mit dem niedrigen Pegel L am Anschluss 301a in einem sperrenden Zustand. Deshalb ist die Spannung V351a durch die oben angegebene Gleichung (1) bestimmt. Wird der NMOS-Transistor 359a in Reaktion auf die Spannung mit dem hohen Pegel H am Anschluss 303a leitend geschaltet, dann wird ein von der zweiten Versorgungsspannung VDD verursachter Strom über den entsprechenden Widerstand R und die NMOS-Transistoren 359a und 363a zur Massespannung VSS entladen. Als Konsequenz ergibt sich am ersten Knoten 353a eine theoretische Spannung V353a die sich durch folgende Gleichung (2) ausdrücken lässt: V353a = VDD – i1R. (2)
Wie aus den Gleichungen (1) und (2) ersichtlich ist, ist die Spannung am dritten Knoten 351a höher als die Spannung am ersten Knoten 353a. Daraus resultiert, dass die Daten Din1 mit dem hohen Pegel H detektiert werden und die Daten Din1B mit dem niedrigen Pegel L detektiert werden. Deshalb detektiert der erste SBD-Sendeempfänger 350a die Daten Dout2 und Dout2B, die vom zweiten SBD-Sendeempfänger 350b ausgegeben werden.
Da der NMOS-Transistor 315b leitend geschaltet wird, wird die Spannung am ersten Knoten 311b auf die Massespannung VSS hinunter gezogen. Daher wird der NMOS-Transistor 367b in einem sperrenden Zustand gehalten. Da jedoch der NMOS-Transistor 317b in einem sperrenden Zustand gehalten wird, bleibt die Spannung am dritten Knoten 313b auf dem Pegel der ersten Versorgungsspannung VDDQ.
Daraus resultiert, da der NMOS-Transistor 369b leitend geschaltet wird, dass ein von der zweiten Versorgungsspannung VDD verursachter Strom über den entsprechenden Widerstand R und die NMOS-Transistoren 369b und 373b zur Massespannung VSS entladen wird. Als Konsequenz ergibt sich am dritten Knoten 351b eine theoretische Spannung V351b die sich durch folgende Gleichung (3) ausdrücken lässt: V351b = VDD – 0,5i1R. (3)
Der NMOS-Transistor 357b bleibt in Reaktion auf die Spannung mit dem niedrigen Pegel L am Anschluss 301b in einem sperrenden Zustand. Deshalb ist die Spannung V351b durch die oben angegebene Gleichung (3) bestimmt. Da der NMOS-Transistor 359b in Reaktion auf die Spannung mit dem hohen Pegel H am Anschluss 303b leitend geschaltet wird, wird ein von der zweiten Versorgungsspannung VDD verursachter Strom über den entsprechenden Widerstand R und die NMOS-Transistoren 359b und 363b zur Massespannung VSS entladen. Als Konsequenz ergibt sich am ersten Knoten 353b eine theoretische Spannung V353b, die sich durch folgende Gleichung (4) ausdrücken lässt: V353b = VDD – i1R. (4)
Wie aus den Gleichungen (3) und (4) ersichtlich ist, ist die Spannung V351b höher als die Spannung V353b. Daraus resultiert, dass die Daten Din2 mit dem hohen Pegel H detektiert werden und die Daten Din2B mit dem niedrigen Pegel L detektiert werden. Deshalb detektiert der zweite SBD-Sendeempfänger 350b die Daten Dout1 und Dout1B, die vom ersten SBD-Sendeempfänger 350a ausgegeben werden.
Sind die auszugebenden Daten Dout1 und Dout2B auf dem hohen Pegel H und die auszugebenden Daten Dout1B und Dout2 auf dem niedrigen Pegel L, dann ist die Funktionsweise des ersten SBD-Sende empfängers 350a und des zweiten SBD-Sendeempfängers 350b wie folgt.
Da der NMOS-Transistor 335a in Reaktion auf die Daten Dout1 mit dem hohen Pegel H leitend geschaltet wird, nimmt die Spannung am ersten Knoten 331a den niedrigen Pegel L an. Daher ist die Spannung am Anschluss 301a auf dem niedrigen Pegel L. Da jedoch der NMOS-Transistor 337a in Reaktion auf die Daten Dout1B mit dem niedrigen Pegel in einem sperrenden Zustand gehalten wird, ist die Spannung am dritten Knoten 333a auf dem hohen Pegel H. Daher ist die Spannung am Anschluss 303a auf dem hohen Pegel H.
Da der NMOS-Transistor 335b in Reaktion auf die Daten Dout2 mit dem niedrigen Pegel L sperrend gehalten wird, nimmt die Spannung am ersten Knoten 331b den hohen Pegel H an. Daher ist die Spannung am Anschluss 301b auf dem hohen Pegel H. Da jedoch der NMOS-Transistor 337b in Reaktion auf die Daten Dout2B mit dem hohen Pegel H in einen leitenden Zustand geschaltet wird, ist die Spannung am dritten Knoten 333b auf dem niedrigen Pegel L. Daher ist die Spannung am Anschluss 303b auf dem niedrigen Pegel L.
Da die Spannung auf dem Kanal D_ch, der zwischen die Anschlüsse 301a und 301b eingeschleift ist, durch eine Überlappung zwischen den Spannungen gebildet wird, die vom ersten SBD-Sendeempfänger 350a und vom zweiten SBD-Sendeempfänger 350b ausgegeben werden, korrespondiert diese Spannung folglich mit einem mittleren Pegel „M", der zwischen dem hohen Pegel H und dem niedrigen Pegel L liegt.
Da die Spannung auf dem Kanal D_chB, der zwischen die Anschlüsse 303a und 303b eingeschleift ist, durch eine Überlappung zwischen den Spannungen gebildet wird, die vom ersten SBD-Sendeempfänger 350a und vom zweiten SBD-Sendeempfänger 350b ausgegeben werden, kor respondiert diese Spannung ebenfalls mit dem mittleren Pegel M, der zwischen dem hohen Pegel H und dem niedrigen Pegel L liegt.
Da die jeweiligen Ausgabesignale der NMOS-Transistoren 357a und 369a identisch sind, werden die Daten Din1 und Din1B von den entsprechenden Spannungen am dritten Knoten 313a bzw. am ersten Knoten 311a bestimmt.
Da der NMOS-Transistor 315a in Reaktion auf die Daten Dout1 mit dem hohen Pegel leitend geschaltet wird, ist die Spannung am ersten Knoten 311a auf dem niedrigen Pegel L. Daher bleibt der NMOS-Transistor 367a im sperrenden Zustand. Als Konsequenz ergibt sich am ersten Knoten 353a eine theoretische Spannung V353a, die sich durch folgende Gleichung (5) ausdrücken lässt: V353a = VDD – 0,5i1R. (5)
Da der NMOS-Transistor 317a jedoch in Reaktion auf die Daten Dout1B mit dem niedrigen Pegel L in einem sperrenden Zustand bleibt, ist die Spannung am dritten Knoten 313a auf dem hohen Pegel H. Deshalb wird der NMOS-Transistor 369a leitend geschaltet. Als Konsequenz ergibt sich am dritten Knoten 351a eine theoretische Spannung V351a, die sich durch folgende Gleichung (6) ausdrücken lässt: V351a = VDD – 0,5i1R – 0,5i1R = VDD – i1R. (6)
Daraus resultiert, dass die Daten Din1 mit dem niedrigen Pegel L detektiert werden und die Daten Din1 B mit dem hohen Pegel H detektiert werden. Deshalb detektiert der erste SBD-Sendeempfänger 350a die Daten Dout2 und Dout2B, die vom zweiten SBD-Sendeempfänger 350b ausgegeben werden.
Da die jeweiligen Ausgabesignale der Transistoren 357b und 359b identisch sind, werden die Daten Din2 und Din2B von den entsprechenden Spannungen am dritten Knoten 313b bzw. am ersten Knoten 311b bestimmt.
Da der NMOS-Transistor 317b in Reaktion auf die Daten Dout2B mit dem hohen Pegel H leitend geschaltet wird, ist die Spannung am dritten Knoten 313b auf dem niedrigen Pegel L. Daher bleibt der NMOS-Transistor 369b im sperrenden Zustand. Als Konsequenz ergibt sich am dritten Knoten 351b eine theoretische Spannung V351b, die sich durch folgende Gleichung (7) ausdrücken lässt: V351b = VDD – 0,5i1R. (7)
Da der NMOS-Transistor 315b jedoch in Reaktion auf die Daten Dout2 mit dem niedrigen Pegel L in einem sperrenden Zustand bleibt, ist die Spannung am ersten Knoten 311b auf dem hohen Pegel H. Deshalb wird der NMOS-Transistor 367b leitend geschaltet. Als Konsequenz ergibt sich am ersten Knoten 353b eine theoretische Spannung V353b, die sich durch folgende Gleichung (8) ausdrücken lässt: V353b = VDD – 0,5i1R – 0,5i1R = VDD – i1R. (8)
Daraus resultiert, dass die Daten Din2 mit dem hohen Pegel H detektiert werden und die Daten Din2B mit dem niedrigen Pegel L detektiert werden. Deshalb detektiert der zweite SBD-Sendeempfänger 350b die Daten Dout1 und Dout1B, die vom ersten SBD-Sendeempfänger 350a ausgegeben werden.
Sind die auszugebenden Daten Dout1 und Dout2 auf dem niedrigen Pegel L und die auszugebenden Daten Dout1B und Dout2B auf dem hohen Pegel H, dann ist die Funktionsweise des ersten SBD-Sendeempfängers 350a und des zweiten SBD-Sendeempfängers 350b wie folgt.
Da der NMOS-Transistor 337a in Reaktion auf die Daten Dout1B mit dem hohen Pegel H leitend geschaltet wird, nimmt die Spannung am dritten Knoten 333a den niedrigen Pegel L an. Daher ist die Spannung am Anschluss 303a auf dem niedrigen Pegel L. Hierbei ist die Spannung am Anschluss 301a auf dem hohen Pegel H.
Da jedoch der NMOS-Transistor 337b in Reaktion auf die Daten Dout2B mit dem hohen Pegel H leitend geschaltet wird, ist die Spannung am dritten Knoten 333b auf dem niedrigen Pegel L. Daher ist die Spannung am Anschluss 303b auf dem niedrigen Pegel L. Hierbei ist die Spannung am Anschluss 301b auf dem hohen Pegel H. Als Konsequenz ist die Spannung auf dem Kanal D_ch auf dem hohen Pegel H und die Spannung auf dem Kanal D_chB ist auf dem niedrigen Pegel L.
Da der NMOS-Transistor 317a in Reaktion auf die Daten Dout1B mit dem hohen Pegel H leitend geschaltet wird, nimmt die Spannung am dritten Knoten 313a den niedrigen Pegel L an und der NMOS-Transistor 369a wird sperrend geschaltet. Da jedoch der NMOS-Transistor 315a in einem sperrenden Zustand gehalten wird, ist die Spannung am ersten Knoten 311a auf dem hohen Pegel H. Daher wird der NMOS-Transistor 367a leitend geschaltet.
Ein von der zweiten Versorgungsspannung VDD verursachter Strom fließt über den entsprechenden Widerstand R und die NMOS-Transistoren 367a und 373a zur Massespannung VSS. Als Konsequenz ergibt sich am Knoten 353a eine theoretische Spannung V353a, die sich durch folgende Gleichung (9) ausdrücken lässt: V353a = VDD – 0,5i1R. (9)
Da der NMOS-Transistor 357a in Reaktion auf die Spannung mit dem hohen Pegel H am Anschluss 301a in einen leitenden Zustand versetzt wird, fließt ein von der zweiten Versorgungsspannung VDD verursachter Strom über den entsprechenden Widerstand R und die NMOS-Transistoren 357a und 363a zur Massespannung VSS. Als Konsequenz ergibt sich am Knoten 351a eine theoretische Spannung V351a, die sich durch folgende Gleichung (10) ausdrücken lässt: V351a = VDD – i1R. (10)
Daraus resultiert, dass die Daten Din1 mit dem niedrigen Pegel L detektiert werden und die Daten Din1B mit dem hohen Pegel H detektiert werden. Deshalb detektiert der erste SBD-Sendeempfänger 350a die Daten Dout2 und Dout2B, die vom zweiten SBD-Sendeempfänger 350b ausgegeben werden.
Da der NMOS-Transistor 317b in Reaktion auf die Daten Dout2B mit dem hohen Pegel H leitend geschaltet wird, nimmt die Spannung am dritten Knoten 313b den niedrigen Pegel L an und der NMOS-Transistor 369b wird sperrend geschaltet. Da jedoch der NMOS-Transistor 315b in einem sperrenden Zustand gehalten wird, bleibt die Spannung am ersten Knoten 311b auf dem hohen Pegel H. Dadurch wird der NMOS-Transistor 367b leitend geschaltet.
Ein von der zweiten Versorgungsspannung VDD verursachter Strom fließt über den entsprechenden Widerstand R und die NMOS-Transistoren 367b und 373b zur Massespannung VSS. Als Konsequenz ergibt sich am Knoten 353b eine theoretische Spannung V353b, die sich durch folgende Gleichung (11) ausdrücken lässt: V353b = VDD – 0,5i1R. (11)
Da der NMOS-Transistor 357b in Reaktion auf die Spannung mit dem hohen Pegel H am Anschluss 301b leitend geschaltet wird, fließt ein von der zweiten Versorgungsspannung VDD verursachter Strom über den entsprechenden Widerstand R und die NMOS-Transistoren 357b und 363b zur Massespannung VSS. Als Konsequenz ergibt sich am Knoten 351b eine theoretische Spannung V351b, die sich durch folgende Gleichung (12) ausdrücken lässt: V351b = VDD – i1R. (12)
Daraus resultiert, dass die Daten Din2 mit dem niedrigen Pegel L detektiert werden und die Daten Din2B mit dem hohen Pegel H detektiert werden. Deshalb detektiert der zweite SBD-Sendeempfänger 350b die Daten Dout1 und Dout1B, die vom ersten SBD-Sendeempfänger 350a ausgegeben werden.
Die 5A bis 5D zeigen Spannungssignalverläufe zur Darstellung des Zusammenhangs zwischen Eingabedaten und Ausgabedaten des ersten SBD-Sendeempfängers 350a und des zweiten SBD-Sendeempfängers 350b aus 4. Die oben unter Bezugnahme auf 4 erfolgte Beschreibung betrifft den Fall, bei dem ideale SBD-Sendeempfänger über einen idealen Kanal miteinander verbunden sind. In der Praxis werden jedoch Signale, die vom ersten und zweiten SBD-Sendeempfänger 350a und 350b ausgegeben und über die Kanäle D_ch und D_chB übertragen werden, gedämpft und/oder verzerrt.
Hierbei sind, wenn die Spannungen auf den Kanälen D_ch und D_chB einen hohen Pegel H bzw. einen niedrigen Pegel L haben oder wenn die Spannungen auf den Kanälen D_ch und D_chB mit einem mittleren Pegel M korrespondieren, die Signaltoleranzen dieser beiden Fälle verschieden.
Wie aus den 4 und 5A ersichtlich ist, haben, wenn der zweite SBD-Sendeempfänger 350b Signale mit einem Spannungshub Vswing von i·R auf den Kanälen D_ch und D_chB ausgibt und die Signale, die an die Anschlüsse 301a und 303a über die Kanäle D_ch und D_chB angelegt werden, einen Spannungshub Vswing von 0,6i·R haben, die Signale, welche an die Anschlüsse 301a und 303a angelegt werden, einen aktuellen Spannungshub Vswing von 0,8i·R, und zwar aufgrund von Ausgabesignaleffekten, siehe 5C, des ersten Differenzverstärkers 310 aus 3. Daraus resultiert, dass die Signaltoleranz des Eingabepuffers, siehe Element 350 aus 3, reduziert ist.
6 zeigt ein Schaltbild einer bevorzugten Ausführungsform der vierten Konstantstromquelle 373 aus 3. Die Schaltung aus 6 wird benutzt, um die Reduzierung der Signaltoleranz zu kompensieren, wenn diese Toleranz wie beim Eingabepuffer 350 aus 3, reduziert ist. Ist der Signalspannungshub des Signals, das an die Kanäle D_ch und D_chB angelegt wird, beispielsweise auf 60% reduziert, wenn ein Transistor, durch den ein Strom von 0,1i₁ fließt, abgeschaltet wird, dann kann die Toleranz für Signale mit hohem Pegel und für Signale mit niedrigem Pegel identisch gemacht werden.
Wie aus 6 ersichtlich ist, wird der Transistor, durch den ein Strom von 0,1i₁ fließt, in Reaktion auf ein Signal, das aus einer UND-Verknüpfung zwischen dem Empfangsvorspannsignal RCB und einem ersten Freigabesignal EN1 resultiert, leitend geschaltet und ein Transistor, durch den ein Strom von 0,4i₁ fließt, wird in Reaktion auf ein Signal leitend geschaltet, das aus einer UND-Verknüpfung zwischen dem Empfangsvorspannsignal RCB und einem zweiten Freigabesignal EN2 resultiert.
Wie oben ausgeführt ist, kann ein erfindungsgemäßer SBD-Sendeempfänger den Energieverbrauch reduzieren. Zudem können, da der erfindungsgemäße SBD-Sendeempfänger eine Reduktion der relativen Größe eines Ausgabepuffers ermöglicht, parasitäre Kapazitäten reduziert werden. Entsprechend kann der SBD-Sendeempfänger auch bei höheren Datenübertragungsfrequenzen stabil arbeiten.

Claims

SBD-Sendeempfänger, gekennzeichnet durch – einen ersten Differenzverstärker (310), welcher ein erstes Eingabeanschlusspaar, ein erstes Ausgabeanschlusspaar und eine erste Konstantstromquelle (321) umfasst, – einen zweiten Differenzverstärker (330), welcher ein zweites Eingabeanschlusspaar, ein zweites Ausgabeanschlusspaar und eine zweite Konstantstromquelle (341) umfasst, – einen dritten Differenzverstärker (350B), welcher ein drittes Eingabeanschlusspaar, ein drittes Ausgabeanschlusspaar und eine dritte Konstantstromquelle (363) umfasst, und – einen vierten Differenzverstärker (350A), welcher ein viertes Eingabeanschlusspaar, ein viertes Ausgabeanschlusspaar und eine vierte Konstantstromquelle (373) umfasst, – wobei jeder Anschluss des ersten Eingabeanschlusspaars mit je einem Anschluss des zweiten Eingabeanschlusspaars verbunden ist, jeder Anschluss des ersten Ausgabeanschlusspaars mit je einem Anschluss des vierten Eingabeanschlusspaars verbunden ist, jeder Anschluss des zweiten Ausgabeanschlusspaars mit je einem Anschluss des dritten Eingabeanschlusspaars verbunden ist und jeder Anschluss des dritten Ausgabeanschlusspaars mit je einem Anschluss des vierten Ausgabeanschlusspaars verbunden ist.
SBD-Sendeempfänger nach Anspruch 1, dadurch gekennzeichnet, dass ein Lastwiderstand (312, 314), der mit dem ersten Differenzverstärker (310) verknüpft ist, im Wesentlichen gleich einem Lastwiderstand (332, 334) ist, der mit dem zweiten Differenzverstärker (330) verknüpft ist.
SBD-Sendeempfänger nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass je ein Anschluss des dritten Eingabeanschlusspaars mit einem ersten bzw. einem zweiten Datenübertragungskanal (D_ch, D_chB) verbunden ist.
SBD-Sendeempfänger nach Anspruch 3, dadurch gekennzeichnet, dass der erste und zweite Datenübertragungskanal (D_ch, D_chB) komplementäre Datenübertragungskanäle sind.
SBD-Sendeempfänger, gekennzeichnet durch – einen ersten Differenzverstärker (310), welcher umfasst: – ein erstes Differenzverstärkerpaar mit einem ersten Transistor (315), dessen Gateanschluss ein erstes Eingabesignal empfängt, und einem zweiten Transistor (317), dessen Gateanschluss ein zweites Eingabesignal empfängt, – eine erste Konstantstromquelle (321), die zwischen einer Massespannung (VSS) und einem Knoten (319) eingeschleift ist, der mit den Sourceanschlüssen des ersten und zweiten Transistors (315, 317) verbunden ist, – einen ersten Lastwiderstand (312), der zwischen einer ersten Versorgungsspannung (VDDQ) und einem Drainanschluss des ersten Transistors (315) eingeschleift ist, und – einen zweiten Lastwiderstand (314), der zwischen der ersten Versorgungsspannung (VDDQ) und einem Drainanschluss des zweiten Transistors (317) eingeschleift ist, – einen zweiten Differenzverstärker (330), welcher umfasst: – ein zweites Differenzverstärkerpaar mit einem dritten Transistor (335), dessen Gateanschluss mit dem Gateanschluss des ersten Transistors (315) verbunden ist, und einem vierten Transistor (337), dessen Gateanschluss mit dem Gateanschluss des zweiten Transistors (317) verbunden ist, – eine zweite Konstantstromquelle (341), die zwischen der Massespannung (VSS) und einem Knoten (339) eingeschleift ist, der mit den Sourceanschlüssen des dritten und vierten Transistors (335, 337) verbunden ist, – einen dritten Lastwiderstand (332), der zwischen der ersten Versorgungsspannung (VDDQ) und einem Drainanschluss des dritten Transistors (335) eingeschleift ist, und – einen vierten Lastwiderstand (334), der zwischen der ersten Versorgungsspannung (VDDQ) und einem Drainanschluss des vierten Transistors (337) eingeschleift ist, – einen dritten Differenzverstärker (350B), welcher umfasst: – ein drittes Differenzverstärkerpaar mit einem fünften Transistor (357), dessen Gateanschluss ein drittes Eingabesignal empfängt, und einem sechsten Transistor (359), dessen Gateanschluss ein viertes Eingabesignal empfängt, und – eine dritte Konstantstromquelle (363), die zwischen der Massespannung (VSS) und einem Knoten (361) eingeschleift ist, der mit den Sourceanschlüssen des fünften und sechsten Transistors (357, 359) verbunden ist, und – einen vierten Differenzverstärker (350A), welcher umfasst: – ein viertes Differenzverstärkerpaar mit einem siebten Transistor (367), dessen Gateanschluss mit dem Drainanschluss des ersten Transistors (315) verbunden ist, und einem achten Transistor (369), dessen Gateanschluss mit dem Drainanschluss des zweiten Transistors (317) verbunden ist, – eine vierte Konstantstromquelle (373), die zwischen der Massespannung (VSS) und einem Knoten (371) eingeschleift ist, der mit den Sourceanschlüssen des siebten und achten Transistors (367, 369) verbunden ist, – einen fünften Lastwiderstand (354), der zwischen der zweiten Versorgungsspannung (VDD) und einem Drainanschluss des siebten Transistors (367) eingeschleift ist, und – einen sechsten Lastwiderstand (352), der zwischen der zweiten Versorgungsspannung (VDD) und einem Drainanschluss des achten Transistors (369) eingeschleift ist.
SBD-Sendeempfänger nach Anspruch 5, dadurch gekennzeichnet, dass die erste Konstantstromquelle (321), die zweite Konstantstromquelle (341), die dritte Konstantstromquelle (363) und die vierte Konstantstromquelle (373) als NMOS-Transistoren implementiert sind, wobei eine erste Vorspannung (DRB) an die Gateanschlüsse der ersten und zweiten Konstantstromquelle (321, 341) angelegt wird und eine zweite Vorspannung (RCB) an die Gateanschlüsse der dritten und vierten Konstantstromquelle (363, 373) angelegt wird.
SBD-Sendeempfänger nach Anspruch 5 oder 6, dadurch gekennzeichnet, dass ein Gateanschluss des fünften Transistors (357) mit einem ersten Kanal verbunden ist und über den ersten Kanal das dritte Eingabesignal empfängt und ein Gateanschluss des sechsten Transistors (359) mit einem zweiten Kanal verbunden ist und über den zweiten Kanal das vierte Eingabesignal empfängt.
SBD-Sendeempfänger, gekennzeichnet durch – einen ersten Differenzverstärker (310), welcher eine erste Konstantstromquelle (321) umfasst und eine Differenz zwischen ersten Differenzeingabesignalen verstärkt und erste Differenzausgabesignale ausgibt, – einen zweiten Differenzverstärker (330), welcher eine zweite Konstantstromquelle (341) umfasst und eine Differenz zwischen den ersten Differenzeingabesignalen verstärkt und zweite Differenzausgabesignale ausgibt, – einen dritten Differenzverstärker (350B), welcher eine dritte Konstantstromquelle (363) umfasst und eine Differenz zwischen Signalen verstärkt, welche an ein Eingabeanschlusspaar angelegt werden, und – einen vierten Differenzverstärker (350A), welcher eine vierte Konstantstromquelle (373) umfasst und eine Differenz zwischen den ersten Differenzausgabesignalen verstärkt, – wobei die zweiten Differenzausgabesignale in das Eingabeanschlusspaar eingegeben werden und Ausgabesignale, welche vom dritten Differenzverstärker (350B) abgeleitet werden, mit Ausgabesignalen überlappen, welche vom vierten Differenzverstärker (350A) abgeleitet werden.
SBD-Sendeempfänger nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass ein zweiter Strom, welcher durch die zweite Konstantstromquelle (341) fließt, einem Stromfluss von n Mal demjenigen eines ersten Stroms entspricht, der durch die erste Konstantstromquelle (321) fließt, wobei n eine positive Zahl ist.
SBD-Sendeempfänger nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass ein dritter Strom, welcher durch die dritte Konstantstromquelle (363) fließt, einem Stromfluss von m Mal dem jenigen eines vierten Stroms entspricht, der durch die vierte Konstantstromquelle (373) fließt, wobei m eine positive Zahl ist.
SBD-Sendeempfänger nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass n und m beide gleich zwei sind.
SBD-Sendeempfängeranordnung mit einem ersten und einem zweiten SBD-Sendeempfänger (350a, 350b), die über einen ersten und zweiten Datenübertragungskanal (D_ch, D_chB) miteinander verbunden sind, dadurch gekennzeichnet, dass jeder der beiden SBD-Sendeempfänger (350a, 350b) einen ersten, zweiten, dritten und vierten Differenzverstärker (310, 330, 350B, 350A) beinhaltet, welche eine erste, zweite, dritte bzw. vierte Konstantstromquelle (321, 341, 363, 373) umfassen, wobei der erste und zweite Differenzverstärker (310, 330) voll differentielle Verstärker sind und gemeinsame Eingabesignale empfangen, der dritte Differenzverstärker (350B) auf Signale reagiert, welche über den ersten und zweiten Datenübertragungskanal (D_ch, D_chB) eingegeben werden, und der vierte Differenzverstärker (350A) auf Ausgabesignale reagiert, die vom ersten Differenzverstärker (310) in Reaktion auf die Eingabesignale abgeleitet werden.
SBD-Sendeempfängeranordnung nach Anspruch 12, dadurch gekennzeichnet, dass die Größe der zweiten Konstantstromquelle (341) n Mal der Größe der ersten Konstantstromquelle (321) ist, wobei n eine positive Zahl ist.
SBD-Sendeempfängeranordnung nach Anspruch 12 oder 13, dadurch gekennzeichnet, dass die Größe der dritten Konstantstromquelle (363) m Mal der Größe der vierten Konstantstromquelle (373) ist, wobei m eine positive Zahl ist.
SBD-Sendeempfängeranordnung nach einem der Ansprüche 12 bis 14, dadurch gekennzeichnet, dass der erste und/oder der zweite SBD-Sendeempfänger ein solcher nach einem der Ansprüche 1 bis 11 ist.