DE102004039422A1

DE102004039422A1 - Speicheranordnung, Verwendung der Speicheranordnung und Verfahren zum Speichern von Daten

Info

Publication number: DE102004039422A1
Application number: DE200410039422
Authority: DE
Inventors: Johannes Stögmüller; Timo Gossmann
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2004-08-13
Filing date: 2004-08-13
Publication date: 2006-02-23
Anticipated expiration: 2024-08-14
Also published as: DE102004039422B4

Abstract

Es ist eine Speicheranordnung mit einem ersten Speicher (1131) und zumindest einem zweiten Speicher (1123a, 1123b) vorgesehen. Der zweite Speicher umfasst ein Registerfeld, das eine Anzahl von Registern (99, 99b) mit einer Wortlänge zur Speicherung eines Datenwortes enthält. Der zumindest eine zweite Speicher weist ein Zugriffselement für einen zyklischen Zugriff auf die Register des Registerfeldes auf, um ein Datenwort in das Register zu speichern. Weiterhin ist eine Adressierungseinheit (111) mit einem Datenausgang (140) vorgesehen, die zur Auswahl eines Speichers (1131, 1123) in Abhängigkeit eines Inhalts des Datenwortes und zur Weiterleitung des Inhaltes des Datenwortes an den ausgewählten Speicher ausgebildet ist. Erfindungsgemäß wird zyklisch auf die Register eines Registerfeldes zugegriffen, wobei lediglich die Adresse des Registerfeldes im Datenwort enthalten ist.

Description

Die Erfindung betrifft eine Speicheranordnung zum Speichern von Daten. Die Erfindung betrifft weiterhin eine Verwendung dieser Speicheranordnung sowie ein Verfahren zum Speichern von Daten.

Die zunehmende Verbreitung von mobilen Kommunikationstechnologien und -geräten erfordern eine immer höhere Integrationsdichte. Dies führt zur Realisierung hoch integrierter, in Halbleiterkörpern ausgebildeter Schaltkreise. Beispielsweise werden die Baugruppen von Sendeempfängern in einem einzigen als Transceiverchip bezeichneten Halbleiterkörper implementiert. Der integrierte Baustein enthält dabei alle notwendigen für den Betrieb erforderlichen Baugruppen wie einen Phasenregelkreis (PLL), spannungsgesteuerte Oszillatoren, Verstärker sowie die notwendigen Versorgungsschaltkreise und Filterelemente. Gleichzeitig ist eine hohe Flexibilität solcher Transceiverchip erforderlich.

So sollten die Frequenzen der Ausgangssignale der spannungsgesteuerten Oszillatoren, die Kanalbandbreite der Phasenregelkreise und die Verstärkungseinstellungen der integrierten Verstärker innerhalb des Transceiverchips einstellbar sein. Die vollständige Funktionalität der einzelnen Bauelemente innerhalb des Transceiverchips lassen sich nicht mehr extern über einzelne Steuerleitungen bedienen. Daher besitzen die integrierten Bausteine eine Programmierschnittstelle, über welche die internen Funktionen angesprochen werden.

Wegen der zusätzlich steigenden Komplexität werden darüber hinaus auch Testfunktionen und Sonderfunktionen zur Evaluierung bestimmter Bauelemente und Schaltkreisfunktionen benötigt. Diese sollten ebenfalls über die Programmierschnittstelle aufgerufen oder entsprechend programmiert werden.

Mittlerweile hat sich für eine solche Schnittstelle ein serieller Drei-Leiter-Bus als ein Quasistandard etabliert. Dieser ist ausreichend schnell, um ohne große Zeitverzögerung die notwendigen Funktionen für die einzelnen Bauelemente innerhalb des Chip einzustellen. Der Protokollaufwand ist gering und der Drei-Leiter-Bus lässt sich leicht in der Hardware implementieren. Die Programmierschnittstelle umfasst dabei eine Taktleitung, eine Datenleitung und eine Aktivierungsleitung. Eine Datenübertragung über die Programmierschnittstelle in eine in dem Halbleiterkörper implementierte Kontrolleinheit erfolgt durch ein Aktivierungssignal auf der Aktivierungsleitung, gefolgt von dem Taktsignal auf der Taktleitung.

Dieses Taktsignal veranlasst die Kontrolleinheit, die jeweiligen Pegel auf der Datenleitung seriell einzulesen. Im besonderen liest die Kontrolleinheit mit jedem Takt auf der Taktleitung den Pegel der Datenleitung und speichert diesen zwischen. Eine Datenübertragung wird durch das Abschalten des Aktivierungssignals beendet. Nach der Aufnahme der Daten wird eine Übernahme der zwischengespeicherten Signale in interne Register durchgeführt. Aus Geschwindigkeitsgründen kann dies beispielsweise parallel erfolgen. Anhand der Daten in den Register werden die notwendigen Einstellungen für die einzelnen Schaltkreiselementen durchgeführt.

Im Bereich der Mobilfunk-Hochfrequenztechnik ist es üblich, zur Datenübertragung eine Wortlänge von 24 Bit zu verwenden. Innerhalb des Transceiverchips sind somit eine Anzahl von 24 Bit langen Registern zur Speicherung dieser Programmierworte vorgesehen. Die Programmierworte, auch Datenworte genannt, dienen zur Einstellung der logischen Funktionsblöcke wie Phasenregelkreis, Verstärker, Oszillatoren und weiteren.

Zur Differenzierung der unterschiedlichen Register ist ein Teil des 24 Bit langen Datenwortes als Adressfeld vorgesehen. Dieser Adressbereich kann gleichzeitig auch als Zuordnung des Datenwortes für eine Programmierung einer bestimmten Baugruppe innerhalb des Chips verwendet werden. In einem üblicherweise verwendeten Kontrollelement eines Mobilfunk-Hochfrequenzbausteins beträgt die Adressfeldlänge 4 Bit. Somit bleiben 20 Bit pro Register für Nutzinformationen übrig. Eine Adressfeldlänge von 4 Bit erlaubt allerdings nur eine Adressierung 16 verschiedener Register. Zur Programmierung bzw. zur Inbetriebnahme der aktuellen Generation von Mobilfunk-Hochfrequenzbausteinen werden bereits acht der 16 Register benötigt. Folglich bleiben lediglich 160 Bits für eine Testfunktionalität und die Programmierung von Evaluierungsfunktionen zur freien Verfügung.

Eine Aufgabe der Erfindung ist es, eine Anordnung zur Speicherung von Daten vorzusehen, die auf die bereits vorhandene Programmierschnittstelle aufsetzt, gleichzeitig aber eine erhöhte Flexibilität hinsichtlich einer Programmierung bietet. Eine andere Aufgabe der Erfindung ist eine Verwendung einer solchen Anordnung. Weiterhin stellt sich der Erfindung die Aufgabe, ein Verfahren zur flexiblen und schnellen Speicherung von Daten für die Kontrolle und die Steuerung von Hoch frequenz-Baugruppen in einer Mobilfunk-Hochfrequenzanwendung vorzusehen.

Diese Aufgaben werden mit den Gegenständen der nebengeordneten unabhängigen Patentansprüche 1, 19 und 22 gelöst. Vorteilhafte Ausgestaltungsformen sind Gegenstand der Unteransprüche.

Hinsichtlich der Anordnung wird die Aufgabe gelöst durch eine Speicheranordnung, welche einen ersten Speicher, zumindest einen zweiten Speicher und einen Eingang zu Zuführung eines ersten Datenwortes umfasst. Jeder Speicher weist dabei einen Dateneingang zur Zuführung eines zweiten Datenwortes auf. Zumindest einer der Speicher ist als Registerfeld oder mit einem Registerfeld ausgebildet und enthält eine Anzahl von Registern mit einer Wortlänge zur Speicherung des zweiten Datenwortes. Der als Registerfeld ausgebildete Speicher ist zu einem zyklischen Zugriff auf die Register ausgebildet. Insbesondere ist er zu einem zyklischen Schreibvorgang bei Anliegen des zweiten Datenwortes an seinem Eingang ausgebildet. Der Eingang zu Zuführung eines ersten Datenwortes ist weiterhin mit einer Adressierungseinheit gekoppelt. Die Adressierungseinheit umfasst einen mit den Speichern gekoppelten Datenausgang. Sie ist ausgeführt zur Auswahl eines der zumindest zwei Speicher in Abhängigkeit eines Inhalts des ersten Datenwortes und zur Weiterleitung des Inhalts des ersten Datenwortes an den ausgewählten Speicher.

Mit anderen Worten wird die Erfindung gelöst durch einen ersten und einen als Registerfeld ausgebildeten zweiten Speicher. Das Registerfeld enthält eine Anzahl eindeutig identifizierbarer Register. Das Registerfeld ist zu einer Speicherung des Datenwortes in einem der Register abhängig von einer Registeridentifizierung und zu einer Wahl eines weiteren Registers vor oder nach einer Speicherung des Datenwortes ausgebildet. Eine Adressierungseinheit ist mit einem Eingang der Speicheranordnung zur Zuführung des ersten Datenwortes gekoppelt und zur Auswahl eines der Speicher in Abhängigkeit eines Inhalts des ersten Datenwortes und zur Weiterleitung dieses Inhalts an den ausgewählten Speicher ausgeführt. Zweckmäßigerweise wird die Registeridentifizierung durch einen Zeiger gebildet, der auf das Register zeigt und es so identifiziert.

Erfindungsgemäß ist die Speicheranordnung so zu einer zyklischen Speicherung von Datenworten in ein Registerfeld mit einer Anzahl von Registern ausgebildet, wobei die Wahl zur Speicherung des Datenwortes in einem dieser Register intern innerhalb des Registerfeldes erfolgt. Das der Speicheranordnung zugeführte Datenwort enthält lediglich in einem Adressteil eine Adresse eines der zwei Speicher.

Dadurch lassen sich bereits vorhandene Programmierbefehle mit einem festen Adressfeld weiter verwenden. Die einzelnen Speicher sind wiederum mit einer individuellen Anzahl von Registern ausgeführt, deren genaue Adresse innerhalb des Registerfeldes nur dem Feld bekannt ist. Eine Identifizierung erfolgt durch eine von dem Registerfeld verwaltete Identifizierung, der auch als Zeiger bezeichnet wird. Dieser gibt das Register an. Eine Speicherung des Inhalts eines Datenwortes wird durch das Adressfeld und den das Register identifizierenden internen Zeiger möglich.

In einer bevorzugten Ausführungsform ist die Anzahl der Register innerhalb zumindest einen zweiten Registerfeldes in einer identifizierbaren Reihenfolge ausgebildet. Der Speicher ist für einen zyklischen Zugriff auf die Register in dieser Reihenfolge ausgeführt. Dadurch ist es seitens eines Benutzers nicht notwendig, genaue Kenntnisse über die interne Registerverwaltung zu besitzen. Lediglich die Kenntnis der Anzahl der Register ist notwendig.

Bevorzugt enthält der zumindest eine zweite Speicher eine Zuordnungseinheit, die zu einer Kopplung des Dateneingangs des Speichers mit dem durch die Registeridentifizierung identifizierten Register ausgebildet ist. Die Zuordnungseinheit ist in einer weiteren Ausführungsform zur zyklischen Kopplung eines weiteren Registers nach bzw. vor einem Zugriff auf ein Register des Speichers ausgebildet.

In einer weiteren Ausführungsform umfasst der zumindest eine zweite Speicher einen Rücksetzeingang zur Zuführung eines Rücksetzsignals. Dieses dient zum Rücksetzen der Registeridentifizierung auf ein vorbestimmtes Register. In einer Ausführungsform ist die Zuordnungseinheit zur Auswertung dieses Rücksetzsignals und zur Kopplung eines vorbestimmten Registers mit dem Dateneingang ausgebildet. Diese Ausführungsform erhöht die Ausführungsgeschwindigkeit bei einem Zugriff auf den mehrere Register umfassenden Speicher, da ein erneutes Schreiben bzw. Lesen eines bereits beschriebenen bzw. gelesenen Registers durch Rücksetzen der Registeridentifizierung deutlich schneller erfolgen kann.

In einer Weiterbildung der Erfindung ist der zumindest eine zweite Speicher zur Abgabe des Inhalts eines dieser Register abhängig von der Registeridentifizierung oder abhängig von der Kopplung des Dateneingangs des Speichers mit dem Register an einem Datenausgang des Speichers ausgebildet. Die erfindungsgemäße Speicheranordnung ist daher zu einer Speicherung und auch zur einer Abgabe von Daten aus dem Speicher und ins besondere aus den einzelnen Registern des zumindest einen zweiten Speichers ausgebildet.

In einer anderen Weiterbildung der Erfindung umfasst der Speicher einen Aktivierungseingang zur Zuführung eines Aktivierungssignals, welcher mit einem Ausgang der Adressierungseinheit verbunden ist. Die Adressierungseinheit ist zur Abgabe dieses Aktivierungssignals ausgebildet, wodurch der Speicher aktiviert und zur Aufnahme bzw. zur Abgabe eines Datenwortes vorbereitet wird. Bevorzugt umfasst der erste und der zumindest eine zweite Speicher diese Adressierungseinheit.

Das der Adressierungseinheit zuführbare erste Datenwort umfasst in einer Weiterbildung der Erfindung einen Adressteil, dessen Inhalt zur Auswahl des Speichers dient und einen Datenteil, welcher das zweite Datenwort umfasst. In einer Weiterbildung der Erfindung sind die Dateneingänge des ersten und des zumindest einen zweiten Speichers miteinander gekoppelt. Ein Zugriff auf ein Register des ersten oder des zumindest einen zweiten Speichers ist erst nach einer Auswahl eines der Speicher durch die Adressierungseinheit durchführbar.

Wieder in einer anderen Weiterbildung der Erfindung weist die Speicheranordnung zumindest ein Register mit der Wortlänge für die Speicherung eines Datenwortes auf. Das Register kann auch durch den ersten Speicher gebildet sein. Das Register umfasst einen Dateneingang und ist durch die Adressierungseinheit adressierbar. In dieser Ausgestaltungsform enthält die Speicheranordnung daher eine Kombination von einzelnen Registern mit gleicher Wortlänge, welche beispielsweise zum Speichern bereits bekannter Programmierfunktionen verwendbar ist. Zusätzlich sind Registerfelder in Form des zumindest ei nen zweiten Speichers mit einer individuellen Anzahl intern adressierbarer Register vorgesehen.

Die Adressierungseinheit ist zur Adressierung dieser Register sowie zur Adressierung des zumindest einen zweiten Speichers ausgebildet. Eine Wahl eines einzelnen innerhalb des Speichers angeordneten Registers erfolgt intern durch die Zuordnungseinheit oder ein anderes Mittel. Ein direkter Zugriff auf diese Register durch einen Benutzer über die Programmierschnittstelle ist nicht gegeben.

In einer vorteilhaften Weiterbildung der Erfindung ist ein Kontrollregister vorgesehen. In diesem sind Werte zur Steuerung der Zuordnungseinheit bzw. der Registeridentifizierung des zumindest eines zweiten Speichers ablegbar. Bevorzugt ist das Kontrollregister wenigstens mit zumindest einen zweiten Speicher gekoppelt. Ebenso kann es mit dem ersten Speicher gekoppelt sein. Durch diese Erweiterung der Erfindung sind zusätzliche Funktionen und insbesondere zusätzliche Steuerbefehle für die Wahl eines der Register des ersten bzw. des zumindest einen zweiten Speichers möglich.

In einer Ausgestaltungsform ist das Kontrollregister mit dem Rücksetzeingang wenigstens des zumindest einen zweiten Speichers gekoppelt. In dieser Ausgestaltung stellen die in dem Kontrollregister abgelegten Daten folglich Werte für eine Rücksetzung des Zeigers bzw. eine Kopplung des Dateneingangs des jeweiligen Speichers mit einem vorbestimmten Register dar.

In einer Ausgestaltungsform weist das Kontrollregister eine Anzahl Speicherzellen auf. Weiterhin ist eine feste Zuordnung zwischen den einzelnen Speicherzellen des Kontrollregisters und dem oder den Speichern vorgesehen. Durch Auswertung des Zustands dieser Speicherzellen lassen sich so Steuersignale an den ersten bzw. den zumindest einen zweiten Speicher übermitteln. Das Kontrollregister bietet somit eine Möglichkeit zur gezielten, individuellen Modifikation der Zuordnungseinheit oder der Registeridentifizierung und damit des Zugriffs auf die Register des ersten und zumindest einen zweiten Speichers.

In einer Weiterbildung der Erfindung ist der Eingang der Speicheranordnung als Drei-Leiter-Bus ausgebildet. Die Wortlänge eines an die Speicheranordnung übermittelten Datenwortes beträgt in einer Weiterbildung 24 Bit. In einer solchen Ausführungsform besitzen das erste Register und das zumindest eine zweite Register eine Länge von 24 Bit. Eine Weiterleitung des an die Speicheranordnung übertragenen Datenwortes an den ausgewählten Speicher erfolgt in einer Ausführungsform durch ein paralleles Übertragen. Die Adressierungseinheit ist dazu mit einem Seriell-/Parallel-Konverter ausgeführt.

Bezüglich der Verwendung lässt sich die erfindungsgemäße Speicheranordnung allem in einem Steuer- bzw. Kontrollelement für eine Konfiguration und eine Steuerung von Hochfrequenzbaugruppen in einem Mobilfunk-Hochfrequenzbaustein verwenden. Durch die erfindungsgemäße Speicheranordnung werden neben den erforderlichen, für den Betrieb notwendigen Steuerdaten auch zusätzliche Daten zu Testzwecken oder zur Evaluierung von Sonderfunktionen abgelegt. Dadurch wird die Flexibilität der Programmierung und der Steuerung des Mobilfunk-Hochfrequenzbausteins erhöht, ohne zusätzlichen Protokollaufwand oder aufwändige Programmierung zu benötigen. Bevorzugt wird die Speicheranordnung in dem Steuer- und Kontrollelement dazu verwendet, eine Einstellung eines Teilerverhältnisses eines Frequenzteilers oder einen Frequenzbereich eines spannungsgesteuerten Oszillators oder einen Verstärkungsfaktors eines regelbaren Verstärkers oder eine Filterbandbreite oder eine Versorgungsspannung oder einen Versorgungsstrom einzustellen.

Bezüglich des Verfahrens wird die Aufgabe gelöst durch das Vorsehen von zumindest zwei Speichern, wobei wenigstens ein Speicher mit einem Registerfeld ausgebildet ist, welches zumindest zwei identifizierbare, in einer Reihenfolge angeordnete Register umfasst. Nach einem Empfangen eines ersten Datenwortes wird eine Adresse aus dem ersten Datenwort ermittelt. In Abhängigkeit dieser Adresse wird einer der zumindest zwei Speicher ausgewählt. Sodann wird das erste Datenwort in dem Register des ausgewählten Speichers abgelegt. Letztlich wird ein zweiter der zumindest zwei identifizierbaren Register zyklisch gewählt, falls ein zweites Datenwort in dem zumindest zwei identifizierbare Register aufweisenden zweiten Speicher abgelegt wird.

Erfindungsgemäß wird so zyklisch auf Register innerhalb eines Registerfeldes zugegriffen. Mit dem erfindungsgemäßen Verfahren lassen sich so mehrere Datenworte, welche jeweils die gleiche Speicheradresse zur Speicherung Speicher aufweisen, in verschiedenen Registern dieses ausgewählten zweiten Speichers ablegen.

Bezüglich des erfindungsgemäßen Verfahrens ist es zweckmäßig, neben einem Speichern eines Datenwortes in einem der Register des ausgewählten Speichers auch ein Datenwort aus dem Register des ausgewählten Speichers zu lesen. Nach einem Lesen erfolgt ein zyklisches Wählen eines zweiten der zumindest zwei identifizierbaren Registers, falls ein weiteres Datenwort aus dem zumindest zwei identifizierbare Register aufweisenden Speicher gelesen wird.

In einer bevorzugten Weiterbildung wird bei dem zyklischen Wählen das dem Register nachfolgende oder das dem Register vorausgehende Register ausgewählt. In einer Weiterbildung der Erfindung wird eine Registeridentifikation vorgesehen, die auf eines der zumindest zwei identifizierbaren Register des zumindest einen der zwei Speicher zeigt. Sie ist bevorzugt als Zeiger ausgeführt. Bei einem Zugriff auf den Speicher wird also vor oder nach dem Zugriff die Registeridentifizierung gesetzt, die auf das Register zeigt, welches in einem folgenden Zugriff gelesen bzw. geschrieben werden soll. Bevorzugt wird die Registeridentifikation anfangs auf ein vorbestimmtes der zumindest zwei Register gesetzt. Dies ist besonders bei einer Inbetriebnahme zweckmäßig.

In einer Weiterbildung der Erfindung erfolgt der Schritt des Auswählens durch ein Aktivieren des ausgewählten Speichers für ein Speichern oder Lesen eines Datenwortes sowie durch ein Vorbereiten eines von zumindest zwei Registern für ein Schreiben oder Lesen, falls der eine zumindest zwei Register aufweisende Speicher ausgewählt ist.

In einer Weiterbildung des Verfahrens werden Steuerwerte zur Steuerung der Identifikation vorgesehen. Vor einem Zugriff auf den einen der zumindest zwei Speicher werden diese Steuerwerte ausgewertet. Dadurch lässt sich ein Zugriff auf die in dem einen von zumindest zwei Speichern befindlichen Register steuern. Bevorzugt lösen die Werte ein Zurücksetzen der Identifikation zum Zeigen auf ein vorbestimmtes Register aus. Alternativ löst der Wert das Setzen der Identifikation zum Zeigen auf das gleiche Register aus, auf das zuletzt ein Zugriff erfolgte. Ebenfalls alternativ löst der Wert das Setzen der Identifikation zum Zeigen auf ein nachfolgendes oder ein vorausgehendes Register aus.

Im Weiteren wird die Erfindung unter Zuhilfenahme auf die Zeichnungen im Detail erläutert. Funktions- bzw. wirkungsgleiche Bauelemente tragen dabei die gleichen Bezugszeichen. Funktions- oder wirkungsgleiche Verfahrensschritte besitzen ebenfalls gleiche Funktionszeichen. Es zeigen:

1 ein Ausführungsbeispiel eines Mobilfunk-Hochfrequenzbausteins mit einer erfindungsgemäßen Speicheranordnung,

2 ein Ausführungsbeispiel einer Kontroll- und Steuerlogik,

3 ein weiteres Ausführungsbeispiel einer Kontroll- und Steuerlogik,

4 ein drittes Ausführungsbeispiel einer Kontroll- und Steuerlogik,

5 einen Ausschnitt nach dem Ausführungsbeispiel in 4,

6 eine schematische Darstellung eines Datenregisters,

7 ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens,

8 ein zweites Ausführungsbeispiel des Verfahrens,

9 ein drittes Ausführungsbeispiel des Verfahrens,

10 ein viertes Ausführungsbeispiel des Verfahrens.

1 zeigt einen Mobilfunk-Hochfrequenzbaustein, wie er beispielsweise für Mobilfunkanwendungen eingesetzt wird. Der Baustein ist als hoch integrierte Schaltung in einem Halbleiterkörper 1 ausgebildet. In diesem speziellen Ausführungsbeispiel implementiert der Halbleiter-Baustein einen Transmitterpfad für ein zu sendendes Signal, welches von einer nicht gezeigten Basisband-Signaleinheit erzeugt wird. Das sendende Signal wird in dem Halbleiterbaustein auf die Sendefrequenz umgesetzt, geeignet verstärkt und über eine Antenne abgestrahlt.
Der Halbleiterbaustein 1 enthält auf seiner Oberfläche mehrere Kontaktpads, denen Signale zuführbar sind. Neben nicht gezeigten Spannungs- und Stromversorgungskontakten zur Strom- und Spannungsversorgung der einzelnen Schaltkreise ist ein Kontaktpad 104 zur Zuführung eines Sendesignals vorgesehen. Der Kontaktpad 104 auf der Oberfläche, der gleichzeitig auch den Eingang 104 für das zu sendende Signal bildet, führt beispielsweise zu einem innerhalb des Halbleiterkörpers 1 integrierten Basisbandfilter 17, das seinerseits mit einem Zwischenfrequenzeingang eines Mischers 12 verbunden ist. Der Mischer 12 dient dazu, das gefilterte Basisbandsignal auf die Sendefrequenz umzusetzen.
Dazu weist er einen Lokaloszillatoreingang auf, der an einen Phasenregelkreis zur Zuführung eines Lokaloszillatorsignals angeschlossen ist. Der Phasenregelkreis enthält hier vereinfacht dargestellt die Elemente 14, 15 und 16. Das Bauelement 14 stellt einen innerhalb des Halbleiterkörpers 1 integrier ten Phasendetektor dar. Dieser bildet einen Teil eines Rückkopplungspfades des Phasenregelkreises und ist mit seinem Stellausgang an einen Stelleingang eines spannungsgesteuerten Oszillators 16 angeschlossen. Der Oszillator 16 erzeugt das Lokaloszillatorsignal, welches er dem Lokaloszillatoreingang des Mischers 12 zuführt.
Gleichzeitig ist ein Ausgang des spannungsgesteuerten Oszillators 16 an einen Rückführungspfad angeschlossen, der durch einen Frequenzteiler 15 mit einem einstellbaren Teilerverhältnis gebildet ist. Der Frequenzteiler 15 gibt ein über das Teilerverhältnis eingestelltes geteiltes Signal an einen Rückführungseingang des Phasendetektors 14 ab. Durch einen Vergleich mit der Phase eines Referenzsignals erzeugt der Phasendetektor 14 das Stellsignal und der Oszillator 16 schwingt stabil auf einer Frequenz.
Der Ausgang des Mischers ist an ein Ausgangsfilter 18 angeschlossen, das die unerwünschten Mischerprodukte des Mischers 12 unterdrückt. Der Ausgang des Mischers 18 führt zu einem Eingang eines regelbaren Verstärkers 13, dessen Ausgang seinerseits mit dem Ausgang 101 des Transmitterbausteins 1 verbunden ist. Der Ausgang 101 ist ebenso durch ein Kontaktpad oder einen anderen Anschluss auf der Oberseite des Halbleiterkörpers 1 gebildet.
Für den Betrieb dieses Transmitterbausteins 1 sind mehrere Einstellungen notwendig. Beispielsweise muss für das zu sendende Signal ein bestimmter Frequenzbereich gewählt werden. Daraus ergeben sich unter anderem bestimmte Einstellungen für den spannungsgesteuerten Oszillator 16 und den Frequenzteiler 15. Zusätzlich kann ein gewisser Ausgangspegel vorbestimmt sein. Zusätzlich ist es auch notwendig, das Filter 18 auf die gewünschte Mittenfrequenz auszurichten und eine geeignete Verstärkungseinstellung für den Leistungsverstärker 13 einzustellen.
Die notwendigen Einstellungen erfolgen durch eine Logik- und Kontrollschaltung 11, die ebenfalls in dem Halbleiterkörper 1 implementiert ist. In ihr werden die Einstellungen als Parameter abgelegt. Die Logik- und Kontrollschaltung 11 enthält einen Datenausgang 114, der über eine Datenleitung 111 mit den Elementen des Phasenregelkreises, besonders dem Frequenzteiler 15, dem Phasendetektor 14 und dem spannungsgesteuerten Oszillator 16 gekoppelt ist. Darüber hinaus ist die Datenleitung 111 mit den beiden Filtern 17 und 18 sowie dem Leistungsverstärker 13 verbunden.
Über die Datenleitung 11 übermittelt die Steuer- und Kontrolllogik die notwendigen Parameter an die einzelnen Bauelemente für ihre Einstellung. Beispielsweise sendet sie an den Frequenzteiler 15 ein Signal zum Einstellen auf ein bestimmtes Teilerverhältnis. Gleichzeitig wird der spannungsgesteuerten Oszillator sowie die Filtereinrichtung 18 von der Steuer- und Kontrolllogik auf die gewünschte Ausgangsfrequenz bzw. Mittenfrequenz eingestellt. Weitere übertragene Parameter dienen zur Verstärkungseinstellung des Leistungsverstärkers 13.
Es ist möglich, dass sich während des laufenden Betriebs einzelne Einstellungen dieser Bauelemente ändern oder Änderungen durch äußere Umstände notwendig werden. So kann eine andere Verstärkung des Leistungsverstärkers gewählt werden. Bei einem Frequenzwechsel, wie er in einigen Mobilfunkstandards vorgesehen ist, sind Frequenzwechsel erforderlich.
Dazu enthält die Leistungs- und Kontrolleinheit 11 drei Eingänge, die ihrerseits mit den Eingängen 100, 102 und 103 auf der Oberfläche des Halbleiterkörpers 1 verbunden sind. Die Steuerungs- und Kontrolleinheit 11 ist in diesem Ausführungsbeispiel mit einem so genannten Drei-Leiter-Bus zur seriellen Programmierung ausgerüstet. Konkret wird dem Eingang 100 das Taktsignal CLK zugeführt, dem Eingang 102 das Datensignal DA. Der Eingang 103 bildet die so genannte Strobe-Leitung und dient zur Zuführung eines Aktivierungssignals EN.
An einem Ausführungsbeispiel der Steuer- und Kontrolleinheit 11 in 2 soll der Aufbau und die Funktionsweise der Steuer- und Kontrolleinheit erläutert werden. Die Kontrolleinheit 11 enthält eine Adressierungseinheit 111, die ihrerseits drei Eingänge aufweist. Diese bilden die Eingänge 100, 102 und 103. Weiterhin enthält die Kontrolleinheit mehrere Speichereinrichtungen, die durch Register bzw. erfindungsgemäße Registerfelder gebildet sind. Die Speichereinrichtungen sollen im weiteren Verlauf aus Übersichtlichkeitsgründen in zwei logische Blöcke 112 und 113 unterteilt werden. Dies dient allerdings nur der Abgrenzung und zur Unterscheidung.
Einige der Speicher innerhalb des logischen Blocks 113 sind durch einzelne Register 1131 gleicher Wortlänge gebildet. Im Ausführungsbeispiel beträgt die Wortlänge dieser Register 1131 jeweils 24 Bit. Folglich kann ein Register 1131 ein Datenwort der Länge 24 Bit speichern. Eine interne Datenleitung 1000 verbindet die Adressierungseinheit 111 mit jedem dieser einzelnen Register 1131. Darüber hinaus ist jedes einzelne Register an den Datenausgang 104 angeschlossen. Über den Datenausgang lassen sich die in den einzelnen Registern gespeicherten Daten abrufen und den Schaltungsblöcken des Halbleiterbausteins zu deren Einstellungen zuführen.
Der zweite Speicherblock 112 enthält ebenfalls mehrere einzelne Speicher 1123, 1122 und 1121, die als Registerfelder ausgelegt sind. Diese werden im weiteren Verlauf auch als Ringpuffer bezeichnet und umfassen mehrere, in einer Reihenfolge angeordnete einzelne Register. So enthält der Ringpuffer bzw. das Registerfeld 1123 insgesamt drei Register gleicher Länge, die Ringpuffer 1122 und 1121 jeweils zwei Register. Jeweils zwei weitere Register sind zu einem Ringpuffer 1122 und 1121 zusammengefasst. Auch hier weist jeder einzelne Ringpuffer einen Dateneingang 1125 auf, welcher mit der Datenleitung und der Adressierungseinheit 111 verbunden ist. Jeder Ringpuffer enthält außerdem einen Datenausgang, welcher an den Datenausgang der Logik- und Kontrollschaltung angeschlossen ist.
Der Speicherblock 112 fasst so die Registerfelder zusammen, während der logische Block 113 nur einzelne Register enthält.
Die einzelnen Register 1131 des logischen Schaltungsblocks 113 wie auch die einzelnen Register der Registerfelder des Schaltungsblocks 112 umfassen jeweils 24 Bit. In 6 ist ein solches Register dargestellt. Dieses lässt sich in zwei logische Teilregister unterteilen, wobei das erste Teilregister die Bits 1 bis 4 und das zweite Teilregister die Bits 5 bis 24 umfasst. Das Bit 5 stellt das "Most Significant Bit" (MSB) dar, das Bit 24 das "Least Significant Bit". In den Registern lässt sich ein 24 Bit langes Datenwort ablegen. Die ersten vier Bits stellen eine Adresse des Registers oder des Registerfeldes dar, die weiteren 20 Bit sind Nutzdaten, die Funktionen der einzelnen Schaltungsblöcke des Transmitterbausteins auslösen oder einstellen.
Die Einzelregister 1131 des logischen Schaltungblocks 113 sind folglich durch jeweils eine individuelle Adresse ansprechbar. Gleiches gilt für die Registerfelder 1121 bis 1123. Für den Zugriff auf einzelne Register innerhalb des Registerfeldes ist der im folgenden beschriebene Mechanismus vorgesehen.
Zur Programmierung eines dieser Register wird das Aktivierungssignal dem Eingang 103 zugeführt. Dadurch liest die Steuer- und Kontrolleinheit 11 mit jedem Taktsignal auf der Taktleitung 100 ein Datensignal auf der Datenleitung 102 ein und speichert dies in der Adressierungseinheit 111 zwischen. Wurden insgesamt 24 Bit seriell eingelesen, wird das Aktivierungssignal wieder deaktiviert, und die Adressierungseinheit 111 ermittelt aus dem eingelesenen Datenwort die Adresse des Registers oder des Registerfeldes, in dem das Datenwort abzulegen ist. Die Register 1131 und die Registerfelder bzw. Ringpuffer sind gleichberechtigt, eine Unterscheidung anhand der übermittelten Adresse ist nicht möglich. So zeichnen sich die Registerfelder nicht durch eine zusätzliche Identifizierung innerhalb des übermittelten Datenwortes aus.
Die Adressierungseinheit verwendet die ersten vier übertragenen Bits zur Bestimmung des Registers oder Registerfeldes. Ist die Adresse ermittelt, selektiert sie das durch die Adresse dargestellte Register oder das Feld und leitet das gesamte Datenwort aus den 24 Bits über die Datenleitung an das Register oder den Ringpuffer für eine Speicherung. So kann beispielsweise die Adressierungseinheit das gesamte Datenwort in einem der Register 1131 ablegen. Anders verhält es sich jedoch, wenn die Adresse des übermittelten Datenworts einen der Ringpuffer darstellt. Dann soll das Datenwort in einem der Register dieses Ringpuffers abgelegt werden.
Dazu weist jedes Registerfeld einen intern verwendeten und einem Benutzer gegenüber nicht bekannten Ringpuffer spezifischen Feldindex auf, der als Registeridentifizierung dient. Dieser Feldindex wird als interner Zugriffszeiger verwendet und zeigt auf das Register innerhalb des Registerfeldes, welches für die nächste Speicherung eines anliegenden Datenwortes verwendet werden soll.
Der Zugriff auf ein einzelnes Register innerhalb des Registerfeldes oder des Ringpuffer erfolgt über den von dem Ringpuffer verwalteten Feldindex. Beispielsweise ermittelt die Adressierungseinheit 111 die Adresse des Ringpuffers 1122. Somit soll das gesamte Datenwort im Ringpuffer 1122 abgelegt werden. Nach einer Aktivierung des Ringpuffers 1122 ermittelt dieser somit anhand seines Feldindexes, auf welches Einzelregister 1122a oder 1122b der Schreibzugriff erfolgen soll. Nachdem das Datenwort im Ringpuffer 1122 und im entsprechenden Register abgelegt worden ist, wird der intern von dem Ringpuffer 1122 verwaltete Feldindex inkrementiert. Somit wird der Zugriff auf das nächste Register in den Ringpuffer vorbereitet.
Beispielsweise zeigt der interne Feldindex vor dem Zugriff auf das erste Register 1122a innerhalb des Ringpuffers 1122. Nach einem Schreibzugriff wird dieser Zeiger um einen Wert inkrementiert und zeigt nun auf das zweite Register 1122b. Sollte nun erneut ein Datenwort mit der Adresse des Ringpuffers 1122 an die Adressierungseinheit 111 übermittelt werden, so wird das Datenwort nun in dem zweiten Register 1122b abgelegt. Nach Abschluss des erneuten Schreibvorgangs wird von dem Ringpuffer 1122 der intern verwaltete Feldindex wieder auf das Register 1122a gesetzt.
Nach dem Zugriff auf das jeweils letzte Register innerhalb eines Ringpuffers erfolgt somit ein Setzen des intern verwalteten Feldindexes wieder auf das erste Register des Ringpuffers. Dies führt insgesamt zu einem zyklischen Zugriff auf die Register eines jeden Registerfeldes. Dabei kann neben einer Inkrementierung des Feldindexes oder der Registeridentifizierung auch eine Dekrementierung erfolgen. Eine in- oder eine Dekrementierung ist vor oder nach einem Zugriff auf das Registerfeld und ein darin befindliches Register möglich.
Da jeder einzelne Feldindex bzw. Indexzeiger exklusiv einem Ringpuffer angehört und nur dann geändert wird, wenn die entsprechende Adresse übermittelt wurde, lassen sich die einzelnen Ringpuffer auch vermischt ansprechen. In dem Ausführungsbeispiel gemäß 2 ist es daher möglich, mit nur acht Adressen die Register 1131 sowie die Registerfelder 1121 bis 1123 anzusprechen und dennoch insgesamt 13 Datenworte zu speichern.
In dieser speziellen Aufteilung nach dem Ausführungsbeispiel ist es daher möglich, bereits vorhandene und bekannte Betriebsfunktionen in den Registern 1131 des logischen Speicherblocks 113 abzulegen. Zusätzliche Funktionen bzw. auch Testdaten, deren Bitlänge deutlich die Länge eines einzelnen Registers übersteigt, lassen sich hingegen in den Ringpuffern des logischen Blocks 112 zwischenspeichern. Insbesondere ist es möglich, die Tiefe der Registerfelder, also die Anzahl der einzelnen Register pro Registerfeld individuell zu gestalten. Ebenso wäre sogar eine individuelle Länge der Registers innerhalb eines Registerfeldes denkbar. Damit wären die Register von zwei verschiedenen Registerfeldern unterschiedlich groß.
Durch die serielle Übertragung eines Programmierwortes mit insgesamt 24 Bit lassen sich auch die bei GSM-Systemen auftretenden sehr kritischen Zeitbedingungen berücksichtigen. Die Anzahl der Register innerhalb des Ringpuffers ist nicht mehr beschränkt. Komplexe Testszenarien, die mehrere Programmierworte benötigen, lassen sich in einem dafür vorgesehenen Registerfeld ablegen. Eine Programmierung dieser Testfunktion ist stückweise möglich, so dass ein unterbrechungsfreier Betrieb trotzdem möglich ist.
Insbesondere kann der Hochfrequenzbaustein in Betrieb genommen werden, ohne alle Registerfelder programmieren zu müssen. So können beispielsweise die für den Betrieb notwendigen Funktionen in den Registern 1131 abgelegt werden, während Testfunktionen und Testdaten in den Ringpuffern 1121 bis 1123 zwischengespeichert werden.
3 zeigt ein weiteres Ausführungsbeispiel der Erfindung. Die Logik- und Kontrolleinheit 11 enthält hier mehrere Registerfelder oder Ringpuffer 1124, 1122 sowie 1123, die ihrerseits eine unterschiedliche Anzahl von Registern 99 umfassen. Jeder einzelne Ringpuffer weist zudem einen Dateneingang 1125 auf, der über einen Schalter 120 an den Datenausgang 140 der Adressierungseinheit 111 angeschlossen ist. So enthält der Ringpuffer 1124 insgesamt vier Register, die beiden Ringpuffer 1123 drei Register, und die Ringpuffer 1122 weisen jeweils zwei Register 99 auf.
Diese Aufteilung erlaubt es, auch Test- bzw. Sonderfunktionen implementieren zu können, die eine größere Anzahl von Programmierbits umfassen. Beispielsweise lassen sich in den Ringpuffern 1123 mit ihren drei Registern insgesamt 60 Bits Nutzdateninformation pro Ringpuffer 1123 zwischenspeichern.
In dieser Ausgestaltungsform weist die Adressierungseinheit 111 einen Steuereingang 145 auf, der zur Steuerung des Schalters 120 dient. Abhängig von dem Stellsignal am Ausgang 145 legt der Schalter 120 den Datenausgang 140 der Adressierungseinheit 111 auf einen der Dateneingänge 1125 der Ringpuffer.
Eine Speicherung des Programmierwortes erfolgt auch hier wieder in einem der Register eine Registerfeldes. Anschließend wird die von den Ringpuffern intern verwaltete Registeridentifizierung auf das nächste Register in dem Ringpuffer gesetzt. Die Adressierungseinheit 111 dient hier außerdem dazu, Register der einzelnen Ringpuffer auszulesen und am Ausgang 104 bereitzustellen. Auch hier erfolgt nach jedem Zugriff auf ein Register eines Ringpuffers ein Wechsel des Feldindexes und damit eine Vorbereitung auf einen erneuen Zugriff.
So steht beispielsweise bei einem ersten Schreibzugriff auf den Ringpuffer 1124 der intern verwaltete Zeiger auf dem Register A. Ein Datenwort wird daher in das Register A geschrieben. Der interne Feldindex wird nach dem Schreibzugriff auf das Register B des Ringpuffers 1124 gesetzt und zeigt nun auf das Register B. Wenn von der Adressierungseinheit 111 das Register A des Ringpuffers 1124 gelesen werden soll, so ist es notwendig, auf alle restlichen Register des Registerfeldes 1124 einmal zyklisch komplett zuzugreifen, um auf ein gerade adressiertes Register, in diesem Fall Register A, erneut zugreifen zu können. Dies ist notwendig, da nur ein Zugriff die Registeridentifizierung oder den Zeiger inkrementiert und auf das folgende Register setzt. Dadurch kann eventuell Zeit verloren gehen.
Aus diesem Grund ist in einer Weiterbildung der Erfindung gemäß 4 ein Kontrollregister 130 vorgesehen, welches mit der Adressierungseinheit 111 gekoppelt ist. In der Ausgestaltung der 4 sind zwei Registerfelder 1123a und 1123b gezeigt, die jeweils drei in einer Reihenfolge angeordnete Register 99 umfassen. Weiterhin enthalten die Registerfelder 1123a und 1123b Zuordnungseinheiten zur Erzeugung einer Registeridentifizierung oder eines Feldindexes 91a bzw. 92a. Diese Zuordnungseinheit steuert die Schalter 1126, welche die einzelnen Register 99, 99a, 99b und 99c der Registerfelder mit dem Dateneingang 1125 der Registerfelder verbinden.
Der von dem Registerfeld 1123a intern verwaltete Feldindex 91a zeigt beispielsweise auf das erste Register 99. Die Zuordnungseinheit hat den Schalter 1126, der das erste Register 99 mit dem Dateneingang 1125 verbindet, geschlossen. Alle anderen Schalter sind offen. In gleicher Weise ist bei dem zweiten Registerfeld 1123b der Schalter für das Register 99a geschlossen, sodass das Register 99a nun mit dem Eingang 1125 des zweiten Registerfeldes 1123b verbunden ist. Der intern verwendete Zeiger 92a zeigt ebenfalls auf dieses Register.
Wie im Ausführungsbeispiel gemäß 3, wird bei einem Zugriff auf den Ringpuffer 1123 der intern verwaltete Feldindex zyklisch um 1 erhöht. Im Ausführungsbeispiel gemäß 4 bedeutet dies, dass nach einem Zugriff die Zuordnungseinheit den intern verwalteten Feldindex 91a des Registerfeldes 1123a auf das zweite Register 99b setzt, den Schalter 1126 öffnet und den Schalter zum zweiten Register 99b schließt. In gleicher Weise öffnet die Zuordnungseinheit des Registerfeldes 1123b den Schalter für das Register 99a und koppelt das Register 99c mit dem entsprechenden Dateneingang 1125. Der Feldindex zeigt nun auf das dritte Register 99c. Ein erneuter Zugriff auf die Register 99 des Registerfeldes 1123a bzw. das Register 99a des Registerfeldes 1123b ist nur nach jeweils zwei weiteren Zugriffen möglich, welche die Feldindizes um jeweils 1 inkrementieren.
Um hier die Geschwindigkeit eines Zugriffs und unter Umständen sogar auch einen direkten Zugriff auf die Register zu ermöglichen, ist das Kontrollregister 130 vorgesehen. Dieses enthält im Ausführungsbeispiel insgesamt zehn Bits, wovon die ersten fünf Bits das Teilregister 131 und die zweiten fünf Bits das Teilregister 132 bilden. Die Teilregister 131 und 132 sind zur Steuerung der Zuordnungseinheiten und der Feldindizes der beiden Registerfelder 1123a und 1123b vorgesehen. Dazu werden die Teilregister den Registerfeldern zugeordnet.
Im Einzelnen enthält das erste Teilregister 131 die Bitfolge 1000, das zweite Teilregister 132 die Bitfolge 0100. Die jeweiligen Teilregister 131 und 132 werden von der Adressierungseinheit 111 vor einem Zugriff über die Dateneingänge 150 eingelesen und ausgewertet. Die untenstehende Tabelle zeigt eine Definition der jeweiligen Bitwerte der einzelnen Teilregister.
Im Ausführungsbeispiel ist dem ersten Bit eines jeweiligen Teilregisters eine Reset-Funktion zugeordnet. Ist dieses Bit gesetzt, wird folglich vor dem nächsten Zugriff auf das entsprechenden Registerfeld der Feldindex zurückgesetzt.
Im Ausführungsbeispiel gemäß 4 bedeutet dies für das Teilregister 131, in dem das erste Bit gesetzt ist, ein Zu rücksetzen des Feldindexes 91a auf das erste Register 99 des Registerfeldes 1123a. Nach einem Schreib- bzw. Lesevorgang des ersten Registers 99 erfolgt ein erneuter Zugriff somit nicht auf das Register 99B, sondern aufgrund des gesetzten Bits im Teilregister 131 wieder auf das Register 99.
Allein diese Möglichkeit des Vorsehens einer Reset-Funktion, welches den Feldindex auf ein vorbestimmtes Register setzt, ermöglicht einen deutlich schnelleren sequenziellen Zugriff auf die Register innerhalb des Registerfeldes. Insbesondere bei einer großen Anzahl von Registern innerhalb des Ringpuffers wird die durchschnittliche Zugriffszeit auf ein gewünschtes Register halbiert.
Das zweite Teilregister 132 enthält ein gesetztes Bit an der zweiten Position. Im Ausführungsbeispiel bedeutet dies, dass durch das Setzen dieses Bits eine Inkrementierung des Indexzeigers für das assoziierten Registerfeld 1123b gestoppt wird. Somit wird vor oder nach einem Zugriff auf das zweite Registerfeld 1123b und das darin enthaltene zweite Register 99A keine Inkrementierung und damit ein Wechsel bei einem erneuten Zugriff durchgeführt. Folglich ist es möglich, mehrfach direkt auf das gleiche interne Register innerhalb des Registerfeldes zuzugreifen.
Durch Löschen dieses gesetzten Bits wird eine Inkrementierung wieder zugelassen. In gleicher Weise kann durch Setzen des Bitwertes in der dritten Stelle der jeweiligen Teilregister 131 und 132 eine Dekrementierung um einen Wert erreicht werden. Ein erneuter Zugriff würde dann auf das vorangegangene Register des zugeordneten Registerfeldes erfolgen.
Als Kontrollregister kann ein bereits vorhandenes Register in einfacher Weise weiterverwendet werden. Dadurch ist es auch möglich, durch eine normale Adressierung in dieses Kontrollregister zu schreiben und dort ein entsprechendes Datenwort zur Steuerung der einzelnen Registerfelder abzulegen.
5 zeigt eine alternative Ausführungsform und einen Ausschnitt des Ausführungsbeispiels gemäß 4. Auch hier enthält jeder Ringpuffer 1123 mehrere in einer Reihenfolge angeordnete Register 99. Ein Register-Adress-Decoder 1127 dient als Zuordnungseinheit und verwaltet den intern erzeugten Feldindex für jeden einzelnen Ringpuffer. Der Ringpuffer stellt daher auch eine eindimensionale Registermatrix mit einer Spalte und mehreren in Zeilen angeordneten Registern dar.
Das Registerfeld bzw. der Ringpuffer enthält einen Rücksetzeingang RST, der an eine Registerzelle R0 bis R2 eines Kontrollregisters 130 angeschlossen ist. Der Wert dieser Registerzelle R0 bis R2 gibt somit an, ob nach einem erfolgten Zugriff auf den jeweiligen Ringpuffer 1123 ein Rücksetzen des intern verwalteten Feldindexes auf das erste Register 0 erfolgen soll. Darüber hinaus ist ein Aktivierungseingang SEL vorgesehen, der mit der Adressierungseinheit 111 gekoppelt ist. Der Adressierungseinheit 111 ist ein Adresswert A zuführbar, der Teil des gesamten Programmierwortes ist. Die Adressierungseinheit 111 wertet diese Adresse aus und selektiert eines der drei Registerfelder zum Speichern bzw. zum Laden des Datenwortes D in das entsprechende vom internen Adressendecoder verwaltete Register.
7 zeigt einen Überblick über die einzelnen Verfahrensschritte, wie sie in der Anordnung gemäß 5 durchgeführt werden. In Schritt S1 wird die Schaltung gemäß 5 in Be trieb genommen. Dazu wird gemäß äußeren Vorgaben das Kontrollregister 130 mit entsprechenden Werten beschrieben. Gleichzeitig setzt der Adressdecoder 1127 eines jeden Ringpuffers 1123 den intern erzeugten Index auf einen dafür vorgesehenen Initialwert. In Schritt S2 werden die ersten vier Adressbits von der Adressierungseinheit 111 empfangen und ausgewertet. Daraus erfolgt in Schritt S3 eine Auswahl des entsprechenden Registers oder Registerfeldes. Die Adressierungseinheit 111 erzeugt ein Selektionssignal, welches in Schritt S4 eine Aktivierung des jeweiligen Ringpuffers durchführt und den Ringpuffer für einen Schreibvorgang der Datenbits vorbereitet.
Dazu verbindet der Adressdecoder 1127 des ausgewählten Ringpuffers 1123 das durch den Zeiger ausgezeichnete Register mit einem Dateneingang des Ringpuffers und schreibt zudem die vier Adressbits in die ersten vier Bits des ausgezeichneten Registers. In einer alternativen Ausgestaltung können die Register des Ringpuffers auch bereits mit den vier Adressbits gefüllt sein.
In Schritt S5 werden nun die Datenbits parallel an den Dateneingang der Ringpuffer angelegt. Lediglich der ausgewählte Ringpuffer übernimmt diese Daten und schreibt sie in Schritt S6 in das ausgezeichnete Register. In Schritt S7 wird der intern verwaltete Feldindex um einen Zähler inkrementiert, sodass ein erneuter Zugriff nun auf das nachfolgende Register ausgeführt wird. Nach dem Zugriff wird der Ringpuffer wieder deaktiviert. Die geschriebenen Datenbits sind nun inklusive der bereits vorhandenen Adressbits in dem ausgezeichneten Register gespeichert.
Dieses Verfahren beschreibt den Zugriff auf einen Ringpuffer bzw. ein Registerfeld, bei dem von dem intern verwalteten Feldindex Gebrauch gemacht wird. Genaue Kenntnis über den momentan aktuellen Feldindex ist nicht notwendig, da eine Verwaltung und Steuerung durch entsprechende Schaltkreise im Registerfeld übernommen werden.
Eine Weiterentwicklung des erfindungsgemäßen Verfahrens zeigt 8. In diesem Verfahren ist die Möglichkeit geschaffen, auch in einzelne Register und nicht nur in Ringpuffer bzw. Registerfelder zu schreiben. Funktions- bzw. wirkungsgleiche Verfahrensschritte tragen die gleichen Bezugszeichen.
Nach einer Inbetriebnahme in Schritt S1 wird in Schritt S21 ein Datenwort empfangen. Dieses Datenwort ist unterteilt in einen Adressteil sowie in einen Datenteil. Der Adressteil wird in Schritt S31 ausgewertet und daraus die Adresse erzeugt, in die geschrieben werden soll. Zu diesem Zeitpunkt ist nicht bekannt, ob es sich dabei um ein einzelnes Register handelt oder um ein Registerfeld, da die übermittelte Adressen im Datenwort für sich genommen keinen Hinweis gibt. Aus diesem Grund wird in Schritt S8 ermittelt, ob es sich dabei um ein Registerfeld bzw. ein einzelnes Register handelt. Bei einem einzelnen Register wird das komplett empfangene Datenwort, also der Adressteil und der Nutzdatenteil in Schritt S9 in das Register geschrieben. Nach Abschluss des Schreibvorgangs kann ein erneutes Datenwort in Schritt S21 empfangen werden.
Handelt es sich hingegen bei der ausgewerteten Adresse um die Adresse eines Registerfeldes, so wird in Schritt S11 der innerhalb des Registerfeldes oder des Ringpuffers verwendete und Feldindex ermittelt. Dieser Feldindex gibt an, in welches Register geschrieben werden soll und ermöglicht so eine Identifizierung der Register innerhalb des Registerfeldes. Falls notwendig, wird in Schritt S12 ein Schreiben in dieses Register, welches dem entsprechenden Index zugeordnet ist, vorbereitet. In Schritt S13 wird dann in das durch den Feldindex ausgezeichnete Register geschrieben. In Schritt S7 wird erneut der Index um linkrementiert. Sodann kann ein erneutes Datenwort in Schritt S21 empfangen werden.
9 zeigt eine Weiterentwicklung dieses Verfahrens. Die Schritte S1, S21, S31, S8 und S9 entsprechen dabei den Verfahrensschritten gemäß 8. Erfolgt nun ein Zugriff auf einen Ringpuffer, welcher der in Schritt S31 ermittelten Adresse zugeordnet ist, wird in Schritt S10 ein interner Index erzeugt und damit ein vorbestimmtes Register ausgezeichnet. Beispielweise wird auf das erste Register verwiesen. Dann wird das erste Register innerhalb des Ringpuffers für den nun folgenden Zugriff verwendet. In Schritt S13 wird das Datenwort in das durch den Feldindex ausgezeichnete Register geschrieben. Sodann wird der Feldindex um 1 erhöht. Ist der Feldindex kleiner oder gleich der Anzahl der Register innerhalb des Ringpuffers, so zeigt der Index nun auf das dem in Schritt S13 ausgezeichneten Register nachfolgende Register. Für einen erneuten Zugriff wird nun das nachfolgende Register vorbereitet. In Schritt S22 wird ein erneutes Datenwort empfangen.
Bei diesem Verfahren wird davon ausgegangen, dass das in Schritt S22 empfangene Datenwort für das gleiche Registerfeld bestimmt ist wie das in Schritt S21 empfangene Datenwort. Daher wird das empfangene neue Datenwort direkt in den Ringpuffer und das neue Register in Schritt S13 geschrieben. Sodann wird erneut in Schritt S7 der intern verwaltete Feldindex er höht. Diese Schleife wird fortgeführt, bis der intern erzeugte Feldindex größer ist als die maximale Anzahl der im Ringpuffer zur Verfügung stehenden Register.
Ist dies der Fall, ist der Ringpuffer vollständig geschrieben, und es wird erneut auf den Schritt S21 zurückgesprungen. Ein erneutes in Schritt S21 empfangenes Datenwort, dessen Adresse ebenfalls auf den Ringpuffer zeigt, würde nun aufgrund des Rücksetzen des Feldindexes in Schritt S10 wieder in das erste vorbestimmte Register geschrieben werden. Der große Vorteil an diesem Verfahren ergibt sich durch die Speicherung von mehr Nutzdaten in dem Datenwortes. Bei einer erstmaligen Übermittlung eines Datenwortes an ein Registerfeld werden alle folgenden Datenworte als zu diesem Feld gehörend interpretiert. Somit werden die Adressbits eingespart, die mit dem Datenwort übermittelt werden und es können anstatt dessen Nutzdaten übermittelt werden.
10 zeigt ein weiteres alternatives Ausführungsbeispiel des erfindungsgemäßen Verfahrens. Auch hier stimmen die Schritte S21, S31, S8 und S9 mit den das gleiche Bezugszeichen enthaltenden Verfahrensschritten gemäß 8 bzw. 9 überein. Wesentlicher Unterschied besteht im Lesen und Auswerten eines Kontrollregisters in Schritt S16. Wenn die ermittelte Adresse des empfangenen Datenwortes in Schritt S8 auf ein Registerfeld zeigt, so wird in Schritt S16 das Kontrollregister gelesen. Somit lassen sich Steuerwerte vor einem Zugriff auf das Registerfeld auswerten.
Dies erfolgt in Schritt S17, in dem als erstes getestet wird, ob ein Rücksetzbit gesetzt wurde. Ist dies nicht der Fall, wird in Schritt S18 überprüft, ob ein dem Registerfeld zugeordnetes Adresswort gesetzt wurde. Dieses Adresswort dient zum direkten Zugriff auf ein bestimmtes Register innerhalb des Registerfeldes.
Ist dies der Fall, wird in Schritt S19 dieses Adresswort gelesen und eine Registeridentifizierung auf das neue Adresswort gesetzt. Der interne Zeiger zeigt nun auf das Register, dem das in schritt S19 gelesene Adresswort zugeordnet ist. Sodann wird der Zugriff auf das Register vorbereitet, auf das der Feldindex nun zeigt. Wurde in Schritt S18 kein Adresswort ermittelt bzw. ist kein Adresswort gesetzt worden, so wird direkt das durch den momentan aktuellen Feldindex ausgezeichneten Registers für den Zugriff vorbereitet.
Wurde hingegen das Rücksetzbit in Schritt S17 gesetzt, so wird in Schritt S10 der intern verwaltete Feldindex zurückgesetzt, um so einen Zugriff auf das ausgezeichnete Register vorzubereiten. Beispielsweise ist dies das erste Register des Feldes. Anschließend erfolgt der Zugriff auf das durch den Feldindex ausgezeichnete Register in Schritt S13. Das übermittelte Datenwort wird in dem Register abgelegt.
Ist der Zugriff erfolgt, so wird in Schritt S20 ausgewertet, ob der Feldindex werden soll. Als Alternative soll der Feldindex für das assoziierte Register an der aktuellen internen Position gehalten werden. Dadurch kann das gleiche Register mehrmals überschrieben oder auch gelesen werden. Falls der Feldindex verändert werden soll, also bei einem neuen Zugriff in ein weiteres Register geschrieben wird, muss in Schritt S201 letztlich überprüft werden, ob eine Dekrementierung bzw. eine Inkrementierung des Feldindexes erfolgen soll.
Im Fall einer Dekrementierung in Schritt S71 wird der Feldindex um 1 erniedrigt, so dass nun das Register ausgezeichnet ist, das dem letzten Zugriff vorangegangen ist. Im Fall eine Inkrementierung in Schritt S7 ist für den nächsten Zugriff das nachfolgende Register ausgezeichnet. Es wird also entschieden, ob auf ein vorangegangenes oder ein nachgeschaltetes Register zugegriffen wird. Sodann kann ein neues Datenwort empfangen werden.
Bei diesem Verfahren lassen sich die Schritte S20 bzw. S201 und die daran angeschlossenen Dekrementierungs- bzw. Inkrementierungsschritte auch vor dem Schreibzugriff auf das entsprechende Register durchführen. In einem solchen Fall würden demnach die entsprechenden Bits vor dem Zugriff auf das Register des Ringpuffers ausgewertet werden. Die Auswertung des Inhalts des Kontrollregisters kann sowohl individuell für jeden einzelnen Ringpuffer erfolgen, als auch für eine Gruppe von Ringpuffern.
In den hier dargestellten Ausführungsbeispielen wurden Daten in die Register geschrieben. In gleicher Weise lassen sich die hier dargestellten Verfahren aber auch für Lesezugriffe auf Ringpuffer verwenden. Die Anzahl der einzelnen Register innerhalb eines Registerfeldes bzw. eines Ringpuffers ist nicht begrenzt. Wesentlicher Vorteil dieser Implementierung ist, dass nun ausgewählt werden kann, welche ursprünglich als Register implementierte Speicher nun als Ringpuffer ausgebildet werden sollen. Daher ist es möglich, einige Register in herkömmlicher Weise auszuführen und Testregister mit erweiterter Funktionalität auszustatten. Eine besondere Adaption der Hardware sowie eine Veränderung der bereits vorhandenen Programmiersoftware ist nicht notwendig.
Durch das serielle Übertragen 24 Bit langer Programmierworte bleiben auch die äußeren Systemrandbedingungen hinsichtlich der Zeit- und Schnittstellenvorgaben gegenüber den bereits vorhandenen Lösungen gleich. Bei einer Übertragung eines Datenwortes mit einem Adressfeld der Länge A sind somit 2^A verschiedene Registeradressen definierbar, wobei 2^A-1 Register als Ringpuffer bzw. Registerfelder mit intern verwaltetem Feldindex für den Zugriff auf einzelne innerhalb der Registerfelder bzw. Ringpuffer befindliche Register ausgebildet sind. Es ist zweckmäßig, durch einen geeigneten Mechanismus bei Inbetriebnahme den intern verwalteten Feldindex auf ein erstes Teilregister zu setzen und den Index auf das jeweils nachfolgende Register nach einem Zugriff zeigen zu lassen.
Nach dem Zugriff auf das jeweils letzte Register in einem Registerfeld bzw. einem Ringpuffer wird der Index wieder auf das erste Register innerhalb des Ringpuffers gesetzt. Der Feldindex kann beispielsweise durch geeignete Flip-Flop-Schaltungen bzw. Schalttransistoren, welche die jeweiligen Register mit dem Dateneingang des Ringpuffers koppeln, implementiert werden. Die gesamte Speicheranordnung kann in herkömmlicher CMOS-Technik implementiert werden. Grundsätzlich ist jedoch die Speicheranordnung und auch das erfindungsgemäße Verfahren nicht auf die hier dargestellten Ausführungsbeispiele und insbesondere auf die Verwendung in Mobilfunk-Hochfrequenzbausteinen beschränkt. Anstatt des dargestellten Drei-Leiter-Busses lässt sich auch ein anderes Übertragungsprotokoll, beispielsweise das I²C-Protokoll, verwenden.

1: Halbleiterkörper, Transmitterchip
11: Steuerlogik, Kontrolllogik
12: Mischer
13: Verstärker
14: Phasendetektor
15: Einstellbarer Frequenzteiler
16: spannungsgesteuerten Oszillator
17, 18: Filter
101: Signalausgang
104: Signaleingang
100, 102, 103: Drei-Leiter-Bus
111: Adressierungseinheit
112, 113: logische Speicherblöcke
1131: Register
1121, 1122, 1123: Ringpuffer, Registerfelder
1125, 1135: Dateneingänge
99, 99A, 99B, 99C: Register
91, 92, 93: Zuordnungseinheit
91A, 92A: Feldindex, Registeridentifikation
1126: Schalter
130: Kontrollregister
131, 132: Teilkontrollregister
140: Datenausgang
120: Schalter
ADR: Adressfeld
DAT: Datenfeld
CLK, DA, EN: Drei-Leiter-Bus-Signale
1122A, 1122B: Register
114: Datenausgang
S1 bis S201: Verfahrensschritte
1127: Adressdecoder
RSD: Rücksetzeingang
SEL: Auswahleingang

Claims

Speicheranordnung, umfassend: – einen Eingang (100, 102, 103) zu Zuführung eines ersten Datenwortes; – eine Adressierungseinheit (111) mit einem Datenausgang (140); – einen ersten Speicher mit einem Dateneingang zur Zuführung eines zweiten Datenwortes, der dem Datenausgang (1125) der Adressierungseinheit (111) gekoppelt ist; – zumindest einen zweiten Speicher (1121, 1123, 1123a, 1123b), aufweisend: – einen Dateneingang (1125) zur Zuführung eines zweiten Datenwortes, der mit dem Datenausgang (1125) der Adressierungseinheit (111) gekoppelt ist; – ein Registerfeld mit einer Anzahl Register (99, 99a, 99b, 99c), die Anzahl Register jeweils ausgebildet zur Speicherung des zweiten Datenwortes; – ein Zugriffselement (91, 92, 93), gekoppelt mit dem Dateneingang (1125) und ausgebildet für einen zyklischen Zugriff auf die Register (99, 99a, 99b, 99c) des Registerfeldes, um das zweite Datenwortes in eines der Register (99, 99a, 99b, 99c) zu speichern; wobei die Adressierungseinheit (111) zur Auswahl eines der Speicher (1131, 1121, 1123, 1123a, 1123b) in Abhängigkeit eines Inhalts des ersten Datenwortes und zur Weiterleitung des Inhalts des ersten Datenwortes an einen ausgewählten der Speicher (1131, 1123, 1123a, 1123b) ausgebildet ist.
Speicheranordnung nach Anspruch 1, dadurch gekennzeichnet, dass das Zugriffselement (91, 92, 93) mit einer Zugriffsreihenfolge für die Register (99, 99a, 99b, 99c) innerhalb des Registerfeldes ausgebildet ist.
Speicheranordnung nach einem der Ansprüche 1 bis 2, dadurch gekennzeichnet, dass das Zugriffselement (91, 92, 93) einen Identifikationszeiger (91a, 92a) aufweist, wobei das Zugriffselement zu einer Zuordnung des Identifikationszeigers (91a, 92a) zu einem ersten der Register (99, 99a, 99b, 99c) innerhalb des Registerfeldes ausgebildet ist.
Speicheranordnung nach Anspruch 3, dadurch gekennzeichnet, dass das Zugriffselement (91, 92, 93) zu einer Zuordnung des Identifikationszeigers zu einem zweiten der Register (99, 99a, 99b, 99c) innerhalb des Registerfeldes nach oder vor einer Speicherung des zweiten Datenwortes ausgebildet ist.
Speicheranordnung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Zugriffselement (91, 92, 93) mit einem Schalter (1126, 1127) ausgebildet ist zur Kopplung des Dateneingangs (1125) des zumindest einen zweiten Speichers mit einem der Register (99, 99a, 99b, 99c).
Speicheranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Zugriffselement (91, 92, 93) zu einem Zugriff auf ein vorbestimmtes Register des Registerfeldes abhängig von einem Rücksetzsignal an einem Rücksetzeingang (RST) des zumindest einen zweiten Speichers (1123) ausgebildet ist.
Speicheranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass der zumindest eine zweite Speicher (1121, 1123) zur Abgabe eines Inhalts eines der Register des zumindest einen zweiten Speichers (1121, 1123) abhängig von dem Zugriffselement an einen Datenausgang (114) des zumindest einen zweiten Speichers ausgebildet ist.
Speicheranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass der erste und/oder der zumindest eine zweite Speicher (1123) einen Aktivierungseingang (SEL) zur Zuführung eines Aktivierungssignals umfasst, der mit einem Ausgang (SEL0, SEL1, SEL2) der Adressierungseinheit (111) gekoppelt ist.
Speicheranordnung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass das der Adressierungseinheit (111) zuführbare erste Datenwort einen Adressteil (Adr) und einen Datenteil (Dat) umfasst, wobei die Adressierungseinheit (111) zur Auswahl des Speichersabhängig von dem Adressteil (Adr) ausgebildet ist.
Speicheranordnung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass das die Dateneingänge (1125) des ersten Speichers (1131) und des zumindest einen zweiten Speichers (1121, 1123, 1123a, 1123b) miteinander gekoppelt sind, wobei ein Zugriff auf ein Register des ersten oder des zumindest einen zweiten Speichers erst nach einer Auswahl durch die Adressierungseinheit (111) durchführbar ist.
Speicheranordnung nach einem der Ansprüche 1 bis 10, dadurch gekennzeichnet, dass zumindest ein weiteres Register (1131) mit der Wortlänge für die Speicherung des ersten Datenwortes und mit einem Dateneingang (1125) vorgesehen ist, wobei das Register (1131) durch die Adressierungseinheit (111) adressierbar ist.
Speicheranordnung nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, dass in der Speicheranordnung ein Kontrollregister (130) vorgesehen ist, in den Werte zur Steuerung des Zugriffelements (91, 92, 93) ablegbar sind, wobei das Kontrollregister (130) mit dem Zugriffelement (91, 92, 93) gekoppelt ist.
Speicheranordnung nach Anspruch 12, dadurch gekennzeichnet, dass das Kontrollregister (130) mit dem Rücksetzeingang (RST) des zumindest einen zweiten Speichers (1123) gekoppelt ist.
Speicheranordnung nach einem der Ansprüche 12 bis 13, dadurch gekennzeichnet, dass das Kontrollregister (130) eine Anzahl Speicherzellen aufweist und zumindest eine Speicherzelle des Kontrollregisters (130) dem Zugriffselement (91, 92, 93) des zumindest einen zweiten Speichers (1123a, 1123b) zugeordnet ist.
Speicheranordnung nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass der erste Speicher (1131) zumindest ein Register umfasst, das mit dem Datenausgang (140) der Adressierungseinheit (111) gekoppelt ist.
Speicheranordnung nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass der Eingang (100, 102, 103) der Speicheranordnung mit drei Anschlussklemmen ausgebildet ist, um mit einem Drei-Leiter-Bus zu kommunizieren.
Speicheranordnung nach einem der Ansprüche 1 bis 16, dadurch gekennzeichnet, dass die Wortlänge der Register 24 Bit beträgt.
Speicheranordnung nach einem der Ansprüche 1 bis 17, dadurch gekennzeichnet, dass eine Weiterleitung des zweiten Datenwortes an den ausgewählten Speicher durch ein paralleles Übertragen an den ausgewählten Speicher ausgebildet ist.
Verwendung einer Speicheranordnung nach einem der Ansprüche 1 bis 18 in einem Steuer- und Kontrollelement (11) für eine Konfiguration und Steuerung von zumindest einer Hochfrequenzbaugruppe (12, 13, 14, 15, 16, 17).
Verwendung nach Anspruch 19, dadurch gekennzeichnet, dass das Steuer- und Kontrollelement (11) mit den in den Registern abgelegten Daten eine Einstellung eines Teilerverhältnisses eines Frequenzteilers (15) oder eine Frequenzbereichs eines spannungsgesteuerten Oszillators (16) oder eines Verstärkungsfaktor eines regelbaren Verstärkers (13) oder einer Filterbandbreite eines Filters (17) oder einer Versorgungsspannung oder eines Versorgungsstroms durchführt.
Verwendung nach einem der Ansprüche 19 bis 20, dadurch gekennzeichnet, dass die Speicher der Speicheranordnung zum Ablegen von Daten benutzt werden, die Einstellungen zum Testen der zumindest einen Hochfrequenzbaugruppe (12, 13, 14, 15, 16, 17) vorgeben.
Verwendung nach einem der Ansprüche 19 bis 21, dadurch gekennzeichnet, dass die Konfiguration und/oder die Steuerung durch das Steuer- und Kontrollelement (11) über einen I²C Bus durchgeführt wird.
Verfahren zum Speichern von Daten, umfassend die Schritte: – Vorsehen von zumindest zwei Speichern (1131, 1123), von denen zumindest einer der zumindest zwei Speicher (1123a, 1123b) zumindest zwei Register (99, 99b) aufweist; – Empfangen eines ersten Datenwortes; – Ermitteln einer Adresse (Adr) aus dem ersten Datenwort; – Auswählen eines der zumindest zwei Speicher (1131, 1123) in Abhängigkeit der Adresse (Adr); – Ablegen des ersten Datenwortes in dem Register (99) des ausgewählten Speicher (1123a); – zyklisches Wählen eines zweiten der zumindest zwei Register (99, 99b), falls ein zweites Datenwort in dem zumindest zwei Register aufweisenden Speicher (1123a) abgelegt wird.
Verfahren nach Anspruch 23, gekennzeichnet durch folgende Schritte: – Auswählen eines der zumindest zwei Speicher (1123a, 1123b); – Lesen eines dritten Datenwortes aus dem Register (99) des ausgewählten Speichers; – Zyklisches Wählen eines zweiten der zumindest zwei Register (99, 99b), falls ein viertes Datenwort aus dem zumindest zwei Register (99, 99b) aufweisenden Speicher gelesen wird.
Verfahren nach einem der Ansprüche 23 bis 24, dadurch gekennzeichnet, dass der Schritt des zyklischen Wählens den Schritt umfasst: – Vorsehen einer Zugriffsreihenfolge der zumindest zwei Register; – Auswahl eines der Register anhand der Zugriffsreihenfolge.
Verfahren nach Anspruch 25, dadurch gekennzeichnet, dass der Schritt des zyklischen Wählen die Schritte umfasst: – Wählen des Registers anhand der ersten Reihenfolge oder in entgegengesetzter zweiter Zugriffsreihenfolge.
Verfahren nach einem der Ansprüche 23 bis 26, dadurch gekennzeichnet, dass der Schritt des Vorsehens den Schritt umfasst: – Vorsehen einer Registeridentifikation (91a, 92a), die eines der zumindest zwei Register (99, 99a) des zumindest einen der zwei Speicher (1123a, 1123b) markiert, auf das der nächste Zugriff bei Wahl des einen der zumindest zwei Speicher (1123a, 1123b) erfolgen soll.
Verfahren nach Anspruch 27, dadurch gekennzeichnet, dass der Schritt des Vorsehens den Schritt umfasst: – Setzen der Registeridentifikation (91a), so dass ein vorbestimmtes der zumindest zwei Register (99) markiert wird.
Verfahren nach einem der Ansprüche 23 bis 28, dadurch gekennzeichnet, dass der Schritt des Auswählens den Schritt umfasst: – Aktivieren (SEL) des ausgewählten Speichers (1123) für ein Speichern oder ein Lesen eines Datenwortes; – Vorbereiten eines von zumindest zwei Registern (99, 99a) für ein Schreiben oder ein Lesen.
Verfahren nach einem der Ansprüche 25 bis 29, gekennzeichnet durch die Schritte: – Vorsehen von Steuerwerten zur Steuerung der Zugriffsreihenfolge oder der Registeridentifikation (91a, 92a) in dem einen der zumindest zwei Speicher (1123a, 1123b); – Auswerten der Steuerwerte vor einem Zugriff auf den einen von zumindest zwei Speichern (1123a, 1123b).
Verfahren nach Anspruch 30, dadurch gekennzeichnet, dass der Schritt des Auswertens die Schritte umfasst: – Vergleichen der Steuerwerte mit vorbestimmten Werten; – Auslösen zumindest einer der folgenden Schritte, wenn eine Übereinstimmung vorliegt: – Zurücksetzen der Zugriffsreihenfolge auf einen Anfang der Zugriffsreihenfolge oder der Registeridentifikation (91a, 92a) auf ein vorbestimmtes Register (99); – Setzen der Registeridentifikation (91a, 92a) zum Markieren des Registers (99, 99a), auf das der vorangegangene Zugriff erfolgte; – Ändern der Richtung der Zugriffsreihenfolge; – Setzen der Registeridentifikation (91a, 92a) zum Auswählen eines Registers (99b, 99c) für den nächsten Zugriff.