Die
Erfindung betrifft eine Schaltung zur Erzeugung zweier pulsweitenmodulierter
Signale, insbesondere für
einen Verstärker
in einer Audiosignalerzeugungsschaltung.The
The invention relates to a circuit for generating two pulse width modulated
Signals, especially for
an amplifier
in an audio signal generation circuit.
Audiosignalverstärker, die
zum Verstärken von
Audiosignalen benutzt werden, sind im Allgemeinen in Klassen A,
AB, B, C, D gemäß ihrem
Betriebszustand während
eines Leistungsverstärkungsvorgangs
klassifiziert. Unter den verschiedenen Klassen von Audiosignalverstärkern sind
die Verstärker
der Klasse D am populärsten,
da ihre Effizienz gegenüber
Verstärkern
der Klasse AB höher
ist und sie wegen niedrigerem Übersprechen
eine bessere Linearität
aufweisen.Audio signal amplifier, the
to reinforce
Audio signals are generally in Class A,
AB, B, C, D according to her
Operating state during
a power boosting operation
classified. Among the various classes of audio signal amplifiers are
the amplifiers
the class D most popular,
because of their efficiency compared
amplifiers
Class AB higher
and she is because of lower crosstalk
a better linearity
exhibit.
Die
Verstärker
der Klasse D werden wegen ihrer Ähnlichkeit
zu Schaltspannungsreglern auch als Schaltverstärker bezeichnet. Ein Verstärker der
Klasse D benutzt für
analoge Eingabesignale oder digitale PCM-Signale ein Pulsweitenmodulationsverfahren (PWM-Verfahren).
Das bedeutet, dass ein analoges Eingabesignal mit einem Modulations-
oder Trägersignal
höherer
Frequenz moduliert wird, gewöhnlich wird
ein Dreieckwellen-Sägezahnsignal
oder ein digitales PCM-Eingabesignal in ein zugehöriges PWM-Signal
gewandelt. Nach der Pulsweitenmodulation wird das analoge Eingabesignal
oder das digitale PCM-Signal diskret oder digital mit einer Pulsbreite,
die benutzt wird, um die Signalstärke des originalen Eingabesignals
zu repräsentieren.The
amplifier
class D will be because of their similarity
to switching voltage regulators also referred to as switching amplifier. An amplifier of
Class D used for
analog input signals or digital PCM signals a pulse width modulation (PWM) method.
This means that an analog input signal with a modulation
or carrier signal
higher
Frequency is modulated, usually becomes
a triangular wave sawtooth signal
or a digital PCM input signal into an associated PWM signal
changed. After the pulse width modulation, the analog input signal
or the digital PCM signal discrete or digital with a pulse width,
which is used to measure the signal strength of the original input signal
to represent.
Das
dem Verstärker
bereitgestellte PWM-Signal ist ein digitales Signal mit hoher Frequenz
und variierenden Pulsbreiten. Ein niedriger Bandpassfilter wird
benutzt, um die hohen Frequenzanteile herauszufiltern und so das
Eingabesignal zu extrahieren und Schaltrauschen zu reduzieren.The
the amplifier
Provided PWM signal is a digital signal with high frequency
and varying pulse widths. A low bandpass filter will
used to filter out the high frequency components and so that
Extract input signal and reduce switching noise.
1A zeigt
Signalformen von Eingabesignalen PWMA und PWMB, die an einen herkömmlichen
Verstärker
der Klasse D mit einem Schaltungsaufbau gemäß 1B angelegt
werden, wobei die pulsweitenmodulierten Signale PWMA und PWMB im
Wesentlichen gleiche Pulsbreite haben, aber gegenphasig sind. 2 zeigt
Signalformen einer Lautsprecherspannung VC1, wenn die Signale PWMA, PWMB
und ein Versorgungssignal DET1 angelegt werden, wobei hier das Versorgungssignal
DET1 beim Einschalten der Spannung von einem niedrigen auf einen
hohen Pegel wechselt. Wie aus 2 ersichtlich
ist, entsteht ein beträchtliches Überschwingen
an oder nahe dem Zeitpunkt, an dem das Versorgungssignal angelegt
wird. Das Überschwingen
wird durch die gleiche Pulsbreite der PWM-Signale PWMA und PWMB
verursacht. Die überschwingende Spannung
VC1 am Lautsprecher ergibt ein Klick- oder Knall-Geräusch. 1A FIG. 12 shows signal waveforms of input signals PWMA and PWMB applied to a conventional class D amplifier having a circuit construction according to FIG 1B be applied, wherein the pulse width modulated signals PWMA and PWMB have substantially the same pulse width, but are in opposite phase. 2 Fig. 12 shows waveforms of a loudspeaker voltage VC1 when the signals PWMA, PWMB and a supply signal DET1 are applied, in which case the supply signal DET1 changes from a low level to a high level when the voltage is turned on. How out 2 can be seen, a significant overshoot occurs at or near the time at which the supply signal is applied. The overshoot is caused by the same pulse width of the PWM signals PWMA and PWMB. The overvolting voltage VC1 on the speaker produces a click or pop noise.
In
der Patentschrift DE
102 55 352 B3 sind ein Verfahren und eine Vorrichtung zur
Korrektur von Signalverzerrungen in einer Verstärkereinrichtung offenbart,
bei denen ein digitaler Pulsweitenmodulator mit einem frequenzvariablen
Systemtakt betrieben wird. Dem liegt die Idee zugrunde, über eine
Regelung der Systemtaktfrequenz eines digitalen Pulsweitenmodulators
ein pulsweitenabhängiges
Korrektursignal bereitzustellen, mit dem sich der ebenfalls pulsweitenabhängige Einfluss
von Störungen
auf eine Stromversorgung verringern bzw. eliminieren lässt.In the patent DE 102 55 352 B3 For example, there are disclosed a method and apparatus for correcting signal distortion in an amplifier device in which a digital pulse width modulator is operated at a frequency variable system clock. This is based on the idea of providing a pulse-width-dependent correction signal via a control of the system clock frequency of a digital pulse width modulator, with which the pulse-width-dependent influence of disturbances on a power supply can be reduced or eliminated.
Die
Offenlegungsschrift EP
0 817 371 A1 offenbart eine Schaltung zur Unterdrückung von
Einschaltrauschen für
einen Verstärker
der Klasse D, durch die beim Einschalten ein Austastverhältnis von 50%
für ein
entsprechendes Pulssignal eingestellt wird, bis sich ein integrierender
Verstärkerteil
in Sättigung
befindet, wonach graduell auf einen anschließenden Normalbetrieb übergegangen
wird.The publication EP 0 817 371 A1 discloses an inrush noise suppression circuit for a class D amplifier which sets a blanking ratio of 50% for a corresponding pulse signal on power-up until an integrating amplifier section is in saturation, followed by a gradual transition to subsequent normal operation.
Es
ist Aufgabe der Erfindung, eine Schaltung der eingangs genannten
Art zur Verfügung
zu stellen, die z. B. einem Verstärker der Klasse D pulsweitenmodulierte
Signale ohne Klick-/Knall-Geräusche beim
Einschalten oder Ausschalten des Verstärkers bereitstellen kann.It
Object of the invention, a circuit of the aforementioned
Kind available
to ask, the z. B. a class D amplifier pulse width modulated
Signals without click / bang noises when
Power on or off the amplifier can provide.
Die
Erfindung löst
diese Aufgabe durch eine Schaltung mit den Merkmalen des Patentanspruchs 1,
5 oder 10.The
Invention solves
this object by a circuit having the features of claim 1,
5 or 10.
Vorteilhafte
Weiterbildungen der Erfindung sind in den abhängigen Ansprüchen angegeben.advantageous
Further developments of the invention are specified in the dependent claims.
Vorteilhafte,
nachfolgend beschriebene Ausführungsformen
der Erfindung sowie das zu deren besserem Verständnis oben erläuterte,
herkömmliche
Ausführungsbeispiel
sind in den Zeichnungen dargestellt. Es zeigen:Advantageous,
Embodiments described below
of the invention and the above for their better understanding explained,
conventional
embodiment
are shown in the drawings. Show it:
1A eine
schematische Darstellung pulsweitenmodulierter (PWM)-Schaltsignale, 1A a schematic representation of pulse width modulated (PWM) switching signals,
1B ein
Schaltbild eines herkömmlichen Verstärkers der
Klasse D, 1B a circuit diagram of a conventional class D amplifier,
2 eine
schematische Darstellung einer Überschwingantwort
einer Lautsprecherspannung des Verstärkers aus 1B, 2 a schematic representation of an overshoot response of a speaker voltage of the amplifier 1B .
3 ein
Blockschaltbild einer erfindungsgemäßen Generatorschaltung für ein Schaltsignal, 3 a block diagram of a generator circuit according to the invention for a switching signal,
4 ein
Schaltbild eines Halbbrücken-Verstärkers der
Klasse D mit einer einzigen Versorgungsquelle, 4 a circuit diagram of a class D half-bridge amplifier with a single supply source,
5A ein
Schaltbild eines Halbbrücken-Verstärkers der
Klasse D mit zwei Versorgungsquellen, 5A a circuit diagram of a Halbbrü class D amplifier with two supply sources,
5B ein
Schaltbild eines Vollbrücken-Verstärkers der
Klasse D mit einer einzigen Versorgungsquelle, 5B a circuit diagram of a full-bridge amplifier class D with a single supply source,
6 ein
detailliertes Blockschaltbild einer Pulssignalerzeugungsschaltung
der Schaltung aus 3, 6 a detailed block diagram of a pulse signal generating circuit of the circuit 3 .
7 eine
schematische Darstellung von Signalformen eines ersten Detektionssignals
DET1 und eines ersten und zweiten Pulssignals PUL1, PUL2 der Pulssignalerzeugungsschaltung, 7 a schematic representation of waveforms of a first detection signal DET1 and a first and second pulse signal PUL1, PUL2 the pulse signal generating circuit,
8 eine
schematische Darstellung von Schaltsignalverläufen zum Einschaltzeitpunkt
der Schaltsignalgeneratorschaltung, 8th a schematic representation of switching signal waveforms at the switch-on of the switching signal generator circuit,
9 eine
schematische Darstellung von Schaltsignalen zum Ausschaltzeitpunkt
der Schaltsignalgeneratorschaltung, 9 a schematic representation of switching signals at the switch-off of the switching signal generator circuit,
10 ein
Blockschaltbild eines weiteren Ausführungsbeispiels einer erfindungsgemäßen Generatorschaltung
für ein
Schaltsignal, 10 a block diagram of another embodiment of a generator circuit according to the invention for a switching signal,
11 eine
schematische Darstellung von Schaltsignalverläufen zum Zeitpunkt eines Stummeinschaltzeitpunktes
und eines Stummausschaltzeitpunktes der Schaltsignalgeneratorschaltung, 11 a schematic representation of switching signal waveforms at the time of a silent switch-on and a silent switch-off of the switching signal generator circuit,
12 eine
Diagrammdarstellung einer Lautsprecherspannungsantwort in einer
Audioklangregenerationsschaltung gemäß der Erfindung und 12 a diagram representation of a speaker voltage response in an audio sound regeneration circuit according to the invention and
13 ein
Flussdiagramm für
ein Verfahren zur Erzeugung von Schaltsignalen gemäß der Erfindung. 13 a flow chart for a method for generating switching signals according to the invention.
3 zeigt
ein Blockschaltbild einer erfindungsgemäßen Generatorschaltung 600 für ein Schaltsignal.
Wie aus 3 ersichtlich ist, umfasst die
Schaltsignalgeneratorschaltung 600 eine Leistungsdetektorschaltung 610,
eine Generatorschaltung für
ein Pulssignal 620, eine erste Auswahlschaltung 630,
einen Audiosignalprozessor 640, eine zweite Auswahlschaltung 650 und
ein Totzeitsteuerschaltung 660. 3 shows a block diagram of a generator circuit according to the invention 600 for a switching signal. How out 3 can be seen, comprises the switching signal generator circuit 600 a power detector circuit 610 , a generator circuit for a pulse signal 620 , a first selection circuit 630 , an audio signal processor 640 , a second selection circuit 650 and a dead time control circuit 660 ,
Nachfolgend
wird die Funktionsweise der Schaltsignalgeneratorschaltung 600 beschrieben. Die
Leistungsdetektorschaltung 610 erkennt einen Einschaltvorgang
und gibt ein erstes Detektorsignal DET1 an die Pulssignalgeneratorschaltung 620 aus. Die
Leistungsdetektorschaltung 610 detektiert ebenfalls die
Trennung der Versorgungsspannung, d. h. einen Abschaltvorgang, und
gibt ein zweites Detektorsignal DET2 an den Audiosignalprozessor 640 aus.
Die Leistungsdetektorschaltung 610 empfängt ein Zeitsteuersignal PPS,
um die Zeitsteuersignale der Schaltung mit einem Systemtaktsignal
zu synchronisieren. Die Periodendauer des Zeitsteuersignals PPS
korrespondiert mit der Periodendauer von vom Audiosignalgenerator 640 erzeugten
pulsweitenmodulierten Signalen. Die Leistungsdetektorschaltung 610 erzeugt
zudem ein Steuersignal SEL und gibt es an die Pulssignalgeneratorschaltung 620, die
erste Auswahlschaltung 630 und die zweite Auswahlschaltung 650 aus.The operation of the switching signal generating circuit will be described below 600 described. The power detector circuit 610 detects a turn-on and outputs a first detector signal DET1 to the pulse signal generator circuit 620 out. The power detector circuit 610 also detects the disconnection of the supply voltage, ie a turn-off operation, and outputs a second detector signal DET2 to the audio signal processor 640 out. The power detector circuit 610 receives a timing signal PPS to synchronize the timing signals of the circuit with a system clock signal. The period of the timing signal PPS corresponds to the period of the audio signal generator 640 generated pulse width modulated signals. The power detector circuit 610 also generates a control signal SEL and supplies it to the pulse signal generator circuit 620 , the first selection circuit 630 and the second selection circuit 650 out.
Die
Pulssignalgeneratorschaltung 620 erzeugt ein erstes Pulssignal
Pul1 und ein zweites Pulssignal PUL2 in Reaktion auf das erste Detektorsignal
DET1 und das Steuersignal SEL. Das Systemtaktsignal kann benutzt
werden, um die Pulssignale PUL1 und PUL2 zu synchronisieren. Gemäß einer vorteilhaften
Ausführungsform
werden die Pulssignale PUL1 und PUL2 vom Pulssignalgenerator 620 so geformt,
dass sie bei Anlegen des ersten Detektorsignals DET1 mit entgegengesetzter
Phasen und anfänglich
schmalerer Pulsweite abgegeben werden, um ein gleichzeitiges Einschalten
von Transistoren in einer Audioklangregenerationsschaltung zu verhindern.The pulse signal generator circuit 620 generates a first pulse signal Pul1 and a second pulse signal PUL2 in response to the first detector signal DET1 and the control signal SEL. The system clock signal can be used to synchronize the pulse signals PUL1 and PUL2. According to an advantageous embodiment, the pulse signals PUL1 and PUL2 from the pulse signal generator 620 are shaped so that they are discharged upon application of the first detector signal DET1 with opposite phases and initially narrower pulse width to prevent a simultaneous turning on of transistors in an audio sound regeneration circuit.
Der
Audiosignalprozessor 640 empfängt ein Audioeingabesignal
AUDIO und moduliert das Audioeingabesignal AUDIO mit einem Pulszug,
um ein pulsweitenmoduliertes Audiosignal APWM auszugeben, wobei
die Impulsbreite die Stärke
des Audioeingabesignals repräsentiert.
Der Audiosignalprozessor 640 gibt eine Pulsweitenmodulationsperiode
PPS aus und wird vorzugsweise deaktiviert, wenn das zweite Detektorsignal
DET2 aktiviert ist, was einen Abschaltzustand anzeigt.The audio signal processor 640 receives an audio input signal AUDIO and modulates the audio input signal AUDIO with a pulse train to output a pulse width modulated audio signal APWM, the pulse width representing the strength of the audio input signal. The audio signal processor 640 outputs a pulse width modulation period PPS and is preferably deactivated when the second detector signal DET2 is activated, indicating a power down condition.
Die
erste Auswahlschaltung 630 wählt entweder das erste Pulssignal
PUL1 oder das pulsweitenmodulierte Audiosignal APWM in Reaktion
auf das Steuersignal SEL aus und gibt ein erstes ausgewähltes Signal
MUXA aus. Die zweite Auswahlschaltung 650 wählt entweder
das zweite Pulssignal PUL2 oder das pulsweitenmodulierte Audiosignal
APWM in Reaktion auf das Steuersignal SEL aus und gibt ein zweites
ausgewähltes
Signal MUXB aus. Daher ist jedes Ausgabesignal von der ersten und
zweiten Auswahlschaltung 630, 650 entweder eines
der Pulssignale PUL1, PUL2 oder das pulsweitenmodulierte Audiosignal
APWM mit entgegengesetzter Phase. Die erste und die zweite Auswahlschaltung 630, 650 sind
vorzugsweise Multiplexer.The first selection circuit 630 selects either the first pulse signal PUL1 or the pulse width modulated audio signal APWM in response to the control signal SEL and outputs a first selected signal MUXA. The second selection circuit 650 selects either the second pulse signal PUL2 or the pulse width modulated audio signal APWM in response to the control signal SEL and outputs a second selected signal MUXB. Therefore, each output signal is from the first and second selection circuits 630 . 650 either one of the pulse signals PUL1, PUL2 or the pulse width modulated audio signal APWM with opposite phase. The first and the second selection circuit 630 . 650 are preferably multiplexers.
Die
Totzeitsteuerschaltung 660 empfängt das erste und zweite Auswahlsignal
MUXA, MUXB von der ersten bzw. zweiten Auswahlschaltung 630, 650.
Gemäß einem
Ausführungsbeispiel
der Erfindung umfasst die Totzeitsteuerschaltung 660 nicht dargestellte
Verzögerungselemente
zum Verzögern der
Schaltsignale um eine vorbestimmte Totzeit, darunter ein Verzögerungselement
zum Verzögern
des ersten Pulssignals um eine vorbestimmte Zeitdauer und zum Ausgeben
eines verzögerten
ersten Pulssignals, das mit der vorbestimmten Verzögerungszeit seinen
Zustand wechselt, um einen zeitlichen Abstand zwischen dem Übergang
des verzögerten
ersten Pulssignal und dem Übergang
des zweiten Pulssignals zur Verfügung
zu stellen.The dead time control circuit 660 receives the first and second selection signals MUXA, MUXB from the first and second selection circuits, respectively 630 . 650 , According to an embodiment of the invention, the dead time control circuit comprises 660 Not delay elements for delaying the switching signals by a predetermined dead time, including a delay element for delaying the first pulse signal by a predetermined period of time and outputting a delayed first pulse signal which changes state with the predetermined delay time by a time interval between the transition of the delayed first Pulse signal and the transition of the second pulse signal to provide.
Vorzugsweise
wird die Verzögerung
an den ansteigenden Flanken der Signale MUXA und MUXB angewandt,
d. h. beim Übergang
vom niedrigen zum hohen logischen Zustand. Diese Totzeitverzögerung erzeugt
einen zeitlichen Abstand zwischen dem Übergang des verzögerten ersten
Pulssignals und dem Übergang
des zweiten Pulssignals, um ein gleichzeitiges Einschalten oder
Ausschalten der Transistoren in der Audioklangregenerationsschaltung
zu verhindern. Die Totzeitsteuerschaltung 660 gibt erste
und zweite Schaltsignale PWMA, PWMB an die Audioklangregenerationsschaltung
weiter.Preferably, the delay is applied to the rising edges of the MUXA and MUXB signals, ie, the low to high logic state transition. This dead time delay generates a time interval between the transition of the delayed first pulse signal and the transition of the second pulse signal to prevent simultaneous turning on or off of the transistors in the audio sound regenerating circuit. The dead time control circuit 660 outputs first and second switching signals PWMA, PWMB to the audio sound regenerating circuit.
4 zeigt
eine Audioklangregenerationsschaltung 680 vom Halbbrückentyp,
die wie der herkömmliche
Verstärker
der Klasse D von 1B zwei in Reihe geschaltete
MOS-Transistoren 101, 103, zwei Dioden M1, M2,
einen Bandpassfilter mit einer Induktivität L und einer Kapazität C, eine
Versorgungsquelle Vdc, eine Kapazität Cdc und einen Lautsprecher 105 umfasst.
Ein Anschluss jeder der Dioden M1 und M2 ist jeweils mit einem Sourceanschluss
der Transistoren 101, 103 und der andere Anschluss
jeder der Dioden ist jeweils mit einem Drainanschluss der Transistoren 101, 103 verbunden. 4 shows an audio sound regeneration circuit 680 of the half-bridge type, which like the conventional class D amplifier of 1B two series-connected MOS transistors 101 . 103 , two diodes M1, M2, a band-pass filter having an inductance L and a capacitance C, a supply source Vdc, a capacitance Cdc, and a speaker 105 includes. A terminal of each of the diodes M1 and M2 is respectively connected to a source of the transistors 101 . 103 and the other terminal of each of the diodes is each connected to a drain terminal of the transistors 101 . 103 connected.
Das
erste und zweite vom Schaltsignalgenerator 600 erzeugte
Schaltsignal PWMA bzw. PWMB werden jeweils an einen Gateanschluss
der MOS-Transistoren 101 bzw. 103 angelegt und
von den MOS-Transistoren 101 und 103 entsprechend dem
ersten und zweiten Schaltsignal PWMA und PWMB verstärkt. Da
das erste und zweite verstärkte Schaltsignal
PWMA und PWMB jeweils eine Audiokomponente und eine Schaltfrequenzkomponente umfassen,
wird ein niedriger Bandpassfilter benutzt, um die Schaltfrequenzkomponente
zu filtern und das Klang- bzw.
Tonsignal wiederzugewinnen.The first and second of the switching signal generator 600 generated switching signal PWMA and PWMB are respectively connected to a gate terminal of the MOS transistors 101 respectively. 103 applied and from the MOS transistors 101 and 103 amplified according to the first and second switching signal PWMA and PWMB. Since the first and second amplified switching signals PWMA and PWMB each include an audio component and a switching frequency component, a low bandpass filter is used to filter the switching frequency component and recover the sound signal.
5A zeigt
ein Schaltbild einer alternativen Audioklangregenerierungsschaltung
vom Halbbrückentyp
mit zwei Transistoren 101, 103, zwei Di oden M1,
M2, zwei Versorgungsquellen 1/2Vdc, 1/2Vdc, einem Bandpassfilter
mit einer Induktivität
L und einer Kapazität
C und einem Lautsprecher 105. 5B zeigt
ein Schaltbild einer weiteren Audioklangregenerierungsschaltung
vom Vollbrückentyp mit
einer Versorgungsquelle Vdc, vier Transistoren 101, 103, 301, 303,
vier Dioden M1 bis M4 und einem Bandpassfilter mit Induktivitäten L1,
L2 und einer Kapazität
C. Die Audioklangregenerierungsschaltungen, die für die Erfindung
in Betracht kommen, sind nicht auf die in den 4, 5A und 5B dargestellten
Realisierungsmöglichkeiten
begrenzt, sondern umfassen beliebige Schaltungen dieser Art mit wenigstens
zwei Transistoren mit entsprechenden Gateanschlüssen, welche die Schaltsignale
PWMA, PWMB empfangen, und mit einem tiefen Bandpassfilter. 5A Fig. 12 is a circuit diagram of an alternative two-transistor half-bridge type audio sound regenerating circuit 101 . 103 , two diodes M1, M2, two supply sources 1 / 2Vdc, 1 / 2Vdc, a bandpass filter with an inductance L and a capacitance C and a loudspeaker 105 , 5B Fig. 12 is a circuit diagram of another full-bridge type audio sound regenerating circuit having a power source Vdc, four transistors 101 . 103 . 301 . 303 , four diodes M1 to M4 and a band pass filter with inductors L1, L2 and a capacitance C. The audio sound regenerating circuits which are considered for the invention are not those in the 4 . 5A and 5B However, they include any circuits of this type with at least two transistors with corresponding gate terminals, which receive the switching signals PWMA, PWMB, and with a low bandpass filter.
6 zeigt
ein detailliertes Blockschaltbild einer vorteilhaften Realisierung
der Pulssignalgeneratorschaltung 620 aus 3.
Die Schaltung empfängt
als Eingabesignale das Einschaltdetektorsignal DET1 und das Signal
SEL von der Leistungsdetektorschaltung 610, um die Pulssignale
PUL1 und PUL2 erzeugen. Nach einem Übergang vom niedrigen auf den
hohen Pegel des Signals DET1 erzeugen je ein Halb-Pulsgenerator 622 und 623 Anfangsimpulse
mit halber Breite, d. h. einem Viertel der Periodendauer, um die
Anfangsimpulse der Signale PUL1 und PUL2 mit einer Pulsbreite auszugeben,
die einer halben Pulsbreite des modulierten Audiosignals APWM entspricht.
Dann werden Multiplexer MUX 626 und MUX 627 ausgewählt, um
Signale, die von je einem 50:50-Pulsgenerator 624 ausgegeben
werden, mit dem gleichen Tastverhältnis wie das Systemtaktsignal
CLK und mit der gleichen Periodendauer wie das Pulsperiodensignal
PPS passieren zu lassen. Gemäß einem
alternativen Ausführungsbeispiel
wird nur einer der beiden Halb-Pulsgeneratoren 622 und 623 verwendet,
in Abhängigkeit
davon, ob die Transistoren 101, 301, 103, 303 vom
NMOS- oder vom PMOS-Typ sind, um einen Anfangshalbimpuls des Signals
PUL1 oder PUL2 zu erzeugen. 6 shows a detailed block diagram of an advantageous implementation of the pulse signal generator circuit 620 out 3 , The circuit receives as input signals the turn-on detection signal DET1 and the signal SEL from the power detection circuit 610 to generate the pulse signals PUL1 and PUL2. After a transition from the low to the high level of the signal DET1 each generate a half-pulse generator 622 and 623 Half-width initial pulses, ie one quarter of the period, to output the initial pulses of PUL1 and PUL2 signals having a pulse width equal to one-half the pulse width of the modulated audio signal APWM. Then multiplexer MUX 626 and mux 627 selected to receive signals from each a 50:50 pulse generator 624 to pass with the same duty cycle as the system clock signal CLK and with the same period as the pulse period signal PPS. According to an alternative embodiment, only one of the two half-pulse generators 622 and 623 used, depending on whether the transistors 101 . 301 . 103 . 303 of the NMOS or PMOS type to produce an initial half pulse of the signal PUL1 or PUL2.
Je
eine Steuereinheit 625 gibt in Verbindung mit je einem
Multiplexer 626, 627 das erste Pulssignal PUL1
mit reduzierter Pulsbreite oder das zweite Pulssignal PUL2 mit reduzierter
Pulsbreite nach Empfang des Einschaltsignals aus, um danach das erste
Pulssignal PUL1 und das zweite Pulssignal PUL2 an den Verstärker auszugeben.One control unit each 625 gives in connection with each a multiplexer 626 . 627 the first pulse signal PUL1 having a reduced pulse width or the second pulse signal PUL2 having a reduced pulse width after receiving the switch-on signal to then output the first pulse signal PUL1 and the second pulse signal PUL2 to the amplifier.
7(a) zeigt Signalformen des ersten Detektorsignals
DET1 und des ersten und zweiten Pulssignals PUL1, PUL2 für den Fall,
dass die MOS-Transistoren 101, 301, 103, 303 der 1B und 3 als NMOS-Transistoren
ausgeführt
sind. 7(b) zeigt Signalformen des
ersten und zweiten Pulssignals PUL1, PUL2 für den Fall, dass die MOS-Transistoren 101, 303 der 1B und 3 als
PMOS-Transistoren und die MOS-Transistoren 103, 301 als NMOS-Transistoren
ausgeführt
sind. Wie aus den 7(a) und 7(b) ersichtlich ist, sind die Signale PUL1
und PUL2 immer gegenphasig oder gleichphasig. 7 (a) shows waveforms of the first detector signal DET1 and the first and second pulse signals PUL1, PUL2 in the case where the MOS transistors 101 . 301 . 103 . 303 of the 1B and 3 are designed as NMOS transistors. 7 (b) shows waveforms of the first and second pulse signals PUL1, PUL2 in the case where the MOS transistors 101 . 303 of the 1B and 3 as PMOS transistors and the MOS transistors 103 . 301 are designed as NMOS transistors. Like from the 7 (a) and 7 (b) can be seen, the signals PUL1 and PUL2 are always in phase opposition or in phase.
8 zeigt
Schaltsignalformen zum Einschaltzeitpunkt der Schaltsignalgeneratorschaltung 600 und
Schaltsignale PWMA, PWMB. Mit dem Auswahlsignal SEL auf einem anfänglich niedrigen
Pegel werden die Signale PUL1 und PUL2 durch die erste Auswahlschaltung 630 ausgegeben
und durch die zweite Auswahlschaltung 650 als Signale PWMA
und PWMB ausgegeben. 8th shows switching waveforms at the turn-on time of the switching signal generating circuit 600 and switching signals PWMA, PWMB. With the selection signal SEL at an initially low level, the signals PUL1 and PUL2 are passed through the first selection circuit 630 output and through the second selection circuit 650 output as signals PWMA and PWMB.
Die
Funktionsweise der Schaltsignalerzeugungsschaltung 600 wird
unter Bezugnahme auf die 3, 6, 7 und 8 weiter
beschrieben. Wird die Schaltsignalerzeugungsschaltung 600 mit Energie
PW versorgt, dann gibt die Leistungsdetektorschaltung 610 das
erste Detektorsignal DET1 mit einem Übergang von einem niedrigen
logischen Pegel auf einen hohen logischen Pegel an die Pulssignalgeneratorschaltung 620 aus.
Die Leistungsdetektorschaltung 610 gibt zudem das Signal
SEL anfänglich
mit einem niedrigen logischen Pegel an den Pulssignalgenerator 620,
an die erste Auswahlschaltung 630 und die zweite Auswahlschaltung 650 aus.The operation of the switching signal generating circuit 600 is referring to the 3 . 6 . 7 and 8th further described. Will the switching signal generating circuit 600 supplied with power PW, then gives the power detector circuit 610 the first detector signal DET1 having a transition from a low logic level to a high logic level to the pulse signal generator circuit 620 out. The power detector circuit 610 In addition, the signal SEL is initially applied to the pulse signal generator at a low logic level 620 , to the first selection circuit 630 and the second selection circuit 650 out.
Die
Pulssignalgeneratorschaltung 620 erzeugt das erste Pulssignal
PUL1 und das zweite Pulssignal PUL2 in Reaktion auf das erste Detektorsignal
DET1, wie in 7(a) und 7(b) dargestellt
ist. Der Audiosignalprozessor 640 gibt das pulsweitenmodulierte
Audiosignal APWM aus.The pulse signal generator circuit 620 generates the first pulse signal PUL1 and the second pulse signal PUL2 in response to the first detector signal DET1, as shown in FIG 7 (a) and 7 (b) is shown. The audio signal processor 640 outputs the pulse width modulated audio signal APWM.
Die
erste Auswahlschaltung 630 gibt das erste ausgewählte Signal
MUXA und das zweite ausgewählte
Signal MUXB an die Totzeitsteuerschaltung 660 in Reaktion
auf den niedrigen logischen Pegel des Steuersignals SEL aus.The first selection circuit 630 outputs the first selected signal MUXA and the second selected signal MUXB to the dead time control circuit 660 in response to the low logic level of the control signal SEL.
Die
Totzeitsteuerschaltung 660 gibt das erste und zweite Schaltsignal
PWMA, PWMB an die MOS-Transistoren der Audioklangregenerationsschaltung 680 aus,
siehe 4, 5A und 5B.The dead time control circuit 660 outputs the first and second switching signals PWMA, PWMB to the MOS transistors of the audio sound regenerating circuit 680 out, see 4 . 5A and 5B ,
Wie
aus den 7(a) und 8 ersichtlich ist,
ist die Breite TonF eines ersten Pulses 701 der ersten
Pulssignals PUL1 ungefähr
Ton/2 und schmaler als jede Breite Ton der anderen Pulse 702, 703, 704, 705.
Der erste Puls 701 repräsentiert
einen zuerst erzeugten Puls des ersten Pulssignals PUL1 in der Pulssignalgeneratorschaltung 620,
wenn Energie PW angelegt wird. Die Pulse 703, 705 repräsentieren einen
zweiten und dritten Puls des ersten Pulssignals PUL1. Die Pulse 702, 704 repräsentieren
einen ersten und zweiten Puls des zweiten Pulssignals PUL2. Vorzugsweise
ist die Pulsbreite Tonf des ersten Pulses 701 des ersten
Pulssignals PUL1 etwa halb so groß wie die Breite der anderen
Pulse 702, 703, 704, 705. Weiter
ist die Breite Tonf des ersten Pulses 701 des ersten Pulssignals
PUL1 ungefähr
gleich einer viertel Periodendauer der anderen Pulse 702, 703, 704, 705.
Jede Periode Tsw der anderen Pulse 702 703, 704, 705 ist
gleich der Periode des pulsweitenmodulierten Audiosignals APWM.
Die Breite des n-ten Pulses ist im Wesentlichen gleich der Breite des
(n + 1)-ten Pulses. Die Anfangspulsbreite des Pulses 701,
der an den Transistor eines Verstärkers der D-Klasse angelegt
wird, z. B. an den Transistor 101 aus 4,
bewirkt, dass der Transistor beim Anlegen von Leistung mit reduzierter
Energie leitend geschaltet wird. Dadurch wird das Klickgeräusch minimiert,
da eine überschwingende
Antwort minimiert wird. Obwohl die Anfangspulsbreite der Signale PUL1
und PUL2 im erläuterten
Beispiel auf die halbe Pulsbreite reduziert wird, kann die Pulsbreite
auch auf andere Werte, wie beispielsweise zwischen einem Viertel
und einem Drittel der Pulsbreite, reduziert werden, um das Knall-/Klickgeräusch zu
reduzieren.Like from the 7 (a) and 8th is apparent, the width TonF of a first pulse 701 the first pulse signal PUL1 about tone / 2 and narrower than each width tone of the other pulses 702 . 703 . 704 . 705 , The first pulse 701 represents a first generated pulse of the first pulse signal PUL1 in the pulse signal generator circuit 620 when energy PW is applied. The pulses 703 . 705 represent a second and third pulse of the first pulse signal PUL1. The pulses 702 . 704 represent a first and second pulse of the second pulse signal PUL2. Preferably, the pulse width Tonf of the first pulse 701 of the first pulse signal PUL1 is about half the width of the other pulses 702 . 703 . 704 . 705 , Next is the width Tonf of the first pulse 701 of the first pulse signal PUL1 is approximately equal to a quarter period of the other pulses 702 . 703 . 704 . 705 , Each period Tsw of the other pulses 702 703 . 704 . 705 is equal to the period of the pulse width modulated audio signal APWM. The width of the nth pulse is substantially equal to the width of the (n + 1) th pulse. The initial pulse width of the pulse 701 which is applied to the transistor of a D-class amplifier, e.g. B. to the transistor 101 out 4 , causes the transistor to be turned on when power is applied at a reduced energy. This minimizes click noise by minimizing overshoot. Although the initial pulse width of signals PUL1 and PUL2 is reduced to half the pulse width in the illustrated example, the pulse width can also be reduced to other values, such as between one quarter and one third of the pulse width, to reduce the click / click noise.
Nach
Ablauf einer vorgegebenen Zeitspanne ändert das Steuersignal SEL
seinen Zustand von einem niedrigen logischen Pegel auf einen hohen
logischen Pegel, und der Pulssignalgenerator 620 wird in Reaktion
auf das auf hohem Pegel aktivierte Steuersignal SEL abgeschaltet.
Damit wird das pulsweitenmodulierte Audiosignal APWM des Audiosignalprozessors 640 als
dessen Ausgangssignal durch die erste und zweite Auswahlschaltung 630 und 650 ausgewählt und
an die Totzeitsteuerschaltung 660 ausgegeben. Entsprechend
einem erfindungsgemäßen Ausführungsbeispiel
wird die vorbestimmte Zeitspanne vom Hersteller als Voreinstellwert
oder vom Benutzer auf einen beliebigen Wert eingestellt. Im Ausführungsbeispiel
aus 8 entspricht die voreingestellte Zeitspanne ungefähr 2,5 Periodendauern.After elapse of a predetermined period of time, the control signal SEL changes its state from a low logic level to a high logic level, and the pulse signal generator 620 is turned off in response to the high level activated control signal SEL. Thus, the pulse width modulated audio signal APWM of the audio signal processor 640 as its output by the first and second selection circuit 630 and 650 selected and to the dead time control circuit 660 output. According to an embodiment of the invention, the predetermined period of time is set by the manufacturer as a default value or by the user to an arbitrary value. In the embodiment 8th The preset period of time is approximately 2.5 periods.
Die
Totzeitsteuerschaltung 660 gibt erste und zweite Schaltsignal
PWMA, PWMB an die MOS-Transistoren des Verstärkers 408 der D-Klasse aus 4 und 5 aus.
Entsprechend dem dargestellten Ausführungsbeispiel ist eine vorbestimmte Totzeit
DT eine Zeitspanne, in der verhindert wird, dass die MOS-Transistoren 101, 103, 301, 303 gleichzeitig
leitend oder sperrend geschaltet werden. Die Totzeitsteuerschaltung 660 verkleinert
die Breite des ersten und/oder des zweiten Schaltsignals PWMA, PWMB
um die vorbestimmte Totzeit DT und verhindert dadurch, dass die
MOS-Transistoren 101, 103, 301, 303 gleichzeitig
leitend oder sperrend geschaltet werden. Die Totzeitsteuerschaltung 660 umfasst
Verzögerungselemente
zum Implementieren der Verzögerungszeit
bzw. Totzeit DT, um die Pulsbreite mit logisch hohem Pegel eines
der oder beider Schaltsignale PWMA und PWMB kürzer zu machen. Gemäß einem
Ausführungsbeispiel
wird die Verzögerung
mit den ansteigenden Flanken der beiden Schaltsignale PWMA und PWMB
angewendet.The dead time control circuit 660 outputs first and second switching signals PWMA, PWMB to the MOS transistors of the amplifier 408 the D-class 4 and 5 out. According to the illustrated embodiment, a predetermined dead time DT is a time period in which the MOS transistors are prevented 101 . 103 . 301 . 303 be switched simultaneously conducting or blocking. The dead time control circuit 660 reduces the width of the first and / or the second switching signal PWMA, PWMB by the predetermined dead time DT and thereby prevents the MOS transistors 101 . 103 . 301 . 303 be switched simultaneously conducting or blocking. The dead time control circuit 660 includes delay elements for implementing the delay time DT to make the logic high level pulse width of one or both of the switching signals PWMA and PWMB shorter. According to one embodiment, the delay is applied to the rising edges of the two switching signals PWMA and PWMB.
Wie
aus 8 ersichtlich ist, gibt die Schaltsignalerzeugungsschaltung 600 das
erste und zweite Schaltsignal PWMA, PWMB während einer vorbestimmten Zeitspanne „Tp” bzw. in
einem Startmodus aus. Während
der Zeitspanne Tp entsprechen das erste und zweite Schaltsignal
PWMA, PWMB im Wesentlichen dem ersten und zweiten Pulssignal PUL1, PUL2.
Nach der Zeitspanne Tp gibt die Schaltsignalerzeugungsschaltung 600 das
erste und zweite Schaltsignal PWMA, PWMB während einer Zeitspanne Ta bzw.
in einem Klang-Pulsweitenmodulationsmodus aus. Während der Zeitspanne Ta entsprechen das
erste und zweite Schaltsignal PWMA, PWMB im Wesentlichen dem pulsweitenmodulierten
Audiosignal APWM. Gemäß einem
Ausführungsbeispiel
der Erfindung sind die Pulsbreiten 702, 704 des
zweiten Schaltsignals PWMB schmäler
als die Pulsbreiten 703 und 705 des Schaltsignals
PWMA, vorzugsweise um etwa das Doppelte der Totzeit DT.How out 8th is apparent, outputs the switching signal generating circuit 600 the first and second switching signal PWMA, PWMB during a predetermined time period "Tp" or in a start mode out. During the period Tp, the first and second switching signals PWMA, PWMB substantially correspond to the first and second pulse signals PUL1, PUL2. After the period Tp, the switching signal generating circuit outputs 600 the first and second switching signal PWMA, PWMB during a time period Ta and in a sound pulse width modulation mode. During the period Ta, the first and second switching signal PWMA, PWMB essentially correspond to the pulse-width-modulated audio signal APWM. According to an embodiment of the invention, the pulse widths 702 . 704 of the second switching signal PWMB narrower than the pulse widths 703 and 705 of the switching signal PWMA, preferably by about twice the dead time DT.
Schutzmaßnahmen
zur Anwendung beim Ausschaltvorgang des Verstärkers werden unter Bezugnahme
auf 9 beschrieben, welche eine schematische Darstellung
von Schaltsignalen zum Ausschaltzeitpunkt der Schaltsignalgeneratorschaltung 600 zeigt.Protective measures for use in the turn-off of the amplifier are described with reference to 9 which shows a schematic representation of switching signals at the switch-off time of the switching signal generator circuit 600 shows.
Gemäß einer
bevorzugten Ausführungsform der
Erfindung schätzt
der Audiosignalprozessor 640 Einschaltperioden Ton1, Ton2
des Signals APWM ab und gibt einen abgeschätzten Wert PPS an die Leistungsde tektorschaltung 610 aus.
Vorzugsweise sind die Pulsperioden oder die Dauer jeder Periode
des ersten und zweiten Schaltsignals PWMA, PWMB im Wesentlichen
konstant und die Einschaltzeiten Ton1, Ton2 verändern sich entsprechend dem
Audiosignal AUDIO. Die Periodendauer wird vorzugsweise von einem
nicht dargestellten Zähler
abgeschätzt.According to a preferred embodiment of the invention, the audio signal processor estimates 640 On periods Ton1, Ton2 of the signal APWM and outputs an estimated value PPS to the power detector circuit 610 out. Preferably, the pulse periods or the duration of each period of the first and second switching signals PWMA, PWMB are substantially constant, and the on times Ton1, Ton2 change in accordance with the audio signal AUDIO. The period is preferably estimated by a counter, not shown.
Vorzugsweise
zählt der
Zähler
nach Empfang des Einschaltsignals die Zeitdauer und gibt das Auswahlsignal
im anderen Auswahlmodus nach Erreichen eines vorbestimmten Zählerstandes
zum Ausgeben des pulsweitenmodulierten ersten und zweiten Signals
an den Verstärker.Preferably
counts the
counter
upon receipt of the turn-on signal, the time duration and outputs the selection signal
in the other selection mode after reaching a predetermined count
for outputting the pulse width modulated first and second signals
to the amplifier.
Vorzugsweise
zählt der
Zähler
die Zeitdauer der Pulsbreite des ersten pulsweitenmodulierten Signals,
wobei der Zähler
nach Erkennung des Ausschaltsignals aktiviert wird und das Auswahlsignal nach
Erreichen des vorbestimmten reduzierten Pulsbreitenzählerstands
ausgibt, um eine Ausgabe des pulsweitenmodulierten ersten Signals
mit reduzierter Pulsbreite oder des pulsweitenmodulierten zweiten Signals
mit reduzierter Pulsbreite vor Beendigung des Abschaltvorgangs des
Verstärkers
zu veranlassen.Preferably
counts the
counter
the duration of the pulse width of the first pulse width modulated signal,
the counter
is activated after detection of the switch-off signal and the selection signal after
Achieving the predetermined reduced pulse width counter
to output an output of the pulse width modulated first signal
with reduced pulse width or the pulse width modulated second signal
with reduced pulse width before completion of the shutdown of the
amplifier
to induce.
Der
Zählerwert
kann in einer nicht dargestellten Puffereinheit gespeichert werden
und die Puffereinheit wird dann bei jeder Periode mit dem ermittelten
Wert PPS aktualisiert. Der abgeschätzte Wert PPS wird benutzt,
um die Pulsbreite 903 zu steuern und so das Knall-/Klickgeräusch zu
reduzieren, wenn die Versorgungsspannung PW abgeschaltet wird, d. h.
wenn die Versorgungsspannung PW von einem hohen Pegel auf einen
niedrigen Pegel übergeht.The counter value may be stored in a buffer unit, not shown, and the buffer unit is then updated at each period with the detected value PPS. The estimated value PPS is used to calculate the pulse width 903 to control and thus reduce the pop / click noise when the supply voltage PW is turned off, that is, when the supply voltage PW changes from a high level to a low level.
Während des
Abschaltvorgangs können
die Leistungsdetektorschaltung 610, die Pulssignalgeneratorschaltung 620 und
der Audiosignalprozessor 640 abgeschaltet sein. Die Leistungsdetektorschaltung 610 detek tiert
den Ausschaltvorgang und gibt ein zweites Detektorsignal DET2 an
den Audiosignalprozessor 640 aus. Der Audiosignalprozessor 640 beendet
den Vorgang der Pulsweitenmodulation in Reaktion auf das zweite
Detektorsignal DET2. Gemäß einem
Ausführungsbeispiel
der Erfindung wechselt das zweite Detektorsignal DET2 auf einen
logisch niedrigen bzw. inaktiven Pegel mit einer reduzierten Pulsbreite,
vorzugsweise einer halben Periodendauer der Einschaltperiode Ton2
oder einer viertel Periode. Deshalb ist die Breite des Pulses 903 kleiner
als die Breite Ton2 des Pulses 902. Der Puls 903 ist
der letzte Puls vor dem Abschalten der Leistung. Vorzugsweise ist
die Breite des Pulses 903 im Wesentlichen gleich der Hälfte der
Breite des Pulses 902 oder einem Viertel einer normalen
Periode des ersten oder zweiten Schaltsignals PWMA oder PWMB. Die
reduzierte Pulsbreite ist eine Funktion des in der Puffereinheit
gespeicherten Zählerwertes. So
wird beispielsweise eine Drittel-Pulsbreite
des Pulses 903 durch einen Übergang des Signals DET2 vom
hohen auf den niedrigen Pegel nach einem Drittel des im Puffer gespeicherten
Zeitwertes erreicht.During the turn-off process, the power detector circuit may 610 , the pulse signal generator circuit 620 and the audio signal processor 640 be switched off. The power detector circuit 610 Detek benefits the turn-off operation and outputs a second detector signal DET2 to the audio signal processor 640 out. The audio signal processor 640 terminates the process of pulse width modulation in response to the second detector signal DET2. According to an embodiment of the invention, the second detector signal DET2 changes to a logic low or inactive level with a reduced pulse width, preferably half a period of the on period Ton2 or a quarter period. That is why the width of the pulse 903 less than the width Ton2 of the pulse 902 , The pulse 903 is the last pulse before switching off the power. Preferably, the width of the pulse 903 essentially equal to half the width of the pulse 902 or a quarter of a normal period of the first or second switching signal PWMA or PWMB. The reduced pulse width is a function of the counter value stored in the buffer unit. For example, one-third pulse width of the pulse becomes 903 achieved by a transition of the signal DET2 from the high to the low level to one third of the value stored in the buffer.
10 zeigt
ein Blockschaltbild eines weiteren Ausführungsbeispiels einer erfindungsgemäßen Schaltsignalgeneratorschaltung 1000.
Die Schaltsignalgeneratorschaltung 1000 steuert die Einschaltperiode
des ersten und zweiten Schaltsignals PWMA, PWMB in Reaktion auf
ein Stummschaltsignal/MUTE. 10 shows a block diagram of another embodiment of a switching signal generator circuit according to the invention 1000 , The switching signal generator circuit 1000 controls the turn-on period of the first and second switching signals PWMA, PWMB in response to a mute signal / MUTE.
Wie
aus 10 ersichtlich ist, umfasst die Schaltsignalgeneratorschaltung 1000 die
Leistungsdetektorschaltung 610, die Pulssignalgeneratorschaltung 620,
die erste Auswahlschaltung 630, die zweite Auswahlschaltung 650 und
die Totzeitsteuerschaltung 660 entsprechend der Schaltung
von 3, einen Audiosignalprozessor 641 ähnlich demjenigen
von 3 und zusätzlich
ein Logikgatter 1110.How out 10 can be seen, comprises the switching signal generator circuit 1000 the power detector circuit 610 , the pulse signal generator circuit 620 , the first selection circuit 630 , the second selection circuit 650 and the dead time control circuit 660 according to the circuit of 3 , an audio signal processor 641 similar to that of 3 and additionally a logic gate 1110 ,
Die
Leistungsdetektorschaltung 610 erkennt die angelegte Leistung
PW und erzeugt ihr Ausgangssignal als ein Vorsteuersignal PSEL.
Das Vorsteuersignal PSEL wird an einen von zwei Eingängen des
Logikgatters 1110 eingegeben. Die Ausgabe des Logikgatters 1110 ist
das Steuersignal SEL, das in gleicher Weise wie das Signal SEL aus 3 funktioniert,
um zwischen den Signalen PUL1 bzw. PUL2 einerseits und APWM andererseits
auszuwählen,
die den Auswahlschaltungen 630 bzw. 650 zugeführt werden.The power detector circuit 610 detects the applied power PW and generates its output as a pilot signal PSEL. The pilot signal PSEL is applied to one of two inputs of the logic gate 1110 entered. The output of the logic gate 1110 is the control signal SEL, which is in the same way as the signal SEL 3 on the other hand, to select between the signals PUL1 and PUL2 on the one hand and APWM on the other hand, the selection circuits 630 respectively. 650 supplied become.
Der
Audiosignalprozessor 641 gibt ein Stummschaltsteuersignal
CMUTE an das Logikgatter 1110 in Reaktion auf das Stummschaltsignal/MUTE aus.
Der Audiosignalprozessor 641 steuert die Zeitdauer, in
der das Signal CMUTE aktiv oder inaktiv ist. Der Betrieb und die
Funktionsweise des Audiosignalprozessors 641 sind im Wesentlichen
gleich wie beim Audiosignalprozessor 640 aus 3,
mit der Ausnahme, dass der Audiosignalprozessor 641 das Steuersignal
SEL über
das Signal CMUTE sperren kann. Gemäß dem dargestellten Ausführungsbeispiel
ist das Logikgatter 1110 vorzugsweise ein UND-Gatter oder
ein zu einem UND-Gatter äquivalentes
Gatter. Das Logikgatter 1110 empfängt das Stummschaltsteuersignal
CMUTE und das Vorsteuersignal PSEL und erzeugt das Steuersignal
SEL.The audio signal processor 641 gives a mute control signal CMUTE to the logic gate 1110 in response to the mute signal / MUTE. The audio signal processor 641 controls the length of time the signal CMUTE is active or inactive. The operation and operation of the audio signal processor 641 are essentially the same as the audio signal processor 640 out 3 , except that the audio signal processor 641 the control signal SEL via the signal CMUTE can lock. According to the illustrated embodiment, the logic gate 1110 preferably an AND gate or a gate equivalent to an AND gate. The logic gate 1110 receives the mute control signal CMUTE and the pilot signal PSEL and generates the control signal SEL.
11 zeigt
eine schematische Darstellung von Schaltsignalen zum Zeitpunkt eines
Stummeinschaltzeitpunktes und eines Stummausschaltzeitpunktes der
Schaltsignalgeneratorschaltung 1000 aus 10.
Wie aus 10 und 11 ersichtlich ist,
sind das Signal PSEL auf einem logisch hohen Zustand und das Stummschaltsignal/MUTE
auf einem inaktiven, logisch hohen Pegel bzw. einem Stummschalt-Aus-Modus,
wenn die Schaltsignalgeneratorschaltung 1000 in einem Klang-Pulsweitenmodulationsmodus
betrieben wird. Während
des Stummschalt-Aus-Modus
gibt die Schaltsignalgeneratorschaltung 1000 das erste
und zweite Schaltsignal PWMA, PWMB aus, die im Wesentlichen dem vom
Au diosignalprozessor 641 ausgegebenen pulsweitenmodulierten
Audiosignal APWM entsprechen. 11 shows a schematic representation of switching signals at the time of a silent switch-on and a silent switch-off of the switching signal generator circuit 1000 out 10 , How out 10 and 11 is apparent, the signal PSEL is at a logic high state and the mute signal / MUTE at an inactive, logic high level or a mute-off mode, when the switching signal generator circuit 1000 is operated in a sound pulse width modulation mode. During the mute-off mode, the switching signal generator circuit outputs 1000 the first and second switching signal PWMA, PWMB, which substantially from the Au diosignalprozessor 641 outputted pulse width modulated audio signal APWM.
Wechselt
das Stummschaltsignal/MUTE auf einen logisch niedrigen Pegel bzw.
in einen Stummschalt-An-Modus, dann gibt der Audiosignalprozessor 641 das
Stummschaltsteuersignal CMUTE an das Logikgatter 1110 aus.
Wechselt das Stummschaltsteuersignal CMUTE auf einen niedrigen Pegel,
dann wechselt das Steuersignal SEL auf einen niedrigen logischen
Pegel. Während
des Klang-Pulsweitenmodulationmodus ist das Vorsteuersignal auf einem
hohen Pegel und das Steuersignal SEL wechselt auf den gleichen logischen
Pegel wie das Stummschaltsteuersignal CMUTE. Wie beim Ausführungsbeispiel
aus 9 für
den Ausschaltvorgang oben beschrieben, schätzt der Audiosignalprozessor 641 die
Pulsbreite der Einschaltperiode Ton1 ab. Der Audiosignalprozessor 641 kann
zudem das Stummschaltsteuersignal CMUTE so erzeugen, dass die Einschaltperiode
des letzten Pulses 1103 mit reduzierter Pulsbreite vor
der Stummschaltsteuerung gesteuert wird.If the mute signal / MUTE changes to a logic low level or to a mute-on mode, then the audio signal processor outputs 641 the mute control signal CMUTE to the logic gate 1110 out. When the mute control signal CMUTE changes to a low level, the control signal SEL changes to a low logic level. During the sound pulse width modulation mode, the pilot signal is at a high level and the control signal SEL changes to the same logic level as the mute control signal CMUTE. As in the embodiment of 9 for the turn-off operation described above, the audio signal processor estimates 641 the pulse width of the switch-on period Ton1. The audio signal processor 641 may also generate the mute control signal CMUTE such that the turn-on period of the last pulse 1103 is controlled with reduced pulse width before the mute control.
Die
erste Auswahlschaltung 630 und die zweite Auswahlschaltung 650 werden
in Reaktion auf das Steuersignal SEL geschaltet. Vorzugsweise werden
die erste Auswahlschaltung 630 und die zweite Auswahlschaltung 650 geschaltet,
wenn die Pulsbreite Ton1F oder Einschaltzeit des Pulses 1103 kleiner
als die Pulsbreite Ton1 oder Einschaltzeit des Pulses 1101 ist.
Vorzugsweise ist die Pulsbreite Ton1f halb so lang wie die Pulsbreite
Ton1. Der Audiosignalprozessor 641 gibt das pulsweitenmodulierte Audiosignal
APWM aus. Daher wird das im Verstärker der D-Klasse erzeugte Knall-/Klickgeräusch in Reaktion
auf den Puls 1103 reduziert.The first selection circuit 630 and the second selection circuit 650 are switched in response to the control signal SEL. Preferably, the first selection circuit 630 and the second selection circuit 650 switched when the pulse width Ton1F or on-time of the pulse 1103 less than the pulse width Ton1 or on-time of the pulse 1101 is. Preferably, the pulse width Ton1f is half as long as the pulse width Ton1. The audio signal processor 641 outputs the pulse width modulated audio signal APWM. Therefore, the pop / click noise generated in the D-class amplifier will be in response to the pulse 1103 reduced.
Wechselt
der Stummschalt-An-Modus zum Stummschalt-Aus-Modus, dann wechselt
das Stummschaltsignal/MUTE auf einen logisch hohen Pegel. Der Audiosignalprozessor 641 gibt
das Stummschaltsteuersignal CMUTE an das UND-Gatter 1110 aus,
um das Steuersignal SEL in Reaktion auf das Stummschaltsignal/MUTE
auf einen logisch hohen Pegel zu wechseln.When the mute-on mode changes to mute-off mode, mute signal / MUTE changes to a logic high level. The audio signal processor 641 gives the mute control signal CMUTE to the AND gate 1110 to change the control signal SEL to a logic high level in response to the mute signal / MUTE.
Das
UND-Gatter 1110 gibt das Steuersignal SEL mit einem hohen
logischen Pegel in Reaktion auf einen hohen logischen Pegel des
Stummschaltsteuersignals CMUTE und einen hohen logischen Pegel des
Vorsteuersignals PSEL aus.The AND gate 1110 outputs the control signal SEL of a high logic level in response to a high logic level of the muting control signal CMUTE and a high logic level of the pre-control signal PSEL.
Die
erste Auswahlschaltung 630 und die zweite Auswahlschaltung 650 werden
in Reaktion auf das Steuersignal SEL mit einem hohen logischen Pegel
geschaltet. Die erste Auswahlschaltung 630 und die zweite
Auswahlschaltung 650 werden geschaltet, wenn die Pulsbreite
Ton3F oder die Einschaltzeit des Pulses 1105 kleiner als
die Pulsbreite Ton3 oder die Einschaltzeit des Pulses 1107 ist.
Gemäß einem
bevorzugten Ausführungsbeispiel
ist die Einschaltzeit des Pulses 1105 ungefähr halb
so lang wie die Einschaltzeit des Pulses 1107. Daher ist
das vom Puls 1105 erzeugte Knall-/Klickgeräusch kleiner
als dasjenige, welches vom Puls 1107 erzeugt würde.The first selection circuit 630 and the second selection circuit 650 are switched to a high logic level in response to the control signal SEL. The first selection circuit 630 and the second selection circuit 650 are switched if the pulse width Ton3F or the switch-on time of the pulse 1105 less than the pulse width Ton3 or the switch-on time of the pulse 1107 is. According to a preferred embodiment, the on-time of the pulse is 1105 about half as long as the on time of the pulse 1107 , That's why it's from the pulse 1105 generated click / click noise smaller than that of the pulse 1107 would be generated.
12 zeigt
eine graphische Darstellung einer Lautsprecherspannungsantwort in
einer Audioklangregenerationsschaltung. Die Spannung Vc1 in 12 ist
kleiner als die Spannung Vc1 in 2 und das Überschwingverhalten
ist erkennbar reduziert verglichen mit dem herkömmlichen Überschwingverhalten aus 2.
Daher ist das Knall-/Klickgeräusch für die Klangsignalregenerationsschaltung,
d. h. für den
Verstärker
der D-Klasse, durch die Verwendung der Schaltsignalgeneratorschaltung 600 oder 1000 reduziert. 12 Fig. 12 is a graph showing a loudspeaker voltage response in an audio sound regenerating circuit. The voltage Vc1 in 12 is smaller than the voltage Vc1 in 2 and the overshoot behavior is noticeably reduced compared to the conventional overshoot behavior 2 , Therefore, the pop / click sound for the sound signal regeneration circuit, ie, the D-class amplifier, is through the use of the switching signal generator circuit 600 or 1000 reduced.
13 zeigt
ein Flussdiagramm für
ein Verfahren zur Erzeugung von Schaltsignalen gemäß der Erfindung.
Unter Bezugnahme auf die 3, 10 und 13 wird
in einem ersten Schritt 1400 die Energieversorgung ein geschaltet.
Die Leistungsdetektorschaltung 610 detektiert im Schritt 1401,
dass die Energie eingeschaltet ist. Ist die Energie eingeschaltet,
dann gibt die Leistungsdetektorschaltung 610 im Schritt 1403 das
erste Detektorsignal DET1 aus. Die Pulssignalgeneratorschaltung 620 erzeugt
im Schritt 1405 die Pulssignale PUL1, PUL2. Ein erster
Anfangspuls 701 hat die halbe Breite verglichen mit den Pulsen 702, 703, 704, 705. 13 shows a flowchart for a method for generating switching signals according to the invention. With reference to the 3 . 10 and 13 will be in a first step 1400 the power supply switched on. The power detector circuit 610 detected in step 1401 that the energy is on. When the power is on, the power detector circuit is there 610 in the step 1403 the first detector signal DET1 off. The pulse signal generator circuit 620 generated in step 1405 the pulse signals PUL1, PUL2. A first start pulse 701 has half the width compared to the pulses 702 . 703 . 704 . 705 ,
Das
von der Leistungsdetektorschaltung 610 erzeugte Steuersignal
SEL wechselt nach Ablauf einer vorbestimmten Zeitspanne von einem
logisch niedrigen Pegel auf einen logisch hohen Pegel. Die vorbestimmte
Zeitspanne entspricht der Zeitdauer, die benötigt wird, um das pulsweitenmodulierte
Audiosignal APWM zu stabilisieren, das vom Audiosignalprozessor 640 oder 641 erzeugt
wird. Nach dem anfänglichen
Signal mit reduzierter Pulsbreite werden im Schritt 1407 reguläre Pulssignale
PUL1 und PUL2 ausgegeben.That of the power detector circuit 610 generated control signal SEL changes from a logic low level to a logic high level after elapse of a predetermined period of time. The predetermined period of time corresponds to the amount of time it takes to stabilize the pulse width modulated audio signal APWM received from the audio signal processor 640 or 641 is produced. After the initial signal with reduced pulse width are in step 1407 regular pulse signals PUL1 and PUL2 are output.
Nach
der Stabilisierung des pulsweitenmodulierten Audiosignals APWM werden
die erste Auswahlschaltung 630 und die zweite Auswahlschaltung 650 ausgewählt, um
die pulsweitenmodulierten Signale im Klang-Pulsweitenmodulationsmodus in Reaktion
auf das Steuersignal SEL auf hohem logischem Pegel im Schritt 1409 auszugeben.After the stabilization of the pulse width modulated audio signal APWM the first selection circuit 630 and the second selection circuit 650 selected to the pulse width modulated signals in the sound pulse width modulation mode in response to the control signal SEL at a high logic level in step 1409 issue.
Wird
die Leistung abgeschaltet oder getrennt, dann erkennt die Leistungsdetektorschaltung 610 den
Ausschaltvorgang und gibt das zweite Detektorsignal DET2 an den
Audiosignalprozessor 640 im Schritt 1410 aus.
Wie aus 9 ersichtlich ist, wechselt
das zweite Detektorsignal DET2 auf einen inaktiven Pegel, wenn die
letzte Pulsbreite 903 ungefähr gleich der Hälfte der
Pulsbreite 902 ist. Dann wird der Klang-Pulsweitenmodulationsmodus
gestoppt, wenn die Leistung im Schritt 1411 vollständig abgeschaltet
ist.If the power is turned off or disconnected, then the power detector circuit detects 610 the turn-off operation and outputs the second detector signal DET2 to the audio signal processor 640 in step 1410 out. How out 9 is apparent, the second detector signal DET2 changes to an inactive level when the last pulse width 903 approximately equal to half the pulse width 902 is. Then the sound pulse width modulation mode is stopped when the power in step 1411 is completely switched off.
Der
Audiosignalprozessor 640 detektiert den Zustand des Stummschaltsignals/MUTE
und bestimmt, ob das Stummschaltsignal/MUTE in einem Stummschalt-An-Zustand
ist. Ist dies nicht der Fall, dann führt die Schaltsignalgeneratorschaltung 1000 einen
Klang-Pulsweitenmodulationsmodus aus. Ist die Schaltsignalgeneratorschaltung 1000 hingegen im
Stummschalt-An-Zustand, dann gibt der Audiosignalprozessor 641 das
Stummschaltsteuersignal CMUTE an das UND-Gatter 1110 aus.
Die erste Auswahlschaltung 630 und die zweite Auswahlschaltung 650 werden
in Reaktion auf das Steuersignal SEL geschaltet.The audio signal processor 640 detects the state of the mute signal / MUTE and determines whether the mute signal / MUTE is in a mute-on state. If this is not the case, then the switching signal generator circuit leads 1000 a sound pulse width modulation mode. Is the switching signal generator circuit 1000 on the other hand, in the mute-on state, then gives the audio signal processor 641 the mute control signal CMUTE to the AND gate 1110 out. The first selection circuit 630 and the second selection circuit 650 are switched in response to the control signal SEL.
