DE10261433B3

DE10261433B3 - Control circuit for semiconductor switch in series with inductive load provides two alternate control signals dependent on comparison between input signal value and voltage measuring signal

Info

Publication number: DE10261433B3
Application number: DE10261433A
Authority: DE
Inventors: Harald Panhofer
Original assignee: Infineon Technologies AG
Current assignee: Infineon Technologies AG
Priority date: 2002-12-30
Filing date: 2002-12-30
Publication date: 2004-08-19
Anticipated expiration: 2022-12-31
Also published as: US20040164787A1; US6873201B2

Abstract

The control circuit has respective input terminals (IN1,IN2) for reception of an input signal and a voltage measuring signal and an output terminal (OUT) providing a control signal for the semiconductor switch (T) in series with the inductive load (L), coupled to the control signal input terminal via a driver circuit (DRV). The voltage measuring signal is compared with a sample value obtained from the input signal to provide a control signal for the driver circuit, allowing provision of 2 alternate control signals. An independent claim for a method for providing a control signal for a semiconductor switch in series with an inductive load is also included.

Description

Die vorliegende Erfindung betrifft eine Schaltungsanordnung und ein Verfahren zur getakteten Ansteuerung eines in Reihe zu einer induktiven Last geschalteten Halbleiterschalters mit dem Ziel, eine während Schaltvorgängen auftretende elektromagnetische Störstrahlung (EMV-Strahlung) zu reduzieren.The present invention relates to a circuit arrangement and a method for clocked control a semiconductor switch connected in series to an inductive load with the aim of a while switching operations occurring electromagnetic interference radiation (EMC radiation) to reduce.

1 zeigt eine solche zwischen ein Versorgungspotential V und Bezugspotential GND geschaltete Reihenschaltung eines als Leistungstransistor T ausgebildeten Halbleiterschalters und einer induktiven Last L mit einer parallel zu der Last geschalteten Freilaufdiode D. Bei einer getakteten Ansteuerung des Halbleiterschalters fließt während der Perioden, während der der Halbleiterschalter T leitet, ein Strom über den Halbleiterschalter T und die Last L nach Bezugspotential GND. Während der Halbleiterschalter T nachfolgend sperrt, fließt aufgrund der zuvor in der Spule gespeicherten Energie ein Strom von der Spule über die Freilaufdiode, wodurch die Spule abkommutiert. Sind die Ausschaltperioden des Halbleiterschalters T dabei so kurz, dass die Last L während dieser Perioden jeweils nicht vollständig abkommutieren kann, so fließt nach dem Einschalten des Halbleiterschalters T weiter ein Strom über die Diode D, der mit zunehmender Einschaltdauer des Halbleiterschalters abnimmt. Elektromagnetische Störstrahlungen sind dabei zu dem Zeitpunkt besonders groß, zu dem ein Stromfluss ID durch die Diode endet und der gesamte Strom durch die Last L von dem Halbleiterschalter T übernommen wird. Zu diesem Zeitpunkt wechselt das Vorzeichen der über der Diode D bzw. der Spule anliegenden Spannung UL von einem gegenüber Bezugspotential GND negativen Wert auf einen positiven Wert. 1 shows such a series connection between a supply potential V and reference potential GND of a semiconductor switch designed as a power transistor T and an inductive load L with a freewheeling diode D connected in parallel with the load , a current through the semiconductor switch T and the load L to the reference potential GND. While the semiconductor switch T subsequently blocks, a current flows from the coil via the freewheeling diode due to the energy previously stored in the coil, whereby the coil commutates. If the switch-off periods of the semiconductor switch T are so short that the load L cannot commutate completely during these periods, then after the semiconductor switch T has been switched on, a current continues to flow via the diode D, which decreases with increasing switch-on time of the semiconductor switch. Electromagnetic interference radiation is particularly large at the point in time at which a current flow ID through the diode ends and the entire current through the load L is taken over by the semiconductor switch T. At this point in time, the sign of the voltage UL present across the diode D or the coil changes from a value which is negative with respect to the reference potential GND to a positive value.

Dabei gilt, dass die elektromagnetische Störstrahlung um so stärker ist, je größer die Induktivität der Last L und damit die Stromänderung in dem Halbleiterschalter T ist.It applies that the electromagnetic Radiated the stronger is, the larger the Inductance of Load L and thus the change in current in the semiconductor switch T.

Zur Reduzierung der EMV-Störungen ist es bekannt, den Halbleiterschalter T über eine geeignete, nicht näher dargestellte Ansteuerschaltung grundsätzlich so anzusteuern, dass Flanken des Laststromverlaufs eine geringe Steilheit aufweisen. Nachteilig ist hierbei eine damit verbundene lange Einschaltzeit des Halbleiterschalters T, die die maximale Schaltfrequenz bei getakteter Ansteuerung des Halbleiterschalters begrenzt.To reduce EMC interference it is known, the semiconductor switch T via a suitable, not shown Control circuit basically to be controlled in such a way that the edges of the load current curve have a low profile Have steepness. A disadvantage is an associated one long turn-on time of the semiconductor switch T, which is the maximum Switching frequency with clocked activation of the semiconductor switch limited.

Zur Reduzierung der elektromagnetischen Störstrahlung wird deshalb angestrebt, den zeitlichen Abschnitt der maximalen Stromänderung in dem Halbleiterschalter zu erkennen, um während dieses Zeitraumes durch eine geeignete Ansteuerung des Halbleiterschalters die Flanken des Stromverlaufes abflachen bzw. abrunden zu können. Diese Abflachung der Flanken erfolgt beispielsweise dadurch, dass der Halbleiterschalter durch eine geeignete Ansteuerschaltung vorübergehend etwas abgeregelt wird, um dessen Laststreckenwiderstand zu erhöhen und dadurch die Änderung des Laststromes durch den Halbleiterschalter T zu reduzieren. Die Abregelung erfolgt beispielsweise dadurch, dass der Gate-Ladestrom bei einem als Leistungs-MOSFET ausgebildeten Halbleiterschalter vorübergehend reduziert wird.To reduce electromagnetic interference is therefore sought, the time period of the maximum current change in the semiconductor switch to detect through during this period a suitable control of the semiconductor switch the edges of the To be able to flatten or round off the current curve. This flattening of the Flanks occur, for example, in that the semiconductor switch is temporarily limited somewhat by a suitable control circuit, to increase its load path resistance and thereby the change to reduce the load current through the semiconductor switch T. The Regulation takes place, for example, in that the gate charging current in a semiconductor switch designed as a power MOSFET temporarily is reduced.

Zur Detektion des Abschnitts maximaler Stromänderungen kann die Spannung über der Diode D bzw. über der Last L ausgewertet werden. 2 zeigt schematisch den zeitlichen Verlauf des Spannungsabfalls über der Diode D, wobei ts einen Zeitpunkt bezeichnet, zu dem der zunächst sperrende Halbleiterschalter T wieder eingeschaltet wird. Diese Spannung UL bleibt zunächst auf einem negativen Wert, dessen Betrag von dem Spulenstrom abhängig ist, und steigt dann rasch zu positiven Werten hin an, wobei ab dem Zeitpunkt, zu dem die Span nung UL positiv wird, der gesamte Strom durch den Halbleiterschalter T übernommen wird.To detect the section of maximum current changes, the voltage across the diode D or across the load L can be evaluated. 2 shows schematically the time course of the voltage drop across the diode D, where ts denotes a point in time at which the semiconductor switch T, which is initially blocking, is switched on again. This voltage UL initially remains at a negative value, the amount of which is dependent on the coil current, and then rises rapidly to positive values, the total current being taken over by the semiconductor switch T from the point in time at which the voltage UL becomes positive becomes.

Zur Detektion dieser ansteigenden Flanke kann der Spannungsabfall über der Diode mit einem vorgegebenen Referenzwert, der zwischen der Flussspannung der Diode D und Bezugspotential GND liegt, verglichen und der Halbleiterschalter T so angesteuert werden, dass eine Abflachung der Stromflanke erfolgt, sobald die Diodenspannung UL die Referenzspannung erreicht.To detect this rising The voltage drop across the edge the diode with a given reference value that is between the forward voltage the diode D and reference potential GND is compared, and the semiconductor switch T can be controlled so that the current edge is flattened, as soon as the diode voltage UL reaches the reference voltage.

Dieses Vorgehen besitzt jedoch zwei Nachteile:
Die Spannung über der Diode D steigt, nachdem sie zunächst annähernd konstant auf einem negativen Wert bleibt, sehr schnell auf positive Werte an. Übliche Zeitdauern für den Übergang zwischen dem betragsmäßig größten negativen Spannungswert und positiven Werten liegen zwischen 100ns bis 300ns. Die Detektion dieser steilen Flanke unter Verwendung des Referenzwerts Uref setzt eine schnelle Vergleicherschaltung und auch eine schnelle Ansteuerschaltung voraus, um die Abrundung der Stromflanke durch geeignete Ansteuerung des Halbleiterschalters T zu beginnen noch bevor positive Spannungswerte erreicht werden und der Halbleiterschalter dann den gesamten Strom übernimmt. Dies kann beispielsweise mittels Schaltungen in Bipolartechnologie erreicht werden, die allerdings gegenüber CMOS-Schaltungen nur mit einem höheren Flächenaufwand zu realisieren sind. Darüber hinaus sind schnelle Vergleicher- und Ansteuerschaltungen nur mit hohem Schaltungsaufwand realisierbar, was zusätzlichen Flächenaufwand bedeutet.However, this approach has two disadvantages:
The voltage across the diode D increases very quickly to positive values after it initially remains approximately constant at a negative value. Usual times for the transition between the largest negative voltage value and positive values are between 100ns to 300ns. The detection of this steep edge using the reference value Uref requires a fast comparator circuit and also a fast control circuit in order to begin the rounding off of the current edge by suitable control of the semiconductor switch T even before positive voltage values are reached and the semiconductor switch then takes over the entire current. This can be achieved, for example, by means of circuits using bipolar technology, which, however, can only be achieved with a higher area requirement than CMOS circuits. In addition, fast comparator and control circuits can only be implemented with high circuit complexity, which means additional space requirements.

Die Wahl der Schaltschwelle beeinflusst die elektromagnetischen Störungen und die maximal mögliche Schaltfrequenz des Halbleiterschalters. Wählt man die Schaltschwelle zu hoch, beispielsweise nur knapp kleiner als Bezugspotential GND, so beginnt die Abflachung der Schaltflanken zu spät und die EMV- Störungen werden kaum reduziert. Liegt die Schaltschwelle zu tief, beginnt die Abflachung der Schaltflanke zu früh und die Zeitdauer bis zum vollständigen Einschalten des Halbleiterschalter erhöht sich. Bei dem Beispiel in 2 liegt die Schwelle unter dem Wert den die Diodenspannung bei einem angenommenen Spulenstrom von 1A minimal erreicht, so dass eine von einem Vergleich der Diodenspannung mit der Referenzspannung abhängige Abflachung der Schaltflanken stets erfolgt. Allgemein gilt, je geringer der eingeprägte Spulenstrom ist, von dem der Spannungsabfall über der Diode abhängig ist, um so früher beginnt die Abflachung der Stromflanke und um so länger dauert der Einschaltvorgang.The selection of the switching threshold influences the electromagnetic interference and the maximum possible switching frequency of the semiconductor switch. If the switching threshold is chosen too high, for example just slightly lower than the reference potential GND, the flattening of the switching edges begins too late and the EMC interference is hardly reduced. If the switching threshold is too low, the flanking of the switching edge begins too early and the time until it is full constant switching on of the semiconductor switch increases. In the example in 2 the threshold is below the value that the diode voltage reaches at a minimum with an assumed coil current of 1A, so that the switching edges are always flattened as a function of a comparison of the diode voltage with the reference voltage. In general, the lower the impressed coil current, on which the voltage drop across the diode is dependent, the earlier the flanking of the current edge begins and the longer the switch-on process takes.

In der DE 197 40 697 C1 ist eine Schaltungsanordnung zur Ansteuerung eines in Reihe zu einer induktiven Last geschalteten Halbleiterschalters beschrieben, die eine erste Eingangsklemme zur Zuführung eines Eingangssignals und eine zweite Eingangsklemme zur Zuführung einer Messspannung, die an einem dem Halbleiterschalter und der Last gemeinsamen Knoten abgegriffen wird, zugeführt ist. Diese Messspannung wird mit einem Referenzwert verglichen, um abhängig von einem Vergleich des Spannungsmesssignals mit dem Referenzwert einen ersten oder einen zweiten Signalverlauf eines zur Ansteuerung des Halbleiterschalter dienenden Ansteuersignals zu erzeugen.In the DE 197 40 697 C1 describes a circuit arrangement for controlling a semiconductor switch connected in series with an inductive load, which is supplied to a first input terminal for supplying an input signal and a second input terminal for supplying a measurement voltage which is tapped at a node common to the semiconductor switch and the load. This measurement voltage is compared with a reference value in order to generate a first or a second signal curve of a control signal serving to control the semiconductor switch as a function of a comparison of the voltage measurement signal with the reference value.

Ziel der vorliegenden Erfindung. ist es, eine Schaltungsanordnung und ein Verfahren zur Ansteuerung eines in Reihe zu einer induktiven Last geschalteten Halbleiterschalters zur Verfügung zu stellen, wobei eine kurze Einschaltdauer des Halbleiterschalters bei geringen elektromagnetischen Störabstrahlungen erreicht werden soll.Object of the present invention. is a circuit arrangement and a method for control a semiconductor switch connected in series to an inductive load to disposal to put, with a short duty cycle of the semiconductor switch can be achieved with low electromagnetic interference emissions should.

Dieses Ziel wird durch eine Schaltungsanordnung gemäß der Merkmale des Anspruchs 1 und ein Verfahren gemäß der Merkmale des Anspruchs 11 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind Gegenstand der Unteransprüche.This goal is achieved through circuitry according to the characteristics of claim 1 and a method according to the features of claim 11 solved. Advantageous embodiments of the invention are the subject of the dependent claims.

Die erfindungsgemäße Schaltungsanordnung zur Ansteuerung eines in Reihe zu einer induktiven Last geschalteten Halbleiterschalters umfasst eine erste Eingangsklemme zur Zuführung eines Eingangssignals, nach dessen Maßgabe der Halbleiterschalter leitet oder sperrt, eine zweite Eingangsklemme zur Zuführung eines Spannungsmesssignals und eine Ausgangsklemme zur Bereitstellung eines Ansteuersignals für den Halbleiterschalter. Zwischen die erste Eingangsklemme und die Ausgangsklemme ist eine Treiberschaltung geschaltet, die bei einem gegebenen Pegel des Eingangssignals abhängig von einem Steuersignal ein Ansteuersignal mit einem ersten oder einem zweiten Signalverlauf erzeugt. Zur Erzeugung des Steuersignals ist eine Steuersignalerzeugungsschaltung vorgesehen, die nach Maßgabe des ersten Eingangssignals einen Wert des Spannungsmesssignals zur Bereitstellung eines Abtastwertes erfasst und das Steuersignal abhängig von einem Vergleich des momentanen Spannungsmesssignals, bzw. eines davon abhängigen Signals, mit einem von dem Abtastwert abhängigen Referenzwert, oder dem Abtastwert selbst, erzeugt.The circuit arrangement according to the Control of a series connected to an inductive load Semiconductor switch comprises a first input terminal for feeding a Input signal, according to its specification the semiconductor switch conducts or blocks a second input terminal for feeding of a voltage measurement signal and an output terminal for provision a control signal for the semiconductor switch. Between the first input terminal and the Output terminal is a driver circuit connected to a given Depends on the level of the input signal from a control signal a control signal with a first or generated a second waveform. To generate the control signal is a control signal generating circuit provided in accordance with the a value of the voltage measurement signal for providing the first input signal of a sample value and the control signal depending on a comparison of the current voltage measurement signal, or one depend on it Signal, with a reference value dependent on the sample value, or the Sample itself.

Die erfindungsgemäße Schaltungsanordnung stellt ein Ansteuersignal für den Halbleiterschalter mit einem ersten oder zweiten Signalverlauf zur Verfügung, wobei einer der Signalverläufe so gewählt ist, dass eine Abflachung der Flanken des Stromverlaufs durch den Halbleiterschalter erreicht wird. Die Abflachung/Abrundung beginnt dabei abhängig von einem adaptiv eingestellten Referenzwert, der ermittelt wird, indem zu Beginn einer von dem Eingangssignal abhängigen leitenden Ansteuerung des Halbleiterschalters der Wert einer Spannung über der Last anhand des Spannungsmesssignals ermittelt und aus diesem Spannungswert der Referenzwert gebildet wird.The circuit arrangement according to the invention provides a control signal for the semiconductor switch with a first or second waveform to disposal, being one of the waveforms is chosen that a flattening of the edges of the current profile through the semiconductor switch is achieved. The flattening / rounding starts depending on one adaptively set reference value, which is determined by to Start of a conductive control dependent on the input signal of the semiconductor switch, the value of a voltage across the load based on the voltage measurement signal determined and the reference value is formed from this voltage value becomes.

Die erfindungsgemäße Schaltungsanordnung funktioniert auch bei einem kleinen Tastverhältnis des Halbleiterschalters, da die Schwelle für den Start der Abrundung der Stromflanke jeweils abhängig von der Spannung über der Last bzw. der Freilaufdiode und damit abhängig von dem eingeprägten Strom ermittelt wird. Ein schneller Komparator ist bei der erfindungsgemäßen Schaltungsanordnung nicht erforderlich, da der Referenzwert so bezüglich des Spannungsumkehrpunktes, bei dem die Spannung über der Last ihr Vorzeichen wechselt, eingestellt werden kann, dass der Komparator noch ausreichend Zeit zum Schalten hat, bis das Vorzeichen der Spannung über der Last ändert. Somit können bei der erfindungsgemäßen Schaltung gegenüber schnelleren und damit aufwendigeren Schaltungen, beispielsweise in Bipolartechnologie, langsamere aber mit geringerem Flächenaufwand zu realisierende Schaltungen, beispielsweise in CMOS-Technologie, verwendet werden.The circuit arrangement according to the invention works even with a small duty cycle of the semiconductor switch, since the threshold for starting the rounding off Current edge dependent in each case from the tension over the load or the freewheeling diode and thus dependent on the impressed current is determined. A fast comparator is in the circuit arrangement according to the invention not necessary, because the reference value is related to the voltage reversal point, where the tension over the load changes its sign, can be set that the comparator still has enough time to switch until the sign of tension over the load changes. So you can in the circuit according to the invention versus faster and thus more complex circuits, for example in bipolar technology, slower but to be realized with less space Circuits, for example in CMOS technology, can be used.

Der Referenzwert, bei dessen Erreichen die Abrundung der Stromflanke gestartet wird, steht vorzugsweise in einem festen Verhältnis zu dem Spannungsmesssignal bzw. der Spannung über der Last zu Beginn des Einschaltvorgangs und beträgt beispielsweise zwischen 60% und 95% des Abtastwertes, vorzugsweise zwischen 70% und 80%, des Abtastwertes.The reference value when reached the rounding of the current edge is preferably started in a fixed relationship to the voltage measurement signal or the voltage across the load at the beginning of the Switch-on and is for example between 60% and 95% of the sample value, preferably between 70% and 80% of the sample.

Alternativ wird aus dem Spannungsmesssignal ein davon abhängiges Signal ermittelt, das in einem festen Verhältnis zu dem Spannungsmesssignal in Beziehung steht und das unmittelbar mit dem Abtastwert verglichen wird.Alternatively, the voltage measurement signal one dependent on it Signal determined in a fixed ratio to the voltage measurement signal in Relationship stands and compared directly with the sample becomes.

Zur Erzeugung des Steuersignals umfasst die Steuersignalerzeugungsschaltung ein Erfassungsglied zur Erfassung der Amplitude des Spannungsmesssignals, dem das Eingangssignal und das Spannungsmesssignal zugeführt sind und das nach Maßgabe des Eingangssignals das Spannungsmesssignal abtastet und einen von dem Spannungsmesssignal abhängigen Abastwert bereitstellt, eine Referenzwerterzeugungsschaltung, die aus dem Abtastwert den Referenzwert bereitstellt, und eine Vergleicheranordnung, die den Abtastwert mit dem Spannungsmesssignal oder einem davon abhängigen Signal vergleicht und das Steuersignal abhängig von dem Vergleichsergebnis bereitstellt.To generate the control signal, the control signal generating circuit comprises a detection element for detecting the amplitude of the voltage measurement signal, to which the input signal and the voltage measurement signal are fed and which samples the voltage measurement signal and one of the voltages in accordance with the input signal provides a measurement value-dependent sample value, a reference value generating circuit which provides the reference value from the sample value, and a comparator arrangement which compares the sample value with the voltage measurement signal or a signal dependent thereon and provides the control signal depending on the comparison result.

Das Erfassungsglied ist bei einer Ausführungsform der Erfindung als Abtast- und Halteglied ausgebildet, das nach Maßgabe des Eingangssignals das Spannungsmesssignal abtastet.The detection element is at one embodiment of the invention designed as a scanning and holding member that according to the Input signal samples the voltage measurement signal.

Bei einer weiteren Ausführungsform ist das Erfassungsglied als Spitzenwerterfassungs- und -Speicherglied ausgebildet, das während einer Periode, während der das Eingangssignal einen vorgegebenen Pegel aufweist, den Spitzenwert des Spannungsmesssignals erfasst und diesen Spitzenwert während der nächsten Periode als Abtastwert bereitstellt. Die Perioden, während der der Spitzenwert des Spannungsmesssignals erfasst wird, sind die Einschaltperioden des Halbleiterschalters.In another embodiment is the detection element as a peak value detection and storage element trained that during a period during the input signal has a predetermined level, the peak value of the voltage measurement signal and this peak value during the next Period as a sample. The periods during which the peak value of the voltage measurement signal is detected are the Switch-on periods of the semiconductor switch.

Die Treiberschaltung ist derart ausgebildet, dass sie bei einem ersten Pegel des Eingangssignals, bei dem eine leitende Ansteuerung des Halbleiterschalters erfolgen soll, abhängig von dem zweiwertigen Steuersignal ein Ansteuersignal mit einem ersten Signalverlauf oder einem zweiten Signalverlauf erzeugt, wobei der Signalverlauf, der eingestellt wird, wenn das Spannungsmesssignal oder das davon abhängige Signal den Referenzwert erreicht, eine Abrundung der Stromflanken des Laststromes durch den Halbleiterschalter bewirkt. Diese Abrundung der Stromflanken wird bei Verwendung eines MOSFET als Halbleiterschalter beispielsweise dadurch erreicht, dass dessen Gate-Ladestrom für eine vorgegebene Zeitdauer reduziert wird.The driver circuit is designed such that them at a first level of the input signal at which a conductive Control of the semiconductor switch should take place depending on the two-value control signal a control signal with a first Signal waveform or a second waveform generated, the Waveform that is set when the voltage measurement signal or the dependent one Signal reaches the reference value, rounding off the current edges of the load current caused by the semiconductor switch. This rounding off the current edge is when using a MOSFET as a semiconductor switch achieved, for example, in that its gate charging current for a predetermined Duration is reduced.

Das erfindungsgemäße Verfahren zur Erzeugung eines Ansteuersignals für einen in Reihe zu einer induktiven Last geschalteten Halbleiterschalter umfasst das Bereitstellen eines Eingangssignals, nach dessen Maßgabe der Halbleiterschalter leiten oder sperren soll, und eines von einer Spannung über der Last abhängigen Spannungsmesssignals, das Abtasten des Spannungsmesssignals nach Maßgabe des Eingangssignals zur Bereitstellung eines von dem Spannungsmesssignal abhängigen Abtastwertes, das Vergleichen des Spannungsmesssignals mit einem von dem Abtastwert abhängigen Referenzwert zur Erzeugung eines Steuersignals, wobei bei einem gegebenen Pegel des Eingangssignals das Ansteuersignal mit einem ersten oder einem zweiten Signalverlauf abhängig von dem Steuersignal erzeugt wird.The production method according to the invention a control signal for comprises a semiconductor switch connected in series with an inductive load the provision of an input signal, according to which the Semiconductor switch should conduct or block, and one of one Tension over dependent on the load Voltage measurement signal, the sampling of the voltage measurement signal according to the Input signal for providing one of the voltage measurement signal dependent Sampling value, the comparison of the voltage measurement signal with a dependent on the sample Reference value for generating a control signal, with a given level of the input signal, the control signal with a first or a second waveform generated depending on the control signal becomes.

Der Referenzwert liegt bei einem Ausführungsbeispiel zwischen 60% und 95% des Abtastwertes, vorzugsweise zwischen 70% und 80%, des Abtastwertes.The reference value is one embodiment between 60% and 95% of the sample value, preferably between 70% and 80% of the sample.

Einer der beiden Signalverläufe ist dabei so gewählt, dass die Flanken eines Stromes durch einen mittels des Ansteuersignals angesteuerten Halbleiterschalter für die Zeitdauer dieses Signalverlaufs abgerundet sind..One of the two waveforms is chosen so that the edges of a current by means of the drive signal driven semiconductor switch rounded for the duration of this signal curve are..

Die vorliegende Erfindung wird nachfolgend in Ausführungsbeispielen anhand von Figuren näher erläutert. In den Figuren zeigtThe present invention is hereinafter described in embodiments explained in more detail with reference to figures. In shows the figures

1 eine Reihenschaltung mit einem Halbleiterschalter und einer induktiven Last, 1 a series connection with a semiconductor switch and an inductive load,

2 den Spannungsverlauf über der Last bei vor einem Zeitpunkt ts geöffnetem Schalter und ab einem Zeitpunkt ts geschlossenen Halbleiterschalter, 2 the voltage curve over the load when the switch is open before a time ts and when the semiconductor switch is closed from a time ts,

3 eine erfindungsgemäße Schaltungsanordnung zur Ansteuerung eines in Reihe zu einer induktiven Last geschalteten als High-Side-Schalter dienenden Halbleiterschalters, mit einer Treiberschaltung und einer Steuersignalerzeugungsschaltung, 3 1 a circuit arrangement according to the invention for controlling a semiconductor switch which is connected in series to an inductive load and serves as a high-side switch, with a driver circuit and a control signal generating circuit,

4 den Spannungsverlauf über der Last bei vor einem Zeitpunkt ts geöffnetem Schalter und ab einem Zeitpunkt ts geschlossenen Halbleiterschalter und die Lage der Referenzwerte, 4 the voltage curve over the load with a switch open before a time ts and a semiconductor switch closed from a time ts and the position of the reference values,

5 ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Ansteuerung eines in Reihe zu einer induktiven Last geschalteten als High-Side-Schalter dienenden Halbleiterschalters, 5 1 a further exemplary embodiment of a circuit arrangement according to the invention for controlling a semiconductor switch which is connected in series with an inductive load and serves as a high-side switch,

6 ein Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Ansteuerung eines als Low-Side-Schalter dienenden in Reihe zu einer induktiven Last geschalteten Halbleiterschalters, 6 1 shows an exemplary embodiment of a circuit arrangement according to the invention for controlling a semiconductor switch serving as a low-side switch and connected in series with an inductive load,

7 ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Ansteuerung eines als Low-Side-Schalter dienenden in Reihe zu einer induktiven Last geschalteten Halbleiterschalters, 7 1 a further exemplary embodiment of a circuit arrangement according to the invention for controlling a semiconductor switch serving as a low-side switch and connected in series with an inductive load,

8 ein schaltungstechnisches Realisierungsbeispiel einer Treiberschaltung gemäß einer ersten Ausführungsform (8a) und einer zweiten Ausführungsform (8b), 8th a circuit-technical implementation example of a driver circuit according to a first embodiment ( 8a ) and a second embodiment ( 8b )

9 beispielhafte Signalverläufe der Eingangs- und Ausgangssignale der Treiberschaltungen gemäß 8, 9 exemplary waveforms of the input and output signals of the driver circuits according to 8th .

10 ein schaltungstechnisches Realisierungsbeispiel einer Signalerzeugungsschaltung gemäß der 5 und 7, 10 a circuit implementation example of a signal generating circuit according to the 5 and 7 .

11 ein schaltungstechnisches Realisierungsbeispiel einer Signalerzeugungsschaltung gemäß der 3 und 6. 11 a circuit implementation example of a signal generating circuit according to the 3 and 6 ,

In den Figuren bezeichnen, sofern nicht anders angegeben, gleiche Bezugszeichen gleiche Teile und Signale mit gleicher Bedeutung.Designate in the figures, if not otherwise specified, same reference numerals, same parts and Signals with the same meaning.

3 zeigt ein Ausführungsbeispiel einer erfindungsgemäßen Ansteuerschaltung zur Ansteuerung eines in Reihe zu einer induktiven Last geschalteten Halbleiterschalters. Zum besseren Verständnis der erfindungsgemäßen Ansteuerschaltung ist in 1 eine solche Reihenschaltung mit einem als n-Kanal-MOSFET ausgebildeten Halbleiterschalter T und einer induktiven Last L dargestellt, wobei diese Reihenschaltung zwischen ein Versorgungspotential V und Bezugspotential GND geschaltet ist. Parallel zu der induktiven Last L ist eine Freilaufdiode D geschaltet, die ein Abkommutieren der Spule bei zuvor leitendem und dann sperrendem Halbleiterschalter T ermöglicht. 3 shows an embodiment of a drive circuit according to the invention for driving a semiconductor switch connected in series with an inductive load. For a better understanding of the control circuit according to the invention, in 1 such a series connection with a semiconductor switch T designed as an n-channel MOSFET and an inductive load L is shown, this series connection being connected between a supply potential V and reference potential GND. A free-wheeling diode D is connected in parallel with the inductive load L, which enables the coil to commutate when the semiconductor switch T is previously conductive and then blocks.

Die Ansteuerschaltung umfasst eine erste Eingangsklemme IN1 zur Zuführung eines Eingangssignals S1 nach dessen Maßgabe der Halbleiterschalter T leiten oder sperren soll, und eine zweite Eingangsklemme IN2 zur Zuführung eines von einer Span nung UL über der Last abhängigen Spannungsmesssignals S6, das in dem dargestellten Beispiel mit der auf Bezugspotential bezogenen Lastspannung UL übereinstimmt. Die Ansteuerschaltung umfasst weiterhin eine Ausgangsklemme OUT zur Bereitstellung eines Ansteuersignals S2 abhängig von dem Eingangssignal S1 und dem Spannungsmesssignals S6. Zwischen die Eingangsklemme IN1 und die Ausgangsklemme OUT ist eine Treiberschaltung DRV geschaltet, der das Eingangssignal S1 und ein Steuersignal S3 zugeführt sind, wobei dieses Steuersignal S3 durch eine Steuersignalerzeugungsschaltung 10, der das Eingangssignal S1 und das Spannungsmesssignal S6 zugeführt sind, erzeugt wird, indem das Spannungsmesssignal S6 nach Maßgabe des Eingangssignals S1 zur Bereitstellung eines Abtastwertes S4 abgetastet wird und das Steuersignal S3 abhängig von einem Vergleich des Spannungsmesssignals S6 mit einem von dem Abtastwert abhängigen Referenzwert S5 erzeugt wird.The control circuit comprises a first input terminal IN1 for supplying an input signal S1 according to which the semiconductor switch T is to conduct or block, and a second input terminal IN2 for supplying a voltage measurement signal S6 which is dependent on a voltage UL over the load and which in the example shown is associated with the load voltage UL corresponds to the reference potential. The control circuit further comprises an output terminal OUT for providing a control signal S2 depending on the input signal S1 and the voltage measurement signal S6. A driver circuit DRV, to which the input signal S1 and a control signal S3 are fed, is connected between the input terminal IN1 and the output terminal OUT, this control signal S3 being generated by a control signal generating circuit 10 , to which the input signal S1 and the voltage measurement signal S6 are supplied, is generated by sampling the voltage measurement signal S6 in accordance with the input signal S1 to provide a sample value S4 and the control signal S3 as a function of a comparison of the voltage measurement signal S6 with a reference value S5 which is dependent on the sample value is produced.

Die Steuersignalerzeugungsschaltung 10 gemäß 3 umfasst ein als Abtast- und Halteglied SH ausgebildetes Amplitudenerfassungsglied dem das Eingangssignal S1 und das Spannungsmesssignal S6 zugeführt sind, wobei das Abtast- und Halteglied bei einer vorgegebenen Flanke des Eingangssignals S1 das Spannungsmesssignal S6 abtastet und einen Abtastwert S4 bereitstellt, der dem Spannungsmesssignal S6 im Abtastzeitpunkt entspricht oder der zu dem Spannungsmesssignal S6 im Abtastzeitpunkt linear in Beziehung steht. Der Abtastwert S4 ist einer Funktionsschaltung F1 zugeführt, die aus diesem Abtastwert S4 einen von diesem Abtastwert S4 abhängigen Referenzwert S5 erzeugt. Der Referenzwert S5 ist dabei vorzugsweise proportional zu dem Abtastwert S4 bzw. zu dem Betrag des Abtastwertes S4 kann jedoch auch über eine nicht lineare Beziehung, z. B. quadratisch, zu dem Abtastwert in Beziehung stehen. Ein der Funktionsschaltung F1 nachgeschalteter Komparator K vergleicht den Referenzwert S5 mit dem jeweiligen Momentanwert des Spannungsmesssignals S6 und stellt abhängig von diesem Vergleich das Steuersignal S3 zur Verfügung.The control signal generating circuit 10 according to 3 comprises an amplitude detection element designed as a sample and hold element SH, to which the input signal S1 and the voltage measurement signal S6 are fed, the sample and hold element sampling the voltage measurement signal S6 on a predetermined edge of the input signal S1 and providing a sample value S4 which is the voltage measurement signal S6 at the time of sampling corresponds to or which is linearly related to the voltage measurement signal S6 at the time of sampling. The sample value S4 is fed to a functional circuit F1, which uses this sample value S4 to generate a reference value S5 which is dependent on this sample value S4. The reference value S5 is preferably proportional to the sample value S4 or to the amount of the sample value S4. However, it can also have a non-linear relationship, e.g. B. square, related to the sample. A comparator K connected downstream of the functional circuit F1 compares the reference value S5 with the respective instantaneous value of the voltage measurement signal S6 and provides the control signal S3 as a function of this comparison.

Das Erfassungsglied SH kann auch als Spitzenwerterfassungs- und -Speicherschaltung ausgebildet sein, die während einer durch das Eingangssignal S1 vorgegebenen Einschaltperiode des Halbleiterschalters T einen Spitzenwert des Spannungsmesssignals S6 erfasst und diesen Spitzenwert während der darauffolgenden Einschaltperiode als Abtastwert S4 bereitstellt.The detection element SH can also as peak value acquisition and Memory circuit can be formed during a by the input signal S1 predetermined on period of the semiconductor switch T one Peak value of the voltage measurement signal S6 detected and this peak value while the subsequent switch-on period as sample S4.

Die Treiberschaltung DRV ist dazu ausgebildet, ein Ansteuersignal S2 bereitzustellen, das den Halbleiterschalter T leitend ansteuert, wenn das Eingangssignal S1 einen ersten Pegel, beispielsweise einen High-Pegel aufweist. Der Signalverlauf bzw. der Pegel dieses Ausgangssignals S2 zur leitenden Ansteuerung nimmt abhängig vom Wert des Steuersignals S3 einen von zwei unterschiedlichen Pegeln an.The driver circuit DRV is one of them trained to provide a drive signal S2, the semiconductor switch T conducts when the input signal S1 is at a first level, has a high level, for example. The signal curve or the Level of this output signal S2 for conductive control takes dependent one of two different levels from the value of the control signal S3.

Das Steuersignal S2 dient zur leitenden Ansteuerung des Halbleiterschalters T und ist üblicherweise ein Strom, mit dem die nicht näher dargestellte Gate-Source-Kapazität des MOSFET T1 aufgeladen wird, um diesen leitend anzusteuern. Die Amplitude dieses Stromes bestimmt dabei die "Einschaltgeschwindigkeit", mit der der MOSFET einschaltet, sich also dessen Laststreckenwiderstand reduziert, bzw. bestimmt die Geschwindigkeit des Anstieges des Laststromes I durch den Halbleiterschalter. Die beim Einschalten entstehenden EMV-Strahlungen sind dabei von der Anstiegsgeschwindigkeit des Laststromes I bzw. von der Steilheit der Stromflanke abhängig.The control signal S2 is used for conducting Control of the semiconductor switch T and is usually a current with not closer to them shown gate-source capacitance of the MOSFET T1 is charged to drive it conductive. The The amplitude of this current determines the "switch-on speed" with which the MOSFET switches on, i.e. its load path resistance is reduced, or determines the rate of increase of the load current I through the semiconductor switch. The arising when switching on EMC radiation depends on the rate of increase of the load current I or depending on the slope of the current edge.

Die beiden Pegel des Ansteuersignals S2, die nach Maßgabe des Steuersignals eingestellt werden, sind erfindungsgemäß so gewählt, dass bei einem der Pegel die Einschaltgeschwindigkeit sehr groß ist, die Gate-Source-Kapazität also schnell aufgeladen wird, während bei dem anderen Pegel zur Reduzierung der Stromflanken die Einschaltgeschwindigkeit reduziert ist, die Gate-Source-Kapazität also langsamer aufgeladen wird.The two levels of the control signal S2, the on-demand of the control signal are selected according to the invention such that at one of the levels the switch-on speed is very high, the Gate-source capacitance so charging quickly while at the other level to reduce the current edges, the switch-on speed is reduced, so the gate-source capacity is charged more slowly becomes.

Der Vollständigkeit halber sei darauf hingewiesen, dass das Ansteuersignal zum Sperren des Halbleiterschalters einen dritten Pegel annimmt, der im Folgenden jedoch nicht näher betrachtet wird, da die dargestellte Ansteuerschaltung nur zur leitenden Ansteuerung des Halbleiterschalters T dient. Die sperrende Ansteuerung erfolgt mittels einer nicht näher dargestellten Anordnung, die zur Entladung der Gate-Source-Kapzität im Sperrfall dient.For the sake of completeness, be on it noted that the drive signal to disable the semiconductor switch assumes a third level, which, however, is not considered in more detail below is, since the control circuit shown only for conductive control of the semiconductor switch T is used. The blocking control takes place by means of a no closer shown arrangement, which is used to discharge the gate-source capacitance in the blocking case serves.

Die Funktionsweise der in 3 dargestellten erfindungsgemäßen Ansteuerschaltung wird nachfolgend anhand von 4 erläutert, in der zeitliche Verläufe der Lastspannung UL für verschiedene der induktiven Last L eingeprägte Ströme IL dargestellt sind. Allgemein gilt für die Reihenschaltung aus Halbleiterschalter T und Last L mit Freilaufdiode D, dass bei leitend angesteuertem Halbleiterschalter T ein Strom von Versorgungspotential V über den Halbleiterschalter T und die induktive Last L nach Bezugspotential GND fließt, während die Freilaufdiode D sperrt. Sperrt der Halbleiterschalter T anschließend, so fließt aufgrund der zuvor in der Spule gespeicherten Energie ein Freilaufstrom ID über die Freilaufdiode D, wobei dieser Freilaufstrom ID von dem zuvor bei leitendem Halbleiterschalter fließenden Laststrom abhängig ist, wobei dieser Laststrom wiederum von der Einschaltdauer des Halbleiterschalters abhängig ist und umso größer ist, je länger der Halbleiterschalter T pro Einschaltvorgang eingeschaltet bleibt. Der Betrag der im Freilauffall über der Freilaufdiode D anliegenden Spannung ist von diesem eingeprägten Strom IL abhängig und umso größer je größer dieser eingeprägte Strom IL ist. Das Potential an dem dem Halbleiterschalter T und der Last L gemeinsamen Knoten N, an dem das Spannungssignal S6 in 3 abgegriffen wird, ist im Freilauffall negativ gegenüber dem Bezugspotential GND wie in 4 veranschaulicht ist, in der das Bezugspotential die Spannungsnulllinie repräsentiert.How the in 3 The control circuit according to the invention is shown below with reference to 4 explains in which the time profiles of the load voltage UL are shown for various currents IL impressed on the inductive load L. In general, it applies to the series connection of semiconductor switch T and load L with free-wheeling diode D that when the semiconductor switch T is turned on, a current of supply potential V flows through the semiconductor switch T and the inductive load L to the reference potential GND, while the free-wheeling diode D blocks. If the semiconductor switch T then blocks, it flows due to the ge previously in the coil stored energy is a freewheeling current ID via the freewheeling diode D, this freewheeling current ID being dependent on the load current previously flowing in a conductive semiconductor switch, this load current in turn being dependent on the on-time of the semiconductor switch and the greater the longer the semiconductor switch T remains switched on per switch-on operation , The amount of the voltage across the freewheeling diode D in the freewheeling case depends on this impressed current IL and the greater the greater this impressed current IL. The potential at the node N common to the semiconductor switch T and the load L, at which the voltage signal S6 in 3 is tapped, is negative compared to the reference potential GND as in 4 is illustrated, in which the reference potential represents the voltage zero line.

In 4 bezeichnet der Zeitpunkt ts den Zeitpunkt, zu dem der Halbleiterschalter T wieder eingeschaltet wird. Die Spannung UL über der Last L bzw. Freilaufdiode D gegen Bezugspotential bleibt dabei zunächst annähernd konstant auf dem Wert der zuvor während des Freilauffalles anliegenden Spannung und steigt dann rasch zu positiven Werten hin an, wobei ab dem Zeitpunkt, ab dem die Spannungskennlinie die Nulllinie schneidet der gesamte Spulenstrom von dem Halbleiterschalter T übernommen wird.In 4 the time ts denotes the time at which the semiconductor switch T is switched on again. The voltage UL across the load L or freewheeling diode D against the reference potential initially remains approximately constant at the value of the voltage previously present during the freewheeling event and then increases rapidly to positive values, from the point in time at which the voltage characteristic crosses the zero line the entire coil current is taken over by the semiconductor switch T.

Die Treiberschaltung DRV ist so ausgebildet, dass der Halbleiterschalter T zum Zeitpunkt ts über das Eingangssignal S1 eingeschaltet wird. Gleichzeitig wird das Spannungsmesssignals S6 zu diesem Zeitpunkt ts abgetastet, und aus diesem Momentanwert des Spannungsmesssignals wird über die Funktionsschaltung F der Referenzwert S5 bereitgestellt. Der Referenzwert S5 dient dazu, die ausgehend von negativen Werten zu positiven Werten hin ansteigende Flanke des Verlaufs der Spannung UL über der Last L bzw. der Freilaufdiode zu erkennen und über das Steuersignal S3, die Treiberschaltung DRV und das Ansteuersignal S2 die Einschaltgeschwindigkeit des Halbleiterschalters zu reduzieren, bis die Lastspannung UL positive Werte erreicht hat. Die Reduktion der Einschaltgeschwindigkeit des Halbleiterschalters erfolgt in der oben erläuterten Weise beispielsweise dadurch, dass der Ladestrom der Gate-Source-Kapazität, der durch das Ansteuersignal repräsentiert ist, reduziert wird. Hierdurch wird die Flanke des Stromverlaufs I durch den Halbleiterschalter T abgeflacht, und EMV-Störungen werden reduziert, die besonders groß sind in dem Übergangsbereich, in dem ein Übergang von negativen Lastspannungen zu positiven Lastspannungen stattfindet.The driver circuit DRV is designed such that the semiconductor switch T is switched on at the time ts via the input signal S1 becomes. At the same time, the voltage measurement signal S6 at this time ts sampled, and from this instantaneous value of the voltage measurement signal is about the functional circuit F the reference value S5 provided. The Reference value S5 serves to start from negative values positive values rising edge of the course of the voltage UL about to recognize the load L or the freewheeling diode and the Control signal S3, the driver circuit DRV and the control signal S2 to reduce the switch-on speed of the semiconductor switch, until the load voltage UL has reached positive values. The reduction the switch-on speed of the semiconductor switch takes place in the one explained above Way, for example, in that the charging current of the gate-source capacitance, which by represents the control signal is reduced. This will make the edge of the current flow I flattened by the semiconductor switch T, and EMC interference is reduced, that are particularly large in the transition area, in which a transition from negative load voltages to positive load voltages.

In 4 sind für jeden der für unterschiedliche Lastströme dargestellten Spannungsverläufe Referenzwerte eingezeichnet, die mit Uref(1A) bis Uref(6A) bezeichnet sind und die dem Referenzsignal S5 in 3 entsprechen. Diese Referenzspannungen stehen in einem festen Verhältnis zu dem Momentanwert der jeweiligen Spannung UL im Einschaltzeitpunkt ts und liegen zwischen dem Momentanwert im Einschaltzeitpunkt ts und der Nulllinie. In dem dargestellten Ausführungsbeispiel sind diese Referenzwerte so gewählt, dass deren Amplitude gegenüber Bezugspotential 80% der Amplitude der Lastspannung UL bzw. des Spannungsmesssignals S6 im Einschaltzeitpunkt ts beträgt. Zum Erzeugen derartiger Referenzwerte bildet die Funktionsschaltung F1 aus dem zum Einschaltzeitpunkt ts aus dem Spannungsmesssignal S6 gewonnenen Abtastwert S4 einen Referenzwert S5 dessen Amplitude 80% des Abtastwertes S4 entspricht. Selbstverständlich sind auch andere Abhängigkeiten zwischen dem Referenzwert S5 und dem Abtastwert S4 einstellbar. Der Komparator K ist so ausgebildet, dass ein Pegelwechsel des Steuersignals S3 stattfindet, wenn der Betrag des Spannungsmesssignals S6 kleiner wird als der Betrag des Referenzwertes S5, um dadurch eine Abrundung der Stromflanke rechtzeitig zu starten, bevor die Lastspannung UL auf Null abgesunken ist und der gesamte Spulenstrom UL durch den Halbleiterschalter T übernommen wird.In 4 reference values are drawn for each of the voltage profiles shown for different load currents, which are denoted by Uref (1A) to Uref (6A) and which correspond to the reference signal S5 in 3 correspond. These reference voltages have a fixed relationship to the instantaneous value of the respective voltage UL at the switch-on instant ts and lie between the instantaneous value at the switch-on instant ts and the zero line. In the exemplary embodiment shown, these reference values are selected such that their amplitude compared to the reference potential is 80% of the amplitude of the load voltage UL or of the voltage measurement signal S6 at the switch-on instant ts. To generate such reference values, the functional circuit F1 forms a reference value S5 from the sample value S4 obtained from the voltage measurement signal S6 at the switch-on time ts, the amplitude of which corresponds to 80% of the sample value S4. Of course, other dependencies between the reference value S5 and the sample value S4 can also be set. The comparator K is designed such that a level change of the control signal S3 takes place when the magnitude of the voltage measurement signal S6 becomes smaller than the magnitude of the reference value S5, in order to start rounding off the current edge in good time before the load voltage UL has dropped to zero and the entire coil current UL is taken over by the semiconductor switch T.

5 zeigt eine erfindungsgemäße Schaltungsanordnung mit einer gegenüber dem Beispiel in 3 abgewandelten Steuersignalerzeugungsschaltung 10. In dem Beispiel wird ein durch das Abtast- und Halteglied SH aus dem Spannungsmesssignal erzeugtes Abtastsignal S4 direkt dem Komparator K zugeführt, während aus dem Spannungsmesssignal S6 mittels einer Funktionsschaltung F2 ein modifiziertes Spannungsmesssignal S6' erzeugt wird, das dem Komparator zugeführt ist. Entsprechend dem Beispiel in 3 bestimmt bei dem Beispiel gemäß 5 das Verhältnis aus dem Abtastsignal S4 und dem modifizierten Spannungsmesssignal die Schwelle, ab welcher über das Steuersignal eine Reduktion der Schaltflanken einsetzen soll. Um in dem Beispiel diese Schwelle auf einen Punkt zu legen, bei dem das Spannungsmesssignal auf einen Wert abgesunken ist, der 80% des Abtastwertes entspricht, wird das Spannungsmesssignal in der Funktionsschaltung mit einem Faktor 1/0,8 = 1,25 multipliziert. Die Abflachung der Stromflanken beginnt über das Steuersignal S3 und die Treiberschaltung also dann, wenn das 1,25-fache der Amplitude des Spannungsmesssignals unter den Wert des Abtastsignals S5 abgesunken ist. 5 shows a circuit arrangement according to the invention with a compared to the example in 3 modified control signal generating circuit 10 , In the example, a sampling signal S4 generated by the sampling and holding element SH from the voltage measurement signal is fed directly to the comparator K, while a modified voltage measurement signal S6 ', which is fed to the comparator, is generated from the voltage measurement signal S6 by means of a functional circuit F2. According to the example in 3 determined according to the example 5 the ratio of the scanning signal S4 and the modified voltage measurement signal is the threshold above which a reduction in the switching edges is to start via the control signal. In order to set this threshold in the example to a point at which the voltage measurement signal has dropped to a value which corresponds to 80% of the sample value, the voltage measurement signal in the functional circuit is multiplied by a factor 1 / 0.8 = 1.25. The flattening of the current edges begins via the control signal S3 and the driver circuit when the 1.25 times the amplitude of the voltage measurement signal has dropped below the value of the scanning signal S5.

Die Erfindung ist selbstverständlich nicht auf die Ansteuerung von High-Side-Schaltern beschränkt, wie die 6 und 7 zeigen. Die 6 zeigt eine der Ansteuerschaltung in 3 entsprechende Ansteuerschaltung, die zur Ansteuerung eines Low-Side-Schalters dient, also eines Schalters, der zwischen die induktive Last L und Bezugspotential GND geschaltet ist. Die Spannung über der Last L wird bei diesem Beispiel ebenfalls an einem Knoten zwischen der induktiven Last L und dem Halbleiterschalter T abgegriffen, wobei die Laststreckenspannung UL in diesem Fall auf Versorgungspotential bezogen ist. Diese Spannung kann unmittelbar verarbeitet werden, sofern die Steuersignalerzeugungsschaltung dazu ausgelegt ist, Signale zu verarbeiten, die auf Versorgungspotential bezogen sind. Andernfalls wird das Spannungsmesssignal S6 mittels eines gestrichelt dargestellten Pegelschiebers PS aus der Lastspannung UL erzeugt, wobei das Spannungsmesssignal dann auf Bezugspotential GND bezogen ist.The invention is of course not limited to the control of high-side switches, such as the 6 and 7 demonstrate. The 6 shows one of the drive circuit in 3 Corresponding control circuit which is used to control a low-side switch, that is to say a switch which is connected between the inductive load L and the reference potential GND. In this example, the voltage across the load L is also tapped at a node between the inductive load L and the semiconductor switch T, the load path voltage UL in this case being at supply potential is moved. This voltage can be processed immediately if the control signal generating circuit is designed to process signals that are related to supply potential. Otherwise, the voltage measurement signal S6 is generated from the load voltage UL by means of a level shifter PS shown in broken lines, the voltage measurement signal then being related to the reference potential GND.

7 zeigt eine Abwandlung der Ansteuerschaltung gemäß 6. Während bei der Schaltung gemäß 6 entsprechend der Ausführungen zu 3 das Abtastsignal einer Funktionsschaltung F1 und anschließend dem Komparator K zugeführt wird, wird bei der Schaltung gemäß 7 das Spannungsmesssignal S6 einer Funktionsschaltung F2 und anschließend dem Komparator K zugeführt. 7 shows a modification of the drive circuit according to 6 , While according to the circuit 6 according to the explanations 3 the scanning signal of a functional circuit F1 and then fed to the comparator K is used in the circuit according to 7 the voltage measurement signal S6 a function circuit F2 and then fed to the comparator K.

8a zeigt ein Ausführungsbeispiel einer Treiberschaltung DRV, die abhängig von dem Eingangssignal S1 und dem Steuersignal S3 ein Ansteuersignals S2 mit unterschiedlichen Ansteuerpegeln erzeugt. Die Treiberschaltung umfasst eine zwischen ein Ansteuerpotential V1 und die Ausgangsklemme OUT geschaltete Reihenschaltung mit einer ersten Stromquelle Iq1 und einem ersten Schalter SW1, der durch das Eingangssignal S1 angesteuert ist. Die Treiberschaltung umfasst weiterhin eine zwischen die Ausgangsklemme OUT und Bezugspotential GND geschaltete Reihenschaltung mit einer zweiten Stromquelle Iq2 und einem zweiten Schalter SW2, der abhängig von dem Steuersignal S3 angesteuert ist. 8a shows an embodiment of a driver circuit DRV, which generates a drive signal S2 with different drive levels depending on the input signal S1 and the control signal S3. The driver circuit comprises a series circuit connected between a drive potential V1 and the output terminal OUT with a first current source Iq1 and a first switch SW1, which is driven by the input signal S1. The driver circuit further comprises a series circuit connected between the output terminal OUT and reference potential GND with a second current source Iq2 and a second switch SW2, which is controlled as a function of the control signal S3.

9 zeigt beispielhaft einen Signalverlauf des Eingangssignals S1, des Steuersignals S3 und des Ausgangssignals S2 für diese Treiberschaltung. Zum Zeitpunkt ts nimmt das Eingangssignal S1 einen High-Pegel an, um einen Halbleiterschalter T gemäß 3 leitend anzusteuern. Hierzu fließt ein von der Stromquelle Iq1 gelieferter Ladestrom an den Ausgangsanschluss OUT und damit an den Steueranschluss (Gate-Anschluss) des Halbleiterschalters T. Das Ausgangssignal S2 entspricht in diesem Fall dem von der Stromquelle Iq1 gelieferten Strom. Das Steuersignal S3 bleibt nach dem Einschaltzeitpunkt ts zunächst auf einem Low-Pegel und nimmt dann einen High-Pegel an, wenn, wie zuvor erläutert wurde, die Spannung UL über der Last L, bzw. das Spannungsmesssignal S6, den Referenzwert erreicht. Zu diesem Zeitpunkt wird der Schalter SW2 über ein Zeitglied T geschlossen, wodurch sich der Ladestrom am Ausgang OUT um den Wert des durch die zweite Stromquelle Iq2 gelieferten Stromes reduziert, um dadurch die Einschaltgeschwindigkeit des Halbleiterschalters zu reduzieren und dadurch die Stromflanke des Laststromes I abzuflachen. Das Zeitglied T ist beispielsweise so gewählt, dass der Schalter SW2 nach einer steigenden Flanke des Steuersignals S3 für eine vorgegebene Verzögerungszeit r eingeschaltet bleibt, die so groß gewählt ist, dass der Schalter SW2 erst dann wieder geöffnet wird, nachdem die Spannung UL über der Last L zu positiven Werten hin angestiegen ist. Hierdurch wird sichergestellt, dass die Einschaltgeschwindigkeit des Halbleiterschalters T während des Übergangs von negativen zu positiven Lastspannungswerten UL, während also die größten EMV-Störungen auftreten würden, reduziert ist, um dadurch die EMV-Störungen zu reduzieren. 9 shows an example of a signal curve of the input signal S1, the control signal S3 and the output signal S2 for this driver circuit. At the instant ts, the input signal S1 assumes a high level, in accordance with a semiconductor switch T. 3 to control. For this purpose, a charging current supplied by the current source Iq1 flows to the output connection OUT and thus to the control connection (gate connection) of the semiconductor switch T. In this case, the output signal S2 corresponds to the current supplied by the current source Iq1. The control signal S3 initially remains at a low level after the switch-on instant ts and then assumes a high level when, as was explained above, the voltage UL across the load L, or the voltage measurement signal S6, reaches the reference value. At this time, the switch SW2 is closed by a timer T, whereby the charging current at the output OUT is reduced by the value of the current supplied by the second current source Iq2, thereby reducing the switch-on speed of the semiconductor switch and thereby flattening the current edge of the load current I. The timing element T is selected, for example, so that the switch SW2 remains switched on for a predetermined delay time r after a rising edge of the control signal S3, which is chosen so large that the switch SW2 is only opened again after the voltage UL across the load L has risen towards positive values. This ensures that the switch-on speed of the semiconductor switch T is reduced during the transition from negative to positive load voltage values UL, that is to say when the greatest EMC interference would occur, in order to thereby reduce the EMC interference.

8b zeigt ein weiteres Ausführungsbeispiel einer möglichen Treiberschaltung DRV, die sich von der in 8a dargestellten dadurch unterscheidet, dass der zweite Schalter SW2 durch ein RS-Flipflop angesteuert wird, wobei dieses Flipflop S3 gesetzt wird, wenn das Steuersignal S3 abhängig von dem Vergleich des Referenzwertes S5 mit dem Spannungsmesssignal von einem Low-Pegel auf einen High-Pegel wechselt und wobei dieses Flipflop zurückgesetzt wird, um den Schalter SW2 wieder zu öffnen, wenn das Spannungsmesssignal S6 über einen positiven Referenzwert VRF1 angestiegen ist. Hierdurch wird sichergestellt, dass der Schalter SW2 erst dann wieder geöffnet wird, um den Halbleiterschalter T voll anzusteuern und die Abrundung der Stromflanke zu beenden, wenn die Lastspannung UL positiv ist und der Halbleiterschalter T damit den gesamten Strom durch die Last L übernommen hat. 8b shows a further embodiment of a possible driver circuit DRV, which differs from that in 8a shown differs in that the second switch SW2 is controlled by an RS flip-flop, this flip-flop S3 being set when the control signal S3 changes from a low level to a high level depending on the comparison of the reference value S5 with the voltage measurement signal and this flip-flop being reset to open the switch SW2 again when the voltage measurement signal S6 has risen above a positive reference value VRF1. This ensures that the switch SW2 is only opened again in order to fully control the semiconductor switch T and to complete the rounding off of the current edge when the load voltage UL is positive and the semiconductor switch T has thus taken over the entire current through the load L.

10 zeigt ein schaltungstechnisches Realisierungsbeispiel des Abtast- und Haltegliedes SH und der Funktionsschaltung F für eine Steuersignalerzeugungsschaltung gemäß der 5 und 7, wobei zum besseren Verständnis in 10 ebenfalls der Halbleiterschalter T, die Last L und die Freilaufdiode D dargestellt sind. Das Abtast- und Halteglied SH umfasst eine Reihenschaltung einer Stromquelle Iq3 und zweier Dioden D1, D2, die zwischen ein Versorgungspotential V2 und die Last L und Freilaufdiode D geschaltet sind. Das Abtast- und Halteglied umfasst weiterhin einen Transistor N1, dessen Laststrecke zwischen einen der Stromquelle Iq3 und den Dioden D1, D2 gemeinsamen Knoten und einen Anschluss eines Kondensators C geschaltet ist, wobei der andere Anschluss des Kondensators C am Bezugspotential GND liegt. Der Transistor N1 ist über einen Inverter INV1 durch das Eingangssignals S1 angesteuert. 10 shows a circuit implementation example of the sample and hold element SH and the functional circuit F for a control signal generating circuit according to the 5 and 7 , whereby for better understanding in 10 also the semiconductor switch T, the load L and the freewheeling diode D are shown. The sample and hold element SH comprises a series connection of a current source Iq3 and two diodes D1, D2, which are connected between a supply potential V2 and the load L and free-wheeling diode D. The sample and hold element further comprises a transistor N1, the load path of which is connected between a node common to the current source Iq3 and the diodes D1, D2 and a connection of a capacitor C, the other connection of the capacitor C being at the reference potential GND. The transistor N1 is driven by the input signal S1 via an inverter INV1.

Die Funktionsschaltung umfasst in dem Ausführungsbeispiel einen Spannungsteiler mit einem ersten und zweiten Widerstand R1, R2, der zwischen den der Stromquelle Iq3 und den Dioden D1, D2 gemeinsamen Knoten und Bezugspotential GND geschaltet ist und an dem das Spannungsmesssignal S6' abgreifbar ist, wobei dieses Spannungsmesssignal von der Spannung UL über der Freilaufdiode D bzw. der Last L abhängig ist und gegenüber dieser Spannung UL einen Offset aufweist, der dem Spannungsabfall über den beiden von dem Strom der Stromquelle Iq3 durchflossenen Dioden D1, D2 entspricht.The functional circuit includes in the embodiment a voltage divider with a first and second resistor R1, R2, which is common between the current source Iq3 and the diodes D1, D2 Node and reference potential GND is connected and at which the voltage measurement signal S6 'can be tapped, this voltage measurement signal from the voltage UL over the Free-wheeling diode D or the load L is dependent and against this voltage UL has an offset that corresponds to the voltage drop across the two diodes D1 through which the current of the current source Iq3 flows, D2 corresponds.

Die Stromquelle Iq3 und die beiden Dioden D1, D2 dienen als Pegelschieber und sorgen dafür, dass über dem Spannungsteiler R1, R2 und über der Reihenschaltung aus dem Transistor N1 und dem Kondensator C stets eine gegenüber Bezugspotential GND positive Spannung anliegt.The current source Iq3 and the two diodes D1, D2 serve as level shifters and ensure that the voltage divider R1, R2 and the series circuit of the transistor N1 and the Capacitor C is always at a voltage that is positive relative to the reference potential GND.

Der Transistor N1 ist über den Inverter INV1 so lange leitend angesteuert, so lange das Eingangssignal S1 einen Low-Pegel annimmt, so lange der Halbleiterschalter T also nicht leitend angesteuert werden soll. Die Spannung über dem Kondensator C folgt dadurch der Spannung über der Reihenschaltung aus den beiden Dioden D1, D2 und der Freilaufdiode. D, wobei die Spannung UL über der Freilaufdiode D bei gesperrtem Halbleiterschalter D. und einem fließenden Freilaufstrom negativ ist.The transistor N1 is over the Inverter INV1 activated as long as long as the input signal S1 assumes a low level, as long as the semiconductor switch T should not be controlled in a conductive manner. The tension over that Capacitor C thereby follows the voltage across the series circuit the two diodes D1, D2 and the freewheeling diode. D, the tension UL about the freewheeling diode D when the semiconductor switch D. is blocked and one flowing Freewheeling current is negative.

Wechselt das Eingangssignal S1 auf einen High-Pegel, so sperrt der Transistor N1 und die Spannung über dem Kondensator C wird auf dem Momentanwert der Spannung über den Dioden D1, D2 und der Freilaufdiode D festgehalten. Der Spannungsteiler R1, R2 sorgt dafür, dass das von der Lastspannung UL abhängige Spannungsmesssignal S6' betragsmäßig zunächst noch kleiner ist als der Abtastwert S5, der der Spannung über dem Kondensator C entspricht, wobei diese beiden Signale S5, S6' dem Komparator K zugeführt sind. Bei nun leitend angesteuertem Halbleiterschalter T nimmt der Freilaufstrom durch die Freilaufdiode ab, wodurch zum Abtastzeitpunkt ts die Spannung über der Diodenkette D1, D2, FD bzw. über dem Spannungsteiler R1, R2 ansteigt, weil sich die gegen Bezugspotential negative Spannung über der Freilaufdiode D reduziert. Der Ausgangspegel des Komparators wechselt, wenn die Spannung über der Diodenkette D1, D2, FD so weit angestiegen ist, dass das Spannungsmesssignal S6' größer wird als der Abtastwert S5. Das Steuersignal S3, das über einen Inverter INV dem invertierten Ausgangssignals des Komparators K entspricht, nimmt dann einen High-Pegel an, um in der oben erläuterten Weise die Abflachung der Stromflanke über die Treiberschaltung DRV zu starten.Changes the input signal S1 a high level, the transistor N1 blocks and the voltage across the Capacitor C is at the instantaneous value of the voltage across the Diodes D1, D2 and the freewheeling diode D held. The voltage divider R1, R2 ensures that the voltage measurement signal S6 ', which is dependent on the load voltage UL, initially still has an amount is less than the sample value S5, that of the voltage above that Capacitor C corresponds to these two signals S5, S6 'the comparator K supplied are. When the semiconductor switch T is now turned on, the freewheeling current increases by the freewheeling diode, whereby the voltage across the Diode chain D1, D2, FD or over the voltage divider R1, R2 increases because the negative against the reference potential Tension over the freewheeling diode D is reduced. The output level of the comparator changes when the voltage is above the diode chain D1, D2, FD has risen so far that the voltage measurement signal S6 'becomes larger than the sample S5. The control signal S3, which via an inverter INV corresponds to inverted output signal of the comparator K, takes then goes high to flatten in the manner explained above the current edge over to start the DRV driver circuit.

11 zeigt ein schaltungstechnisches Realisierungsbeispiel des Abtast- und Haltegliedes SH und der Funktionsschaltung F für eine Steuersignalerzeugungsschaltung gemäß der 3 und 6, das sich von dem in 10 dargestellten dadurch unterscheidet, dass das aus der Lastspannung UL abgeleitete Spannungsmesssignal dem Komparator K direkt zugeführt ist, während das Abtastsignal S4 dem Komparator K über eine Funktionsschaltung F1 zugeführt ist. Diese Funktionsschaltung umfasst in dem Beispiel einen Operationsverstärker OPV, dessen einem Eingang das Abtastsignal S4 und dessen anderem Eingang das über einen Spannungsteiler R1, R2 heruntergeteilte Ausgangssignal des Operationsverstärkers OPV zugeführt ist, wobei das Ausgangssignal des Operationsverstärkers OPV das Referenzsignal S5 zum Vergleich mit dem Spannungsmesssignal S6 bildet. Das Verhältnis zwischen dem Abtastsignal S4 und dem Referenzsignal S5, die in dem Beispiel proportional zueinander sind, ist durch das Teilerverhältnis des Spannungsteilers R1, R2 am Ausgang des Operationsverstärkers bestimmt. 11 shows a circuit implementation example of the sample and hold element SH and the functional circuit F for a control signal generating circuit according to the 3 and 6 that differs from that in 10 shown differs in that the voltage measurement signal derived from the load voltage UL is fed directly to the comparator K, while the scanning signal S4 is fed to the comparator K via a functional circuit F1. In the example, this functional circuit comprises an operational amplifier OPV, one input of which is supplied with the scanning signal S4 and the other input of which is supplied with the output signal of the operational amplifier OPV, which is divided down via a voltage divider R1, R2, the output signal of the operational amplifier OPV being the reference signal S5 for comparison with the voltage measurement signal S6 forms. The ratio between the scanning signal S4 and the reference signal S5, which are proportional to one another in the example, is determined by the division ratio of the voltage divider R1, R2 at the output of the operational amplifier.

D1, D2D1, D2: Diodendiodes
DRVDRV: Treiberschaltungdriver circuit
FF: Funktionsschaltungfunction circuit
DD: FreilaufdiodeFreewheeling diode
GNDGND: Bezugspotentialreference potential
II: Laststromload current
IN1, IN2IN1, IN 2: Eingangsklemmeninput terminals
INV1, INV2INV1, INV2: Inverterinverter
Iq1, Iq2, Iq3Iq 1, Iq2, Iq3: Stromquellepower source
ISIS: Strom durch die induktive Lastelectricity through the inductive load
KK: Komparatorcomparator
K2K2: Komparatorcomparator
LL: Lastload
N1N1: Transistortransistor
OPVOPV: Operationsverstärkeroperational amplifiers
OUTOUT: Ausgangsklemmeoutput terminal
R1, R2R1, R2: Widerständeresistors
RSRS: RS-FlipflopRS flip-flop
S1S1: Eingangssignalinput
S2S2: Ansteuersignalcontrol signal
S3S3: Steuersignalcontrol signal
S3'S3 ': verzögertes Steuersignaldelayed control signal
S4S4: Abtastwertsample
S5S5: Referenzwertreference value
S6S6: SpannungsmesssignalVoltage measurement signal
S6'S6 ': modifiziertes Spannungsmesssignalmodified Voltage measurement signal
SHSH: Abtast- und Haltegliedsampling and holding link
TT: HalbleiterschaltungSemiconductor circuit
TT: Verzögerungsglieddelay
taudew: Verzögerungszeit des Verzögerungsgliedes TDelay Time of the delay element T
tsts: Einschaltzeitpunktswitch-on
ULUL: Lastspannungload voltage
VV: Versorgungspotentialsupply potential
V1V1: Versorgungspotentialsupply potential
V32V32: Versorgungspotentialsupply potential
Vref1Vref1: Referenzspannungreference voltage

Claims

Circuit arrangement for controlling a semiconductor switch (T) connected in series to an inductive load, which has the following features: - a first input terminal (IN1) for supplying an input signal (S1), a second input terminal (IN2) for supplying a voltage measurement signal (UL, S6 ) and an output terminal (OUT) for providing a drive signal (S2) for the semiconductor switch (T), - a driver circuit (DRV) connected between the first input terminal (IN1) and the output terminal (OUT), which at a given level of the input signal ( S1) generates a control signal (S2) with a first or a second signal curve as a function of a control signal (S3), - a control signal generating circuit ( 10 ), a value according to the first input signal (S1) to provide a sample (S4) of the voltage measurement signal (UL) and which determines the control signal (S3) as a function of a comparison of the voltage measurement signal (UL, S6) or a signal (S6 ') related thereto with the sample value (S4) or one of the sample value (S4) dependent reference value (S5) generated.

Circuit arrangement according to claim 1, wherein the Voltage measurement signal is compared with the reference value and at the reference value (S5) between 60% and 95%, preferably between 70% and 80% of the sample value (S4).

Circuit arrangement according to Claim 1, in which the sample value (S4) is compared with the value (S6 ') dependent on the voltage measurement signal (S6) and in which this value is 0.95 ^-1 times to 0.6 ^-1 times, preferably 0.7 to 0.8 times the ^-1 ¹ -fold, the voltage measurement signal (S6) corresponds.

Circuit arrangement according to one of Claims 1 to 3, in which the control signal generating circuit ( 10 ) generates a sample value (S4) with each rising edge or each falling edge of the input signal (S1).

Circuit arrangement according to Claim 1, in which the control signal generating circuit ( 10 ) has the following features: - A detection element (SH), to which the input signal (S1) and the voltage measurement signal (UL) are fed and which detects a value of the voltage measurement signal in accordance with the input signal (S1) and a sampling value dependent on the voltage measurement signal (UL) (S4), - a reference value generating circuit (F1), which provides the reference value (S5) from the sample value (S4), - a comparator arrangement (K), which compares the reference value (S4) with the voltage measurement signal (UL) and the control signal ( S3) depending on the comparison result.

Circuit arrangement according to claim 1, the following Features: - on Detection element (SH), the input signal (S1) and the voltage measurement signal (UL) are supplied and that in accordance with of the input signal (S1) detects a value of the voltage measurement signal and provides a sampling value (S4) dependent on the voltage measurement signal (UL), - a filter circuit (F2), the voltage measurement signal (S6) a signal dependent thereon (S6 ') provides - a comparator arrangement (K), the sample (S4) with that of the voltage measurement signal dependent Signal (S6 ') compares and the control signal (S3) dependent from the comparison result.

Circuit arrangement according to claim 5 or 6, in which the detection element (SH) is designed as a sample and hold element is.

Circuit arrangement according to claim 5 or 6, in which the detection element (SH) as a peak value detection and storage element is trained.

Circuit arrangement according to one of the preceding Expectations, in which the driver circuit (DRV) at a first level of the input signal (S1) dependent a control signal with a first control pattern from the control signal or a second control pattern.

Circuit arrangement according to claim 9, in which one of the two control patterns selected is that a charging current to a control terminal of the semiconductor switch for one predetermined period of time is reduced.

Method for generating a control signal (S2) for one semiconductor switches connected in series to an inductive load (L), which includes the following process steps: - Providing an input signal (S1), according to its stipulation the semiconductor switch (T) conducts or blocks, and one of one Tension over dependent on the load (L) Voltage measurement signal (S6), - Capture a value of the Voltage measurement signal (S6) in accordance with the input signal (S1) to provide a sample value dependent on the voltage measurement signal (S6) (S4), - To compare of the voltage measurement signal (S6) or a signal dependent thereon (S6 ') with the sample or a reference value (S5) dependent on the sample value (S4) Generation of a control signal (S3), - at a given level of the input signal (S1) generating the control signal (S2) with a first one or a second control pattern depending on the control signal (S3).

The method of claim 11, wherein the voltage measurement signal is compared with the reference value and at which the reference value (S5) between 60% and 95%, preferably between 70% and 80%, of Sampling value (S4) is.

Method according to Claim 12, in which the sample value (S4) is compared with the value (S6 ') dependent on the voltage measurement signal (S6) and in which this value is 0.95 ^-1 times to 0.6 ^-1 times, preferably 0.7 to 0.8 times the ^-1 ^-1 -fold, the voltage measurement signal (S6) corresponds.

Method according to one of claims 11 to 13, wherein the control signal (S2) at a first level of the input signal and a first level of the control signal and a first signal curve has a second signal curve at a first level of the input signal and a second level of the control signal.

Method according to one of claims 11 to 14, wherein the second waveform selected is that a charging current to a control terminal of the semiconductor switch for one predetermined time is reduced by an edge of the current profile to round off a load current through the semiconductor switch (T).