DE19920465C1 - Procedure for open-load diagnosis of a switching stage - Google Patents

Procedure for open-load diagnosis of a switching stage

Info

Publication number
DE19920465C1
DE19920465C1 DE19920465A DE19920465A DE19920465C1 DE 19920465 C1 DE19920465 C1 DE 19920465C1 DE 19920465 A DE19920465 A DE 19920465A DE 19920465 A DE19920465 A DE 19920465A DE 19920465 C1 DE19920465 C1 DE 19920465C1
Authority
DE
Germany
Prior art keywords
transistor
switching transistor
switching
voltage
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE19920465A
Other languages
German (de)
Inventor
Dieter Sass
Stefan Haimerl
Michael Frey
Mario Seifert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
X Fab Semiconductor Foundries GmbH
Original Assignee
THESYS GmbH
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THESYS GmbH, Siemens AG filed Critical THESYS GmbH
Priority to DE19920465A priority Critical patent/DE19920465C1/en
Priority to PCT/DE2000/001406 priority patent/WO2000067379A2/en
Priority to EP00941901A priority patent/EP1186102B1/en
Application granted granted Critical
Publication of DE19920465C1 publication Critical patent/DE19920465C1/en
Priority to US10/011,876 priority patent/US6456156B1/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/20—Output circuits, e.g. for controlling currents in command coils
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D41/00—Electrical control of supply of combustible mixture or its constituents
    • F02D41/22—Safety or indicating devices for abnormal conditions
    • F02D41/221—Safety or indicating devices for abnormal conditions relating to the failure of actuators or electrically driven elements
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02P—IGNITION, OTHER THAN COMPRESSION IGNITION, FOR INTERNAL-COMBUSTION ENGINES; TESTING OF IGNITION TIMING IN COMPRESSION-IGNITION ENGINES
    • F02P3/00—Other installations
    • F02P3/02—Other installations having inductive energy storage, e.g. arrangements of induction coils
    • F02P3/04—Layout of circuits
    • F02P3/055—Layout of circuits with protective means to prevent damage to the circuit, e.g. semiconductor devices or the ignition coil
    • F02P3/0552—Opening or closing the primary coil circuit with semiconductor devices
    • F02P3/0554—Opening or closing the primary coil circuit with semiconductor devices using digital techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/10—Internal combustion engine [ICE] based vehicles
    • Y02T10/40—Engine management systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Combustion & Propulsion (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)

Abstract

If after a first delay time (tv1) has lapsed since the appearance of a control signal (st) the output voltage (Ua) is smaller than a first reference voltage (Uref1), the switching transistor (T1) is switched to a non-conducting state. If after a second delay time (tv2) has lapsed the output voltage (Ua) is smaller than a second reference voltage (Uref2), and when the switching transistor (T1) is again conductive, the output current (Ia) flowing through said switching transistor (T1) is compared with a reference currant (Iref). If the output current (Ia) is smaller than the reference current (Iref), this results in an open-load display.

Description

Die Erfindung betrifft ein Verfahren zur Open-Load-Diagnose einer Schaltstufe gemäß Anspruch 1 und eine Vorrichtung zur Durchführung dieses Verfahrens gemäß Anspruch 4.The invention relates to a method for open-load diagnosis a switching stage according to claim 1 and a device for Implementation of this method according to claim 4.

In der Kraftfahrzeug-Elektronik werden zunehmend Lasten, bei­ spielsweise Zündspulen oder Kraftstoffeinspritzventile, mit­ tels elektronischer Endstufen geschaltet, wobei die Endstufe möglichst nahe bei der Last angeordnet ist und zur Vermeidung von Störimpulsen von einer in einem Steuergerät angeordneten Treiber-Schaltstufe, mit der sie über Kabel (Kabelbaum) ver­ bunden ist, mit kleinen Schaltströmen und -spannungen ange­ steuert wird. Bei einer solchen Schaltstufe soll eine Open- Load-Diagnose (Prüfen auf Leitungsbruch) durchgeführt werden, wobei folgende Randbedingungen erfüllt werden sollen:
In motor vehicle electronics, loads, for example ignition coils or fuel injection valves, are increasingly switched by means of electronic output stages, the output stage being arranged as close as possible to the load and to avoid interference pulses from a driver switching stage arranged in a control unit, with which it is switched Cable (wiring harness) is connected, is controlled with small switching currents and voltages. With such a switching stage, an open load diagnosis (testing for a line break) should be carried out, whereby the following boundary conditions should be met:

  • a) die Open-Load-Diagnose muß online durchgeführt werden, d. h., während des aktiven Betriebes, mindestens zyklisch;a) the open-load diagnosis must be carried out online, d. h., during active operation, at least cyclically;
  • b) ein großes Verhältnis (Faktor größer 100) von maximalem Laststrom und Open-Load-Erkennungsschwelle (Referenz­ strom) bei einem kleinen zulässigen Spannungsabfall über dem Schalttransistor (DMOS- oder MOSFET-Schalter);b) a large ratio (factor greater than 100) of maximum Load current and open load detection threshold (reference current) with a small permissible voltage drop above the switching transistor (DMOS or MOSFET switch);
  • c) die Open-Load-Diagnose muß so durchgeführt werden, daß der zulässige Spannungsabfall am Endstufenschalter nicht überschritten wird;c) the open-load diagnosis must be carried out so that the permissible voltage drop at the power amplifier is not is exceeded;
  • d) eine hohe Genauigkeit der Erkennungsschwelle bezüglich Prozeßschwankungen bei Ausführung der Schaltstufe als in­ tegrierte Schaltung;d) high accuracy of the detection threshold with respect Process fluctuations when executing the switching stage as in tegrated circuit;
  • e) die Lastkapazität am Ausgang des Endstufenschalters (Ka­ belbaum-Kapazität) muß beim Aktivieren desselben rasch um­ geladen werden;e) the load capacity at the output of the power amplifier (Ka belbaum capacity) has to change quickly when it is activated Loading;
  • f) die Lösung muß für eine kostengünstige Serienproduktion geeignet sein.f) the solution must be for an inexpensive series production be suitable.

Aus DE 40 20 187 C2 ist eine Ansteuerschaltung für eine Last mittels einer Transistorvorrichtung mit einem Haupttransistor und einem zu diesem parallelen Meßtransistor bekannt, wobei mit dem Meßtransistor ein Shuntwiderstand in Reihe geschaltet ist. Nach dem Einschalten beider Transistoren werden beide wieder abgeschaltet, wenn nach einer vorgegebenen Verzöge­ rungszeit die am Shuntwiderstand abfallende Spannung einen vorgegebenen Referenzwert übersteigt.DE 40 20 187 C2 describes a control circuit for a load by means of a transistor device with a main transistor and a parallel to this measuring transistor known a shunt resistor connected in series with the measuring transistor is. After both transistors are turned on, both switched off again if after a predetermined delay the voltage drop across the shunt resistor exceeds the specified reference value.

Es ist Aufgabe der Erfindung, ein Verfahren zur Open-Load- Diagnose einer Schaltstufe anzugeben und eine Vorrichtung zur Durchführung dieses Verfahrens zu schaffen, welche die oben genannten Randbedingungen erfüllt.It is an object of the invention to provide a method for open load Specify diagnosis of a switching stage and a device for Perform this procedure to create the above mentioned boundary conditions met.

Diese Aufgabe wird erfindungsgemäß durch ein Verfahren mit den Merkmalen des Anspruchs 1 und einer Vorrichtung zur Durchführung dieses Verfahrens nach Anspruch 4 gelöst.This object is achieved by a method with the features of claim 1 and a device for Implementation of this method according to claim 4 solved.

Ein Ausführungsbeispiel der Erfindung wird nachstehend anhand einer in der Zeichnung dargestellten Schaltstufe beschrieben. Es zeigen:An embodiment of the invention is described below a switching stage shown in the drawing. Show it:

Fig. 1 ein schematisches Schaltbild einer integrierten Trei­ ber-Schaltstufe, und Fig. 1 is a schematic diagram of an integrated Trei ber switching stage, and

Fig. 2 ein Ablaufdiagramm der Funktionsweise des erfindungs­ gemäßen Verfahrens. Fig. 2 is a flowchart of the operation of the method according to the Invention.

Es wird zunächst die erfindungsgemäße Vorrichtung einer Schaltstufe beschrieben, mittels welcher anschließend das Verfahren einer Open-Load-Diagnose erklärt wird.It is the device of the invention Switching stage described, by means of which the Open-load diagnosis procedure is explained.

Fig. 1 zeigt eine strichpunktiert umrahmte, integrierte Schaltung IST, die als sog. "Intersystem-Treiber" mit einem Lowside-Schalttransistor beispielsweise für die Ansteuerung einer nicht dargestellten Zündspule einer Kraftfahrzeug- Brennkraftmaschine verwendet wird. Der Intersystem-Treiber kann jedoch auch einen Highside-Schalttransistor aufweisen. Fig. 1 shows a dash-dotted, integrated circuit IST, which is used as a so-called "inter-system driver" with a low-side switching transistor, for example for controlling an ignition coil, not shown, of a motor vehicle internal combustion engine. However, the intersystem driver can also have a high-side switching transistor.

Dabei ist die nicht dargestellte Endstufe mit dem Leistungs­ schalter, mit welchem die Zündspule ein- und ausgeschaltet wird, möglichst nahe bei dieser Zündspule angeordnet. Die Steuersignale st für die Zündspule werden abhängig von vielen Parametern in einem nicht dargestellten Motorsteuergerät er­ zeugt und werden über den Intersystem-Treiber IST, im folgen­ den mit "Treiber" bezeichnet, der sich im Motorsteuergerät befinden kann, und über in einem sog. "Kabelbaum" befindliche Leitungen der Endstufe zugeführt. Dies hat den Vorteil, daß über den Kabelbaum nur kleine Schaltströme und -spannungen fließen, die keine oder nur sehr geringe Störimpulse erzeu­ gen.Here is the power amplifier, not shown, with the power switch with which the ignition coil is switched on and off is placed as close as possible to this ignition coil. The Control signals st for the ignition coil are dependent on many Parameters in an engine control unit, not shown, he testifies and will about the intersystem driver IST, in the follow referred to as the "driver" located in the engine control unit can be located, and in a so-called "wiring harness" Lines fed to the power amplifier. This has the advantage that only small switching currents and voltages via the wiring harness flow, which generate no or very little interference gene.

Endstufe und Zündspule sind in Fig. 1 mit einem mit "L" be­ zeichneten Pfeil angedeutet. Der Kabelbaum zwischen dem Aus­ gang A des Treibers IST und der "Last" L ist als Widerstand R zwischen dem Ausgang A und dem Pluspol +Vb einer nicht darge­ stellten Fahrzeug-Batterie mit einem parallel dazu angeordne­ ten Kondensator C, der die Kabelbaum-Kapazitäten symboli­ siert, dargestellt. Der Kondensator C kann je nach Abschir­ mung des Kabelbaums auch zwischen dem Ausgang A und dem Mi­ nuspol GND der Fahrzeug-Batterie liegen, was strichliert an­ gedeutet ist.Power amplifier and ignition coil are indicated in Fig. 1 with an arrow marked with "L". The wire harness between the output A of the driver IST and the "load" L is a resistor R between the output A and the positive pole + Vb of a vehicle battery, not shown, with a capacitor C arranged in parallel, which has the wire harness capacitances symbolized, represented. Depending on the shielding of the wiring harness, the capacitor C can also lie between the output A and the negative pole GND of the vehicle battery, which is indicated by dashed lines.

Der Treiber IST wird an einer Versorgungsspannung Vcc mit den Polen +Vcc und GND betrieben, wobei beispielsweise die Batte­ riespannung Vb = 12 V, und die Versorgungsspannung Vcc = 5 V.The driver IST is connected to a supply voltage Vcc Poland + Vcc and GND operated, for example the Batte voltage Vb = 12 V, and the supply voltage Vcc = 5 V.

Der Treiber IST enthält einen Schalttransistor T1, in diesem Ausführungsbeispiel ein DMOS-Transistor, dessen Drain-Source- Schaltstrecke zwischen dem Ausgang A und dem Minuspol GND liegt, an welcher im leitenden Zustand eine Spannung, die Ausgangsspannung Ua, abfällt, durch welche im fehlerfreien Zustand ein Strom Ia, beispielsweise 50 mA, fließen soll. Zwi­ schen Gate und Sourceanschluß des Schalttransistors T1 ist ein Gate-Source-Widerstand Rgs angeordnet. The driver IST contains a switching transistor T1 in this Embodiment a DMOS transistor, the drain-source Switching distance between output A and the negative pole GND is at which in the conductive state a voltage that Output voltage Ua drops, through which in the error-free State a current Ia, for example 50 mA, should flow. Two rule's gate and source of the switching transistor T1 a gate-source resistor Rgs is arranged.  

Parallel zu diesem Schalttransistor T1 liegt ein zweiter Transistor T2 (d. h., jeweils die Drain- und die Sourcean­ schlüsse von T1 und T2 sind miteinander verbunden) vom glei­ chen Typ wie T1, aber geringer Leistung, durch den im leiten­ den Zustand im Vergleich zum Schalttransistor T1 ein wesent­ lich geringerer Strom, beispielsweise 50 µA, fließen soll.A second is connected in parallel with this switching transistor T1 Transistor T2 (i.e., the drain and the source, respectively conclusions of T1 and T2 are connected) from the same Chen type like T1, but low power, because of the im the state in comparison to the switching transistor T1 a substantial Lich lower current, for example 50 µA, should flow.

Außerdem ist noch ein dritter Transistor T3, gleichen Typs und gleicher Leistung wie Transistor T2, vorgesehen. Die Sourceanschlüsse und die Gateanschlüsse des zweiten und drit­ ten Transistors T2 und T3 sind jeweils miteinander verbunden.There is also a third transistor T3 of the same type and the same power as transistor T2, is provided. The Source connections and the gate connections of the second and third Transistors T2 and T3 are connected to each other.

Innerhalb des Treibers IST ist eine Steuerschaltung ST vorge­ sehen, welche das Schalten der Last L bzw. deren Endstufe und die Durchführung der Open-Load-Diagnose mittels der Steuersi­ gnale st und zweier weiterer Signale k1 und k2 steuert, wie später ausgeführt.A control circuit ST is provided within the driver IST see which the switching of the load L or its output stage and the implementation of the open-load diagnosis using the Steueri gnale st and two other signals k1 and k2 controls how executed later.

Ein mit dem Steuersignal st identisches Ausgangssignal st der Steuerschaltung wird den Gateanschlüssen des zweiten und dritten Transistors T2 und T3 sowie dem Eingang eines von ei­ nem weiteren Ausgangssignal b der Steuerschaltung ST schalt­ baren Buffer-Verstärkers B zugeführt. Der Ausgang des Buffer- Verstärkers B ist mit dem Gateanschluß des Schalttransistors T1 verbunden.An output signal st identical to the control signal st Control circuit is the gate terminals of the second and third transistor T2 and T3 and the input of one of egg nem switches further output signal b of the control circuit ST Ben buffer amplifier B fed. The output of the buffer Amplifier B is connected to the gate of the switching transistor T1 connected.

Während der zweite und der dritte Transistor T2 und T3 direkt vom Ausgangssignal st der Steuerschaltung ST ein- und aus­ schaltbar sind, ist der Buffer-Verstärker B erforderlich, um während der vom Ausgangssignal b der Steuerschaltung ST be­ stimmten Dauer seines Ausgangssignals, des Schaltsignals st', den wesentlich höheren Gatestrom des Schalttransistors T1 zu liefern.While the second and third transistors T2 and T3 directly from the output signal st of the control circuit ST on and off are switchable, the buffer amplifier B is required to during the be from the output signal b of the control circuit ST agreed duration of its output signal, the switching signal st ', the much higher gate current of the switching transistor T1 deliver.

Außerdem sind ein erster und ein zweiter Komparator K1 und K2 vorgesehen, von denen je ein Eingang mit dem Drain-Anschluß des zweiten Transistors T2 und mit dem Ausgang des Treibers IST verbunden ist. Der Drain-Anschluß des dritten Transistors T3 und der zweite Eingang des ersten Komparators K1 sind mit einer Referenzstromquelle Q verbunden, die einen Referenz­ strom Iref durch den dritten Transistor T3 treibt. Dem zwei­ ten Eingang des zweiten Komparators K2 wird ab dem Beginn ei­ nes Steuersignals st zunächst eine Referenzspannung Uref1 zu­ geführt. Über die Ausgänge der Komparatoren K1 und K2 gelan­ gen deren Ausgangssignale k1 und k2 zur Weiterbehandlung in die Steuerschaltung ST.There are also first and second comparators K1 and K2 provided, each of which has an input with the drain connection of the second transistor T2 and with the output of the driver  IS connected. The drain of the third transistor T3 and the second input of the first comparator K1 are with a reference current source Q connected to a reference current Iref drives through the third transistor T3. The two th input of the second comparator K2 is ei from the beginning Nes control signal is first a reference voltage Uref1 guided. Over the outputs of the comparators K1 and K2 gene their output signals k1 and k2 for further processing in the control circuit ST.

Anhand des in Fig. 2 dargestellten Ablaufdiagramms wird nachfolgend das Verfahren einer Open-Load-Diagnose mittels des in Fig. 1 dargestellten Lowside-Treibers IST beschrie­ ben, wobei in Klammern gesetzte römische Zahlen auf die in Fig. 2 entsprechend bezeichneten Funktionsblöcke hinweisen.The method of open-load diagnosis by means of the shown in Fig. 1 low-side driver IST beschrie ben reference to the illustrated in Fig. 2 the flowchart below, wherein parenthetical Roman numerals refer to the correspondingly referenced in Fig. 2 functional blocks.

Im nicht angesteuerten Zustand (I), st, st' = L, sind der Schalttransistor T1 sowie der zweite und dritte Transistor T2 und T3 nichtleitend. Erscheint ein Steuersignal st (II), so werden gleichzeitig st und st' = H, wodurch der Schalttransi­ stor T1 sowie der zweite und dritte Transistor T2 und T3 lei­ tend gesteuert werden. Dadurch wird im fehlerfreien Fall der Kondensator C - der, wenn er, wie in Fig. 1 dargestellt, parallel zum Widerstand R liegt, entladen war - rasch aufge­ laden und die Ausgangsspannung Ua über der Drain-Source- Strecke des Schalttransistors T1 wird klein, beispielsweise Ua = 100 mV.In the uncontrolled state (I), st, st '= L, the switching transistor T1 and the second and third transistors T2 and T3 are not conductive. If a control signal st (II) appears, then st and st '= H are simultaneously, as a result of which the switching transistor T1 and the second and third transistors T2 and T3 are controlled. As a result, in the fault-free case, the capacitor C - which, if it, as shown in FIG. 1, is parallel to the resistor R, was discharged - is quickly charged and the output voltage Ua across the drain-source path of the switching transistor T1 becomes small for example Ua = 100 mV.

Wegen der Umladedauer der durch den Kondensator C repräsen­ tierten Kabelbaumkapazitäten wird nach einer vorgegebenen er­ sten Verzögerungszeit tv1 (III) ab dem Beginn des Steuersi­ gnals st von der Steuerschaltung ST das Ausgangssignal k2 des Komparators K2 abgefragt, in welchem die Ausgangsspannung Ua mit einer ersten Referenzspannung Uref1 verglichen wird. Ist zu diesem Zeitpunkt die Ausgangsspannung Ua < Uref1, wobei beispielsweise Uref1 = 50 mV, so sei k2 = L (IV). Dies bedeu­ tet, daß kein Open-Load-Fall vorliegt und die Ansteuerung der Last L ordnungsgemäß weitergehen kann.Because of the recharge time, which is represented by the capacitor C. tied cable harness capacities according to a predetermined Most delay time tv1 (III) from the start of the tax gnals st from the control circuit ST, the output signal k2 Comparator K2 queried, in which the output voltage Ua is compared with a first reference voltage Uref1. Is at this time the output voltage Ua <Uref1, where for example Uref1 = 50 mV, let k2 = L (IV). This means  tet that there is no open load case and the control of the Last L can continue properly.

In diesem Fall wird der Vergleich der Ausgangsspannung Ua mit der ersten Referenzspannung Uref1 in Abständen, die durch ei­ ne vorgegebene Wartezeit tw bestimmt werden (IX), wiederholt, solange das Steuersignal st andauert (X). Nach dessen Ver­ schwinden, st, st' = L (XII), werden die drei Transistoren T1, T2 und T3 wieder nichtleitend gesteuert.In this case, the comparison of the output voltage Ua with the first reference voltage Uref1 at intervals which are determined by ei ne predetermined waiting time tw can be determined (IX), repeated, as long as the control signal st (X). After its ver dwindle, st, st '= L (XII), the three transistors T1, T2 and T3 again controlled non-conducting.

Ist jedoch Ua < Uref1 (Ua < 50 mV), wobei k2 = H, so ist das ein Indiz für einen Open-Load-Fall.However, if Ua <Uref1 (Ua <50 mV), where k2 = H, then that is an indication of an open load case.

Zur Sicherheit wird deshalb eine Open-Load-Diagnose durchge­ führt.For safety reasons, an open-load diagnosis is carried out leads.

Dazu wird mittels eines Signals b der Steuerschaltung der Ausgang des Buffer-Verstärkers B hochohmig geschaltet, wo­ durch st' = L wird (V) und der Schalttransistor T1 abgeschal­ tet wird. Der zweite und dritte Transistor T2 und T3, vom Steuersignal st angesteuert, bleiben leitend.For this purpose, the control circuit is activated by means of a signal b Output of the buffer amplifier B switched high impedance, where by st '= L (V) and the switching transistor T1 is switched off is tested. The second and third transistors T2 and T3, from Control signal st driven remain conductive.

Gleichzeitig wird eine zweite Verzögerungszeit tv2 (VI), die gleich lang wie die erste Verzögerungszeit tv1 sein kann, in Gang gesetzt und dem zweiten Komparator K2 anstelle der er­ sten Referenzspannung Uref1 eine zweite Referenzspannung Uref2, beispielsweise Uref2 = 400 mV, zugeführt. Die Gate- Source-Kapazität des Schalttransistors T1 entlädt sich über den Gate-Source-Widerstand Rgs, wodurch dessen Drain-Source- Strecke hochohmiger wird und die an ihm anliegende Ausgangs­ spannung Ua ansteigt.At the same time there is a second delay time tv2 (VI) that the same length as the first delay time tv1 can be in Gear set and the second comparator K2 instead of it most reference voltage Uref1 a second reference voltage Uref2, for example Uref2 = 400 mV, supplied. The gate Source capacitance of the switching transistor T1 discharges through the gate-source resistor Rgs, whereby its drain-source resistor The route becomes high-impedance and the output connected to it voltage Ua increases.

Wenn während der zweiten Verzögerungszeit tv2 die Ausgangs­ spannung Ua größer als die zweite Referenzspannung Uref2 wird (VIa), so wird k2 = L und die Open-Load-Diagnose wird abge­ brochen, d. h., der Buffer-Verstärker B wird wieder niede­ rohmig geschaltet (st' = H), wodurch der Schalttransistor T1 wieder eingeschaltet wird (VIII).If during the second delay time tv2 the output voltage Ua is greater than the second reference voltage Uref2 (VIa), then k2 = L and the open load diagnosis is abge brochen, d. that is, the buffer amplifier B becomes low again  switched as a raw (st '= H), whereby the switching transistor T1 is switched on again (VIII).

Ist nach Ablauf der zweiten Verzögerungszeit tv2 (VI) die Ausgangsspannung Ua kleiner als die zweite Referenzspannung Uref2 (Ua < Uref2), so wird anschließend der Ausgangsstrom Ia mit dem von der Referenzstromquelle Q gelieferten Referenz­ strom Iref verglichen (VII). Da dieser Vergleich im Kompara­ tor K1 durchgeführt wird, wird die dem Ausgangsstrom Ia pro­ portionale, an der Drain-Source-Strecke des zweiten Transi­ stors T2 abfallende Ausgangsspannung Ua mit der vom Referenz­ strom Iref hervorgerufenen, an der Drain-Source-Strecke des dritten Transistors T3 abfallenden Spannung U3 verglichen.Is after the second delay time tv2 (VI) Output voltage Ua less than the second reference voltage Uref2 (Ua <Uref2), then the output current Ia with the reference supplied by the reference current source Q. current Iref compared (VII). Because this comparison in Kompara Tor K1 is performed, the output current Ia pro proportional, on the drain-source path of the second transi stors T2 falling output voltage Ua with that of the reference current Iref, on the drain-source path of the third transistor T3 falling voltage U3 compared.

Ist Ia < Iref bzw. Ua < U3 (VII), wobei k1 = L, so wird davon ausgegangen, daß kein Open-Load-Fall vorliegt, und es wird der Ausgang des Buffer-Verstärkers B wieder niederohmig und damit der Schalttransistor T1 leitend geschaltet (VIII). Der Spannungsanstieg am Schalttransistor T1 während der Open- Load-Diagnose ist so gering (~400 mV), daß die Last in dieser Zeit (V bis VIII) nicht abgeschaltet wird.If Ia <Iref or Ua <U3 (VII), where k1 = L, it becomes assumed that there is no open load case and it will the output of the buffer amplifier B is again low and so that the switching transistor T1 is turned on (VIII). The Voltage rise at the switching transistor T1 during the open Load diagnosis is so low (~ 400 mV) that the load in it Time (V to VIII) is not switched off.

Nach der bereits erwähnten Wartezeit tw (IX) wird, sofern das Steuersignal st noch andauert (X), der beschriebene Diagnose­ vorgang, beginnend mit dem Vergleich der Ausgangsspannung Ua mit der Referenzspannung Uref (IV), wiederholt. Nach dem Ver­ schwinden des Steuersignals st, und damit st', werden die drei Transistoren T1, T2 und T3 wieder nichtleitend gesteuert (XII).After the already mentioned waiting time tw (IX), if the Control signal is still ongoing (X), the diagnosis described process, starting with the comparison of the output voltage Ua with the reference voltage Uref (IV), repeated. After ver disappearance of the control signal st, and thus st ', the three transistors T1, T2 and T3 again controlled non-conductive (XII).

Ist jedoch Ia < Iref, d. h., Ua < U3 (VII), mit k1 = H, so wird nunmehr davon ausgegangen, daß ein Open-Load-Fall vor­ liegt. In diesem Fall erfolgt eine Anzeige Az (XI), d. h., es wird beispielsweise eine optische Anzeige aktiviert oder im Rahmen einer On-Board-Diagnose in einem zugeordneten Speicher in der Steuerschaltung ST oder im nicht dargestellten Motor­ steuergerät ein Eintrag vorgenommen. Nach Abwarten der Warte­ zeit tw (IX) wird eine erneute Diagnose vorgenommen, wenn das Steuersignal st noch andauert, oder es wird nach dem Ende des Steuersignals st der Einschaltvorgang beendet.However, if Ia <Iref, i. i.e., Ua <U3 (VII), with k1 = H, see above it is now assumed that an open load case before lies. In this case, Az (XI) is displayed, i. i.e. it for example, an optical display is activated or in Framework of an on-board diagnosis in an assigned memory in the control circuit ST or in the motor, not shown control unit made an entry. After waiting for the control room  time tw (IX) a new diagnosis is made if the Control signal is still ongoing or it will be after the end of Control signal st the switch-on process ended.

Bei Vorliegen eines Open-Load-Falles können beispielsweise auch alle weiteren Einschaltvorgänge unterbunden werden.If there is an open load case, for example all other switch-on processes are also prevented.

Erfindungsgemäß kann der Treiber entweder einen Lowside- Schalttransistor T1, wie im Ausführungsbeispiel beschrieben und in der Zeichnung dargestellt, oder einen Highside- Schalttransistor aufweisen. Der Treiber kann aber auch, ins­ besondere in integrierter Ausführung, um in der Anwendung un­ abhängig zu sein, einen Push-Pull-Treiber mit sowohl einem Lowside- als auch einem Highside-Transistor aufweisen. In diesem Fall ist sowohl für den Lowside-, als auch für den Highside-Schalttransistor eine (in Fig. 1 strichpunktiert umrahmte) Schaltung IST erforderlich.According to the invention, the driver can either have a low-side switching transistor T1, as described in the exemplary embodiment and shown in the drawing, or a high-side switching transistor. However, the driver can also have a push-pull driver with both a low-side and a high-side transistor, in particular in an integrated design, so that it is independent of the application. In this case, a circuit IST (framed in dash-dot lines in FIG. 1) is required both for the low-side and for the high-side switching transistor.

Claims (10)

1. Verfahren zur Open-Load-Diagnose einer Schaltstufe mit ei­ ner mit wenigstens einem Schalttransistor (T1) in Reihe liegenden Last (L), dadurch gekennzeichnet,
  • - daß nach Ablauf einer vorgegebenen, ersten Verzögerungszeit (tv1) seit dem Erscheinen eines Steuersignals (st) die am Schalttransistor (T1) liegende Ausgangsspannung (Ua) mit ei­ ner vorgegebenen, ersten Referenzspannung (Uref1) verglichen wird,
    wobei im Falle Ua < Uref1 die Open-Load-Diagnose abgebro­ chen und die Ansteuerung der Schaltstufe bis zum Ende des Steuersignals (st) aufrecht erhalten wird,
    wobei im Falle Ua < Uref1 der Schalttransistor (T1) nichtleitend gesteuert wird, und eine vorgegebene, zweite Verzögerungszeit (tv2) gestartet wird,
  • - daß während des Laufs der zweiten Verzögerungszeit (tv2) die Ausgangsspannung (Ua) mit einer vorgegebenen, zweiten Re­ ferenzspannung (Uref2) verglichen wird, wobei im Falle Ua < Uref2 die Open-Load-Diagnose abgebro­ chen, der Schalttransistor (T1) wieder leitend gesteuert und die Ansteuerung der Schaltstufe bis zum Ende des Steuersi­ gnals (st) aufrecht erhalten wird,
  • - daß im Falle Ua < Uref2 nach Ablauf der zweiten Verzöge­ rungszeit (tv2) der durch den Schalttransistor (T1) fließende Ausgangsstrom (Ia) oder eine zu ihm proportionale Spannung mit einem vorgegebenen Referenzstrom (Iref) oder einer zu diesem proportionalen Spannung (U3) verglichen wird,
    wobei im Falle Ia < Iref die Open-Load-Diagnose abgebro­ chen und die Ansteuerung der Schaltstufe bis zum Ende des Steuersignals (st) aufrecht erhalten wird,
    wobei im Falle Ia < Iref eine Open-Load-Anzeige (Az) er­ folgt, und
  • - daß nach Ablauf einer vorgegebenen Wartezeit (tw) die Open-Load-Diagnose ab dem Ende der ersten Verzögerungszeit (tv1) so lange wiederholt wird, bis das Steuersignal (st) en­ det.
1. A method for open-load diagnosis of a switching stage with a load (L) lying in series with at least one switching transistor (T1), characterized in that
  • that after a predetermined first delay time (tv1) has elapsed since the appearance of a control signal (st), the output voltage (Ua) at the switching transistor (T1) is compared with a predetermined first reference voltage (Uref1),
    in the case of Ua <Uref1 the open load diagnosis is aborted and the control of the switching stage is maintained until the end of the control signal (st),
    in the case of Ua <Uref1 the switching transistor (T1) is controlled in a non-conductive manner and a predetermined, second delay time (tv2) is started,
  • - That during the run of the second delay time (tv2) the output voltage (Ua) with a predetermined, second Re reference voltage (Uref2) is compared, in the case of Ua <Uref2 the open-load diagnosis is canceled, the switching transistor (T1) again is controlled in a conductive manner and the control of the switching stage is maintained until the end of the control signal (st),
  • - That in the case of Ua <Uref2 after the end of the second delay time (tv2) the output current (Ia) flowing through the switching transistor (T1) or a voltage proportional to it with a predetermined reference current (Iref) or a voltage proportional to this (U3) is compared
    in the case of Ia <Iref the open load diagnosis is aborted and the control of the switching stage is maintained until the end of the control signal (st),
    in the case of Ia <Iref an open load display (Az) follows, and
  • - That after a predetermined waiting time (tw) the open load diagnosis is repeated from the end of the first delay time (tv1) until the control signal (st) det.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch das Anzeigesignal (Az) eine einen Open-Load-Fall kenn­ zeichnende optische Anzeige aktiviert wird.2. The method according to claim 1, characterized in that know an open load case from the display signal (Az) drawing optical display is activated. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß durch das Anzeigesignal (Az) in einem Diagnosespeicher ein einen Open-Load-Fall kennzeichnender Eintrag vorgenommen wird.3. The method according to claim 1, characterized in that by the display signal (Az) in a diagnostic memory made an entry identifying an open load case becomes. 4. Vorrichtung zur Durchführung des Verfahrens nach Anspruch 1, mit einem Schalttransistor (T1), welcher mittels Steuersi­ gnalen (st, st') über einen schaltbaren Buffer-Verstärker (B) steuerbar ist,
  • - mit einem mittels der Steuersignale (st) steuerbaren zwei­ ten Transistor (T2), dessen Drain-Source-Strecke parallel zur Drain-Source-Strecke des Schalttransistors (T1) geschaltet ist,
  • - mit einem mittels der Steuersignale (st) steuerbaren drit­ ten Transistor (T3), dessen Gate- und Source-Anschlüsse mit denen des zweiten Transistors (T2) verbunden sind,
  • - mit einer Referenzstromquelle (Q), die mit dem Drain- Anschluß des dritten Transistors (T3) verbunden ist,
  • - mit einem ersten Komparator (K1), dessen einer Eingang mit dem Drain-Anschluß des dritten Transistors (T3) verbunden ist, und dessen anderer Eingang mit dem Drain-Anschluß des zweiten Transistors (T2) verbunden ist,
  • - mit einem zweiten Komparator (K2), dessen einer Eingang mit dem Drain-Anschluß des zweiten Transistors (T2) verbunden ist, und dessen anderem Eingang vorgegebene Referenzspannun­ gen (Uref1, Uref2) zuführbar sind, und
  • - mit einer Steuerschaltung (ST), welche mittels eines in ihr gespeicherten Programms und abhängig von den Steuersigna­ len (st) und den Ausgangssignalen (k1, k2) der beiden Kompa­ ratoren (K1, K2) den Buffer-Verstärker (B) und die Transisto­ ren (T1, T2, T3) steuert sowie die Referenzspannungen (Uref1, Uref2) vorgibt.
4. Apparatus for performing the method according to claim 1, with a switching transistor (T1) which can be controlled by means of control signals (st, st ') via a switchable buffer amplifier (B),
  • - With a controllable by means of the control signals (st) two th transistor (T2), whose drain-source path is connected in parallel to the drain-source path of the switching transistor (T1),
  • - With a by means of the control signals (st) controllable third transistor (T3), the gate and source connections of which are connected to those of the second transistor (T2),
  • with a reference current source (Q) which is connected to the drain connection of the third transistor (T3),
  • with a first comparator (K1), one input of which is connected to the drain of the third transistor (T3) and the other of which is connected to the drain of the second transistor (T2),
  • - With a second comparator (K2), whose one input is connected to the drain of the second transistor (T2), and whose other input predetermined reference voltages (Uref1, Uref2) can be supplied, and
  • - With a control circuit (ST), which by means of a program stored in it and depending on the Steuerigna len (st) and the output signals (k1, k2) of the two comparators (K1, K2) the buffer amplifier (B) and Transisto ren (T1, T2, T3) controls and specifies the reference voltages (Uref1, Uref2).
5. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Schalttransistor (T1) ein DMOS-Transistor ist.5. The device according to claim 4, characterized in that the switching transistor (T1) is a DMOS transistor. 6. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß das Verhältnis des durch den Schalttransistor (T1) fließenden Stromes (Ia) zu dem durch den zweiten (T2) oder dritten Tran­ sistor (T3) fließenden Strom größer als 100 ist.6. The device according to claim 4, characterized in that the ratio of the flowing through the switching transistor (T1) Current (Ia) to that through the second (T2) or third train sistor (T3) flowing current is greater than 100. 7. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der erste Komparator (K1) ein Ausgangssignal (k1 = H) abgibt, wenn der vom Referenzstrom (Iref) am dritten Transistor (T3) verursachte Spannungsabfall (U3) größer ist als der von dem durch den zweiten Transistor (T2) fließenden Strom verursach­ te Spannungsabfall.7. The device according to claim 4, characterized in that the first comparator (K1) outputs an output signal (k1 = H), if the reference current (Iref) on the third transistor (T3) caused voltage drop (U3) is greater than that current flowing through the second transistor (T2) voltage drop. 8. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der zweite Komparator (K2) ein Ausgangssignal (k2 = H) ab­ gibt, wenn die erste Referenzspannung (Uref1) größer als die im leitenden Zustand am Schalttransistor (T1) abfallende Aus­ gangsspannung (Ua) ist, oder wenn die zweite Referenzspannung (Uref2) größer als die im nichtleitenden Zustand am Schalt­ transistor (T1) abfallende Ausgangsspannung (Ua) ist.8. The device according to claim 4, characterized in that the second comparator (K2) an output signal (k2 = H) there if the first reference voltage (Uref1) is greater than that Off falling on the switching transistor (T1) in the conductive state output voltage (Ua), or if the second reference voltage (Uref2) greater than that in the non-conductive state on the switch  transistor (T1) falling output voltage (Ua). 9. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Schalttransistor (T1) ein Lowside- oder ein Highside- Transistor ist.9. The device according to claim 4, characterized in that the switching transistor (T1) is a low-side or a high-side Transistor is. 10. Vorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß der Schalttransistor (T1) ein Push-Pull-Treiber mit sowohl einem Lowside- als auch einem Highside-Transistor ist, wobei sowohl für den Lowside- als auch für den Highside-Transistor eine Schaltstufe (IST) vorgesehen ist.10. The device according to claim 4, characterized in that The switching transistor (T1) is a push-pull driver with both is a low-side as well as a high-side transistor, whereby for both the low-side and high-side transistor a switching stage (IST) is provided.
DE19920465A 1999-05-04 1999-05-04 Procedure for open-load diagnosis of a switching stage Expired - Lifetime DE19920465C1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE19920465A DE19920465C1 (en) 1999-05-04 1999-05-04 Procedure for open-load diagnosis of a switching stage
PCT/DE2000/001406 WO2000067379A2 (en) 1999-05-04 2000-05-04 Method and device for the open-load diagnosis of a switching stage
EP00941901A EP1186102B1 (en) 1999-05-04 2000-05-04 Method and device for the open-load diagnosis of a switching stage
US10/011,876 US6456156B1 (en) 1999-05-04 2001-11-05 Method and device for the open-load diagnosis of a switching stage

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19920465A DE19920465C1 (en) 1999-05-04 1999-05-04 Procedure for open-load diagnosis of a switching stage

Publications (1)

Publication Number Publication Date
DE19920465C1 true DE19920465C1 (en) 2000-11-02

Family

ID=7906911

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19920465A Expired - Lifetime DE19920465C1 (en) 1999-05-04 1999-05-04 Procedure for open-load diagnosis of a switching stage

Country Status (4)

Country Link
US (1) US6456156B1 (en)
EP (1) EP1186102B1 (en)
DE (1) DE19920465C1 (en)
WO (1) WO2000067379A2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011086412A1 (en) 2011-11-15 2013-05-16 Continental Automotive Gmbh Apparatus and method for testing the state of connection of a load connected to a connection point
DE102014219130A1 (en) * 2014-09-23 2016-03-24 Continental Automotive Gmbh Diagnostic circuit and method for operating a diagnostic circuit
EP3399322A1 (en) * 2017-05-04 2018-11-07 Hamilton Sundstrand Corporation Discrete input
WO2019121623A1 (en) * 2017-12-20 2019-06-27 Robert Bosch Gmbh Method for checking an output stage for controlling a load
DE102008035325B4 (en) 2007-09-17 2020-08-06 Infineon Technologies Ag Method for detecting the presence of a load and control circuit

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10261433B3 (en) * 2002-12-30 2004-08-19 Infineon Technologies Ag Control circuit for semiconductor switch in series with inductive load provides two alternate control signals dependent on comparison between input signal value and voltage measuring signal
JP3729819B2 (en) * 2003-05-19 2005-12-21 ローム株式会社 Power element protection circuit and semiconductor device having the same
DE10346307B3 (en) * 2003-10-06 2004-12-30 Infineon Technologies Ag Switching control element for semiconductor switch has input control signal passed to control switch connected to gate of FET and via capacitor to source and drain is connected to load
JP4606190B2 (en) * 2004-03-30 2011-01-05 ローム株式会社 VOLTAGE CONTROL DEVICE, VOLTAGE CONTROL METHOD, AND ELECTRONIC DEVICE USING THE SAME
JP4814250B2 (en) * 2004-11-26 2011-11-16 フリースケール セミコンダクター インコーポレイテッド Power switching device with load release detection function
JP4508888B2 (en) * 2005-01-21 2010-07-21 国産電機株式会社 Engine drive power supply
KR101008509B1 (en) 2006-01-17 2011-01-17 브로드콤 코포레이션 Power over ethernet controller integrated circuit architecture
US20070188426A1 (en) * 2006-02-10 2007-08-16 Al-Aid Corporation LED driver circuit
CN101563826B (en) * 2006-12-28 2013-01-30 德雷格医疗系统股份有限公司 An electronic device identification system
US7679878B2 (en) * 2007-12-21 2010-03-16 Broadcom Corporation Capacitor sharing surge protection circuit
US11159009B2 (en) * 2013-04-01 2021-10-26 Qualcomm Incorporated Voltage regulator over-current protection
CN105021971B (en) * 2015-06-11 2018-01-30 阳江核电有限公司 Commutating circuit IGCT operation conditions method of testing and test device
US10718823B2 (en) * 2016-07-21 2020-07-21 Renesas Electronics Corporation Open load diagnosis
KR102471752B1 (en) 2017-09-21 2022-11-29 삼성전자주식회사 Operational amplifying circuit, data driving circuit, and operation methods of the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4020187C2 (en) * 1989-06-26 1991-12-12 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho, Kariya, Aichi, Jp

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3712083B2 (en) * 1995-11-28 2005-11-02 株式会社ルネサステクノロジ Internal power supply potential supply circuit and semiconductor device
FR2697115B1 (en) * 1992-10-21 1995-01-06 Sgs Thomson Microelectronics Load detection circuit open.
US5570060A (en) * 1995-03-28 1996-10-29 Sgs-Thomson Microelectronics, Inc. Circuit for limiting the current in a power transistor
EP0743529B1 (en) * 1995-05-16 2004-07-28 STMicroelectronics S.r.l. Method and corresponding circuit for detecting an open load
JP3206724B2 (en) * 1996-10-23 2001-09-10 矢崎総業株式会社 Power supply device and connector connection failure detection method
DE19705339C2 (en) * 1997-02-12 2001-11-15 Infineon Technologies Ag Smart switches and methods for open-load diagnosis of the same
DE69838973T2 (en) * 1998-05-29 2009-01-02 Stmicroelectronics S.R.L., Agrate Brianza Low power monitoring by "low-side" driven DMOS by modulating its internal resistance
US6356140B1 (en) * 1998-07-15 2002-03-12 Linear Technology Corporation Active pullup circuitry for open-drain signals
KR100319606B1 (en) * 1999-02-12 2002-01-05 김영환 Voltage down circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4020187C2 (en) * 1989-06-26 1991-12-12 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho, Kariya, Aichi, Jp

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008035325B4 (en) 2007-09-17 2020-08-06 Infineon Technologies Ag Method for detecting the presence of a load and control circuit
DE102011086412A1 (en) 2011-11-15 2013-05-16 Continental Automotive Gmbh Apparatus and method for testing the state of connection of a load connected to a connection point
WO2013072385A1 (en) 2011-11-15 2013-05-23 Continental Automotive Gmbh Device and method for testing the state of the connection of a load connected to a connection point
DE102011086412B4 (en) 2011-11-15 2023-06-15 Vitesco Technologies GmbH Device and method for testing the connection status of a load connected to a connection point
DE102014219130A1 (en) * 2014-09-23 2016-03-24 Continental Automotive Gmbh Diagnostic circuit and method for operating a diagnostic circuit
US9739823B2 (en) 2014-09-23 2017-08-22 Continental Automotive Gmbh Diagnostic circuit and method for the operation of a diagnostic circuit
DE102014219130B4 (en) 2014-09-23 2018-06-07 Continental Automotive Gmbh Diagnostic circuit and method for operating a diagnostic circuit
EP3399322A1 (en) * 2017-05-04 2018-11-07 Hamilton Sundstrand Corporation Discrete input
US10374601B2 (en) 2017-05-04 2019-08-06 Hamilton Sundstrand Corporation Discrete input
WO2019121623A1 (en) * 2017-12-20 2019-06-27 Robert Bosch Gmbh Method for checking an output stage for controlling a load
US11828784B2 (en) 2017-12-20 2023-11-28 Robert Bosch Gmbh Method for checking an output stage for controlling a load

Also Published As

Publication number Publication date
EP1186102A2 (en) 2002-03-13
US6456156B1 (en) 2002-09-24
WO2000067379A3 (en) 2001-04-19
EP1186102B1 (en) 2007-11-28
WO2000067379A2 (en) 2000-11-09
US20020070773A1 (en) 2002-06-13

Similar Documents

Publication Publication Date Title
DE19920465C1 (en) Procedure for open-load diagnosis of a switching stage
DE19855604C5 (en) Method and device for controlling a power output stage
DE102011054147B4 (en) Test device and test method
EP1797634B1 (en) Method and arrangement for controlling the electricity supply of an electronically commutated motor
DE102005012405B3 (en) Method and circuit arrangement for detecting a line break
DE102017221813B4 (en) INJECTION CONTROL UNIT
EP0790408A2 (en) Measuring circuit for an ionic current in ignition devices for internal combustion engines
DE102011086412B4 (en) Device and method for testing the connection status of a load connected to a connection point
DE112009004404T5 (en) Switching device and test device
DE112019002637T5 (en) POWER SOURCE INPUT CIRCUIT AND ELECTRIC COMPRESSOR WITH INTEGRATED INVERTER FOR VEHICLES WITH THIS CIRCUIT
DE3507130A1 (en) DRIVER CIRCUIT FOR A MAGNETIC COIL
EP2130053B1 (en) Method for detecting an electric potential difference on a piezoelectric actuator unit and circuit arrangement for carrying out said method
DE102008051074A1 (en) Method and apparatus for monitoring a load driven by a power semiconductor switch
EP1475875A2 (en) Method and device to monitor a power output stage
DE19705339C2 (en) Smart switches and methods for open-load diagnosis of the same
DE112010003843T5 (en) LASTANSTEUERVORRICHTUNG
DE102005023358A1 (en) Device for detecting the battery voltage in engine control units
DE102022200598A1 (en) Method for detecting a characteristic operating parameter of a transistor of an inverter
DE102015205250A1 (en) Method and device for controlling a dead time in a synchronous converter
DE3536447C2 (en) Short-circuit and overload-proof transistor output stage
EP1016214B1 (en) Method and device for controlling an integrated power amplifier stage
EP2807363A1 (en) Method and control device for charging or discharging a piezo-electric actuator
EP3652860A1 (en) Level converter and a method for converting level values in vehicle control devices
DE60014140T2 (en) DRIVE CURRENT CONTROL BY LOW VOLTAGE STORAGE
DE102007053041A1 (en) Circuit arrangement for control device, has two field effective transistors and zener-diode connected in series in anti-parallel manner, where zener-diode is connected directly between both field effective transistors

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: SIEMENS AG, 80333 MUENCHEN, DE X-FAB SEMICONDUCTOR

8327 Change in the person/name/address of the patent owner

Owner name: SIEMENS AG, 80333 MUENCHEN, DE X-FAB SEMICONDUCTOR

8327 Change in the person/name/address of the patent owner

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

Owner name: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE

R081 Change of applicant/patentee

Owner name: X-FAB SEMICONDUCTOR FOUNDRIES AG, DE

Free format text: FORMER OWNERS: CONTINENTAL AUTOMOTIVE GMBH, 30165 HANNOVER, DE; X-FAB SEMICONDUCTOR FOUNDRIES AG, 99097 ERFURT, DE

R071 Expiry of right