-
Die
Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum
Umschalten eines elektrischen Schaltkreises mittels eines Umschaltsignals
in einen Stromsparmodus.
-
Ein
Umschalten in einen Stromsparmodus ist insbesondere bei Schaltkreisen
notwendig, die über eine
Batteriespannung versorgt werden, beispielsweise bei Automobil-
oder Mobilfunk-Anwendungen, um
den Stromverbrauch während
inaktiver Phasen des Schaltkreises zu minimieren. Unter "inaktiven Phasen" lassen sich beispielsweise
solche Zeiträume
verstehen, während
derer der Schaltkreis, bei dem es sich insbesondere um einen integrierten Schaltkreis
handeln kann, z.B. einen Infrarot-Receiver, keine Daten an andere elektronischen
Baugruppen, z.B. einen Mikrocontroller, sendet.
-
Bei
vorbekannten Verfahren und Schaltungsanordnungen der eingangs genannten
Art wird einer der Anschlusspins des Schaltkreises dazu bestimmt, exklusiv
als Eingangspin für
das Umschaltsignal zu dienen, oder es wird ein zusätzlicher
Pin für
das Umschaltsignal vorgesehen. Hierbei ist als nachteilig anzusehen,
dass entweder ein Pin des Schaltkreises für andere Anwendungen verloren
ist bzw. dass das Bereitstellen eines zusätzlichen Pins einen fertigungstechnischen
Mehraufwand bedeutet und insbesondere im Zuge der fortschreitenden
Miniaturisierung elektronischer Strukturen schon aufgrund des zusätzlichen
Platzbedarfs zu vermeiden ist.
-
Der
Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung
der eingangs genannten Art derart weiter zu entwickeln, dass die
vorstehend aufgeführten
Nachteile vermieden werden.
-
Die
Aufgabe wird bei einem Verfahren der eingangs genannten Art dadurch
gelöst,
dass ein Daten-Ausgangspin des Schaltkreises zugleich als Eingangspin
für ein
externes Signal verwendet wird, nach Maßgabe dessen anschließend das
Umschaltsignal erzeugt wird. Bei einer Schaltungsanordnung der eingangs
genannten Art ist zur Lösung
der Aufgabe vorgesehen, dass ein Daten-Ausgangspin des Schaltkreises zugleich
als Eingangspin für
ein externes Signal nutzbar ist, wobei das externe Signal maßgeblich
für die
Erzeugung des Umschaltsignals ist. Auf diese Weise ermöglicht die
Erfindung die Funktion eines Stromsparmodus, ohne einen Anschlusspin
des Schaltkreises zu "blockieren" oder auf das Vorsehen
eines zusätzlichen
Pins angewiesen zu sein.
-
In
Weiterbildung des erfindungsgemäßen Verfahrens
ist vorgesehen, dass ein Potentialwert am Daten-Ausgangspin mit
einem Referenzwert verglichen wird, wobei ein erstes internes Steuersignal
erzeigt wird; anschließend
das erste interne Steuersignal mit einem zweiten internen Steuersignal
logisch verknüpft
wird; und dann als Ergebnis der Verknüpfung das Umschaltsignal resultiert.
Dabei repräsentiert
das zweite interne Steuersignal vorzugsweise eine Aktivität der Datenübertragung
zum Daten-Ausgangspin, so dass erfindungsgemäß ein Umschalten in den Stromsparmodus
nur erfolgen kann, wenn das zweite interne Steuersignal einen Zustand
fehlender Datenaktivität
anzeigt. Auf diese Weise fungiert der Daten-Ausgangspin effektiv
nur dann als Umschalt-Steuereingang, wenn der zu steuernde Schaltkreis
nicht gerade aktiv ist.
-
Bei
einer erfindungsgemäßen Schaltungsanordnung
kann dementsprechend vorgesehen sein, dass mit dem Daten-Ausgangspin
ein Vergleichsmittel zum Vergleichen des externen Signals mit einem Referenzsignal
und zum Erzeugen eines ersten internen Steuersignals in Abhängigkeit
von dem Vergleichsergebnis verbunden ist, wobei die Schaltungsanordnung
vorzugsweise noch ein Signalerzeugungsmittel zum Anzeigen einer
Aktivität
der Datenübertragung
zum Daten-Ausgangspin mittels eines zweiten internen Steuersignals
aufweist. Um – wie vorstehend
bereits erläutert – eine Verwendung
des Daten-Ausgangspins zum Zwecke eines Moduswechsels nur bei Inaktivität des Schaltkreises
zuzulassen, besitzt die erfindungsgemäße Schaltungsanordnung vorteilhafter
Weise ein logisches Verknüpfungsmittel
für die
ersten und zweiten internen Steuersignale, das sich weiterhin dadurch
auszeichnet, dass durch das Verknüpfungsmittel das Umschaltsignal
erzeugbar ist.
-
Um
im Stromsparmodus den Energieverbrauch weiter zu senken, ist nach
einer äußerst bevorzugten
Weiterbildung des erfindungsgemäßen Verfahrens
vorgesehen, dass bei erfolgendem Umschalten in den Stromsparmodus
ein zwischen dem Daten-Ausgangspin und einem Anschluss für eine Versorgungsspannung
angeordneter Pull-Up-Widerstand durch eine Schwachstromquelle ersetzt
wird. Entsprechend weist eine erfindungsgemäße Schaltungsanordnung in Weiterbildung
Schaltmittel zum Ersetzen eines zwischen dem Daten-Ausgangspin und
einem Anschluss für
eine Versorgungsspannung angeordneten Pull-Up-Widerstands durch
eine Schwachstromquelle auf. Der Pull-Up-Widerstand sorgt im Betriebsmodus
des Schaltkreises für
ein definiertes Potenzial am Daten-Ausgangspin, würde aber
sonst einen zu hohen Stromfluss aufgrund der anliegenden Versorgungsspannung
bedingen. Die vorrichtungstechnisch zu seinem Ersetzen vorgesehenen
Schaltmittel können
erfindungsgemäß ebenfalls
durch das Umschaltsignal gesteuert werden.
-
Nach
einer äußerst bevorzugten
Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist
demnach vorgesehen, dass die Schwachstromquelle und der Pull-Up-Widerstand
zueinander parallel geschaltet sind und dass die Schaltmittel als
ein der Schwachstromquelle bzw. dem Pull-Up-Widerstand jeweils direkt vorgeschalteter
Transistor ausgebildet sind, die sich wie der Schaltkreis ebenfalls durch
das Umschaltsignal steuern lassen.
-
Zum
Zwecke einer möglichst
einfachen Ausgestaltung der erfindungsgemäßen Schaltungsanordnung kann
die Schwachstromquelle als ein relativ zu dem Pull-Up-Widerstand
hochohmiger Widerstand ausgebildet sein.
-
Weitere
Eigenschaften und Vorteile der Erfindung ergeben sich aus der nachfolgenden
Beschreibung von Ausführungsbeispielen
anhand der Zeichnung.
-
Die
einzige Figur zeigt eine erfindungsgemäße Schaltungsanordnung zum
Umschalten eines integrierten Schaltkreises (IC) 1 nach Maßgabe eines externen
Mikrocontrollers (μC) 2.
Bei dem integrierten Schaltkreis 1 handelt es sich im Rahmen
des gezeigten Ausführungsbeispiels
um einen Schaltkreis, der zum Empfangen von Signalen im infraroten Spektralbereich
ausgebildet ist, d.h. einen IR-Receiver. Der integrierte Schaltkreis 1 nimmt
aus einer Versorgungsspannung VS, beispielsweise
einer Batteriespannung, im Normalbetrieb einen Strom IS und
im angestrebten Stromsparmodus (Shutdown-Modus, SD) einen demgegenüber verminderten
Strom ISD auf.
-
Mit
dem integrierten Schaltkreis 1 ist eine erfindungsgemäße Schaltungsanordnung 3 in
Wirkverbindung geschaltet. Dabei können die Schaltungsanordnung 3 und
der IC 1 auch gemeinsam (monolithisch) integriert sein, wie in der
Figur durch die gestrichelte Linie 4 (Integrationseinheit)
angedeutet.
-
Die
Schaltungsanordnung 3 umfasst nach dem gezeigten Ausführungsbeispiel
zunächst
einen Daten-Ausgangspin 1.1 des IC 1, über den dieser empfangene Daten
DAT an den Mikrocontroller 2 übermittelt. Der Daten-Ausgangspin 1.1 ist
innerhalb der Schaltungsanordnung 3 an einen Knoten 3.1 angeschlossen,
der zwischen einer Versorgungsspannung VS,
beispielsweise einer Batteriespannung mit VS =
5 V, und einem Massepotential GND liegt. Zwischen den Knoten 3.1 und
das Massepotential GND ist ein erstes Schaltmittel in Form eines
NMOS-Transistors 3.2, im Folgenden als Ausgangstransistor
bezeichnet, eingeschleift. Letzterer ist bei dem gezeigten Ausführungsbeispiel
selbstsperrend ausgebildet und fungiert bezüglich des Knotens 3.1 als Pull-Down-Transistor.
-
Der
Ausgangstransistor 3.2 ist mit seiner Gate-Elektrode mit
einer Funktionseinheit 3.3 der Schaltungsanordnung 3 verbunden,
bei der es sich erfindungsgemäß beispielsweise
um einen Demodulator handeln kann, über den mittels eines Signals
D der Ausgangstransistor 3.2 über seine Gate-Elektrode ansteuerbar
ist. Bei dem Signal D kann es sich im Rahmen der Erfindung um ein
in der Funktionseinheit 3.3 von einer Trägerwelle
isoliertes binäres
Datensignal des IC 1, d.h. eine Abfolge von HIGH- und LOW-Pegel-Werten handeln, wobei
der Ausgangstransistor 3.2 im Falle D = 0 sperrt und für D = 1
leitet. In letzterem Fall liegt der Knoten 3.1 auf Massepotential
GND.
-
Zwischen
den Knoten 3.1 und einen Anschluss für die Versorgungsspannung VS ist ausgehend von dem Knoten 3.1 zunächst ein
Pull-Up-Widerstand R1 und – in Reihe
mit diesem – ein
zweites Schaltmittel in Form eines (selbstleitenden) PMOS-Transistors 3.4 geschaltet.
Parallel hierzu besitzt die Schaltungsanordnung 3 ein drittes
Schaltmittel in Form eines weiteren (selbstleitenden) PMOS-Transistors 3.5 sowie
eine Stromquelle 3.6, die einen schwachen sog. "Sense"-Strom IL der
Stärke
IL = 100 nA liefert. Die Stromquelle 3.6 kann
alternativ auch als relativ zu dem Pull-Up-Widerstand R1 hochohmiger
Widerstand R2 ausgebildet sein (z. B. R1 = 100 kΩ,
R2 ⎕ R1),
wie in der Figur anhand der punktierten Verbindungen angedeutet
ist. Wiederum ist ausgehend von der Versorgungsspannung VS zunächst
der Transistor 3.5 und daran anschließend die Stromquelle 3.6/der
Widerstand R2 angeordnet, wobei dem Knoten 3.1 zugewandte
Anschlüsse
des Pull-Up-Widerstands R1 und der Stromquelle 3.6/des Widerstands
R2 in einen gemeinsamen Knoten 3.7 münden.
-
Weiterhin
besitzt die Schaltungsanordnung 3 ein Vergleichsmittel
in Form eines Komparators 3.8, dessen zu vergleichende
Eingänge
an den Knoten 3.7 bzw. an eine Referenzspannung VR mit VR > GND angeschlossen
sind. Das Ausgangssignal S1 des Komparators 3.8, das erfindungsgemäß als ein
erstes internes Steuersignal fungiert, liegt an einem der Eingänge eines
logischen Verknüpfungsmittels,
das im Rahmen der gezeigten Ausgestaltung der Erfindung als UND-Gatter 3.9 ausgebildet
ist. Der zweite Eingang des UND-Gatters 3.9 ist mit der
Funktionseinheit 3.3 zum Empfangen eines zweiten internen Steuersignals
S2 verbunden, mittels dessen die Funktionseinheit 3.3 eine
Aktivität
der Datenübertragung – im Folgenden
als Datenaktivität
bezeichnet – vom
IC 1 zum Daten-Ausgangspin 1.1 anzeigt. Bei der gezeigten
Ausgestaltung der Erfindung gilt beispielsweise: S2 = 1 für fehlende
Datenaktivität
(kein Datenburst zum Ausgangspin 1.1).
-
Der
Ausgang des UND-Gatters 3.9 ist an einen weiteren Knoten 3.10 angeschlossen,
von dem aus Verbindungen zu der Gate-Elektrode des PMOS-Transistors 3.4, über einen
Inverter 3.11 zur Gate-Elektrode des PMOS-Transistors 3.5 sowie zum
IC 1 (Signal SD')
abzweigen. Damit sind über den
Ausgang des UND-Gatters 3.9 einerseits
die beiden PMOS-Transistoren 3.4, 3.5 (entgegengesetzt zueinander),
andererseits der IC 1 steuerbar.
-
Im
Normalbetrieb ist der Transistor 3.4 leitend. Durch die
Funktionseinheit 3.3 wird – wie erwähnt – der Ausgangstransistor 3.2 angesteuert. Über den
Pull-Up-Widerstand R1 kann so am Ausgangspin 1.1 ein
Ausgangssignal DAT als direktes Abbild des Signals D zur weiteren
Verarbeitung durch den Mikrocontroller 2 abgegriffen werden.
Es fließt der
Strom IS, typischerweise etwa 500 μA.
-
Die
erfindungsgemäße Schaltungsanordnung 3 arbeitet
nun zum Umschalten des IC 1 in den Stromsparmodus wie folgt: Durch
den Mikrocontroller 2 wird der Daten-Ausgangspin 1.1 extern
auf Massepotential GND gebracht. Dieser Vorgang ist in der Figur durch
den Pfeil SD vom Mikrocontroller 2 zum Ausgangspin 1.1 symbolisiert.
Dadurch sinkt über
die Knoten 3.1, 3.7 die Spannung an dem einen
Eingang des Komparators 3.8 unter den Referenzwert VR, so dass der Komparator 3.8 das
Signal S1 erzeugt wird, hier S1 = 1. Dieses Signal wird durch das
UND-Gatter 3.9 mit dem Signal S2 verknüpft, wobei das UND-Gatter dann
ein HIGH-Pegel-Ausgangssignal zum Knoten 3.10 liefert,
wenn gleichzeitig S1 = 1 und S2 = 1, d.h. wenn keine Datenaktivität stattfindet
und das externe SD-Signal gegeben wurde.
-
Das
Ausgangssignal des UND-Gatters 3.9 dient zum einen als
(internes) Shutdown-Signal SD' für den IC
1. Letzterer wird kann folglich nur dann nach Maßgabe des externen Signals
SD in den Stromsparmodus umgeschaltet werden, wenn in diesem Moment
keine Daten übertragen
werden.
-
Erfindungsgemäß wird demnach
der Daten-Ausgangspin 1.1 des integrierten Schaltkreises 1 zugleich
als Eingangspin für
das externe Shutdown-Signal SD verwendet, nach Maßgabe dessen – wie vorstehend
detailliert erläutert – anschließend das
interne Umschaltsignal SD' erzeugt
wird.
-
Zum
anderen wird aufgrund der steuernden Verbindungen vom Knoten 3.10 zu
den Transistoren 3.4, 3.5 im Stromsparmodus erfindungsgemäß eine weitere
Stromreduktion erzielt: Im Falle eines HIGH-Pegel-Signals am Knoten 3.10
sperrt der PMOS-Transistor 3.4, während der PMOS-Transistor 3.5 aufgrund
des Inverters 3.11 leitet. Auf diese Weise wird der Pull-Up-Widerstand
R1 durch die Stromquelle 3.6 bzw.
den Widerstand R2 ersetzt. Dadurch lässt sich
vermeiden, dass im Stromsparmodus des IC 1 ein zu hoher Strom I
= VS/R1 = 50 μA aus der
Versorgungsspannung VS durch den Pull-Up-Widerstand R1 fließt.
Demgegenüber
beträgt
die Ruhestrom-Aufnahme des IC 1 nur etwa ISD =
100 nA. Erfindungsgemäß ergibt
sich wegen IL = 100 nA nur ein Gesamt-Ruhestrom
im Stromsparmodus von ISD + IL = 200
nA, d.h. einem 250-stel des Ruhestroms durch den Widerstand R1. Das gleiche Ergebnis erhält man alternativ
bei Verwendung eines relativ zu dem Pull-Up-Widerstand R1 hochohmigen Widerstands R2 =
50 MΩ.
-
Das
Aufschalten des Stroms IL bzw. VS/R2 ist
notwendig, um den Ausgangspin 1.1 auch im Stromsparmodus,
d.h. bei fehlender Datenaktivität auf
ein definiertes Potential zu legen; ohne diesen Strom würde der
Ausgangspin "floaten".
-
- 1
- integrierter
Schaltkreis
- 1.1
- Daten-Ausgangspin
- 2
- Mikrocontroller
- 3
- Schaltungsanordnung
- 3.1
- Knoten
- 3.2
- NMOS-Transistor
- 3.3
- Funktionseinheit
- 3.4
- PMOS-Transistor
- 3.5
- PMOS-Transistor
- 3.6
- Stromquelle
- 3.7
- Knoten
- 3.8
- Komparator
- 3.9
- UND-Gatter
- 3.10
- Knoten
- 3.11
- Inverter
- 4
- Integrationseinheit
- D
- Datensignal
- DAT
- Daten
- GND
- Massepotential
- IL
- Sense-Strom
- IS
- Normalbetriebs-Strom
- ISD
- Ruhestrom
- R1
- Pull-Up-Widerstand
- R2
- Widerstand
- S1
- internes
Steuersignal
- S2
- internes
Steuersignal
- SD,
SD'
- Shutdown-Signal
- VR
- Referenzspannung
- VS
- Versorgungsspannung