-
Die Erfindung betrifft ein Verfahren
und ein System zur Simulation eines elektronischen Schaltungsnetzwerks,
insbesondere eines Schaltungsnetzwerks einer analogen Leistungselektronik,
z. B. eines Motor- oder Batterie-Steuergeräts für ein Fahrzeug.
-
Es ist bekannt, zur numerischen Simulation
von analogen elektronischen Schaltungsnetzwerken Simulationsprogramme,
wie etwa SPICE (= Simulation Program with Integrated Circuit Emphasis)
oder SABER (= PC- oder Workstationprogramm als Programm zur Simulation
einer integrierten Schaltung auf Basis eines SPICE-ähnlichen
Verfahrens) einzusetzen. Ziel dieser auf Mikrocomputern lauffähigen Simulationsprogramme (auch
Simulatoren genannt) ist es, den Zustand eines anlogen Schaltungsnetzwerks
zu in der Zukunft liegenden Zeitpunkten zu berechnen. Bei der Verwendung
von solchen auch als Analogsimulatoren bezeichneten Simulatoren
werden zur Simulation des Schaltungsnetzwerks in der Regel zumindest
für einen
Teil der einzelnen Maschen oder Knoten des zu simulierenden Schaltungsnetzwerks
nichtlineare Differentialgleichungen (kurz DGL genannt) aufgestellt,
die zur Laufzeit des Simulators gelöst werden.
-
Ein Problem ergibt sich dabei, wenn
eine Kopplung mehrer Maschen oder Knoten während der Berechnung einer
vorgegebenen Masche zu berücksichtigen
ist. Hierzu wird beispielsweise eine laufzeitabhängige Lösung der Differentialgleichungen
durch numerische Integration in verhältnismäßig kleinen Zeitschritten ausgeführt. Diese
Methode ist jedoch ausgesprochen rechenintensiv.
-
Mit anderen Worten: Will man auf
den aufwendigen und kostenintensiven Aufbau von Hardware-Prototypen
verzichten und die Entwicklung auf simulationsbasierenden Verfahren
(= Virtual Prototyping) durchführen,
so stellt man recht schnell fest, dass herkömmliche Simulatoren für analoge
oder hybride (= analoge/digitale) Systeme zu langsam sind, um eine
komplette Produktentwicklung auf ihnen durchführen zu können. So benötigt man
für die
Simulation eines elektronischen Reglers für ein zwei Sekunden dauerndes
Bremsmanöver circa
35 Tage Rechenzeit, wobei die Simulation auf Transistorlevel (analog)
und RTL-Level (digital) durchgeführt
wurde. Eine derartige zeitintensive Simulation ist für viele
technische Anwendungsfälle,
z. B. für
die Simulation eines Schaltungsnetzwerks einer analogen Leistungselektronik
für Kraftfahrzeuge,
zu kosten- und rechenintensiv.
-
Des Weiteren sind zur Simulation
von digitalen Netzwerken Simulationsverfahren bekannt, die nach dem
Prinzip der schaltenden Niveaus (= Switch-Level) arbeiten. Bei dieser
Art der Simulation, wie sie beispielsweise in der Doktorarbeit „Piecewise
Linear Models for Switch-Level Simulation, Rusell Kao, Western Research
Laboratory, 250 University Avenue, Palo Alto, California, 94301
USA, September 1992 beschrieben ist, wird eine Aufteilung des zu
simulierenden digitalen Gesamt-Netzwerks in kleinere, getrennt simulierbare Teilnetzwerke
(auch Maschen genannt) vorgenommen, die ein oder mehrere elektronische
Bauelemente enthalten können.
Be kannte „Switch-Level„-Simulatoren
sind jedoch zur Simulation von analogen Schaltungen, insbesondere
von nichtlinearen Schaltungen, die Spulen umfassen, nicht ohne weiteres
einsetzbar.
-
Aus der
DE-A-101 062 47 ist ein
Verfahren bekannt, welches das Prinzip der „Switch-Level„-Simulation
auch für
analoge Schaltungen einsetzbar macht. Im Vergleich zu den weiter
oben erwähnten
analogen Simulatoren wird eine verringerte Anzahl von Berechnungsschritten
zur Simulation benötigt.
Der Grad der Übereinstimmung
des Modells mit der zu simulierenden Schaltung ist dabei praktisch
nicht ver-ringert.
-
Das bekannte Verfahren ist zur Simulation
von numerischen Verfahren elektronischer Schaltungsnetzwerke, insbesondere
Schaltungsnetzwerken in einer analogen Leistungselektronik für Kraftfahrzeuge,
vorgesehen. Die vorliegende Erfindung setzt sich zum Ziel, das aus
der
DE-A-101 062 47 bekannte
Verfahren noch weiter zu verbessern und eine zur Durchführung des
Verfahrens geeignete Vorrichtung sowie ein Computerprogrammprodukt
anzugeben.
-
Die bezüglich des Verfahrens gestellte
Aufgabe wird erfindungsgemäß durch
die Merkmale des Patentanspruchs 1 gelöst. Dabei wird zur Simulation
eines elektronischen Schaltungsnetzwerks, insbesondere zur Simulation
eines Schaltungsnetzwerks einer analogen Leistungselektronik für ein Fahrzeug,
das Schaltungsnetzwerk partiell linearisiert, indem für das Schaltungsnetzwerk
in Abhängigkeit
von der Gesamtheit aller das Schaltungsnetzwerk repräsentierenden
Schaltzustände
eine entsprechende Anzahl von linearen umschaltbaren Teilnetzwerken
ermittelt und ggf. generiert wird, anhand derer für das Schaltungsnetzwerk
mittels Permutation aller möglichen
Schaltzustände
der linearen umschaltbaren Teilnetzwerke ein vollständiger Satz von
Schaltungslösungen
bestimmt wird.
-
Mit anderen Worten: Entsprechend
dem bekannten Verfahren wird mittels eines Rechenwerks ein elektronisches
Schaltungsnetzwerk in Teilnetzwerke und/oder elektrische Komponenten
eingeteilt und jedes Teilnetzwerk und/oder jede elektrische Komponente
getrennt simuliert. Dabei wird mindestens ein Teilnetzwerk und/oder
eine elektrische Komponente mittels einer oder mehrerer linearer
oder nichtlinearer Differentialgleichungen simuliert, wobei die
Differentialgleichungen explizit gelöst und parametri-sierbar sind.
Unter Teilnetzwerk (auch Masche genannt) und/oder elektrischer Komponente
wird insbesondere ein das Teilnetzwerk bzw. die elektrische Komponente
repräsentieren-des
Ersatzschaltbild verstanden.
-
Bei den aus dem Stand der Technik
bekannten Verfahren wird angenommen, dass bei der Berechnung des
jeweiligen simulierten Teilnetzwerks während des Schaltens einer Spule
bzw. eines Kondensators in der Regel genau ein treibender Pfad zu
einer Strom-/Spannungsquelle aktiv ist.
-
Die vorliegende Erfindung löst sich
von diesem Ansatz und gibt ein Verfahren an, mit dem anhand aller möglichen
Schaltzustände
alle durch die umschaltbaren Teilnetzwerke vorgegebenen Schaltungslösungen zunächst durch
Permutation vollständig
berechnet werden. Während
der Simulation werden dann die ermittelten Schaltungslösungen unter
Berücksichtiqung
der zugehörigen
aktueller. Schalt- oder Signalzustände des Schaltungsnetzwerks
verwendet. Das heißt,
die Simulation des Schaltungsnetzwerks wird in Abhängigkeit
des jeweiligen Schaltzustandes des zugehörigen Teilnetzwerks simuliert.
-
Das hier beschriebene Verfahren und
die zugehörige
Vorrichtung dienen zur Erstellung von Verhaltens- oder Schaltfunktionsmodellen
für eine
Elektronik, insbesondere für
eine Leistungselektronik gemäß dem Prinzip
des „Virtual
Prototypings„,
welche auf einem speziellen Simulator in Form eines Computerprogrammprodukts
simuliert werden.
-
Zur Simulation der Leistungselektronik
wird das betreffende analoge Schaltungsnetzwerk in Form eines allgemein üblichen
Schaltplans oder eines elektronischen Schaltungsnetzwerks vorgegeben.
-
Bei. der Nachbildung oder Simulation
des analogen Schaltungsnetzwerks, insbesondere bei einer abstrakten
Nachbildung oder Simulation ist darauf zu achten, dass die so genannte
Abstraktionsabweichung (auch „Gap
of Abstraction„ genannt)
nicht zum Verlust von systemrelevanten Eigenschaften führt. Zur
Auslegung einer einzelnen analogen Schaltung oder eines analogen
Schaltungsnetzwerks wird vorzugsweise nach einer abgeschlossenen
Dimensionierungsphase ein Modell des betreffenden Schaltungsnetzwerks
anhand von Teilnetzwerken automatisch generiert, welches anschließend für eine schnelle
Simulation auf der Ebene des Schaltungsnetzwerks (auch Systemebene
genannt) verwendet wird.
-
Zur Vereinfachung des zu simulierenden
Schaltungsnetzwerks für
eine schnelle Simulation werden für den Fall, dass das Schaltungsnetzwerk
ein nichtlineares Teilnetzwerk umfasst, für dieses wiederum lineare umschaltbare
Teilnetzwerke er mittelt, wobei mittels Permutation aller möglichen
Schaltzustände
der linearen umschaltbaren Teilnetzwerke ein vollständiger Satz
von Schaltungslösungen
für das
nichtlineare Teilnetzwerk automatisch bestimmt wird. Mit anderen
Worten: Je nach Grad der Komplexität sowie Art des analogen Schaltungsnetzwerks
und der dieses beschreibenden Teilnetzwerke werden das analoge Schaltungsnetzwerk
und ebenso die Teilnetzwerke linearisiert, indem nichtlineare Komponenten
des Schaltungsnetzwerks oder der Teilnetzwerke anhand der zugrunde
liegenden Kombination von Schaltzuständen beschrieben und modelliert
werden. Vorteilhafterweise wird zur Modellierung der Teilnetzwerke
aus einem vorherigen Schaltzustand automatisch durch Permutation
ein nachfolgender Schaltzustand bestimmt. Dabei kann der nachfolgende
Schaltzustand ein das selbe Teilnetzwerk repräsentierender Schaltzuzstand
oder ein Schaltzustand eines anderen, z. B. verknüpften Teilnetzwerks
sein.
-
Zweckmäßigerweise wird dabei ein dem
linearen Teilnetzwerk zugrunde liegender diskreter Schaltzustand
anhand einer linearen Differentialgleichung und einer Übertragungsfunktion
auatomatisch bestimmt. Beispielsweise wird ein Zustandsübergang
von einem Schaltzustand eines der Teilnetzwerke in einen anderen Schaltzustand
eines anderen Teilnetzwerks anhand der Null- und/oder Polstellenlösung der Übertragungsfunktion
bestimmt. Des Weiteren wird ein dem Zustandsübergang zugrunde liegender Übergangszeitpunkt
ta bestimmt. Alternativ oder zusätzlich
wird der Übergangszeitpunkt
durch ein externes Ereignis ausgelöst.
-
In einer einfachen Ausführungsform
wird jedes Teilnetzwerk separat bestimmt und insbesondere anhand
der zugehörigen Schaltzustände gelöst. Zweckmäßigerweise
wird das jeweilige lineare Teilnetzwerk anhand einer vorgegebenen
Anzahl von elektrischen Grundbauelementen, insbesondere Spule, Kondensator, Widerstand
und Diode, bestimmt. Diese anhand von elektrischen Grundbauelementen
beschriebenen Teilnetzwerke sind vorzugsweise als Standard-Teilnetzwerke
hinterlegt. Für
eine Vereinfachung und insbesondere für eine schnelle Simulation
des analogen Schaltungsnetzwerks wird das momentan zu bestimmende
Teilnetzwerk als Standard-Teilnetzwerk identifiziert und bei der
Simulation berücksichtigt.
Für den
Fall, dass als Teilnetzwerke des analogen Schaltungsnetzwerks Standard-Teilnetzwerke
verwendet werden, kann das Schaltungsnetzwerk automatisch anhand
der für
diese Standard-Teilnetzwerke
bereits vorhandenen Modelle simuliert werden.
-
Das beschriebene Simulationsverfahren
(auch BeCom-System genannt, mit BeCom = Behavior Component Level
zur Erstellung von Verhaltensmodellen einer elektronischen Schaltung),
welches als ein Simulationsprogramm in einem Simulator (auch BeCom-Sim
genannt, mit BeCom = Behavior Component Level und Sim = Simulator)
implementiert ist, ermöglicht
den Aufbau eines alternativen Entwurfsprozesses, der in den Punkten
Zeitaufwand, Entwicklungskosten, Qualität gegenüber bekannten Hardware-Entwicklungsverfahren verbessert
ist, indem der aufwendige Hardware-Testaufbau eines komplexen analogen
Schaltungsnetzwerks ersetzt wird durch eine Simulation und einen
virtuellen Aufbau.
-
Das Verfahren ermöglicht die Entwicklung von
Schaltkreisen nach einem optimierten Entwicklungsprozess beispielsweise
mit folgenden Schritten:
- 1. Konzeptionierung
des analogen Schaltungsnetzwerks oder Systems;
- 2. Partitionierung in einzelne vorgebbare Teilnetzwerke oder
Module;
- 3. Dimensionierung der einzelnen Teilnetzwerke oder Module aufgrund
von Expertenwissen;
– Ggf.
Beweis der Funktionalität
und Auslegung durch Simulation der einzelnen Teilnetzwerke oder
Module mit konventioneller Simulationstechnologie;
- 4. Generierung von schnellen Simulationsmodellen auf Basis der
vorgegebenen oder richtig dimensionierten Teilnetzwerke oder Module;
- 5. Aufbau einer virtuellen Testschaltung anhand eines selbsttestenden
Programms oder Suite, basierend auf einem virtuellen Prototypen
(= „Virtual
Prototype„);
- 6. Beweis der Funktionalität
und Auslegung durch Simulation des dynamischen Verhaltens der verknüpften oder
interagierenden Teilnetzwerke oder Module auf Systemebene (= Ebene
des analogen Schaltungsnetzwerks).
- 7. Test, ob Freigabe der Parametrisierung und des Aufbaus des
analogen Schaltungsnetzwerks, z. B. eines integrierten Schaltkreises
(= Ics) aufgrund der Simulation erfolgen kann;
- 8. Bei Nichtfreigabe: Änderung
des Verhaltens oder der Parametrisierung der Teilnetzwerke oder
des analogen Schaltungsnetzwerks, wobei identifizierte Fehler behoben
werden und nochmalige Durchführung
des Verfahrens ab Schritt 3.
-
Die mit der Erfindung erzielten Vorteile
bestehen insbesondere darin, dass, um den Anforderungen einer modernen
Produktentwicklung gerecht zu werden, in der immer komplexere Schaltungsnetzwerke
in immer kürzeren
Entwicklungszeiten mit immer höherer
Qualität
entwickelt werden, sequentielle Prozesse parallelisiert werden.
Insbesondere werden durch die Simulation des Hardware-Aufbaus eines
analogen Schaltungsnetzwerks durch Linearisierung und Bestimmung
sämtlicher
Schaltungslösungen
von linearen umschaltbaren Teilnetzwerken eine zeitaufwendige Anfertigung
von Hardware und zeitaufwendige, nichtreplizierbare Messreihen vermieden.
-
Bei der heutigen Komplexität von elektronischen
Schaltungen und den immer kürzeren
Entwicklungszeiten werden durch eine simulationsbasierte Entwicklung
der elektronischen Schaltung gegenüber dem noch gebräuchlichen
Aufbau von hardwarebasierenden Prototypen die Produktentwicklungszeiten
deutlich gesenkt, wobei die Produktqualität gleichzeitig gesteigert wird.
Daraus resultiert eine deutliche Senkung der Entwicklungskosten.
-
Durch die Verwendung von Simulatoren
kann der Aufbau von Hardwaremustern vermieden werden. So kann in
erheblich kürzerer
Zeit ein virtueller Prototyp für
eine integrierte Schaltung oder für ein elektronisches Steuergerät erstellt
werden. Dieser virtuelle Prototyp wird als Basis für die Softwareentwicklung
herangezogen. Dies führt
zu einer Parallelisierung der Entwurfsprozesse zwischen Hardware-
und Softwareentwicklung und somit zu einer deutlichen Zeitersparnis.
-
Weiterhin lassen sich Simulationsszenarien
in der Regel replizieren. So lässt
sich auf einfache Art ein Programm oder eine Suite aufbauen, in
der verschiedene Tests auf einer kompletten virtuellen Schaltung durchgeführt werden.
An schließend
werden die Ergebnisse der Simulation mit den Erwartungswerten verglichen.
Dieses Verfahren ist Bestandteil des Entwurfsprozesses und führt zu einer
erheblichen Steigerung der späteren
Produktqualität
und somit zur Senkung der Entwicklungskosten.
-
Ausführungsbeispiele der Erfindung
werden anhand einer Zeichnung näher
erläutert.
Darin zeigen:
-
1a bis 1d schematisch ein Funktionsdiagramm,
eine analoge Schaltung sowie zugehörige Teilnetzwerke für verschiedene
Schaltzustände
einer Diode,
-
2 schematisch
die Permutation der Schaltzustände
der Teilnetzwerke für
die Diode gemäß 1c und 1d,
-
Fig. 3 ein
Zeitdiagramm der verschiedenen Schaltzustände der Diode,
-
4 schematisch
den Algorithmus zur Bestimmung des Zeitpunkts eines Zustandsübergangs
von einem Schaltzustand eines Teilnetzwerks in den Schaltzustand
eines anderen Teilnetzwerks, und
-
5 schematisch
ein Ablaufdiagramm für
ein Verfahren zur Simulation eines analogen Schaltungsnetzwerks.
-
Eeinander entsprechende Teile sind
in allen Figuren mit den gleichen Bezugszeichen versehen.
-
Fig.
1a bis 1d zeigen
anhand eines Beispiels für
eine elektronische Komponente 1 die Simulation eines analogen
oder elektronischen Schaltungsnetzwerks 2. Unter analogem
Schaltungsnetzwerk 2 wird eine analoge Schaltung mit mindestens
einer elektronischen Komponente 1 verstanden, welche ggf.
Nichtlinearitäten im
Schaltverhalten aufweisen, dem Schalten, Überwachen sowie Einstellen
von Strom und Spannung dienen und/oder Energie speichern können, etc.
-
Bei dem nachfolgend beschriebenen
Verfahren zur Simulation des elektronischen oder analogen Schaltungsnetzwerks
2 werden
elektrische Grundbauelemente G verwendet, die beispielsweise als
schaltende und nicht schaltende Elemente sowie als Elemente ausgebildet
sind, die Energie speichern können
oder nicht. Diese Grundbauelemente G weisen ein nichtlineares Verhalten
auf. Dabei sind die jeweiligen Bauteileigenschaften von der zugrunde
liegenden Technologie abhängig.
Die Grundelemente G für
eine Leistungselektronik umfassen beispielsweise folgende elektrische
Komponenten 1: Tabelle
1
-
Um das elektronische Schaltungsnetzwerk 2 oder
die elektronische Schaltung zu abstrahieren und zu modellieren,
werden die Nichtlinearitäten
des Schaltungsnetzwerks 2 abschnittsweise oder partiell
linear beschrieben und ausgegeben. Dabei werden die Bereiche um
die jeweiligen Arbeitspunkte der Grundbauelemente G linearisiert.
Diese Methode ist unter dem Namen „Piecewise Linear„ (kurz
PWL genannt) bekannt. Ein klassischer Einsatzpunkt dieses Verfahrens
sind Linearisierungen von Schaltungen der Nachrichtentechnik, wie
z. B. Verstärkerschaltungen.
Diese linearisierten Schaltungen können dann auf herkömmlichen,
an sich bekannten Simula-toren wie Saber und Spice berechnet werden.
Es zeigt sich in der Praxis, dass der resultierende Geschwindigkeitsgewinn
in dieser Kombination allerdings nicht besonders groß ist. Daher
wird beim vorliegenden Verfahren zur Vereinfachung der Simulation
zusätzlich
zur abschnittsweisen Linearisierung der Arbeitspunkte des jeweiligen
Grundbauelements G ein diesem zugrunde liegender Schaltungspfad,
d. h. der Übergang
von einem Schaltzustand S0 in einen anderen Schaltzustand S1, herangezogen.
-
Am Beispiel eines als Diode D ausgebildeten
Grundbauelements G wird nachfolgend das Simulationsverfahren näher beschrieben. 1a zeigt die Funktion f(D)
einer Diode D anhand einer Strom-Spannungs-Kennlinie, wobei für die Simulation
die betreffenden Schaltzustände
S0 (= „nicht
leitend„)
und S1 (= „leitend„) der
Diode D berücksichtigt
werden. 1b zeigt, als
elektronisches Schaltungsnetzwerk 2 eine einfache Dindenschaltung,
die durch zwei Schaltzustände
S0 und S1 gemäß, Fig. 1c bzw. 1d anhand zugehöriger Ersatzschaltungen oder
Teilnetzwerke T0 bzw. T1 beschreiben wird. Das Schaltungsnetzwerk 2 umfasst
die Bauteile oder Komponenten 1 (auch Bauelemente genannt),
die anhand von Kanten oder Linien L schaltungstechnisch verbunden
sind.
-
In einer möglichen Ausführungsform
wird davon ausgegangen, dass der Kondensator C für t < 0 entladen ist und für t >= 0 mit einem Rechteckgenerator 4 beschaltet
wird.
-
Im ersten Schaltungszustand S0 gemäß 1c, wenn die Diode D nicht
leitend ist, sind nur der linke Widerstand R1 und der Kondensator
C aktiv. Ab dem Zeitpunkt, wenn die Spannung über dem Kondensator C größer oder
gleich der Schwellspannung Ud ist, wird der zweite Widerstand R1
aktiv. Das analoge Schaltungsnetzwerk 2 oder die Schaltung
nach 1b zerfällt somit
durch die schaltende Funktion der Diode D in die zwei Ersatzschaltungen
oder Teilnetzwerke T0 und T1 gemäß der 1c bzw. 1d.
-
Dieses einfache Beispiel für ein elektronisches
Schaltungsnetzwerk 2 mit den linearen Teilnetzwerken T0
und T1 wird, wie in 2 dargestellt,
anhand der Schaltzustände
S0 und S1 mittels Permutation der Schaltzustände S0 und S1 ein vollständiger Satz
von Schaltungslösungen
in Form einer Systemfunktion bestimmt. Der vollständige Satz
von Schaltungslösungen
beschreibt einen so genannten hybriden Automaten, welcher das Verhalten
des Schaltungsnetzwerks 2 in den zwei diskreten Schaltungszuständen S =
{s0, s1} durch lineare Differentialgleichungen (kurz DGL genannt)
und anhand der Übertragungsfunktion
H0(s), H1(s) näher
beschreibt.
-
Selbstverständlich können auch Komponenten 1,
Teilnetzwerke T0, T1 oder. Systeme mit mehreren Ein- und Ausgängen betrachtet.
werden; hier werden zunächst
nur Komponenten 1, Teilnetzwerke T0, T1 oder Systeme mit
einem Ein- bzw. Ausgang betrachtet. Jede Kante K des hybriden Automaten
ist mit einer Wechselbedingung, beispielsweise mit einem ersten
Zustandsübergang
Z0 mit Uc < Ud
vom Schaltzustand S1 in den Schaltzustand S0 der Diode D bzw. mit
einem zweiten Zustandsübergang
Z1 mit Uc >= Ud von
einem Schaltzustand S0 in den anderen Schaltzustand S1 assoziiert.
Eine Wechselbedingung ist eine Ungleichung, bei deren Erfüllung der
diskrete Schaltzustand S0 oder S1 entsprechend der Kante K gewechselt
wird.
-
Zur Simulation, insbesondere zur
abschnittsweisen Simulation der ermittelten linearen Teilnetzwerke T0,
T1 für
das analoge Schaltungsnetzwerk
2, wird vor der Simulation
für die
ermittelten linearen Differentialgleichungen bzw. Übertragungsfunktionen
der linearen Teilnetzwerke T0, T1 eine geschlossene Darstellung ermittelt.
Hierzu werden die Übertragungsfunktionen
Hi(s) der Teilnetzwerke T0, T1 in den diskreten Zuständen Si,
insbesondere in den Schaltzuständen
S0, S1, ermittelt und im Gegensatz zu bekannten Verfahren bereits vor
der Simulation in eine Partialbruchdarstellung umgewandelt. Diese
Darstellung kann in den Zeitbereich zurücktransformiert werden, wo
sie als eine Summe von komplexen e-Funktionen darstellt wird, gemäß:
-
Diese Darstellungsform bietet den
Vorteil, die gesuchten Größen direkt
algebraisch berechnen zu können.
Im Unterschied zu numerischen Verfahren können insbesondere die Schrittweiten
beliebig groß gewählt werden.
Dies ist insbesondere in Schaltungsnetzwerken 2 von Vorteil,
in denen auch digitale Teile auf einer hohen Abstraktionsebene (z.
B. Transactionlevel) modelliert werden. Bei diesen Modellen ist
eine Synchronisation analoger und digitaler Simulatoren (und damit
eine Lösung
des analogen Gleichungssystems) nur zu wenigen, aber so gut wie
nie äquidistanten
Zeitpunkten notwendig.
-
Die oben genannte Übertragungsfunktion
Hi(s) bzw. hi(t) ist nur gültig,
solange keine Wechselbedingung erfüllt ist. Um zu bestimmen ob
die Übertragungsfunktion
Hi(s) bzw. hi(t) gültig
ist, wird die Pol- oder Nullstelle der Übertragungsfunktion Hi(s) bzw.
hi(t) bestimmt. Mit anderen Worten: Es ist der Zeitpunkt ta zu bestimmen,
zu dem ein diskreter Zustandswechsel oder Zustandsübergang
Z0 oder Z1 ausgeführt
wird, z. B. bei Über-
oder Unterschreiten einer Bedingung (auch Schranke oder Border,
nextBorder genannt), wie in Fig. 3 dargestellt.
Dabei gelten folgende Bedingungen:
hi(t) <= border
bzw.
hi (t) > border
-
Eine Darstellung einer Systemantwort
einer abschnittsweise definierten Funktion für das Schaltungsnetzwerk 2 anhand
der Zustandsübergänge Z0,
Z1 der Teilnetzwerke T1, T2 mit den Gültigkeitsbereichen der jeweiligen Übertragungsfunktionen
H0(s), H1(s), H2(s) ist in 3 dargestellt.
Mit Hilfe einer Nullstellensuche („getNextBorder„) für die Übertragungsfunktionen
H0(s), H1(s), H2(s) wird der Zeitpunkt tai gemäß des in Fig. 4 dargestellten
Algorithmus ermittelt, zu dem eine Wechselbedingung bzw. ein Zustandsübergang
Z0, Z1, Z2 gültig
wird („nextBorderTime„).
-
Fig. 5 zeigt
beispielhaft ein Ablaufdiagramm für ein Verfahren zur Simulation
eines analogen Schaltungsnetzwerks 2. Das Simulationsverfahren
wird auf einer Vorrichtung zur Datenverarbeitung, insbesondere auf
einem programmierbaren Simulator ausgeführt. Der Simulator umfasst
ein Rechenwerk, welches das vorstehend beschriebene Verfahren in
Form eines Computerprogramms abarbeitet. Vorzugsweise handelt es
sich bei dem Programm um eine Klassenbibliothek in einer objektorientierten
Programmiersprache, wie zum Beispiel C++.
-
Das Simulationsverfahren wird anhand
der nachfolgenden Schritte näher
beschrieben:
- 1.) Netzliste für ein zu
simulierendes Schaltungsnetzwerk vorgeben,
- 2.) Topologiegraph erzegen (= Schaltungsnetzwerk erzeugen),
- 3.) Strukturerkennung (= Identifizierung von Bauelementen und
Komponenten) und Substitution von erkannten Strukturen oder Modellen
als Grundbauelemente,
- 4.) Partitionierung in Teilgraphen (= lineare Teilnetzwerke)
entlang schaltender Elemente (= Bauelemente, Komponenten, Grundbauelemente),
- 5.) Aufstellen von Differentialgleichungen für Teilgraphen (= lineare Teilnetzwerke),
z. B. mittels so genannter „Modified
Node Analysis„ (kurz
MNA),
- 6.) Reduktion des Gleichungssystems,
- 7.) Lösung
des Gleichungssystems durch Partialbruchzerlegung im Frequenzbereich,
- 8.) Rücktransformation
in den Zeitbereich,
- 9.) Erzeugen eines Simulationsmodells (= MoC) basierend auf
einem hybriden Automaten,
- 10.) Ausgabe des Simulationsmodells.
-
Im Verfahrensschritt 1.)
(= Netzliste vorgeben) wird das analoge Schaltungsnetzwerk 2 oder
die analoge Schaltung anhand eines Schaltplanes entwickelt. Dazu
werden so genannte Netzlisten, z. B. Listen aller Bauelemente, Listen
der Verschaltungen, etc., vorgeben und einem Schaltplaneditor als
Eingabemedium zugeführt.
Dabei werden im Verfahrensschritt 1.) Netzlisten von bekannten
EDA-Herstellern, wie beispielsweise Synopsys, Cadence, Mentor, vorgegeben.
-
Je nach Art und Ausführung des
Schaltplaneditors, z. B. in Form eines Scanners, wird aus den Daten der
Netzliste im Verfahrensschritt 2.) ein so genannter Topologiegraph
gebildet, der das vorgegebene Schaltungsnetzwerk 2 beschreibt
und in einem vorgebbaren genormten Format, z. B. GML (= Graph Mndelling
Language), erzeugt und abspeichert.
-
Der Topnlogiegraph bildet das Schaltungsnetzwerk 2,
wobei die Bauteile oder Komponenten 1 (= Bauelemente) durch
Knoten und die Verbindungen zwischen den Komponenten 1 durch
Kanten und oder durch weitere Knoten, wie z. B. bipartite Graphen,
oder Linien L dargestellt werden. Bauteilspezifische Eigenschaften werden
als so genannte Attribute in den Knoten gespeichert. Die bauteilspezifischen
Eigenschafen (= Attribute) beschreiben zum einen Verwaltungsinformationen
wie die Bauteilart, z. B. Spule, Widerstand, Kondensator, und den
Instanznamen, welcher die jeweilige Komponente 1 eindeutig
kennzeichnet. Zum anderen werden bauteilspezifische Informationen
in den Attributen gespeichert. Diese Informationen sind z. B. die
Kapazität
für Kondensatoren
oder die Induktivität
für Spulen.
Weiterhin enthält
jeder Knoten Informationen über
den Namen des Anschlusses (= Pin), der über eine Kante oder Linie L
zu einen weiteren Knoten führt.
-
Im Verfahrensschritt 3.)
wird für
das Schaltungsnetzwerk 2 eine Strukturerkennung (= Identifizierung von
Bauelementen und Komponenten) ausgeführt, wobei beispielsweise durch
Vergleich identifizierte Strukturen oder Modelle als Grundbauelemente
G, wie z. B. Spule, Widerstand, Kondensator, Diode, zur weiteren
Verarbeitung und Simulation herangezogen werden. Anhand der identifizierten
Grundbauelemente G und des vorgegebenen Schaltungsnetzwerks 2 wird
dieses partiell linearisiert, indem das Schaltungsnetzwerk 2 im
Verfahrensschritt 9.) entlang schaltender Grundbauelemente
G in Teilgraphen oder Teilnetzwerke T0, T1 unterteilt wird.
-
Mit anderen Worten: Um die Differentialgleichungssysteme
auf Basis des Topolngiegraphen erstellen zu können, müssen schaltende Bauelemente
wie Dioden D zuvor nachgebildet und somit aus dem Schaltungsnetzwerk 2 entfernt
werden. Dies geschieht durch Partitionierung in Teilgraphen oder
Teilnetz werke T0, T1, welche die einzelnen Schaltzustände S0 bzw.
S1 der. Diode D beschreiben. Die einzelnen Schaltbedingungen bleiben
dabei erhalten.
-
Mittels der identifizierten Grundbauelemente
G sowie anhand der nachgebildeten linearen umschaltbaren Teilnetzwerke
T0, T1 wird für
diese im Verfahrensschritt 5.) jeweils eine repräsentierende
Differentialgleichung, z. B. mittels so genannter „Modified
Node Analysis„,
bestimmt. Werden anstelle der einfachen Grundbauelemente G komplexere
Bauteile wie Transistoren verwendet und identifiziert, so erfolgt
die Substitution anhand von Ersatzschaltbildern, z. B. dem so genannten
Ebers-Moll für
Bipolartransistoren.
-
Da der Simulator mit schrittweise
linearen Modellen arbeitet, kann es bei bestimmten Schaltungsarten, wie
z. B. Verzerrerschaltungen, zu einer starken Beeinträchtigung
der Gesamtperformance kommen. In einer Analysephase werden derartige
Teilnetzwerke oder Schaltungsstrukturen erkannt und durch geeignete
Makromodelle ersetzt. Dieser Austausch geschieht beispielsweise
durch Umwandlung erkannter Graphenteile in so genannte Superknoten,
welche die erkannten Schaltungen repräsentieren.
-
Im Verfahrensschritt 6.)
werden für
die ermittelten Gleichuangssysteme der Teilnetzwerke T0, T1 die Pol-
und Nullstellen ermittelt. Die Ermittlung der Pol- und Nullstellen
kann schon bei relativ kleinen Schaltungen zu einer großen Anzahl
von Gleichungstermen führen.
Daher werden verschiedene Verfahren zur Vereinfachung der Gleichungssysteme
verwendet, beispielsweise folgende Verfahren:
- – SAG-Verfahren
(= Simplification After Generation),
- – SBG-Verfahren
(= Simplification Before Generation), oder
- – SDG-Verfahren
(= Simplification During Generation).
-
Im Verfahrensschritt 7.)
wird das Gleichungssystem durch Partialbruchzerlegung im Frequenzbereich gelöst. Das
Lösen der
Differentialgleichungssysteme geschieht durch Partialbruchzerlegung,
wobei die zu zerlegenden Terme die polynomiale Darstellung der Differentialgleichungen
im Frequenzbereich sind. Aus den zerlegten Darstellungen lassen
sich dann die Pol- und Nullstellen durch Rücktransformation in den Zeitbereich gemäß Verfahrensschritt 8.)
extrahieren, welche das Verhalten der jeweiligen Teilschaltung oder
des Teilnetzwerks T0, T1 beschreiben.
-
Prototypisch wurde die Partialbruchzerlegung
und die Extraktion der Pol- und Nullstellen mit dem so genannten
Programm „Maple„ durchgeführt. Dabei
wurde beispielhaft eine Maschine (= „Symbolic Engine„) unter
Maple entwickelt, welche als Eingabe ein Gleichungssystem umfasst
und als Ausgabe eine Datei oder ein File mit Pol- und Nullstellen
liefert.
-
Anhand der Übertragungsfunktion Hi(s),
hi(t) und den ermittelten Pol- und Nullstellen wird dann im Verfahrensschritt 8.)
ein Simulationsmodell (= MoC) basierend auf einem hybriden Automaten
erzeugt und im Verfahrensschritt 9.) ausgegeben. Das Simulationsmodell
(auch kurz MoC genannt) umfasst im Kern eine Abbildung, welche die
diskreten Zustände
(Schaltzustände
S0, S1) der Schaltungen (= Teilnetzwerke T0;, T1) mit den jeweiligen
Mengen von Pol- und Nullstellen assoziiert. Diese Schaltzustände S0,
S1 der Teilnetzwerke T0, T1 werden dann beim Erreichen einer Wechselbedingung
(engl. Condition) gewechselt, wobei die aktiven Pol- und Nullllstellen
des betreffenden Teilnetzwerks T0, T1 dem Schaltzustand S0, S1 angepasst
werden.
-
Als Grundlage der Implementierung
kann entweder eine assoziative Bindung der Schaltschwellen mit den
Mengen der Pole und Nullstellen dienen, oder man implementiert einen
hybriden Automaten, der diskrete Zustände umfasst und beim Erreichen
einer Wechselbedingung den Zustand und den damit assoziierten Pol und
die Nullstellen aktiviert.
-
Das erzeugte Simulationsmodell kann
unter Verwendung eines im Simulator implementierten Algorithmus
simuliert werden. Dieser Algorithmus kann auf jeden ereignisgetriebenen
Simulator implementiert werden, der Fließkommazahlen und das Auslösen eines
Ereignisses zu einem angegebenen Zeitpunkt unterstützt.
-
Das beschriebene Simulationsverfahren
unterscheidet sich vorzugsweise dadurch von bekannten „Switch-Level„-Simulationsverfahren,
dass analoge Schaltungen simuliert werden können und keine Gleichungssysteme
zur Laufzeit aufgestellt und gelöst
werden müssen.
Vorzugsweise werden mittels des Simulatinnoverfahrens elektrische
Schaltungsnetzwerke 2 mit analogen Bauelementen oder Komponenten 1,
z. B. für elektronische
Bremssysteme (z. B. blockiergeschützte Bremsen wie ABS) oder
Systeme zur Regelung der Fahrdynamik (z. B. Gierratenregelunqen
wie ESP) in Kraftfahrzeugen simuliert.
-
- 1
- elektrische
Komponente/Bauteile/Bauelemente
- 2
- analoges
oder elektrisches Schaltungsnetzwerk
- 4
- Rechteckgenerator
- C
- Kondensator
- D
- Dioden
- (f)
D
- Funktion
- G
- Grundelemente
- Hi(s),
hi(t),
-
- H0(s),
H1(s),
-
- H2(s)
- Übertragungsfunktionen
- K
- Kante
des hybriden Automaten
- L
- Kanten
oder Linien
- R1,
R2
- Widerstände
- Si
- diskrete
Zustände
- S0
- nicht
leitender Schaltzustand
- S1
- leitender
Schaltzustand
- ta,
tai
- (Übertragungs-)Zeitpunkte
- T0,
T1, T2
- Ersatzschaltungen
oder Teilnetzwerke
- Ud
- Schwellspannung
- Uc
- Kondensatorspannung
- Z0
bis Z2
- Zustandsübergänge