DE10153665A1 - Speichertester mit verbesserter Nachdecodierung - Google Patents

Speichertester mit verbesserter Nachdecodierung

Info

Publication number
DE10153665A1
DE10153665A1 DE10153665A DE10153665A DE10153665A1 DE 10153665 A1 DE10153665 A1 DE 10153665A1 DE 10153665 A DE10153665 A DE 10153665A DE 10153665 A DE10153665 A DE 10153665A DE 10153665 A1 DE10153665 A1 DE 10153665A1
Authority
DE
Germany
Prior art keywords
test
memory
dut
mask
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10153665A
Other languages
German (de)
English (en)
Inventor
Stephen D Jordan
John M Freeseman
Samuel U Wong
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Verigy Singapore Pte Ltd
Original Assignee
Agilent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agilent Technologies Inc filed Critical Agilent Technologies Inc
Publication of DE10153665A1 publication Critical patent/DE10153665A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
DE10153665A 2000-10-31 2001-10-31 Speichertester mit verbesserter Nachdecodierung Withdrawn DE10153665A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/702,631 US6687861B1 (en) 2000-10-31 2000-10-31 Memory tester with enhanced post decode

Publications (1)

Publication Number Publication Date
DE10153665A1 true DE10153665A1 (de) 2002-05-16

Family

ID=24822008

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10153665A Withdrawn DE10153665A1 (de) 2000-10-31 2001-10-31 Speichertester mit verbesserter Nachdecodierung

Country Status (5)

Country Link
US (1) US6687861B1 (enExample)
JP (1) JP4317338B2 (enExample)
KR (1) KR20020033559A (enExample)
DE (1) DE10153665A1 (enExample)
IT (1) ITRM20010644A1 (enExample)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4127819B2 (ja) * 2001-05-25 2008-07-30 株式会社アドバンテスト 半導体試験装置
US7464310B2 (en) * 2002-09-30 2008-12-09 Broadcom Corporation Programmable state machine of an integrated circuit
JP2006266835A (ja) * 2005-03-23 2006-10-05 Advantest Corp 試験装置、試験方法、及び試験制御プログラム
JP2006275986A (ja) * 2005-03-30 2006-10-12 Advantest Corp 診断プログラム、切替プログラム、試験装置、および診断方法
JP2007047098A (ja) * 2005-08-12 2007-02-22 Advantest Corp 試験装置
DE102005048872A1 (de) * 2005-10-12 2007-04-26 Mühlbauer Ag Testkopfeinrichtung
JP4889357B2 (ja) * 2006-04-14 2012-03-07 株式会社アドバンテスト 試験装置、プログラムおよび試験方法
KR100984523B1 (ko) * 2008-04-28 2010-10-01 박재석 화상 골프 연습장치
US9281080B2 (en) * 2014-03-11 2016-03-08 Advantest Corporation Staged buffer caching in a system for testing a device under test
US9836277B2 (en) * 2014-10-01 2017-12-05 Samsung Electronics Co., Ltd. In-memory popcount support for real time analytics
US9740558B2 (en) * 2015-05-31 2017-08-22 Intel Corporation On-die ECC with error counter and internal address generation
KR102039112B1 (ko) * 2017-06-20 2019-10-31 포스필 주식회사 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5610925A (en) * 1995-03-27 1997-03-11 Advantest Corporation Failure analyzer for semiconductor tester

Also Published As

Publication number Publication date
KR20020033559A (ko) 2002-05-07
ITRM20010644A1 (it) 2003-05-01
US6687861B1 (en) 2004-02-03
JP2002203399A (ja) 2002-07-19
ITRM20010644A0 (it) 2001-10-31
JP4317338B2 (ja) 2009-08-19

Similar Documents

Publication Publication Date Title
DE10147910A1 (de) Speichertester weist Speichersätze auf, die für die Verwendung als Fehlererfassungs-RAM, Etiketten-RAM, Pufferspeicher und Stimulus-LOG-RAM konfigurierbar sind
DE69019555T2 (de) Technik für die serielle Prüfung eingebauter Speicher.
DE10217303A1 (de) Algorithmisch programmierbarer Speichertester mit Unterbrechungspunktauslöser, Fehlerblockierung und Oszilloskop-Modus, der Zielsequenzen speichert
DE60219990T2 (de) Speichertest-Schaltung
DE69714472T2 (de) Verfahren zum überprüfen eines integrierten speichers mit hilfe einer integrierten dma-schaltung
DE68921269T2 (de) Integrierte Prüfschaltung.
DE69130693T2 (de) Eingebaute Selbstprüfung für integrierte Schaltungen
DE69904320T2 (de) On-chip schaltung und verfahren zur speicherschaltungs-prüfung
DE69223461T2 (de) Konfigurable Selbstprüfung für integrierte RAMs
DE69030528T2 (de) Verfahren und Anordnung zum Testen von Schaltungsplatten
DE69325205T2 (de) Schnittstellensteuerlogik zum Einbetten eines Mikroprozessors in eine Gattermatrix
DE602004003475T2 (de) Testen von integrierten schaltungen
DE69107476T2 (de) Vorrichtung für eine in-circuit-prüfung mit einem minimalspeicher.
DE69628034T2 (de) Hochimpedanzmodus für jtag
DE19510902A1 (de) Emulation eines Mehrtor-Speichers unter Verwendung von Markierregistern
DE69834011T2 (de) Statische Direktzugriffspeicherschaltungen
DE60309931T2 (de) Verbindung mehrerer testzugriffsportsteuerungsvorrichtungen durch ein einzeltestzugriffsport
DE4041897A1 (de) Abtastpfadsystem und integrierte schaltkreiseinrichtung mit diesem
DE10153753B4 (de) Speichertester unterläßt ein Programmieren von Adressen in erfaßten schlechten Spalten
DE10153665A1 (de) Speichertester mit verbesserter Nachdecodierung
DE69031291T2 (de) Testmethode, Testschaltung und integrierter Halbleiterschaltkreis mit Testschaltung
DE69433542T2 (de) Prüfung, sequenziellogischer Schaltung auf grund einer kombinatorischen Logikschaltungsveränderung
DE68925569T2 (de) Dynamischer Video-RAM-Speicher
EP1205938B1 (de) Integrierte Schaltung mit Testbetriebsart und Verfahren zum Testen einer Vielzahl solcher integrierter Schaltungen
DE112019007386T5 (de) Verbesserte jtag-register mit gleichzeitigen eingängen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: VERIGY (SINGAPORE) PTE. LTD., SINGAPORE, SG

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20110502