-
Die
Erfindung betrifft eine Halbleiterschalteranordnung mit mindestens
zwei Halbleiterschaltern, die jeweils einen Lastzweig und einen
Steuerzweig aufweisen, wobei jeweils die Lastzweige und jeweils die
Steuerzweige der Halbleiterschalter aneinander parallel geschaltet
sind.
-
Leistungshalbleitermodulen
werden hohe Ströme
und hohe Spannungen in sehr kurzer Zeit geschaltet. Die daraus resultierenden
hohen Stromsteilheiten und Spannungssteilheiten führen an
den im Modul vorhandenen Streuinduktivitäten und Streukapazitäten zu Potentialverschiebungen,
die das Schaltverhalten der im Leistungshalbleitermodul verschalteten
Halbleiter beeinflussen. Bei der Parallelschaltung von Leistungshalbleiterschaltern
in einem Modul muss daher durch eine geeignete Wahl der internen
Verbindungen die Potentialdifferenz an den Steueranschlüssen eines
jeden einzelnen Halbleiterschalters für alle im Modul auftretenden
Zustände
optimiert werden. Insbesondere bei der Parallelschaltung von MOS-Halbleiterschaltern
ist darauf zu achten, dass die Steuerspannung an jedem der parallel geschalteten
Halbleiterschaltern stets gleich groß ist.
-
Bisher
wurde bei der Verdrahtung der Halbleiterschalter im Modul auf einen
räumlich
symmetrischen Aufbau geachtet. Jedoch ist damit ein erhöhter Flächenbedarf
verbunden, der sich in größeren Abmessungen
des Halbleiterschaltermoduls äußert.
-
Aus
der
US 3,778,639 ist
ein Transistorschaltkreis mit zwei Transistoren bekannt, deren Lastzweige
einander parallel geschaltet sind. Die Steuerzweige der beiden Transistoren
sind ebenfalls zueinander parallel geschaltet und induktiv mit den beiden
Lastzweigen gekoppelt.
-
Die
GB 949 481 zeigt sechs Transistoren.
Jeder der Transistoren weist ein Laststrecke und eine Steuerstrecke
mit jeweils einer Induktivität
auf. Bei jedem der Transistoren sind die Induktivität der Laststrecke
und die Induktivität
der Steuerstrecke induktiv miteinander gekoppelt. Des Weiteren ist
die Gesamtlaststrecke der zueinander parallel geschalteten Transistoren
induktiv mit jedem der Steuerzweige der Transistoren gekoppelt.
-
Die
US 3,743,859 zeigt eine
Schaltungsanordnung mit wenigstens zwei Thyristoren, deren Laststrecken
und deren Steuerstrecken jeweils zueinander parallel geschaltet
sind. Die Laststrecken sind zu einem gemeinsamen Versorgungsleiter
und die Steuerstrecken zu einem gemeinsamen Steuerleiter zusammengeführt. Der
gemeinsame Versorgungsleiter und der gemeinsame Steuerleiter sind
induktiv miteinander gekoppelt.
-
Die
US 5,166,541 zeigt zwei
IGBTs, deren Laststrecken mittels Verbindungsleitern zueinander parallel
geschaltet sind, wobei jeder der Verbindungsleiter eine Induktivität aufweist.
Die an diesen Induktivitäten
entstehende Spannung wirkt auf Induktivitäten von Verbindungsleitern,
die vom Emitter eines jeden der IGBTs zu einer Steuersignalquelle
geführt
sind, welche die zueinander parallel geschalteten Steueranschlüsse der
IGBTs ansteuert.
-
Aufgabe
der Erfindung ist es, eine Halbleiterschalteranordnung der eingangs
genannten Art anzugeben, die ohne Verschlechterung der elektrischen Eigenschaften
einen geringeren Flächenbedarf
aufweist.
-
Die
Aufgabe wird gelöst
durch eine Halbleiterschalteranordnung gemäß Patentanspruch 1. Ausgestaltungen
und Weiterbildungen des Erfindungsgedankens sind Gegenstand von
Unteransprüchen.
-
Vorteil
der Erfindung ist es, dass das dynamische Verhalten der Steuerspannung
an spannungsgesteuerten Bauelementen durch transformatorische Kopplung
zwischen Bahnen/Leitungen des Steuerkreises und Bahnen/Leitungen
des Lastkreises eingestellt werden. Insbesondere erfolgt eine Symmetrierung
der Steuerspannung bei der Parallelschaltung von MOS-Bauelementen
durch Ausnützen
der transformatorischen Einkopplungen in eine parallel zu einer
Laststrom führenden
Bahn/Leitung liegenden Ansteuerbahn/Ansteuerleitung.
-
Erreicht
wird dies im Einzelnen bei einer Halbleiterschalteranordnung der
eingangs genannten Art dadurch, dass bei jedem einzelnen Halbleiterschalter
der Lastzweig in den Steuerzweig eingekoppelt ist, die Einkopplung
bei mindestens einem einzelnen Halbleiterschalter mit einem Kopplungsfaktor erfolgt,
der eine Mitkopplung oder eine Gegenkopplung bestimmter Stärke bei
den einzelnen Halbleiterschaltern zur Folge hat, derart, dass die
einzelnen Halbleiterschalter gleiche Ansteuersignale erhalten. Als
Halbleiterschalter finden insbesondere MOS-Feldeffekttransistoren
(MOS = Metal Oxide Semiconductor), IGBTs (IGBT = Insulated Gate
Bipolar Transistor) etc. Verwendung.
-
Die
Einkopplung erfolgt bevorzugt mittels einer Übertragereinrichtung wie beispielsweise
diskret ausgebildeten Übertragern
oder insbesondere durch zwei über
eine bestimmte Länge
parallel verlaufende Leitungen. Der Betrag des Kopplungsfaktors
wird dabei über
den Abstand der parallel verlaufenden Leitungen und/oder die Länge der
parallel verlaufenden Leitungen und/oder einen lokal eingebrachten
magnetischen Füllstoff
im Bereich der parallel verlaufenden Leitungen ein gestellt. Mitkopplung
bzw. Gegenkopplung werden bevorzugt über die relativen Richtungen
der Ströme
durch die parallel verlaufenden Leitungen für Steuerzweig und Lastzweig
eingestellt, also davon abhängig,
ob Laststrom und Steuerstrom parallel oder antiparallel verlaufen.
-
Ein
bevorzugter Weg, Mitkopplung oder Gegenkopplung einzustellen, erfolgt
durch geeignete Wahl des Einspeisepunktes für ein Steuersignal.
-
Die
Erfindung wird nachfolgend anhand der in den Figuren der Zeichnungen
dargestellten Ausführungsbeispiele
näher erläutert. Es
zeigt:
-
1 ein
erstes Ausführungsbeispiel
einer erfindungsgemäßen Halbleiterschalteranordnung,
-
2 ein
zweites Ausführungsbeispiel
einer erfindungsgemäßen Halbleiterschalteranordnung,
-
3 den
resultierenden Laststromverlauf für die beiden Ausführungsbeispiele
nach 1 und 2 in einem vergleichenden Diagramm
und
-
4 eine
Gegenüberstellung
der einzelnen Laststromverläufe
und der Gatespannungsverläufe für zwei Halbleiterschalter
in bekannter und erfindungsgemäßer Verschaltung.
-
Beim
Ausführungsbeispiel
nach 1 sind 3 IGBTs T1, T2 und T3 vorgesehen, die als
Halbleiterschalter dienen. Den Gates der Transistoren T1, T2 und
T3 ist dabei jeweils ein Gatewiderstand R1, R2 bzw. R3 vorgeschaltet.
Da die IGBTs T1, T2 und T3 eingangs- und ausgangsseitig parallel
geschaltet sind, sind jeweils die Emitter, die Kollektoren und die Gates
(unter Zwischenschaltung der jeweiligen Gatewiderstände R1,
R2, R3) zusammengeführt.
Dies erfolgt über
unterschiedlich lange Leitungen, so dass sich, wie im Schaltbild
dargestellt, unterschiedliche Induktivitäten ergeben.
-
Im
Ersatzschaltbild ergibt sich somit jeweils eine Induktivität L1, L2
und L3 in der Emitterleitung des entsprechenden IGBTs T1, T2, T3.
Die die jeweiligen Induktivitäten
L1, L2 und L3 miteinschließenden Emitterleitungen
der IGBTs T1, T2 und T3 sind auf einen Masseknotenpunkt M geführt, an
dem auch ein Anschluss der Last Z sowie ein Anschluss einer Steuersignalquelle
Q angeschlossen ist. Abgesehen von jeweils den Induktivitäten L1,
L2 und L3 ist der IGBT T1 direkt, der IGBT T2 unter Zwischenschaltung
einer Induktivität
L12 und der IGBT T3 unter Zwischenschaltung einer Induktivität L23 sowie
der Induktivität L12
mit dem Masseknotenpunkt M verbunden.
-
Der
Kollektor des IGBTs T1 ist über
eine als Primärinduktivität P1 wirkende
Leitung mit dem Kollektor des IGBTs T2 verbunden, welcher wiederum über eine
als Primärinduktivität P2 wirkende
Leitung mit dem Kollektor des IGBTs T3 verbunden ist. Am Kollektor
des IGBTs T3 ist dann schließlich
der andere Anschluss der Last Z angeschlossen. Abgesehen von den
Gatewiderständen
R1, R2 und R3 ist das Gate des IGBTs T3 über eine als Sekundärinduktivität S2 wirkende
Leitung mit dem Gate des IGBTs T2 verbunden, das seinerseits über eine
als Sekundärinduktivität S1 wirkende
Leitung mit dem Gate des IGBTs T1 verbunden ist. Die Sekundärinduktivität S1 bzw.
S2 ist mit der Primärinduktivität P1 bzw.
P2 induktiv gekoppelt. Die Last Z besteht im vorliegenden Fall einschließlich parasitärer Elemente
aus einer Induktivität
L, einer Kapazität
C und einem Widerstand R.
-
Die
Einspeisung eines von der Signalquelle Q bereitgestellten Steuersignals
erfolgt unter Zwischenschaltung eines Quellwiderstandes Rq am Knotenpunkt
zwischen der Primärinduktivität P1 und dem
Widerstand R1, also im Steuerkreis des IGBTs T1. Die Primärinduktivität P1 in
Verbindung mit der Sekundärinduktivität S1 und
die Primärinduktivität P2 in
Verbindung mit der Sekundärinduktivität S2 bilden jeweils
eine Übertragereinrichtung,
die aus zwei parallelen Leitungen bestehen und die über eine
bestimmte Länge
in einem bestimmten Abstand voneinander parallel verlaufen, wobei
der Abstand des Betrags des Kopplungsgrades bestimmt. Typische Abstände liegen
dabei im Bereich von 0,5 mm (Isolationsabstand) und etwa 10 mm (stark
abnehmende Feldwirkung). Das vom Leiter im Abstand r erzeugte Feld
B ist mit den Feldkonstanten μ0, μr gleich B = μ0·μr·I – (2·π·r).
-
Dabei
kann zur Erhöhung
des Kopplungsfaktors auch ein magnetisches Material als Füllmaterial mit
einer geeigneten relativen Permeabilität μr im
Bereich der parallelen Leitungen verwendet werden.
-
Bei
der in 1 gezeigten Anordnung verhalten sich nun die Ströme in den
Primärinduktivitäten P1 und
P2 jeweils gegenläufig
zu den Strömen
in den Sekundärinduktivitäten S1 und
S2. Damit ergibt sich insgesamt eine Mitkopplung derart, dass ein durch
die Sekundärinduktivitäten S1 und
S2 fließender
Steuerstrom durch einen durch die Primärinduktivitäten P1 und P2 in den Sekundärinduktivitäten S1 und
S2 induzierter Strom zusätzlich
zum Steuerstrom wirkt. Somit wird also bei beiden Übertragungsvorrichtungen
S1, P1 und P2, S2 eine Mitkopplung erzielt.
-
Die
Spannung Ug an den Gates der IGBTs T1, T2, T3 verhalten sich dabei
wie folgt: Ug(T1) = UT – U1 – U2 – U9, Ug(T2)
= UT – U1 – U3 – U7 – U5 + U10, Ug(T3) = UT – U1 – U4 – U8 – U6 – U5 + U10
+ U11, wobei UT die Spannung an der Signalquelle Q, U1 die
Spannung über
dem Quellwiderstand Rq, U2 die Spannung über dem Gatewiderstand R1,
U3 die Spannung über
dem Gatewiderstand R2, U4 die Spannung über dem Gatewiderstand R3,
U5 die Spannung über
der Induktivität
L12, U6 die Spannung über
der Induktivität
L23, U7 die Spannung über der
Induktivität
L2, U8 die Spannung über
der Induktivität
L3, U9 die Spannung über
der Induktivität
L1, U10 die Spannung über
der Sekundärinduktivität S1 und
U11 die Spannung über
der Sekundärinduktivität S2 beim
Einschalten ist. Dabei sind die Spannungen U1, U2, U3 und U4 vom
Gatestrom abhängig
und alle anderen vom dI/dt des Stromes I durch die Last Z in der
Zeit t.
-
Die
in 2 gezeigte Ausführungsform ist gegenüber der
Ausführungsform
nach 1 dahingehend abgeändert, dass die Einspeisung
des Steuersignals nicht am Knotenpunkt zwischen dem Gatewiderstand
R1 und der Sekundärinduktivität S1 erfolgt,
sondern an dem Knotenpunkt von Sekundärinduktivität S1, Sekundärinduktivität S2 und
Gatewiderstand R2. Dabei bleibet das Vorzeichen des Kopplungsgrades,
d.h. die Stromrichtungen in Sekundärinduktivität S2 und Primärinduktivität P2 einander
gegenüber
gleich, während
sich bei Sekundärinduktivität S1 und
Primärinduktivität P1 das
Vorzeichen des Kopplungsgrades umkehrt. Ein durch die Primärinduktivität P1 induzierter
Strom in der Sekundärinduktivität S1 erzeugt
einen Strom, der entgegen gerichtet ist zu dem in der Sekundärinduktivität S1 fließenden Steuerstrom.
Folglich erfolgt eine Gegenkopplung in der Übertragereinrichtung P1, S1,
während
bei der Übertragereinrichtung
P2, S2 weiterhin eine Mitkopplung erfolgt.
-
Die
Spannung Ug an den Gates der IGBTs T1, T2, T3 verhalten sich dabei
wie folgt: Ug(T1) = UT – U1 – U2 – U9 – U10, Ug(T2)
= UT – U1 – U3 – U7 – U5, Ug(T3) = UT – U1 – U4 – U8 – U6 – U5 + U11,
wobei UT die Spannung an der Signalquelle Q, U1 die Spannung über dem
Quellwiderstand Rq, U2 die Spannung über dem Gatewi derstand R1,
U3 die Spannung über
dem Gatewiderstand R2, U4 die Spannung über dem Gatewiderstand R3,
U5 die Spannung über
der Induktivität
L12, U6 die Spannung über
der Induktivität
L23, U7 die Spannung über der
Induktivität
L2, U8 die Spannung über
der Induktivität
L3, U9 die Spannung über
der Induktivität
L1, U10 die Spannung über
der Sekundärinduktivität S1 und
U11 die Spannung über
der Sekundärinduktivität S2 beim
Einschalten ist. Dabei sind die Spannungen U1, U2, U3 und U4 vom
Gatestrom abhängig
und alle anderen vom dI/dt des Stromes I durch die Last Z in der
Zeit t.
-
Den
Unterschied im Verhalten des Stromes I über der Zeit t zeigt 3.
Während
bei der Anordnung nach 1 ein Überschwingen in der ersten Phase
eines Einschaltvorgangs auftritt, ist bei dem Ausführungsbeispiel
nach 2 ein langsames Ansteigen gegeben, wobei beide
Verläufe
in einer späteren
Phase des Einschaltvorgangs in etwa die gleiche Gestalt annehmen.
-
Erfindungsgemäß werden
also anstelle einer räumlich
symmetrischen Anbindung der Leistungshalbleiter die transformatorischen
Kopplungen der laststromführenden
Abschnitte beispielsweise eines Moduls auf sich im Modul befindliche,
benachbarte Abschnitte genutzt, um eine elektrisch symmetrische Anbindung
der Halbleiterschalter zu erreichen. Insbesondere wird hier die
transformatorische Kopplung einer laststromführenden Bahn auf parallel geführte Bahnen
für die
Ansteuersignale vorgesehen. Für
die Parallelschaltung von insbesondere MOS-Bauelementen kann so die Gateleitung
parallel zur Kollektor (Drain)- oder Emitter(Source)-Bahn ausgeführt werden.
Bei einer Änderung
des Stroms in der Kollektor (Drain)- oder Emitter(Source)-Bahn wird
in die Gateleitung eine Spannung induziert. Durch geeignete Wahl
der Anbindung der Gates an die Gatebahn kann die Stärke der
Mit- und Gegenkopplungen für
jeden einzelnen Halbleiter so eingestellt werden, dass trotz räumlicher
Unsymmetrie eine elektrische Symmetrie an den Steueranschlüssen erreicht
wird.
-
In 4 sind
die einzelnen Laststromverläufe
und die einzelnen Gatespannungsverläufe für nur zwei Halbleiterschalter
(wie beispielsweise die IGBTs T1 und T2 aus 1 alleine)
in bekannter und in erfindungsgemäßer Verschaltung dargestellt,
wobei der Laststrom I gleich der Summe der Lastströme I1 und
I2 ist. 4a zeigt dabei den Verlauf
des Laststromes I1 im IGBT T1 und des Laststromes I2 im IGBT T2
bei herkömmlicher
Verschaltung, also ohne Übertragereinrichtung
S1, P1 und stattdessen mit einer direkten Kopplung der Gates der
IGBTs T1, T2. Wie zu ersehen ist, sind die Verläufe der Lastströme I1 und
I2 unterschiedlich. Dies rührt
unter anderem von durch Leitungsinduktivitäten bedingten unterschiedlichen
Gatespannungen Ug(T1) und Ug(T2) her, die in 4b gezeigt
sind. In bestimmten Bereichen unterscheiden sich beide dabei deutlich.
-
Anders
hingegen verhält
es sich bei einer erfindungsgemäßen Beschaltung
mit Übertragereinrichtung
S1, P1. Wie 4c zu entnehmen ist, sind die
Lastromverläufe
I1 und I2 gleich, da gemäß 4d auch die Gatespannungen Ug(T1) und Ug(T2)
aufgrund der Rückkopplung
gleich sind.
-
- Q
- Signalquelle
- Z
- Last
- T1...T2
- IGBT
- L1...L23
- Parasitäre Induktivität
- R1...R2
- Gatewiderstand
- S1,
S2
- Sekundärinduktivität
- P1,
P2
- Primärinduktivität
- M
- Masseknotenpunkt
- L
- Induktivität
- C
- Kapazität
- R
- Widerstand
- Rq
- Quellwiderstand
- Ug
- Gatespannung
- I,
I1, I2
- Laststrom
- t
- Zeit