DE10145462A1 - Schaltungsanordnung zur Verringerung der Degradation eines Feldeffekt-Transistors - Google Patents

Abstract

Die Erfindung betrifft eine Schaltungsanordnung zur Verringerung der Degradation eines über ein erstes Steuersignal (c) gesteuerten ersten Feldeffekt-Transistors (C) mittels eines parallel angeordneten Hilfstransistors (D), der über ein dem ersten Steuersignal voraneilendes Hilfssteuersignal (d) angesteuert wird.

Description

• Die Erfindung betrifft eine Schaltungsanordnung zur Verringerung der Degradation eines Feldeffekt-Transistors.
• Sperrschicht-Feldeffekt-Transistoren (Junction Field Effect Transistors, JFETs) mit jeweils einem Source-, Gate- und Drain-Anschluss (Im Folgenden Source, Gate, Drain) und einer Isolatorschicht zwischen einem Transistorsubstrat und dem Gate sind einem Degradations-Mechanismus unterworfen, der insbesondere bei einem zwischen einem sperrenden und leitenden Zustand wechselnden Betrieb der JFETs in Source- Schaltung auftritt.
• Liegt im Moment eines Übergangs vom sperrenden in den leitenden Zustand des JFETs eine genügend hohe Spannung zwischen dem Drain und der Source des JFETs, dann gelangen Elektronen in die Isolatorschicht unter dem Gate und verbleiben dort.
• Die Summe der derart von der Isolatorschicht aufgefangenen Elektronen baut eine Biasspannung auf, die dem Spannungspegel eines Steuersignals zum Durchschalten des JFETs entgegengerichtet ist.
• Da ein zwischen Drain und Source fließender Laststrom in der Regel direkt proportional der Steuerspannung am Gate ist, ist bei einem in dieser Weise degradierten JFET ein höherer Spannungspegel des Steuersignals für einen gleichen maximalen Laststrom erforderlich, als er für einen nichtdegradierten JFET notwendig ist.
• Bei gleichem Spannungspegel des Steuersignals ist der von einem derart degradierten JFET maximal getriebene Laststrom gegenüber dem eines nichtdegradierten JFET reduziert.
• In Fig. 2 ist eine Anordnung aus JFETs dargestellt, wie sie unter anderem als Ausgangstreiberstufe einer Halbleitereinrichtung Verwendung findet und bei der der beschriebene Degradations-Mechanismus im Besonderen zu tragen kommt. Dabei sind die JFETs als MOSFETs (Metalloxidschicht-Feldeffekttransistoren) realisiert.
• Die Ausgangstreiberstufe treibt an ihrem einzigen Ausgang O High- und Low-Signale, indem der Ausgang O abwechselnd jeweils über einen ersten Signalpfad an ein negatives Versorgungspotential V2 oder über einen zweiten Signalpfad an ein positives Potential V1 geschalten wird.
• Der erste Signalpfad besteht aus einer Kaskodenschaltung, gebildet aus einem durch ein erstes Steuersignal (Laststeuersignal) c gesteuerten ersten Feldeffekt-Transistor (Lasttransistor) C in Source-Schaltung und einem zweiten Feldeffekt Transistor B in Gate-Schaltung. Zwischen dem Drain des Lasttransistors C und der Source des zweiten Feldeffekt- Transistors B liegt ein interner Netzwerkknoten K. Der Feldeffekt-Transistor B wird durch ein zweites Steuersignal b mit einem Spannungspegel nahe der positiven Versorgungsspannung V1 angesteuert.
• Der zweite Signalpfad weist einen dritten Feldeffekt- Transistor A, gesteuert durch ein drittes Steuersignal a, auf.
• Wird im zweiten Signalpfad der dritte Feldeffekt-Transistor A über das dritte Steuersignal a durchgeschaltet und gleichzeitig der Lasttransistor C über das Laststeuersignal c gesperrt, dann treibt die Ausgangstreiberstufe einen High- Pegel.
• Da der Lasttransistor C gesperrt ist, stellt sich über den Feldeffekt-Transistor B am internen Netzwerkknoten K ein quasistatisches Potential ein, das sich aus dem Potential des High-Pegels am Ausgang O, reduziert um eine Threshold- Spannung des Feldeffekt-Transistors B, ergibt.
• Der Degradations-Mechanismus setzt ein, wenn die Ausgangstreiberstufe vom beschriebenen, den High-Pegel treibenden Zustand in einen den Low-Pegel treibenden Zustand umgeschalten wird.
• Dabei wechselt der Signalpegel des Laststeuersignals c von einem Low-Pegel zu einem High-Pegel. Infolge einer kapazitiven Kopplung zwischen dem Gate und dem Drain des Lasttransistors C überlagert sich dem quasistatischem Potential am internen Netzwerkknoten K im Moment des Umschaltens des Lasttransistors C vom sperrenden in den leitenden Zustand ein dynamischer Anteil.
• Dessen Betrag ist direkt abhängig vom Betrag der kapazitiven Kopplung zwischen dem Gate und dem Drain des Lasttransistors C.
• Die kapazitive Kopplung setzt sich aus Anteilen, gebildet durch die kapazitive Kopplung zwischen zum Gate und zum Drain führenden Leiterbahnen und der Drain-Gate-Kapazität des Lasttransistors zusammen. Die Wirkung der Drain-Gate- Kapazität wird bei einem in Source-Schaltung betriebenen Feldeffekt-Transistor durch den Miller-Effekt verstärkt.
• Zwischen dem negativen Versorgungspotential V2 und dem internen Netzwerkknoten K, und damit auch zwischen der Source und dem Drain des Lasttransistors C bildet sich im Moment des Durchschaltens des Lasttransistors C ein aus dem quasistatischen und dem dynamischen Anteil gebildetes Summenpotential, dessen Betrag das Ausmaß des Degradation des Lasttransistors C wesentlich bestimmt.
• Im Allgemeinen kann die Degradation eines Feldeffekt- Transistors verringert werden, indem die Potentialdifferenz zwischen dem Drain und der Source des Feldeffekt-Transistors im Moment des Übergangs in den leitenden Zustand verringert wird.
• In der Regel ist aber die zu schaltende Spannung vorgegeben.
• Ebenso korreliert eine Verringerung der Drain-Gate-Kapazität regelmäßig mit einer Reduzierung eines maximal möglichen Laststroms zwischen dem Drain und der Source für den leitenden Zustand des Feldeffekt-Transistors.
• Es ist daher Aufgabe der Erfindung, eine Schaltungsanordnung mit einem Feldeffekt-Transistor zur Verfügung zu stellen, die
  
• - bei einer vorgegebenen Schaltspannung zwischen dem Drain und der Source im sperrenden Zustand und
• - bei einem vorgegebenen maximalen Laststrom zwischen dem Drain und der Source im leitenden Zustand
eine Degradation des Feldeffekt-Transistors (JFETs) verringert.
• Diese Aufgabe wird bei einer Schaltungsanordnung der eingangs genannten Art erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs 1 angegebenen Merkmale gelöst. Das diese Aufgabe lösende Verfahren ist im Patentanspruch 7 angegeben. Vorteilhafte Weiterbildungen der Erfindung ergeben sich jeweils aus den Unteransprüchen.
• Bei einer Schaltungsanordnung der erfindungsgemäßen Art ist parallel zu einem ersten Feldeffekt-Transistor (Lasttransistor), dessen Degradation verringert werden soll, ein Hilfstransistor mit vorzugsweise einer kleineren Transistorweite vorgesehen.
• Der Hilfstransistor wird mit einem Hilfssteuersignal angesteuert, das einem ersten Steuersignal (Laststeuersignal) für den Lasttransistor vorauseilt.
• Es wird also zuerst der Hilfstransistor leitend und damit ein dem Last- und dem Hilfstransistor gemeinsames Drain- Potential gegen ein gemeinsames Source-Potential gezogen.
• Der Lasttransistor wird eingeschaltet, nachdem der Hilfstransistor leitend geworden ist. Der Übergang des Lasttransistors von einem sperrenden in einen leitenden Zustand erfolgt bei einem Drain-Source-Potential, das gegenüber einem entsprechenden Drain-Source-Potential bei einer Anordnung der herkömmlichen Art verringert ist, da die kapazitive Einkopplung vom Gate auf den Drain des Lasttransistors über den Hilfstransistor abgeleitet wird und nicht mehr zu einer Potentialerhöhung am Knoten K führt.
• Da das Drain-Source-Potential das Ausmaß der Degradation bestimmt, ist bei einer Schaltungsanordnung der erfindungsgemäßen Art die Degradation des Lasttransistors verringert.
• Die Degradation des Hilfstransistors ist ebenfalls reduziert, da die kapazitive Kopplung zwischen dem Gate und dem Drain beim kleineren Hilfstransistor kleiner ist als beim größeren Lasttransisor und somit auch die Potentialerhöhung am Knoten K beim Einschalten des Hilfstransistors kleiner ist als beim Einschalten des Lasttansistors bei einer Anordnung der herkömmlichen Art.
• Die Degradation des Hilfstransistors ist aber in der Regel belanglos, da der maximale Laststrom der erfindungsgemäßen Anordnung weiterhin vom nicht degradierenden Lasttransistor bestimmt wird.
• Die beschriebene Schaltungsanordnung ist allgemein zur Verringerung der Degradation von Feldeffekt-Transistoren geeignet.
• In bevorzugter Weise kann der Lasttransistor auch Teil einer Kaskodenschaltung sein, deren Ausgang mit der eigentlich zu schaltenden Spannung vom Drain des Lasttransistors über die Drain-Source-Strecke eines zweiten, in Gate-Schaltung betriebenen Feldeffekt-Transistors entkoppelt ist.
• In einer besonders bevorzugten Ausführungsform der Erfindung ist die Kaskodenschaltung ihrerseits Teil einer Ausgangstreiberstufe einer Halbleitereinrichtung. Der maximale Laststrom der Ausgangstreiberstufe ist ein wesentliches Element einer allgemeinen Spezifikation der Halbleitereinrichtung.
• Bei einer Ausgangstreiberstufe einer herkömmlichen Art muss die Degradation bei der Dimensionierung berücksichtigt werden, sofern einem Abfallen des maximalen Laststroms unter die Spezifikationen nach einer hinlänglichen Betriebsdauer der Halbleitereinrichtung abgeholfen werden soll.
• Der maximale Laststrom eines Feldeffekt-Transistors wird wesentlich von dessen Transistorweite bestimmt. In der Halbleitereinrichtung erfordert die größere Transistorweite Platz, der in der Halbleitereinrichtung beschränkt ist.
• Dies gilt insbesondere bei hochintegrierten Halbleitereinrichtungen, etwa DRAMs.
• Ist der Hilfstransistor in ähnlicher Technologie ausgeführt wie der Lasttransistor, kann die Transistorweite des Hilfstransistors gegenüber der des Lasttransistors wesentlich kleiner ausgeführt werden, da der maximale Laststrom im leitenden Zustand durch die Transistorweite des Lasttransistors bestimmt wird.
• Nachfolgend wird die Erfindung anhand der Zeichnungen näher erläutert, wobei für einander entsprechende Bauteile und Signale die gleichen Bezugszeichen verwendet werden. Es zeigen:
• Fig. 1 eine schematische Darstellung einer Anordnung nach einem ersten Ausführungsbeispiel der Erfindung,
• Fig. 2 eine schematische Darstellung einer herkömmlichen Anordnung in einem Beispiel.
• Die Fig. 2 wurde bereits eingangs erläutert.
• In Fig. 1 ist das Schaltbild einer Ausgangstreiberstufe einer Halbleitereinrichtung in einem erfindungsgemäßen Ausführungsbeispiel dargestellt. Die Komponenten der Ausgangstreiberstufe sind als MOSFETs (Metalloxidschicht-Feldeffekt- Transistoren ausgeführt.
• Die Ausgangstreiberstufe treibt an ihrem einzigen Ausgang O High- und Low-Signale, indem der Ausgang O abwechselnd jeweils über einen ersten Signalpfad an ein negatives Versorgungspotential V2 oder über einen zweiten Signalpfad an ein positives Potential V1 geschalten wird.
• Der erste Signalpfad besteht aus einer Kaskodenschaltung, bestehend aus einem durch ein erstes Steuersignal (Laststeuersignal) c gesteuerten ersten Feldeffekt-Transistor (Lasttransistor) C in Source-Schaltung und einem zweiten Feldeffekt-Transistor B in Gate-Schaltung.
• Zwischen dem Drain des Lasttransistors C und der Source des zweiten Feldeffekt-Transistors B liegt ein interner Netzwerkknoten K. Der zweite Feldeffekt-Transistor B wird durch ein zweites Steuersignal b mit einem Spannungspegel nahe der positiven Versorgungsspannung V1 angesteuert.
• Parallel zum Lasttransistor C liegt ein Hilfstransistor D, gesteuert über ein Hilfssteuersignal d.
• Der zweite Signalpfad weist einen dritten, Feldeffekt- Transistor A, gesteuert durch ein drittes Steuersignal a auf.
• Wird im zweiten Signalpfad der dritte Feldeffekt-Transistor A über das dritte Steuersignal a durchgeschaltet und gleichzeitig der Lasttransistor C über ein Laststeuersignal c gesperrt, dann treibt die Ausgangstreiberstufe einen High- Pegel.
• Da der Lasttransistor C gesperrt ist, stellt sich über den zweiten Feldeffekt-Transistor B am internen Netzwerkknoten K ein quasistatisches Potential ein, das sich aus dem Potential des High-Pegels am Ausgang O, reduziert um eine Threshold-Spannung des zweiten Feldeffekt-Transistors B, ergibt.
• Ein Umschalten der Ausgangstreiberstufe vom beschriebenen, den High-Pegel treibenden Zustand in einen den Low-Pegel treibenden Zustand wird durch einen High-Pegel am Hilfssteuersignal d eingeleitet, das den Hilfstransistor D in einen leitenden Zustand schaltet.
• Durch den leitenden Hilfstransistor D wird das Potential am internen Netzwerkknoten K reduziert.
• Danach wird der Lasttransistor C durch einen High-Pegel des Laststeuersignals c in den leitenden Zustand geschaltet.
• Die Degradation des Lasttransistors C in der erfindungsgemäßen Schaltanordnung ist gegenüber der in einer herkömmlichen verringert, weil das Drain-Source-Potential im Moment des Übergangs in den leitenden Zustand verringert ist. Bezugszeichenliste C Lasttransistor (erster Feldeffekt-Transistor)
  D Hilfstransistor
  B zweiter Feldeffekt-Transistor
  A dritter Feldeffekt-Transistor
  V1 erstes Potential
  V2 zweites Potential
  O Ausgang
  K interner Netzwerkknoten
  c Laststeuersignal (erstes Steuersignal)
  d Hilfssteuersignal
  b zweites Steuersignal
  a drittes Steuersignal
  

Claims (10)

1. Schaltungsanordnung zur Verringerung einer Degradation eines mit einem ersten Steuersignal (c) angesteuerten ersten Feldeffekt-Transistors (C), gekennzeichnet durch einen parallel zum ersten Feldeffekt-Transistor angeordneten Hilfstransistor (D), der über ein Hilfssteuersignal (d) in einer die Degradation des ersten Feldeffekt-Transistors (C) verringernden Weise betreibbar ist.

2. Schaltungsanordnung nach Anspruch 1, gekennzeichnet durch einen zweiten Feldeffekt-Transistor (B), der in Serie zu den parallel angeordneten ersten Feldeffekt-Transistor (C) und dem Hilfstransistor (D) angeordnet ist und über ein zweites Steuersignal (b) mit diesen zusammen in Kaskodenschaltung betreibbar ist.

3. Schaltungsanordnung nach einem der Ansprüche 1 oder 2, gekennzeichnet durch einen dritten Feldeffekt-Transistor (A), der in Serie zu der Kaskodenschaltung angeordnet ist und über ein drittes Steuersignal (a) mit dieser zusammen als Ausgangstreiberstufe einer Halbleitereinrichtung betreibbar ist.

4. Schaltungsanordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Feldeffekt-Transistoren (A, B, C) und der Hilfstransistor (D) MOS-Feldeffekt-Transistoren sind.

5. Schaltungsanordnung nach einem der Ansprüche 3 bis 4, dadurch gekennzeichnet, dass die Halbleitereinrichtung eine Halbleiterspeichereinrichtung ist oder eine solche enthält.

6. Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, dass der Hilfstransistor (D) eine kleinere Transistorweite als der erste Feldeffekt-Transistor (C) aufweist.

7. Verfahren zur Verringerung einer Degradation eines ersten Feldeffekt-Transistors (C), dadurch gekennzeichnet, dass vor einem Durchschalten des ersten Feldeffekt- Transistors (C) ein zum ersten parallel angeordneter Hilfstransistor (D) durchgeschaltet wird.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die aus dem ersten Feldeffekt-Transistor (C) und dem Hilfstransistor (D) gebildete Anordnung zusammen mit einem zweiten Feldeffekt-Transistor (B) in einer Kaskodenschaltung betrieben wird.

9. Verfahren nach Anspruch 8, dadurch gekennzeichnet, dass die aus den ersten und zweiten Feldeffekt-Transistor (C, B) und dem Hilftransistor (D) gebildete Kaskodenschaltung zusammen mit einem dritten Feldeffekt-Transistor (A) in einer Ausgangstreiberstufe einer Halbleitereinrichtung betrieben wird.

10. Anwendung der Schaltanordnung nach Anspruch 3 für die Ausgabe eines "Low"-Pegels durch die Ausgangstreiberstufe.