DE10143967A1 - Plazierungs- und Weiterleitungsabtastkettenunterteilung nach Taktregionen - Google Patents

Plazierungs- und Weiterleitungsabtastkettenunterteilung nach Taktregionen

Info

Publication number
DE10143967A1
DE10143967A1 DE10143967A DE10143967A DE10143967A1 DE 10143967 A1 DE10143967 A1 DE 10143967A1 DE 10143967 A DE10143967 A DE 10143967A DE 10143967 A DE10143967 A DE 10143967A DE 10143967 A1 DE10143967 A1 DE 10143967A1
Authority
DE
Germany
Prior art keywords
clock
scan
elements
regions
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10143967A
Other languages
English (en)
Inventor
C Alva Barney
Scott Ryan Grange
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of DE10143967A1 publication Critical patent/DE10143967A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/392Floor-planning or layout, e.g. partitioning or placement
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/394Routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Die vorliegende Erfindung bezieht sich auf ein System und ein Verfahren zum Verwenden eines CAD-Plazierungs- und Weiterleitungstools zum Lokalisieren von Abtastelementen in einem Funktionsblock einer integrierten Schaltung (IC) in der Nähe einer Taktstammleitung, um eine effiziente Übertragung von Abtastdaten aus der IC für Diagnosezwecke zu ermöglichen. Ein Abtastfreigabesignal wird vorzugsweise in eine Richtung geleitet, die entgegengesetzt zu der Richtung einer Abtastdatenausbreitung ist, um zu gewährleisten, daß ein Abtastelement in einer Abtastkette seiner Daten entleert wird, bevor neue Daten in dieses Element geschrieben werden. Dieser Vorgang der umgekehrten Abtastfreigabesignalausbreitungsrichtung wird vorzugsweise für alle Elemente in der Abtastkette durchgeführt. Der erfindungsgemäße Lösungsansatz ermöglicht es vorzugsweise, daß ein automatisierter Entwurf bei der Plazierung und dem Weiterleiten der Abtastelemente verwendet wird, während trotzdem Wettlaufsituationen verhindert werden, wodurch die Verwendung eines einzigen Taktes für die Abtastkette ermöglicht wird.

Description

Diese Erfindung bezieht sich allgemein auf ein Entwerfen von Integrierte-Schaltung-Prozessoren, die Diagnosecharak­ teristika beinhalten, und insbesondere auf ein Erzeugen von Elementanordnungen in einem Betriebsblock einer integrier­ ten Schaltung für verbesserte Diagnoseoperationen.
Auf dem Gebiet des Entwurfs und der Herstellung von inte­ grierten Schaltungen (IC) ist die Testfähigkeit (die Fähig­ keit, Diagnoseoperationen durchzuführen) von hoher und wachsender Bedeutung. Die Testfähigkeit wirkt sich im all­ gemeinen auf die Entwurfs- und Herstellungskosten von ICs sowie auf die Zuverlässigkeit des Endprodukts, das an Kun­ den geliefert wird, aus. Diverse Lösungsansätze des Standes der Technik, eine Diagnosefähigkeit oder Testfähigkeit beim Entwurf von ICs zu integrieren, waren bisher durch die Lei­ stungsfähigkeit von ICs beschränkt. Es wurden im allgemei­ nen Abtastketten verwendet, um einen digitalen "Schnapp­ schuß" oder Status eines Chips zu einem bestimmten Moment darzustellen. Bei der Durchführung von Fehlersuchoperatio­ nen ist es allgemein wünschenswert, solche Statusinforma­ tionen an eine externe Vorrichtung zu liefern, um die Lei­ stungsfähigkeit, Funktionalität bzw. elektrische Robustheit einer integrierten Schaltung oder eines Abschnitts dersel­ ben zu bewerten.
Es werden üblicherweise integrierte Schaltungen entworfen, die "Plazierungs- und Weiterleitungs"-Erstellungstools ver­ wenden, um einen Chip vor der tatsächlichen Herstellung des Chips zusammenzusetzen. Solche Plazierungs- und Weiterlei­ tungstools können entweder ein manuelles oder automatische Plazieren von Funktionselementen, zum Beispiel von Zu­ standselementen und Abtastelementen, in einer funktionalen Region einer IC beinhalten. Eine weitere Variable bei dem Entwurf der Testfähigkeit bei ICs ist die Wahlmöglichkeit beim Entwurf, entweder einzelne Takte oder nichtüberlappen­ de Takte zum Abtasten von Daten aus einer IC für Diagnose­ operationen einzusetzen. Die Auswahl eines manuellen oder automatisierten Entwurfs sowie die Auswahl von entweder einzelnen oder nichtüberlappenden Takten im Stand der Tech­ nik weisen jeweils Vorteile und Nachteile auf, die im fol­ genden erörtert werden.
Hierin ist eine "Wettlaufsituation" eine Situation, bei der die relative Plazierung bestimmter Elemente bewirken kann, daß sich das Ergebnis einer logischen Operation ändert und daß ein fehlerhaftes Resultat präsentiert wird, das auf der Laufrate verschiedener Signale durch die IC basiert. Im allgemeinen kann ein sorgfältiger Entwurf der Anordnung von Elementen in einer IC dahingehend wirksam sein, Wettlaufsi­ tuationen zu verhindern. Eine nicht behobene Wettlaufsitua­ tion kann dahingehend wirken, daß eine IC aufgrund der da­ mit verbundenen Unzuverlässigkeit der Daten in einer sol­ chen IC funktionsunfähig wird.
Im allgemeinen ermöglicht das Einsetzen einer manuellen Operation dem Entwerfer, ein hohes Maß an Steuerung bezüg­ lich der Plazierung verschiedener Elemente in der IC zu er­ langen. Durch dieses hohe Maß an Steuerung können Wettlauf­ situationen durch eine sorgfältige Plazierung von Funkti­ onselementen in einer IC im allgemeinen vermieden werden. Dort, wo Wettlaufsituationen durch die Verwendung eines sorgfältigen manuellen Entwurfs vermieden werden, können einzelne Takte eingesetzt werden, die Daten zu Diagnose­ zwecken aus der IC abtasten. Ein manuelles Plazieren der Elemente in einer IC ist jedoch im allgemeinen extrem teuer und zeitaufwendig und allgemein unerschwinglich, wenn die IC eine gewisse tragbare Komplexitätsschwelle überschrei­ tet. Somit besteht ein Problem in der Technik darin, daß der Nutzen einer sorgfältigen manuellen Plazierung von Ab­ tastelementen in einer IC im allgemeinen mit inakzeptablen Kosten verbunden ist.
Im allgemeinen ist ein Verwenden von automatisierten Ent­ wurfstools zum Plazieren und Weiterleiten der verschiedenen Elemente in einer IC viel schneller und kostengünstiger, als wenn die Operation manuell durchgeführt wird. Jedoch stellt ein Verwenden eines automatisierten Entwurfs allge­ mein die Möglichkeit einer großen Anzahl von Wettlaufsitua­ tionen unter den Elementen dar, was auf die fehlende Steue­ rung der Plazierung und Verdrahtung von Elementen zurückzu­ führen ist. Allgemein können nichtüberlappende Takte einge­ setzt werden, um den Wettlaufsituationen zu begegnen, die durch die Verwendung eines automatisierten Entwurfs ge­ schaffen wurden. Jedoch stellt die Verwendung von nicht­ überlappenden Takten, um das Abtasten von Daten aus einer IC zu Diagnosezwecken zu koordinieren, allgemein das Pro­ blem dar, daß die Implementierung einer komplexeren Ver­ drahtung, einer größeren Gesamtmenge an Verdrahtung, eines heißeren Betriebs der IC, eines größeren Leistungsver­ brauchs durch die IC und einer geringeren Verarbeitungsge­ schwindigkeit der IC erforderlich ist.
Im Stand der Technik konnte eine Steuerung von Wettlaufsi­ tuationen und Taktversatz durch die Verwendung von ausgewo­ genen Taktbäumen und Taktgittern bewerkstelligt werden. Zu­ dem erfordert die Verwendung von ausgewogenen Taktbäumen häufig eine äußerst umfangreiche technische Bearbeitung. Überdies erfordert die Verwendung eines Taktgitters häufig einen übermäßigen Leistungseingang. Dementsprechend stellt die Verwendung ausgewogener Taktbäume bzw. Taktgitter keine attraktive Lösung für die Probleme des Taktversatzes und der Wettlaufsituationen dar.
Dementsprechend besteht ein Problem in der Technik darin, daß der Nutzen einer sorgfältigen Plazierung von Abtastele­ menten in einer IC, der sich aus einem manuellen Entwurf ergibt, im allgemeinen eine übermäßige Entwurfszeit und übermäßige Kosten erfordert.
Ein weiteres Problem in der Technik besteht darin, daß die Verwendung von automatisierten Entwurfstools für die Pla­ zierung von Abtastelementen in einer IC im allgemeinen das Problem von Wettlaufsituationen darstellt, das allgemein den Einsatz von nichtüberlappenden Takten erfordert.
Ebenfalls ein weiteres Problem in der Technik besteht dar­ in, daß ein Einsetzen nichtüberlappender Takte zum Zwecke des Bekämpfens von Wettlaufsituationen bewirkt, daß die IC heißer und langsamer arbeitet und mehr Energie verbraucht als ICs, die einzelne Takte verwenden.
Es ist die Aufgabe der vorliegenden Erfindung, ein Verfah­ ren zum Anordnen von Abtastelementen, eine Vorrichtung zum Vermeiden von Wettlaufsituationen in einer Abtastkette, die in einem Funktionsblock einer integrierten Schaltung ange­ ordnet ist, und ein System zum Bereitstellen einer handhab­ baren Sequenz von Abtastkettenelementen in einem Funktions­ block einer integrierten Schaltung zu schaffen.
Diese Aufgabe wird durch ein Verfahren gemäß Anspruch 1, eine Vorrichtung gemäß Anspruch 10 oder ein System gemäß Anspruch 15 gelöst.
Die vorliegende Erfindung ist auf ein System und ein Ver­ fahren ausgerichtet, das eine IC oder einen Funktionsblock einer IC in Taktregionen unterteilt und Abtastelemente in diesen Regionen lokalisiert, wobei jede solche Region eine zweckgebundene Taktstammleitung (clock trunk line) auf­ weist. Sequenzen von Abtastelementen in jeder Region können verbunden sein, um Abtastketten zu bilden, entlang derer Abtastdaten ausgebreitet werden können. Eine Mehrzahl sol­ cher Abtastketten kann nacheinander in Kaskade geschaltet sein, um eine sich ergebende einzige Abtastkette zu lie­ fern.
Bei einem bevorzugten Ausführungsbeispiel wird in jeder Taktstammleitung vorzugsweise ein Abtastfreigabesignal in einer Richtung ausgebreitet, die entgegengesetzt zu der Ausbreitungsrichtung von Abtastinformationen von den ver­ schiedenen Abtastelementen ist, um dadurch die Erzeugung von Wettlaufsituationen zu verhindern. Bei der Verwendung des erfindungsgemäßen Lösungsansatzes überträgt jedes Ab­ tastelement vorzugsweise Daten an ein nachgelagertes Ab­ tastelement (in der Richtung der Abtastkettendatenausbrei­ tung), bevor Daten von einem vorgelagerten Abtastelement in dieses Abtastelement übertragen werden, wodurch jegliches unbeabsichtigte Überschreiben von Daten in dem Abtastele­ ment vermieden wird.
Vorzugsweise ist bzw. sind die eine oder mehr Taktstammlei­ tungen einem einzelnen Takt zugeordnet, wodurch ermöglicht wird, daß die IC im Vergleich zu Systemen, die nichtüber­ lappende Takte verwenden, eine geringere Menge an Verdrah­ tung und eine verringerte Verdrahtungskomplexität aufweist. Zudem wird vorzugsweise ein automatisiertes Entwurfstool verwendet, um eine anfängliche Plazierung der verschiedenen Abtastelemente zu liefern und eine anschließende Verschie­ bung oder ein "Einschnappen" der Abtastelemente an einer geeigneten Taktregion zu liefern, wodurch die Zeit- und Ko­ stenersparnisse eines automatisierten Entwurfs im Gegensatz zu einem manuellen Entwurf geliefert werden.
Hierin bezieht sich der Begriff "Zustandselement" allgemein auf ein Element einer IC, das in der Lage ist, einen Zu­ stand mindestens einen Taktzyklus lang zu speichern, der Begriff "Abtastelement" bezieht sich allgemein auf ein Ele­ ment, das an einer Diagnoseoperation beteiligt ist, die sich auf die IC bezieht, indem sein Zustand aus der IC an eine externe Vorrichtung zu Diagnosezwecken abgetastet wird, und der Begriff "Abtastkette" bezieht sich allgemein auf eine Sequenz von Einrichtungen, entlang derer Abtastda­ ten übertragen werden.
Bei einem bevorzugten Ausführungsbeispiel wird ein Funkti­ onstakt verwendet, um die Übertragung von Funktionssignalen durch Elemente integrierter Schaltungen, beispielsweise von Signalen, die sich auf mathematische Operationen beziehen, zu steuern. Abtasttakte werden vorzugsweise verwendet, um die Übertragung von Abtastdaten entlang einer Kette von Ab­ tastelementen, oder einer Abtastkette, zu steuern.
Bei einem bevorzugten Ausführungsbeispiel sind Abtastele­ mente durch ein automatisiertes Entwurfstool mit einer an­ fänglichen zeitgesteuerten Plazierung in einer IC oder ei­ nem Funktionsblock in einer IC versehen. Das Entwurfstool verschiebt oder "schnappt" daraufhin vorzugsweise die ver­ schiedenen Abtastelemente an den nächstgelegenen der einen oder mehreren vorplazierten Taktleitungen ein. Vorzugsweise minimiert der obige Lösungsansatz einen Taktversatz und ei­ ne Taktweiterleitung in dem Block. Die Abtastkette wird daraufhin vorzugsweise gemäß den Taktregionen, die den vor­ plazierten Taktleitungen oder Taktstammleitungen zugeordnet sind, unterteilt.
Dementsprechend besteht ein Vorteil eines bevorzugten Aus­ führungsbeispiels der vorliegenden Erfindung darin, daß ei­ ne Abtastoperation, die einen einzelnen Takt verwendet, mit einem automatisierten Entwurf kombiniert sein kann, während Wettlaufsituationen vermieden werden, wodurch eine verbes­ serte kosten- und zeitbezogene Effizienz bei dem Entwurf einer IC ermöglicht wird.
Ein weiterer Vorteil eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung besteht darin, daß unterteilte Abtastketten Entwerfern ermöglichen, die Abtastweiterlei­ tungsrichtung explizit zu steuern und Wettlaufsituationen in einer integrierten Schaltung zu beseitigen.
Ein weiterer Vorteil eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung besteht darin, daß Abtastketten nach Taktregion unterteilt werden, um die Abtastweiterlei­ tungsentfernung zu minimieren.
Ein weiterer Vorteil eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung besteht darin, daß die Verwen­ dung einer unterteilten Abtastkette Entwerfern ermöglicht, Freigabesignale zu puffern, ohne die Plazierungs- und Wei­ terleitungsergebnisse zu modifizieren, was im allgemeinen eine schnellere Durchlaufzeit bei dem Umwandeln eines Schaltbilds zu einer Kopiervorlage, die zum Herstellen der IC geeignet ist, ermöglicht.
Ein weiterer Vorteil eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung besteht darin, daß Wettlaufsi­ tuationen und Taktversatz ohne die übermäßige technische Bearbeitung, die für einen ausgewogenen Taktbaum erforder­ lich sind, oder die übermäßigen Leistungsanforderungen ei­ nes Taktgitters gesteuert werden können.
Ein weiterer Vorteil eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung besteht darin, daß ein Untertei­ len gemäß der Taktregion oder ein "Regioning" ermöglicht, daß Verdrahtungslängen zwischen verschiedenen Abtastelemen­ ten reduziert werden.
Ein weiterer Vorteil eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung besteht darin, daß ein Untertei­ len nach Regionen Probleme in bezug auf Rauschen und Trei­ berstärke vermeidet.
In dem Vorstehenden wurden die Merkmale und technischen Vorteile der vorliegenden Erfindung grob umrissen, damit die folgende ausführliche Beschreibung der Erfindung besser verstanden wird. Weitere Merkmale und Vorteile der Erfin­ dung werden im folgenden beschrieben und bilden den Gegen­ stand der Patentansprüche der Erfindung. Fachleute sollten sich darüber im klaren sein, daß die offenbarte Konzeption und das offenbarte spezifische Ausführungsbeispiel ohne weiteres als Grundlage zum Modifizieren oder Entwerfen an­ derer Strukturen zum Erfüllen derselben Zwecke der vorlie­ genden Erfindung verwendet werden können. Fachleute sollten ferner erkennen, daß solche äquivalenten Konstruktionen nicht von dem Geist und Schutzbereich der Erfindung, wie er in den beigefügten Patentansprüchen dargelegt ist, abwei­ chen. Die neuartigen Merkmale, die sowohl in bezug auf ihre Organisation als auch ihre Verfahrensweise als für die Er­ findung charakteristisch erachtet werden, werden zusammen mit weiteren Zielen und Vorteilen ausgehend von der folgen­ den Beschreibung besser verstanden, wenn diese in Verbin­ dung mit den beigefügten Figuren betrachtet werden. Es wird jedoch ausdrücklich darauf hingewiesen, daß jede der Figuren lediglich zum Zweck der Veranschaulichung und Beschrei­ bung bereitgestellt wird und nicht als Definition der Be­ schränkungen der vorliegenden Erfindung gedacht ist.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung werden nachfolgend Bezug nehmend auf die beiliegenden Zeichnungen näher erläutert. Es zeigen:
Fig. 1 die Plazierung von vorplazierten Taktstammleitungen in einer IC oder einem Funktionsblock in einer IC gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 2 Datenabtast- und Abtastfreigabeausbreitungsrichtun­ gen entlang einer einzelnen Fernleitung gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung;
Fig. 3 eine Sequenz von unterteilten Abtastketten, die ge­ mäß einem bevorzugten Ausführungsbeispiel der vor­ liegenden Erfindung in Reihe geschaltet sind;
Fig. 4 eine Mehrzahl von Funktionsblöcken, die miteinander verbundene Abtastketten aufweisen, gemäß einem be­ vorzugten Ausführungsbeispiel der vorliegenden Er­ findung; und
Fig. 5 eine Computervorrichtung, die für eine Verwendung bei einem bevorzugten Ausführungsbeispiel der vor­ liegenden Erfindung auslegbar ist.
Fig. 1 zeigt die Plazierung von vorplazierten Taktstammlei­ tungen in einer IC oder einem Funktionsblock 100 in einer IC gemäß einem bevorzugten Ausführungsbeispiel der vorlie­ genden Erfindung. In dem Block 100 sind Taktstammleitungen 101, 102 und 103 gezeigt. Eine Taktstammleitung ist im all­ gemeinen ein überdurchschnittlich breiter leitfähiger Weg oder Draht, der sich durch den gesamten Block 100 erstrec­ ken kann. Block 100 kann eine gesamte IC oder ein funktio­ naler Teilsatz einer IC sein. Block 100 kann jegliche Regi­ on einer IC darstellen, an der ein Plazierungs- und Weiter­ leitungsentwurfstool produktiv verwendet werden kann, um Abtastelemente und andere Zustandselemente als Teil eines Logikentwurfs zu lokalisieren.
Taktstammleitungen 101 bis 103 sind parallel verlaufend ge­ zeigt. Es versteht sich jedoch, daß die Taktstammleitungen 101 bis 103 nicht gerade oder parallel zueinander sein müs­ sen und auf beliebig viele verschiedene Weisen in dem Block 100 ausgerichtet sein können, und daß alle solchen Varia­ tionen in dem Schutzbereich der vorliegenden Erfindung ent­ halten sind.
Bei einem bevorzugten Ausführungsbeispiel umgeben Taktre­ gionen 104, 105 bzw. 106 die Taktstammleitungen 101, 102 bzw. 103. Die Taktregionen sind vorzugsweise symmetrisch bezüglich jeder der Taktstammleitungen angeordnet, es kön­ nen alternativ jedoch auch asymmetrische geometrische An­ ordnungen eingesetzt werden, und alle derartigen Variatio­ nen sind in dem Schutzbereich der vorliegenden Erfindung enthalten.
Bei einem bevorzugten Ausführungsbeispiel wird günstiger­ weise ein aus drei Schritten bestehender Prozeß zum Plazie­ ren von Abtastelementen in dem Block 100 verwendet, um die vorliegende Erfindung durchzuführen. Bei einem ersten Schritt wird einem Plazierungs- und Weiterleitungstool vor­ zugsweise ein Satz von Betriebsanweisungen in Form eines "Lageplans" geliefert, um dazu beizutragen, die letztendli­ che Plazierung der verschiedenen Abtastelemente zu optimie­ ren. Ein solcher Satz von Betriebsanweisungen beinhaltet das Anzeigen der gewünschten Plazierung von Abtastein­ gangs-, Abtastausgangs- und Schiebeanschlüssen (oder Ab­ tastfreigabeanschlüssen) in integrierten Schaltungen.
Vorzugsweise erzeugt das Plazierungs- und Weiterleitungs­ tool in einem zweiten Schritt eine anfängliche zeitgesteu­ erte Plazierung, um alle Elemente in Block 100 im Einklang mit den Betriebsanweisungen, die in dem oben beschriebenen "Lageplan" vorliegen, an einer Stelle zu plazieren, die die erforderliche Verdrahtungslänge, die verwendet wird, um ei­ ne Gesamtverbindungsmöglichkeit in dem Block 100 zu errei­ chen, optimiert. Vorzugsweise optimiert eine zeitgesteuerte Plazierung der Elemente die dem Block zugeordnete Kosten­ funktion. Die Kostenfunktion könnte folgendes umfassen, ist jedoch nicht hierauf beschränkt: Zeiterfordernisse, Ver­ drahtungslänge, Verdrahtungsverdichtung und Herstellungser­ fordernisse. Eine zeitgesteuerte Plazierung umfaßt vorzugs­ weise nicht eine Abtastverbindungsmöglichkeit, da eine ab­ tastgesteuerte Plazierung vorzugsweise durch die relative Plazierung der Elemente nach einer erfolgten Unterteilung der Elemente nach Regionen bestimmt wird.
Daraufhin werden in einem dritten Schritt Abtastelemente in dem Block 100 vorzugsweise zu der nächstgelegenen Taktregi­ on der Taktregionen 104 bis 106 verschoben oder "einge­ schnappt". Ein Plazieren der Abtastelemente bzw. Taktele­ mente (Elemente, die taktabhängig sind) in den Taktregionen 104 bis 106 minimiert vorzugsweise die zeitliche Verzöge­ rung zwischen der Ausbreitung von Signalen entlang der ver­ schiedenen Taktstammleitungen und der Ankunft dieser Signa­ le an den verschiedenen Abtastelementen.
In dem einfachsten Fall, bei dem die Taktregionen funktio­ nal ähnlich sind, beinhaltet der Vorgang des Verschiebens oder "Einschnappens" der Abtastelemente bzw. Taktelemente vorzugsweise einfach ein Bewegen der betroffenen Elemente zu der nächstgelegenen Taktregion unter den zur Verfügung stehenden Taktregionen im Block 100. Dort jedoch, wo sich die Taktregionen in mancherlei funktionaler Hinsicht unter­ scheiden und Abtastelemente lediglich ausgewählten der ver­ schiedenen Taktregionen entsprechen, werden die Abtastele­ mente vorzugsweise an der nächstgelegenen Taktregion in derselben Taktdomäne eingeschnappt, die die physisch nächstgelegene Taktregion sein kann oder auch nicht, je nach der Verteilung der Taktregionen im Block 100. Es ver­ steht sich, daß, obwohl drei Taktstammleitungen und Taktre­ gionen in Fig. 1 gezeigt sind, auch weniger oder mehr als drei Taktstammleitungen und Taktregionen im Block 100 ange­ ordnet sein können und daß alle derartigen Variationen in dem Schutzbereich der vorliegenden Erfindung enthalten sind. Obwohl gezeigt ist, daß die Taktstammleitungen 101 bis 103 durch den gesamten Block 100 verlaufen, versteht es sich, daß die Taktstammleitungen derart unterteilt sein könnten, daß sich jede Fernleitung nur einen Abschnitt des Wegs durch den Block 100 erstreckt.
Fig. 2 zeigt Abtastdatenausbreitungs- und Abtastfreigabesi­ gnalausbreitungsrichtungen entlang einer einzelnen Fernlei­ tung 202 gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Aufgrund der raschen Ausbreitung von Abtastdaten unter Abtastelementen in Blöcken von ICs ist es wichtig zu gewährleisten, daß Wettlaufsituationen Daten in einem Element nicht modifizieren, bevor solche Da­ ten ordnungsgemäß an eine nächste Stelle in ihrem Übertra­ gungsweg übertragen werden. Dort jedoch, wo eine Datenüber­ tragung unter verschiedenen Elementen, beispielsweise Ab­ tastelementen, den zufälligen Auswirkungen einer Datenaus­ breitung in einer komplexen Schaltung überlassen wird, kön­ nen solche Wettlaufsituationen und das damit verbundene Ri­ siko einer unbeabsichtigten Datenzerstörung auftreten. Der erfindungsgemäße Mechanismus stellt deshalb einen Lösungs­ ansatz dar, der vorzugsweise Wettlaufsituationen verhin­ dert, wenn Daten unter den Abtastelementen 205 übertragen werden.
Bei einem bevorzugten Ausführungsbeispiel können bestimmte Schritte implementiert werden, um dem Plazierungs- und Wei­ terleitungstool zu helfen, eine anfängliche zeitgesteuerte Plazierung von Abtastelementen zu liefern. Ein Vorgang, der das Plazierungs- und Weiterleitungstool unterstützen kann, ist die strategische Plazierung von Abtastanschlüssen in einem Funktionsblock. Dagegen ermöglicht ein Vorordnen der Abtastkette, durch Reduzieren einer Abtastkette, und ein Unterteilen derselben gemäß Taktregionen, daß die Abtast­ elemente unter Verwendung eines einfachen Algorithmus effi­ zient geordnet werden können, um ein Zickzackmuster in dem Funktionsblock zu erzeugen. Die zulässige Breite dieses Zickzackmusters wird allgemein durch die Versatztoleranz jedes Abtastelements bestimmt. Bei einem bevorzugten Aus­ führungsbeispiel lautet ein weiterer Schritt, der ein Pla­ zierungs- und Weiterleitungstool unterstützen kann, Netto­ wichtung. Nettowichten ist ein Mechanismus zum Bewirken, daß das Plazierungs- und Weiterleitungstool ausgewählte Si­ gnale mit höherer Priorität weiterleitet, wodurch solchen Signalen eine bevorzugte Behandlung zukommt.
Unter Bezugnahme auf Fig. 2 kann die Reihenfolge, in der verschiedene Formen des Weiterleitens an den Abtastelemen­ ten durchgeführt werden, manipuliert werden, um mehr Versatztoleranz für das Abtastfreigabesignal zu ermögli­ chen, indem die Ausbreitung von Abtastdaten verlangsamt wird. Vorzugsweise werden Takt-, Abtastfreigabe- und Funk­ tionssignalflußwege zuerst verteilt oder geroutet. Der Ab­ tastdatenweg wird vorzugsweise anschließend weitergeleitet. Auf diese Weise liegt vorzugsweise mehr Versatztoleranz für das Abtastfreigabesignal vor, da die Reihenfolge, in der ein Weiterleiten durchgeführt wird, vorzugsweise dahinge­ hend wirkt, die Ausbreitung der Abtastdaten zu verlangsa­ men.
Bei einem bevorzugten Ausführungsbeispiel treten Daten bei Abtasteingangsanschluß 201 in den Block 200 ein. Die Ab­ tastdaten werden daraufhin vorzugsweise entlang einer Ab­ tastkettenweiterleitungsrichtung, einer Abtastkettendaten­ weiterleitungsrichtung oder einer Abtastdatenausbreitungs­ richtung 206 durch eine Mehrzahl von Abtastelementen 205a bis 205n ausgebreitet und verlassen daraufhin den Block 200 über einen Abtastausgangsanschluß 203. Die Abtastdaten wer­ den vorzugsweise in der Nähe der Taktstammleitung 202 wei­ tergeleitet. Obwohl Fig. 2 zeigt, wie Abtastelemente 205 in unmittelbarer Nähe zu der Taktstammleitung 202 angeordnet sind, versteht es sich, daß die Abtastelemente 205 an einem beliebigen Ort in der Taktregion 208 angeordnet und mit der Taktstammleitung 202 leitfähig gekoppelt sein könnten.
Bei einem bevorzugten Ausführungsbeispiel überträgt ein Schiebeanschluß oder Abtastfreigabeanschluß 204 ein Signal entlang der Taktstammleitung 202 in einer Abtastfreigabe­ weiterleitungsrichtung oder einer Abtastfreigabeausbrei­ tungsrichtung 207, die vorzugsweise einer Abtastkettenwei­ terleitungsrichtung 206 entgegengesetzt ist. Das aus dem Abtastfreigabeanschluß 204 hervorgehende Abtastfreigabesi­ gnal wandert vorzugsweise parallel zu der Taktstammleitung 202 von unten nach oben in der Anordnung der Fig. 2, sowie zu Abtastelementen 205, die unter Verwendung von unterge­ ordneten leitfähigen Wegen ebenfalls mit der Taktstammlei­ tung 202 verbunden sein können.
Bei einem bevorzugten Ausführungsbeispiel wirkt die Abtast­ freigabeweiterleitungsrichtung 207 dahingehend, sicherzu­ stellen, daß Daten in der Abtastkette (die vorzugsweise die Abtastelemente sowie den Abtasteingangsanschluß 201 und Ab­ tastausgangsanschluß 203 umfaßt) durch die Abtastelemente 205 weitergeleitet werden, ohne durch Daten, die unter den Abtastelementen 205 außer der Reihe übertragen werden, überlaufen oder zerstört zu werden. Während das Abtastfrei­ gabesignal von der Unterseite des Blocks 200 in Fig. 2 fortfährt, erreicht es vorzugsweise zunächst das Element 205(n), wodurch es das Element 205n befähigt, seine Abtast­ daten in Flußrichtung hin zu dem Abtastausgangsanschluß 203 zu übertragen. Da das Abtastfreigabesignal vorzugsweise noch keines der Abtastelemente erreicht hat, die dem Ele­ ment 205(n) vorgelagert sind (die Elemente oberhalb Element 205(n)), werden die Daten in dem Element 205(n) vorzugswei­ se nicht überschrieben, bis das Element 205(n) seine Daten in Fließrichtung hin zu dem Abtastausgangsanschluß 203 übertragen hat. Vorzugsweise wird diese Reihenfolge der Er­ eignisse wiederholt, wenn sich das Abtastfreigabesignal, das aus dem Abtastfreigabeanschluß 204 hervorgeht, an der Taktstammleitung 202 hoch und zu den Elementen 205(d), 205(c) usw. hin ausbreitet. In jedem Fall erreicht das Ab­ tastfreigabesignal vorzugsweise jedes Element, bevor ir­ gendein Abtastelement, das dem Element vorgeschaltet (d. h. in der Abtastkettenweiterleitungsrichtung 206 vorgeschal­ tet) positioniert ist, eine Möglichkeit hat, Daten außer der Reihe zu übertragen und Daten in einem Abtastelement zu zerstören, bevor diese Daten in die nachgelagerte Richtung, d. h. in die Abtastkettenweiterleitungsrichtung 206, über­ tragen werden. Vorzugsweise kann ein bestimmter Grad an Versatztoleranz in die Abtastelemente eingebaut sein, um einen weiteren Schutz gegen die Entwicklung von Wettlaufsi­ tuationen zu liefern. Auf diese Weise werden Wettlaufsitua­ tionen unter den Abtastelementen 205 vorzugsweise ausge­ schaltet.
Dort, wo eine Sequenz von Gattern in einer bestimmten Rei­ henfolge in einem Funktionsblock verbunden ist, wird der Unterschied bezüglich der Ankunftszeit eines Signals, das sich durch die Sequenz von Gattern bei zwei aufeinanderfol­ genden Gattern entlang der Sequenz ausbreitet, hierin als "Versatz" bezeichnet. Bei einem bevorzugten Ausführungsbei­ spiel ermöglicht ein Einstellen der Abtasfreigabeweiterlei­ tungsrichtung als entgegengesetzt zu der Abtastkettenwei­ terleitungsrichtung, daß der Versatz, der allgemein für beide Signale vorliegt, dahingehend wirkt, daß er Wettlauf­ situationen vermeidet, statt sie zu verursachen. Dement­ sprechend organisiert die vorliegende Erfindung die Rich­ tung der Abtastfreigabe- und Abtastkettensignalausbreitung so, daß sie das Vorliegen eines Versatzes, der in beiden Signalen vorliegt, günstig einsetzt. Dies stellt einen Vor­ teil gegenüber Systemen des Standes der Technik dar, bei denen das Vorliegen eines Versatzes bei einer Signalaus­ breitung in Funktionsblöcken allgemein dahingehend wirkt, Wettlaufsituationen zu verursachen.
Fig. 3 zeigt eine Sequenz von unterteilten Abtastketten, die gemäß einem bevorzugten Ausführungsbeispiel der vorlie­ genden Erfindung in Reihe geschaltet sind. Fig. 3 zeigt die günstigen Auswirkungen des Ausdehnens der in Verbindung mit Fig. 1 erörterten Unterteilung und des Abtastfreigabesi­ gnals, oder Schiebesignals, der umgekehrten Richtung, das in Verbindung mit Fig. 2 erörtert wurde, auf einen gesamten Funktionsblock 300 einer IC. Auf diese Weise können alle Abtastelemente im Block 300 in einer in Einzelreihen ge­ schalteten oder in Kaskade geschalteten Sequenz von Abtast­ ketten verbunden sein, wobei jedes seine jeweilige Taktregion 104 bis 106 aufweist.
Bei einem bevorzugten Ausführungsbeispiel kann vorteilhaft­ erweise ein gewisser Grad an Intervention zwischen den Taktstammleitungen eingesetzt werden. Das Führen einer ein­ zigen Taktstammleitung durch die Gesamtheit des Blocks 300 kann eine solche Leitung überlasten. Deshalb bietet vor­ zugsweise eine Mehrzahl von auf geeignete Weise getriebenen Fernleitungen, die parallelgeschaltet sind, Vorteile im Vergleich zu der Verwendung einer einzigen Fernleitung für die Gesamtheit des Blocks 300.
Bei einem bevorzugten Ausführungsbeispiel können Abtastket­ ten, die in den Regionen 104, 105 und 106 angeordnet sind, verknüpft oder "aneinandergenäht" sein, um eine einzige Ab­ tastkette zu bilden. Die Implementierung der Verbindungs­ verknüpfungen zwischen den Abtastketten kann manuell erfol­ gen. Obwohl beim Verwenden dieses Lösungsansatzes eine ge­ wisse manuelle Verbindung involviert sein kann, ist eine solche Anstrengung im Vergleich zu der, die bei dem Stand der Technik allgemein erforderlich war und bei der alle Ab­ tastelemente manuell verbunden werden mußten, stark redu­ ziert. Obwohl Fig. 3 eine Reihenschaltung zwischen drei Ab­ tastketten zeigt, versteht es sich, daß auch weniger oder mehr als drei Abtastketten derart verbunden sein könnten und daß alle derartigen Variationen in dem Schutzbereich der vorliegenden Erfindung enthalten sind.
Bei einem bevorzugten Ausführungsbeispiel verläuft die Ab­ tastkette von Abtasteingang 0 305 zu Abtastausgang 2 311, deren Zwischenpunkte im folgenden erörtert werden. Es ver­ steht sich, daß für jede der einzelnen Taktstammleitungen die Abtastkettenweiterleitungs- und Abtasfreigabeweiterlei­ tungsrichtungen gelten. Im einzelnen ist die Abtastfreiga­ beweiterleitungsrichtung vorzugsweise der Richtung der Ab­ tastketten(daten)weiterleitung für jede der drei Taktstamm­ leitungen entgegengesetzt. Beginnend mit der Taktstammlei­ tung 0 101 beginnt der Abtastkettenweg vorzugsweise mit dem Abtasteingangsanschluß 0 305 und verläuft weiter in Fließ­ richtung entlang der Taktstammleitung 101 zu dem Abtastaus­ gangsanschluß 0 302. Es sei darauf hingewiesen, daß sich das Abtastfreigabesignal von dem Schiebeanschluß 0 (oder Abtastfreigabeanschluß 0) 301 in der Anordnung der Fig. 3 vorzugsweise nach oben, entgegengesetzt zu der Richtung der Abtastkettendatenausbreitung, ausbreitet.
Bei einem bevorzugten Ausführungsbeispiel verbindet eine Verknüpfung oder eine "Naht" 303 den Abtastausgang-0- Anschluß 302 mit dem Abtasteingang-1-Anschluß 304. Die Ab­ tastkette geht daraufhin vorzugsweise an der Taktstammlei­ tung 102 hinauf weiter zu dem Abtastausgang-1-Anschluß 307. Es wird vorzugsweise eine Verknüpfung oder eine Naht 308 eingesetzt, um die Abtastkette zu einem Abtasteingang-2- Anschluß 309 auszudehnen. Die Abtastkette geht daraufhin weiter an der Taktstammleitung 103 hinunter zu Abtastaus­ gang-2-Anschluß 311, wodurch eine Abtastkette fertigge­ stellt wird, die vorzugsweise die Gesamtheit von Abtastele­ menten im Block 300 umfaßt. Vorzugsweise könnte die Abtast­ kette durch Verbinden des Ausgangs von dem Abtastausgangs­ anschluß 2 311 mit einem Eingang zu einem weiteren gesamten Block weiter ausgedehnt werden, wodurch der Abtastkettenda­ tenweg für eine IC weiter konsolidiert würde. Allgemein kann ein gewisser Grad an manueller Intervention eingesetzt werden, wenn zwei oder mehr Blöcke miteinander verbunden werden, jedoch erfordern die Kostendegressionen, die beim Umgang mit immer größeren Entitäten als Betriebseinheiten erhalten werden, häufig eine wesentlich geringere manuelle Intervention, als dies bei Systemen des Standes der Technik der Fall war.
Bei einem bevorzugten Ausführungsbeispiel ist ein Sammeln von Daten bezüglich der Eigenschaften des Datenwegs der Taktstammleitungen vorzugsweise viel leichter, als dies bei Systemen des Standes der Technik der Fall war. Beispiels­ weise können frühe Kapazitätsschätzungen durchgeführt wer­ den, wenn die Abtastelemente mit Taktstammleitungen verbun­ den werden. Ein beträchtlicher Entwurfsvorteil kann erhal­ ten werden, wenn solche Kapazitätsschätzungen und andere Betriebsdaten in einem frühen Stadium eines Entwurfsprozes­ ses zur Verfügung stehen.
Fig. 4 zeigt eine Mehrzahl 400 von Funktionsblöcken, die miteinander verbundene Abtastketten aufweisen, gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung. Bei einem bevorzugten Ausführungsbeispiel, nachdem eine Mehrzahl von Abtastketten aneinandergenäht worden sind, um eine einzelne in Kaskade geschaltete Verbindung mit jedem einer Mehrzahl von Funktionsblöcken zu bilden, können die verbundenen Abtastketten in diversen unterschiedlichen Funktionsblöcken miteinander verbunden sein, um eine konti­ nuierliche Verknüpfung von in Kaskade geschalteten Abtast­ ketten zu bilden, die sich über zwei oder mehr Funktions­ blöcke erstrecken. Zwischen Funktionsblöcken kann optional eine Verzögerungsschaltungsanordnung eingesetzt werden, um Wettlaufsituationen auszuschalten.
Eine beispielhafte Implementierung der oben beschriebenen Verbindung von Abtastketten, die zu verschiedenen Funkti­ onsblöcken gehören, ist in Fig. 4 dargestellt. Es ist ge­ zeigt, daß die Funktionsblöcke 401 bis 404 verbunden sind. Allgemein ist eine erste Abtastkette zwischen einem Abtast­ eingangsanschluß 408 und einem Abtastausgangsanschluß 409 in einem Funktionsblock 401 gebildet, eine zweite Abtast­ kette ist zwischen einem Abtasteingangsanschluß 410 und ei­ nem Abtastausgangsanschluß 411 in einem Funktionsblock 402, eine dritte Abtastkette zwischen einem Abtast­ eingangsanschluß 412 und einem Abtastausgangsanschluß 413 in einem Funktionsblock 404, und eine vierte Abtastkette zwischen einem Abtasteingangsanschluß 414 und Abtast­ ausgangsanschluß 415 in einem Funktionsblock 403 gebildet. Eine Verzögerungsschaltungsanordnung in Form von Puffern 405, 406 und 407 ist als zwischen den Funktionsblöcken 401 und 402, zwischen Blöcken 402 und 404 bzw. zwischen Blöcken 404 und 403 eingesetzt gezeigt. Ein Einsatz der Puffer, wie sie gezeigt sind, wirkt vorzugsweise dahingehend, Wettlauf­ situationen zwischen den Blöcken auszuschalten.
Fig. 5 veranschaulicht ein Computersystem 500, das für eine Verwendung bei einem bevorzugten Ausführungsbeispiel der vorliegenden Erfindung auslegbar ist. Eine Zentraleinheit (CPU - central processing unit) 501 ist mit einem Systembus 502 gekoppelt. Die CPU 501 kann eine beliebige Allzweck- CPU, beispielsweise eine HP PA-8200, sein. Die vorliegende Erfindung ist jedoch nicht durch die Architektur der CPU 501 beschränkt, solange die CPU 501 die hierin beschriebe­ nen erfindungsgemäßen Operationen unterstützt. Der Bus 502 ist mit einem Direktzugriffsspeicher (RAM - random access memory) 503 gekoppelt, der ein SRAM, DRAM oder SDRAM sein kann. Ein ROM 504, der ein PROM, EPROM oder EEPROM sein kann, ist ferner mit dem Bus 502 gekoppelt. RAM 503 und ROM 504 beinhalten Benutzer- und Systemdaten und -programme, wie in der Technik hinreichend bekannt ist.
Der Bus 502 ist ferner mit einem Eingangs-/Ausgangs-Adapter (I/O-Adapter) 505, mit einer Kommunikationsadapterkarte 511, einem Benutzerschnittstellenadapter 508 und einem An­ zeigeadapter 509 gekoppelt. Der I/O-Adapter 505 verbindet Speichereinrichtungen 506, beispielsweise einen Festplat-. tenspeicher, ein CD-Laufwerk, ein Floppy-Disk-Laufwerk, und/oder ein Cassettenlaufwerk, mit dem Computersystem. Der Kommunikationsadapter 511 ist ausgelegt, um das Computersy­ stem 500 mit einem Netzwerk 512 zu koppeln, das ein lokales (LAN), großflächiges (WAN), Ethernet- und/oder Internet­ netzwerk sein kann. Der Benutzerschnittstellenadapter 508 koppelt Benutzereingabeeinrichtungen, beispielsweise eine Tastatur 513 und Zeigeeinrichtung 507, mit dem Computersy­ stem 500. Der Anzeigeadapter 509 wird durch die CPU 501 ge­ trieben, um die Anzeige auf der Anzeigeeinrichtung 510 zu steuern.

Claims (20)

1. Verfahren zum Anordnen von Abtastelementen (205) in einem Funktionsblock (100) einer integrierten Schal­ tung, um eine effiziente Abtastkettenoperation zu lie­ fern, wobei das Verfahren folgende Schritte aufweist:
Liefern einer zeitgesteuerten anfänglichen Plazierung für die Abtastelemente in dem Funktionsblock;
Verschieben jedes Abtastelements der anfänglich pla­ zierten Abtastelemente in dem Funktionsblock zu einer nächstgelegenen Taktregion (104, 105, 106), die mit dem Abtastelement kompatibel ist; und
Verbinden der verschobenen Abtastelemente mit einer Taktstammleitung (101, 102, 103) in der nächstgelege­ nen Taktregion.
2. Verfahren gemäß Anspruch 1, das ferner folgenden Schritt aufweist:
Anordnen einer Mehrzahl von Taktregionen (104, 105, 106) in dem Block.
3. Verfahren gemäß Anspruch 2, das ferner folgenden Schritt aufweist:
Anordnen einer Taktstammleitung (101, 102, 103) in je­ der Taktregion der Taktregionen (104, 105, 106).
4. Verfahren gemäß einem der Ansprüche 1 bis 3, das fer­ ner folgenden Schritt aufweist:
Anordnen eines Abtasteingangsanschlusses (304) in der nächstgelegenen Taktregion (104, 105, 106);
Ordnen der Abtastelemente (205) in einer Sequenz in der nächstgelegenen Taktregion;
Anordnen eines Abtastausgangsanschlusses (302) in der nächstgelegenen Taktregion; und
Verbinden des Abtasteingangsanschlusses, der geordne­ ten Abtastelemente und des Abtastausgangsanschlusses, wodurch ein Abtastkettenabschnitt in der nächstgelege­ nen Taktregion gebildet wird.
5. Verfahren gemäß Anspruch 4, das ferner folgenden Schritt aufweist:
Erstellen einer Abtastkettendatenweiterleitungsrich­ tung, die von dem Abtasteingangsanschluß (304) durch die geordneten Abtastelemente (205) durch den Abtast­ ausgangsanschluß (302) in der nächstgelegenen Taktre­ gion (104, 105, 106) verläuft; und
Erstellen einer Abtastfreigabeweiterleitungsrichtung, die der Abtastkettendatenweiterleitungsrichtung in der nächstgelegenen Taktregion entgegengesetzt ist.
6. Verfahren gemäß einem der Ansprüche 1 bis 5, das fer­ ner folgenden Schritt aufweist:
automatisches Durchführen der Schritte des Lieferns, Verschiebens und Verbindens unter Verwendung eines computergestützten Entwurfstools.
7. Verfahren gemäß einem der Ansprüche 1 bis 6, das fer­ ner folgenden Schritt aufweist:
Unterteilen der Taktstammleitung (101, 102, 103) in eine Mehrzahl von Betriebssegmenten.
6. Verfahren gemäß einem der Ansprüche 3 bis 7, das fer­ ner folgenden Schritt aufweist:
Inreiheschalten von Abtastketten, die in jeder der Taktregionen (104, 105, 106) angeordnet sind, wodurch eine einzige Abtastkette gebildet wird, die im wesent­ lichen alle Abtastelemente (205) in dem Block umfaßt.
9. Verfahren gemäß Anspruch 8, das ferner folgenden Schritt aufweist:
Inreiheschalten des Blocks mit mindestens einem weite­ ren Block, um dadurch eine Abtastkette zu bilden, die eine Mehrzahl von Blocks in der integrierten Schaltung umfaßt.
10. Vorrichtung zum Vermeiden von Wettlaufsituationen in einer Abtastkette, die in einem Funktionsblock (100) einer integrierten Schaltung angeordnet ist, wobei die Vorrichtung folgende Merkmale aufweist:
eine Mehrzahl von Taktregionen (104, 105, 106), die in dem Funktionsblock angeordnet sind;
eine Taktstammleitung (101, 102, 103), die in jeder Taktregion der Taktregionen angeordnet ist; und
eine Mehrzahl von Abtastelementen (205), die in jeder Taktregion der Taktregionen angeordnet und leitfähig mit der Taktstammleitung gekoppelt sind, die in jeder Taktregion angeordnet ist.
11. Vorrichtung gemäß Anspruch 10, die ferner folgende Merkmale aufweist:
eine Abtastweiterleitungsdatenausbreitung (206) in ei­ ner ersten Richtung in jeder Taktregion (104, 105, 106); und
eine Abtastfreigabesignalausbreitung in einer zweiten Richtung, die der ersten Richtung in jeder Taktregion entgegengesetzt ist, wodurch Wettlaufsituationen unter der Mehrzahl von Abtastelementen (205) verhindert wer­ den.
12. Vorrichtung gemäß Anspruch 10 oder 11, die ferner fol­ gende Merkmale aufweist:
einen Abtasteingangsanschluß (304) zum Zuführen von Abtastdaten zu der Mehrzahl von Abtastelementen (205), die in jeder Taktregion (104, 105, 106) angeordnet sind; und
einen Abtastausgangsanschluß (302) zum Übertragen von Daten aus jeder Taktregion von der Mehrzahl von Ab­ tastelementen.
13. Vorrichtung gemäß Anspruch 11 oder 12, die ferner fol­ gendes Merkmal aufweist:
einen Schiebeanschluß zum Auslösen des Abtastfreigabe­ signals.
14. Vorrichtung gemäß einem der Ansprüche 10 bis 13, die ferner folgendes Merkmal aufweist:
mindestens eine leitfähige Verknüpfung zum Aneinander­ koppeln von Anschlüssen der Mehrzahl von Taktregionen (104, 105, 106), um dadurch eine einzige Abtastkette zu bilden, die eine Gesamtheit der Abtastelemente (205) in dem Funktionsblock (100) der integrierten Schaltung umfaßt.
15. System zum Bereitstellen einer handhabbaren Sequenz von Abtastkettenelementen in einem Funktionsblock (100) einer integrierten Schaltung, wobei das System folgende Merkmale aufweist:
eine Einrichtung zum anfänglichen Lokalisieren der Ab­ tastelemente (205) in dem Funktionsblock;
eine Einrichtung zum Errichten einer Mehrzahl von Taktregionen (104, 105, 106) in dem Funktionsblock;
eine Einrichtung zum Anordnen einer Taktstammleitung (101, 102, 103) in jeder Taktregion der Mehrzahl von Taktregionen; und
eine Einrichtung zum Verschieben der anfänglich loka­ lisierten Abtastelemente an ausgewählte Taktregionen in dem Funktionsblock.
16. System gemäß Anspruch 15, das ferner folgendes Merkmal aufweist:
eine Einrichtung zum Auswählen einer Taktregion (104, 105, 106) für jedes Abtastelement (205), die dem Abtastelement am nächsten liegt.
17. System gemäß Anspruch 15 oder 16, das ferner folgende Merkmale aufweist:
eine Einrichtung zum Weiterleiten von Abtastkettenda­ ten in einer ersten Richtung in jeder Taktregion (104, 105, 106) der Taktregionen; und
eine Einrichtung zum Weiterleiten von Abtastfreigabe­ signalen in einer zweiten Richtung, die der ersten Richtung entgegengesetzt ist, in jeder Taktregion der Taktregionen, wodurch Wettlaufsituationen für Abtast­ kettendaten unter der Mehrzahl von Abtastelementen (205) vermieden werden.
18. System gemäß einem der Ansprüche 15 bis 17, das ferner folgendes Merkmal aufweist:
eine Einrichtung zum Unterteilen mindestens einer Taktstammleitung (101, 102, 103) in eine Mehrzahl von Segmenten, um eine Last an der mindestens einen Takt­ stammleitung zu reduzieren.
19. System gemäß einem der Ansprüche 15 bis 18, das ferner folgendes Merkmal aufweist:
eine Einrichtung zum Verbinden der Taktstammleitungen (101, 102, 103), die in jeder der Taktregionen (104, 105, 106) in Reihe angeordnet ist, wodurch eine einzi­ ge Abtastkette gebildet wird, die im wesentlichen alle der Abtastelemente (205) in dem Funktionsblock (100) verknüpft.
20. System gemäß einem der Ansprüche 15 bis 19, das ferner folgendes Merkmal aufweist:
eine Einrichtung zum Inreiheschalten des Blocks mit mindestens einem weiteren Block, um dadurch eine Ab­ tastkette zu bilden, die eine Mehrzahl von Blocks in der integrierten Schaltung umfaßt.
DE10143967A 2000-09-07 2001-09-07 Plazierungs- und Weiterleitungsabtastkettenunterteilung nach Taktregionen Withdrawn DE10143967A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/656,925 US6496966B1 (en) 2000-09-07 2000-09-07 Place and route scan chain partitioning by clock regions

Publications (1)

Publication Number Publication Date
DE10143967A1 true DE10143967A1 (de) 2002-04-04

Family

ID=24635138

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10143967A Withdrawn DE10143967A1 (de) 2000-09-07 2001-09-07 Plazierungs- und Weiterleitungsabtastkettenunterteilung nach Taktregionen

Country Status (2)

Country Link
US (1) US6496966B1 (de)
DE (1) DE10143967A1 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6877148B1 (en) * 2002-04-07 2005-04-05 Barcelona Design, Inc. Method and apparatus for routing an integrated circuit
US7032202B2 (en) * 2002-11-19 2006-04-18 Broadcom Corporation System and method for implementing a flexible top level scan architecture using a partitioning algorithm to balance the scan chains
US7107200B1 (en) * 2003-10-03 2006-09-12 Sun Microsystems, Inc. Method and apparatus for predicting clock skew for incomplete integrated circuit design
US7073146B2 (en) * 2003-10-30 2006-07-04 Atrenta Inc. Method for clock synchronization validation in integrated circuit design
US7162673B2 (en) * 2003-11-14 2007-01-09 Integrated Device Technology, Inc. Scan chain registers that utilize feedback paths within latch units to support toggling of latch unit outputs during enhanced delay fault testing
US20060053403A1 (en) * 2004-09-09 2006-03-09 Cowan Christopher R System and method for routing clock signals from a clock trunk
US7334203B2 (en) * 2004-10-01 2008-02-19 Dynetix Design Solutions, Inc. RaceCheck: a race logic analyzer program for digital integrated circuits
US7380184B2 (en) * 2005-12-19 2008-05-27 Texas Instruments Incorporated Sequential scan technique providing enhanced fault coverage in an integrated circuit
US7475374B1 (en) * 2005-12-20 2009-01-06 Advanced Micro Devices, Inc. Clock grid driven by virtual leaf drivers
US7657850B2 (en) * 2006-12-12 2010-02-02 Synopsys, Inc. Chip level scan chain planning for hierarchical design flows
US8504886B2 (en) 2011-07-27 2013-08-06 Freescale Semiconductor, Inc. Method for partitioning scan chain
US9599673B2 (en) 2014-10-15 2017-03-21 Freescale Semiconductor, Inc. Structural testing of integrated circuits
US9627012B1 (en) 2016-06-29 2017-04-18 International Business Machines Corporation Shift register with opposite shift data and shift clock directions

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5963730A (en) * 1995-09-26 1999-10-05 Matsushita Electric Industrial Co., Ltd. Method for automating top-down design processing for the design of LSI functions and LSI mask layouts

Also Published As

Publication number Publication date
US6496966B1 (en) 2002-12-17

Similar Documents

Publication Publication Date Title
DE4425552C2 (de) Gatterarray
DE2826847C2 (de) Hochintegrierte Halbleiterschaltungsanordnung
DE4416881C2 (de) Verfahren zum Betrieb einer Datenverarbeitungseinrichtung
DE60132585T2 (de) Vorrichtung und verfahren zum ausgeben der gruppierung von befehlen in einem vliw-prozessor
DE10143967A1 (de) Plazierungs- und Weiterleitungsabtastkettenunterteilung nach Taktregionen
DE3513473A1 (de) Hochgeschwindigkeits-datenschieberegister
DE19903633A1 (de) Implementierung von Boolescher Erfüllbarkeit mit nichtchronologischer Rückwärtsverarbeitung in rekonfigurierbarer Hardware
DE19709219A1 (de) Feldprogrammierbares Gatterarray mit hierarchischer Verbindungsstruktur und Hyperverbindungen
EP0010173A1 (de) Halbleiterplättchen mit verbesserter Prüfbarkeit der monolithisch hochintegrierten Schaltungen
DE4128568C2 (de) Mehrschichten-Verdrahtungsverfahren zur Verdrahtungs-Modifikation am Chip für einen hochintegrierten Halbleiterschaltkreis
DE3543471C1 (de) In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen
DE69723771T2 (de) Taktverschiebungsunempfindliche Wiederordnung einer Abtastkette
DE60222011T2 (de) Asynchrone sequenzschaltung mit unbestimmten impulsfolgen
DE4327660C2 (de) Vorrichtung zum Herstellen einer und Herstellungsverfahren für eine integrierte Halbleiterschaltungsvorrichtung und elektronische Schaltungsvorrichtung
DE4102718C2 (de) Integrierte Schaltung und Verfahren zur Generierung eines Layouts einer integrierten Schaltung
DE60221515T2 (de) Speichersystem für schleifenbeschleunigung nach wunsch
DE69833720T2 (de) Integrierte Halbleiterschaltung mit On-Chip Kondensatoren
DE10205559B4 (de) Integrierte Schaltung und Verfahren und Vorrichtung zum Entwurf einer integrierten Schaltung
DE19530669A1 (de) Verfahren zum automatischen Auswählen eines taktsteuernden Signalpfads in umprogrammierbaren Systemen zur Hardware-Emulation
DE4328911A1 (de) Logiksynthesizer
DE112004001651B4 (de) Automatisches Layoutumwandlungsystem und -verfahren
DE2837574A1 (de) Treiber fuer integrierte schaltungen
DE10149021B4 (de) Datenverarbeitungssystem zum Entwurf eines Layouts einer integrierten elektronischen Schaltung aus einer Vielzahl von elektronischen Bauelementen
EP0927400B1 (de) Verfahren zur optimierten plazierung technischer komponenten in einer vorgebbaren topologie, durch einen rechner
EP1288966B1 (de) Steuerregister

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: HEWLETT-PACKARD DEVELOPMENT CO., L.P., HOUSTON, TE

8125 Change of the main classification

Ipc: G06F 1750

8130 Withdrawal