DE10132385B4 - Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben - Google Patents

Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben Download PDF

Info

Publication number
DE10132385B4
DE10132385B4 DE10132385A DE10132385A DE10132385B4 DE 10132385 B4 DE10132385 B4 DE 10132385B4 DE 10132385 A DE10132385 A DE 10132385A DE 10132385 A DE10132385 A DE 10132385A DE 10132385 B4 DE10132385 B4 DE 10132385B4
Authority
DE
Germany
Prior art keywords
contacts
outer edge
chip
recesses
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10132385A
Other languages
English (en)
Other versions
DE10132385A1 (de
Inventor
Heinz Pape
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10132385A priority Critical patent/DE10132385B4/de
Publication of DE10132385A1 publication Critical patent/DE10132385A1/de
Application granted granted Critical
Publication of DE10132385B4 publication Critical patent/DE10132385B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Abstract

Elektronisches Bauteil mit auf der Unterseite (2) verteilten Außenrandkontakten (3) und mit mindestens einem Halbleiterchip (4), der in eine Kunststoffpressmasse (5) einseitig eingebettet und auf einer mindestens einen Außenkontakt (300) bildenden Chipinsel (6) angeordnet ist, wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, und wobei das elektronische Bauteil (1) auf seiner Unterseite (2) Aussparungen (9) aufweist, die in den Haltestegen (10) für die Außenkontakte (300) angeordnet sind, wobei auf der Unterseite (2) der Chipinsel (6) zwischen dem Außenkontakt (300) der Chipinsel (6) und den Außenrandkontaktflächen (19) der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in der Kunststoffpressmasse (5) in Position gehalten werden, wobei zumindest ein Teil der Außenrandkontakte (3) und Ausgangskontakte (11) untereinander und mit der Chipinsel (6) in einer Linie durch die Haltestege (10) verbunden sind, und wobei durch die Aussparungen (9) die Ausgangskontakte (11), die Chipinsel (6) und/oder...

Description

  • Die Erfindung betrifft ein elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten sowie Verfahren zur Herstellung des Systemträgers und des elektronischen Bauteils gemäß der Gattung der unabhängigen Ansprüche.
  • Elektronische Bauteile mit auf der Unterseite verteilten Außenkontakten und mit mindestens einem Halbleiterchip, der in eine Kunststoffpreßmasse einseitig eingebettet und auf einer einen Außenkontakt bildenden Chipinsel eines Systemträgers angeordnet ist, haben den Nachteil, daß mögliche Außenanschlüsse auf den Rand und die Chipinsel beschränkt sind. Diese Außenkontakte sind am Außenrand des elektronischen Bauteils angeordnet und von der Unterseite des elektronischen Bauteils sowie von den Randseiten aus für eine Kontaktgabe zugänglich. Die Chipinsel, die für die Aufnahme des Halbleiterchips vorgesehen ist, ist jeweils im Zentrum angeordnet und von den Außenkontakten im Randbereich umgeben. Zum Halten der Chipinsel im Zentrum wird mindestens eine Außenkontaktposition benötigt, so daß mit dieser Position ein Außenkontakt im Randbereich weniger bei einem derartigen elektronischen Bauteil beschaltbar ist. Bisher ist es somit nicht möglich, bei elektronischen Bauteilen, die auf einen Systemträger angewiesen sind, diesen Außenrand unabhängig von der Chipinsel zu nutzen oder eine hohe Anzahl von Außenkontakten auf der Unterseite des elektronischen Bauteils, wie es beispielsweise bei BGA-Gehäusen (Ball-Grid-Array-Gehäusen) möglich ist, vorzusehen.
  • Aus der US 6,229,200 B1 ist ein Chipträger mit einer Chipinsel und Flachleitern bekannt, wobei die Flachleiter zwei Reihen von Kontakten bilden, die jeweils miteinander über einen halb geätzten Abschnitt verbunden sind. Die Chipinsel wird von Stegen in ihren vier Ecken gehalten.
  • Ein ähnliches Bauteil mit zwei Reihen von Kontakten und einer Chipinsel, die an ihren vier Ecken gehalten wird, ist auch aus der JP 2000-286377 A bekannt.
  • Die US 5,969,411 A offenbart einen Flachleiterrahmen mit einer Anzahl von Flachleitern, wobei die Flachleiter innere und äußere Abschnitte aufweisen, wobei zwischen dem inneren und dem äußeren Abschnitt jeweils eine Einkerbung angeordnet ist.
  • Nachdem der Halbleiterchip zusammen mit den inneren Abschnitten mit einer Kunststoffgehäusemasse umgeben ist, kann beispielsweise mit Hilfe eines Lasers jeder Flachleiter an der Kerbe durchtrennt werden.
    •
  • Aufgabe der Erfindung ist es, ein elektronisches Bauteil, einen Systemträger und einen Nutzen anzugeben, mit denen ein Gehäuse für einen integrierten Schaltkreis realisiert werden kann, das eine höhere Anzahl von Außenanschlüssen zuläßt, bei gleichzeitiger Flächenminimierung der Außenanschlüsse und Verfahren zur kostengünstigen Herstellung derartiger elektronischer Bauteile, Systemträger und Nutzen anzugeben.
  • Gelöst wird diese Aufgabe durch den Gegenstand der unabhängigen Ansprüche. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß umfaßt ein elektronisches Bauteil mit auf der Unterseite verteilten Außenkontakten und mit mindestens einem Halbleiterchip, der in eine Kunststoffpreßmasse einseitig eingebettet und auf einer einen Außenkontakt bildenden Chipinsel eines Systemträgers angeordnet ist, auf seiner Unterseite Flächen von Außenkontakten. Darüber hinaus weist das elektronische Bauteil auf der Unterseite Aussparungen auf, die in Haltestegen für die Außenkontakte angeordnet sind. Die Außenkontakte sind durch die auf der Unterseite des elektronischen Bauteils angeordneten Aussparungen an entsprechend definierten Stellen voneinander elektrisch getrennt.
  • Dazu wird ein besonders strukturierter Systemträger eingesetzt, der spezielle Haltestege aufweist, um den Außenkontakt der Chipinsel und die übrigen Außenkontakte in vorgegebenen Positionen zu halten. Die vorgesehenen Aussparungen auf der Unterseite des elektronischen Bauteils dienen dazu, die zu nächst auf dem Systemträger über Haltestege elektrisch miteinander verbundenen Außenkontaktflächen elektrisch voneinander zu trennen und sind deshalb als Trennstellen in den Haltestegen angeordnet.
  • Gegenüber der BGA-Gehäuse-Technologie hat das elektronische Bauteil dieser Erfindung den Vorteil, daß es mit Hilfe der Systemträgertechnologie und damit wesentlich preiswerter herstellbar ist. Ein weiterer Vorteil des elektronischen Bauteils liegt darin, daß die Außenkontaktflächen keine Höcker tragen müssen wie bei der BGA-Gehäusetechnologie, sondern eine flächige Kontaktierung ermöglichen, da sie unmittelbar durch Strukturierung des Systemträgers und nachfolgende Trenntechnik realisierbar sind.
  • Der Abstand zwischen den Außenkontakten und dem Außenkontakt der Chipinsel wird wesentlich von der Materialdicke des Systemträgers bestimmt, indem die Strukturierung des Systemträgers durch beidseitiges selektives Ätzen eines Metallbandes zur Herstellung eines Systemträgerbandes oder einer Metallplatte zur Herstellung eines Nutzen durchgeführt wird. Dieses beidseitige Ätzen führt zu einer Profilierung der Systemträgerstruktur im Querschnitt, die ein Verankern der einen Außenkontakt bildenden Chipinsel und der übrigen Außenkontakte in einer Kunststoffpreßmasse verbessert.
  • Das Ätzen ermöglicht ferner die Schaffung von speziellen Haltestegen für die Außenkontakte. Diese Haltestege können dabei teilweise eine verminderte Materialstärke aufweisen, indem an den Positionen für die Haltestege der Systemträger oder der Nutzen einseitig von der Oberseite eines Rohlings oder einseitig von der Unterseite eines Rohlings geätzt wird. Die somit hergestellten Halbleiterstege können auf der Unterseite des elektronischen Bauteils unsichtbar sein, wenn der Systemträger oder der Nutzen einseitig von unten geätzte Haltestege aufweist, und sind nur dann auf der Unterseite des elektronischen Bauteils sichtbar, wenn Haltestege durch einseitiges Ätzen des Systemträgers oder des Nutzen von der Oberseite aus hergestellt sind. Gleichzeitig kann durch die verminderte Materialstärke dieser Haltestege auch der Abstand der Haltestege voneinander minimiert werden.
  • Die Aussparungen auf der Unterseite des elektronischen Bauteils können isoliert eingebrachte Trennstellen sein, die in Form von einzelnen isolierten Aussparungen jeden der zum Halten von Außenrandkontakten, Außenkontakten und zum Halten der Chipinsel vorgesehenen Haltestege durchtrennen. Das bedeutet, daß die Unterseite des erfindungsgemäßen elektronischen Bauteils eine Anzahl von Aussparungen in Form von Kratern aufweist, die ein Merkmal dieser Erfindung sind.
  • Die Erfindung sieht vor, daß das elektronische Bauteil in dem Randbereich seiner Unterseite Außenrandkontakte und in dem Zentrum der Unterseite eine Chipinsel aufweist. Auf der Unterseite zwischen der Außenkontaktfläche der Chipinsel und den Außenkontaktflächen der Außenrandkontakte sind zusätzliche Ausgangskontaktflächen von zusätzlichen Ausgangskontakten angeordnet, die von Haltestegen in der Kunststoffpreßmasse in Position gehalten werden. Durch die Aussparungen sind die zusätzlichen Ausgangskontakte, die Chipinsel und/oder die Außenkontakte an entsprechend definierten Stellen voneinander elektrisch getrennt.
  • Ein derartiges elektronisches Bauteil hat den Vorteil, daß auf der gesamten Unterseite des elektronischen Bauteils minimierte Flächen für Außenkontakte zur Kontaktierung der Rück seite eines Chips angeordnet werden können. Mit dieser Ausführungsform ist es möglich, elektronische Bauteile zu realisieren, die auf ihrer Unterseite Außenkontaktflächen anbieten, in einer Dichte, wie sie sonst nur bei BGA-Gehäusen möglich sind.
  • Eine Ausführungsform der Erfindung sieht vor, daß die Aussparungen Trennfugen sind. Derartige Trennfugen können Sägespuren darstellen, die nachträglich zum Durchtrennen der Haltestege quer zu den Haltestegen in die Unterseite des elektronischen Bauteils eingebracht sind. Ein derartiges Bauteil hat den Vorteil, daß derartige Trennfugen gleichzeitig der Wärmeabfuhr dienen können, da sie eine rippenförmige Unterseite des elektronischen Bauteils realisieren.
  • Eine weitere Ausführungsform der Erfindung sieht vor, daß die Aussparungen Ätzspuren aufweisen. Derartige Ätzspuren können lokal und isoliert unmittelbar an den Trennstellen für die Haltestege eingebracht sein, so daß keine Nuten oder Krater auf der Unterseite zu sehen sind, sondern das elektronische Bauteil auf der Unterseite aufgrund der Anwendung einer Ätzmaske definierte exakte Unterbrechungen der Haltestege aufweist. Zum Einbringen von Ätzspuren werden die Haltestege auf der Unterseite sichtbar im Bereich der Trennstelle angeordnet, was beim Einbringen von Sägespuren nicht unbedingt erforderlich ist, da ein Sägeblatt auch vollständig in Kunststoff eingebettete Haltestege durchtrennen kann.
  • In einer weiteren Ausführungsform der Erfindung können die Aussparungen Zerstäubungsspuren aufweisen. Um derartige zerstäubte bzw. gesputterte Aussparungen herzustellen, werden Zerstäubungstechniken bzw. Sputtertechniken angewandt, die sowohl das Material metallischer Haltestege als auch eine darauf liegende Kunststoffpreßmasse zerstäuben können. Somit sind Aussparungen, die Zerstäubungsspuren aufweisen, unabhängig von der Zugänglichkeit der Haltestege auf der Unterseite eines Bauteils vorhanden.
  • Eine weitere Ausführungsform der Erfindung sieht vor, daß die Aussparungen Verdampfungsspuren aufweisen. Derartige Verdampfungsspuren können an definierten einzelnen Trennstellen eingebracht sein und sowohl die metallischen Haltestege als auch eine darauf liegende Kunststoffmasse verdampfen, so daß auch derartige Aussparungen sowohl tiefliegende Haltestege als auch auf der Unterseite sichtbare Haltestege elektrisch trennen können.
  • In einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß das elektronische Bauteil auf seiner Unterseite Trennfugen aufweist, die geradlinig angeordnet sind. Derartige Trennfugen können durch einfache Sägetechnik eingebracht werden und längs auf der Unterseite des Bauteils quer zu den Haltestegen verlaufen. Mit derartigen geradlinigen Trennfugen wird auf der Unterseite ein Rippenmuster realisiert, daß die Wärmeabgabe des elektronischen Bauteils fördert, bei gleichzeitiger Bereitstellung einer Vielzahl von Außenkontaktmöglichkeiten auf der Unterseite durch wenige Sägeschritte.
  • In einer weiteren Ausführungsform des elektronischen Bauteils sind die Trennfugen auf der Unterseite geradlinig und parallel zu Unterseitenkanten des elektronischen Bauteils angeordnet. Bei dieser Ausführungsform des elektronischen Bauteils wird eine Vielzahl von Haltestegen mit einer Trennfuge durchtrennt und gleichzeitig eine Vielzahl von isolierten Außenkontakten auf der Unterseite des elektronischen Bauteils realisiert.
  • Eine weitere Ausführungsform der Erfindung sieht vor, daß die Chipinsel, die Außenrandkontakte und/oder die zusätzlichen Ausgangskontakte eine gleiche Materialdicke aufweisen, wobei diese Materialdicke der Materialdicke des Systemträgerrohlings entsprechen kann. Diese Ausführungsform der Erfindung hat dann einen besonderen Vorteil, wenn die Strukturierung des Systemträgers mittels doppelseitigem Ätzen erfolgt ist und somit formschlüssige in der Kunststoffpreßmasse verankerbare Profile für die Chipinsel, die Außenrandkontakte und/oder die zusätzlichen Ausgangskontakte vorhanden sind. Die Haltestege können im Prinzip die gleiche Materialdicke wie die Chipinsel, die Außenrandkontakte und die zusätzlichen Ausgangskontakte aufweisen. Die Aussparungen in den Haltestegen werden bei dieser Ausführungsform der Erfindung der Materialstärke angepaßt.
  • Gemäß der Erfindung weisen die durch die Aussparungen elektrisch getrennten Haltestege eine gegenüber der Chipinsel, den Außenrandkontakten und/oder den zusätzlichen Ausgangskontakten geringere Materialdicke auf. Diese geringere Materialdicke wird durch einseitiges Ätzen entweder von der Oberseite des Systemträgers oder von der Unterseite des Systemträgers aus erreicht. Diese geringere oder verminderte Materialdicke für die Haltestege hat den Vorteil, daß der Haltesteg entweder innerhalb der Kunststoffmasse an der Oberseite des Systemträgers verläuft und somit von der Unterseite des elektronischen Bauteils nicht sichtbar ist oder die verminderte Materialdicke wird durch einseitiges Ätzen von der Oberseite her erreicht, so daß der Haltesteg auf der Unterseite des elektronischen Bauteils angeordnet ist und somit von der Unterseite des elektronischen Bauteils für ein Trennen sichtbar ist.
  • Wenn die Haltestege an ihren Trennstellen von der Unterseite aus sichtbar sind, hat das den Vorteil, daß beispielsweise Ätzmasken oder Sägespuren genau justierbar sind. In einer weiteren Ausführungsform der Erfindung werden die Haltestege nur an den Stellen, an denen sie zu trennen sind, auf die Unterseite des elektronischen Bauteils geführt, und in den übrigen Bereichen liegen sie auf der von der Unterseite des elektronischen Bauteils nicht sichtbaren Oberseite des Systemträgers.
  • Aufgrund der zunehmenden Speicherkapazität von elektronischen Bauteilen und aufgrund des zunehmenden Platzbedarfs für Logikschaltungen sowie für Hochfrequenzbauteile mit angeschlossener Logik werden die erforderlichen Chipflächen ständig größer. In einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß die Chipinsel kleiner als die Rückseite des Halbleiterchips ausgeführt ist. Das bedeutet, daß innerhalb der Kunststoffpreßmasse der Halbleiterchip die Chipinselfläche überragt. In derartigen Fällen sieht die vorliegende Erfindung vor, auch die Unterseite des elektronischen Bauteils für zusätzliche Ausgangskontakte zu nutzen, die dann unterhalb des Halbleiterchips angeordnet sind. In diesen Bereichen, in denen der Halbleiterchip die Chipinsel überragt, sind rund um den Halbleiterchip Bondflächen oder Bondfinger auf Haltestegen vorgesehen, die keine Trennstellen aufweisen, sondern zu zusätzlichen Ausgangskontakten führen, die unterhalb des Halbleiterchips angeordnet sind. Bei einer derartigen Anwendung werden die Haltestege nicht allein zum Positionieren und Halten der zusätzlichen Ausgangskontakte unter dem Halbleiterchip verwendet, sondern gleichzeitig als Bondfinger eingesetzt, was eine relativ dichte Packung von Bondverbin dungen und eine dichte Anordnung von Außenkontakten auf der Unterseite eines elektronischen Bauteils ermöglicht.
  • Bei einer weiteren Ausführungsform der Erfindung ist vorgesehen, daß unterhalb des Halbleiterchips zusätzlich angeordnete Ausgangskontakte eine gegenüber der Chipinsel verminderte Materialdicke aufweisen. Diese verminderte Materialdicke kann durch einseitiges Ätzen an den Positionen der zusätzlichen Ausgangskontakte von der Oberseite des Systemträgers aus erfolgen und gleichzeitig mit dem Herstellen von entsprechend gestalteten Haltestegen durchgeführt werden. Es sind folglich keine zusätzlichen Strukturierungs- bzw. Ätzschritte erforderlich, es können vielmehr die für die Strukturierung eines Systemträgerrohlings einzusetzenden Ätzschritte verwendet und für die Positionierung von zusätzlichen Ausgangskontakten unterhalb eines Halbleiterchips optimiert werden.
  • Eine weitere Ausführungsform der Erfindung sieht vor, daß zusätzliche Ausgangskontaktflächen zwischen den Außenrandkontaktflächen und der Chipinsel versetzt und gestaffelt auf der Unterseite des elektronischen Bauteils angeordnet sind. Mit einer derartigen versetzten und gestaffelten Anordnung kann die Dichte der Außenkontaktflächen auf der Unterseite des elektronischen Bauteils optimiert und damit die Zahl der Außenkontaktflächen maximiert werden. Somit ist es mit der Erfindung möglich, unter Einsatz der Systemträgertechnologie eine Außenkontaktdichte auf der Unterseite eines elektronischen Bauteils zu erreichen, die bisher nur mit der in Bezug auf Platzbedarf und Kosten aufwendigen und komplexen BGA-Gehäuse-Technologie erreichbar ist.
  • Ein weiterer Aspekt der Erfindung sieht vor, für das erfindungsgemäße Bauteil einen Nutzen zur gleichzeitigen Herstel lung mehrerer elektronischer Bauteile mit auf der Unterseite verteilten Außenrandkontakten mit jeweils mindestens einem Halbleiterchip zur Verfügung zu stellen. Ein derartiger Nutzen weist eine Systemträgerstruktur in einer Metallplatte auf, wobei die Positionen für die elektronischen Bauteile mit Halbleiterchips in Zeilen und Spalten auf dem Nutzen angeordnet sind. Der Nutzen weist folglich Chipinseln auf, die ebenfalls in Zeilen und Spalten angeordnet sind und jeweils von Außenrandkontakten umgeben sind.
  • Bei dem erfindungsgemäßen Nutzen sind Haltestege vorgesehen, die es ermöglichen, daß zusätzliche Ausgangskontakte zwischen der zentralen Chipinsel und den im Randbereich angeordneten Außenrandkontakten positioniert werden können. Gegenüber isoliert auf einem Systemträger hergestellten elektronischen Bauteilgehäusen hat der Nutzen den Vorteil, daß für mehrere in Zeilen und Spalten angeordnete Halbleiterchips zunächst eine gemeinsame Kunststoffpreßmasse aufgebracht wird, so daß der Nutzen im Prinzip aus einer Kunststoffgehäuseschicht auf einer strukturierten Metallplatte besteht, wobei innerhalb der Kunststoffgehäuseschicht die Halbleiterchips auf Chipinseln der Metallplatte angeordnet sind und die Chips mit ihren Kontaktflächen auf ihren aktiven Oberseiten über Bondverbindungen mit Außenkontakten und bei der vorliegenden Ausführungsform mit zusätzlichen Ausgangskontakten verbunden sind.
  • Ein derartig aufgebauter Nutzen hat den Vorteil, daß auf seiner Unterseite für mehrere elektronische Bauteile gleichzeitig die Aussparungen an den Trennstellen für die Haltestege eingebracht werden können. Somit hat ein derartiger Nutzen den Vorteil, daß die Herstellung der erfindungsgemäßen elektronischen Bauteile kostengünstig und gleichzeitig für mehrere Bauteile realisierbar wird. Der Nutzen unterscheidet sich folglich vom einzelnen elektronischen Bauteil dadurch, daß erst durch Trennen des Nutzen in einzelne Bauteile die Gehäusegeometrie des einzelnen Bauteils realisiert wird. Eine übliche Trenntechnik ist dabei das Sägen, wobei mit dem Sägevorgang die Außenrandkontakte auch an den Seitenrändern des elektronischen Bauteils freigelegt werden.
  • Durch Profilsägen kann erreicht werden, daß der Kunststoffgehäuseschicht des einseitig vergossenen Nutzen eine profilierte Form gegeben wird, so daß die Randseiten der Außenrandkontakte aus der Kunststoffpreßmasse des Einzelgehäuses eines elektronischen Bauteils herausragen. Ein besonderes Merkmal dieses Nutzens sind die über die Unterseite des Nutzens verteilten Aussparungen an den Trennstellen für die Haltestege, die über die Unterseite verteilt angeordnet sind. Diese Aussparungen können auch als Trennfugen dargestellt werden und sind dann geradlinig und parallel zu den Randkanten des Nutzens ausgerichtet. Das hat den Vorteil, daß die Aussparungen für eine Vielzahl von Trennstellen durch ein einfaches Einbringen einer Trennfuge auf der Unterseite des Nutzens realisiert werden können. Die Aussparungen können dabei Sägespuren, Ätzspuren, Zerstäubungsspuren und/oder Verdampfungsspuren auf der Unterseite des Nutzens aufweisen.
  • In einer Ausführungsform des Nutzens weisen die Chipinsel, die Außenrandkontakte und die zusätzlichen Ausgangskontakte gleiche Materialdicken auf, während die Haltestege gegenüber diesen Komponenten mit geringerer Materialdicke ausgestattet sind. Das hat den Vorteil, daß die Aussparungen lediglich eine Tiefe von dieser geringeren Materialdicke aufweisen, was die Herstellung der Aussparungen vereinfacht.
  • Bei einer weiteren Ausführungsform des Nutzens überragt der Halbleiterchip die Fläche der Chipinsel, so daß Außenkontaktflächen bei einem derartigen Nutzen unterhalb des Halbleiterchips vorgesehen werden können. Dies hat den Vorteil einer größeren Anzahl von Außenkontakten, die nun auch unter dem Halbleiterchip angeordnet werden können. Gleichzeitig erschwert es jedoch die Möglichkeiten des Bondens von auf dem Rand des Halbleiterbauteils angeordneten Kontaktflächen zu den zusätzlichen Ausgangskontaktflächen oder zu Kontaktfingern der Außenrandkontakte.
  • Um den Halbleiterchip beim Bonden zu stabilisieren, wird in einer weiteren Ausführungsform der Erfindung ein Werkzeug vorgesehen, daß in dem Bereich der Kontaktflächen des Halbleiterchips diesen Halbleiterchip von der Unterseite aus stützt. Ein derartiges Werkzeug ist in seinen Dimensionen und seinen stützenden Vorsprüngen speziell für den Bondvorgang angepaßt, so daß die auftretenden Kräfte über das Bondwerkzeug abgefangen werden können und die Belastungen des Halbleiterchips vermindert werden.
  • Ein weiterer Aspekt der Erfindung sieht einen Systemträger vor, für mehrere elektronische Bauteile mit auf der Unterseite des Systemträgers verteilten Außenrandkontakten, die jeweils einem Halbleiterchip der elektronischen Bauteile zugeordnet sind. Für die Halbleiterchips weist der Systemträger Chipinseln auf. Ferner besitzt der Systemträger Außenrandkontakte, die über Haltestege mit einem Systemträgerrahmen verbunden sind, wobei der Außenkontakt der Chipinsel mindestens mit einem der Außenrandkontakte über einen Haltesteg verbunden ist. Dieser Haltesteg weist eine verminderte Materialdicke auf.
  • Die Struktur des erfindungsgemäßen Systemträgers hat den Vorteil, daß sie in ein Metallband oder in eine Metallplatte durch beidseitiges Ätzen eingebracht werden kann. Dabei bedeutet beidseitiges Ätzen ein Ätzen von der Oberseite eines Systemträgerrohlings und gleichzeitig von der Unterseite dieses Systemträgerrohlings, wobei Oberseite und Unterseite durch unterschiedliche Ätzmasken an den Stellen vor einem Ätzen geschützt sind, welche die Systemträgerstruktur darstellen sollen. Für Bereiche von verminderter Materialdicke wie für die Haltestege können die Ätzmasken für die Oberseite und für die Unterseite derart strukturiert sein, daß das Ätzmittel nur von einer Seite aus das Material abträgt. Damit ist der Vorteil verbunden, daß derart verdünnte Haltestege zwischen Chipinsel und Außenrandkontakten und/oder Systemträgerrahmen mit geringem Aufwand durchtrennt werden können.
  • Bei dem des Systemträger entspricht die verminderte Materialdicke der Haltestege etwa der halben Systemträgerdicke. Damit ist der Vorteil verbunden, daß die Haltestege bei Einsatz des Systemträgers zur Herstellung von elektronischen Bauteilen mit Kunststoffgehäuse auf der Unterseite sichtbar sein können oder von einer dünnen Kunststoffschicht der Kunststoffpreßmasse des Gehäuses bedeckt sein können. Dazu ist wahlweise die verminderte Materialdicke der Haltestege zur Unterseite oder zur Oberseite des Systemträgers hin angeordnet.
  • Eine Ausführungsform des Systemträgers sieht vor, daß die Haltestege mit ihrer verminderten Materialdicke nur in den Bereichen zur Unterseite hin des Systemträgers angeordnet sind, in denen eine Aussparung zur späteren elektrischen Trennung des Halbleitersteges vorgesehen ist. Die übrigen Be reiche des Halbleitersteges mit verminderter Materialdicke sind jedoch zur Oberseite des Systemträgers hin angeordnet und können somit in vorteilhafter Weise als Bondfinger für das Anbringen von Bonddrähten verwendet werden.
  • Eine weitere Ausführungsform des Systemträgers sieht vor, daß die verminderte Dicke der Haltestege in dem Systemträger mittels selektivem Ätzen von der Oberseite und/oder der Unterseite eines Systemträgerrohlings her eingebracht ist. Ein derartiger Rohling kann ein Metallband sein oder eine Metallplatte.
  • Ist die Struktur des Systemträgers aus Chipinseln, Außenrandkontakten und zusätzlichen Ausgangskontakten sowie Haltestegen und mit Verbindungen zum Systemträgerrahmen durch doppelseitiges selektives Ätzen in dem Systemträgerrohling eingebracht, so bildet sich ein vorteilhaftes Ätzprofil im Querschnitt aus, das wegen seiner vorspringenden Randkontur in der Materialmitte eine sichere Verankerung der Chipinsel, der Außenrandkontakte und der zusätzlichen Ausgangskontakte in der einseitig aufgepreßten Kunststoffmasse bei der Gehäuseherstellung gewährleistet.
  • Ein Verfahren zur Herstellung eines Systemträgers aus einer Metallplatte oder einem Metallband als Systemträgerrohling weist, unter anderem folgende grundlegende Verfahrensschritte auf:
    • – Maskieren der Oberseite und der Unterseite des Systemträgerrohlings mit unterschiedlichen zueinander unsymmetrisch strukturierten Ätzmasken,
    • – doppelseitiges isotropes Ätzen des maskierten Systemträgerrohlings unter einseitigem Dünnätzen von Haltestegen an entsprechend definierten Stellen,
    • – Entfernen der unsymmetrischen Ätzmasken.
  • Die erfindungsgemäße Einführung von unsymmetrischen Ätzmasken bei der Herstellung von Systemträgern hat einerseits den Vorteil, daß Haltestege verminderter Materialdicke herstellbar sind und sogar Haltestege realisiert werden können, die teilweise an der Oberseite und teilweise an der Unterseite des Systemträgers verlaufen. Ein doppelseitiges Ätzen mit unsymmetrischen Ätzmasken hat darüber hinaus den Vorteil, daß sehr enge Schrittweiten und damit geringe Abstände zwischen den zusätzlichen Ausgangskontakten, den Außenrandkontakten, den Chipinseln und den Haltestegen realisiert werden können.
  • In einem weiteren bevorzugten Durchführungsbeispiel des Verfahrens zur Herstellung des Systemträgers erfolgt die doppelseitige Ätzung durch Naßätzen. Dabei kann durch einen relativ schmalen Schlitz in der Ätzmaske eine genau definierte Ätzkontur unter dem Schlitz erreicht werden. Das Ätzen bewirkt unter dem Schlitz eine gleichmäßige beidseitige Unterätzung, wodurch eine gleichmäßige Vergrößerung der Breite des Ätzgrabens gegenüber der Ätzschlitzbreite erreicht werden kann. Die Breite des Ätzgrabens entspricht maximal der doppelten Ätztiefe plus der Breite des Schlitzes in der Ätzmaske.
  • Bei der Durchführung des Verfahrens werden durch Ätzen unter unsymmetrischen Ätzmasken Haltestege hergetellt, die im Querschnitt zueinander versetzt angeordnet sind und eine verminderte Materialdicke mit einem Rasterabstand von voller Materialstärke des Systemträgers plus Ätzschlitzbreite aufweisen. Bei einseitigem Ätzen ergibt sich hingegen ein Rasterabstand von mindestens zweifacher Materialstärke plus Ätzschlitzbreite. Darüber hinaus hat das doppelseitige Ätzen den Vorteil, daß in der Materialmitte des Systemträgerrohlings die Chipinseln, die Außenrandkontakte und teilweise die zusätzlichen Ausgangskontakte ein scharfkantiges Ätzprofil ausbilden. Dieses vorspringende Ätzprofil im Mittenbereich der Materialstärke sorgt für eine sichere Verankerung der einzelnen Komponenten des Systemträgers wie der später aufzubringenden Kunststoffpreßmasse für das Gehäuse der elektronischen Bauteile.
  • Ein Verfahren zur Herstellung eines elektronischen Bauteils mit auf der Unterseite verteilten Außenkontakten und mit mindestens einem Halbleiterchip, der in einer Kunststoffpreßmasse einseitig eingebettet ist und auf einer mindestens einen Außenkontakt bildenden Chipinsel eines Systemträgers angeordnet ist, weist unter anderem folgende Verfahrensschritte auf:
    • – Bereitstellen eines strukturierten Systemträgers für mehrere in Zeilen und/oder Spalten angeordnete elektronische Bauteile mit Außenkontakten, die über Haltestege mit einem Systemträgerrahmen verbunden sind, wobei im Zentrum einer Bauteilposition eine einen Außenkontakt bildende Chipinsel angeordnet ist und von Haltestegen in Position gehalten wird, wobei die Haltestege gegenüber der Chipinsel eine verminderte Materialdicke aufweisen,
    • – Aufbringen von Halbleiterchips auf die Chipinseln,
    • – Herstellen von Bondverbindungen zwischen Kontaktflächen auf den Halbleiterchips und Kontaktanschlußflächen oder Kontaktfingern auf den Außenkontakten,
    • – Aufpressen einer Kunststoffpressmasse auf den Systemträger bzw. auf einen entsprechenden Nutzen mindestens im Bereich der Bauteilpositionen,
    • – Einbringen von Aussparungen auf der Unterseite des Nutzens unter Durchtrennen der Haltestege für die Außenkontakte,
    • – Trennen des Nutzens in einzelne elektronische Bauteile.
  • Bei einem Durchführungsbeispiel des Verfahrens werden zum Bereitstellen eines strukturierten Systemträgers zwischen Chipinsel und Außenkontakten im Randbereich jeder Bauteilposition zusätzliche Ausgangskontakte vorgesehen. Das hat den Vorteil, daß die Anzahl der Außenkontakte mit steigender Flächengröße des Halbleiterchips erhöht werden kann. Die Anzahl der Außenkontakte wächst mit der Fläche des Halbleiterchips in ähnlicher Weise wie bei Gehäusen der BGA-Technologie, die jedoch wesentlich aufwendiger und kostenintensiver als die Systemträgertechnologie ist.
  • Bei einem weiteren Durchführungsbeispiel des Verfahrens zur Herstellung eines elektronischen Bauteils erfolgt das Einbringen von Aussparungen auf der Unterseite des Nutzen oder eines jeden Bauteils mittels Laserverdampfen der Haltestege an vorbestimmten Stellen. Dazu kann ein Laserstrahl über die Unterseite des Nutzens gerastert werden und die Trennstellen, an denen die Haltestege zu trennen sind, isoliert bzw. einzeln abtasten.
  • Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzen oder eines jeden Bauteils mittels Sägen von Sägenuten quer zu den Haltestegen erfolgt. Das Einbringen von Sägenuten auf der Unterseite des Nutzens, nachdem dieser mit einer Kunststoffmasse auf seiner Oberseite abgedeckt worden ist, ist ein relativ kostengünstiges Verfahren, um in kurzer Zeit mit wenigen Sägespuren eine große Zahl von zusätzlichen Ausgangskontakten und Außenrandkontakten elektrisch voneinander zu trennen.
  • Ein weiteres Durchführungsbeispiel sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzens oder eines jeden Bauteils mittels Trockenätztechnik der Haltestege an vorbestimmten oder entsprechend definierten Stellen erfolgt. Eine derartige Trockenätztechnik kann durch reaktives Ionensputtern durchgeführt werden, bei dem die beschleunigten Ionen mit freigelegten Flächen der Haltestege aus Metall reagieren und somit schnell und effektiv eine Trockenätzgrube an diesen Stellen schaffen. Dazu ist es erforderlich, die Unterseite des Nutzens mit einer Schutzmaske zu versehen, damit die Flächen der Chipinsel, der Außenrandkontakte und der zusätzlichen Ausgangskontakte nicht beim Trockenätzschritt beschädigt werden. Ein Vorteil dieses Trockenätzens ist, daß Unterätzungen vermieden werden.
  • Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzens oder eines jeden Bauteils mittels Nassätztechnik der Haltestege an vorbestimmten Stellen erfolgt. Auch bei der Nassätztechnik muß vorher die Unterseite des Nutzens durch eine Schutzschicht geschützt sein, in der lediglich die Trennstellen zur Herstellung von Aussparungen in den Haltestegen freigelegt sind.
  • Ein weiteres Durchführungsbeispiel des Verfahrens sieht vor, daß das Einbringen von Aussparungen auf der Unterseite des Nutzens oder eines jeden Bauteils mittels Zerstäubungstechnik der Haltestege an vorbestimmten Stellen erfolgt. Für eine derartige Zerstäubungstechnik werden Inertgasionen unter hoher Beschleunigungsspannung geradlinig auf die Unterseite des Nutzens geschossen, wobei freigelegte und ungeschützte Bereiche der Unterseite des Nutzens zerstäubt werden. Somit können definierte Bereiche auf der Unterseite des Nutzens elektrisch voneinander getrennt werden.
  • Schließlich kann der Nutzen in Einzelbauteile mittels Sägetechnik aufgetrennt werden, wobei Profilsägen dafür sorgen können, daß die einzelnen Bauteile eine vorbestimmte Randkontur in der Gehäuseform erhalten. Bei der Sägetechnik werden gleichzeitig auf den Randseiten des elektronischen Bauteils die Seitenflächen der Außenrandkontakte freigelegt, so daß die Außenrandkontakte sowohl auf den Randseiten eines elektronischen Bauteils als auch auf der Unterseite eines elektronischen Bauteils kontaktierbar sind.
  • Vor dem Vergießen des Nutzens von der Oberseite aus mit einer Kunststoffpreßmasse werden die Kontaktflächen auf der aktiven Oberseite des Halbleiterchips mit Kontaktanschlussflächen oder Bondfingern für die Außenkontakte bzw. für die Außenrandkontakte und zusätzlichen Ausgangskontakte verbunden. Dazu sind unterschiedliche Bonddrahtlängen erforderlich, wobei die zum Halbleiterchip nächstliegenden zusätzlichen Ausgangskontakte eine kürzere Bonddrahtlänge erfordern als die vom Chiprand weiter entfernt angeordneten Außenrandkontakte. Zusätzliche Ausgangskontakte und Außenrandkontakte, die weiter als die maximal zulässige Bonddrahtlänge von der Chipkante entfernt sind, haben Bondfinger, die eine Bondfläche in Chipnähe aufweisen.
  • Zusammenfassend ist festzustellen, daß durch Ätz-, Säge- oder andere Trenntechniken teils vor, teils nach dem Umpressen des Bauteils mit einer Kunststoffmasse aus einem Metallblech mit Anschlußstrukturen und Haltestegen ein Halbleitergehäuse erzeugt wird, bei dem in vorteilhafter Weise die Chipinselaufhängungen bzw. die Haltestege für die Chipinsel geöffnet und damit für eine Beschaltung nutzbar gemacht werden können.
  • Ferner können mehrreihige Außenkontaktanordnungen ermöglicht werden, wie sie sonst nur bei der BGA-Gehäusetechnik möglich sind. Schließlich kann in gewissem Umfang über Bondfinger eine Umverdrahtung nach innen unter einen Halbleiterchip oder auch nach außen zu weiter vom Chiprand entfernten zusätzlichen Ausgangskontakten oder Außenrandkontakten erfolgen. Damit ermöglicht die Erfindung kostengünstige, hochpolige Halbleitergehäuse, deren Anschlußgeometrie mit preiswerten Ätz- und Trennverfahren erzeugt werden, ohne Verwendung teurer Substrate oder Umverdrahtungsplatten. Darüber hinaus sind diese neuen elektronischen Bauteile in ihren thermischen und elektrischen Eigenschaften den Gehäusen von substratbasierenden BGA-Gehäusen überlegen. Diese Vorteile werden durch Kombination von zwei Möglichkeiten, nämlich Trenntechnik und Systemträgerstrukturierung durch Ätzrechnik, erreicht, wodurch weitere Vorteile erzielbar sind.
  • Ferner kann durch unterstützende Designmaßnahmen die Struktur der Unterseite eines Halbleiterbauteils weiter optimiert werden. Diese Vorteile werden durch Einführen mindestens eines zusätzlichen Trennvorgangs nach dem Aufbringen der Kunststoffpreßmasse oder der Moldkappe beispielsweise vor dem Vereinzeln der Bauteile auf einem Nutzen erreicht. Ferner können diese Vorteile durch genaue Positionierung und geschickte Anordnung der Ätzmasken auf Ober- und Unterseite des Metallbleches für den Nutzen bzw. für den Substratträger erreicht werden. Dabei kann eine kostengünstige Naßätztechnik voll ausgereizt werden. Schließlich werden die Vorteile in manchen Fällen durch spezielles Design erreicht, wodurch die vorgenannten Maßnahmen teilweise ermöglicht oder effizient durchgeführt werden können.
  • Die Erfindung wird nun anhand von Ausführungsformen und Durchführungsbeispielen unter Bezugnahme auf die beigefügten Figuren näher erläutert.
  • 1 zeigt eine schematische Ansicht einer Unterseite eines elektronischen Bauteils einer ersten Ausführungsform der Erfindung,
  • 2 zeigt eine schematische Querschnittsansicht der ersten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 1,
  • 3 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer zweiten Ausführungsform der Erfindung,
  • 4 zeigt eine schematische Querschnittsansicht der zweiten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 3,
  • 5 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer dritten Ausführungsform der Erfindung,
  • 6 zeigt eine schematische Querschnittsansicht der dritten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 5,
  • 7 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer vierten Ausführungsform der Erfindung,
  • 8 zeigt einen Teil der vierten Ausführungsform der Erfindung schematisch im Querschnitt entlang der Schnittlinie A-A der 7 vor einem Vergießen mit einer Kunststoffpreßmasse und nach dem Bonden unterschiedlicher Bonddrahtlängen,
  • 9 zeigt eine schematische Ansicht der Unterseite eines elektronischen Bauteils einer fünften Ausführungsform der Erfindung,
  • 10 zeigt einen schematischen Querschnitt durch vollseitige Haltestege bzw. Leitungen, die mittels dop pelseitigem Ätzen unter symmetrischen Ätzmasken hergestellt wurden,
  • 11 zeigt einen schematischen Querschnitt, in dem sich halbseitige Haltestege mit vollseitigen Außenkontakten abwechseln unter Einwirkung von nichtsymmetrischen Ätzmasken,
  • 12 zeigt einen schematischen Querschnitt mit halbseitigen Haltestegen auf der oberen und unteren Hälfte der Materialstärke,
  • 13 zeigt einen schematischen Querschnitt halbseitiger Haltestege, die sich an den gegenüberliegenden Seiten abstützen.
    •
  • 1 zeigt eine schematische Ansicht einer Unterseite 2 eines elektronischen Bauteils 1 einer ersten Ausführungsform der Erfindung. Auf der Unterseite 2 des elektronischen Bauteils 1 dieser Ausführungsform sind siebzehn Außenkontakte 300 sichtbar angeordnet, von denen sechzehn Außenrandkontakte 3 in dem Randbereich des elektronischen Bauteils 1 sin und ein Außenkontakt 300 durch die eine im Zentrum der Unterseite 2 angeordnete Chipinsel 6 gebildet wird, wobei zwei Haltestege 10 zunächst mit der Chipinsel verbunden waren, um diese in Position zu halten. Während die Außenrandkontakte 3 und die Chipinsel 6 gleiche Materialdicken D aufweisen, sind die Haltestege 10 auf eine verminderte Materialdicke d heruntergeätzt und auf der Unterseite 2 des elektronischen Bauteils 1 sichtbar. Um die beiden Außenrandkontakte 3, die über Haltestege 10 die Chipinsel 6 in Position halten, als isolierte Außenrandkontakte 3 einzusetzen, sind auf der Unterseite 2 des elektronischen Bauteils 1 dieser ersten Ausführungsform zwei langgestreckte Trennfugen 13 parallel zu den Unterseitenkanten 15 und 17 eingebracht. Die Sägespurtiefe dieser beiden Sägespuren 20 muß lediglich der verminderten Material dicke der Haltestege 10 entsprechen, um sicherzustellen, daß auf der Unterseite 2 Aussparungen 9 eingebracht werden, die elektrisch und mechanisch die Außenrandkontakte 3 von der Chipinsel 6 trennen.
  • Die erste in 1 gezeigte Ausführungsform der Erfindung verzichtet zunächst auf die Herstellung von zusätzlichen Außenkontakten 3, die zwischen der Chipinsel 6 und den Außenrandkontakten 3 angeordnet werden können. Die Ausführungsform der 1 hat bereits den Vorteil gegenüber einem Standard VQFN-16-Gehäuse, daß jede der sechzehn Außenrandkontakte 3 unabhängig von dem Potential der Chipinsel 6 für eine elektrische Signalgabe genutzt werden kann. Dieses wurde durch das erfindungsgemäße Einbringen von Aussparungen 9 auf der Unterseite 2 des elektronischen Bauteils 1 möglich und insbesondere durch das Vermindern der Materialdicke der Haltestege 10, so daß durch die Sägespuren 20 parallel zu den Unterseitenkanten 15 und 17 das Bauteil 1 nicht wesentlich geschwächt wird. Vielmehr ergeben die Sägespuren 20 eine rippenförmige Profilierung der Unterseite des elektronischen Bauteils, was einer besseren Wärmeabführung dient.
  • 2 zeigt eine schematische Querschnittsansicht der ersten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 1. Komponenten gleicher Funktionen wie in 1 werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Auf der Unterseite 2 des elektronischen Bauteils 1 ist auf der rechten Seite der Querschnitt der langgestreckten Aussparung 9 zu sehen, die für Haltestege 10 eine Trennfuge darstellt und entsprechend dem Profil eines Sägeblattes 41 eine Sägespur 20 auf der Unterseite 2 des elektronischen Bauteils 1 hinterläßt. Auf der linken Seite der 2 ist auf der Unterseite 2 des elektronischen Bauteils 1 der Eingriff eines Sägeblattes 41 zur Trennung des auf die Materialdicke d reduzierten Haltesteges 10 gezeigt. Das Sägeblatt 41 ist Teil einer Hochgeschwindigkeitssäge, die in Drehrichtung B um die Sägeblattachse 42 eine Trennfuge 13 in die Unterseite 2 des elektronischen Bauteils 1 einarbeitet. Mit diesem Sägeblatt 41 wird der Haltesteg 10 für die Chipinsel 6, der eine verminderte Materialdicke d aufweist, durchtrennt, so daß die Chipinsel 6 von dem Außenrandkontakt 3 getrennt wird. Derartige Aussparungen 9 können gleichzeitig für mehrere elektronische Bauteile eines Nutzens eingebracht werden.
  • 2 zeigt ferner schematisch einen Halbleiterchip 4 im Querschnitt, der mittels einer Lotschicht 43 oder einer Klebeschicht 44 auf der Chipinsel 6 befestigt wurde, bevor Kontaktflächen 29 auf der aktiven Oberseite des Halbleiterchips über Bonddrähte 46 mit den Außenrandkontakten 3 verbunden werden. Um eine gute Bondverbindung zu sichern, ist die Oberseite der Außenrandkontakte 3 teilweise mit einer bondfähigen Beschichtung 48 bedeckt. Der gesamte Chipaufbau ist in einer Kunststoffpreßmasse 5 verpackt, die auf den Randseiten 33 und 35 des elektronischen Bauteils 1 durch Auftrennen eines Nutzen eine rechteckige Kontur aufweisen kann, wie es durch die gestrichelte Linie 49 gezeigt wird, oder durch Profilsägen auch abgeschrägte und andere Konturen erreichen kann, wie es durch die durchgezogenen Linien dargestellt wird. Durch entsprechende Formgebung eines Werkzeugsoberteils können auf dem Nutzen auch individuelle Gehäuseformen in entsprechenden Kavitäten mit Hilfe der Kunststoffpreßmasse 5 dargestellt werden. Selbst in diesen Fällen ist es möglich, die Trennfugen 13 auf der Unterseite des Nutzen für mehrere Bauteile gleichzeitig einzubringen.
  • In den 1 und 2, die schematisch eine erste Ausführungsform der Erfindung darstellen, ist die Chipinsellänge und die Chipinselbreite a und b auf ungeradzahlige Vielfache des halben Rastermaßes bzw. der halben Schrittweite s von 0,25 mm gebracht. Dadurch fluchten die Chipinselkanten mit den Kanten der Außenrandkontaktflächen 19. Wird nun erfindungsgemäß an einer Seite der Chipinsel 6 eine gerade Anzahl von Außenrandkontakten 3 positioniert, so setzt sich automatisch die Trennfuge zwischen den Chipinselkanten und den Stirnseiten der Außenrandkontakte 3 weitgehend gerade bis zum Gehäuserand fort. Damit werden Bahnen für potentielle Sägeschnitte in die Gehäuseunterseite des elektronischen Bauteils 1 zum Auftrennen der Verbindungen der Haltestege 10, die in der Ausführungsform der 1 und 2 der Inselaufhängung dienen, geschaffen.
  • Die Trennvorgänge auf der Unterseite 2 des elektronischen Bauteils 1 zum Einbringen von Aussparungen 9 in den Haltestegen 10, können durch Sägen, Ätzen, Verdampfen mittels Laser oder Stromimpulsen oder durch Zerstäuben erreicht werden. Diese Trennvorgänge können dann durchgeführt werden, wenn der Zusammenhalt der Metallstrukturen des Systemträgers 7, wie er in 2 gezeigt wird, nicht mehr erforderlich ist. Das heißt, die Trennvorgänge werden nach dem Umpressen mit einer Kunststoffpreßmasse 5 und nach einem eventuellen Erzeugen einer geeigneten Lötoberfläche auf den von der Unterseite sichtbaren Metalloberflächen der Metallstruktur durchgeführt.
  • Für ein Aufbringen einer Lötoberfläche auf der Unterseite der Chipinsel 6 und den Unterseiten der Außenrandkontakte 3 ist bei galvanischer Abscheidung einer Lotlegierung oder einer Goldlegierung eine zusammenhängende Metallstruktur erforder lich. Deshalb wird der Trennvorgang auf der Unterseite 2 eines Nutzens oder eines elektronischen Bauteils 1 erst durchgeführt, wenn keine zusammenhängende Metallstruktur mehr erforderlich ist.
  • Die in den 1 und 2 skizzierten Sägeschnitte können sowohl in Längs- als auch in Querrichtung durchgeführt werden. Außerdem zeigt sich nun der Vorteil, daß die Haltestege 10 für die Chipinselaufhängung von der Chipseite her halbseitig vorgeätzt sind, wie es im schematischen Querschnitt der 2 zu sehen ist, so daß eine Sägetiefe von etwas mehr als der halben Materialdicke d des Systemträgers 7 durch das Sägeblatt 41 zu trennen ist. Mit dieser Vorgehensweise wird auch ein vorzeitiges Zersägen von Haltestegen 10 zwischen verschiedenen Bauteilen 1 verhindert, falls die Halbleiterbauelemente getrennt in Einzelkavitäten der Spritzgußform mit Plastikmasse umspritzt wurden und nur über den Blechstreifen des Systemträgers im Reihen- oder Matrixverbund zusammengehalten werden.
  • Obgleich es in den 1 und 2 nicht gezeigt wird, sind grundsätzlich auch tiefere Trennschnitte möglich, wenn die IC-Gehäuse vorher auf eine Haftfolie aufgebracht werden oder beim Umpressen mit einer Kunststoffpreßmasse Plastikverbindungsstege zwischen den Gehäusen mit aufgespritzt werden, die den Verbund unabhängig von dem Blechstreifen des Systemträgers zusammenhalten. Ein derartiger Herstellungsprozess mit Zusammenhalten der Einzelbauteile über eine Haftfolie bzw. über Kunststoffverbindungsstege ist bei der Herstellung von LFBGA-Gehäusen anwendbar. Dabei wird eine enggepackte Matrix von Bauteilen mit einer gemeinsamen großen Preßmassenkappe umhüllt, die beim Vereinzeln der Bauteile vollständig durch sägt wird, wie es die gestrichelten Linien 49 in 2 darstellen.
  • Mit den obigen und folgenden Maßnahmen wird eine Minimierung der erforderlichen Trennschritte oder Trennprozesse erreicht und gleichzeitig eine Maximierung der nutzbaren Anschlußzahlen ermöglicht.
  • 3 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Bei dieser Ausführungsform der Erfindung sind die Kantenlängen a und b des elektronischen Bauteils 1 bis 3 mm lang. Die Kantenlänge k der Chipinsel 6 ist größer als die Kantenlänge h des auf der Chipinsel 6 aufgebrachten Halbleiterchips 4, dessen Umrisse mit einer gestrichelten Linie gekennzeichnet sind. Der Wiederholabstand bzw. die Schrittweite oder das Rastermaß s der Außenrandkontakte 3 ist in dieser Ausführungsform 0,5 mm, während die Länge 1 der Außenrandkontakte 3 0,4 mm beträgt. Bei dieser Ausführungsform der Erfindung ist die Chipinsel 6 über drei Haltestege 10 einseitig auf der rechten Seite des elektronischen Bauteils 1 gehalten, so daß mit nur einer Sägespur 20 in Pfeilrichtung C eine Trennfuge 13 eingebracht werden kann. Gleichzeitig ist trotz gleicher Außenabmaße der zweiten Ausführungsform der Erfindung wie bei der ersten Ausführungsform der Erfindung die Anzahl der Außenrandkontakte 3 auf 18 erhöht worden, bei gleichem Rastermaß s und gleichen Kantenlängen a und b. Dies wird dadurch erreicht, daß auf die Möglichkeit von quereingesägten Trennfugen verzichtet wird. Dadurch ist es möglich, auf den Längs seiten, die den Unterseitenkanten 15 und 17 entsprechen, zwei weitere Außenrandkontakte 3 unterzubringen.
  • Die Chipinselaufhängung mit Hilfe der Haltestege 10 unterscheidet sich bei der zweiten Ausführungsform der Erfindung gegenüber der ersten Ausführungsform der Erfindung nicht nur darin, daß die Chipinsel 6 einseitig an Außenrandkontakten 3 aufgehängt ist, sondern auch daß die Haltestege 10 auf der Unterseite 2 des elektronischen Bauteils 1 schmaler ausgeführt werden, als die Außenrandkontakte 3. Diese Ausführungsform hat den Vorteil, daß sich in dem Systemträger 7, wie er in 4 zu sehen ist, die raube und vorspringende Ätzkante 50 um die Ecken 54 der Außenrandkontakte 3 auf den Anschlußstirnseiten 55 zusätzlich teilweise herumzieht, was die Außenrandkontakte 3 besser in der Kunststoffpreßmasse verankert, insbesondere auch wegen der rauheren Ätzoberflächen. Ein weiterer Vorteil der verminderten Breite der Haltestege 10 für die Chipinsel 6 ist, daß sich beim Löten des elektronischen Bauteils 1 auf eine Leiterplatte das Lot vom schmaleren Resthaltesteg eher wegzieht, als daß es den schmaleren Resthaltesteg benetzt. Somit ist die Gefahr von Lotbrücken auf der Unterseite des elektronischen Bauteils 1 vermindert. Damit kann die Sägespur oder die Aussparung 9 an den Trennstellen 12 schmaler ausgeführt werden.
  • Ein weiterer Vorteil der zweiten Ausführungsform der Erfindung mit ihren schmaleren Haltestegen 10 ist, daß offene Metallflächen und Metall/Kunststoffgrenzflächen, die mögliche Angriffsflächen für Korrosion bzw. als Eintrittspforten für das Eindringen von Ionen und Feuchte darstellen, stark verkleinert werden. Weiterhin kann als Vorteil angesehen werden, daß Zonen mit verringertem Querschnitt als Schmelzsicherungen mit einem Stromstoß verdampft werden können. Das bedeutet, daß der Trennvorgang durch einen einfachen Stromstoß zwischen Außenrandkontakt 3 und Chipinsel 6 durchgeführt werden kann. Je geringer der verbliebene Metallquerschnitt ist, desto einfacher und schonender kann ein elektrisches und mechanisches Trennen erfolgen. Dazu wird eine Speisespannung über die Haltestege 10 kurzgeschlossen. Dieses kann über Federkontakte an Außenkontakten 300 erfolgen, die in schneller Folge durchgeschaltet werden. Es können beliebig viele Inselaufhängungen oder auch Haltestege 10 zwischen Außenrandkontakten 3 und zusätzlichen Ausgangskontakten auf diese Weise getrennt werden. Der Trennvorgang mittels Stromstoß hat den Vorteil, daß keine durchgehende geradlinige Sägebahn auf der Unterseite des elektronischen Bauteils vorzusehen ist, sondern vielmehr trennende Aussparungen an den entsprechend definierten Trennstellen 12 entstehen.
  • 4 zeigt eine schematische Querschnittsansicht der zweiten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 3. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der schematische Querschnitt der 4 zeigt das einseitige Einbringen einer Sägespur 20 auf der rechten Unterseite 2 des elektronischen Bauteils 1, die ausreicht, um die einseitig an Haltestegen 10 aufgehängte Chipinsel 6 von den Außenrandkontakten 3 auf der rechten Unterseite 2 des elektronischen Bauteils 1 zu trennen. Auf der linken Seite werden mit dem Bezugszeichen 50 vorspringende Ätzkonturen gezeigt, die dadurch entstehen, daß bei der Herstellung des Systemträgers 7 von der Unterseite 25 des Systemträgers und gleichzeitig von der Oberseite 23 des Systemträgers 7 Ätzprofile eingebracht werden. Die vorspringende Ätzkante 50 verbessert die Verankerung der Außenrandkontakte 3 und der Chipinsel 6 in der Kunststoffpreßmasse 5.
  • 5 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer dritten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Bei dieser Ausführungsform der Erfindung sind zwischen Chipinsel 6 und Außenrandkontakten 3 zwei weitere Reihen von zusätzlichen Ausgangskontakten 11 angeordnet. Dabei ist die Unterseite 2 des elektronischen Bauteils 1 derart optimiert, daß mit wenigen Trennschritten eine Vielzahl von zusätzlichen Ausgangskontakten 11 auf der Unterseite 2 des elektronischen Bauteils 1 herstellbar werden. In dieser Ausführungsform sind es sechs Trennfugen 13 in Längsrichtung, die auf der Unterseite 2 eingebracht werden, und zwei Trennfugen 13 in Querrichtung, womit eine Anzahl von Anschlußmöglichkeiten in Form von Außenrandkontakten 3 und zusätzlichen Ausgangskontakten 11 geschaffen wird, die in dieser Ausführungsform dreiundsechzig beträgt, wobei die Fläche der Unterseite 2 des elektronischen Bauteils 1 nicht wesentlich gegenüber der ersten und zweiten Ausführungsform vergrößert wird. Es werden lediglich in Richtung auf jede der Unterseitenkanten 14, 15, 16, 17 zwei Rastermaße s hinzugefügt.
  • Die Chipinsel 6 ist von großflächigen Außenkontakten 51, 52, 53 umgeben. Dabei ist der großflächige Außenkontakt 51 als rechter Winkel ausgeführt und kann die elektronische Schaltung mit einem Massepotential auf seiner gesamten Länge versorgen, obwohl eine halbseitige Trennfuge 13 den winkelförmigen Außenkontakt 51 von der Unterseite 2 her auf halber Mate rialdicke d in Pfeilrichtung C durchtrennt. Der weitere großflächige Anschlußkontakt 52 kann für die positive Potentialversorgung des Halbleiterchips 4 vorgesehen werden und der großflächige Außenkontakt 53 für ein entsprechendes negatives Potential dienen. Die übrigen Anschlüsse aus kleinflächigen zusätzlichen Ausgangskontakten 11 und Außenrandkontakten 3 können für Signalanschlüsse vorgesehen werden. Mit Hilfe der insgesamt acht Trennfugen 13, die von der Unterseite 2 aus in das elektronische Bauteil 1 eingebracht werden, kann diese Vielfalt an Anschlußvarianten auf der Unterseite eines elektronischen Bauteils 1, das mit Hilfe der Systemträgertechnologie herstellbar ist, eingebracht werden. Damit kann diese Technologie mit der inzwischen eingeführten BGA-Gehäusetechnologie durchaus konkurrieren.
  • Während die Geometrie der Außenrandkontakte 3 der zweiten Ausführungsform der Erfindung beibehalten wurde, sind mit einem regelmäßigen Rastermaß von 0,5 mm in dem Bereich zwischen Chipinsel 6 und Außenrandkontakten 3 zusätzliche Ausgangskontakte 11 eingefügt. Ferner bilden die großflächigen Außenkontakte 51, 52, 53 einen Versorgungsring um die Chipinsel 6, der hier für drei mögliche Potentiale, nämlich ein Erdpotential sowie ein negatives und ein positives Versorgungspotential, getrennt ist. Die Haltestege 10 dieser dritten Ausführungsform sind durchgängig von der Chipseite her auf eine verminderte Materialdicke d geätzt, wie es der schematische Querschnitt der 6 zeigt. Somit existieren diese Haltestege 10 nur in der unteren Hälfte des Metallbleches für den Systemträger 7. Somit können sie mit Hilfe von Sägegräben oder Sägespuren 20 oder durch Verdampfen mittels Stromstoß oder durch selektives Ätzen nach Aufdruck einer Ätzmaske getrennt werden.
  • 6 zeigt eine schematische Querschnittsansicht der dritten Ausführungsform der Erfindung entlang der Schnittlinie A-A in 5. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Das mit den 5 und 6 gezeigte Konstruktionsprinzip erlaubt die Erweiterung und Vergrößerung der Unterseite eines elektronischen Bauteils 1 auf mehrere offene und geschlossene Versorgungsringe und beliebig viele Anschlußreihen in einem vorgegebenen Rastermaß, das in dieser Ausführungsform 0,5 mm beträgt. Eine maximale Begrenzung ergibt sich zunächst lediglich aus der maximal möglichen und herstellbaren Bonddrahtlänge, wie sie in 6 mit den Bezugsziffern 38, 39, 40 gezeigt werden. Am weitesten entfernt von den Kontaktflächen 29 auf der aktiven Oberseite 45 des Halbleiterchips 4 sind die Außenrandkontakte 3, welche die größte Bondlänge 40 in dieser Ausführungsform erfordern. Die Kontaktflächen 29 auf der aktiven Oberseite 45 des Halbleiterchips 4 können entgegen der schematischen Skizze der 6 in einer Reihe entlang den Rändern des Halbleiterchips 4 angeordnet sein. Trotz dieser Möglichkeit der Vergleichmäßigung der Bonddrahtlängen sind die Bonddrahtlängen 40 zu den Außenrandkontakten 3 im Bereich der Ecken des elektronischen Bauteils 1 am längsten, so daß diese Bonddrahtlängen 40 die Größe der Unterseite 2 eines elektronischen Bauteils 1 gemäß dem erfindungsgemäßen Konstruktionsprinzip und damit die maximale Anzahl möglicher Außenkontakte 300 auf der Unterseite 2 in dieser Ausführungsform begrenzen.
  • Der schematische Querschnitt der 6 zeigt, daß sämtliche Haltestege 10 eine verminderte Materialdicke d aufweisen. Ferner zeigt die schematische Ansicht der Unterseite 2 des elektronischen Bauteils 1 mit 5, daß die Breite der Haltestege 10 geringer ist als die Breite der Außenkontakte 300, so daß die oben erwähnten Vorteile für die Gestaltung der Haltestege 10 in der dritten Ausführungsform der Erfindung ebenso wie bei der zweiten Ausführungsform der Erfindung voll ausgeschöpft wird.
  • 7 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer vierten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert. Schwarz markierte Flächen in den 5, 7 und 9 kennzeichnen Metallstrukturen mit voller Materialstärke eines Systemträgers. Gestreifte und karierte Flächen liegen unterhalb der Zeichenebene. Mit durchzogenen Linien begrenzte Haltestege 10 liegen in der Zeichenebene und weisen eine verminderte Materialstärke auf. Mit gestrichelten Linien begrenzte Haltestege 10 liegen unterhalb der Zeichenebene und weisen eine verminderte Materialstärke auf.
  • Die vierte Ausführungsform der Erfindung unterscheidet sich von der dritten Ausführungsform der Erfindung, wie sie in 5 gezeigt wird, dadurch, daß die Fläche des Halbleiterchips 4 größer ist als die Fläche der Chipinsel 6. Somit überragt der Halbleiterchip 4 die Chipinsel 6, so daß nun die Möglichkeit gegeben ist, weitere Reihen und Spalten von zusätzlichen Ausgangskontakten 11 unterhalb des Halbleiterchips 4 anzuordnen. Diese zusätzlichen Ausgangskontakte 11 liegen teilweise unterhalb des Halbleiterchips 4 und werden durch Haltestege 10 zwischen Chipinsel 6 und Außenrandkontakten 3 gehalten.
  • Bei dieser vierten Ausführungsform der Erfindung werden die Vorteile der erfindungsgemäßen Verminderung der Dicke der Haltestege 10 voll ausgeschöpft, so daß die Mehrzahl der Haltestege 10 von der Unterseite aus nicht sichtbar sind, was durch die gestrichelten Linien der Haltestege 10 gekennzeichnet wird. Ein Bereich der Haltestege 10, der gleichzeitig als Bondfinger dient, wird in voller Materialstärke D ausgeführt, was durch schwarze Streifen gekennzeichnet ist. Diese Haltestege 56 mit einer Doppelfunktion sind unmittelbar im Randbereich des Halbleiterchips 4 beidseitig angeordnet. Diese Bereiche, in denen die Haltestege 56 gleichzeitig als Bondfinger dienen, werden im weiteren als Bondbereiche 57 gekennzeichnet. In diesen schraffiert dargestellten Bondbereichen 57 entsteht über die Vollmaterialhaltestege 56 eine Verbindung zu den zusätzlichen Ausgangskontakten 18 unterhalb des Halbleiterchips 4.
  • In der vierten Ausführungsform der Erfindung werden damit achtzehn zusätzliche Außenkontakte 300 geschaffen, ohne daß die Bondlänge gegenüber dem dritten Ausführungsbeispiel erhöht werden muß. Die Stegbereiche, die in voller Materialdicke D ausgeführt sind, sind schwarzflächig in 7 gekennzeichnet. Lediglich in den äußersten rechten und linken Sägenuten wird die Sägetiefe so eingestellt, daß der Systemträger in voller Materialdicke durchtrennt wird. Für die weiteren Trennvorgänge werden die Haltestege 10 lediglich mit halber Materialdicke d im Bereich der Trennfugen 13 von der Unterseite des elektronischen Bauteils sichtbar angeordnet. Der übrige Bereich der Trennfugen ist mit entsprechend verminderter Materialdicke d von der Unterseite des Systemträgers 7 aus geätzt, so daß der größte Teil der Bereiche der Haltestege 10 von der Unterseite 2 her nicht sichtbar ist, und deshalb mit gestrichelten Linien angedeutet wird.
  • Diese vierte Ausführungsform der Erfindung hat aufgrund der Haltestege 10, die nur teilweise in den Trennbereichen auf der Unterseite 2 sichtbar sind, wo die Haltestege 56 gleichzeitig als Bondfinger dienen, den Vorteil, daß ein zuverlässiges und auf die zusätzlichen Ausgangskontaktflächen 8 und Außenrandkontaktflächen 19 begrenztes Anbringen von Lötverbindungen möglich ist.
  • Die vierte Ausführungsform weist wieder ein Rastermaß von 0,5 mm auf, wobei die Länge 1 der Außenrandkontakte 0,4 mm beträgt und die Breite der Außenrandkontakte 0,25 mm ist. Die zusätzlichen Ausgangskontakte 11 können als runde zusätzliche Ausgangskontaktflächen 8 oder als Polygone ausgeführt sein. Wichtig für eine elektrische Isolierung vieler Ausgangskontakte 11 und Außenrandkontakte 3 mit wenigen Trennfugen 13 sowie für die einfache Durchführung von Haltestege 10 zwischen zusätzlichen Ausgangskontakten 11 und Außenrandkontakten 3 hindurch ist ihre gegeneinander versetzte Anordnung. Die Unterbringung von zusätzlichen Ausgangskontakten 11 unterhalb des Halbleiterchips 4 und die Kontaktierung über Bondfinger ermöglicht zusätzliche Anschlüsse. Somit wird bei dem im 7 aufgeführten Beispiel eine 118-polige vierreihige Außenkontaktgeometrie erreicht, die mit lediglich vier Sägeschnitten auf der Unterseite 2 des Halbleiterbauteils 1 erzeugt wird.
  • Mit dem Rastermaß s = 0,5 mm bei einer Blechstärke von 0,2 mm zeigt dieses Beispiel die Möglichkeiten einer hohen Dichte der Außenkontakte 300 auf der Unterseite 2 des elektronischen Bauteils 1. Bei dem dafür geätzten Systemträger 7 wird mit einer Ätzlücke von 230 μm gearbeitet, so daß sich 0,25 mm breite zusätzliche Ausgangskontakte 11 und Außenrandkontakte 3 herstellen lassen. Die Stege dazwischen haben nur eine Breite von 50 – 100 μm.
  • Die Haltestegverbindungen zwischen den zusätzlichen Ausgangskontakten 11 liegen im wesentlichen in der oberen Materialhälfte bei der vierten Ausführungsform, während die Inselaufhängung ausschließlich über Haltestege 10 in der unteren Materialhälfte ausgeführt ist. Somit muß dieser Bereich in der Nähe der Chipinsel 6 nur zur halben Blechtiefe eingesägt werden. In den beiden äußeren Sägespuren wird die volle Materialstärke D durchtrennt, da die Haltestege 10 abwechselnd in der oberen und unteren Hälfte verlaufen. Zwar wäre es denkbar, auch diese Haltestege 10 in die untere Materialhälfte zu verlegen, allerdings würde sich dann eine Restbreite für die Stege von nur noch 20 μm bei dem vorgegebenen Rastermaß ergeben, was ätztechnisch bei einer Gesamtmaterialdicke von 200 μm kritisch ist.
  • Wird auf größere Kontaktraster mit s = 0,65 mm, 0,8 mm oder 1 mm übergegangen, so ergeben sich keine Probleme in bezug auf die Restbreite für nach unten durchgehende Haltestege 10. Auch kann durch eine geringere Blechdicke wie beispielsweise 150 μm mit Ätzschlitzen von 180 μm und damit mit 70 μm Restmaterialbreite oder einer Blechdicke von 100 μm mit Ätzschlitzbreiten von 120 – 130 μm und damit ebenso eine 120 bis 130 μm starke Restmaterialbreite bei einem Rastermaß von 0,5 mm erreicht werden. Diese Beispiele zeigen, daß durchaus kleinere Rastergrößen möglich sind, wenn die Materialdicke D des Systemträgers 7 vermindert wird.
  • Beim Trennen der Haltestege 10 durch Sägen ergeben sich bei nicht-optimiertem Design eine relativ hohe Anzahl von Säge spuren, was den Prozeß durchaus verteuert. Statt zu sägen kann man nach Herstellen des Kunststoffgehäuses eine Ätzmaske auf die Unterseite 2 aufdrucken, die zunächst die Anschlußbereiche abdeckt, jedoch die Haltestegbereiche, die wegzuätzen sind, freiläßt. Mit dieser Ätzmaske können in einem Ätzvorgang sämtliche Trennstellen durchgeführt werden, so daß anstelle von langgestreckten Sägespuren einzelne Aussparungen 9 auf der Unterseite 2 des elektronischen Bauteils 1 sichtbar werden. Nach dem Ätzen kann die Ätzmaske entfernt werden. Somit ermöglicht die Ätztechnik die Auftrennung vieler Haltestege 10 gleichzeitig und vergrößert die Möglichkeiten der konstruktiven Gestaltung, weil weitgehend beliebige Geometrien durch Ätzen nachträglich aufgetrennt werden können und es nicht erforderlich ist, bei dem Entwurf geradlinige Lücken zwischen den Außenkontakten 11 für einen späteren Sägeschritt zu berücksichtigen.
  • Durch das in der vierten Ausführungsform der Erfindung angewandte versetzte Rastermuster können die Sägespuren vermindert werden und, wie es dieses Beispiel zeigt, werden durch lediglich vier Sägespuren 118 zusätzliche Ausgangskontakte 11 und Außenrandkontakte 3 voneinander isoliert hergestellt.
  • Die vierte Ausführungsform der Erfindung zeigt außerdem, daß ein zweireihiges versetztes Anschlußraster ätztechnisch ohne Trennschritte nach dem Umpressen mit Kunststoffpreßmasse 5 realisierbar ist, indem die Haltestege 10 für die zusätzlichen Ausgangskontakte 11 sowie die Chipinsel 6 nur zwischen den Außenrandkontakten 3 hindurch zum Systemträgerrahmen vorgesehen werden. Ferner zeigt die vierte Ausführungsform der Erfindung auch, daß zusätzliche Ausgangskontakte 11 unter der Chipfläche angeordnet werden können, wie es bei substratbasierenden BGA-Gehäusen bereits realisiert wird.
  • Da bei dem erfindungsgemäßen Konzept eine isolierende Umverdrahtungsschicht, wie sie bei BGA-Gehäusen angeordnet wird, fehlt, wird die Isolation zwischen dem Halbleiterchip 4 und den Außenkontakten 18 unterhalb des Halbleiterchips 4 durch andere Maßnahmen sichergestellt, indem zum Beispiel die Chiprückseite 22 durch ein Oxid, ein Nitrid oder eine Polyimidschicht isoliert wird. Im Inselbereich, in dem eventuell ein elektrischer Rückseitenkontakt für das Chip erforderlich wird, kann diese Passivierungsschicht der Rückseite 22 des Halbleiterchips 4 entfernt werden. Andere Möglichkeiten der Isolation der die zusätzlichen Ausgangskontakte 18 überragenden Rückseite 22 des Halbleiterchips 4 kann durch Einsetzen von isolierenden Klebefolien bei der Chipmontage oder durch Einbau eines isolierenden Zwischenträgers wie einem Keramikplättchen oder eines dünnen isolierend beschichteten Blechplättchens erfolgen.
  • Aus Kostengründen wird jedoch eine Gestaltung der zusätzlichen Ausgangskontakte 18 so durchgeführt, daß der Halbleiterchip 1 herkömmlich montiert werden kann und keine zusätzlichen Prozeßschritte erforderlich werden. Dieses ist möglich, wenn sichergestellt wird, daß zwischen den zusätzlichen Ausgangskontakten 18 und der Chiprückseite 22 ein Abstand g verbleibt, der beim Umpressen mit der Kunststoffpreßmasse 5 aufgefüllt werden kann.
  • 8 zeigt einen Teil der vierten Ausführungsform der Erfindung schematisch im Querschnitt vor einem Vergießen mit einer Kunststoffpreßmasse und nach Bonden unterschiedlicher Bonddrahtlängen 38, 39, 40. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • In dieser Ausführungsform der 8 wird ein Abstand zwischen dem Halbleiterchip 4 und den zusätzlichen Ausgangskontakten 18, die unter dem Halbleiterchip 4 angeordnet sind, dadurch erreicht, daß Aufwölbungen 59 oder Höcker in den Bereich der Chipinsel 6 eingeprägt sind. Diese Höcker weisen die gleiche Materialdicke D der Chipinsel 6 auf und sorgen aufgrund ihrer Aufwölbung 59 dafür, daß der Halbleiterchip 4 einen geringen Abstand g von der Oberseite 23 des Systemträgers 7, die gleichzeitig auch Oberseite 23 der unter dem Halbleiterchip 4 angeordneten zusätzlichen Ausgangskontakte 18 ist, aufweist. Beim definierten Anbringen des Halbleiterchips 4 auf der derart vorgeformten Chipinsel 6 wird eine Klebeschicht, die in diesem Fall mit einem elektrisch leitenden Füller versehen ist, fixiert.
  • Für das Bonden kann unter dem Substratträger 7 ein Werkzeug 60 angeordnet werden, das Vorsprünge 61 in dem Randbereich des Chips aufweist, indem der Halbleiterchip 4 Kontaktflächen 29 auf seiner aktiven Oberseite 45 aufweist. Diese Vorsprünge 61 stützen unmittelbar den Bereich des Halbleiterchips, der über die Chipinsel 6 hinausragt. Die Bondfinger 56 weisen in dieser Ausführungsform die gleiche Materialdicke D wie die Chipinsel 60 auf, haben aber eine geringe Breite, die der Breite der Haltestege 10 entspricht, über welche die zusätzlichen Ausgangskontakte 18 mit den Bondfingern elektrisch verbunden sind. Somit sind die Kontaktflächen 29 des Halbleiterchips 4 auf der aktiven Oberseite 45 des Halbleiterchips 4 über die Bonddrähte 28, den Bondfinger 56, der als Haltestegbereich mit voller Materialdicke D ausgebildet ist, dem Haltesteg 10, der eine halbe Materialdicke d aufweist und teilweise unter dem Halbleiterchip 4 angeordnet ist, mit dem Aus gangskontakt 18 unterhalb des Halbleiterchips 4 elektrisch verbunden.
  • Die Hohlräume 62 und 63 unter dem Halbleiterchip 4 können beim anschließenden Vergießen mit einer Kunststoffpreßmasse aufgefüllt werden, nachdem das Werkzeug 60 mit seinen Vorsprüngen 61 entfernt und durch eine untere Spritzgußformhälfte ersetzt ist. Die Kontaktflächen 29 sind in 8 in der Bildtiefe gestaffelt und weisen unterschiedliche Bondverbindungen 28, 36 und 37 auf, die mit unterschiedlichen Bondlängen 38, 39 und 40 zu den in unterschiedlicher Entfernung angeordneten zusätzlichen Ausgangskontakten 11 und Außenrandkontakten 3 führen.
  • Steht bei den in den 7 und 8 gezeigten Ausführungsformen ausreichend Platz zur Verfügung, um allein in der unteren Materialhälfte Haltestege 10 zwischen zwei Kontaktanschlüssen bzw. Ausgangskontakten 11 auszuführen, so kann die in Bild 8 im Querschnitt gezeigte Variante auch rein ätztechnisch hergestellt werden. Eine derartige Variante kann dann ohne ein Stützwerkzeug 60 auskommen. Die Abstützung der über die Chipinsel 6 hinausragenden Bereiche des Halbleiterchips 4 erfolgt dann über Blindstege 64, wie in der fünften Ausführungsform in 8 dargestellt. Eine derartige Variante ließe sich für ein 0,5 mm Rastermaß bei einer Blechdicke von 100 μm und einer Außenkontaktbreite von 220 μm noch realisieren. Bei größerem Rastermaß können entsprechend größere Blechdicken für den Systemträger 7 verwendet werden.
  • 9 zeigt eine schematische Ansicht der Unterseite 2 eines elektronischen Bauteils 1 einer fünften Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Die Unterseite 2 dieses Gehäuses zeigt eine Anschlußgeometrie für 120 Außenkontakte 300 sowie mit einer Chipinsel 6. Die Haltestege 10 zwischen den zusätzlichen Ausgangskontakten 11, 18, den Außenrandkontakten 3 und der Chipinsel 6 sind auf verminderte Materialdicke d geätzt worden. Ebenso auf verminderte Materialdicke d sind die zusätzlichen Ausgangskontakte 18 unterhalb des Halbleiterchips 4 geätzt. Daneben kann ein Teil der Haltestege 10 in voller Materialdicke D ausgeführt sein, um den über die Chipinsel 6 hinausragenden Bereich des Halbleiterchips 4 zu stützen. Dem gleichen Zweck dienen die Blindstege 64, die sich unmittelbar an die Chipinsel 6 anschließen und in voller Materialdicke D ausgeführt sind und weder eine Haltefunktion noch eine Funktion als Bondfinger oder Leiterbahn erfüllen.
  • Die Blindstege 64 erfüllen eine Stützfunktion für den Halbleiterchip 4, der wesentlich über die Chipinsel 6 hinausragt. Mit nur acht Trennfugen 13 werden bei dieser Ausführungsform der Erfindung hundertzwanzig Außenkontakte 300 auf einer Gehäusekantenlänge a, b von 6 mm geschaffen. Außer der Anschlußreihe aus Außenrandkontakten 3 im Bereich des elektronischen Bauteils und der Anschlußreihe von zusätzlichen Ausgangskontakten 11 rund um den Rand des Halbleiterchips 4 herum werden bei dieser Ausführungsform zwei innere Reihen von zusätzlichen Ausgangskontakten 18 unter dem Halbleiterchip 4 plaziert. Diese inneren Reihen werden über Haltestege 56, die gleichzeitig als Bondfinger in voller Materialdicke D in Bondbereichen 57 rund um den Halbleiterchip 4 ausgebildet sind, mit der aktiven Oberseite des Halbleiterchips 4 verbunden.
  • In dieser Ausführungsform der Erfindung ist die Kantenlänge k der Chipinsel 6 wesentlich geringer als die Kantenlängen h, i des Halbleiterchips 4. Ferner sind nach allen vier Seitenrändern des elektronischen Bauteils 1 hin lediglich drei unterschiedliche Bondlängen erforderlich, um vier Außenkontaktreihen mit den Kontaktflächen auf der aktiven Oberseite des Halbleiterchips 4 zu verbinden. Dabei sind innerhalb der einzelnen Reihen die Bondlängen zu den in den Ecken des elektronischen Bauteils 1 befindlichen Außenrandkontakten 3 größer als zu den Außenrandkontakten 3 im Randbereich.
  • Allgemein sind bei diesem Konstruktionsprinzip neben der Randreihe von Außenrandkontakten 3 und der ersten Reihe von zusätzlichen Ausgangskontakten 11 unmittelbar unter dem Rand des Halbleiterchips 4, welche den Halbleiterchip 4 unmittelbar umgeben, immer so viele weitere innere Anschlußreihen aus zusätzlichen Ausgangskontakten 11, 18 jeweils außerhalb und unterhalb des Halbleiterchips 4 möglich, wie Haltestege 10 zwischen den Außenkontaktflächen durchgeführt werden können. Bei einem großen Rastermaß wie z.B. 1 mm mit 400 μm Außenkontaktflächengröße bleiben 600 μm Zwischenraum, durch den sich zwei Leitungen bei 200 μm Blechstärke bzw. drei Leitungen bei 100 μm Blechstärke nach innen unter den Halbleiterchip 4 hindurchführen lassen.
  • Bei einem großen Rastermaß ist es ebenfalls von Bedeutung, Haltestege 10 nach außen zur Aufweitung des Anschlußrasters bereitzustellen, weil im Bereich der maximalen Bondlänge nur wenige Anschlüsse für zusätzliche Ausgangskontakte 11, 18 direkt in der bondbaren Zone liegen. Nach außen steht jedoch die volle Materialdicke D zur Verfügung, so daß zur reinen Leitungsführung das Rastermaß bis zum Wert der Materialdicke D reduziert werden kann. Demnach können durch eine 600 μm-Lücke zwischen Außenkontaktflächen in der Bondzone hindurch drei Leitungen bzw. Haltestege 10 bei einer Materialdicke von 200 μm, bis sechs Leitungen bei einer Materialdicke von 100 μm aus dieser Zone heraus zu entsprechenden Außenkontaktreihen außerhalb des Halbleiterchips 4 geführt werden.
  • Die von unten sichtbaren Haltestege 10 bzw. Zuleitungsstege können wie bei der LBGA-Technologie mit einer Maske aus Lötstopplack abgedeckt werden, so daß nur die metallischen Außenkontaktflächen freigelegt bleiben, um entsprechende Lötanschlußkontakte aufzunehmen. Bei dem Einbringen von Lötstopplack können gleichzeitig alle Aussparungen 9 oder Trennfugen 13 mit Lötstopplack aufgefüllt werden, was der Gesamtstruktur eine höhere Stabilität verleiht. Auf den im Lötstopplack freiliegenden zusätzlichen Ausgangskontaktflächen 8 und Außenrandkontaktflächen 19 können wie bei einem LBGA-Gehäuse Lötkugeln aufgebracht werden, die in einem Temperprozeß zu Löthöckern umgeformt werden können.
  • 10 zeigt einen schematischen Querschnitt durch vollseitige Haltestege 10 bzw. Leitungen 65, die mittels doppelseitigem Ätzen unter symmetrischen Ätzmasken 26 und 27 herstellbar sind. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erläutert.
  • Der gezeigte Ausschnitt in 10 zeigt einen Systemträger 7 mit einer Materialdicke D, auf dessen Oberseite 23 eine Ätzmaske 26 angeordnet ist, und auf dessen Unterseite 25 eine weitere Ätzmaske 27 angeordnet ist, wobei die beiden Ätzmasken 26 und 27 zueinander ausgerichtet sind. Die Ätzmuster dieser Ätzmasken sind identisch, so daß die obere Ätzmaske 26 und die untere Ätzmaske 27 als symmetrische Ätzmasken bezeichnet werden. In die Ätzmasken eingelassen sind Ätzmaskenöffnungen 66 mit einer Breite m, die sich bei der symmetrischen Anordnung der Ätzmasken 26 und 27 einander gegenüberliegen.
  • Ein Verfahren zur Herstellung eines geeigneten Systemträgers 7 kann durch folgende Verfahrensschritte erfolgen:
    • – beidseitiges Aufbringen von Ätzmasken 26, 27 auf eine Metallfolie, wobei die Ätzmasken 26, 27 durch Drucktechnik oder durch Fotolacktechnik aufgebracht werden können,
    • – Durchlaufen der mit einer Ätzmaske abgedeckten Metallfolie eines Ätzbades, bei dem die Metallfolie von beiden Seiten entlang der Ätzschlitze in der Ätzmaske durchgeätzt wird,
    • – Reinigung des geätzten Produktes vom Ätzmittel,
    • – Entfernen der beidseitigen Ätzmasken 26, 27 durch Auflösen in einer entsprechenden Lösung oder durch Veraschen der Ätzmaske mittels Plasmaverfahren,
    • – erneutes selektives Aufbringen einer Maske auf der Oberseite des fertigen Systemträgers zum Aufbringen, Aufdampfen oder Aufsputtern einer bondaren Beschichtung aus einem Metall wie Gold, Silber oder Legierungen derselben auf die Drahtbondflächen oder Bondfinger des Systemträgers 7.
  • Zwischen den Ätzmasken ist zunächst ein Systemträgerrohling 24 aus einer Metallfolie oder einer Metallplatte oder einem Metallband angeordnet, deren Dicken D zwischen 100 μm bis 300 μm liegen. Die Breite m der Ätzmaskenöffnung 66 liegt zwischen 10 μm und 50 μm. Bei isotroper Ätzung ätzt die Ätzlösung nach allen Seiten gleichmäßig Material unter der Ätzmas kenöffnung 66 weg, so daß sich die Ätzfronten des isotropen Ätzens von der Unterseite 25 mit der Ätzmaske 27 und von der Oberseite 23 mit der Ätzmaske 26 aus etwa in der Materialmitte treffen. Dabei entsteht ein scharfkantiges Profil insbesondere im Mittenbereich des Systemträgerrohlings 67. Leiterbahnen 65 und Haltestege 10, die mit einer derartigen Kontur ausgestattet sind, werden in der Kunststoffpreßmasse mit ihrer scharfen Kante 50 eingebettet und verankert. Die Ätzlückenbreite p, die dabei entsteht, ist bei symmetrischen Ätzmasken näherungsweise p = D + m,wobei m die Breite der Ätzschlitzöffnung 66 ist und D die Materialdicke.
  • Bei einer verbleibenden Materialdicke w auf der Oberseite 23 des Systemträgers 7 und auf der Unterseite 25 des Systemträgers kann somit ein minimales Rastermaß s s = w + p oder s = w + m + Drealisiert werden.
  • Die Haltestege 10, Leitungen 65 sowie nicht gezeigte Ausgangskontakte, Außenrandkontakte und Chipinseln, die zur Herstellung eines Systemträgers 7 in einen Systemträgerrohling 67 einzubringen sind, bilden durch symmetrische Ätzmaskentechnologie immer vollseitige Strukturen der vollen Materialdicke D aus.
  • Unter Annahme von realistischen Minimalwerten für die Ätzmaskenöffnung m von etwa 25 μm bis 30 μm und einem Wert für die Breite der Haltestege w von etwa 60 μm bis 70 μm als minimal erforderliche Breite, die auch für ein Bonden geeignet ist, ergeben sich folgende Werte. Bei einer Haltestegbreite von w = 70 μm.
    Figure 00470001
    wobei D die Materialdicke ist, m die Breite der Ätzöffnung, p die erzeugte Ätzlücke durch isotropisches Ätzen und s das Rastermaß.
  • Dieses Rastermaß s gilt für symmetrische Ätzmasken, wie sie in 10 dargestellt sind und ist nur dann erforderlich, wenn Leitungen 65 oder Haltestege 10 in bondbarer Breite mit voller Materialdicke D sowohl in der oberen als auch in der unteren Materialhälfte gebildet werden sollen.
  • In einer Ausführungsform der Erfindung werden bei einer Materialdicke von D = 200 μm Ätzlücken p von 230 μm hergestellt, was exakt den oberen Minimalwerten entspricht. Unter Berücksichtigung, daß Prozeßtoleranzen sowohl für den Minimalwert des Maskenspaltes m und auch für die Wegbreite w ein Arbeiten an der Dimensionsgrenze für isotropes Ätzen nicht zulassen würde, kann wie oben erwähnt angenommen werden, daß keine ideale isotrope Ätzung vorliegt und die Unterätzung der Ätzmaske nicht genau der Ätztiefe entspricht, so daß eine schwache Anisotropie während der Ätzung, also ein Ätzverhältnis < 1, vorliegt. Durch diese schwache Anisotropie, welche die Ätztiefe gegenüber der Unterätzung bevorzugt, ergeben sich dann günstigere Situationen, so daß hinreichend die notwendigen Prozeßtoleranzen für den Maskenspalt m und die Stegbreite trotz Arbeiten mit Minimalwerten des isotropen Ätzens ausgeglichen werden können.
  • 11 zeigt einen schematischen Querschnitt durch einen Ausschnitt eines zu einem Systemträger 7 geätzten Systemträgerrohlings 24, bei dem sich halbseitige Haltestege 10 mit vollseitigen Ausgangskontakten 11 abwechseln. Dabei werden die halbseitigen Stege 10 mittels nicht-symmetrischer Ätzmaskentechnik erreicht. Das Rastermaß für die halbseitigen Haltestege 10 im Wechsel mit einseitig stark verbreiterten teils vollseitigen Außenkontakten 11 ist wie in 10 s = p + m,wobei die Ätzlücke p p = m + Dist. Die Haltestege 10 sind dabei im Wechsel mit vollseitigen Ausgangskontakten 11 angeordnet, die auf der Oberseite 23 des Systemträgers ebenfalls nur eine Breite w aufweisen. Auf der Unterseite 25 des Systemträgers 7 soll in dieser Ausführungsform der Erfindung eine größere Breite W für die Außenkontakte 11 realisiert werden. Wenn zwischen den vollseitigen Außenkontakten 11 jeweils ein halbseitiger Haltesteg 10 an der Oberseite 23 des Systemträgers 7 vorgesehen wird, so kann ein Rastermaß für die Außenkontakte 11 auf der Unterseite 25 des Systemträgers 7 erreicht werden, das bei der Ausführungsform nach 11 folgende Größenordnung hat: S = W + w + 2m + Dwobei W die Breite des Ausgangskontaktes 11 auf der Unterseite 25 des Systemträgers 7, w die Breite des halbseitigen Haltesteges 10 auf der Oberseite 23 des Systemträgers 7, m die Breite der Ätzöffnung und D die Materialdicke ist.
  • Somit können bei geeigneter Strukturierung von nicht symmetrischen Ätzmasken ausreichend große Ausgangskontakte 11 geschaffen werden, bei gleichzeitig minimalem Flächenbedarf für die Haltestege 10.
  • Durch assymmetrische Ätzmasken 26, 27 oben und unten kann man auf halber Materialdicke bereichsweise Ober- und Unterseite einer Leitung 65 oder eines Haltesteges 10 auf Kosten der Nachbarstege verbreitern, z.B. im Bereich der Ausgangskontakte 11 auf der Unterseite 25 des Systemträgers, so daß mit den verbreiterten Bereichen die Kontaktierung zu einer Leiterplatte erleichtert wird. Auf der Oberseite 23 des Systemträgers bleibt das Rastermaß unverändert auf minimaler Größe erhalten, man kann aber auf der Unterseite beispielsweise die dreifache Breite für Außenkontakte 11 realisieren, so daß W = 3 wwird.
  • 12 zeigt einen schematischen Querschnitt eines Teils eines Systemträgers 7 mit halbseitigen Haltestegen 10 auf der Oberseite 23 und auf der Unterseite 25 des Systemträgers 7, wobei die Haltestege 10 in der oberen und unteren Hälfte der Materialdicke D angeordnet sind. Dabei wurden auf der linken Seite halbseitige Leitungen 65 bzw. Haltestege 10 mit einer Materialdicke d hergestellt, die eine kleinere Breite aufweisen, als die Haltestege 10 bzw. Leitungen 65 auf der rechten Seite der Abbildung. Am äußerst rechten Rand ist ferner die Kontur einer Seite einer Chipinsel 6 dargestellt.
  • Mit den in 12 rechts gezeigten halbseitigen Haltestegen 10, die einseitig immer noch dieselbe bondbare Minimalbreite 2 wie in 10 besitzen, läßt sich ein minimales Rastermaß für die Haltestege von s = p = m + 2 d ≈ m + perreichen, wobei s das Rastermaß für die Haltestege 10, w die gesamte noch bondbare Breite der Haltestege 10, m die Breite der Ätzöffnungen oder Ätzschlitze und d etwa die Hälfte Materialdicke von D ist.
  • In Bereichen, in denen eine durchgängige vollseitige Materialschicht nicht erforderlich ist, läßt sich somit auch ein geringeres Rastermaß für die Metallbahnen oder Haltestege 10 mit lediglich halber Materialdicke d erzielen, indem man auf einer Seite das Metall vollständig wegätzt. Praktisch bedeutet das, daß auf der einen Seite w = 0 ist und auf der anderen Seite die Breite w realisiert wird.
  • Ist diese Breite w selbst einseitig nicht erforderlich, können die Ätzöffnungen mit der Breite m noch näher zusammengerückt werden, bei m < w beispielsweise um m. Dadurch läßt sich der Betrag des Rastermaßes s noch weiter um den Betrag m verkleinern wie in 12 links gezeigt, so daß näherungsweise ein Rastermaß s von s = D erreicht wird, wenn zur Herstellung von Haltestegen 10 oder Leitungen 65 sowohl die obere als auch die untere Materialhälfte verfügbar sind.
  • 13 zeigt eine schematische Querschnittsansicht eines Teils eines Systemträgers 7 mit halbseitigen Haltestegen 10 bzw. Leitungen 65, die sich jedoch auf den gegenüberliegeden Seiten wie der Oberseite 23 des Systemträgers 7 oder der Unterseite 25 des Systemträgers 7 abstützen.
  • Bei dieser Technik werden wieder nicht-symmetrische Ätzmasken 26 und 27 eingesetzt und es wird ein Rastermaß s erreicht, das zwischen dem erreichbaren Rastermaß s der 12 und der 10 liegt, da ein nicht-symmetrischer Querschnitt der Leitungen 65 bzw. Haltestege 10 in dem Systemträger 7 strukturiert wird. Somit stellt 13 eine Zwischenform dar, die zwar nicht das minimale Rastermaß s erreicht, wie es in 12 gezeigt wird, jedoch ein geringeres Rastermaß s gegenüber dem Beispiel in 10.
  • Somit kann auch die partielle Teilabstützung einer Leiterbahn bzw. einer Leitung 65 oder eines Haltesteges 10 mit einem relativ schmalen Steg auf einer Seite aber voller Kontaktbreite auf der anderen Seite erreicht werden. Dieses kann z.B. zur Abstützung am Boden beim Bonden dienen. Mit einer derartigen Zwischenform erreicht man beispielsweise eine Breite des Haltesteges auf der Abstützungsseite von w/2 = 30 – 40 μm und gewinnt auf der anderen Hälfte eine Verkleinerung des Rastermaßes um w/2. Das bedeutet für eine Materialdicke von 200 μm, daß das Rastermaß auf 260 μm bis 270 μm sinkt anstelle von 300 μm in der Ausführungsform der 10. Somit läßt sich durch versetzte abwechselnd halbseitig gestützte Haltestege 10 bzw. Leitungen 65, wie es in 13 gezeigt wird, ein Rastermaß von s = p + w/2erreichen.
  • Zusammenfassend läßt sich die Struktur eines Systemträgers 7 optimieren durch Ausnutzung der erfindungsgemäßen Möglichkeiten einer beidseitig wirkenden Naßätztechnik, so daß sich folgende Werte erreichen lassen:
    • – eine minimale Breite p der Ätzlücke bei ideal isotroper Ätzung von p = m + D (1)oder kleiner bei einem Ätzverhältnis < 1, wobei m die Breite der Ätzöffnung und D die Materialdicke ist;
    • – ein Rastermaß s für die Haltestegführung oder Leitungsführung bei voller Materialdicke D von s = p + w (2)
    • – ein Rastermaß s bei reiner Leitungsführung bzw. Konstruktion der Haltestege 10 auf der oberen und der unteren Materialhälfte von s = D (3)und schließlich
    • – ein Rastermaß s, wenn für abgestützte Bondbereich mit versetzt abwechselnd halbseitig gestützten Haltestegen oder Leitungen gearbeitet wird, von s = p + w/2 (4),
  • Darüber hinaus können alle auch großflächige Außenkontakte 11, 18 oder Außenrandkontakte 3 oder die Chipinsel (6) mit verminderter Materialdicke d hergestellt werden, indem einseitig durch nicht-symmetrische Maskentechniken die eine Materialhälfte beispielsweise von der Oberseite 23 des Systemträgers aus abgetragen wird.
    • 1
    elektronisches Bauteil
    2
    Unterseite des elektronischen Bauteils bzw. des
    Nutzen
    3
    Außenrandkontakte
    4
    Halbleiterchip
    5
    Kunststoffpreßmasse
    6
    Chipinsel
    7
    Systemträger
    8
    zusätzliche Ausgangskontaktflächen
    9
    Aussparungen
    10
    Haltestege
    11
    zusätzliche Ausgangskontakte
    12
    Trennstellen
    13
    Trennfugen
    14, 15, 16, 17
    Unterseitenkanten
    18
    zusätzliche Ausgangskontakte unterhalb des
    Halbleiterchips
    19
    Außenrandkontaktflächen
    20
    Sägespuren
    21
    Unterseite der Chipinsel
    22
    Rückseite des Halbleiterchips
    23
    Oberseite des Systemträgers
    24
    Systemträgerrohling
    25
    Unterseite des Systemträgers
    26, 27
    Ätzmasken
    28
    Bondverbindungen
    29
    Kontaktflächen auf dem Halbleiterchip
    30
    Kontaktanschlussflächen auf Außenkontakten und
    Außenrandkontakten
    31
    Sägenuten
    32, 33, 34, 35
    Randseiten des Bauteils
    36, 37
    Bondverbindungen
    38, 39, 40
    Bonddrahtlängen
    41
    Sägeblatt
    42
    Sägeblattachse
    43
    Lotschicht
    44
    Klebeschicht
    45
    aktive Oberseite des Halbleiterchips
    46
    Bonddrähte
    47
    Oberseite der Außenrandkontakte
    48
    bondfähige Beschichtung
    49
    gestrichelte Linie
    50
    scharfkantige Ätzkante
    51, 52, 53
    großflächige Außenkontakte
    54
    Ecken der Außenrandkontakte
    55
    Anschlußstirnseiten
    56
    Bondfinger
    57
    Bondbereiche
    59
    Aufwölbung oder Höcker der Chipinsel
    60
    Werkzeug
    61
    Vorsprünge
    62, 63
    Hohlräume
    64
    Blindstege
    65
    Leitungen
    66
    Ätzmaskenöffnungen
    300
    Außenkontakte
    B
    Drehrichtung einer Säge
    C
    Pfeilrichtung
    D
    Materialdicke
    d
    geringe Materialdicke
    a, b
    Kantenlänge des elektronischen Bauteils 1
    s
    Schrittweite oder Rastermaß der Systemträgerstruktur
    l
    Länge der Außenrandkontakte
    k
    Kantenlänge der Chipinsel
    h, i
    Kantenlängen des Halbleiterchip
    g
    Abstand zwischen Halbleiterchip und Außenkontakten
    unerhalb des Halbleiterchip
    b
    Breite der Außenrandkontakte
    m
    Breite der Ätzmaskenöffnung
    p
    Ätzlückenbreite
    S
    Rastermaß für eine Anordnung von Haltestegen und
    Außenrandkontakten im Wechsel
    W
    Breite eines Außenkontaktes auf der Unterseite des
    Systemträgers

Claims (40)

  1. Elektronisches Bauteil mit auf der Unterseite (2) verteilten Außenrandkontakten (3) und mit mindestens einem Halbleiterchip (4), der in eine Kunststoffpressmasse (5) einseitig eingebettet und auf einer mindestens einen Außenkontakt (300) bildenden Chipinsel (6) angeordnet ist, wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, und wobei das elektronische Bauteil (1) auf seiner Unterseite (2) Aussparungen (9) aufweist, die in den Haltestegen (10) für die Außenkontakte (300) angeordnet sind, wobei auf der Unterseite (2) der Chipinsel (6) zwischen dem Außenkontakt (300) der Chipinsel (6) und den Außenrandkontaktflächen (19) der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in der Kunststoffpressmasse (5) in Position gehalten werden, wobei zumindest ein Teil der Außenrandkontakte (3) und Ausgangskontakte (11) untereinander und mit der Chipinsel (6) in einer Linie durch die Haltestege (10) verbunden sind, und wobei durch die Aussparungen (9) die Ausgangskontakte (11), die Chipinsel (6) und/oder die Außenrandkontakte (3) an entsprechend definierten Stellen (12) voneinander elektrisch getrennt sind, wobei die durch die Aussparungen (9) elektrisch getrennten Haltestege (10) gegenüber der Chipinsel (6), den Außenrandkontakten (3) und/oder den zusätzlichen Ausgangskontakten (11) eine geringere Materialdicke (d) aufweisen.
  2. Elektronisches Bauteil nach Anspruch 1, bei dem zumindest ein Teil der Außenrandkontakte (3) und Ausgangskon takte (11) Haltestege (56) aufweist, die gleichzeitig Bondfinger bzw. Leitungen (65) zu Bondbereichen (57) bilden.
  3. Elektronisches Bauteil nach Anspruch 1 oder Anspruch 2 dadurch gekennzeichnet, daß die Aussparungen (9) Trennfugen (13) sind.
  4. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aussparungen (9) Sägespuren aufweisen.
  5. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aussparungen (9) Ätzspuren aufweisen.
  6. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aussparungen (9) Zerstäubungsspuren oder Erosionsspuren aufweisen.
  7. Elektronisches Bauteil nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Aussparungen (9) Verdampfungsspuren aufweisen.
  8. Elektronisches Bauteil nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß die Aussparungen (9) auf der Unterseite (2) des elektronischen Bauteils (1) geradlinig angeordnet sind.
  9. Elektronisches Bauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Aussparungen (9) auf der Unterseite (2) des elektro nischen Bauteils (1) geradlinig und parallel zu Unterseitenkanten (14, 15, 16, 17) des elektronischen Bauteils (1) angeordnet sind.
  10. Elektronisches Bauteil nach einem der Ansprüche, dadurch gekennzeichnet, daß die Chipinsel (6), die Außenrandkontakte (3) und/oder die zusätzlichen Ausgangskontakte (11) eine gleiche Materialdicke (D) aufweisen.
  11. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die durch die Aussparungen (9) elektrisch getrennten Haltestege (10) eine gegenüber der Chipinsel (6), den Außenrandkontakten (3) und/oder den zusätzlichen Ausgangskontakten (11) eine geringere Materialdicke (d) aufweisen.
  12. Elektronisches Bauteil mit auf der Unterseite (2) verteilten Außenrandkontakten (3) und mit mindestens einem Halbleiterchip (4), der in eine Kunststoffpressmasse (5) einseitig eingebettet und auf einer mindestens einen Außenkontakt (300) bildenden Chipinsel (6) angeordnet ist, und wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, und wobei das elektronische Bauteil (1) auf seiner Unterseite (2) Aussparungen (9) aufweist, die in den Haltestegen (10) für die Außenkontakte (300) angeordnet sind, und wobei die Außenkontakte (300) durch die auf der Unterseite (2) des elektronischen Bauteils (1) angeordneten Aussparungen (9) an entsprechend definierten Stellen (12) voneinander getrennt sind, dadurch gekennzeichnet, daß – die Unterseite (21) der Chipinsel (6) kleiner als die Rückseite (22) des Halbleiterchips (4) ist, – zusätzliche Ausgangskontaktflächen (18) von Außenkontakten (11) auf der Unterseite (2) des elektronischen Bauteils (1) in einem die Chipinsel (6) überragenden Bereich des Halbleiterchips (4) angeordnet sind, – die zusätzlichen Ausgangskontaktflächen (18) versetzt und gestaffelt zwischen Chipinsel (6) und Außenrandkontakten (3) angeordnet sind, und – die zusätzlichen Ausgangskontakte (11) Haltestege (56) aufweisen, die gleichzeitig Bondfinger bzw. Leitungen (65) zu Bondbereichen (57) bilden.
  13. Elektronisches Bauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß unterhalb des Halbleiterchips (4) angeordnete zusätzliche Ausgangskontakte (11) eine gegenüber der Chipinsel (6) verminderte Materialdicke (d) aufweisen.
  14. Nutzen für mehrere elektronische Bauteile (1) mit auf ihren Unterseiten (2) verteilten Außenkontakten (300) für jede Bauteilposition und mit jeweils mindestens einem Halbleiterchip (4), wobei die Halbleiterchips (4) in Zeilen und Spalten auf Chipinseln (6) des Nutzens angeordnet sind und einseitig in einer Kunststoffpressmasse (5) eingebettet und auf einer Außenkontakte (300) bildenden Chipinsel (6) angeordnet sind, wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) ange ordnet sind, mit denen die Außenkontakte (300) in Bezug auf einen Rahmen des Nutzens in Position gehalten sind und wobei der Nutzen auf seiner Unterseite (2) Aussparungen (9) aufweist, die in den Haltestegen (10) für die Außenkontakte (300) angeordnet sind, wobei auf der Unterseite (2) zwischen der Außenkontaktfläche der Chipinsel (6) und den Außenkontaktflächen der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in der Kunststoffpressmasse (5) in Position gehalten werden, wobei zumindest ein Teil der Außenrandkontakte (3) und Ausgangskontakte (11) miteinander und mit der Chipinsel (6) in einer Linie durch die Haltestege verbunden sind, und wobei durch die Aussparungen (9) die Ausgangskontakte (11), die Chipinsel (6) und/oder die Außenrandkontakte (3) an entsprechend definierten Stellen (12) voneinander elektrisch getrennt sind, wobei die durch die Aussparungen (9) elektrisch getrennten Haltestege (10) eine gegenüber der Chipinsel (6), den Außenrandkontakten (3) und/oder den zusätzlichen Ausgangskontakten (11) geringere Materialdicke (d) aufweisen.
  15. Nutzen nach Anspruch 14, dadurch gekennzeichnet, daß die Aussparungen (9) Trennfugen (13) sind, die geradlinig und parallel zu den Seitenrändern des Nutzens auf der Unterseite des Nutzens angeordnet sind.
  16. Nutzen nach Anspruch 14, dadurch gekennzeichnet, daß die Aussparungen (9) Sägespuren aufweisen.
  17. Nutzen nach Anspruch 14, dadurch gekennzeichnet, daß die Aussparungen (9) Ätzspuren aufweisen.
  18. Nutzen nach Anspruch 14, dadurch gekennzeichnet, daß die Aussparungen (9) Zerstäubungsspuren oder Erosionsspuren aufweisen.
  19. Nutzen nach Anspruch 14, dadurch gekennzeichnet, daß die Aussparungen (9) Verdampfungsspuren aufweisen.
  20. Nutzen nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, daß die Chipinsel (6), die Außenrandkontakte (3) und/oder zusätzliche Ausgangskontakte (11) eine gleiche Materialdicke (D) aufweisen.
  21. Nutzen nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, daß – die Unterseiten (21) der Chipinseln (6) kleiner als die Rückseiten (22) der Halbleiterchips (4) sind, – zusätzliche Ausgangskontaktflächen (18) von Außenkontakten (11) auf der Unterseite des Nutzens in den die Chipinseln (6) überragenden Bereichen der Halbleiterchips (4) angeordnet sind, – die zusätzlichen Ausgangskontaktflächen (18) versetzt und gestaffelt zwischen Chipinsel (6) und Außenrandkontakten (3) eingeordnet sind, und – die zusätzlichen Ausgangskontakte (11) Haltestege (56) aufweisen, die gleichzeitig Bondfinger bzw. Leitungen (65) zu Bondbereichen (57) bilden.
  22. Nutzen nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, daß unterhalb der Halbleiterchips (4) angeordnete zusätzliche Ausgangskontakte (11) eine gegenüber den Chipinseln (6) verminderte Materialdicke (d) aufweisen.
  23. Systemträger für mehrere elektronische Bauteile (1), deren Positionen in Zeilen und Spalten auf dem Systemträger (7) in einem Systemträgerrahmen (24) angeordnet sind, wobei für jede Bauteilposition auf der Unterseite (2) verteilte Außenrandkontakte (3) angeordnet sind und wobei in dem Zentrum jeder Bauteilposition eine mindestens einen Außenkontakt (300) bildende Chipinsel (6) angeordnet ist, und wobei teilweise zwischen den Außenkontakten (300) Haltestege (10) angeordnet sind, die an entsprechend definierten Stellen gegenüber der Materialdicke (D) der Chipinsel (6) eine verminderte Materialdicke (d) aufweisen, wobei zwischen der Außenkontaktfläche der Chipinsel (6) und den Außenkontaktflächen der Außenrandkontakte (3) zusätzliche Ausgangskontaktflächen (8) von zusätzlichen Ausgangskontakten (11) angeordnet sind, die von Haltestegen (10) in Position gehalten werden, wobei zumindest ein Teil der Außenrandkontakte (3) und Ausgangskontakte (11) miteinander und mit der Chipinsel (6) in einer Linie durch die Haltestege (10) verbunden sind, und die verminderte Materialdicke (d) der Haltestege (10) etwa der halben Systemträgerdicke (D) entspricht.
  24. Systemträger nach Anspruch 23, dadurch gekennzeichnet, daß die verminderte Materialdicke (d) der Haltestege (10) wahlweise zur Unterseite (25) oder zur Oberseite (23) des Systemträgers (7) hin angeordnet ist.
  25. Systemträger nach Anspruch 23 oder 24, dadurch gekennzeichnet, daß die verminderte Materialdicke (d) eines Haltesteges (10) in dem Bereich zur Unterseite (25) des Systemträgers (7) hin angeordnet ist, in dem eine Trennstelle (12) zur elektrischen Trennung des Haltesteges (10) vorgesehen ist, während in dem übrigen Bereich des Haltesteges (10) die verminderte Materialdicke (d) zur Oberseite (23) des Systemträgers (7) hin angeordnet ist.
  26. Systemträger nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, daß die verminderte Dicke (d) der Haltestege (10) in dem Systemträger (7) mittels selektivem Ätzen von der Oberseite (23) und/oder von der Unterseite (25) eines Systemträgerrohlings eingebracht ist.
  27. Systemträger nach einem der Ansprüche 23 bis 26, dadurch gekennzeichnet, daß die Struktur des Systemträgers (7) aus Chipinsel (6), Außenrandkontakten (3) und zusätzlichen Ausgangskontakten (11), die über Haltestege (10) mit dem Systemträgerrahmen (24) verbunden sind, mittels doppelseitigem selektivem Ätzen in einen Systemträgerrohling eingebracht ist.
  28. Systemträger nach Anspruch 26 oder Anspruch 27, dadurch gekennzeichnet, daß der Systemträgerrohling eine Metallplatte oder ein Metallband mit einer gleichbleibenden Materialdicke (D) ist.
  29. Verfahren zur Herstellung eines Systemträgers aus einer Metallplatte oder einem Metallband als Systemträgerrohling, das folgende Verfahrensschritte aufweist: – Maskieren der Oberseite (23) und der Unterseite (25) des Systemträgerrohlings mit unterschiedlichen zueinander unsymmetrisch strukturierten Ätzmasken (26, 27), – doppelseitiges isotropes Ätzen des maskierten Systemträgerrohlings unter einseitigem Dünnätzen von Haltestegen an entsprechend definierten Stellen (12), – Erzeugung von im Querschnitt zueinander versetzt angeordneten Haltestegen (10) von verminderter Materialdicke (d) mit einem Rasterabstand von voller Materialstärke (D) des Systemträgers (7) plus Ätzschlitzbreite (p) – Entfernen der unsymmetrischen Ätzmasken (26, 27).
  30. Verfahren nach Anspruch 29, dadurch gekennzeichnet, daß bei einem doppelseitigen Ätzen unter voller Materialstärke (D) des Systemträgerrohlings Chipinseln (6), Außenrandkontakte (3) und/oder zwischen Chipinseln (6) und Außenrandkontakten (3) angeordnete zusätzliche Ausgangskontakte (11) ein scharfkantiges Ätzprofil im Mittenbereich der Materialstärke (D) des Systemträgers (7) bilden.
  31. Verfahren zur Herstellung eines elektronischen Bauteils (1) mit auf der Unterseite (2) verteilten Außenkontakten (300) und mit mindestens einem Halbleiterchip (4), der in einer Kunststoffpressmasse (5) einseitig eingebettet ist und auf einer mindestens einen Außenkontakt (300) bildenden Chipinsel (6) eines Systemträgers (7) angeordnet ist, wobei zwischen den Flächen der Außenkontakte (300) auf der Unterseite (2) des elektronischen Bauteils (1) Haltestege (10) und Aussparungen (9) angeordnet sind, wobei das Verfahren folgende Verfahrensschritte aufweist: – Bereitstellen eines strukturierten Systemträgers (7) für mehrere in Zeilen und Spalten angeordnete elektronische Bauteile (1) mit Außenkontakten (300), die über Haltestege (10) mit einem Systemträgerrahmen (24) verbunden sind, wobei im Zentrum jeder Bauteilposition eine einen Außenkontakt (300) bildende Chipinsel (6) angeordnet ist, zwischen Chipinsel (6) und Außenrandkontakten (300) im Randbereich jeder Bauteilposition zusätzliche Ausgangskontakte (11) vorgesehen sind, wobei zumindest ein Teil der Außenrandkontakte (3) und Ausgangskontakte (11) untereinander und mit der Chipinsel (6) in einer Linie durch die Haltestege (10) verbunden sind, – Aufbringen von Halbleiterchips (4) auf die Chipinseln (6), – Herstellen von Bondverbindungen (28, 36, 37) zwischen Kontaktflächen (29) auf den Halbleiterchips (4) und Kontaktanschlussflächen (30) auf den Außenkontakten (300) und den zusätzlichen Ausgangskontakten (11), – Aufpressen einer Kunststoffpressmasse (5) auf den Systemträger (7) bzw. auf einen entsprechenden Nutzen mindestens im Bereich der Bauteilpositionen, – Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens unter Durchtrennen der Haltestege (10) für die Außenkontakte (300) und die zusätzlichen Ausgangskontakte (11), wobei die durch die Aussparungen (9) elektrisch getrennten Haltestege (10) gegenüber der Chipinsel (6), den Außenrandkontakten (3) und/oder den zusätzlichen Ausgangskontakten (11) eine geringere Materialdicke (d) aufweisen. – Trennen des Nutzens in einzelne elektronische Bauteile (1).
  32. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen der Aussparungen (9) mittels Erosionsverfahren geschieht, bei dem ein Fluid auf die auszunehmende Stelle mit Hochdruck gespritzt wird.
  33. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzen oder eines jeden Bauteils (1) mittels Laserverdampfen der Haltestege (10) an entsprechend definierten Stellen (12) erfolgt.
  34. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzen oder eines jeden Bauteils (1) mittels Sä gen von Sägenuten (31) quer zu den Haltestegen (10) erfolgt.
  35. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens oder eines jeden Bauteils (1) mittels Trockenätztechnik der Haltestege (10) an vorbestimmten Stellen (12) erfolgt.
  36. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens oder eines jeden Bauteils (1) mittels Nassätztechnik der Haltestege (10) an vorbestimmten Stellen (12) erfolgt.
  37. Verfahren nach Anspruch 31, dadurch gekennzeichnet, daß das Einbringen von Aussparungen (9) auf der Unterseite (2) des Nutzens oder eines jeden Bauteils (1) mittels Zerstäubungstechnik (Sputtern) der Haltestege (10) an vorbestimmten Stellen (12) erfolgt.
  38. Verfahren nach einem der Ansprüche 31 bis 37, dadurch gekennzeichnet, daß beim Trennen des Nutzen in einzelne Bauteile (1) die Außenrandkontakte (3) auf den Randseiten (32, 33, 34, 35) der Bauteile (1) freigelegt werden.
  39. Verfahren nach einem der Ansprüche 31 bis 38, dadurch gekennzeichnet, daß beim Herstellen von Bondverbindungen (28, 36, 37) zwi schen zusätzlichen Ausgangskontakten (11) und Rußenrandkontakten (3) einerseits und Kontaktflächen (29) auf dem Halbleiterchip (4) andererseits unterschiedliche Bonddrahtlängen (38, 39, 40) eingebracht werden.
  40. Elektronisches Bauteil nach Anspruch 1, dadurch gekennzeichnet, daß Chipinsel (6), Außenrandkontakte (3) und/oder zwischen Chipinsel (6) und Außenrandkontakten (3) angeordnete zusätzliche Ausgangskontakte (11) ein scharfkantiges Ätzprofil im Mittenbereich der Materialstärke (D) des Systemträgers (7) bilden.
DE10132385A 2001-07-06 2001-07-06 Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben Expired - Fee Related DE10132385B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE10132385A DE10132385B4 (de) 2001-07-06 2001-07-06 Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10132385A DE10132385B4 (de) 2001-07-06 2001-07-06 Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben

Publications (2)

Publication Number Publication Date
DE10132385A1 DE10132385A1 (de) 2003-01-23
DE10132385B4 true DE10132385B4 (de) 2006-07-13

Family

ID=7690562

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10132385A Expired - Fee Related DE10132385B4 (de) 2001-07-06 2001-07-06 Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben

Country Status (1)

Country Link
DE (1) DE10132385B4 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084299B2 (en) 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10346474B4 (de) * 2003-10-02 2014-07-10 Infineon Technologies Ag Sensorbauteil mit einem Sensorchip, Sensorstapel und Verfahren zum Prüfen einer biochemischen Probe
DE102006015241A1 (de) * 2006-03-30 2007-06-28 Infineon Technologies Ag Halbleiterbauteil mit einem Kunststoffgehäuse und teilweise in Kunststoff eingebetteten Außenkontakten sowie Verfahren zur Herstellung des Halbleiterbauteils

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969411A (en) * 1996-06-11 1999-10-19 Yamaha Corporation Lead frame with increased strength and manufacture of semiconductor device
JP2000286377A (ja) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 半導体装置
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5969411A (en) * 1996-06-11 1999-10-19 Yamaha Corporation Lead frame with increased strength and manufacture of semiconductor device
US6229200B1 (en) * 1998-06-10 2001-05-08 Asat Limited Saw-singulated leadless plastic chip carrier
JP2000286377A (ja) * 1999-03-30 2000-10-13 Sanyo Electric Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8084299B2 (en) 2008-02-01 2011-12-27 Infineon Technologies Ag Semiconductor device package and method of making a semiconductor device package
DE102009006826B4 (de) 2008-02-01 2019-02-21 Infineon Technologies Ag Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements

Also Published As

Publication number Publication date
DE10132385A1 (de) 2003-01-23

Similar Documents

Publication Publication Date Title
DE10305021B4 (de) Verfahren zur Herstellung oberflächenmontierbarer Hochleistungs-Leuchtdioden
DE102014104399B4 (de) Halbleiterchipgehäuse umfassend einen Leadframe
DE10229182A1 (de) Gestapelte Chip-Packung und Herstellungsverfahren hierfür
DE10129388A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102004001829A1 (de) Halbleitervorrichtung
DE102020101098B4 (de) Leadframe, gekapseltes Package mit gestanzter Leitung und gesägten Seitenflanken, und entsprechendes Herstellungsverfahren
DE10004410A1 (de) Halbleiterbauelement mit an der Unterseite befindlichen Kontakten und Verfahren zur Herstellung
DE102017128457A1 (de) Herstellung optoelektronischer bauelemente
DE102015109953A1 (de) Herstellung elektronischer Bauelemente
DE10351028B4 (de) Halbleiter-Bauteil sowie dafür geeignetes Herstellungs-/Montageverfahren
DE19707887C2 (de) Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
DE10132385B4 (de) Elektronisches Bauteil, einen Nutzen und einen Systemträger für ein derartiges Bauteil mit auf ihren Unterseiten verteilten Außenkontakten, sowie Verfahren zur Herstellung derselben
DE112016000307B4 (de) Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
WO2015132380A1 (de) Optoelektronisches bauelement und verfahren zu seiner herstellung
DE4238402A1 (de)
DE10147375B4 (de) Elektronisches Bauteil mit einem Halbleiterchip und Verfahren zur Herstellung desselben
EP0710432A1 (de) Verfahren zur herstellung von folienleiterplatten oder halbzeugen für folienleiterplatten sowie nach dem verfahren hergestellte folienleiterplatten und halbzeuge
DE112018002151T5 (de) Halbleitervorrichtung und verfahren zur herstellung einer halbleitervorrichtung
DE10209204B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10056281B4 (de) Elektronisches Bauteil mit einem Halbleiterchip
WO2016174238A1 (de) Anordnung mit einem substrat und einem halbleiterlaser
DE10047135B4 (de) Verfahren zum Herstellen eines Kunststoff umhüllten Bauelementes und Kunststoff umhülltes Bauelement
DE602004012235T2 (de) Halbleiterbauelement, halbleiterkörper und verfahren zu seiner herstellung
EP1298723A2 (de) Elektronisches Bauteil mit einem Kunststoffgehäuse und Komponenten eines Systemträgers und Verfahren zu deren Herstellung
DE19931694A1 (de) Verfahren zum Herstellen von elektrischen Schaltkreisen oder Modulen, elektrischer Schaltkreis oder elektrisches Modul, hergestellt nach dem Verfahren sowie Lead-Frame zur Verwendung bei diesem Verfahren

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee